JP2017226152A - プリントヘッド及び画像形成装置 - Google Patents

Abstract

【課題】駆動回路と発光素子とを実装した基板に第１の温度検出器及び第２の温度検出器を設けない場合に比べ、複数の発光素子間における光量の変動が抑制されたプリントヘッド等を提供する。【解決手段】プリントヘッドにおける発光装置６５は、実装基板６２と、実装基板６２の一方の面上に設けられた複数の発光素子を有する光源部６３と、実装基板６２の他方の面上に設けられ、点灯信号を生成して光源部６３を駆動する駆動回路１１０と、実装基板６２上に設けられたサーミスタ１１１と、サーミスタ１１１より駆動回路１１０から離れた実装基板６２上の位置に設けられたサーミスタ１１２と、を備え、駆動回路１１０は、サーミスタ１１１が検出した温度とサーミスタ１１２が検出した温度とに基づいて、点灯信号を生成する。【選択図】図３

Description

本発明は、プリントヘッド及び画像形成装置に関する。

公報記載の従来技術として、複数の発光素子を有する露光部と、前記各発光素子の各発光エネルギーを決定し、この決定した各発光エネルギーで前記各発光素子を点灯駆動する点灯駆動手段と、前記露光部に設けられた第１の温度検出器と、前記露光部外に設けられた第２の温度検出器と、を備え、前記点灯駆動手段は、前記第１の温度検出器及び前記第２の温度検出器のそれぞれの検出温度に基づいて前記各発光素子の各発光エネルギーを決定する、露光装置が存在する（特許文献１参照）。

特開２０１０−２２８３７号公報

画像形成装置において、感光体を露光する複数の発光素子を実装する基板に駆動回路を実装すれば、駆動回路を実装する回路基板や、この回路基板と発光素子を実装する基板とを接続するケーブル（ハーネス）などが不要になる。しかし、駆動回路の発熱により、駆動回路に近接する発光素子の光量が変動するおそれがある。
本発明は、駆動回路と発光素子とを実装した基板に第１の温度検出器及び第２の温度検出器を設けない場合に比べ、複数の発光素子間における光量の変動が抑制されたプリントヘッド等を提供することを目的とする。

請求項１に記載の発明は、実装基板と、前記実装基板の一方の面上に設けられた複数の発光素子を有する光源部と、前記実装基板の他方の面上に設けられ、点灯信号を生成して前記光源部を駆動する駆動部材と、前記実装基板上に設けられた第１の温度検出器と、当該第１の温度検出器より前記駆動部材から離れた当該実装基板上の位置に設けられた少なくとも１個の第２の温度検出器と、を備え、前記駆動部材は、前記第１の温度検出器が検出した温度と前記第２の温度検出器が検出した温度とに基づいて、前記点灯信号を生成する発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項２に記載の発明は、前記駆動部材は、予め定められた温度において複数の前記発光素子間の光量を補正する第１の補正値と、温度による光量の変化を補正する第２の補正値とを用いて、前記点灯信号を生成することを特徴とする請求項１に記載のプリントヘッドである。
請求項３に記載の発明は、前記第１の温度検出器と前記第２の温度検出器とのそれぞれは、前記実装基板の他方の面上であって、当該実装基板の一方の面に設けられた前記光源部の真裏に設けられていることを特徴とする請求項１又は２に記載のプリントヘッドである。
請求項４に記載の発明は、前記実装基板の他方の面に設けられた前記駆動部材は、当該実装基板の一方の面に設けられた前記光源部の長手方向における中央部にあたる当該実装基板の他方の面上に設けられていることを特徴とする請求項１乃至３のいずれか１項に記載のプリントヘッドである。
請求項５に記載の発明は、前記発光手段は、前記第１の補正値と、前記第２の補正値とを記憶する不揮発性の記憶部材を備えることを特徴とする請求項２に記載のプリントヘッドである。
請求項６に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、実装基板と、当該実装基板の一方の面上に設けられた複数の発光素子を有する光源部と、当該実装基板の他方の面上に設けられ、点灯信号を生成して当該光源部を駆動する駆動部材と、当該実装基板上に設けられた第１の温度検出器と、当該第１の温度検出器より当該駆動部材から離れた当該実装基板上の位置に設けられた少なくとも１個の第２の温度検出器と、を備え、当該駆動部材は、当該第１の温度検出器が検出した温度と当該第２の温度検出器が検出した温度とに基づいて、当該点灯信号を生成する発光手段と、を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。

請求項１の発明によれば、複数の温度検出器を設けない場合に比べ、複数の発光素子間における発光量の変動が抑制される。
請求項２の発明によれば、第１の補正値と第２の補正値とを用いない場合に比べ、複数の発光素子に設定する実際の補正値の算出が容易になる。
請求項３の発明によれば、第１の温度検出器と第２の温度検出器とを光源部の真裏に設けない場合に比べ、複数の発光素子間の光量の変動がより精度よく抑制される。
請求項４の発明によれば、駆動部材を中央部に設けない場合に比べ、実装基板の幅を小さくできる。
請求項５の発明によれば、発光手段が不揮発性の記憶部材を備えない場合に比べ、発光手段の管理が容易になる。
請求項６の発明によれば、複数の温度検出器を設けない場合に比べ、複数の発光素子間における発光量の変動が抑制された画像形成ができる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成の一例を示した断面図である。 発光装置の平面図である。（ａ）は、発光装置の一方の面における平面図、（ｂ）は、発光装置の他方の面における平面図である。 発光チップの構成及び発光装置の構成を示した図である。（ａ）は、発光チップの構成を示し、（ｂ）は、発光装置の駆動回路の構成および実装基板上の配線（ライン）の構成である。 自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 発光装置および発光チップの動作を説明するためのタイミングチャートである。 プリントヘッドにおける各発光サイリスタの温度差による光量の変動（光量低下）の一例を示す図である。 駆動回路における点灯信号生成部の構成を説明する図である。 サーミスタの抵抗値と温度との関係を説明する図である。 基準抵抗の抵抗値とサーミスタの抵抗値との比（抵抗値比）と温度との関係の一例を示す図である。（ａ）は、抵抗値比と温度との関係、（ｂ）は、補正値Ｂとして、補正値Ｂメモリに格納される参照テーブル（ＬＵＴ）である。 補正値Ａ、補正値Ｂ及び実際の補正値の関係を示す図である。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Light Emitting Diode）などの発光素子を主走査方向に複数配列して光源部としたＬＥＤプリントヘッド（ＬＰＨ：LED Print Head）を用いた記録装置が採用されている。
以下、添付図面を参照して、本発明の実施の形態について説明する。

（画像形成装置１）
図１は、本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像形成制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋを備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。なお、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋをそれぞれ区別しないときは、画像形成ユニット１１と表記する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させる駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像形成制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像形成制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する露光手段の一例としてのプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。

（プリントヘッド１４）
図２は、プリントヘッド１４の構成の一例を示した断面図である。プリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では、発光素子の一例としての発光サイリスタ）を備える光源部６３を備えた発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４、機械的強度を補強する補強部材６６を備えている。
発光装置６５は、実装基板６２を備え、実装基板６２の一方の面（以下では表面と表記する。）に、前述した光源部６３を、他方の面（以下では裏面と表記する。）に光源部６３を駆動する駆動回路１１０、実装基板６２の温度を検知するサーミスタ１１１、１１２（図２では、１１１／１１２と表記する。）を備えている。
発光装置６５については、後に詳述する。

ハウジング６１は、例えば金属で形成され、実装基板６２およびロッドレンズアレイ６４を支持し、光源部６３における発光素子の発光面がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
補強部材６６は、例えば板金で形成されている。

（発光装置６５）
図３は、発光装置６５の平面図である。図３（ａ）は、発光装置６５の一方の面における平面図、図３（ｂ）は、発光装置６５の他方の面における平面図である。なお、発光装置６５は、発光手段の一例である。
図３（ａ）、（ｂ）に一例として示す発光装置６５では、光源部６３は、実装基板６２の表面上に、４０個の発光チップＣ１〜Ｃ４０が主走査方向であるＸ方向に二列に千鳥配列されている。なお、発光チップＣ１〜Ｃ４０は、実装基板６２の長手方向において、一方の端部に偏らないように、中央部に実装されている。これにより、実装基板６２、すなわち発光装置６５の長手方向の長さが短くなる。発光チップＣ１〜Ｃ４０の配列の詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ４０は、発光チップＣ１から番号順に発光チップＣ４０までを含む。

発光チップＣ１〜Ｃ４０のそれぞれの構成は同じであってよい。よって、発光チップＣ１〜Ｃ４０をそれぞれ区別しないときは、発光チップＣと表記する。
なお、本実施の形態では、発光チップＣの数として、合計４０個として説明するがこれに限定されない。

発光装置６５は、実装基板６２の裏面上に、光源部６３を駆動する駆動回路１１０を搭載している。
さらに、発光装置６５は、実装基板６２の他方の面上において、駆動回路１１０の近傍にサーミスタ１１１と駆動回路１１０から離れた実装基板６２の端部にサーミスタ１１２とを備えている。サーミスタ１１１、１１２は、実装基板６２の温度を検知する。サーミスタ１１１は、第１の温度検出器の一例、サーミスタ１１２は、第２の温度検出器の一例である。すなわち、第２の温度検出器は、第１の温度検出器に比べ、駆動回路１１０から離れた位置に設けられている。なお、第２の温度検出器は、２個以上であってもよい。
なお、サーミスタ１１１、１１２の代わりに、熱電対など、他の温度検出器を用いてもよい。

実装基板６２は、ガラスエポキシなどの絶縁性材料を基体とするプリント配線板（ＰＣＢ：Printed Circuit Board）であって、実装基板６２の表面及び裏面に、銅（Ｃｕ）などの導電性材料による配線（ライン）が形成されている。表面の配線と裏面の配線とは、基体に設けられたスルーホールなどにより、導電性材料で接続されている。

駆動回路１１０は、例えば、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）などで構成されている。すなわち、ＩＣチップである。また、駆動回路１１０は、複数のＩＣチップで構成されている場合がある。さらに、抵抗、コンデンサなどが周囲に設けられることがある。ここでは、最も発熱の大きい部品、又は、最も発熱の大きい部品を中心として、その周辺に複数の部品が設けられている群を駆動部材と表記することがある。駆動回路１１０が搭載されたＩＣチップ、又は、このＩＣチップの周りに設けられた抵抗チップ、コンデンサチップなどのチップ群が、駆動部材の一例である。

ここでは、駆動回路１１０は、光源部６３の真裏に設けられている。光源部６３の真裏とは、光源部６３を実装基板６２の裏面に投影した際に、投影された光源部６３の像と、駆動回路１１０とが少なくとも一部において重なることをいう。なお、駆動回路１１０は、真裏からずれた位置に設けられてもよい。
そして、駆動回路１１０は、発光チップＣ１〜Ｃ４０の配列における中央部（発光チップＣ２０、Ｃ２１の部分）に設けられているとする。駆動回路１１０を発光チップＣ１〜Ｃ４０の配列における中央部に設けることで、駆動回路１１０から発光チップＣ１〜Ｃ４０への配線の引き回し（取り出し）が左右方向（図３（ａ）、（ｂ）におけるＸ方向）に均等に配分される。よって、実装基板６２の幅（図３（ａ）、（ｂ）におけるＹ方向）が小さく抑えられる。
なお、発光チップＣ１〜Ｃ４０の配列の中央部でなくともよく、一方の端部や端部と中央部との間であってもよい。
また、駆動回路１１０であるＩＣチップは、例えばＢＧＡ（Ball Grid Array）などにより、実装基板６２の裏面の配線（ライン）に接続されている。

サーミスタ１１１、１１２は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであって、温度が上昇すると抵抗値が減少する負の温度特性をもつ素子である。そして、サーミスタ１１１、１１２の温度検知部は、実装基板６２に接触するように固定されている。よって、サーミスタ１１１、１１２は、実装基板６２の温度を検知する。
後述するように、発光チップＣの裏面電極８５が実装基板６２に固定されているので、実装基板６２の温度は、発光チップＣの温度と相関する。
ここでは、サーミスタ１１１、１１２は、実装基板６２を挟んで、光源部６３の真裏に設けられている。光源部６３の真裏とは、光源部６３を実装基板６２の裏面に投影した際に、投影された光源部６３の像と、サーミスタ１１１、１１２とが少なくとも一部において重なることをいう。これは、サーミスタ１１１、１１２が、実装基板６２の温度を介して、光源部６３の温度をより正確に検知するためである。
なお、サーミスタ１１１、１１２は、いずれか一方又は両方が、真裏からずれた位置に設けられてもよい。また、サーミスタ１１１、１１２は、いずれか一方又は両方が、実装基板６２の表面に設けられてもよい。

図４は、発光チップＣの構成及び発光装置６５の構成を示した図である。図４（ａ）は、発光チップＣの構成を示し、図４（ｂ）は、発光装置６５の駆動回路１１０の構成および実装基板６２上の配線（ライン）の構成を示す。
前述したように、駆動回路１１０は、実装基板６２の裏面であって、発光チップＣ１〜Ｃ４０の配列における中央部に設けられている。図４（ｂ）では、説明の便宜のために、実装基板６２の左側に示している。

はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、表面形状が長方形の基板８０上に、長方形の一長辺に近い側に長辺に沿って（図４（ａ）のｘ方向に）列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、長辺方向の両端部に、各種の駆動信号等を取り込むための複数の端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）を備えている。
これらの端子は、基板８０の一端部からφ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子としての裏面電極８５が設けられている。

裏面電極８５は、実装基板６２の表面に設けられた配線（ライン）に銀ペーストなどにより固定されている。
端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）はボンディングパッドであって、ボンディングワイヤを介して、実装基板６２の表面に設けられた配線（ライン）に接続されている。
なお、端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）は、図４（ａ）に示した配列でなくともよく、順番が異なっていてもよい。

ここで、「列状」とは、図４（ａ）に示したように複数の発光素子がｘ方向に一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交するｙ方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面を画素としたとき、それぞれの発光素子が、列方向であるｘ方向と直交するｙ方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。

次に、図４（ｂ）により、発光装置６５の駆動回路１１０の構成および実装基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の実装基板６２には、駆動回路１１０および発光チップＣ１〜Ｃ４０が搭載され、駆動回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）が設けられている。

まず、駆動回路１１０の構成について説明する。
駆動回路１１０は、図１に示した画像形成制御部３０からクロック信号、基準電位、電源電位などの制御信号と画像処理部４０により処理された各発光チップＣに供給する画像データ（ビデオ信号）を受信する。
そして、駆動回路１１０は、制御信号と画像データとから、発光チップＣを駆動する信号（後述する第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１〜φＩ４０）を生成して供給する。
なお、駆動回路１１０は、後述するように光量（放射エネルギ）を補正して点灯信号φＩ１〜φＩ４０（それぞれを区別しない場合は、点灯信号φＩと表記する。）を供給する。

すなわち、駆動回路１１０は、発光チップＣ１〜Ｃ４０に、第１転送信号φ１、第２転送信号φ２を生成して供給する転送信号生成部１２０を備えている。
また、駆動回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、点灯信号φＩ１〜φＩ４０をそれぞれ生成して供給する点灯信号生成部１４０を備えている。
そして、駆動回路１１０は、発光チップＣ１〜Ｃ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ１〜Ｃ４０の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備えている。

次に、発光チップＣ１〜Ｃ４０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣにおける発光部１０２側の長辺が互いに向かい合うように、１８０°回転した状態で千鳥に配列されている。そして、発光チップＣは、発光チップＣ間においても発光素子が主走査方向（Ｘ方向）に発光チップＣ内の発光素子の間隔で並ぶように、位置が設定されている。
なお、図４（ｂ）では、発光チップＣ１〜Ｃ９を示す。そして、発光チップＣ１〜Ｃ９に、矢印で図４（ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を示している。

駆動回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）について説明する。なお、発光チップＣ１〜Ｃ４０は、実装基板６２の表面に設けられている。また、駆動回路１１０は、実装基板６２の裏面に設けられている。よって、配線(ライン)は、実装基板６２の表面、裏面及び実装基板６２の基体に設けられたスルーホールを経由して設けられている。

実装基板６２には、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。電源ライン２００ａは、各発光チップＣの裏面に設けられたＶｓｕｂ端子である裏面電極８５に設けられたＶｓｕｂ端子に接続されている。
そして、実装基板６２には、発光チップＣを駆動する電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。電源ライン２００ｂは、各発光チップＣに設けられたＶｇａ端子に接続されている。

実装基板６２には、駆動回路１１０の転送信号生成部１２０から、各発光チップＣに第１転送信号φ１を送信するための第１転送信号ライン２０１、第２転送信号φ２を送信する第２転送信号ライン２０２が設けられている。第１転送信号ライン２０１は、各発光チップＣのφ１端子に、第２転送信号ライン２０２は、発光チップＣのφ２端子に接続されている。第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。

また、実装基板６２には、駆動回路１１０の点灯信号生成部１４０から、発光チップＣ１〜Ｃ４０のそれぞれに、点灯信号φＩ１〜φＩ４０を送信する点灯信号ライン２０４−１〜２０４−４０が設けられている。点灯信号ライン２０４−１〜２０４−４０は、それぞれ電流制限抵抗ＲＩを介して、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子に接続されている。

以上説明したように、基準電位Ｖｓｕｂ、電源電位Ｖｇａは、実装基板６２上の発光チップＣ１〜Ｃ４０に共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。

（発光チップＣの構成）
図５は、自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明する等価回路図である。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示している。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、駆動回路１１０との接続関係を含めて説明するために、発光チップＣ１を例として発光チップＣを説明する。そこで、図５においては、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。

発光チップＣ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光部１０２（図４（ａ）参照）を備えている。
そして、発光チップＣ１（Ｃ）は、発光部１０２と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…を備えている。
なお、図５では、発光チップＣ１（Ｃ）において、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。

また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。

また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２が送信される第２転送信号線７３とに過剰な電流が流れるのを防止するために、電流制限抵抗Ｒ１、Ｒ２を備えている。

発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５において上から、転送サイリスタＴ１、Ｔ２、Ｔ３、…、発光サイリスタＬ１、Ｌ２、Ｌ３、…の順に並べられている。

ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘと表記する。

発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態では、発光サイリスタＬの数を、一例として、１２８個とする。すると、転送サイリスタＴの数も１２８個である。同様に、電源線抵抗Ｒｇｘの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。

上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、ゲート端子、アノード端子、カソード端子の３端子を有する半導体素子である。

転送サイリスタＴ、発光サイリスタＬのそれぞれのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（図４（ａ）参照）を介して電源ライン２００ａ（図４（ｂ）参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。φ１端子は、第１転送信号φ１を受信する。
一方、転送サイリスタＴの配列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。φ２端子は、第２転送信号φ２を受信する。

発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１のφＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、点灯信号生成部１４０から点灯信号φＩ１を受信する。なお、他の発光チップＣ２〜Ｃ４０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号生成部１４０から点灯信号φＩ２〜φＩ４０を受信する。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。よって、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…とゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Ｇｔ１（Ｇｌ１）と表記することがある。

ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌと表記する。そして、ゲート端子Ｇｔ（Ｇｌ）と表記することがある。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。

転送サイリスタＴのゲート端子Ｇｔ（Ｇｌ）は、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。

そして、転送サイリスタ列の一端側における転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。

図５において、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。前述したように、発光サイリスタＬを備える部分が発光部１０２に該当する。

発光チップＣは、例えば、ＧａＡｓやＧａＡｌＡｓなどのＩＩＩ−Ｖ族化合物半導体で構成されている。すなわち、導電型がｐ型の基板上に、ｐ型の第１半導体層、導電型がｎ型の第２半導体層、ｐ型の第３半導体層およびｎ型の第４半導体層の４層の半導体層が順に積層されｐｎｐｎ構造をなしている。そして、発光チップＣは、複数の半導体層が分離溝にて相互に分離された複数の島（アイランド）から構成されている。

（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、発光装置６５は発光チップＣ１〜Ｃ４０を備えている（図３、４参照）。
図４に示したように、基準電位Ｖｓｕｂ、電源電位Ｖｇａは、実装基板６２上のすべての発光チップＣ１〜Ｃ４０に共通に供給される。同様に、第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ４０は、画像データに基づいて、各発光チップＣ１〜Ｃ４０の発光サイリスタＬを点灯または非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ４０は、画像データによって相互に波形が異なる。しかし、点灯信号φＩ１〜φＩ４０は、並列に送信される。
発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。

＜サイリスタ＞
発光チップＣ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、一例として、Ｖｓｕｂ端子である裏面電極８５に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとして説明する。
本実施の形態では、発光装置６５は負の電位で駆動される。

サイリスタのアノード端子は裏面電極８５に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
サイリスタは、ｐ型の基板上に積層されたｐ型の第１半導体層、ｎ型の第２半導体層、ｐ型の第３半導体層およびｎ型の第４半導体層の４層の半導体層で構成されるｐｎｐｎ構造をなしている。以下では、ＧａＡｓやＧａＡｌＡｓなどのＩＩＩ−Ｖ族化合物半導体のｐ型の半導体層とｎ型の半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとして説明する。

アノード端子とカソード端子との間の電流が小さい（流れていない）オフ状態では、サイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。よって、ゲート端子の電位が０Ｖであると、サイリスタのしきい電圧は−１．５Ｖとなる。すなわち、−１．５Ｖより低い電位（絶対値が大きい負の電位）がカソード端子に印加されると、サイリスタはターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。

オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位となる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、オン状態のサイリスタのカソード端子の電位は−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる。なお、カソード端子の電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。

サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位（上記の−１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖまたは正の電位）が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になると、オン状態を維持するために必要な電位より高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタのカソード端子に、オン状態を維持するために必要な電位より低い電位（絶対値が大きい負の電位）が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されると、サイリスタはオン状態を維持する。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光量は、光が出射する発光面の面積およびカソード端子とアノード端子との間で流れる電流によって決まる。

＜タイミングチャート＞
図６は、発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図６では、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。前述したように、他の発光チップＣ２〜Ｃ４０は、発光チップＣ１と並行して動作するため、発光チップＣ１の動作を説明すれば足りる。
なお、図６では、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。

図６において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯または非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。

第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１の波形について説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＣ１（発光チップＣ２〜Ｃ４０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

φ１端子（図５、図６参照）に送信される第１転送信号φ１およびφ２端子（図５、図６参照）に送信される第２転送信号φ２は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、第１転送信号φ１および第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。

第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持している。

第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を時間軸上で期間Ｔ後ろにずらしたものに当たる。第１転送信号φ１は、期間Ｔ（１）および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間であるためである。

第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図５に示した転送サイリスタＴを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯または非点灯の制御（点灯制御）の対象として指定する。

次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。なお、他の発光チップＣ２〜Ｃ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。点灯信号φＩ１は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。

ここでは、発光チップＣ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持している。

では、図４、図５を参照しつつ、図６に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、以下では、発光サイリスタＬ１およびＬ２を点灯制御する期間Ｔ（１）およびＴ（２）について説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の駆動回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の実装基板６２上の電源ライン２００ａは基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になり、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」になる。同様に、電源ライン２００ｂは電源電位Ｖｇａの「Ｌ」（−３．３Ｖ）になり、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」になる（図５参照）。

そして、駆動回路１１０の転送信号生成部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。

さらに、駆動回路１１０の点灯信号生成部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図５参照）。

＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。

奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。

発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。

図５中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、電源線抵抗Ｒｇｘ１を介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１（Ｇｌ１））は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が−１．５Ｖで、カソード端子が電源線抵抗Ｒｇｘ２を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、これらのゲート端子Ｇｔの電位は、電源線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、前述したように、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は、ゲート端子Ｇｔ（Ｇｌ）の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。

（２）時刻ｂ
図６に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５および発光チップＣ１が動作を開始する。以下では、発光チップＣ１の動作を説明する。
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が、「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。
転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、アノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。

転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１（Ｇｌ１）の電位は、転送サイリスタＴ１のアノード端子の電位である「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ２（Ｇｌ２）の電位が−１．５Ｖ、ゲート端子Ｇｔ３（Ｇｌ３）の電位が−３Ｖ、番号が４以上のゲート端子Ｇｔ（Ｇｌ）の電位が「Ｌ」（−３．３Ｖ）になる。
これにより、発光サイリスタＬ１のしきい電圧が−１．５Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が−３Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−４．５Ｖ、番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が−４．８Ｖになる。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５の電位が−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）になる。

（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。すると、発光サイリスタＬ１は、アノード端子とカソード端子とがともに「Ｈ」になるのでターンオフして消灯（非点灯）する。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。

（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が−３Ｖになっているので、ターンオンする。これにより、ゲート端子Ｇｔ２（Ｇｌ２）の電位が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３（Ｇｌ３）の電位が−１．５Ｖ「Ｈ」（０Ｖ）、ゲート端子Ｇｔ４（Ｇｌ４）の電位が−３Ｖになる。そして、番号が５以上のゲート端子Ｇｔ（Ｇｌ）の電位が−３．３Ｖになる。

（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。
すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード端子とカソード端子とがともに「Ｈ」になって、ターンオフする。すると、ゲート端子Ｇｔ１（Ｇｌ１）の電位は、電源線抵抗Ｒｇｘ１を介して、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤｘ１は、電流が流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲート端子Ｇｔ２（Ｇｌ２）が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１（Ｇｌ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤｘで接続されたゲート端子Ｇｔを有する転送サイリスタＴは、しきい電圧が−４．８Ｖになって、「Ｌ」（−３．３Ｖ）の第１転送信号φ１または第２転送信号φ２ではターンオンしなくなる。

（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１または時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。

なお、発光サイリスタＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、図６の発光サイリスタＬ４を点灯制御する期間Ｔ（４）における時刻ｊから時刻ｋに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬ４のしきい電圧が−１．５Ｖであっても、発光サイリスタＬ４は消灯（非点灯）のままとなる。

以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の電位）と、第１転送信号φ１または第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタＴのゲート端子Ｇｔにゲート端子Ｇｌが接続された発光サイリスタＬは、しきい電圧が−１．５Ｖであるので、点灯信号φＩが「Ｈ」から「Ｌ」に移行すると、ターンオンして点灯（発光）する。
すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯または非点灯に設定する。
このように、画像データに応じて点灯信号φＩの波形を設定して、各発光サイリスタＬの点灯または非点灯を制御している。

発光装置６５は、製造時における各発光サイリスタＬ間の特性差や、各発光サイリスタＬ間の温度差によって、各発光サイリスタＬ間で発光量（光量）がばらつく。
なお、発光装置６５の全体的な温度変化によっても、発光サイリスタＬの光量が変動する。この場合は、発光装置６５の各発光サイリスタＬの光量が同時に変動する。
すなわち、ＧａＡｓやＧａＡｌＡｓなどＩＩＩ−Ｖ族化合物半導体で構成された発光サイリスタＬでは、温度の上昇に伴って光量が低下する。
よって、本実施の形態では、発光サイリスタＬの光量を補正（光量補正）し、各発光サイリスタＬ間での光量のばらつき（変動）を抑制している。

ここでの光量補正は、発光サイリスタＬが点灯（発光）している点灯期間、例えば、発光サイリスタＬ１では、図６における時刻ｃから時刻ｄまでの点灯期間を調整することで行っている。すなわち、光量が小さい発光サイリスタＬに対しては、点灯期間を予め定められた点灯期間より長くし、光量が大きい発光サイリスタＬに対しては、点灯期間を予め定められた点灯期間より短く設定する。

（光量補正）
以下では光量の補正（光量補正）について説明する。
まず、プリントヘッド１４において、光源部６３の各発光サイリスタＬ間の温度差に起因する光量の変動について説明する。
図７は、プリントヘッド１４における各発光サイリスタＬの温度差による光量の変動（光量低下）の一例を示す図である。横軸は、光源部６３における位置である。ここでは、光源部６３の長さは、３２６ｍｍである。縦軸は、％で示した光量の低下割合（光量低下）である。
図３（ａ）、（ｂ）に示したように、実装基板６２の中央部に駆動回路１１０を配置した場合である。そして、製造時における各発光サイリスタＬ間の光量差は、発光装置６５の製造時に、各発光サイリスタＬの特性を測定して、光量のばらつきが抑制するように点灯期間が設定してある。

図７において、「初期」とは、発光装置６５の動作を開始させて間もない時点をいう。この時点では、駆動回路１１０の温度の上昇は、小さい。よって、光源部６３において、光量低下がみられない。
そして、「経過１」とは、発光装置６５の動作を開始させてしばらくの時間が経過した時点をいう。この時点では、駆動回路１１０の温度が上昇しているが、まだ、上昇過程にあって、飽和していない。光源部６３の中央部が両端部より光量低下が大きい。なお、中央部における光量低下は５〜６％である。これは、実装基板６２の中央部に駆動回路１１０を設けたことにより、実装基板６２の中央部の温度が両端部の温度に比べて上昇したため、発光サイリスタＬの光量が低下したものである。
さらに、「経過２」とは、発光装置６５が動作を開始させてかなりの時間が経過した時点をいう。この時点では、駆動回路１１０は、温度が飽和した状態にある。この時点でも、光源部６３の中央部が両端部より光量低下が大きい。なお、中央部における光量低下は７〜８％である。

０．５％以上の光量低下は、記録用紙２５に定着されたトナー像において、濃度の変動となって視認されうる。すなわち、発光サイリスタＬ間における温度差に起因する光量低下を０．５％未満に抑えることがよい。

図８は、駆動回路１１０における点灯信号生成部１４０の構成を説明する図である。
駆動回路１１０における点灯信号生成部１４０は、画像形成制御部３０、画像処理部４０、発光チップＣと接続されている。ここでは、発光チップＣ１に接続されているとする（図４（ｂ）参照）。よって、後述する点灯信号生成部１４０の点灯信号出力部１４７は、点灯信号φＩ１を出力する。なお、図４（ｂ）に示した発光装置６５の構成では、少なくとも点灯信号出力部１４７が、発光チップＣ毎に、並列に設けられている。

シリアル通信部１４１、補正値Ａメモリ１４２、補正値Ｂメモリ１４３、補正値演算部１４４、温度計測部１４５、点灯期間算出部１４６、点灯信号出力部１４７を備えている。
ここでは、図３では示していないが、実装基板６２上に駆動回路１１０に接続された不揮発性メモリ１４８を備えている。

シリアル通信部１４１は、画像形成制御部３０、補正値Ａメモリ１４２、補正値Ｂメモリ１４３、不揮発性メモリ１４８と接続され、これらの間で、シリアルデータでの通信を行う。また、シリアル通信部１４１は、点灯期間算出部１４６と接続され、画像形成制御部３０から点灯期間算出部１４６に、点灯期間を設定する基準パルスを送信する。

補正値Ａメモリ１４２は、光源部６３が基準温度（例えば、２５℃）の環境にあるとした場合に、光源部６３の各発光サイリスタＬの光量の補正を行うための補正値Ａを記憶する。
補正値Ｂメモリ１４３は、温度の変動に対する補正値Ｂを記憶する。ここでは、補正値Ａメモリ１４２、補正値Ｂメモリ１４３は、駆動回路１１０に組み込まれたメモリであって、電源が供給されている間において補正値Ａ、Ｂを記憶する揮発性のメモリであるとする。
不揮発性メモリ１４８は、補正値Ａメモリ１４２、補正値Ｂメモリ１４３に記憶される補正値Ａ、Ｂを記憶している。不揮発性メモリ１４８は、電源が供給されていなくても補正値Ａ、Ｂを記憶する不揮発性のメモリである。不揮発性メモリ１４８は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）やフラッシュメモリである。
なお、補正値Ａは、第１の補正値の一例であり、補正値Ｂは、第２の補正値の一例である。そして、不揮発性メモリ１４８は、不揮発性の記憶部材の一例である。

よって、画像形成装置１に主電源が投入された際などに、画像形成制御部３０は、シリアル通信部１４１に対して、不揮発性メモリ１４８から補正値Ａメモリ１４２に補正値Ａを、補正値Ｂメモリ１４３に補正値Ｂを転送する（書き込む）ように指示する。
なお、補正値Ａメモリ１４２、補正値Ｂメモリ１４３は、不揮発性のメモリであってもよい。この場合は、不揮発性メモリ１４８を用いなくともよい。

なお、補正値Ａメモリ１４２に記憶される基準温度（例えば、２５℃）の環境における補正値Ａは、プリントヘッド１４の工場出荷時に測定された光源部６３の光量から求められる。ここでは、発光サイリスタＬ毎、又は、連続する複数の発光サイリスタＬ毎に設定される。例えば、２個、４個などの発光サイリスタＬ毎である。これは、隣接する発光サイリスタＬでは、光量差が小さいことによる。複数の発光サイリスタＬ毎に補正値を設定することで、補正値のデータ量が小さくなるとともに、点灯期間算出部１４６における点灯期間の算出時間が短くなる。
そして、補正値Ａは、プリントヘッド１４の工場出荷時に、光源部６３の光量を測定する測定装置からシリアル通信部１４１を介して、不揮発性メモリ１４８に記憶される。すなわち、補正値Ａは、プリントヘッド１４毎に設定される。

補正値Ｂは、プリントヘッド１４における発光装置６５の構成、例えば実装基板６２の材質、形状、駆動回路１１０が実装される位置などに依存する。よって、プリントヘッド１４における発光装置６５の構成が決まると一意に設定される。ここでは、補正値Ｂは、基準温度との最大温度差（例えば３０℃）の場合の補正値とする。
補正値Ｂも、発光装置６５の工場出荷時に、測定装置からシリアル通信部１４１を介して、不揮発性メモリ１４８に記憶される。

温度計測部１４５は、サーミスタ１１１、１１２に接続されるとともに、補正値演算部１４４に接続されている。温度計測部１４５は、サーミスタ１１１、１１２により実装基板６２の温度を計測する。
なお、サーミスタ１１１、１１２は、実装基板６２の光源部６３の真裏に設けられているので、サーミスタ１１１、１１２が測定する実装基板６２の温度は、光源部６３の発光サイリスタＬの温度と相関する。よって、温度計測部１４５は、サーミスタ１１１、１１２が真裏に配置された発光サイリスタＬの温度を計測したとしてよい。

補正値演算部１４４は、補正値Ａメモリ１４２、補正値Ｂメモリ１４３、温度計測部１４５に接続されている。補正値演算部１４４は、温度計測部１４５から、サーミスタ１１１、１１２がそれぞれ計測した温度を受信し、光源部６３における発光サイリスタＬの温度を算出する。なお、前述したように、補正値Ａが発光サイリスタＬ毎であれば、発光サイリスタＬ毎に温度を求める。また、補正値Ａが複数の発光サイリスタＬ毎であれば、複数の発光サイリスタＬ毎に温度を算出する。
そして、算出された発光サイリスタＬの温度に基づいて、適用する補正値を演算する。補正値の演算については、後述する。

点灯期間算出部１４６は、画像処理部４０、シリアル通信部１４１、補正値演算部１４４、点灯信号出力部１４７に接続されている。
点灯期間算出部１４６は、画像形成制御部３０からシリアル通信部１４１を介して送信された基準パルスと、補正値演算部１４４の演算した補正値と、画像処理部４０から受信した画像データとに基づいて、点灯期間を算出する。なお、基準パルスは、補正しない場合の点灯期間としてもよく、クロックであってもよい。

点灯信号出力部１４７は、算出された点灯期間を有する点灯信号φＩ（図８では、点灯信号φＩ１）を出力する。基準パルスが補正しない場合の点灯期間であれば、点灯信号出力部１４７は、点灯期間に応じて基準パルスの幅を補正して、点灯信号φＩ（図８では、点灯信号φＩ１）を出力する。
また、基準パルスがクロックＣＬＫであれば、点灯信号出力部１４７は、点灯期間に応じたクロックＣＬＫの数により、点灯信号φＩ（図８では、点灯信号φＩ１）を出力する。

図９は、サーミスタ１１１、１１２の抵抗値と温度との関係を説明する図である。図９において、縦軸が抵抗値（ｋΩ）、横軸が温度（℃）である。
ＮＴＣサーミスタであるサーミスタ１１１、１１２の抵抗値は、温度の上昇につれて、対数的に変化する。そこで、本実施の形態では、サーミスタ１１１、１１２と基準とする抵抗（基準抵抗）とから抵抗値比を求め、温度に対する変化をなだらかにし、温度検出に対する精度を向上させている。

図１０は、基準抵抗の抵抗値とサーミスタ１１１、１１２の抵抗値との比（抵抗値比）と温度との関係の一例を示す図である。図１０（ａ）は、抵抗値比と温度との関係、図１０（ｂ）は、補正値Ｂとして、補正値Ｂメモリ１４３に格納される参照テーブル（ＬＵＴ）である。
図１０（ａ）に示すように、温度に対して抵抗値比の変化は緩やかである。
図１０（ｂ）に示すＬＵＴに格納される抵抗値比は、図１０（ａ）において、●で示す値である。補正値Ｂメモリ１４３のアドレスで示す領域に記憶されている。なお、ＬＵＴに記載されていない抵抗値比の場合は、ＬＵＴに示された値から直線補完により温度が求められる。

そして、補正値演算部１４４は、式（１）によって、適用する補正値（実際の補正値）を演算する。
実際の補正値＝（補正値Ｂ−補正値Ａ）×（計測温度差）／（最大温度差）＋補正値Ａ ・・・（１）
ここで、計測温度差とは、基準温度と補正値演算部１４４で算出された温度との差である。
なお、最大温度差とは、前述したように、補正値Ｂに対する温度差である。

図１１は、補正値Ａ、補正値Ｂ及び実際の補正値の関係を示す図である。ここでは、図３に示したように、実装基板６２の発光チップＣの配列の中央部に、駆動回路１１０が配置されているとしている。
実際の補正値は、式（１）に示したように、補正値Ａと補正値Ｂとの間に設定され、実装基板６２の中央部において実際の補正値が最大となる。
よって、このような実際の補正値を適用すれば、図７に示した光量の変動が抑制される。

本実施の形態では、温度計測部１４５により温度の計測を常に行い、画像データ毎に光量の補正を行う。これにより、光量差を０．５％未満に維持している。よって、記録用紙２５に形成された画像において濃度の変動を視認されにくくしている。

なお、本実施の形態では、実装基板６２上には２つのサーミスタ１１１、１１２を搭載し、一方のサーミスタ１１１を駆動回路１１０の近傍に配置し、他方のサーミスタ１１２を駆動回路１１０から離れた場所に配置した。すなわち、サーミスタ１１２（第２の温度検出器）は、サーミスタ１１１（第１の温度検出器）に比べ、駆動回路１１０から離れた位置に設けられている。
このように、２つのサーミスタ１１１、１１２を用いる場合には、実装基板６２において、一方を温度が最も高くなる部分に配置し、他方を温度が最も低くなる部分に配置することがよい。すなわち、温度差が大きいほど、光源部６３における発光サイリスタＬの温度の算出に対する精度が向上する。

また、３個以上のサーミスタ（温度検出器）を実装基板６２上の温度に搭載してもよい。この場合も、サーミスタ間において温度差があるように、サーミスタを配置することがよい。実装基板６２（光源部６３）の温度分布がより正確に算出される。例えば、複数の駆動回路１１０を実装基板６２上に設ける場合、複数の駆動回路１１０に対応して複数の部分で発熱する。よって、それぞれの駆動回路１１０に対応するように複数のサーミスタ（温度検出器）を設け、実装基板６２（発光素子）の温度分布を正確に算出するのがよい。

なお、発光装置６５において、光源部６３が実装される実装基板６２に、駆動回路１１０を搭載しないように構成することもありうる。しかし、駆動回路１１０を発光装置６５の外部に設けると、駆動回路１１０を実装する基板（実装基板）や、発光装置６５と駆動回路１１０を実装する基板とを接続するケーブル（ハーネス）などが必要となる。
しかし、本実施の形態のように、発光装置６５の光源部６３が実装される実装基板６２に、駆動回路１１０を実装することで、駆動回路１１０を実装する基板やケーブル（ハーネス）などが不要になり、画像形成装置１の小型化、低コスト化が図れる。

本実施の形態では、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）は、アノード端子が基板８０に接続されたアノードコモンとして説明した。サイリスタ（転送サイリスタＴ、発光サイリスタＬ）は、回路の極性を変更することによって、カソード端子が基板８０に接続されたカソードコモンとしてもよい。

さらに、本実施の形態では、発光サイリスタＬと転送サイリスタＴとから構成される自己走査型発光素子アレイ（ＳＬＥＤ）で説明したが、自己走査型発光素子アレイ（ＳＬＥＤ）は、発光サイリスタＬと転送サイリスタＴの他に、制御用のサイリスタ、ダイオード、抵抗などの他の部材を含んでいてもよい。
また、本実施の形態では、転送サイリスタＴの間を結合ダイオードＤｘで接続したが、抵抗など電位の変化を伝達する部材であってもよい。
そして、発光装置６５において、点灯信号φＩが発光チップＣ毎に供給されるとしたが、複数の発光チップＣに共通に供給されるように、発光チップＣを構成してもよい。

そして、本実施の形態では、発光素子を発光サイリスタＬとしたが、発光素子はｐ型の半導体層とｎ型の半導体層とが積層された発光ダイオード（ＬＥＤ）であってもよい。

１…画像形成装置、１０…画像形成プロセス部、１１、１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像形成制御部、４０…画像処理部、６２…実装基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、１０１…転送部、１０２…発光部、１１０…駆動回路、１２０…転送信号生成部、１４０…点灯信号生成部、１４１…シリアル通信部、１４２…補正値Ａメモリ、１４３…補正値Ｂメモリ、１４４…補正値演算部、１４５…温度計測部、１４６…点灯期間算出部、１４７…点灯信号出力部、１４８…不揮発性メモリ、１６０…基準電位供給部、１７０…電源電位供給部、φ１…第１転送信号、φ２…第２転送信号、φＩ（φＩ１〜φＩ４０）…点灯信号、Ｃ（Ｃ１〜Ｃ４０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｘ…結合ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (6)

1. 実装基板と、
   前記実装基板の一方の面上に設けられた複数の発光素子を有する光源部と、
   前記実装基板の他方の面上に設けられ、点灯信号を生成して前記光源部を駆動する駆動部材と、
   前記実装基板上に設けられた第１の温度検出器と、当該第１の温度検出器より前記駆動部材から離れた当該実装基板上の位置に設けられた少なくとも１個の第２の温度検出器と、を備え、
   前記駆動部材は、前記第１の温度検出器が検出した温度と前記第２の温度検出器が検出した温度とに基づいて、前記点灯信号を生成する発光手段と、
   前記発光手段から照射される光を結像させる光学手段と
   を備えたプリントヘッド。
2. 前記駆動部材は、予め定められた温度において複数の前記発光素子間の光量を補正する第１の補正値と、温度による光量の変化を補正する第２の補正値とを用いて、前記点灯信号を生成することを特徴とする請求項１に記載のプリントヘッド。
3. 前記第１の温度検出器と前記第２の温度検出器とのそれぞれは、前記実装基板の他方の面上であって、当該実装基板の一方の面に設けられた前記光源部の真裏に設けられていることを特徴とする請求項１又は２に記載のプリントヘッド。
4. 前記実装基板の他方の面に設けられた前記駆動部材は、当該実装基板の一方の面に設けられた前記光源部の長手方向における中央部にあたる当該実装基板の他方の面上に設けられていることを特徴とする請求項１乃至３のいずれか１項に記載のプリントヘッド。
5. 前記発光手段は、前記第１の補正値と、前記第２の補正値とを記憶する不揮発性の記憶部材を備えることを特徴とする請求項２に記載のプリントヘッド。
6. 像保持体と、
   前記像保持体を帯電する帯電手段と、
   実装基板と、当該実装基板の一方の面上に設けられた複数の発光素子を有する光源部と、当該実装基板の他方の面上に設けられ、点灯信号を生成して当該光源部を駆動する駆動部材と、当該実装基板上に設けられた第１の温度検出器と、当該第１の温度検出器より当該駆動部材から離れた当該実装基板上の位置に設けられた少なくとも１個の第２の温度検出器と、を備え、当該駆動部材は、当該第１の温度検出器が検出した温度と当該第２の温度検出器が検出した温度とに基づいて、当該点灯信号を生成する発光手段と、を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
   前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備えた画像形成装置。

Images