JP2008173792A - 露光装置および画像形成装置 - Google Patents

Abstract

【課題】露光装置に生じる温度分布を低減する。
【解決手段】配線パターン層が複数積層されたＬＥＤ回路基板６２は、信号生成回路１００が設置された領域内に、信号生成回路１００にて生成された駆動信号を配線パターン層相互の間で伝送するスルーホール６２１がＬＥＤ回路基板６２の表面から裏面に貫通させて形成されている。
【選択図】図１０

Description

本発明は、プリンタや複写機等の画像形成装置において光書き込みを行う露光装置等に関する。

電子写真方式を用いたプリンタや複写機等の画像形成装置では、感光体ドラム等の像保持体上を露光する露光装置として、ＬＥＤ等の発光素子がライン状に配列された発光素子アレイを用いたものが提案されている。
かかる露光装置では、例えば複数の発光素子アレイと発光素子アレイを駆動する駆動回路とが回路基板上に一体的に配置され、各発光素子アレイは、回路基板に形成された配線パターンやボンディングワイヤによって駆動回路からの駆動信号を受け、点灯制御されるように構成されている。

このような発光素子アレイと駆動回路とが回路基板上に一体的に配置された構成では、駆動回路等の発熱により回路基板に歪みを生じさせる場合がある。回路基板に歪みが生じると、発光素子アレイからの像保持体上での露光位置にずれが生じ、画像品質の低下を招く場合がある。そこで、例えば駆動回路に吸熱部材を配設する等といった技術が提案されている（例えば、特許文献１参照）。

特開２００１−２２５５０６号公報（第４−５頁）

本発明は、露光装置に生じる温度分布を低減することを目的とする。

かかる目的のもと、本発明の露光装置は、信号線が配線された配線層が複数積層された基板と、基板の表面に配置され、複数の発光素子が列状に配列された複数の発光素子部材と、基板の表面の発光素子部材の配列方向延長位置に配置され、複数の発光素子部材に配列された複数の発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段とを備え、基板は、駆動信号生成手段が設置された領域内に、駆動信号生成手段にて生成された駆動信号を配線層相互の間で伝送する層間信号線が基板の表面から裏面に貫通させて形成されたことを特徴としている。

ここで、基板は、基板の裏面に駆動信号生成手段から発光素子部材に供給される駆動信号の電流量を制限する抵抗部材が配設されたことを特徴とすることができる。また、駆動信号生成手段は、駆動信号を出力する所定数の信号端子と、接地電位が入力される所定数の接地端子とが配設され、接地端子が信号端子よりも駆動信号生成手段の内部領域側に配置されたことを特徴とすることができる。その際に、駆動信号生成手段は、信号端子と接地端子とが配列方向に沿って交互にずれて配置される千鳥状配列されたことを特徴とすることができる。
また、基板は、接地された接地電極が基板の表面にて駆動信号生成手段の周囲を取り囲むように配設されたことを特徴とすることができる。さらに、基板は、基板の裏面にて金属で形成された支持体に密着するように支持されたことを特徴とすることができる。加えて、駆動信号生成手段は、発光素子部材の配列方向延長位置の一方または双方にて、発光素子部材から所定距離だけ離して配置されたことを特徴とすることができる。

また、本発明を画像形成装置として捉え、本発明の画像形成装置は、像保持体と、像保持体を露光する露光手段とを有し、露光手段は、信号線が配線された配線層が複数積層された基板と、基板の表面に配置され、複数の発光素子が列状に配列された複数の発光素子部材と、基板の表面の発光素子部材の配列方向延長位置に配置され、複数の発光素子部材に配列された複数の発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段とを備え、基板は、駆動信号生成手段が設置された領域内に、駆動信号生成手段にて生成された駆動信号を配線層相互の間で伝送する層間信号線が基板の表面から裏面に貫通させて形成されたことを特徴としている。

ここで、露光手段は、駆動信号生成手段が、駆動信号を出力する所定数の信号端子と、接地電位が入力される所定数の接地端子とが配設され、接地端子が信号端子よりも駆動信号生成手段の内部領域側に配置されたことを特徴とすることができる。また、基板は、接地された接地電極が基板の表面にて駆動信号生成手段を取り囲むように配設されたことを特徴とすることができる。

本発明の請求項１によれば、本発明を適用しない場合に比べて、露光装置に生じる温度分布を低減することができる。
また、本発明の請求項２によれば、本発明を適用しない場合に比べて、露光装置に生じる温度上昇量を低減することができる。
また、本発明の請求項３によれば、本発明を適用しない場合に比べて、駆動信号生成手段と層間信号線とを接続する接続線が他の接続線とショートすることを抑制することができる。
また、本発明の請求項４によれば、本発明を適用しない場合に比べて、駆動信号生成手段と層間信号線とを接続する接続線が他の接続線とショートすることをより確実に抑制することができる。

また、本発明の請求項５によれば、本発明を適用しない場合に比べて、駆動信号生成手段の接地電位を安定化させることができる。
本発明の請求項６によれば、本発明を適用しない場合に比べて、露光装置に生じる温度分布を安定的に低減することができる。
また、本発明の請求項７によれば、本発明を適用しない場合に比べて、発光素子部材への熱の伝導を低減することができる。

本発明の請求項８によれば、本発明を適用しない場合に比べて、露光装置に生じる温度分布を低減することができる。
また、本発明の請求項９によれば、本発明を適用しない場合に比べて、駆動信号生成手段と層間信号線とを接続する接続線が他の接続線とショートすることを抑制することができる。
また、本発明の請求項１０によれば、本発明を適用しない場合に比べて、駆動信号生成手段の接地電位を安定化させることができる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタであり、各色の画像データに対応して画像形成を行う画像形成部としての画像形成プロセス部１０、画像形成装置の動作を制御する制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３等の外部装置に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ（以下、総称して単に「画像形成ユニット１１」とも記す）を備えている。各画像形成ユニット１１は、静電潜像を形成してトナー像を保持する像保持体としての感光体ドラム１２、感光体ドラム１２の表面を所定電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を画像データに基づいて露光する露光装置（露光手段）の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像を現像する現像器１５、転写後の感光体ドラム１２表面を清掃するクリーナ１６を備えている。
ここで、各画像形成ユニット１１は、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

また、画像形成プロセス部１０は、各画像形成ユニット１１の感光体ドラム１２にて形成された各色のトナー像が多重転写される中間転写ベルト２１、各画像形成ユニット１１の各色トナー像を中間転写ベルト２１に順次転写（一次転写）させる一次転写ロール２２、中間転写ベルト２１上に転写された重畳トナー像を記録材（記録紙）である用紙Ｐに一括転写（二次転写）させる二次転写ロール２３、二次転写された画像を用紙Ｐ上に定着させる定着器２５を備えている。

本実施の形態の画像形成装置では、画像形成プロセス部１０は、制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。すなわち、制御部３０による制御の下で、ＰＣ２や画像読取装置３から入力された画像データは、画像処理部４０によって画像処理が施され、インターフェースを介して各画像形成ユニット１１に供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から送られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエロー（Ｙ）のトナー像が形成される。同様に、画像形成ユニット１１Ｍ,１１Ｃ,１１Ｋにおいても、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された各色トナー像は、図１の矢印方向に移動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引されて、重畳されたトナー像が形成される。中間転写ベルト２１上の重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域（二次転写部）に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、重畳トナー像は搬送されてきた用紙Ｐ上に一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして、定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部（不図示）に搬送される。

図２は、露光装置であるＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。図２において、ＬＰＨ１４は、支持体としてのハウジング６１、発光部を構成する自己走査型ＬＥＤアレイ（ＳＬＥＤ）６３、ＳＬＥＤ６３やＳＬＥＤ６３を駆動する信号生成回路１００（後段の図３参照）等を搭載するＬＥＤ回路基板６２、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させる光学部材であるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽するホルダー６５、ハウジング６１をロッドレンズアレイ６４方向に加圧する板バネ６６を備えている。

ハウジング６１は、アルミニウム、ＳＵＳ等といった熱伝導性の高い金属のブロックまたは板金で形成され、ＬＥＤ回路基板６２と密着するようにして支持している。また、ホルダー６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダー６５はＳＬＥＤ６３を密閉するように構成され、ＳＬＥＤ６３に外部からゴミが付着することを防いでいる。一方、板バネ６６は、ＳＬＥＤ６３とロッドレンズアレイ６４との位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に加圧している。
このように構成されたＬＰＨ１４は、調整ネジ（不図示）によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置（焦点面）が感光体ドラム１２表面上に位置するように調整されている。

ＬＥＤ回路基板６２には、図３（ＬＥＤ回路基板６２の平面図）に示したように、例えばＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）からなるＳＬＥＤ６３が、感光体ドラム１２の軸線方向と平行になるように精度良くライン状に配置されている。この場合に、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）に配置された発光素子（ＬＥＤ）の配列（ＬＥＤアレイ）が、各ＳＬＥＤチップの端部境界の連結部において感光体ドラム１２の軸線方向に連続的に配列されるように、ＳＬＥＤチップは千鳥状配列されている。ここで、千鳥状配列とは、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の配列方向に対して、１チップ毎に交互にＬＥＤ回路基板６２の側部側の異なる方向にずれて（オフセットされて）配置することをいう。
ＬＥＤ回路基板６２に配置された各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）は、長手方向中央部で左右対称に分割されて構成され、左側半分の左側ブロック（ｂｌｋ）と右側半分の右側ブロック（ｂｌｋ）とで構成されている。そして、各ＳＬＥＤチップの左側ブロックと右側ブロックとは、それぞれ個別に設けられた入力端子から入力される駆動信号により駆動される。なお、以下の説明および図において、“ｂｌｋ”に添えられた数字が０または偶数であるブロック（ｂｌｋ０,ｂｌｋ２,…）は左側ブロックを示し、奇数が添えられたブロック（ｂｌｋ１,ｂｌｋ３,…）は右側ブロックを示している。

また、ＬＥＤ回路基板６２には、ＳＬＥＤ６３を駆動する信号（駆動信号）を生成する駆動信号生成手段の一例としての信号生成回路１００およびレベルシフト回路１０４、駆動電圧を出力する３端子レギュレータ１０１、ＳＬＥＤ６３の光量補正データ等を記憶するＥＥＰＲＯＭ１０２、制御部３０および画像処理部４０との間で信号の送受信を行うハーネス１０３、ロッドレンズアレイ６４の結像位置（焦点）を調整する際に使用する調整ネジ（不図示）が配設される位置決め用穴１０５が備えられている。なお、レベルシフト回路１０４は信号生成回路１００内に一体的に組み込まれて構成されている。

次に、ＬＥＤ回路基板６２に設けられたＳＬＥＤ６３について説明する。図４は、ＳＬＥＤ６３の回路構成の一例を説明する図である。図４に示したＳＬＥＤ６３は、一例として、解像度１２００ｄｐｉ（dot per inch）用のＳＬＥＤ６３であって、２組の入力端子にそれぞれ１個の点灯信号と２個の転送信号とが入力される所謂「デュアルターミナル（Dual Terminal：ＤＴ）構造」のＳＬＥＤ６３の回路構成を説明する図である。本実施の形態のＳＬＥＤ６３では、実際には６０個のＳＬＥＤチップが直列に配列されているが、図４では、１つのＳＬＥＤチップとそれに接続される信号線や駆動信号だけを示している。また、ここでは説明の便宜上、ＳＬＥＤチップをＳＬＥＤ６３と称することとする。

図４に示したように、本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号生成回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号生成回路１００の出力端子に接続されている。レベルシフト回路１０４は、信号生成回路１００において生成された転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃに基づいて、２個の転送信号ＣＫ１,転送信号ＣＫ２を生成する。そして、ＳＬＥＤ６３の左側ブロックｂｌｋｎ（ｎ＝０,偶数）および右側ブロックｂｌｋｎ＋１それぞれに対して、２個の転送信号ＣＫ１,ＣＫ２を供給する。
また、信号生成回路１００では、左側ブロックｂｌｋｎおよび右側ブロックｂｌｋｎ＋１それぞれに対応する点灯信号ΦＩｎ,ΦＩｎ＋１が生成される。そして、ＳＬＥＤ６３の左側ブロックｂｌｋｎ（ｎ＝０,偶数）および右側ブロックｂｌｋｎ＋１に対して、対応する点灯信号ΦＩｎ,ΦＩｎ＋１をそれぞれ供給する。
さらに、ＳＬＥＤ６３には、３端子レギュレータ１０１からの駆動電圧（例えば、３．３Ｖ）および接地電位（ＧＮＤ）が供給される。

本実施の形態のＳＬＥＤ６３は、スイッチ素子としての２５６個のサイリスタＳ０〜Ｓ２５５、発光素子としての２５６個のＬＥＤ Ｌ０〜Ｌ２５５、２５６個のダイオードＤ０〜Ｄ２５５、２５６個の抵抗Ｒ０〜Ｒ２５５、さらには信号線Φ１、Φ２に過剰な電流が流れるのを防止する抵抗部材である転送電流制限抵抗ＲＺ０,ＲＺ１,ＲＺ２,ＲＺ３を含んで構成されている。
ここで、本実施の形態のＳＬＥＤ６３は、上記したようにデュアルターミナル（ＤＴ）構造で構成され、長手方向中央部を境界として、左側半分の１２８個のＬＥＤ Ｌ０〜Ｌ１２７と、それに対応して配置された１２８個のサイリスタＳ０〜Ｓ１２７と、１２８個のダイオードＤ０〜Ｄ１２７と、転送電流制限抵抗ＲＺ０,ＲＺ１とから構成される左側ブロックｂｌｋｎ、および右側半分の１２８個のＬＥＤ Ｌ２５５〜Ｌ１２８と、それに対応して配置された１２８個のサイリスタＳ２５５〜Ｓ１２８と、１２８個のダイオードＤ２５５〜Ｄ１２８と、転送電流制限抵抗ＲＺ２,ＲＺ３とから構成される右側ブロックｂｌｋｎ＋１とで左右対称に構成されている。

ＳＬＥＤ６３では、各サイリスタＳ０〜Ｓ２５５のアノード端子（入力端）Ａ０〜Ａ２５５は電源ライン（ＳＵＢ）１２５に各々接続され、駆動電圧ＶＤＤ（＝＋３．３Ｖ）が供給される。
各サイリスタＳ０〜Ｓ２５５のゲート端子（制御端）Ｇ０〜Ｇ２５５は、各サイリスタＳ０〜Ｓ２５５に対応して設けられた抵抗Ｒ０〜Ｒ２５５を介して、接地（ＧＮＤ）された電源ライン（ＶＧＡ）１２６に各々接続されている。

また、各サイリスタＳ０〜Ｓ２５５のゲート端子Ｇ０〜Ｇ２５５と、各サイリスタＳ０〜Ｓ２５５に対応して設けられたＬＥＤ Ｌ０〜Ｌ２５５のゲート端子とは各々接続される。
さらに、左側ブロックｂｌｋｎの各サイリスタＳ０〜Ｓ１２７のゲート端子Ｇ０〜Ｇ１２７には、ダイオードＤ０〜Ｄ１２７のカソード端子が接続されている。そして、サイリスタＳ０〜Ｓ１２６のゲート端子Ｇ０〜Ｇ１２６には、次段のダイオードＤ１〜Ｄ１２７のアノード端子が各々接続されている。すなわち、各ダイオードＤ０〜Ｄ１２７はゲート端子Ｇ０〜Ｇ１２６を挟んで直列接続されている。同様に、右側ブロックｂｌｋｎ＋１の各サイリスタＳ２５５〜Ｓ１２８のゲート端子Ｇ２５５〜Ｇ１２８には、ダイオードＤ２５５〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ２５５〜Ｓ１２９のゲート端子Ｇ２５５〜Ｇ１２９には、次段のダイオードＤ２５４〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ２５５〜Ｄ１２８はゲート端子Ｇ２５５〜Ｇ１２９を挟んで直列接続されている。

そして、ＳＬＥＤ６３の左側ブロックｂｌｋｎでは、ダイオードＤ０のアノード端子および奇数番目のサイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７は、転送電流制限抵抗ＲＺ１およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ２が供給される。また、０番目および偶数番目のサイリスタＳ０、Ｓ２、…、Ｓ１２６のカソード端子（出力端）Ｋ０、Ｋ２、…、Ｋ１２６は、転送電流制限抵抗ＲＺ０およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ１が供給される。さらに、ＬＥＤ Ｌ０〜Ｌ１２７のカソード端子は、信号生成回路１００に接続されて、点灯信号ΦＩｎが供給される。
同様に、ＳＬＥＤ６３の右側ブロックｂｌｋｎ＋１では、ダイオードＤ２５５のアノード端子および偶数番目のサイリスタＳ２５４、Ｓ２５２、…、Ｓ１２８のカソード端子（出力端）Ｋ２５４、Ｋ２５２、…、Ｋ１２８は、転送電流制限抵抗ＲＺ３およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ２が供給される。また、奇数番目のサイリスタＳ２５５、Ｓ２５３、…、Ｓ１２９のカソード端子（出力端）Ｋ２５５、Ｋ２５３、…、Ｋ１２９は、転送電流制限抵抗ＲＺ２およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ１が供給される。さらに、ＬＥＤ Ｌ２５５〜Ｌ１２８のカソード端子は、信号生成回路１００に接続されて、点灯信号ΦＩｎ＋１が供給される。

このように、本実施の形態のＳＬＥＤ６３では、信号生成回路１００およびレベルシフト回路１０４から供給される点灯信号ΦＩｎ,ΦＩｎ＋１、および２個の転送信号ＣＫ１,ＣＫ２により、左側ブロックｂｌｋｎ（ｎ＝０,偶数）および右側ブロックｂｌｋｎ＋１それぞれが個別に駆動される。
なお、本明細書では、以下においてＳＬＥＤ６３が図４の構成を有するものとして説明するが、他の構成のＳＬＥＤ６３についても同様である。

続いて、ＬＥＤ回路基板６２に設けられた信号生成回路１００について説明する。図５は、信号生成回路１００の構成を示すブロック図である。信号生成回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、点灯時間制御・駆動部１１８（１１８−０〜１１８−１１９）により主要部が構成されている。

画像データ展開部１１０には、画像処理部４０から画像データがシリアルに送信される。そして画像データ展開部１１０は、画像処理部４０から受け取った画像データを例えば０〜１２７ドット目、１２８〜２５５ドット目、…、１５１０４〜１５２３１ドット目、１５２３２〜１５３５９ドット目といったように、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の左側ブロックおよび右側ブロックそれぞれに送信する画像データに分割する処理を行う。そして、画像データ展開部１１０は点灯時間制御・駆動部１１８−０〜１１８−１１９と接続されており、分割した画像データを点灯時間制御・駆動部１１８−０〜１１８−１１９に出力する。

濃度ムラ補正データ部１１２は、ＳＬＥＤ６３内の各ＬＥＤ毎の出射光量のバラツキ等を修正するための濃度ムラ補正データが記憶されている。そして、タイミング信号発生部１１４からのデータ読み出し信号に同期して、濃度ムラ補正データを点灯時間制御・駆動部１１８−０〜１１８−１１９に出力する。この濃度ムラ補正データは、各ＬＥＤ毎に設定されたデータであり、例えば８ビット（０〜２５５）のデータとして形成される。
ＥＥＰＲＯＭ１０２には、ＬＰＨ１４の製造時に予め算出された各ＬＥＤ毎の光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤ毎の光量補正データ等がダウンロードされる。濃度ムラ補正データ部１１２は、取得した各ＬＥＤ毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８−０〜１１８−１１９に出力する。

基準クロック発生部１１６は、本体の制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−０〜１１８−１１９と接続されている。そして、基準クロック発生部１１６は、基準クロック信号を生成して、タイミング信号発生部１１４と点灯時間制御・駆動部１１８−０〜１１８−１１９とに出力する。
タイミング信号発生部１１４は、制御部３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６から取得した基準クロック信号を基に、制御部３０からの水平同期信号（ＬＳＹＮＣ）と同期して、転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃを生成する。転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃは、レベルシフト回路１０４を介することにより転送信号ＣＫ１および転送信号ＣＫ２となってＳＬＥＤ６３に出力される。なお、図５では、タイミング信号発生部１１４は、１組の転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃを出力するように記載しているが、実際には複数組（例えば、８組）の転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃを出力する。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（ＬＳＹＮＣ）と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部１１２から各画素（各ＬＥＤ）に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−０〜１１８−１１９とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、ＳＬＥＤ６３の点灯開始のトリガ信号ＴＲＧを出力している。

そして、点灯時間制御・駆動部１１８−０〜１１８−１１９は、各画素（各ＬＥＤ）の点灯時間を濃度ムラ補正データに基づいて補正し、ＳＬＥＤ６３の各画素を点灯するための点灯信号ΦＩ（ΦＩ０〜ΦＩ１１９）を生成する。そして、点灯信号ΦＩ（ΦＩ０〜ΦＩ１１９）は、点灯信号ΦＩ（ΦＩ０〜ΦＩ１１９）毎に形成されたそれぞれの信号線から各ＳＬＥＤ６３の各ブロック（左側ブロックおよび右側ブロック）に送られる。
また、図５に示したように、ＳＬＥＤ６３には３端子レギュレータ１０１が接続され、ＳＬＥＤ６３に対して３端子レギュレータ１０１から安定した駆動電圧ＶＤＤ＝＋３．３Ｖが供給されている。

次に、信号生成回路１００およびレベルシフト回路１０４から出力されるＳＬＥＤ６３を駆動する信号（駆動信号）について説明する。
図６は、信号生成回路１００およびレベルシフト回路１０４から出力される駆動信号の動作タイミングを表すタイミングチャートである。なお、図６に示すタイミングチャートは、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロック毎に出力される駆動信号について示したものであって、ＳＬＥＤ６３に配置された１５３６０個すべてのＬＥＤ（Ｌ０〜Ｌ１５３５９）が光書き込みを行う（点灯する）場合について表記している。
（１）まず、制御部３０から信号生成回路１００にリセット信号が入力されることによって、信号生成回路１００のタイミング信号発生部１１４では、転送信号ｔｃｋ１ｃがハイレベル（以下、「Ｈ」と記す。）、転送信号ｔｃｋ１ｒが「Ｈ」に設定されて、転送信号ＣＫ１が「Ｈ」に設定される。また、転送信号ｔｃｋ２ｃがローレベル（以下、「Ｌ」と記す。）、転送信号ｔｃｋ２ｒが「Ｌ」に設定されて、転送信号ＣＫ２が「Ｌ」に設定される。それにより、ＳＬＥＤ６３のすべてのサイリスタＳ０〜Ｓ１５３５９がオフの状態に設定される（図６（ａ））。
（２）リセット信号に続いて、制御部３０から出力される水平同期信号ＬＳＹＮＣが「Ｈ」になり（図６（Ａ））、ＳＬＥＤ６３の動作が開始される。そして、この水平同期信号ＬＳＹＮＣに同期して、図６（Ｅ）、（Ｆ）、（Ｇ）に示すように、転送信号ｔｃｋ２ｃおよび転送信号ｔｃｋ２ｒを「Ｈ」として、転送信号ＣＫ２を「Ｈ」とする（図６（ｂ））。
（３）次に、図６（Ｃ）に示すように、転送信号ｔｃｋ１ｒを「Ｌ」にする（図６（ｃ））。

（４）これに続いて、図６（Ｂ）に示すように、転送信号ｔｃｋ１ｃを「Ｌ」にする（図６（ｄ））。
この状態において、例えばＣＨＩＰ１の左側ブロックｂｌｋ０では、サイリスタＳ０のゲート電流が流れ始める。その際に、信号生成回路１００のトライステートバッファＢ１Ｒ（図４参照）をハイインピーダンス（Ｈｉｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ０のゲート電流により、サイリスタＳ０がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

（５）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号生成回路１００のトライステートバッファＢ１Ｒを「Ｌ」にする（図６（ｅ））。そうすると、ゲートＧ０電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ０が完全にオンし、定常状態になると、サイリスタＳ０のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図６（Ｂ）に示すように、信号生成回路１００のトライステートバッファＢ１Ｃをハイインピーダンス（Ｈｉｚ）に設定する（図６（ｅ））。

（６）サイリスタＳ０が完全にオンした状態で、図６（Ｈ）に示すように、点灯信号ΦＩ（ΦＩ０）を「Ｌ」にする（図６（ｆ））。このとき、ゲートＧ０電位＞ゲートＧ１電位であるため、サイリスタ構造のＬＥＤ Ｌ０のほうが早くオンし、点灯する。ＬＥＤ Ｌ０がオンするのに伴って、信号線Φ１の電位が上昇するため、ＬＥＤ Ｌ１以降のＬＥＤはオンすることはない。すなわち、ＬＥＤ Ｌ０、Ｌ１、Ｌ２、Ｌ３、…は、最もゲート電圧の高いＬＥＤ Ｌ０のみがオン（点灯）することになる。

（７）次に、図６（Ｆ）に示すように、転送信号ｔｃｋ２ｒを「Ｌ」にすると（図６（ｇ））、図６（ｃ）の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
（８）図６（Ｅ）に示すように、この状態で転送信号ｔｃｋ２ｃを「Ｌ」にすると（図６（ｈ））、サイリスタＳ１がターンオンする。
（９）そして、図６（Ｂ）、（Ｃ）に示すように、転送信号ｔｃｋ１ｃ,ｔｃｋ１ｒを同時に「Ｈ」にすると（図６（ｉ））、サイリスタＳ０はターンオフし、抵抗Ｒ０を通って放電することによってゲートＧ０電位は除々に下降する。その際、サイリスタＳ１は完全にオンする。そして、サイリスタＳ１のオンに同期させて点灯信号ΦＩ（ここでは、ΦＩ０）を「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ１を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ０の電位はすでにゲートＧ１の電位より低くなっているため、ＬＥＤ Ｌ０がオンすることはない。
上記の動作は、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックにおいても同様である。

このように、本実施の形態の信号生成回路１００においては、タイミング信号発生部１１４は、転送信号ｔｃｋ１ｃ,ｔｃｋ１ｒおよび転送信号ｔｃｋ２ｃ,ｔｃｋ２ｒをそれぞれ所定のタイミングで「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に設定する。それにより、レベルシフト回路１０４からの転送信号ＣＫ１の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定し、かつ、それに交互して、転送信号ＣＫ２の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定することで、例えば各ＳＬＥＤチップの左側ブロックでは、０番目および偶数番目サイリスタＳ０、Ｓ１、…、Ｓ１２６を順次オフ→オン→オフの転送動作を行わせる。また、奇数番目のサイリスタＳ１、Ｓ２、…、Ｓ１２７を順次オフ→オン→オフの転送動作を行わせる。それにより、サイリスタＳ０〜Ｓ１２７をＳ０→Ｓ１→、…、→Ｓ１２６→Ｓ１２７の順番で順次オフ→オン→オフの転送動作を行わせ、それに同期させて、点灯時間制御・駆動部１１８から点灯信号ΦＩを出力する。それによって、例えば左側ブロックに搭載されたＬＥＤ Ｌ０〜Ｌ１２７では、Ｌ０→Ｌ１→、…、→Ｌ１２６→Ｌ１２７の順番で順次点灯される。各ＳＬＥＤチップの右側ブロックにおいても同様に、ＬＥＤ Ｌ２５５〜Ｌ１２８が順次点灯される。

このような駆動信号は、ブロックｂｌｋ１〜ｂｌｋ１１９それぞれに送信され、点灯信号ΦＩ０〜ΦＩ１１９によりブロックｂｌｋ１〜ｂｌｋ１１９に搭載されたＬＥＤを順次点灯させている。なお、右側ブロックでは、画像上の印字ラインの微小なうねりを目立たなくするため、左側ブロックと同様にＳＬＥＤチップの端部側からＬＥＤを発光させるように制御される。そのため、サイリスタＳ２５５〜Ｓ１２８をＳ２５５→Ｓ２５４→、…、→Ｓ１３０→Ｓ１２８の順番で順次オフ→オン→オフの転送動作を行わせて、それに同期させて、点灯時間制御・駆動部１１８から点灯信号ΦＩを出力する。それによって、左側ブロックである例えばブロックｂｌｋ０に搭載されたＬＥＤ Ｌ０〜Ｌ１２７は、Ｌ０→Ｌ１→、…、→Ｌ１２６→Ｌ１２７の順番で順次点灯されるのに対して、右側ブロックである例えばブロックｂｌｋ１に搭載されたＬＥＤ Ｌ２５５〜Ｌ１２８は、Ｌ２５５→Ｌ２５４→、…、→Ｌ１２９→Ｌ１２８の順番で順次点灯される。

続いて、本実施の形態のＬＰＨ１４のＬＥＤ回路基板６２上での信号生成回路１００と各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）との接続について説明する。図７は、上記した解像度１２００ｄｐｉ用のデュアルターミナル（ＤＴ）構造のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）をＬＥＤ回路基板６２上に６０個配設し、ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）を信号生成回路１００と接続した場合に、ＬＥＤ回路基板６２上に形成される配線の全体構成を説明する図である。
図７に示したように、ＤＴ構造のＳＬＥＤチップにおいては、信号生成回路１００の点灯時間制御・駆動部１１８−０〜１１８−１１９（図５参照）は、信号線１０７（１０７_０〜１０７_１１９）を通して各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックと接続されている。そして、点灯時間制御・駆動部１１８−０〜１１８−１１９から１２０個の点灯信号ΦＩ０〜ΦＩ１１９がＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックそれぞれに出力される。

また、信号生成回路１００のタイミング信号発生部１１４（図５参照）からは、それぞれ８組の転送信号ｔｃｋ１ｃ,ｔｃｋ１ｒ（ｔｃｋ１ｃ_０,ｔｃｋ１ｒ_０、…、ｔｃｋ１ｃ_７,ｔｃｋ１ｒ_７）、および８組の転送信号ｔｃｋ２ｃ,ｔｃｋ２ｒ（ｔｃｋ２ｃ_０,ｔｃｋ２ｒ_０、…、ｔｃｋ２ｃ_７,ｔｃｋ２ｒ_７）が生成される。そして、レベルシフト回路１０４を介して８組の転送信号ＣＫ１,ＣＫ２（ＣＫ１_０,ＣＫ２_０、…、ＣＫ１_７,ＣＫ２_７）が生成される。生成された８つの転送信号ＣＫ１（ＣＫ１_０、…、ＣＫ１_７）は、それぞれ信号線１０８（１０８_０〜１０８_７）を通じて各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックと接続されている。また、生成された８つの転送信号ＣＫ２（ＣＫ２_０、…、ＣＫ２_７）は、それぞれ信号線１０９（１０９_０〜１０９_７）を通じて各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックと接続されている。
そして、各組の転送信号ＣＫ１,ＣＫ２は、それぞれ６個または８個のＳＬＥＤチップの各ブロックに送られ、それぞれのＳＬＥＤチップの各ブロックを駆動する。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１２５および接地された電源ライン（ＶＧＡ）１２６が配線されている。

ここで、図８は、８組の転送信号ＣＫ１,ＣＫ２（ＣＫ１_０,ＣＫ２_０、…、ＣＫ１_７,ＣＫ２_７）が送信される各ブロック（ｂｌｋ０〜ｂｌｋ１１９）の割り振りを示した図である。また、図９は、各ブロック（ｂｌｋ０〜ｂｌｋ１１９）に対して８組の転送信号ＣＫ１,ＣＫ２を送信する信号線と点灯信号ΦＩを送信する信号線の配線位置の概略を示した図である。
図９に示したように、８組の転送信号ＣＫ１,ＣＫ２それぞれは、図８に示した割り振りでグループ化された各ブロック（これを「転送グループ」という）に対しては、例えばＳＬＥＤ６３の配列中心線に対していずれかの側部側において配線された信号線１０８と１０９とにより供給される。それに対応して、各転送グループに属する各ブロックそれぞれに点灯信号ΦＩを送信する信号線１０７は、各転送グループそれぞれに接続された信号線１０８と１０９と、ＳＬＥＤ６３の配列中心線に対して同じ側部側に配線される。それにより、ＳＬＥＤ６３の配列に交差して他方の側部側に回り込んで配線されることがないように構成される。

すなわち、本実施の形態のＬＥＤ回路基板６２においては、ＬＥＤ回路基板６２上にてＳＬＥＤ６３の配列方向に延びる所定の境界線を設定し、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、かかる境界線に対してＬＥＤ回路基板６２のいずれかの側部側でのみ配線され、この境界線に交差して他方の側部側に回り込んで配線されることがないように構成される。特に、千鳥状配列された隣接するＳＬＥＤチップに接続される信号線は、相互に異なる側部側でのみ配線される。そして、信号線は、信号生成回路１００にて設定されたＳＬＥＤ６３の配列方向に延びる所定の境界線に対して、信号線が配線された側の側部側で信号生成回路１００に接続される。それにより、ＬＥＤ回路基板６２での信号線の配線が整理・グループ化され、配線が複雑化することを抑制している。
なお、図９に示したＬＥＤ回路基板６２では、配列中心線が境界線に設定されている。

続いて、本実施の形態のＬＥＤ回路基板６２の構成について説明する。図１０は、ＬＥＤ回路基板６２における信号生成回路１００が配置された領域の平面図である。また、図１１は、ＬＥＤ回路基板６２の層構成を説明する図である。
図１０に示したように、ＬＥＤ回路基板６２では、信号生成回路１００が配置された領域およびその周辺には、ＬＥＤ回路基板６２全体を貫通して配線を接続する層間信号線の一例としてのスルーホール６２１と、ＬＥＤ回路基板６２の各層間を貫通して配線を接続する層間信号線の一例としてのビアホール６２４とがそれぞれ所定数だけ形成されている。そして、スルーホール６２１は、信号生成回路１００が設置された領域、すなわち信号生成回路１００の直下に所定数形成されている。また、後段で説明する接地されたグランド（ＧＮＤ）パターン６２２ｐが、信号生成回路１００を取り囲むようにコの字形に形成されている。

また、図１１に示したように、ＬＥＤ回路基板６２は多層（例えば、６層）構造を有しており、接地されたグランド（ＧＮＤ）パターン層６２２と、グランドパターン層６２２の上層に２層の絶縁層１,２と、グランドパターン層６２２の下層に３層の絶縁層３,４,５とが積層されて構成されている。そして、絶縁層１,２,３,４,５の表面層や境界層には、それぞれ配線パターン層６２３が形成されている。また、各層の配線パターン層６２３は、スルーホール６２１やビアホール６２４により相互に接続可能に構成されている。そして、ＬＥＤ回路基板６２は、ハウジング６１に支持されている。なお、ＧＮＤパターン６２２ｐは、ビアホール６２４によりグランド（ＧＮＤ）パターン層６２２に接続されている。
また、最上層の絶縁層１表面の配線パターン層６２３の表面には、熱伝導性が高い材質（例えば、熱伝導率０．１Ｗ／ｍ・ｋ以上）で構成された表面絶縁層６２５が形成されている。そして、表面絶縁層６２５には、ＧＮＤパターン６２２ｐや、スルーホール６２１およびビアホール６２４を介して各層の配線パターン層６２３と接続された電極である基板側パッドＰＡＤ_Ａが多数配設されている。

さらに、最下層の絶縁層５表面の配線パターン層６２３とハウジング６１との間には、熱伝導性が高い材質（例えば、熱伝導率０．４Ｗ／ｍ・ｋ以上）で構成された裏面絶縁層６２６が形成されている。
また、最下層の絶縁層５表面の配線パターン層６２３には、転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）が配設されている。転送電流制限抵抗ＲＺ０〜ＲＺ１１９は、図１２（ＬＥＤ回路基板６２の裏面の平面図）に示したように、ＬＥＤ回路基板６２の長手方向に沿って２列に配置されており、ハウジング６１に形成された溝６１ａに収まるように構成されている。

このような構成のＬＥＤ回路基板６２では、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、ＬＥＤ回路基板６２の各層において、配線パターン層６２３や、各層の信号線を相互に接続するスルーホール６２１やビアホール６２４により配線されている。その場合に、各配線パターン層６２３に形成される信号線の配線は、例えばＳＬＥＤ６３の配列方向に延びる所定の境界線を境界として、ＬＥＤ回路基板６２に接続された側部側でのみ配線され、境界線に交差して他方の側部側に回り込んで配線されることがないように構成される。

一方、図１０および図１１に示したように、信号生成回路１００には、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２等を出力するＩＣ側パッドＰＡＤ_Ｂが多数配設されている。そして、信号生成回路１００のＩＣ側パッドＰＡＤ_Ｂと、ＬＥＤ回路基板６２上の基板側パッドＰＡＤ_Ａとは、相互にボンディングワイヤで接続されている。また、ＩＣ側パッドＰＡＤ_Ｂの中には、スルーホール６２１やビアホール６２４と直接的にボンディングワイヤで接続されるＩＣ側パッドＰＡＤ_Ｂも設けられている。
そして、信号生成回路１００のＩＣ側パッドＰＡＤ_Ｂは、基板側パッドＰＡＤ_Ａから、絶縁層１表面の配線パターン層６２３やスルーホール６２１やビアホール６２４を介して各層の配線パターン層６２３と接続され、それぞれがＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）と接続されている。また、ＩＣ側パッドＰＡＤ_Ｂは、スルーホール６２１やビアホール６２４を介して各層の配線パターン層６２３と直接的に接続され、それぞれがＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）と接続されている。
特に、信号生成回路１００の直下に形成されているスルーホール６２１は、最下層の絶縁層５表面の配線パターン層６２３に配設された転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）と接続されている。

図１３は、絶縁層１と絶縁層２との境界に配設された配線パターン層６２３に形成された信号線の配線の一部を示した図であり、図１４は、最下層の絶縁層５表面の配線パターン層６２３に形成された信号線の配線の一部を示した図である。
図１３では、信号生成回路１００のＩＣ側パッドＰＡＤ_Ｂが、信号生成回路１００と隣接する領域に配置されたビアホール６２４を介して、絶縁層１と絶縁層２との境界に配設された配線パターン層６２３と接続されている。そして、信号生成回路１００のＩＣ側パッドＰＡＤ_Ｂから送信される点灯信号ΦＩ等は、図１３に示したパターンの配線により、いずれかのＳＬＥＤチップと接続される。
また、図１４では、信号生成回路１００のＩＣ側パッドＰＡＤ_Ｂが、信号生成回路１００の直下に配置されたスルーホール６２１を介して最下層の絶縁層５表面の配線パターン層６２３に配設された転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）と接続されている。そして、信号生成回路１００のＩＣ側パッドＰＡＤ_Ｂから送信される転送信号ＣＫ１,ＣＫ２が、図１３に示したパターンの配線により、いずれかの転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）に供給される。
なお、図１０、図１３、図１４では、図示されたスルーホール６２１やビアホール６２４の数は、図示の便宜上、実際に形成される数とは異なって表示している。

ここで、図１５は、信号生成回路１００の直下に形成されたスルーホール６２１の構成を説明する図であり、（ａ）がスルーホール６２１の平面構成図、（ｂ）がスルーホール６２１の断面構成図である。スルーホール６２１は、例えば熱伝導性の高い金や銅等の金属により、例えば外径が０．４φ、内径が０．２φの略円筒形状に形成されている。
スルーホール６２１は、ＬＥＤ回路基板６２を信号生成回路１００等が配置された表面側から、ハウジング６１に支持される裏面側まで貫通して形成されている。そして、最下層の絶縁層５表面の配線パターン層６２３に配設された転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）と配線パターン層６２３を通じて接続されている。それにより、スルーホール６２１は、信号生成回路１００から送信される転送信号ＣＫ１,ＣＫ２をそれぞれ転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）を介してＳＬＥＤチップに供給している。

本実施の形態のＬＥＤ回路基板６２では、スルーホール６２１が信号生成回路１００の直下に形成されることで、転送信号ＣＫ１,ＣＫ２の送信と同時に、信号生成回路１００にて発生する熱をスルーホール６２１を通じてハウジング６１に伝導させる機能を有している。それにより、スルーホール６２１は、信号生成回路１００が大きく昇温することを抑制するように作用する。
信号生成回路１００では、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２等といった多くの信号を生成するため、発熱量が多い。例えば、所定の条件の下で温度シミュレーションを行うと、信号生成回路１００のジャックション温度は１２０℃に達するというデータが得られる。このように信号生成回路１００が大きく昇温すると、ＬＥＤ回路基板６２の長手方向に大きな温度分布が生じることとなって、ＬＥＤ回路基板６２全体に歪みが生じる場合がある。その場合には、ＳＬＥＤ６３から出射された露光光の感光体ドラム１２表面上での結像位置（焦点面）が所定の位置から外れて、画像不良を招く要因となる。

これに対して、本実施の形態のＬＰＨ１４では、上記したように、ＬＥＤ回路基板６２の信号生成回路１００の直下にスルーホール６２１を形成することで、信号生成回路１００にて発生する熱をスルーホール６２１を通じてハウジング６１に伝導させて、信号生成回路１００の温度上昇量を低減するように構成している。
図１６は、信号生成回路１００にて発生した熱がスルーホール６２１を通じてハウジング６１に伝導される様子を示した図である。図１６に示したように、信号生成回路１００にて発生した熱は、熱伝導性が高い表面絶縁層６２５を介してスルーホール６２１に伝わる。スルーホール６２１も熱伝導性が高い金属で構成されているので、熱を裏面側に伝達する。そして、スルーホール６２１により伝達された熱は、熱伝導性が高い裏面絶縁層６２６を介して、ＬＥＤ回路基板６２に密着するように配設された熱容量の大きなハウジング６１に放熱される。この場合、ハウジング６１は、スルーホール６２１を介して信号生成回路１００からの熱を受けても、熱容量が大きいため、それ自体の温度は殆ど上昇しない。したがって、信号生成回路１００からハウジング６１に至る温度勾配は殆ど変化しないため、効果的な放熱経路を形成することができる。
このように、信号生成回路１００→表面絶縁層６２５→スルーホール６２１→裏面絶縁層６２６→ハウジング６１と連なる放熱経路（図中の破線矢印）を形成することで、信号生成回路１００の温度上昇が大きくなることを抑えることができる。例えば、所定の条件の下で、信号生成回路１００のジャックション温度を約２０℃だけ低下させることができる。それにより、ＬＥＤ回路基板６２の長手方向に大きな温度分布が生じることを抑えて、ＬＥＤ回路基板６２全体に歪みが生じることを抑制している。
ここで、図１５に示したような筒状のスルーホール６２１を用いることで、熱がスルーホール６２１自体だけでなく、スルーホール６２１の中の空間をも伝わるので、熱伝導効果を高めることができる。

ところで、信号生成回路１００からの発熱は、ＳＬＥＤ６３の中で最も信号生成回路１００に近接して配置されたＳＬＥＤチップ（ＣＨＩＰ１）に最も大きな影響を与える。しかし、上記のような構成により、信号生成回路１００の昇温を低減するとともに、信号生成回路１００をＣＨＩＰ１から１０ｍｍ以上離れて配置することにより、信号生成回路１００からの熱の影響を極めて僅かなものとすることができる。例えば信号生成回路１００をＣＨＩＰ１から１０ｍｍ離れて配置することで、ＣＨＩＰ１の温度上昇は４℃程度に抑えることができる。

また、本実施の形態のＬＰＨ１４では、図１２に示したように、ＬＥＤ回路基板６２での発熱体の一つである転送電流制限抵抗ＲＺ０〜ＲＺ１１９をＬＥＤ回路基板６２の裏面に配置し、ハウジング６１に形成された溝６１ａに収まるように構成している。そのため、転送電流制限抵抗ＲＺ０〜ＲＺ１１９にて発生する熱は、直接的に熱容量の大きなハウジング６１に放熱される。それにより、ＬＥＤ回路基板６２全体の温度上昇を抑制している。

続いて、信号生成回路１００にて生成された転送信号ＣＫ１,ＣＫ２を出力するＩＣ側パッドＰＡＤ_Ｂと、信号生成回路１００の直下に設けられたスルーホール６２１に接続された基板側パッドＰＡＤ_Ａとの配置構成、さらには接地されたＧＮＤパターン６２２ｐの配置構成について説明する。
図１７は、ＬＥＤ回路基板６２における信号生成回路１００が配置された領域の一部を示した平面図である。図１７に示したように、信号生成回路１００には所定数のＩＣ側パッドＰＡＤ_Ｂが配設されている（図１０も参照）。信号生成回路１００では、駆動時に多くの信号をオンオフさせた際に、配線抵抗等により信号生成回路１００内の接地電位が不安定になることを回避するために、ＩＣ側パッドＰＡＤ_Ｂとして、信号端子の一例である信号出力用のＩＣ側パッドＰＡＤ_ＢＳ（図中白色で表示）の他に、接地端子の一例である接地用のＩＣ側パッドＰＡＤ_ＢＧ（図中黒色で表示）も所定数設けられている。
また、ＬＥＤ回路基板６２表面には、表面絶縁層６２５に島状に形成された、ＬＥＤ回路基板６２の各層の配線パターン層６２３と接続されたビアホール６２４、ＬＥＤ回路基板６２の最上層の絶縁層１表面の配線パターン層６２３と接続された基板側パッドＰＡＤ_Ａ、グランドパターン層６２２に接続されたＧＮＤパターン６２２ｐ、さらには、信号生成回路１００の直下に設けられたスルーホール６２１が配設されている。

信号生成回路１００の信号出力用のＩＣ側パッドＰＡＤ_ＢＳには、スルーホール６２１を介して転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）に送信される転送信号ＣＫ１,ＣＫ２を出力するＩＣ側パッドＰＡＤ_ＢＳ１が含まれている。転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１は、基板側パッドＰＡＤ_Ａ１にボンディングワイヤで接続される。さらに、最上層の絶縁層１表面の配線パターン層６２３に形成された配線Ｑ１を介して、基板側パッドＰＡＤ_Ａ１とスルーホール６２１とが接続される。また、最下層の絶縁層５表面の配線パターン層６２３に形成された配線（不図示）を介して、スルーホール６２１と転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）とが接続される。それにより、転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１と転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）とが接続されることとなる。

一方、転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１に隣接して、接地用のＩＣ側パッドＰＡＤ_ＢＧ１が配置されている。この接地用のＩＣ側パッドＰＡＤ_ＢＧ１は、グランドパターン層６２２に接続されたＧＮＤパターン６２２ｐにボンディングワイヤで接続される必要がある。その場合に、ＩＣ側パッドＰＡＤ_ＢＳ１と基板側パッドＰＡＤ_Ａ１とを接続するボンディングワイヤと、ＩＣ側パッドＰＡＤ_ＢＧ１とＧＮＤパターン６２２ｐとを接続するボンディングワイヤとは、相互にショートしないように配線する必要がある。
そこで、転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１は、信号生成回路１００の外周側に配設され、接地用のＩＣ側パッドＰＡＤ_ＢＧ１は、信号生成回路１００のＩＣ側パッドＰＡＤ_ＢＳ１よりも内側に配設されている。それに対応して、基板側パッドＰＡＤ_Ａ１は、ＬＥＤ回路基板６２に近接する側に配設され、ＧＮＤパターン６２２ｐは、基板側パッドＰＡＤ_Ａ１よりもＬＥＤ回路基板６２の外側寄りに配設されている。それにより、図１７（図１１も参照）に示したように、ＩＣ側パッドＰＡＤ_ＢＳ１と基板側パッドＰＡＤ_Ａ１とを接続するボンディングワイヤを、ＩＣ側パッドＰＡＤ_ＢＧ１とＧＮＤパターン６２２ｐとを接続するボンディングワイヤが跨ぐように配線される。そのため、両ボンディングワイヤが相互にショートしないように配線することができる。
また、その際に、転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１の配置位置と接地用のＩＣ側パッドＰＡＤ_ＢＧ１の配置位置とが、信号生成回路１００の辺に沿って相互にずれた位置に配置される千鳥状配置されている。それにより、両ボンディングワイヤが相互に接触しない構成をより確実に形成することができる。

このように、信号生成回路１００にて生成された転送信号ＣＫ１,ＣＫ２を出力するＩＣ側パッドＰＡＤ_ＢＳ１と、信号生成回路１００の直下に設けられたスルーホール６２１に接続された基板側パッドＰＡＤ_Ａ１とを上記したように配置し、さらにはＩＣ側パッドＰＡＤ_ＢＳ１に隣接する接地用のＩＣ側パッドＰＡＤ_ＢＧ１とＧＮＤパターン６２２ｐとを上記したように配置することにより、それぞれを接続するボンディングワイヤを相互に接触（ショート）させることなく、転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１と転送電流制限抵抗ＲＺ（ＲＺ０〜ＲＺ１１９）とを接続させることができる。

ところで、ＧＮＤパターン６２２ｐは、信号生成回路１００での接地電位が不安定になることを回避するため、信号生成回路１００に隣接して配置されることが好ましい。そのために、ＧＮＤパターン６２２ｐは、ＬＥＤ回路基板６２の表面にて信号生成回路１００を囲むようにコの字形に形成されている。それにより、信号生成回路１００とＧＮＤパターン６２２ｐとで囲まれる限られた面積の領域内に、すべてのビアホール６２４や基板側パッドＰＡＤ_Ａ１を配置することは困難である。そして、上記した構成上の理由から、転送信号ＣＫ１,ＣＫ２が出力されるＩＣ側パッドＰＡＤ_ＢＳ１が接続される基板側パッドＰＡＤ_Ａ１が優先的にＧＮＤパターン６２２ｐの内側に配置されることになるため、例えば点灯信号ΦＩが出力されるＩＣ側パッドＰＡＤ_ＢＳ２に接続される基板側パッドＰＡＤ_Ａ２やビアホール６２４の中には、信号生成回路１００に対してＧＮＤパターン６２２ｐの外側に配置されるものも存在する。
ところが、ＧＮＤパターン６２２ｐの外側に配置された例えば基板側パッドＰＡＤ_Ａ２に接続されるＩＣ側パッドＰＡＤ_ＢＳ２にも、接地用のＩＣ側パッドＰＡＤ_ＢＧ２が隣接して設けられている。そして、その場合にも、ＩＣ側パッドＰＡＤ_ＢＳ２とＧＮＤパターン６２２ｐの外側に配置された基板側パッドＰＡＤ_Ａ２とを接続するボンディングワイヤと、ＩＣ側パッドＰＡＤ_ＢＧ２とＧＮＤパターン６２２ｐとを接続するボンディングワイヤとは、相互にショートしないように配線する必要がある。

この場合には、基板側パッドＰＡＤ_Ａ２がＧＮＤパターン６２２ｐの外側に配置されているので、ＩＣ側パッドＰＡＤ_ＢＳ２は、信号生成回路１００の内側寄りに配設され、接地用のＩＣ側パッドＰＡＤ_ＢＧ２は、信号生成回路１００の外周側寄りに配設される。それにより、図１７に示したように、ＩＣ側パッドＰＡＤ_ＢＳ２と基板側パッドＰＡＤ_Ａ２とを接続するボンディングワイヤが、ＩＣ側パッドＰＡＤ_ＢＧ２とＧＮＤパターン６２２ｐとを接続するボンディングワイヤを跨ぐように構成される。そのため、両ボンディングワイヤが相互にショートしないように配線することができる。
また、その際に、ＩＣ側パッドＰＡＤ_ＢＳ２の配置位置と接地用のＩＣ側パッドＰＡＤ_ＢＧ２の配置位置とが、信号生成回路１００の辺に沿って相互にずれた位置に配置される千鳥状配置されている。それにより、両ボンディングワイヤが相互に接触しない構成をより確実に形成することができる。

なお、本実施のＬＰＨ１４では、信号生成回路１００をＬＥＤ回路基板６２の一方の端部領域に配置したが、信号生成回路１００をＬＥＤ回路基板６２の両方の端部領域に配置し、例えばＣＨＩＰ１〜ＣＨＩＰ３０に対して一方の信号生成回路１００が駆動信号を送信し、ＣＨＩＰ３１〜ＣＨＩＰ６０に対して他方の信号生成回路１００が駆動信号を送信するように構成することもできる。その場合には、双方の信号生成回路１００の直下にスルーホール６２１が形成されるように構成される。

以上説明したように、本実施の形態のＬＰＨ１４においては、ＬＥＤ回路基板６２の信号生成回路１００の直下にスルーホール６２１を形成することで、信号生成回路１００にて発生する熱をスルーホール６２１を通じてハウジング６１に伝導させている。それにより、信号生成回路１００の温度上昇の低減を図ることができるので、ＬＥＤ回路基板６２の長手方向に大きな温度分布が生じることを抑制している。
そのため、ＬＥＤ回路基板６２全体に歪みが生じることが抑えられることから、ＳＬＥＤ６３から出射された露光光は、感光体ドラム１２表面上での所定の結像位置（焦点面）に安定的に照射されるので、画像不良の発生を抑制することが可能となる。

本発明の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。 ＬＥＤプリントヘッド(ＬＰＨ)の構成を示した図である。 ＬＥＤ回路基板の平面図である。 ＳＬＥＤの回路構成の一例を説明する図である。 信号生成回路の構成を示すブロック図である。 信号生成回路およびレベルシフト回路から出力される駆動信号の動作タイミングを表すタイミングチャートである。 ＬＥＤ回路基板上に形成される配線の全体構成を説明する図である。 ８組の転送信号ＣＫ１,ＣＫ２が送信される各ブロックの割り振りを示した図である。 各ブロックに対して８組の転送信号ＣＫ１,ＣＫ２を送信する信号線と点灯信号ΦＩを送信する信号線の配線の概略を示した図である。 ＬＥＤ回路基板における信号生成回路が配置された領域の平面図である。 ＬＥＤ回路基板の層構成を説明する図である。 ＬＥＤ回路基板の裏面の平面図である。 絶縁層１と絶縁層２との境界に配設された配線パターン層に形成された信号線の配線の一部を示した図である。 最下層の絶縁層５表面の配線パターン層に形成された信号線の配線の一部を示した図である。 信号生成回路の直下に形成されたスルーホールの構成を説明する図である。 信号生成回路にて発生した熱がスルーホールを通じてハウジングに伝導される様子を示した図である。 ＬＥＤ回路基板における信号生成回路が配置された領域の一部を示した平面図である。

符号の説明

１０…画像形成プロセス部、１１（１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…ＬＥＤプリントヘッド(ＬＰＨ)、３０…制御部、４０…画像処理部、６２…ＬＥＤ回路基板、６３…自己走査型ＬＥＤアレイ（ＳＬＥＤ）、１００…信号生成回路、６２１…スルーホール、６２２…グランドパターン層、６２２ｐ…ＧＮＤパターン、６２３…配線パターン層、６２４…ビアホール、６２５…表面絶縁層、６２６…裏面絶縁層

Claims (10)

1. 信号線が配線された配線層が複数積層された基板と、
   前記基板の表面に配置され、複数の発光素子が列状に配列された複数の発光素子部材と、
   前記基板の表面の前記発光素子部材の配列方向延長位置に配置され、前記複数の発光素子部材に配列された前記複数の発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段とを備え、
   前記基板は、前記駆動信号生成手段が設置された領域内に、当該駆動信号生成手段にて生成された前記駆動信号を前記配線層相互の間で伝送する層間信号線が当該基板の表面から裏面に貫通させて形成されたことを特徴とする露光装置。
2. 前記基板は、当該基板の裏面に前記駆動信号生成手段から前記発光素子部材に供給される前記駆動信号の電流量を制限する抵抗部材が配設されたことを特徴とする請求項１記載の露光装置。
3. 前記駆動信号生成手段は、前記駆動信号を出力する所定数の信号端子と、接地電位が入力される所定数の接地端子とが配設され、当該接地端子が当該信号端子よりも当該駆動信号生成手段の内部領域側に配置されたことを特徴とする請求項１記載の露光装置。
4. 前記駆動信号生成手段は、前記信号端子と前記接地端子とが配列方向に沿って交互にずれて配置される千鳥状配列されたことを特徴とする請求項３記載の露光装置。
5. 前記基板は、接地された接地電極が当該基板の表面にて前記駆動信号生成手段の周囲を取り囲むように配設されたことを特徴とする請求項１記載の露光装置。
6. 前記基板は、当該基板の裏面にて金属で形成された支持体に密着するように支持されたことを特徴とする請求項１記載の露光装置。
7. 前記駆動信号生成手段は、前記発光素子部材の配列方向延長位置の一方または双方にて、当該発光素子部材から所定距離だけ離して配置されたことを特徴とする請求項１記載の露光装置。
8. 像保持体と、
   前記像保持体を露光する露光手段とを有し、
   前記露光手段は、
   信号線が配線された配線層が複数積層された基板と、
   前記基板の表面に配置され、複数の発光素子が列状に配列された複数の発光素子部材と、
   前記基板の表面の前記発光素子部材の配列方向延長位置に配置され、前記複数の発光素子部材に配列された前記複数の発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段とを備え、
   前記基板は、前記駆動信号生成手段が設置された領域内に、当該駆動信号生成手段にて生成された前記駆動信号を前記配線層相互の間で伝送する層間信号線が当該基板の表面から裏面に貫通させて形成されたことを特徴とする画像形成装置。
9. 前記露光手段は、前記駆動信号生成手段が、前記駆動信号を出力する所定数の信号端子と、接地電位が入力される所定数の接地端子とが配設され、当該接地端子が当該信号端子よりも当該駆動信号生成手段の内部領域側に配置されたことを特徴とする請求項８記載の画像形成装置。
10. 前記基板は、接地された接地電極が当該基板の表面にて前記駆動信号生成手段を取り囲むように配設されたことを特徴とする請求項８記載の画像形成装置。

Images