JP5824993B2 - 画像形成装置および発光素子ヘッド - Google Patents

Description

本発明は、画像形成装置、発光素子ヘッドに関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。

特許文献１には、画像入力部などから入力される画像データＤｉｎに基づいて画像処理部でＹＭＣＫ各色のラスタライズ画像データを生成し、ラスタライズ画像データを元に画像形成部のＹＭＣＫ各色の書込ユニットで重畳して画像を形成する際に、制御部の制御の下、各色の書込ユニットごとに主走査方向の変倍率を設定し、その設定された変倍率に基づいてラスタライズ画像データを変倍する画像形成装置が開示されている。
また特許文献２には、微小変倍処理による主走査方向のラインに関する変倍においては主走査方向に予め設定された画素幅の処理ウインドウＷ１〜Ｗｎをその微小変倍率に基づいた周期で設定し、その処理ウインドウ内の濃度平均と予め設定された閾値とに基づいて補間又は間引きを行う画素の濃度を設定する構成である画像形成装置が開示されている。

特開２００８−１４１７３０号公報 特開２００７−２０３５８７号公報

ここで、感光体上に静電潜像を形成するにあたり、主走査方向に対する露光範囲が予め定められた範囲からずれたときに、形成される画像の乱れを抑制しつつ、主走査方向の倍率の補正をすることが望まれる。

請求項１に記載の発明は、予め定められた閾値配列を有し、当該閾値が階調値の閾値であるスクリーンにより、画像の階調情報にスクリーン処理を施し、網点状の画像とするスクリーン処理手段と、像を保持する像保持体と、前記像保持体の表面を帯電させる帯電手段と、主走査方向に列状に配される発光素子からなる第１の発光素子列と、主走査方向に列状に配される発光素子からなり当該第１の発光素子列と少なくとも一部が副走査方向から見て重複して配される第２の発光素子列と、前記帯電手段により帯電された前記像保持体を露光して静電潜像を形成させる光学素子と、を備える静電潜像形成手段と、前記静電潜像形成手段により形成された静電潜像を現像してトナー像を形成する現像手段と、前記発光素子から発せられる光の光量を設定する光量設定部と、を備え、前記静電潜像形成手段の前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、前記光量設定部は、主走査方向の長さの倍率補正のために前記第１の発光素子列の発光素子に代えて前記第２の発光素子列の発光素子を発光させるときに、前記重複する箇所における当該第１の発光素子列の発光素子と当該第２の発光素子列の発光素子との光量を前記スクリーン処理手段において使用される前記スクリーンに応じて、適正な網点の濃度に対する濃度差をなくするように設定することを特徴とする画像形成装置である。

請求項２に記載の発明は、前記スクリーンは、振幅変調スクリーンであり、当該振幅変調スクリーンを使用してスクリーン処理したときに形成される網点の配列に４５度成分もしくは９０度成分が含まれることを特徴とする請求項１に記載の画像形成装置である。
請求項３に記載の発明は、前記光量設定部は、前記重複する箇所と前記スクリーンの位置関係に応じて、前記第１の発光素子列の発光素子と前記第２の発光素子列の発光素子との光量を設定することを特徴とする請求項１または２に記載の画像形成装置である。
請求項４に記載の発明は、前記光量設定部は、前記重複する箇所により形成される画像の黒白画素比率に応じて、前記第１の発光素子列の発光素子と前記第２の発光素子列の発光素子との光量を設定することを特徴とする請求項１または２に記載の画像形成装置である。

請求項５に記載の発明は、主走査方向に列状に配される発光素子からなる第１の発光素子列と、主走査方向に列状に配される発光素子からなり前記第１の発光素子列と少なくとも一部が副走査方向から見て重複して配される第２の発光素子列と、前記発光素子から発せられる光を結像させて感光体を露光し静電潜像を形成させるための光学素子と、予め定められた閾値配列を有し、当該閾値が階調値の閾値であるスクリーンにより画像の階調情報にスクリーン処理を施すことで網点状になった画像の画像情報に基づき、前記発光素子から発せられる光の光量を制御する光量制御部と、を備え、前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、前記光量制御部は、主走査方向の長さの倍率補正のために前記第１の発光素子列の発光素子に代えて前記第２の発光素子列の発光素子を発光させるときに、前記重複する箇所における当該第１の発光素子列の発光素子と当該第２の発光素子列の発光素子との光量を前記スクリーンに応じて、適正な網点の濃度に対する濃度差をなくするように変更する制御を行なうことを特徴とする発光素子ヘッドである。

請求項６に記載の発明は、前記スクリーンは、振幅変調スクリーンであり、前記光量制御部は、前記振幅変調スクリーンを使用してスクリーン処理したときに形成される網点の配列に４５度成分もしくは９０度成分が含まれるときに、前記第１の発光素子列の発光素子と前記第２の発光素子列の発光素子との光量を変更する制御を行なうことを特徴とする請求項５に記載の発光素子ヘッドである。

請求項１の発明によれば、本構成を採用しない場合に比較して、形成される画像の乱れを抑制しつつ、主走査方向の倍率の補正をすることができる画像形成装置を提供できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、網点の配列の仕方による画像への影響がより生じにくくなる。
請求項３の発明によれば、本構成を採用しない場合に比較して、スクリーン処理の際のスクリーンの位置による画像への影響がより生じにくくなる。
請求項４の発明によれば、本構成を採用しない場合に比較して、発光素子列が副走査方向に重複する箇所における発光素子の光量設定がより簡単な方法でできる。
請求項５の発明によれば、本構成を採用しない場合に比較して、形成される画像の乱れを抑制しつつ、主走査方向の倍率の補正をすることができる発光素子ヘッドを提供できる。
請求項６の発明によれば、本構成を採用しない場合に比較して、発光素子列が副走査方向に重複する箇所における発光素子の光量を変更する制御がより簡単になる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 本実施の形態が適用される発光素子ヘッドの構成を示した図である。 発光素子ヘッドにおける回路基板および発光部の上面図である。 （ａ）〜（ｂ）は、本実施の形態が適用される発光チップの構造を説明した図である。 発光チップとして自己走査型発光素子アレイチップを採用した場合の信号発生回路の構成および回路基板の配線構成を示した図である。 発光チップの回路構成を説明するための図である。 （ａ）〜（ｂ）は、本実施の形態で使用する発光チップの発光サイリスタの配列の例について説明した図である。 （ａ）〜（ｃ）は、本実施の形態の倍率補正の第１の例について説明した図である。 （ａ）〜（ｂ）は、発光チップの境界部について発光サイリスタを点灯させる順序について説明した図である。 （ａ）〜（ｃ）は、本実施の形態の倍率補正の第２の例について説明した図である。 （ａ）〜（ｂ）は、発光チップの境界部について発光サイリスタを点灯させる順序について説明した図である。 タイミングチャートについて説明した図である。 （ａ）〜（ｂ）は、面積階調法によるスクリーン処理を行なった場合に形成される画像の第１の例を示している。 （ａ）〜（ｂ）は、面積階調法によるスクリーン処理を行なった場合に形成される画像の第２の例を示している。 （ａ）〜（ｂ）は、面積階調法によるスクリーン処理を行なった場合に形成される画像の第３の例を示している。 画像処理部における信号処理系の第１の例を説明した図である。 図１６に示した信号処理系の動作を説明したフローチャートである。 画像処理部における信号処理系の第２の例を説明した図である。 図１８に示した信号処理系の動作を説明したフローチャートである。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜画像形成装置の説明＞
図１は本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、トナー像形成手段の一例である４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面に塗布された感光体を予め定められた電位で帯電する帯電器１３、帯電器１３によって帯電された感光体を露光し静電潜像を形成する発光素子ヘッド１４、発光素子ヘッド１４によって形成された静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、構成に違いはない。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着手段の一例としての定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する発光素子ヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。つまり感光体ドラム１２は、像を保持する像保持体として機能し、帯電器１３は、感光体ドラム１２の表面を帯電させる帯電手段として機能する。また発光素子ヘッド１４は、静電潜像形成手段として機能し、現像器１５は、発光素子ヘッド１４により形成された静電潜像を現像してトナー像を形成する現像手段として機能する。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

＜発光素子ヘッドの説明＞
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。この発光素子ヘッド１４は、ハウジング６１と、発光素子として複数のＬＥＤを備えた発光部６３と、発光部６３や信号発生回路１００（後述の図３参照）等を搭載する回路基板６２と、ＬＥＤから発せられる光を結像させて帯電器１３により帯電された感光体ドラムを露光して静電潜像を形成させる光学素子の一例としてのロッドレンズ（径方向屈折率分布型レンズ）アレイ６４とを備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。

＜発光部の説明＞
図３は、発光素子ヘッド１４における回路基板６２および発光部６３の上面図である。
図３に示すように、発光部６３は、回路基板６２上に、６０個の発光素子アレイチップの一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、回路基板６２は、詳しくは後述するが、予め定められた閾値配列を有するスクリーンによりスクリーン処理された画像情報に基づき、ＬＥＤから発せられる光の光量を制御する光量制御部の一例としての信号発生回路１００を搭載している。

＜発光素子アレイチップの説明＞
図４（ａ）〜（ｂ）は、本実施の形態が適用される発光チップＣの構造を説明した図である。
図４（ａ）は、発光チップＣをＬＥＤの光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＩＶｂ−ＩＶｂ断面図である。
発光チップＣには、発光素子アレイの一例として主走査方向に列状に配される複数のＬＥＤ７１が直線状に等間隔で配されている。また基板７０の両側に発光素子アレイを駆動する信号を入出力するための電極部の一例としてのボンディングパッド７２が発光素子アレイを挟むようにして配されている。そしてそれぞれのＬＥＤ７１には光が出射する側にマイクロレンズ７３が形成されている。このマイクロレンズ７３により、ＬＥＤ７１から出射した光は集光され、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ７３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ７３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ７１の波長、使用される光硬化性樹脂の屈折率等により決定される。

＜自己走査型発光素子アレイチップの説明＞
なお、本実施の形態では、発光チップＣとして例示した発光素子アレイチップとして自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。

図５は、発光チップＣとして自己走査型発光素子アレイチップを採用した場合の信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、画像出力制御部３０（図１参照）より、ライン同期信号Ｌｓｙｎｃ、画像データＶｄａｔａ、クロック信号ｃｌｋ、およびリセット信号ＲＳＴ等の各種制御信号が入力されるようになっている。そして、信号発生回路１００は、外部から入力されてくる各種制御信号に基づいて、例えば画像データＶｄａｔａの並べ替えや出力値の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれに対して発光信号φＩ（φＩ１〜φＩ６０）を出力する。なお、本実施の形態では、各発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれに、１個ずつ発光信号φＩ（φＩ１〜φＩ６０）が供給されるようになっている。

また、信号発生回路１００は、外部から入力されてくる各種制御信号に基づき、各発光チップＣ１〜Ｃ６０に対してスタート転送信号φＳ、第１転送信号φ１および第２転送信号φ２を出力する。

回路基板６２には、各発光チップＣ１〜Ｃ６０のＶｃｃ端子に接続される電力供給用のＶｃｃ＝−５．０Ｖの電源ライン１０１およびＧＮＤ端子に接続される接地用の電源ライン１０２が設けられている。また、回路基板６２には、信号発生回路１００のスタート転送信号φＳ、第１転送信号φ１、第２転送信号φ２を送信するスタート転送信号ライン１０３、第１転送信号ライン１０４、第２転送信号ライン１０５も設けられている。さらに、回路基板６２には、信号発生回路１００のから各発光チップＣ（Ｃ１〜Ｃ６０）に対して発光信号φＩ（φＩ１〜φＩ６０）を出力する６０本の発光信号ライン１０６（１０６_１〜１０６_６０）も設けられている。なお、回路基板６２には、６０本の発光信号ライン１０６（１０６_１〜１０６_６０）に過剰な電流が流れるのを防止するための６０個の発光電流制限抵抗ＲＩＤが設けられている。また、発光信号φＩ１〜φＩ６０は、それぞれ、後述するようにハイレベル（Ｈ）およびローレベル（Ｌ）の２状態を取りうる。そして、ローレベルは−５．０Ｖの電位、ハイレベルは±０．０Ｖの電位となっている。

図６は、発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明するための図である。
発光チップＣは、６５個の転送サイリスタＳ１〜Ｓ６５、６５個の発光サイリスタＬ１〜Ｌ６５を備えている。なお、発光サイリスタＬ１〜Ｌ６５は、転送サイリスタＳ１〜Ｓ６５と同様のｐｎｐｎ接続を有しており、その中のｐｎ接続を利用することで発光ダイオード（ＬＥＤ）としても機能するようになっている。また、発光チップＣは、６４個のダイオードＤ１〜Ｄ６４および６５個の抵抗Ｒ１〜Ｒ６５を備えている。さらに、発光チップＣは、第１転送信号φ１、第２転送信号φ２、そしてスタート転送信号φＳが供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａを有している。なお、発光素子アレイ８１を構成する発光サイリスタＬ１〜Ｌ６５は、図中左側からＬ１、Ｌ２、…、Ｌ６４、Ｌ６５の順で配列され、発光素子列すなわち発光素子アレイ８１を形成している。また、転送サイリスタＳ１〜Ｓ６５も、図中左側からＳ１、Ｓ２、…、Ｓ６４、Ｓ６５の順で配列され、スイッチ素子列すなわちスイッチ素子アレイ８２を形成している。さらに、ダイオードＤ１〜Ｄ６４も、図中左からＤ１、Ｄ２、…、Ｄ６３、Ｄ６４の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ６５も、図中左からＲ１、Ｒ２、…Ｒ６４、Ｒ６５の順で配列されている。

では次に、発光チップＣにおける各素子の電気的な接続について説明する。
各転送サイリスタＳ１〜Ｓ６５のアノード端子は、ＧＮＤ端子に接続されている。このＧＮＤ端子には、電源ライン１０２（図５参照）が接続され、接地される。

また、奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ６５のカソード端子は、転送電流制限抵抗Ｒ１Ａを介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０４（図５参照）が接続され、第１転送信号φ１が供給される。

一方、偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ６４のカソード端子は、転送電流制限抵抗Ｒ２Ａを介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０５（図５参照）が接続され、第２転送信号φ２が供給される。

また、各転送サイリスタＳ１〜Ｓ６５のゲート端子Ｇ１〜Ｇ６５は、各転送サイリスタＳ１〜Ｓ６５に対応して設けられた抵抗Ｒ１〜Ｒ６５をそれぞれ介してＶｃｃ端子に接続されている。このＶｃｃ端子には、電源ライン１０１（図５参照）が接続され、電源電圧Ｖｃｃ（−５．０Ｖ）が供給される。

さらに、各転送サイリスタＳ１〜Ｓ６５のゲート端子Ｇ１〜Ｇ６５は、対応する同番号の発光サイリスタＬ１〜Ｌ６５のゲート端子に、１対１でそれぞれ接続されている。

また、各転送サイリスタＳ１〜Ｓ６４のゲート端子Ｇ１〜Ｇ６４には、ダイオードＤ１〜Ｄ６４のアノード端子が接続されており、これらダイオードＤ１〜Ｄ６４のカソード端子は、それぞれに隣接する次段の転送サイリスタＳ２〜Ｓ６５のゲート端子Ｇ２〜Ｇ６５に接続されている。すなわち、各ダイオードＤ１〜Ｄ６４は、転送サイリスタＳ１〜Ｓ６５のゲート端子Ｇ１〜Ｇ６５を挟んで直列接続されている。

そして、ダイオードＤ１のアノード端子すなわち転送サイリスタＳ１のゲート端子Ｇ１は、転送電流制限抵抗Ｒ３Ａを介してφＳ端子に接続されている。このφＳ端子には、スタート転送信号ライン１０３（図５参照）を介してスタート転送信号φＳが供給される。

次に、各発光サイリスタＬ１〜Ｌ６５のアノード端子は、各転送サイリスタＳ１〜Ｓ６５のアノード端子と同様に、ＧＮＤ端子に接続されている。

また、各発光サイリスタＬ１〜Ｌ６５のカソード端子は、φＩ端子に接続されている。このφＩ端子には、発光信号ライン１０６（発光チップＣ１の場合は発光信号ライン１０６_１：図５参照）が接続され、発光信号φＩ（発光チップＣ１の場合は発光信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０には、それぞれ、対応する発光信号φＩ２〜φＩ６０が供給される。

＜倍率補正の説明＞
次に発光素子ヘッド１４における主走査方向の位置ずれについて説明を行なう。
発光素子ヘッド１４への発光チップＣの取り付け精度および各発光チップＣにおける発光サイリスタＬの形成精度には限界がある。また上述したロッドレンズアレイ６４（図２参照）には、焦点位置のばらつきが存在する。更に発光チップＣが配される回路基板６２（図２参照）に温度むらが生じることにより各発光チップＣに熱膨張のむらが生じることがある。このような原因により感光体ドラム１２の表面の主走査方向に対する露光範囲が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化する。そのためこの主走査方向における倍率の変化を補正する必要が生じる。なお以下、この主走査方向における倍率の変化の補正を単に「倍率補正」と言うことにする。

本実施の形態では、倍率補正を行なうため、以下の構造で発光サイリスタＬを配した発光チップＣを使用する。
図７（ａ）〜（ｂ）は、本実施の形態で使用する発光チップＣの発光サイリスタＬの配列の例について説明した図である。
図７（ａ）では、発光チップＣの発光サイリスタＬの配列と共に、発光チップＣ同士の配列についても併せて説明している。ここで図７（ａ）では、発光チップＣ１と発光チップＣ２、および発光チップＣ２と発光チップＣ３の境界部について例示しているが、他の発光チップＣ同士についても同様の関係が繰り返されるパターンとなっている。
図７（ａ）に示すように発光チップＣ１，Ｃ２，Ｃ３には、それぞれ発光サイリスタＬ１〜Ｌ６５が配置されている。まず発光チップＣ１，Ｃ３について説明すると、発光サイリスタＬ３〜Ｌ６２は、予め定められた第１の間隔にて連続して配される第１の発光素子列の一例である。また発光サイリスタＬ１〜Ｌ２および発光サイリスタＬ６３〜Ｌ６５は、第１の発光素子列の主走査方向両端部に第１の間隔（図７（ｂ）におけるピッチＰ１）とは異なる間隔で配される第２の発光素子列の一例である。このうち発光サイリスタＬ６３〜Ｌ６５は、発光サイリスタＬ３〜Ｌ６２の主走査方向両端部の一方で第１の間隔より狭い第２の間隔（図７（ｂ）におけるピッチＰ２）で配されるものである。更に発光サイリスタＬ１〜Ｌ２は、発光サイリスタＬ３〜Ｌ６２の主走査方向両端部の他方で第１の間隔より広い第３の間隔（図７（ｂ）におけるピッチＰ３）で配されるものである。
また発光チップＣ２は、発光チップＣ１，Ｃ３と基本的に同様の構成を採るが、発光サイリスタＬ１〜Ｌ６５の配列が発光チップＣ１，Ｃ３とは逆順となっている。つまり発光チップＣ２は、発光チップＣ１，Ｃ３を１８０°回転させて配したものである。

また発光チップＣ１，Ｃ２，Ｃ３の発光サイリスタＬ１〜Ｌ６５は副走査方向の一部に重複して配される。本実施の形態では、発光チップＣ１の発光サイリスタＬ６１〜Ｌ６５と発光チップＣ２の発光サイリスタＬ１〜Ｌ５は、副走査方向において重複して配置されている。更に発光チップＣ２の発光サイリスタＬ６１〜Ｌ６５と発光チップＣ３の発光サイリスタＬ１〜Ｌ５は、副走査方向において重複して配置されている。そしてこれらの発光サイリスタＬは、予め定められた整数比による個数で配される。本実施の形態では、発光チップＣ１の発光サイリスタＬ６１〜Ｌ６２と発光チップＣ２の発光サイリスタＬ１〜Ｌ３の占める主主査方向の長さはほぼ同じとなるように配されており、この場合予め定められた整数比は、２：３である。同様に発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５と発光チップＣ２の発光サイリスタＬ４〜Ｌ５、発光チップＣ２の発光サイリスタＬ６１〜Ｌ６３と発光チップＣ３の発光サイリスタＬ１〜Ｌ２、発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５と発光チップＣ３の発光サイリスタＬ３〜Ｌ５は、それぞれ３：２、３：２、２：３の整数比による個数で配される。また発光チップＣを千鳥状に配列させたときに以上のように発光サイリスタＬが配列する構成は、発光サイリスタＬが、主走査方向に列状に配される発光サイリスタＬからなる第１の発光素子列と、主走査方向に列状に配される発光サイリスタＬからなり第１の発光素子列と少なくとも一部が副走査方向に重複して配される第２の発光素子列からなるとして捉えることができる。そしてこの場合、第１の発光素子列の発光サイリスタＬの間隔と第２の発光素子列の発光サイリスタＬの間隔とは、第１の発光素子列と第２の発光素子列とが重複する箇所において異なる。そして更に第１の発光素子列と第２の発光素子列とが重複する箇所の発光サイリスタＬは、第１の発光素子列に属するものと第２の発光素子列に属するものとで予め定められた整数比による個数で配される。

次に上述したように配列する発光サイリスタＬを点灯させた場合に形成される画像について説明を行なう。
図８（ａ）〜（ｃ）は、本実施の形態の倍率補正の第１の例について説明した図である。
図８（ａ）〜（ｃ）では、斜線の画像形成を行なう場合を例として挙げている。そして倍率が主走査方向で拡大して変化したときに画像を主走査方向で縮小することで倍率補正する方法について説明している。ここで図８（ｂ）では、倍率補正前の画像を概念的に図示している。また図８（ｃ）では、本実施の形態の倍率補正後の画像を概念的に図示している。そして図８（ａ）では、図８（ｂ）〜（ｃ）の画像を形成する発光サイリスタＬを対応して図示している。なお図８（ａ）は、図７（ａ）における発光チップＣ１と発光チップＣ２の境界部を拡大した図である。

本実施の形態では、発光チップＣ１および発光チップＣ２の副走査方向に重複する箇所の発光サイリスタＬのうち発光チップＣ１の発光サイリスタＬ６１〜Ｌ６５を使用し、発光チップＣ２の発光サイリスタＬ１〜Ｌ５を使用していない。つまりこれにより発光チップＣ２では、発光サイリスタＬ１〜Ｌ５は、点灯せず、点灯しうる発光サイリスタＬは、発光サイリスタＬ６以降のものとなる。これは、倍率補正を行なわない場合は、発光チップＣ２の発光サイリスタＬ４〜Ｌ５を使用するが、これに対し、倍率補正を行なう場合は、その代わりに発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を使用すると見ることもできる。

図９（ａ）〜（ｂ）は、発光チップＣ１と発光チップＣ２の境界部について発光サイリスタＬを点灯させる順序について説明した図である。ここで図９（ａ）は、倍率補正を行なわない場合の発光サイリスタＬが点灯する順序を説明している。また図９（ｂ）は、倍率補正を行なう場合の発光サイリスタＬが点灯する順序を説明している。そして図９（ａ）〜（ｂ）において各発光サイリスタＬ内に記載した数字が点灯の順序である。
ここで図９（ａ）と図９（ｂ）とを比較すると、例えば、１０番目に点灯する発光サイリスタＬを見た場合、発光サイリスタＬの１つ分図中左側にずれていることがわかる。つまり主走査方向に倍率を縮小して発光サイリスタＬを点灯させることができる。

そしてこのように発光サイリスタＬを点灯させる制御を行なうことで、図８（ｃ）のような画像が形成できる。つまり本実施の形態では、点灯データの削除等は行なわず、その点灯データにより発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を点灯させる。発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５のそれぞれの間隔は、発光チップＣ１の他の発光サイリスタＬの間隔より狭いため、発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を使用して形成される画像は、主走査方向に倍率が縮小したものとなる。つまり形成する画像を主走査方向で縮小する倍率補正をすることができる。また本実施の形態の場合、点灯データの削除は行なっていないため形成される画像に隙間が生じない。そのため形成される画像に例えば、白スジが入る等の画像の乱れを抑制することができる。

なお本実施の形態では、このような倍率補正は、発光チップＣ１と発光チップＣ２の境界部のみならず、他の箇所で行なうこともできる。つまり発光チップＣ３と発光チップＣ４の境界部、発光チップＣ５と発光チップＣ６の境界部、…、発光チップＣ５７と発光チップＣ５８の境界部、発光チップＣ５９と発光チップＣ６０の境界部においても行なうことができる。よって倍率補正を行ないたい箇所や倍率補正を行ないたい程度に応じて上記発光チップＣ間の境界部を選択し、主走査方向に倍率を縮小する倍率補正を行なうことができる。
また本実施の形態では、発光チップＣ２の発光サイリスタＬ１〜Ｌ３は使用せずに主走査方向に倍率を縮小する倍率補正を行なったが、これを使用してもよい。つまり、上述した例では、発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５を使用していたが、その代わりに発光チップＣ２の発光サイリスタＬ１〜Ｌ３を使用しても同様のことが実現できる。更に発光チップＣ１の発光サイリスタＬ６３〜Ｌ６５および発光チップＣ２の発光サイリスタＬ１〜Ｌ３の双方を使用することで、一方を使用する場合に比較して２倍の倍率補正が可能となる。

図１０（ａ）〜（ｃ）は、本実施の形態の倍率補正の第２の例について説明した図である。
図１０（ａ）〜（ｃ）では、斜線の画像形成を行なう場合を例として挙げている。そして倍率が主走査方向で縮小して変化したときに画像を主走査方向で拡大することで倍率補正する方法について説明している。ここで図１０（ｂ）では、倍率補正前の画像を概念的に図示している。また図１０（ｃ）では、本実施の形態の倍率補正後の画像を概念的に図示している。そして図１０（ａ）では、図１０（ｂ）〜（ｃ）の画像を形成する発光サイリスタＬを対応して図示している。なお図１０（ａ）は、図７（ａ）における発光チップＣ２と発光チップＣ３の境界部を拡大した図である。

本実施の形態では、発光チップＣ２および発光チップＣ３の副走査方向に重複する箇所の発光サイリスタＬのうち発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用し、発光チップＣ３の発光サイリスタＬ１〜Ｌ５を使用しない。つまりこれにより発光チップＣ３では、発光サイリスタＬ１〜Ｌ５は、点灯せず、点灯しうる発光サイリスタＬは、発光サイリスタＬ６以降のものとなる。これは、倍率補正を行なわない場合は、発光チップＣ２の発光サイリスタＬ３〜Ｌ５を使用するが、これに対し、倍率補正を行なう場合は、その代わりに発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用すると見ることもできる。

図１１（ａ）〜（ｂ）は、発光チップＣ２と発光チップＣ３の境界部について発光サイリスタＬを点灯させる順序について説明した図である。ここで図１１（ａ）は、倍率補正を行なわない場合の発光サイリスタＬが点灯する順序を説明している。また図１１（ｂ）は、倍率補正を行なう場合の発光サイリスタＬが点灯する順序を説明している。そして図１１（ａ）〜（ｂ）において各発光サイリスタＬ内に記載した数字が点灯の順序である。
ここで図１１（ａ）と図１１（ｂ）とを比較すると、例えば、１０番目に点灯する発光サイリスタＬを見た場合、発光サイリスタＬの１つ分図中右側にずれていることがわかる。つまり主走査方向に倍率を拡大して発光サイリスタＬを点灯させることができる。

このように発光サイリスタＬを点灯させる制御を行なうことで、図１０（ｃ）のような画像が形成できる。つまり本実施の形態では、点灯データの追加等は行なわず、その点灯データにより発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を点灯させる。発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５のそれぞれの間隔は、発光チップＣ１の他の発光サイリスタＬの間隔より広いため、発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用して形成される画像は、主走査方向に倍率が拡大したものとなる。つまり形成する画像を主走査方向で拡大する倍率補正をすることができる。また本実施の形態の場合、点灯データの追加は行なっていないため形成される画像に重複箇所を生じさせる必要はない。そのため形成される画像に例えば、黒スジが入る等の画像の乱れを抑制することができる。

なお本実施の形態では、このような倍率補正は、発光チップＣ２と発光チップＣ３の境界部のみならず、他の箇所で行なうこともできる。つまり発光チップＣ４と発光チップＣ５の境界部、発光チップＣ６と発光チップＣ７の境界部、…、発光チップＣ５６と発光チップＣ５７の境界部、発光チップＣ５８と発光チップＣ５９の境界部においても行なうことができる。よって倍率補正を行ないたい箇所や倍率補正を行ないたい程度に応じて上記発光チップＣ間の境界部を選択し、主走査方向に倍率を拡大する倍率補正を行なうことができる。
また本実施の形態では、発光チップＣ３の発光サイリスタＬ１〜Ｌ２は使用せずに主走査方向に倍率を拡大する倍率補正を行なったが、これを使用してもよい。つまり、上述した例では、発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５を使用していたが、その代わりに発光チップＣ３の発光サイリスタＬ１〜Ｌ２を使用しても同様のことが実現できる。更に発光チップＣ２の発光サイリスタＬ６４〜Ｌ６５および発光チップＣ３の発光サイリスタＬ１〜Ｌ２の双方を使用することで、一方を使用する場合に比較して２倍の倍率補正が可能となる。

以上のような配列で発光サイリスタＬが配された発光チップＣを使用することで、発光チップＣの取り付け精度、各発光チップＣにおける発光サイリスタＬの形成精度、およびロッドレンズアレイ６４（図２参照）の焦点位置のばらつきの程度に対する要求は、より低くなる。つまり発光素子ヘッド１４（図２参照）を製造後に検査を行ない、その結果により、上述した倍率補正を行なうことで、主走査方向の倍率のばらつきの少ない発光素子ヘッドを製造することができる。そのため発光チップＣや発光素子ヘッド１４の製造歩留まりをより高くすることができる。
更に、温度変化に起因する主走査方向における倍率の変化に対しても、例えば、発光素子ヘッド等の機内温度に対応して、上述した倍率補正を行なうことで、主走査方向における倍率の変化がより少ない発光素子ヘッド１４を提供することができる。

次に、図１２に示すタイミングチャートを参照しながら、露光動作における発光チップＣの動作を詳細に説明する。なお、図１２では、図８（ａ）〜（ｃ）および図９（ａ）〜（ｂ）で説明したような画像を主走査方向で縮小することで倍率補正するときの発光サイリスタＬを点灯させるためのタイミングチャートの例を示している。そして説明の便宜上、それぞれの発光サイリスタＬを主走査方向で順に点灯させる場合について説明を行なう。また発光サイリスタＬの点灯パターンは、図９（ｂ）で説明した場合と同様であるとする。
図中発光チップＣ１〜Ｃ２の発光信号φＩとして発光信号φＩ１〜φＩ２を図示している。なお説明をわかりやすくするため発光信号φＩ１〜φＩ２については並行して図示しているが、それぞれの発光信号φＩ１〜φＩ２について、このように互いに時間的に同時性を有して信号が送られるとは限らない。

ここで初期状態においては、スタート転送信号φＳがローレベル（Ｌ）に、第１転送信号φ１がハイレベル（Ｈ）に、第２転送信号φ２がローレベルに、そして発光信号φＩ（φＩ１〜φＩ２）がハイレベルに、それぞれ設定されているものとする。

動作の開始に伴い、信号発生回路１００から入力されるスタート転送信号φＳが、ローレベルからハイレベルに変更される。これにより、発光チップＣの転送サイリスタＳ１のゲート端子Ｇ１にハイレベルのスタート転送信号φＳが供給される。このとき、ダイオードＤ１〜Ｄ６４を介して、他の転送サイリスタＳ２〜Ｓ６５のゲート端子Ｇ２〜Ｇ６５にもスタート転送信号φＳが供給される。ただし、各ダイオードＤ１〜Ｄ６４でそれぞれ電圧降下が生じるため、転送サイリスタＳ１のゲート端子Ｇ１にかかる電圧が最も高くなる。

そして、スタート転送信号φＳがハイレベルとなっている状態で、信号発生回路１００から入力される第１転送信号φ１が、ハイレベルからローレベルに変更される。また、第１転送信号φ１がローレベルに変更されてから第１の期間ｔａが経過した後、第２転送信号φ２が、ローレベルからハイレベルに変更される。

このように、スタート転送信号φＳがハイレベルとなっている状態において、ローレベルの第１転送信号φ１が供給されると、発光チップＣでは、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ６５のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタＳ１がターンオンする。また、このとき、第２転送信号φ２はハイレベルとなっているので、偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ６４のカソード電圧は高いままとなり、ターンオフの状態が維持される。このとき、発光チップＣでは、奇数番目の転送サイリスタＳ１のみがターンオンした状態になる。これに伴い、奇数番目の転送サイリスタＳ１とゲート同士が接続された発光サイリスタＬ１がターンオンし、発光可能な状態におかれる。

転送サイリスタＳ１がターンオンしている状態において、第２転送信号φ２がハイレベルに変更されてから第２の期間ｔｂが経過した後、第２転送信号φ２がハイレベルからローレベルに変更される。すると、ローレベルの第２転送信号φ２が供給される偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ６４のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタＳ２がターンオンする。このとき、発光チップＣでは、奇数番目の転送サイリスタＳ１とこれに隣接する偶数番目の転送サイリスタＳ２とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタＬ１に加えて、偶数番目の転送サイリスタＳ２とゲート同士が接続された発光サイリスタＬ２がターンオンし、共に発光可能な状態におかれる。

転送サイリスタＳ１および転送サイリスタＳ２が共にターンオンしている状態において、第２転送信号φ２がローレベルに変更されてから第３の期間ｔｃが経過した後、第１転送信号φ１がローレベルからハイレベルに変更される。これに伴い、奇数番目の転送サイリスタＳ１はターンオフし、偶数番目の転送サイリスタＳ２のみがターンオンした状態になる。これに伴い、奇数番目の発光サイリスタＬ１はターンオフして発光不能な状態におかれ、偶数番目の発光サイリスタＬ２のみがターンオンを維持して発光可能な状態におかれる。なお、この例では、第１転送信号φ１がハイレベルに変更されるのに合わせて、スタート転送信号φＳがハイレベルからローレベルに変更されている。

転送サイリスタＳ２がターンオンしている状態において、第１転送信号φ１がハイレベルに変更されてから第４の期間ｔｄが経過した後、第１転送信号φ１がハイレベルからローレベルに変更される。これに伴い、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ６５のうち、ゲート電圧が最も高い転送サイリスタＳ３がターンオンする。このとき、発光チップＣでは、偶数番目の転送サイリスタＳ２とこれに隣接する奇数番目の転送サイリスタＳ３とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタＬ２に加えて、奇数番目の転送サイリスタＳ３とゲート同士が接続された発光サイリスタＬ３がターンオンし、共に発光可能な状態におかれる。

転送サイリスタＳ２および転送サイリスタＳ３が共にターンオンしている状態において、第１転送信号φ１がローレベルに変更されてから第５の期間ｔｅが経過した後、第２転送信号φ２がローレベルからハイレベルに変更される。これに伴い、偶数番目の転送サイリスタＳ２はターンオフし、奇数番目の転送サイリスタＳ３のみがターンオンした状態になる。これに伴い、偶数番目の発光サイリスタＬ２はターンオフして発光不能な状態におかれ、奇数番目の発光サイリスタＬ３のみがターンオンを維持して発光可能な状態におかれる。

このように、発光チップＣでは、第１転送信号φ１および第２転送信号φ２が共にローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルが切り換えられることにより、転送サイリスタＳ１〜Ｓ６５が番号順に順次ターンオンする。また、これに伴い、発光サイリスタＬ１〜Ｌ６５も番号順に順次ターンオンする。このとき、第２の期間ｔｂでは、奇数番目の転送サイリスタ（例えば転送サイリスタＳ１）のみがターンオンし、第３の期間ｔｃでは、奇数番目の転送サイリスタおよび次段に設けられた偶数番目の転送サイリスタ（例えば転送サイリスタＳ１および転送サイリスタＳ２）がターンオンし、第４の期間ｔｄでは、偶数番目の転送サイリスタ（例えば転送サイリスタＳ２）のみがターンオンし、第５の期間ｔｅでは、偶数番目の転送サイリスタおよび次段に設けられた奇数番目の転送サイリスタ（例えば転送サイリスタＳ２および転送サイリスタＳ３）がターンオンし、その後、再び第２の期間ｔｂにおいて奇数番目の転送サイリスタ（例えば転送サイリスタＳ３）のみがターンオンする、という過程を繰り返すことになる。

一方、発光信号φＩ１〜φＩ２は、基本的に、奇数番目の転送サイリスタが単独でターンオンする第２の期間ｔｂおよび偶数番目の転送サイリスタが単独でターンオンする第４の期間ｔｄにおいて、ハイレベルからローレベルへの変更およびローレベルからハイレベルへの変更が行われる。

ただし、発光信号φＩ１においては、左端の２個の転送サイリスタＳ１〜Ｓ２がターンオンする期間については、このような変更は行われない。これにより発光チップＣ１では、発光サイリスタＬ３、Ｌ４、…、Ｌ６４、Ｌ６５が、１個ずつ順番に発光する。つまり本実施の形態では、画像を主走査方向で拡大することで倍率補正するための発光サイリスタＬ１〜Ｌ２は使用しないため、この２個の発光サイリスタＬ１〜Ｌ２を点灯させない制御を行なう。一方、画像を主走査方向で縮小することで倍率補正するための発光サイリスタＬ６３〜Ｌ６５は使用するため、これについては点灯させる。

また発光信号φＩ２においては、左端の５個の転送サイリスタＳ１〜Ｓ５がターンオンする期間、および右端の２個の転送サイリスタＳ６４〜Ｓ６５がターンオンする期間については、このような変更は行われない。これにより発光チップＣ２では、発光サイリスタＬ６、Ｌ７、…、Ｌ６２、Ｌ６３が、１個ずつ順番に発光する。つまり本実施の形態では、画像を主走査方向で拡大することで倍率補正するための発光サイリスタＬ６４〜Ｌ６５は使用しないため、この２個の発光サイリスタＬ６４〜Ｌ６５を点灯させない制御を行なう。更に画像を主走査方向で縮小することで倍率補正するための発光サイリスタＬ１〜Ｌ３についても本実施の形態では使用せず、発光サイリスタＬ４〜Ｌ５についても使用しないため、この５個の発光サイリスタＬ１〜Ｌ５を点灯させない制御を行なう。

ここで本実施の形態の画像形成装置１では、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色の階調表現を行なうのに、これら各色の画像の面積を変化させることにより実現する面積階調法を採用している。この面積階調法を用いて画像を形成する際には、形成する画像を各色毎にスクリーン処理を施し、網点状の画像として形成する。このような各色の網点状の画像を重ねて形成することにより、フルカラーの画像を形成することができる。即ち面積階調法によって形成した画像は、基本的に網点の集まりである。

図１３（ａ）〜（ｂ）は、面積階調法によるスクリーン処理を行なった場合に形成される画像の第１の例を示している。ここで図１３（ａ）は、上述した倍率補正を行なわずに画像を形成した場合の網点の分布を示している。また図１３（ｂ）は、主走査方向に縮小する倍率補正を行なった場合の網点の分布を示している。
図１３（ａ）〜（ｂ）では、スクリーンとして、振幅変調（ＡＭ：Amplitude Modulation）スクリーンを使用している。このスクリーンは、マトリックス状の閾値が配列したものである。即ち主走査方向および副走査方向に予め定められた閾値配列を有している。そしてこの閾値と画像情報の画素毎に値の比較を行なう。このとき画像情報が閾値以上だった場合は黒、閾値未満だった場合は、白とすることによりこのような網点が形成される。またここで挙げたスクリーンのスクリーン角度は６０度である。つまり形成される網点が主走査方向に対し６０度傾いて配列する。さらにこの画像での黒白画素比率は、１３：３７である。そして点線で挟まれた領域は、発光チップＣの境界部、即ち主走査方向の倍率補正を行なう箇所において形成される画像を示している。なお図中上部には、この箇所の画像を形成するために使用する発光サイリスタＬを対応させて図示している。

そして発光チップＣの境界部において上述したような発光サイリスタＬの点灯制御を行なうことで、図１３（ｂ）に示すように、点線で挟まれた領域において主走査方向の倍率縮小が行なわれる。ここで点線で挟まれた領域を見ると、網点Ａ１と網点Ａ２を見ればわかるように、網点は、副走査方向に進むに従い、主走査方向にずれて形成されていることがわかる。

図１３（ｂ）の場合、点線で挟まれた領域、即ち主走査方向に縮小する倍率補正を行なった領域では、他の領域に対し、黒白比率が異なる部分が生じる。ただし、副走査方向に進むに従い網点が主走査方向にずれて形成されることから、この黒白比率が異なるのは局所的になり、副走査方向にマクロ的に見た場合は、この領域における黒白比率は、他の領域と同じになる。そのためこのような網点が形成される場合は、主走査方向の倍率の倍率変更を行なっても形成される画像にディフェクト（欠陥）が生じることは比較的少ない。

しかしながらＡＭスクリーンを使用してスクリーン処理したときに形成される網点の配列に４５度成分もしくは９０度成分が含まれる場合は、以下で説明する理由により画像にディフェクトが生じやすくなる。

ここで図１４（ａ）〜（ｂ）は、面積階調法によるスクリーン処理を行なった場合に形成される画像の第２の例を示している。ここで図１４（ａ）は、上述した倍率補正を行なわずに画像を形成した場合の網点の分布を示している。また図１４（ｂ）は、主走査方向に縮小する倍率補正を行なった場合の網点の分布を示している。
図１４（ａ）〜（ｂ）で示した画像は、図１３（ａ）〜（ｂ）で示した画像に対し、使用しているスクリーンが異なる点を除いては、同様のものである。ここで図１４（ａ）〜（ｂ）では、スクリーンとして、スクリーン角度が４５度のものを使用している。

図１４（ｂ）において、点線で挟まれた領域を見ると、網点は、網点Ａ１〜網点Ａ３を見ればわかるように、副走査方向に進むに従い、網点が主走査方向にずれて形成されず、副走査方向に揃っていることがわかる。この場合点線で挟まれた領域では、実線で囲まれた領域の画素をカウントすればわかるように黒白比率が、９：２１（≒１３：３０．３）となる。そしてこれは他の領域の黒白比率である１３：３７とは異なる。そしてこの比率は、マクロ的に見ても同様となる。この場合、点線で挟まれた領域が副走査方向に生じる筋状のディフェクトとなる。これは形成される網点の配列に９０度成分が含まれるためである。つまりスクリーン角度が４５度のものを使用した場合、網点は４５度の角度を有して配列するが、別の見方をすると網点Ａ１〜網点Ａ３に例示されるように、網点が副走査方向に配列する。つまりこの見方では、網点は９０度の角度で配列すると言うこともできる。まとめると、例えばスクリーンとして、スクリーン角度が４５度のものを使用した場合、スクリーン処理したときに形成される網点の配列に４５度成分もしくは９０度成分が含まれることになり、そしてこの場合、画像にディフェクトが生じやすくなる。

さらに図１５（ａ）〜（ｂ）は、面積階調法によるスクリーン処理を行なった場合に形成される画像の第３の例を示している。ここで図１５（ａ）は、上述した倍率補正を行なわずに画像を形成した場合の網点の分布を示している。また図１５（ｂ）は、主走査方向に縮小する倍率補正を行なった場合の網点の分布を示している。
図１５（ａ）〜（ｂ）で示した画像は、図１４（ａ）〜（ｂ）で示した画像に対し、使用しているスクリーンは同じものである。ただし網点が形成される位置が、図中右方向（主走査方向）に１画素分ずれている。なお本実施の形態では、網点は主走査方向に１０画素を１周期として形成されているため、図１４（ａ）の場合を基準とした場合、スクリーン位相が１／１０であるという表現を使用することがある。またこの場合、図１４（ａ）〜（ｂ）では、スクリーン位相が０／１０であると表現することもできる。なおこの言い方をした場合、スクリーンが主走査方向に１画素ずれる毎にスクリーン位相は、０／１０〜９／１０の値を繰り返す。

そして図１５（ｂ）において、点線で挟まれた領域を見ると、網点は、同様に副走査方向に進むに従い、主走査方向に揃って形成されていることがわかる。この場合点線で挟まれた領域では、実線で囲まれた領域の画素をカウントすればわかるように黒白比率が、５：２５（＝１３：６５）となる。そしてこれは他の領域の黒白比率である１３：３７とは大きく異なる。そしてこの比率は、マクロ的に見ても同様となるため、図１５（ｂ）の場合も点線で挟まれた領域が副走査方向に生じる筋状のディフェクトとなる。またこの黒白比率は、スクリーン位相が０／１０の図１４（ｂ）の場合と異なる。つまりスクリーン位相によって、黒白比率は変化する。

なお以上説明した例では、主走査方向に縮小する倍率補正を行なった場合について説明を行なったが、主走査方向に拡大する倍率補正を行なった場合についても同様の問題が生じる。

そこで本実施の形態では、主走査方向に倍率補正を行なった場合に、倍率補正を行なう発光チップＣの境界部において発光サイリスタＬの光量を変更する制御を行なう。これにより図１３〜図１５において示した点線で挟まれた領域の濃度が調整できるため、この部分で筋状のディフェクトが生じることを抑制できる。

次に主走査方向に倍率補正を行なった場合に発光サイリスタＬの光量を設定する方法について説明を行なう。
図１６は、画像処理部４０における信号処理系の第１の例を説明した図である。また図１７は、図１６に示した信号処理系の動作を説明したフローチャートである。
図１６に示した信号処理系は、画像データおよび使用するスクリーン選択情報を取得し画像データにスクリーン処理を施すスクリーン処理手段の一例としてのスクリーン処理部４１と、倍率補正量を設定する補正量設定部４２と、補正量設定部４２により設定された倍率補正量に基づき画像データの主走査方向位置を補正する画像補正部４３と、画像補正部４３により処理された画像データを発光素子ヘッド１４の信号発生回路１００（図３参照）に画像データＶｄａｔａとして送る出力Ｉ／Ｆ部４４と、スクリーン選択情報と倍率補正量から発光サイリスタＬから発せられる光の光量を設定する光量設定部４５と、光量設定部４５で発光サイリスタＬの光量を設定するための情報を保持する光量データ記憶部４６とを備える。

以下、図１７を使用して図１６に示した信号処理系の動作を説明する。
まずスクリーン処理部４１が、画像データおよび使用するスクリーン選択情報を取得する（ステップ１０１）。そしてスクリーン選択情報に従い予め定められたスクリーンにより画像データにスクリーン処理をする（ステップ１０２）。次に補正量設定部４２が、主走査方向の倍率変化を取得し、この倍率変化から倍率補正量を計算し設定する（ステップ１０３）。さらに画像補正部４３が、この倍率補正量に基づきスクリーン処理された画像データの主走査方向位置を補正する（ステップ１０４）。この段階で発光チップＣの境界部における重複する発光サイリスタＬについて、第１の発光素子列と第２の発光素子列のどちらのものを発光させるかが決定される。一方、光量設定部４５は、スクリーン選択情報および倍率補正量を取得し、この２つの情報を基にして、光量データ記憶部４６から各発光サイリスタＬの最適光量を設定する（ステップ１０５）。このとき図１４および図１５で説明したようにスクリーンと発光サイリスタＬとの位置関係であるスクリーン位相が異なると黒白比率も変化する。そのためスクリーン位相についても考慮しつつ各発光サイリスタＬの最適光量を設定する。そして出力Ｉ／Ｆ部４４からは、画像データが信号発生回路１００に対して送られ（ステップ１０６）、光量設定部４５からは、最適光量が光量データとして信号発生回路１００に対して送られる（ステップ１０７）。

また図１８は、画像処理部４０における信号処理系の第２の例を説明した図である。そして図１９は、図１８に示した信号処理系の動作を説明したフローチャートである。
図１８に示した信号処理系は、図１６で説明した信号処理系と同じく、スクリーン処理部４１と、補正量設定部４２と、画像補正部４３と、出力Ｉ／Ｆ部４４と、光量設定部４５とをそれぞれ備える。ただし、図１８に示した信号処理系の場合は、画像補正部４３の後段に黒白画素比率カウント部４７が配されている。この黒白画素比率カウント部４７は、倍率補正を行なう各発光チップＣの境界部に対応する箇所の画像の黒白画素比率をカウントする。この箇所は、図１３〜図１５で説明を行なった点線で挟まれた領域である。そして光量設定部４５では、この黒白画素比率により発光サイリスタＬの光量を設定する。

以下、図１９を使用して図１８に示した信号処理系の動作を説明する。
ここでステップ２０１〜ステップ２０４までの動作は、図１７で説明したステップ１０１〜ステップ１０４の動作と同じである。
本実施の形態では、ステップ２０４の後、黒白画素比率カウント部４７において倍率補正を行なう各発光チップＣの境界部に対応する箇所のスクリーン処理後の画像の黒白画素比率をカウントする（ステップ２０５）。そして光量設定部４５では、この黒白画素比率により発光サイリスタＬの最適光量を設定する（ステップ２０６）。この最適光量は例えば下記（１）式により算出することができる。

（最適光量）＝（通常の黒白画素比率）／（倍率補正後の黒白画素比率）×（発光サイリスタＬの規定光量） …（１）

そして出力Ｉ／Ｆ部４４からは、画像データが信号発生回路１００に対して送られ（ステップ２０７）、光量設定部４５からは、最適光量が光量データとして信号発生回路１００に対して送られる（ステップ２０８）。

以上説明したように光量設定部４５は、第１の発光素子列と第２の発光素子列とが重複する箇所における発光サイリスタＬの光量をスクリーン処理部４１において使用されるスクリーンに応じて設定すると言い換えることもできる。
また図１６〜図１７で説明した例では、光量設定部４５は、第１の発光素子列と第２の発光素子列とが重複する箇所とスクリーンの位置関係に応じて発光サイリスタＬの光量を設定している。一方、図１８〜図１９で説明した例では、光量設定部４５は、第１の発光素子列と第２の発光素子列とが重複する箇所により形成される画像の黒白画素比率に応じて発光サイリスタＬの光量を設定する。

なお信号発生回路１００では、倍率補正を行なう発光チップＣの境界部において、光量データに基づき、点灯する発光サイリスタＬの光量を調整する。言い換えると信号発生回路１００は、第１の発光素子列と第２の発光素子列とが重複する箇所における発光サイリスタＬの光量をスクリーンに応じて変更する制御を行なう。
発光サイリスタＬの光量を調整するのは、選択されたスクリーンの全てに行なってもよいが、画像にディフェクトが生じやすいのは、上述したようにスクリーン処理を行なったときに網点の配列に４５度成分もしくは９０度成分が含まれる場合である。よって網点の配列に４５度成分もしくは９０度成分が含まれる場合に発光サイリスタＬの光量を変更し、網点の配列に４５度成分もしくは９０度成分が含まれない場合は、発光サイリスタＬの光量を変更せず、発光サイリスタＬの規定光量で光らせる制御を行なってもよい。

１…画像形成装置、１２…感光体ドラム、１３…帯電器、１４…発光素子ヘッド、１５…現像器、４０…画像処理部、４１…スクリーン処理部、４５…光量設定部、６４…ロッドレンズアレイ、８１…発光素子アレイ、１００…信号発生回路、Ｃ１〜Ｃ６０…発光チップ、Ｓ１，Ｓ２，Ｓ３，…，Ｓ６５…転送サイリスタ、Ｌ１，Ｌ２，Ｌ３，…，Ｌ６７…発光サイリスタ

Claims (6)

1. 予め定められた閾値配列を有し、当該閾値が階調値の閾値であるスクリーンにより、画像の階調情報にスクリーン処理を施し、網点状の画像とするスクリーン処理手段と、
   像を保持する像保持体と、
   前記像保持体の表面を帯電させる帯電手段と、
   主走査方向に列状に配される発光素子からなる第１の発光素子列と、主走査方向に列状に配される発光素子からなり当該第１の発光素子列と少なくとも一部が副走査方向から見て重複して配される第２の発光素子列と、前記帯電手段により帯電された前記像保持体を露光して静電潜像を形成させる光学素子と、を備える静電潜像形成手段と、
   前記静電潜像形成手段により形成された静電潜像を現像してトナー像を形成する現像手段と、
   前記発光素子から発せられる光の光量を設定する光量設定部と、
   を備え、
   前記静電潜像形成手段の前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、
   前記光量設定部は、主走査方向の長さの倍率補正のために前記第１の発光素子列の発光素子に代えて前記第２の発光素子列の発光素子を発光させるときに、前記重複する箇所における当該第１の発光素子列の発光素子と当該第２の発光素子列の発光素子との光量を前記スクリーン処理手段において使用される前記スクリーンに応じて、適正な網点の濃度に対する濃度差をなくするように設定することを特徴とする画像形成装置。
2. 前記スクリーンは、振幅変調スクリーンであり、当該振幅変調スクリーンを使用してスクリーン処理したときに形成される網点の配列に４５度成分もしくは９０度成分が含まれることを特徴とする請求項１に記載の画像形成装置。
3. 前記光量設定部は、前記重複する箇所と前記スクリーンの位置関係に応じて、前記第１の発光素子列の発光素子と前記第２の発光素子列の発光素子との光量を設定することを特徴とする請求項１または２に記載の画像形成装置。
4. 前記光量設定部は、前記重複する箇所により形成される画像の黒白画素比率に応じて、前記第１の発光素子列の発光素子と前記第２の発光素子列の発光素子との光量を設定することを特徴とする請求項１または２に記載の画像形成装置。
5. 主走査方向に列状に配される発光素子からなる第１の発光素子列と、
   主走査方向に列状に配される発光素子からなり前記第１の発光素子列と少なくとも一部が副走査方向から見て重複して配される第２の発光素子列と、
   前記発光素子から発せられる光を結像させて感光体を露光し静電潜像を形成させるための光学素子と、
   予め定められた閾値配列を有し、当該閾値が階調値の閾値であるスクリーンにより画像の階調情報にスクリーン処理を施すことで網点状になった画像の画像情報に基づき、前記発光素子から発せられる光の光量を制御する光量制御部と、
   を備え、
   前記第１の発光素子列の発光素子の間隔と前記第２の発光素子列の発光素子の間隔とは、当該第１の発光素子列と当該第２の発光素子列とが重複する箇所において異なり、
   前記光量制御部は、主走査方向の長さの倍率補正のために前記第１の発光素子列の発光素子に代えて前記第２の発光素子列の発光素子を発光させるときに、前記重複する箇所における当該第１の発光素子列の発光素子と当該第２の発光素子列の発光素子との光量を前記スクリーンに応じて、適正な網点の濃度に対する濃度差をなくするように変更する制御を行なうことを特徴とする発光素子ヘッド。
6. 前記スクリーンは、振幅変調スクリーンであり、
   前記光量制御部は、前記振幅変調スクリーンを使用してスクリーン処理したときに形成される網点の配列に４５度成分もしくは９０度成分が含まれるときに、前記第１の発光素子列の発光素子と前記第２の発光素子列の発光素子との光量を変更する制御を行なうことを特徴とする請求項５に記載の発光素子ヘッド。

Images