JP5874190B2 - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP5874190B2 JP5874190B2 JP2011085825A JP2011085825A JP5874190B2 JP 5874190 B2 JP5874190 B2 JP 5874190B2 JP 2011085825 A JP2011085825 A JP 2011085825A JP 2011085825 A JP2011085825 A JP 2011085825A JP 5874190 B2 JP5874190 B2 JP 5874190B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- transfer
- light
- lighting
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
- G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/01—Apparatus for electrophotographic processes for producing multicoloured copies
- G03G2215/0103—Plural electrographic recording members
- G03G2215/0119—Linear arrangement adjacent plural transfer points
- G03G2215/0138—Linear arrangement adjacent plural transfer points primary transfer to a recording medium carried by a transport belt
- G03G2215/0141—Linear arrangement adjacent plural transfer points primary transfer to a recording medium carried by a transport belt the linear arrangement being horizontal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Led Devices (AREA)
Description
されたヘッド部基板から独立して形成し、駆動回路基板とヘッド部基板とを可撓性のケーブルを介して電気的に接続した光書込装置が記載されている。
本発明は、安定に動作し共通化が図れる発光装置等を提供することを目的とする。
請求項2に記載の発明は、前記複数の発光チップは、それぞれが少なくとも1個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置の駆動に用いうる複数の駆動手段のそれぞれに対して設定された光量を補正する補正値を含む制御用データの組を、当該複数の駆動手段のそれぞれに対応するように複数格納する記憶部材をさらに備えることを特徴とする請求項1または2に記載の発光装置である。
請求項4に記載の発明は、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項5に記載の発明は、前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項4に記載の発光装置である。
請求項6に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、発光装置駆動回路から入力された転送信号に基づいて、当該複数の発光チップに出力する緩衝増幅器と、を備えた発光手段と、前記発光手段から照射される光を結像させる光学手段と、を備え、前記発光手段における前記緩衝増幅器は、前記発光装置駆動回路が出力した転送信号に対して、ロジックレベルにおけるハイレベルとローレベルとの関係を維持するように調整することを特徴とするプリントヘッドである。
請求項7に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、発光装置駆動回路から入力された転送信号に基づいて、当該複数の発光チップに出力する緩衝増幅器と、を備えた発光手段と、前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、前記発光手段から照射される光を結像させる光学手段と、前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、前記発光手段における前記緩衝増幅器は、前記発光装置駆動回路が出力した転送信号に対して、ロジックレベルにおけるハイレベルとローレベルとの関係を維持するように調整することを特徴とする画像形成装置である。
請求項8に記載の発明は、前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子に対して、前記駆動手段を含む、当該発光手段の駆動に用いうる複数の駆動手段のそれぞれに対して設定された光量を補正する補正値を含む制御用データの組を、当該複数の駆動手段のそれぞれに対応するように複数格納する記憶部材をさらに備え、前記駆動手段は、前記記憶部材に格納された複数の前記制御用データの組から、当該駆動手段に対して設定された補正値を読み出し、当該補正値の組に基づいて、前記点灯信号を送信することを特徴とする請求項7に記載の画像形成装置である。
請求項9に記載の発明は、前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項7または8に記載の画像形成装置である。
請求項2の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。
請求項3の発明によれば、本構成を用いない場合に比べ、発光装置のより共用化が図れる。
請求項4の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。さらにノイズ放射を低減できる。
請求項5の発明によれば、本構成を用いない場合に比べ、発光装置に安価なケーブルが使用できる。
請求項6の発明によれば、本構成を用いない場合に比べ、プリントヘッドがより安定に動作し共通化が図れる。
請求項7の発明によれば、本構成を用いない場合に比べ、画像形成装置がより安価に構成できる。
請求項8の発明によれば、本構成を用いない場合に比べ、発光手段をより共通にした画像形成装置が提供できる。
請求項9の発明によれば、本構成を用いない場合に比べ、より安定した画像形成ができる。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成を示した断面図である。プリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、発光チップ実装基板62上に前述した光源部63等が搭載されて構成されている。発光装置65の詳細な構成については、後述する。
図3は、本実施の形態における制御部30、発光装置65の構成およびこれらの接続関係と、発光チップCの構成を示した図である。図3(a)は制御部30および発光装置65の構成およびこれらの接続関係を示し、図3(b)は発光チップCの構成を示している。
制御部30は、図3に示すように、制御基板31上に主制御回路32と発光装置65を駆動する駆動手段の一例としての発光装置駆動回路33とが搭載されて構成されている。主制御回路32は、発光装置65以外の帯電器13、現像器15、転写ロール23、定着器24などを制御する。すなわち、主制御回路32は、画像形成装置1の制御において、発光装置駆動回路33に含まれない制御を行う。
一方、発光装置駆動回路33は、発光装置65との間で、発光装置65の光源部63の発光素子の点灯または非点灯を制御(点灯制御)するための信号を送受信して、発光装置65を制御する。
そして、発光装置駆動回路33は、発光装置65と接続するための例えば多芯のフレキシブルフラットケーブル(FFC)で構成されたケーブル35を接続するコネクタ(接続部材)34を備えている。
なお、制御部30は制御基板31上に搭載されているとして説明したが、制御基板31が複数の基板であってもよい。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C20は、発光チップC1から番号順に発光チップC20までを含む。
発光チップC1〜C20の構成は同一であってよい。よって、発光チップC1〜C20をそれぞれ区別しないときは、発光チップCと呼ぶ。発光チップC1〜C20の配列についての詳細は後述する。
なお、本実施の形態では、発光チップCの数として、合計20個を用いたが、これに限定されない。
そして、発光装置65は、それぞれの発光チップCの発光素子を順に点灯させるために指定する信号(転送信号)を供給する転送信号供給回路66を備えている。さらに、発光チップCの発光素子の光量を補正するためのデータ(補正データ)を含む制御用データを格納した、例えば電気的書き換え可能ROM(EEPROM)などの不揮発性メモリで構成された記憶部材の一例としての光量補正データメモリ67を備えている。そして、発光装置65と制御部30の発光装置駆動回路33との間で信号の送受信を行うための接続部材の一例としてのコネクタ68を備えている。
なお、図3では、転送信号供給回路66、光量補正データメモリ67、コネクタ68を発光チップ実装基板62の発光チップCが設けられた側(表側)に並べて示しているが、これらのすべてまたはいずれかを発光チップ実装基板62の発光チップCが設けられた側と反対側(裏側)に設けてもよい。
発光チップCは、長方形の基板80の表面において、一長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光素子の一例としての発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極が設けられている。
なお、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは、発光サイリスタLと表記する。
前述したように、発光装置65の発光チップ実装基板62には、発光チップC1〜C20、転送信号供給回路66、光量補正データメモリ67、コネクタ68が搭載され、これらを接続する配線(ライン)が設けられている。
そして、コネクタ68は、発光装置駆動回路33に設けられた同じ構成のコネクタ34と、ケーブル35で接続されている。
なお、コネクタ68(コネクタ34も同様)の端子(PIN)の配列については後述する。
さらに、発光装置駆動回路33と発光装置65とで送受信される信号として、発光装置65の光量補正データメモリ67と発光装置駆動回路33とで補正データを送受信する一連の信号(SCK信号、SDA信号、WC信号)がある。これらの信号については後述する。
上記の信号以外に、発光装置駆動回路33から発光装置65に電位Vgaと基準電位Vsubが供給される。なお、電位Vgaおよび基準電位Vsubも信号として扱う。
なお、図4の発光装置駆動回路33およびケーブル35では、第1転送信号φ1および第2転送信号φ2に関連する部分を取り出して記載している。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように、それぞれの発光チップCの位置が設定されている。なお、図4の発光チップC1、C2、C3、…に、図3(b)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
これらの20個の発光チップC1〜C20は、それぞれ5個の発光チップで構成される組(発光チップ組#1〜#4)に分けられている。すなわち、発光チップC1〜C5が発光チップ組#1を構成し、発光チップC6〜C10が発光チップ組#2を構成する。他の発光チップ組#3、#4についても同様である。図4では、発光チップ組#1(発光チップC1〜C5)および発光チップ組#2の一部(発光チップC6〜C9)を示している。
転送信号供給回路66は8個の緩衝増幅器の一例としてのバッファ回路Buf1a〜Buf8aを備えている。バッファ回路Buf1a〜Buf8aは、例えばCMOSで構成された1つのICとして構成されている。
また、バッファ回路Buf1a〜Buf8aは、それぞれがイネーブル端子(OE)を備えたものであってもよい。本実施の形態では、イネーブル端子(OE)には常にイネーブル信号が供給されているとする。
発光チップ実装基板62には、コネクタ68のVsub端子(PIN)から発光チップCの基板80裏面に設けられた裏面電極(Vsub端子)に接続され、電位の基準となる基準電位Vsubを供給する電位ライン200aが設けられている。そして、発光チップ実装基板62には、コネクタ68のVga端子(PIN)からそれぞれの発光チップCに設けられたVga端子に接続され、発光チップCを駆動するための電位Vgaを供給する電位ライン200bが設けられている。
また、発光チップ実装基板62には、コネクタ68のφ2端子(PIN)から転送信号供給回路66の偶数番号のバッファ回路Buf2a、Buf4a、Buf6a、Buf8aのそれぞれの入力端子に共通に接続された第2転送信号ライン202が設けられている。第2転送信号ライン202は、転送信号供給回路66に第2転送信号φ2を送信する。
同様に、バッファ回路Buf3aの出力端子から、発光チップ組#2に属する発光チップC6〜C10のそれぞれのφ1端子に接続された第1転送信号ライン201−2が設けられている。そして、第1転送信号ライン201−2は、バッファ回路Buf3aが出力する第1転送信号φ1−2を、発光チップ組#2に属する発光チップC6〜C10のそれぞれのφ1端子に送信する。また、バッファ回路Buf4aの出力端子から、発光チップ組#2に属する発光チップC6〜C10のそれぞれのφ2端子に接続された第2転送信号ライン202−2が設けられている。そして、第2転送信号ライン202−2は、バッファ回路Buf4aが出力する第2転送信号φ2−2を、発光チップ組#2に属する発光チップC6〜C10のそれぞれのφ2端子に送信する。
バッファ回路Buf5a、Buf6aと発光チップ組#3との関係およびバッファ回路Buf7a、Buf8aと発光チップ組#4との関係も同様である。
そして、奇数番号のバッファ回路Buf1a、Buf3a、Buf5a、Buf7aの入力端子には、発光装置駆動回路33に設けられたバッファ回路Buf1から第1転送信号φ1が送信され、偶数番号のバッファ回路Buf2a、Buf4a、Buf6a、Buf8aの入力端子には、発光装置駆動回路33に設けられたバッファ回路Buf2から第2転送信号φ2が送信される。
なお、第1転送信号φ1、φ1−1、φ1−2、φ1−3、φ1−4および第2転送信号φ2、φ2−1、φ2−2、φ2−3、φ2−4をそれぞれ区別しないときは、転送信号と表記する。
よって、第1転送信号φ1−1、φ1−2、φ1−3、φ1−4の波形は、第1転送信号φ1と同じである。同様に、第2転送信号φ2−1、φ2−2、φ2−3、φ2−4の波形は、第2転送信号φ2と同じである。
すなわち、すべての発光チップCに、第1転送信号φ1と同じ波形の信号と、第2転送信号φ2と同じ波形の信号とが共通に送信される。
このことから、バッファ回路Buf1a〜Buf8aを設けずに、第1転送信号φ1および第2転送信号φ2をそれぞれ共通の配線(バス)により供給してもよいと考えられる。しかし、バッファ回路Buf1a〜Buf8aを設けるのは、バッファ回路の供給できる電流に制限があるためである。例えば、CMOSで構成されたバッファ回路の供給できる電流は30mAに制限されている。そこで、本実施の形態では、20個の発光チップCを4つの組に分け、それぞれの組にそれぞれ2個のバッファ回路(例えば発光チップ組#1にはバッファ回路Buf1aとBuf2a)を設けている。
次に、発光装置駆動回路33に設けられたコネクタ34、発光チップ実装基板62に設けられたコネクタ68における端子(PIN)の配列(PIN配列)について説明する。なお、これらのコネクタ34、68間を接続するケーブル35の配線の配列は同じである。以下では、コネクタ68のPIN配列として説明する。
図5は、コネクタ68におけるPIN配列の一例を示した図である。図5(a)はコネクタ68のPIN配列を、図5(b)は点灯信号φI部分のPIN配列を拡大して示した図である。なお、図5(b)では、コネクタ68に加え、発光装置駆動回路33、コネクタ34、ケーブル35、発光チップ実装基板62も示している。
ケーブル35は、前述したようにFFCである。FFCでは、複数の配線が予め定められたピッチで並行して配列されている。このため、コネクタ68およびコネクタ34のPIN配列も一列になっている。
なお、ノイズ低減を行うために、FFCにシールド層を設けることも考えられるが、本実施の形態の構成の方が安価にできる。
なお、図5(a)に示すグループIIIaにおいては、点灯信号φI1〜φI20は、昇順に並んでいるが、発光チップ実装基板62に点灯信号ライン204−1〜204−20が設けられやすいように、点灯信号φI1〜φI20の順番を変更してもかまわない。
図5(b)に示すように、点灯信号φI1〜φI20が送信されるグループIIIaにおいては、2個の点灯信号φI(例えば点灯信号φI15、φI16と点灯信号φI17、φI18)が、基準電位Vsubで挟まれて送信されている。
よって、発光サイリスタLを流れる電流は、発光装置駆動回路33の基準電位Vsubを供給する部分からコネクタ34、ケーブル35、コネクタ68を順に介して、発光チップCの発光サイリスタLに供給され、発光サイリスタLから、コネクタ68、ケーブル35、コネクタ34を順に介して、発光装置駆動回路33の点灯信号φIを供給する部分へと流れる。
なお、光量補正データが送信されるグループIaでは、例としてSCL(シリアル・クロック)と双方向のSDA(シリアル・データ)の2本の信号線(GNDは含まず)とで通信する同期式のシリアル通信であるI2Cバスを示している。なお、WC(ライト・コントロール)は、EEPROMなどの光量補正データメモリ67への光量補正データの書込を制御するための信号である。
また、SCK(シリアル・クロック)と単方向のSDI、SDO、CSとの4本の信号線(GNDは含まず)で通信する同期式のシリアル通信であるSPIバスなどを使用してもよい。
図6(a)に示すように、コネクタ68は一例として50個の端子(PIN)を備えている。
この図6に示したPIN配列においても、図5に示した場合と同様に、電流ループCLが小さく、点灯信号φIを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φIについて、基準電位Vsubとの配置が同じであるので、各点灯信号φIの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φIについて、発生するノイズの大きさに差が生じることが抑制されている。
なお、図6(a)に示すグループIIIaにおいては、点灯信号φI1〜φI20は、昇順に並んでいるが、発光チップ実装基板62に点灯信号ライン204−1〜204−20が設けられやすいように、点灯信号φI1〜φI20の順番を変更してもかまわない。
次に、光量補正データメモリ67について説明する。
図7は、光量補正データメモリ67の構成の一例を示した図である。
光量補正データメモリ67は、前述したようにEEPROMなどの不揮発性メモリで構成されている。本実施の形態では、図7に示すように、光量補正データメモリ67の記憶領域(メモリエリア)は、アドレスが異なる少なくとも2つのエリア(エリアAとエリアB)に分けられている。そして、エリアA(アドレス0000H〜アドレスX)およびエリアB(アドレスX〜アドレスY)には、それぞれが予め定められた発光装置65の使用条件1と使用条件2とにしたがって設定された光量補正データが格納されている。すなわち、発光装置65を使用条件1で使用する場合には、先頭アドレスを0000Hに設定して、エリアAに書き込まれた光量補正データを読み出す。一方、発光装置65を使用条件2で使用する場合には、先頭アドレスをアドレスXに設定して、エリアBに書き込まれた光量補正データを読み出す。
例えば、使用条件1をモノクロ印字の場合とし、使用条件2をカラー印字の場合とする。モノクロ印字の場合には、光量差による画質の劣化が目立たないため、エリアAに格納される光量補正データのビット数を少なくして、光量補正の処理時間を短くできる。一方、カラー印字の場合には、光量差による画質の劣化が現れやすいため、エリアBに格納される補正データのビット数を大きくして、光量補正の精度を高めることができる。
なお、本実施の形態では、光量補正データメモリ67のメモリエリアを2つのエリア(エリアAとエリアB)に分けたが、3以上のエリアに分けてもよい。発光装置65の使用条件に合わせて必要十分なサイズ(容量)以上であれば、各エリアの容量は必ずしも均等でなくとも構わない。
また、光量補正データは、隣接する複数の発光サイリスタL(例えば発光サイリスタL1と発光サイリスタL2の2個の発光サイリスタ)で共通の値を用いてもよい。隣接する発光サイリスタL間では、発光強度の差が小さいことから、例えば光量補正データをそれぞれの光量補正データの平均値として共通に用いうる。このようにすることで、光量補正データメモリ67において、光量補正データが占めるメモリエリアの容量が小さくなり、光量補正の処理時間も短くなる。
例えば256個の発光サイリスタLの発光チップCを20個用いる場合、光量補正データを8ビット(256レベル)とすると、隣接する2個の発光サイリスタLで光量補正データを共用した場合、光量補正データの容量は2560(A00H)バイトとなる。エリアAに、少なくとも2560(A00H)バイト以上の容量が必要となる。
一方、発光サイリスタL毎に光量補正データを準備する場合には、光量補正データの容量は5120(1400H)バイトとなる。この場合は、エリアAに、少なくとも5120(1400H)バイト以上の容量が必要となる。エリアBの開始アドレスを1400Hまたはこれ以上の値に設定することとなる。
上記においては、光量補正データメモリ67は、光量補正データを記憶するとしたが、光量補正データは一例であって、発光装置65を駆動する複数の駆動手段に対応して設定された、光量補正データ(補正値)を含んだ制御用データを記憶するものであっても構わない。
図8は、自己走査型発光素子アレイ(SLED:Self−scanning Light Emitting Device)が搭載された発光チップCの回路構成を示した等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)が設けられた位置を除き、発光チップC上のレイアウトに基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図3(b)と異なるが、説明の便宜上、図中左端としている。そして、基板80の裏面に設けられた裏面電極(Vsub端子)を、基板80の外に引き出して示している。
ここでは、コネクタ68との関係において発光チップCを説明するため、発光チップC1を例にする。そこで、図8において、発光チップCを発光チップC1(C)と表記する。なお、他の発光チップC2〜C20の構成は、発光チップC1と同じである。
そして、図8では、転送信号供給回路66およびコネクタ68は、発光チップC1に関連する部分を取り出して示している。
そして、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送素子列の一例としての転送サイリスタ列を備えている。
さらに、発光チップC1(C)は、抵抗Rgx1、Rgx2、Rgx3、…を備えている。
そして、発光サイリスタ列、転送サイリスタ列は、図8において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
発光サイリスタL、転送サイリスタTは、それぞれがゲート端子、アノード端子、カソード端子の3端子を有する半導体素子である。
転送サイリスタT、発光サイリスタLのそれぞれのアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(Vsub端子)を介して電位ライン200aに接続されている。この電位ライン200aは、発光装置駆動回路33からコネクタ68を介して基準電位Vsubが供給される。
一方、転送サイリスタTの配列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202−1が接続され、転送信号供給回路66のバッファ回路Buf2aの出力端子に接続されている。そして、バッファ回路Buf2aの入力端子は、第2転送信号ライン202を介して、コネクタ68に接続されている。そして、第2転送信号ライン202は、発光装置駆動回路33から第2転送信号φ2が送信され、第2転送信号ライン202−1は、第2転送信号φ2−1が送信される。すなわち、φ2端子には、第2転送信号φ2−1が送信される。
次に、発光装置65の動作について説明する。
前述したように、発光装置65は発光チップC1〜C20を備えている(図3、4参照)。
図4に示したように、基準電位Vsub、電位Vgaは、発光チップ実装基板62上のすべての発光チップC1〜C20に共通に供給される。前述したように、発光チップ組#1〜#4のそれぞれに送信される第1転送信号φ1−1、φ1−2、φ1−3、φ1−4の波形は、第1転送信号φ1と同じである。同様に、発光チップ組#1〜#4のそれぞれに送信される第2転送信号φ2−1、φ2−2、φ2−3、φ2−4の波形は、第2転送信号φ2と同じである。すなわち、第1転送信号φ1と同じ波形の信号(第1転送信号φ1−1、φ1−2、φ1−3、φ1−4)と第2転送信号φ2と同じ波形の信号(第2転送信号φ2−1、φ2−2、φ2−3、φ2−4)が、発光チップC1〜C20に共通(並列)に送信される。
一方、点灯信号φI1〜φI20は、発光チップC1〜C20のそれぞれに個別に送信される。点灯信号φI1〜φI20は、画像データに基づいて、各発光チップC1〜C20の発光サイリスタLを点灯または非点灯に設定する信号である。よって、点灯信号φI1〜φI20は、画像データによって相互に波形が異なることになる。
以上説明したように、発光チップC1〜C20は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、例えばGaAsやGaAlAsなどの化合物半導体において、p型の半導体層、n型の半導体層が繰り返して積層されて構成されるpnpn構造の半導体素子である。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有している。そして、サイリスタにおけるpn接合の順方向電位(拡散電位)Vdを一例として約1.5Vとする。
以下では、一例として発光チップCの裏面電極85(Vsub端子)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとする。
サイリスタのアノード端子は裏面電極85に供給される基準電位Vsub(「H」(0V))になっている。
本実施の形態では、発光装置65は負の電位で駆動される。なお、転送信号供給回路66、発光装置駆動回路33などにおいては、電位Vga(−3.3V)をGND(0V)に、基準電位Vsub(0V)をVcc(3.3V)にシフトさせて、正の電位で駆動するとしてもよい。
カソード端子の電位が基準電位Vsub(「H」(0V))で、アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタ(図9(b)の時刻t1)は、しきい電圧より低い電位(絶対値が大きい負の値)がカソード端子に印加されるとオン状態に移行(ターンオン)する(図9(b)の時刻t2)。
ここで、サイリスタのしきい電圧とは、カソード端子に印加される電圧であって、サイリスタがオフ状態からオン状態に移行することができる絶対値が最も小さい電圧である。サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vd(約1.5V)を引いた値である。よって、サイリスタは、ゲート端子の電位が約0Vのとき、しきい電圧は約−1.5Vとなる。すなわち、約−1.5Vより低い電位(負側に絶対値が大きい電位)がカソード端子に印加されると、サイリスタはターンオンする。また、ゲート端子の電位が約−1.5Vのとき、しきい電圧は約−3Vになる。
サイリスタがターンオンすると、アノード端子−カソード端子間に電流Iが流れた状態(オン状態)になる。そして、サイリスタがオン状態になると、ゲート端子の電位はアノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(「H」(0V))に設定しているので、ゲート端子の電位は約0Vになるとする。また、オン状態のサイリスタのカソード端子は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する(図9(b)の時刻t3)。
サイリスタは、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(約1.5V)を引いた値である約−1.5V(維持電圧)より低い電位(絶対値が大きい負の値)がカソード端子に継続的に印加され、サイリスタのオン状態を維持しうる電流(維持電流)が供給されると、オン状態が維持される(図9(b)の時刻t3から時刻t4の間)。
そして、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの明るさ(光束(単位時間当たりの光量))は、発光サイリスタLの発光領域の面積およびアノード端子−カソード端子間に流れる電流によって決まる。
図10は、発光装置65および発光チップCの動作を説明するためのタイミングチャートである。
図10では、発光チップC1の発光サイリスタL1〜L5の5個の発光サイリスタLの点灯または非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。前述したように、他の発光チップC2〜C20は、発光チップC1と並行して動作するため、発光チップC1の動作を説明すれば足りる。
なお、図10では、発光チップC1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を消灯(非点灯)としている。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持している。
ここで、第1転送信号φ1と第2転送信号φ2とを比較する。第2転送信号φ2は、第1転送信号φ1を期間T、時間軸上で後ろにずらしたものに当たる。
第1転送信号φ1は、期間T(1)および期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形および期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持している。
点灯信号φI1が「L」である時刻cから時刻dの期間が、発光サイリスタL1が点灯する点灯期間である。この点灯期間は、光量補正データメモリ67に格納された光量補正データに基づいて設定される。すなわち、発光装置駆動回路33が、発光チップC1の発光サイリスタL1に対して格納された光量補正データを読み出す。そして、この光量補正データに基づいて、点灯期間が設定される。このとき、点灯信号φI1が「H」に戻る時刻dを固定にして、光量補正データにより点灯信号φI1が「L」になる時刻cを設定してもよく、点灯信号φI1が「L」になる時刻cを固定にして、点灯信号φI1が「H」に戻る時刻dを設定してもよい。また、点灯信号φI1が「L」になる時刻cおよび点灯信号φI1が「H」に戻る時刻dの両方を設定してもよい。
光量補正を行うため、点灯期間(点灯信号φIが「L」になる時刻(例えば図10の点灯信号φI1の時刻c)または/および点灯信号φIが「H」になる時刻(例えば図10の点灯信号φI1の時刻d))は、それぞれの発光チップCの発光サイリスタLによって異なることになる。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置駆動回路33は、基準電位Vsubを「H」(0V)に、電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の発光チップ実装基板62上の電位ライン200aは「H」(0V)の基準電位Vsubに設定され、発光チップC1〜C20のそれぞれのVsub端子は「H」に設定される。同様に、電位ライン200bは「L」(−3.3V)に設定され、発光チップC1〜C20のそれぞれのVga端子は「L」に設定される。これにより、発光チップC1〜C20のそれぞれの電位線71は「L」に設定される。
なお、図10および以下における説明では、各端子の電位がステップ(階段)状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」(0V)に設定される。
なお、ゲート端子Gtはゲート端子Glに接続されているので、ゲート端子Glの電位は、ゲート端子Gtの電位と同じである。よって、転送サイリスタT、発光サイリスタLのしきい電圧は、ゲート端子Gt、Glの電位からpn接合の順方向電位Vd(約1.5V)を引いた値となる。すなわち、転送サイリスタT1、発光サイリスタL1のしきい電圧は約−3V、転送サイリスタT2、発光サイリスタL2のしきい電圧は約−4.5V、番号が3以上の転送サイリスタT、発光サイリスタLのしきい電圧は約−4.8Vとなっている。
図10に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65が動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子および電流制限抵抗R1を介して、第1転送信号線72の電位が「H」から「L」に移行する。すると、しきい電圧が約−3Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソード端子が接続された、番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が約−4.8Vであるのでターンオンできない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」であるのでターンオンできない。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する。
これにより、発光サイリスタL1のしきい電圧が約−1.5V、転送サイリスタT2、発光サイリスタL2のしきい電圧が約−3V、転送サイリスタT3、発光サイリスタL3のしきい電圧が約−4.5V、番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧が約−4.8Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により約−3Vよりも電位が上昇しているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は「H」であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」であるので、発光サイリスタLはいずれもターンオンしない。
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75が「H」から「L」に移行する。すると、しきい電圧が約−1.5Vである発光サイリスタL1がターンオンして、点灯(発光)する。これにより、点灯信号線75の電位が上昇する。なお、発光サイリスタL2はしきい電圧が約−3Vであるが、しきい電圧が約−1.5Vと高い(絶対値が小さい負の値である)発光サイリスタL1がターンオンして点灯信号線75の電位が約−3Vより上昇しているので、発光サイリスタL2はターンオンしない。
時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。すると、発光サイリスタL1は、アノード端子とカソード端子とがともに「H」になるのでターンオフして消灯(非点灯)する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が約−3Vになっているので、ターンオンする。これにより、ゲート端子Gt2(ゲート端子Gl2)の電位が約0V、ゲート端子Gt3(ゲート端子Gl3)の電位が約−1.5V、ゲート端子Gt4(ゲート端子Gl4)の電位が約−3Vになる。そして、番号が5以上のゲート端子Gt(ゲート端子Gl)の電位が「L」(−3.3V)になる。
時刻eの直後において、転送サイリスタT1、T2がオン状態にある。
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード端子とカソード端子とがともに「H」になって、ターンオフする。すると、ゲート端子Gt1(Gl1)の電位は、抵抗Rgx1を介して、電位線71の電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードDx1は、電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲート端子Gt2(ゲート端子Gl2)が約0Vである影響は、ゲート端子Gt1(ゲート端子Gl1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDxで接続されていたゲート端子Gtを有する転送サイリスタTは、しきい電圧が約−4.8Vになって、「L」(−3.3V)の第1転送信号φ1または第2転送信号φ2ではターンオンしなくなる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1または時刻eでの転送サイリスタT2と同様に、しきい電圧が約−3Vの転送サイリスタT3がターンオンする。時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
そして、オン状態の転送サイリスタTのゲート端子Gtにゲート端子Glが接続された発光サイリスタLは、しきい電圧が約−1.5Vであるので、点灯信号φIが「H」(0V)から「L」(-3.3V)に移行すると、ターンオンして点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯または非点灯に設定する。
このように、画像データに応じた点灯信号φIの波形を設定して、各発光サイリスタLの点灯または非点灯を制御している。
図11は、本実施の形態を用いない場合における制御部30、発光装置65の構成およびこれらの接続関係を示した図である。
本実施の形態を用いない場合の発光チップ実装基板62は、本実施の形態におけるバッファ回路Buf1a〜Buf8a(図4参照)で構成される転送信号供給回路66(図3参照)を搭載しない。その代わり、発光装置駆動回路33の内部にバッファ回路Buf1b〜Buf8bを備えている(後述する図12参照)。他の構成は、本実施の形態における図3と同様であるので説明を省略する。
前述したように、本実施の形態を用いない場合には、発光装置駆動回路33に第1転送信号φ1−1、φ1−2、φ1−3、φ1−4および第2転送信号φ2−1、φ2−2、φ2−3、φ2−4をそれぞれ送信するバッファ回路Buf1b〜Buf8bを備えている。なお、奇数番号のバッファ回路Buf1b、Buf3b、Buf5b(不図示)、Buf7bがそれぞれ第1転送信号φ1−1、φ1−2、φ1−3、φ1−4を送信し、偶数番号のバッファ回路Buf2b、Buf4b、Buf6b(不図示)、Buf8bがそれぞれ第2転送信号φ2−1、φ2−2、φ2−3、φ2−4を送信する。
そして、発光チップ実装基板62上には、コネクタ68の第1転送信号φ1−1、φ1−2、φ1−3、φ1−4および第2転送信号φ2−1、φ2−2、φ2−3、φ2−4を受信する端子(PIN)から、発光チップ組毎に発光チップCのφ1端子およびφ2端子に接続される第1転送信号ライン201−1、201−2、201−3(不図示)、201−4および第2転送信号ライン202−1、202−2、202−3(不図示)、202−4が設けられている。他の構成は、本実施の形態における図4と同様であるので説明を省略する。
ここでは、コネクタ68の端子(PIN)の総数は、図5で示した本実施の形態と同様に、40個であるとする。
図13(a)に示すように、40個の端子(PIN)は、4つのグループに分けられている。すなわち、PIN番号#1〜#3の光量補正データが送信されるグループIb(図5(a)のグループIaと同じ)、PIN番号#4〜#8の第1転送信号φ1−1〜φ1−4が送信されるグループIIb、PIN番号#9〜#34の点灯信号φI1〜φI20が送信されるグループIIIb、PIN番号#35〜#40の第2転送信号φ2−1〜φ2−4が送信されるグループIVbである。このように、本実施の形態を用いない場合でも、必要な信号(第1転送信号φ1−1、φ1−2、φ1−3、φ1−4、第2転送信号φ2−1、φ2−2、φ2−3、φ3−4、点灯信号φI1〜φI20)および基準電位Vsub、電位Vgaを40個の端子(PIN)に割り当てている。
もし、前段の転送サイリスタT(転送サイリスタT1)が、後段の転送サイリスタT(転送サイリスタT2)がオン状態に移行する前(図10の時刻dの前)にターンオフして、前段の転送サイリスタTのゲート端子Gt(ゲート端子Gt1)の電位が約−0.3Vより低くなると、後段の転送サイリスタT(転送サイリスタT2)のしきい電圧が「L」(−3.3V)より低くなる。すると、後段の転送サイリスタTに送信される転送信号(第2転送信号φ2(φ2−1))が「H」(0V)から「L」(−3.3V)に移行(図10の時刻e)しても、後段の転送サイリスタT(転送サイリスタT2)はターンオンできない。すなわち、転送サイリスタTのオン状態の転送(自己走査)が中断してしまう。
このとき、第1転送信号φ1−1、φ1−2、φ1−3、φ1−4または第2転送信号φ2−1、φ2−2、φ2−3、φ2−4が、転送サイリスタTのオン状態を維持する維持電圧(約−1.5V)より高い値になると、前述したように転送サイリスタTがターンオフする。これにより、転送サイリスタTのオン状態の転送(自己走査)が中断することになる。
本実施の形態を用いない場合では、転送サイリスタTの自己走査が中断することを抑制するため、発光装置駆動回路33のバッファ回路Buf1b〜Buf8bに、内部抵抗の小さい大電流用の高価なバッファ回路を用いることが求められていた。そして、ケーブル35の長さを短く設定することが求められていた。
このとき、転送サイリスタTがターンオンしたとき、バッファ回路Buf1b〜Buf8bの内部抵抗、ケーブル35の抵抗などにより、第1転送信号φ1−1、φ1−2、φ1−3、φ1−4、第2転送信号φ2−1、φ2−2、φ2−3、φ2−4が、「L」(−3.3V)を維持できず、高い値(「H」(0V)側)にシフトしてサイリスタの維持電圧より高くなってしまうと、オン状態の転送サイリスタTがターンオフしてオン状態の転送が中断することになる。
すなわち、本実施の形態を用いない場合は、たとえ発光装置65が試験により良品とされても、画像形成装置1の組み立ての際に、発光装置65と発光装置駆動回路33とが組み合わされて試験されたときに、正常に動作しないことがありうる。
上記のことから、本実施の形態では、発光装置駆動回路33のバッファ回路Buf1とBuf2および転送信号供給回路66のバッファ回路Buf1a〜Buf8aに、低価格な内部抵抗が高いバッファ回路を使用しうる。
さらに、図5(a)に示す本実施の形態では、電位Vgaの端子(PIN)数が4本、基準電位Vsubの端子(PIN)数が11本と、図12(a)に示す本実施の形態を用いない場合における電位Vgaの端子(PIN)数が3本、基準電位Vsubの端子(PIN)数が6本より、大きく増えている。これにより、発光装置65の電位がより安定している。
バッファ回路Buf1a〜Buf8aのそれぞれの出力端子から送信される信号(第1転送信号φ1−1、φ1−2、φ1−3、φ1−4、第2転送信号φ2−1、φ2−2、φ2−3、φ2−4)の電位レベルがノイズによって変動をすることを抑制するために、バッファ回路Buf1a〜Buf8aのそれぞれの出力端子に高周波成分をカットする高域遮断フィルタ(ローパスフィルタ)を設けることが好ましい。なお、図14では、バッファ回路Buf1a〜Buf8aをBufと、第1転送信号φ1−1、φ1−2、φ1−3、φ1−4をφ1−xと、第2転送信号φ2−1、φ2−2、φ2−3、φ2−4をφ2−xと表記する。
高域遮断フィルタとしては、図14(a)に示すコンデンサ(F)を出力端子に設けた構成、図14(b)、(c)に示すコンデンサ(F)と抵抗(R)とを組み合わせて出力端子に設けた構成、図14(d)、(e)に示すコンデンサ(F)とインダクタンス(L)とを組み合わせて出力端子に設けた構成が用いうる。
図14(d)、(e)に示すコンデンサ(F)とインダクタンス(L)を組み合わせた構成は、出力端子から出力される信号のレベル(振幅)が、抵抗(R)により電位降下することが抑制される。
第1の実施の形態では、発光チップ実装基板62上に1個の転送信号供給回路66を設けた(図3参照)。ICの電源ピンまたはGNDピンの電流制限も存在するために、バッファ回路に流れる電流が大きい場合には、IC中のバッファ回路数が少ないICを選択する必要がある。第2の実施の形態では、4個の転送信号供給回路66−1〜66−4を設けている。以下では、異なる部分を説明し、第1の実施の形態と同様な部分の説明を省略する。
図15は、第2の実施の形態における制御部30、発光装置65の構成およびこれらの接続関係を示した図である。
図15では、4個の転送信号供給回路66−1〜66−4をそれらが転送信号を供給する発光チップ組の近傍に配置している。すなわち、転送信号供給回路66−1はバッファ回路Buf1aとBuf2a(不図示)とを備え、発光チップC1〜C5により構成される発光チップ組#1の近傍に配置され、第1転送信号φ1−1と第2転送信号φ2−1とを送信する。転送信号供給回路66−2はバッファ回路Buf3aとBuf4a(不図示)とを備え、発光チップC6〜C10により構成される発光チップ組#2の近傍に配置され、第1転送信号φ1−2と第2転送信号φ2−2とを送信する。転送信号供給回路66−3はバッファ回路Buf5aとBuf6a(不図示)とを備え、発光チップC11〜C15により構成される発光チップ組#3の近傍に配置され、第1転送信号φ1−3と第2転送信号φ2−3とを送信する。転送信号供給回路66−4はバッファ回路Buf7aとBuf8a(不図示)とを備え、発光チップC16〜C20により構成される発光チップ組#4の近傍に配置され、第1転送信号φ1−4と第2転送信号φ2−4とを送信する。
第1の実施の形態および第2の実施の形態では、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2との2相で駆動されるとしたが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。
Claims (9)
- 複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、
前記複数の発光チップを実装する実装基板と、
前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、発光装置駆動回路から入力された転送信号に基づいて、当該複数の発光チップに出力する緩衝増幅器と、を備え、
前記緩衝増幅器は、前記発光装置駆動回路が出力した転送信号に対して、ロジックレベルにおけるハイレベルとローレベルとの関係を維持するように調整することを特徴とする発光装置。 - 前記複数の発光チップは、それぞれが少なくとも1個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項1に記載の発光装置。
- 前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置の駆動に用いうる複数の駆動手段のそれぞれに対して設定された光量を補正する補正値を含む制御用データの組を、当該複数の駆動手段のそれぞれに対応するように複数格納する記憶部材をさらに備えることを特徴とする請求項1または2に記載の発光装置。
- 前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。
- 前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項4に記載の発光装置。
- 複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、発光装置駆動回路から入力された転送信号に基づいて、当該複数の発光チップに出力する緩衝増幅器と、を備えた発光手段と、
前記発光手段から照射される光を結像させる光学手段と、を備え、
前記発光手段における前記緩衝増幅器は、前記発光装置駆動回路が出力した転送信号に対して、ロジックレベルにおけるハイレベルとローレベルとの関係を維持するように調整することを特徴とするプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、発光装置駆動回路から入力された転送信号に基づいて、当該複数の発光チップに出力する緩衝増幅器と、を備えた発光手段と、
前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、
前記発光手段から照射される光を結像させる光学手段と、
前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、
前記発光手段における前記緩衝増幅器は、前記発光装置駆動回路が出力した転送信号に対して、ロジックレベルにおけるハイレベルとローレベルとの関係を維持するように調整することを特徴とする画像形成装置。 - 前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記駆動手段を含む、当該発光手段の駆動に用いうる複数の駆動手段のそれぞれに対して設定された光量を補正する補正値を含む制御用データの組を、当該複数の駆動手段のそれぞれに対応するように複数格納する記憶部材をさらに備え、
前記駆動手段は、前記記憶部材に格納された複数の前記制御用データの組から、当該駆動手段に対して設定された補正値を読み出し、当該補正値に基づいて、前記点灯信号を送信することを特徴とする請求項7に記載の画像形成装置。 - 前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項7または8に記載の画像形成装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085825A JP5874190B2 (ja) | 2011-04-07 | 2011-04-07 | 発光装置、プリントヘッドおよび画像形成装置 |
US13/292,288 US8692860B2 (en) | 2011-04-07 | 2011-11-09 | Light emitting device, print head, and image forming apparatus |
AU2011254015A AU2011254015B2 (en) | 2011-04-07 | 2011-12-14 | Light emitting device, print head, and image forming apparatus |
KR1020110144544A KR101632003B1 (ko) | 2011-04-07 | 2011-12-28 | 발광 장치, 프린트 헤드, 및 화상 형성 장치 |
CN201210005802.2A CN102738192B (zh) | 2011-04-07 | 2012-01-10 | 发光装置、打印头、和图像形成设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085825A JP5874190B2 (ja) | 2011-04-07 | 2011-04-07 | 発光装置、プリントヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012218280A JP2012218280A (ja) | 2012-11-12 |
JP5874190B2 true JP5874190B2 (ja) | 2016-03-02 |
Family
ID=46965783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011085825A Active JP5874190B2 (ja) | 2011-04-07 | 2011-04-07 | 発光装置、プリントヘッドおよび画像形成装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8692860B2 (ja) |
JP (1) | JP5874190B2 (ja) |
KR (1) | KR101632003B1 (ja) |
CN (1) | CN102738192B (ja) |
AU (1) | AU2011254015B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015073954A1 (en) * | 2013-11-15 | 2015-05-21 | Virginia Electronic & Lighting, L.L.C. | Led signal lamp |
KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
JP6544180B2 (ja) * | 2015-09-29 | 2019-07-17 | ブラザー工業株式会社 | 露光装置およびその制御方法ならびに露光装置における制御装置に適用されるコンピュータプログラム |
CN105206228B (zh) * | 2015-10-16 | 2018-01-02 | 矽恩微电子(厦门)有限公司 | 亮度线性变化自行调节的led扫描阵列驱动芯片和调节方法 |
CN112564790B (zh) * | 2020-12-24 | 2021-12-14 | 国网河南省电力公司信息通信公司 | 一种物理光信号流向智能图形化管理系统 |
EP4286952A1 (en) * | 2022-05-27 | 2023-12-06 | Canon Kabushiki Kaisha | Image forming apparatus |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3219263B2 (ja) * | 1995-05-23 | 2001-10-15 | キヤノン株式会社 | 発光装置 |
JP2000190488A (ja) * | 1998-12-25 | 2000-07-11 | Seiko Epson Corp | インクジェット式記録装置 |
JP4362946B2 (ja) * | 2000-01-07 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイを用いた光書込みヘッド |
JP4395674B2 (ja) | 1999-09-21 | 2010-01-13 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
JP2004122584A (ja) | 2002-10-02 | 2004-04-22 | Canon Inc | 電子機器及びフラットケーブル実装方法及びフラットケーブル実装部材 |
JP4548054B2 (ja) * | 2004-09-09 | 2010-09-22 | 富士ゼロックス株式会社 | 発光装置、画像形成装置、および濃度むら補正方法 |
JP2007125785A (ja) * | 2005-11-04 | 2007-05-24 | Fuji Xerox Co Ltd | プリントヘッド、プリントヘッドの点灯制御装置、画像形成装置 |
JP2007223166A (ja) * | 2006-02-23 | 2007-09-06 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 |
JP2007307724A (ja) | 2006-05-16 | 2007-11-29 | Canon Inc | 画像形成装置 |
JP5200360B2 (ja) | 2006-09-29 | 2013-06-05 | 富士ゼロックス株式会社 | 露光装置および画像形成装置 |
TWI370515B (en) * | 2006-09-29 | 2012-08-11 | Megica Corp | Circuit component |
JP4811450B2 (ja) | 2008-11-11 | 2011-11-09 | 富士ゼロックス株式会社 | 発光装置、発光素子チップ |
JP5493386B2 (ja) * | 2009-02-25 | 2014-05-14 | 富士ゼロックス株式会社 | 露光装置、画像形成装置、露光制御プログラム |
JP5325044B2 (ja) * | 2009-08-19 | 2013-10-23 | 株式会社沖データ | 画像形成装置 |
-
2011
- 2011-04-07 JP JP2011085825A patent/JP5874190B2/ja active Active
- 2011-11-09 US US13/292,288 patent/US8692860B2/en active Active
- 2011-12-14 AU AU2011254015A patent/AU2011254015B2/en not_active Ceased
- 2011-12-28 KR KR1020110144544A patent/KR101632003B1/ko active IP Right Grant
-
2012
- 2012-01-10 CN CN201210005802.2A patent/CN102738192B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
AU2011254015B2 (en) | 2013-02-07 |
US8692860B2 (en) | 2014-04-08 |
CN102738192A (zh) | 2012-10-17 |
AU2011254015A1 (en) | 2012-10-25 |
JP2012218280A (ja) | 2012-11-12 |
CN102738192B (zh) | 2017-03-01 |
US20120256998A1 (en) | 2012-10-11 |
KR101632003B1 (ko) | 2016-06-21 |
KR20120115077A (ko) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5874190B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
CN107544223B (zh) | 打印头和图像形成设备 | |
JP5402456B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
EP2368715A2 (en) | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus | |
JP6225723B2 (ja) | 光走査ヘッド、画像処理装置、光量補正制御プログラム | |
JP4614017B1 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP4710941B2 (ja) | 画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2010111085A (ja) | 発光素子ヘッド、発光素子チップおよび画像形成装置 | |
JP2012206332A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP4798235B2 (ja) | 発光装置、露光装置および画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
WO2020004422A1 (ja) | 画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012040728A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5874190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |