JP2020049720A - 発光装置、光源装置、プリントヘッド及び画像形成装置 - Google Patents

Abstract

【課題】ゲートの電圧を変更しない場合に比べて、発光サイリスタの発光量が安定するまでの時間を短縮する。【解決手段】発光装置は、アノード、カソード及びゲートを有し、アノードとカソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタＬと、複数の発光サイリスタの内の少なくとも１つの発光サイリスタがオフ状態からオン状態に移行すると、複数の発光サイリスタの各々のゲートの電圧を、点灯開始電圧と発光サイリスタのオン状態電圧との間の電圧に設定するゲート電圧設定手段と、を備える。【選択図】図５

Description

本発明は、発光装置、光源装置、プリントヘッド及び画像形成装置に関する。

特許文献１には、それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて前記複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、それぞれが、前記複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの前記第２ゲートと後の転送サイリスタの前記第１ゲートとの間に設けられ、当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する複数の直列に接続された三端子スイッチ素子及び抵抗と、前記複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの前記カソード又は前記アノードのいずれか一方がそれぞれ接続されたＮ個の転送信号線と、を備えた発光部品が記載されている。

特許文献２には、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、前記複数の発光サイリスタの前記カソード又は前記アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、前記点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、前記分流サイリスタと前記複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように前記点灯信号線の電圧を設定できる発光部品が記載されている。

特開２０１５−７４１７８号公報 特開２０１５−７４１８０号公報

複数の発光サイリスタを並列接続し、予め定められた発光サイリスタを点灯させて光源として利用する場合、発光サイリスタからの光量調整は発光量が安定した時間領域における点灯時間の調整で行われる。しかし、並列接続した発光サイリスタによる寄生容量の影響により、点灯を開始してから発光量が安定するまでに時間がかかっていた。
本発明は、ゲートの電圧を変更しない場合に比べて、発光サイリスタの発光量が安定するまでの時間を短縮することを目的とする。

請求項１に記載の発明は、アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、複数の前記発光サイリスタの内の少なくとも１つの当該発光サイリスタがオフ状態からオン状態に移行すると、複数の当該発光サイリスタの各々のゲートの電圧を、前記点灯開始電圧と当該発光サイリスタのオン状態電圧との間の電圧に設定するゲート電圧設定手段と、を備える発光装置である。
請求項２に記載の発明は、前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第１の寄生容量と、ゲートとアノードとの間の第２の寄生容量との関係によって設定することを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記ゲートに設定される前記電圧は、前記点灯開始電圧と前記オン状態電圧との差が、前記第１の寄生容量と前記第２の寄生容量との比で分圧された値であることを特徴とする請求項２に記載の発光装置である。
請求項４に記載の発明は、前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、前記点灯電圧線と前記点灯開始電圧を供給する電源線との間に直列接続され、接続点が当該ゲートに接続された直列抵抗により設定することを特徴とする請求項２に記載の発光装置である。
請求項５に記載の発明は、前記直列抵抗の抵抗値は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第１の寄生容量と、ゲートとアノードとの間の第２の寄生容量との比で設定されていることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、複数の前記発光サイリスタの各々の前記ゲートの電圧を、オン状態の発光サイリスタのゲートの電圧に追従させて、当該ゲートを疑似的にフロート状態に設定するゲート電圧設定手段と、を備える発光装置である。
請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の発光装置を含む発光部と、前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、を備え、前記転送部に含まれる転送素子がオン状態になることにより、前記発光部に含まれる発光サイリスタがオン状態に移行可能になることを特徴とする光源装置である。
請求項８に記載の発明は、請求項１乃至６のいずれか１項に記載の発光装置を含む発光部と、前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、前記発光部と前記転送部との間に、当該転送部に含まれる複数の前記転送素子の各々と接続され、且つ、当該発光部に含まれる複数の前記発光サイリスタの各々と接続される複数の設定素子を含む設定部と、を備え、前記設定素子は、接続された転送素子がオン状態になることでオン状態に移行可能になり、オン状態になることで接続された発光サイリスタをオン状態に設定させることを特徴とする発光装置である。
請求項９に記載の発明は、複数の前記発光部と複数の前記設定部とを備え、前記転送部に含まれる前記転送素子は、複数の前記設定部の各々の前記設定素子に接続され、複数の前記設定部の各々の前記設定素子は、複数の前記発光部の各々の発光サイリスタに接続されていることを特徴とする請求項８に記載の発光装置である。
請求項１０に記載の発明は、請求項７から９に記載の発光装置と、前記発光装置から出射される光を結像させる光学手段と、を備えるプリントヘッドである。
請求項１１に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、請求項１０に記載のプリントヘッドを備え、前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備える画像形成装置である。

請求項１の発明によれば、ゲートの電圧を変更しない場合に比べて、発光サイリスタの発光量が安定するまでの時間が短縮できる。
請求項２の発明によれば、寄生容量の関係で設定しない場合に比べ、ゲート電圧の設定が容易になる。
請求項３の発明によれば、寄生容量の比で設定しない場合に比べ、ゲート電圧の設定がさらに容易になる。
請求項４の発明によれば、直列抵抗により設定しない場合に比べ、回路構成が複雑になることが抑制される。
請求項５の発明によれば、寄生容量の比で直列抵抗を設定しない場合に比べ、回路設計がしやすくなる。
請求項６の発明によれば、フロート状態にしない場合に比べ、発光サイリスタの発光量が安定するまでの時間が短縮できる。
請求項７の発明によれば、転送部を備えない場合に比べ、発光装置の駆動が容易になる。
請求項８の発明によれば、点灯信号を変化させる場合に比べ、点灯制御が容易になる。
請求項９の発明によれば、複数の設定素子に接続されていない場合に比べ、発光サイリスタの点灯が高速制御される。
請求項１０の発明によれば、ゲートの電圧を変更しない場合に比べて、プリントヘッドの発光量が安定するまでの時間が短縮できる。
請求項１１の発明によれば、ゲートの電圧を変更しない場合に比べて、画像形成の時間が短縮できる。

第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 第１の実施の形態が適用される発光装置の一例の上面図である。 第１の実施の形態が適用される発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線（ライン）の構成の一例を示す図である。 第１の実施の形態が適用される発光チップの構成を説明する等価回路図の一例である。 発光チップにおける転送サイリスタ及び結合トランジスタの部分を説明する図である。（ａ）は、等価回路、（ｂ）は、断面構造である。 発光チップの動作を説明するタイミングチャートである。 比較例として示す発光チップの構成を説明する等価回路図の一例である。 比較例として示す発光チップの発光サイリスタの部分（発光部）の等価回路である。（ａ）は、発光サイリスタを個別に示す等価回路、（ｂ）は、発光サイリスタを集約した等価回路である。 比較例として示す発光チップにおける発光サイリスタを点灯させる前後の動作を説明する図である。（ａ）は、点灯前の状態、（ｂ）は、点灯直後の状態、（ｃ）は、定常状態、（ｄ）は、発光電流の時間に対する変化を示す。 第１の実施の形態が適用される発光チップの発光サイリスタの部分（発光部）の等価回路である。（ａ）は、発光サイリスタを個別に示す等価回路、（ｂ）は、発光サイリスタを集約した等価回路である。 第１の実施の形態が適用される発光チップにおける発光サイリスタを点灯させる前後の動作を説明する図である。（ａ）は、点灯前の状態、（ｂ）は、点灯直後の状態、（ｃ）は、定常状態、（ｄ）は、発光電流の時間に対する変化を示す。 露光に使用可能な範囲を説明する図である。（ａ）は、第１の実施の形態が適用される発光チップの場合、（ｂ）は、比較例として示す発光チップの場合である。 発光チップの変形例である発光チップの構成を説明する等価回路図の一例である。 発光チップの他の変形例である発光チップの構成を説明する等価回路図の一例である。 第２の実施の形態が適用される発光チップの構成を説明する等価回路図の一例である。 発光チップの動作を説明するタイミングチャートである。 比較例として示す発光チップの構成を説明する等価回路図の一例である。 比較例として示す発光チップにおける発光サイリスタを点灯させる前後の動作を説明する図である。（ａ）は、点灯前の状態、（ｂ）は、点灯直後の状態、（ｃ）は、定常状態、（ｄ）は、発光電流の時間に対する変化を示す。 第２の実施の形態が適用される発光チップにおける発光サイリスタを点灯させる前後の動作を説明する図である。（ａ）は、点灯前の状態、（ｂ）は、点灯直後の状態、（ｃ）は、定常状態、（ｄ）は、発光電流の時間に対する変化を示す。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により予め定められた波長の光を照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録用紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列して発光素子アレイとしたＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ（ＳＬＥＤ）を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。

以下に述べるサイリスタとは、アノード、カソード、及び少なくとも１つのゲートを有し、一定以上の電圧がゲートに印加されている状態でアノードとカソードとの間に電圧が印加されることによりオン状態となり、保持電流以上の電流がアノードとカソード間に流れている間はオン状態を維持する素子である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
（画像形成装置１）
図１は、第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、画像形成プロセス部１０と、画像出力制御部３０と、画像処理部４０とを備える。画像形成プロセス部１０は、各色の画像データに対応して画像形成を行なう。画像出力制御部３０は、画像形成プロセス部１０を制御する。画像処理部４０は、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す。

画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備える。この画像形成ユニット１１は、一例として４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、感光体ドラム１２と帯電器１３とプリントヘッド１４と現像器１５とを備える。感光体ドラム１２は、像保持体の一例であって、静電潜像を形成してトナー像を保持する。帯電器１３は、帯電手段の一例であって、感光体ドラム１２の表面を予め定められた電圧で帯電する。プリントヘッド１４は、露光手段の一例であって、帯電器１３によって帯電された感光体ドラム１２を露光する。現像器１５は、現像手段の一例であって、プリントヘッド１４によって得られた静電潜像を現像する。

画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、用紙搬送ベルト２１と駆動ロール２２と転写ロール２３と定着器２４とを備える。用紙搬送ベルト２１は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する。駆動ロール２２は、用紙搬送ベルト２１を駆動させるロールである。転写ロール２３は、感光体ドラム１２のトナー像を記録用紙２５に転写させる。定着器２４は、転写手段の一例であって、記録用紙２５にトナー像を定着させる。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印ａ方向に回転しながら、帯電器１３により予め定められた電圧に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱及び圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。

（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。プリントヘッド１４は、ハウジング６１と光出射装置６５とロッドレンズアレイ６４を備える。光出射装置６５は、発光手段の一例であって、複数の発光素子（第１の実施の形態では、発光サイリスタ）を有する光源部６３を備える。ロッドレンズアレイ６４は、光学手段の一例であって、光源部６３から出射された光を感光体ドラム１２の表面に結像させて感光体ドラム１２を露光する。
光出射装置６５は、前述した光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、光源部６３の発光素子の光を出射する面である発光面がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。

（光出射装置６５）
図３は、第１の実施の形態が適用される光出射装置６５の一例の上面図である。
図３に示す光出射装置６５における光源部６３は、回路基板６２上に、一例として２０個の発光チップＵ１〜Ｕ２０を備える。そして、発光チップＵ１〜Ｕ２０は、主走査方向であるＸ方向に二列に千鳥に配置して構成されている。発光チップＵは、光源装置の一例である。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップＵ１〜Ｕ２０は、発光チップＵ１から番号順に発光チップＵ２０までを含む。

発光チップＵ１〜Ｕ２０の構成は同じであってよい。よって、発光チップＵ１〜Ｕ２０をそれぞれ区別しないときは、発光チップＵと表記する。なお、第１の実施の形態では、発光チップＵの数として、合計２０個を用いたが、これに限定されない。

光出射装置６５は、光源部６３を駆動する信号発生回路１１０を備える。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。なお、光出射装置６５が信号発生回路１１０を搭載していなくともよい。このときは、信号発生回路１１０は、光出射装置６５の外部に設けられ、発光チップＵ１〜Ｕ２０を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、光出射装置６５は信号発生回路１１０を備えているとして説明する。
発光チップＵ１〜Ｕ２０の配列についての詳細は後述する。

図４は、第１の実施の形態が適用される発光チップＵの構成、光出射装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成の一例を示す図である。図４（ａ）は発光チップＵの構成を示し、図４（ｂ）は光出射装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を示している。

はじめに、図４（ａ）に示す発光チップＵの構成を説明する。
発光チップＵは、一例として表面形状が長方形である半導体の基板８０上に設けられた半導体積層体（後述する図６参照）により構成されている。そして、基板８０の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子（第１の実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＵは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇ端子、ＶＩ端子、φＷａ端子、φＷｂ端子及びφＲ端子）を備える。なお、これらの端子は、基板８０の一端部からφＷａ端子、φ１端子、ＶＩ端子及びＶｇ端子の順に設けられ、基板８０の他端部からφＲ端子、φＷｂ端子及びφ２端子の順に設けられている。そして、発光部１０２は、Ｖｇ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８５（後述する図６参照）が設けられている。

なお、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されていてもよい。例えば、発光素子の発光面を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分又は数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、又は複数の発光素子毎に、ジグザグに配置されていてもよい。

次に、図４（ｂ）により、光出射装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を説明する。
前述したように、光出射装置６５の回路基板６２には、信号発生回路１１０及び２０個の発光チップＵが搭載され、信号発生回路１１０と各発光チップＵとを接続する配線（ライン）が設けられている。なお、図４（ｂ）では、発光チップＵ１〜Ｕ９までを示している。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０は、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号を受信する。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、転送信号発生部１２０と、設定信号発生部１３０と、消灯信号発生部１４０と、点灯電圧供給部１５０と、基準電圧供給部１６０と、電源電圧供給部１７０とを備える。

転送信号発生部１２０は、各種の制御信号に基づき、転送信号φ１、φ２を、各発光チップＵに送信する。転送信号φ１、φ２は、全発光チップＵに共通に送信される。つまり、２０個の発光チップＵは、並行に動作する。なお、転送信号φ１、φ２をそれぞれ区別しないときは転送信号と表記することがある。

設定信号発生部１３０は、画像データ及び各種の制御信号に基づき、発光チップＵ１〜Ｕ２０における発光素子を点灯対象に設定する設定信号φＷａ１、φＷｂ１、φＷａ２、φＷｂ２、…、φＷａ２０、φＷｂ２０を、発光チップＵ１〜Ｕ２０に送信する。ここでは、発光チップＵ１に対して、２個の設定信号φＷａ１、φＷｂ１を送信する。他の発光チップＵ２〜Ｕ２０についても同様である。なお、発光チップＵ毎に区別しない場合には、設定信号φＷａ、φＷｂと表記する。よって、設定信号発生部１３０は、２０個の設定信号φＷａと、２０個の設定信号φＷｂとを送信する。さらに、設定信号φＷａと設定信号φＷｂとを区別しない場合には、設定信号φＷと表記することがある。

消灯信号発生部１４０は、点灯状態（発光状態又はオン状態と表記することもある。）にある発光素子を消灯状態（非点灯状態、非発光状態又はオフ状態と表記することがある。）に設定する消灯信号φＲを送信する。消灯信号φＲは、各発光チップＵに共通に送信される。つまり、２０個の発光チップＵは、一斉に消灯状態に移行する。

点灯電圧供給部１５０は、発光素子に点灯のための電流を供給するための点灯電圧ＶＩを各発光チップＵに共通に供給する。
基準電圧供給部１６０は、接地電圧（ＧＮＤ）など、電圧の基準となる基準電圧Ｖｓｕｂを各発光チップＵに共通に供給する。
電源電圧供給部１７０は、各発光チップＵを駆動する電源電圧Ｖｇを各発光チップＵに共通に供給する。

次に、発光チップＵ１〜Ｕ２０の配列について説明する。
奇数番号の発光チップＵ１、Ｕ３、Ｕ５、…は、それぞれにおける基板８０の長辺方向に間隔を設けて一列に配列されている（図４の上側）。偶数番号の発光チップＵ２、Ｕ４、Ｕ６、…も、同様にそれぞれの基板８０の長辺方向に間隔を設けて一列に配列されている（図４の下側）。そして、奇数番号の発光チップＵ１、Ｕ３、Ｕ５、…と偶数番号の発光チップＵ２、Ｕ４、Ｕ６、…とは、発光チップＵに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥に配列されている。そして、発光チップＵ間においても発光素子が主走査方向（Ｘ方向）に予め定められた間隔で並ぶように設定されている。なお、図４（ｂ）の発光チップＵ１、Ｕ２、Ｕ３、…には、図４（ａ）に示した発光部１０２の発光素子の並び（第１の実施の形態における発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＵ１〜Ｕ２０とを接続する配線（ライン）について説明する。
回路基板６２には、基準電圧供給部１６０と各発光チップＵの基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）とを接続する電源ライン２００ａが設けられている。電源ライン２００ａは、基準電圧供給部１６０から各発光チップＵに基準電圧Ｖｓｕｂを供給する。
また、回路基板６２には、電源電圧供給部１７０と各発光チップＵに設けられたＶｇ端子とを接続する電源ライン２００ｂが設けられている。電源ライン２００ｂは、電源電圧供給部１７０から各発光チップＵに電源電圧Ｖｇを供給する。

そして、回路基板６２には、転送信号発生部１２０と各発光チップＵのφ１端子と接続する転送信号ライン２０１と、転送信号発生部１２０と各発光チップＵのφ２端子と接続する転送信号ライン２０２とが設けられている。転送信号ライン２０１は、転送信号発生部１２０から各発光チップＵに転送信号φ１を送信し、転送信号ライン２０２は、転送信号発生部１２０から各発光チップＵに転送信号φ２を送信する。

さらに、回路基板６２には、設定信号発生部１３０と発光チップＵ１のφＷａ端子及びφＷｂとを各々接続する設定信号ライン２０３ａ−１、２０３ｂ−１が設けられている。設定信号ライン２０３ａ−１、２０３ｂ−１は、設定信号発生部１３０から発光チップＵ１に設定信号φＷａ１、φＷｂ１を送信する。なお、他の発光チップＵ２〜Ｕ２０に対しても同様である。つまり、設定信号φＷａ１〜φＷａ２０を送信する設定信号ライン２０３ａ−１〜２０３ａ−２０と、設定信号φＷｂ１〜φＷｂ２０を送信する設定信号ライン２０３ｂ−１〜２０３ｂ−２０が設けられている。

そして、回路基板６２には、消灯信号発生部１４０と各発光チップＵのφＲ端子と接続する消灯信号ライン２０４が設けられている。消灯信号ライン２０４は、消灯信号発生部１４０から各発光チップＵに消灯信号φＲを送信する。

さらに、回路基板６２には、点灯電圧供給部１５０と各発光チップＵのＶＩ端子とを接続する点灯電圧供給ライン２０５が設けられている。点灯電圧供給ライン２０５は、点灯電圧供給部１５０から各発光チップＵに点灯電圧ＶＩを供給する。

基準電圧Ｖｓｕｂ、電源電圧Ｖｇ、点灯電圧ＶＩは、回路基板６２上の各発光チップＵに共通に供給される。転送信号φ１、φ２及び消灯信号φＲも、各発光チップＵに共通（並列）に送信される。
一方、設定信号φＷａ、φＷｂは、各発光チップＵに個別に送信される。

なお、光出射装置６５が信号発生回路１１０を備えない場合には、回路基板６２上に設けられた電源ライン２００ａ、２００ｂ、転送信号ライン２０１、２０２、設定信号ライン２０３ａ−１、２０３ｂ−１〜２０３ａ−２０、２０３ｂ−２０、消灯信号ライン２０４及び点灯電圧供給ライン２０５は、信号発生回路１１０の代わりに設けられたコネクタなどに接続される。そして、これらのラインは、コネクタなどに接続されるケーブルにより、回路基板６２の外部に設けられた信号発生回路１１０に接続される。

（発光チップＵ）
図５は、第１の実施の形態が適用される発光チップＵの構成を説明する等価回路図の一例である。図５において、以下で説明する各素子は、広く用いられる回路記号にて表記している。なお、各端子（φ１端子、φ２端子、φＷａ端子、φＲ端子、ＶＩ端子、Ｖｇ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示している。そして、Ｖｓｕｂ端子は、裏面電極８５として基板８０の裏面に設けられている。
ここでは、信号発生回路１１０との関係において発光チップＵ１を例に、発光チップＵを説明する。そこで、図５では発光チップＵ１（Ｕ）と表記するが、以下では、発光チップＵと表記する。他の発光チップＵ２〜Ｕ２０の構成は、発光チップＵ１と同じである。

発光チップＵは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…、設定サイリスタＷ１、Ｗ２、Ｗ３、…、設定トランジスタＱｗ１、Ｑｗ２、Ｑｗ３、…を備える。図５において、左側から、番号を付している。なお、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しない場合には、発光サイリスタＬと表記する。他についても同様とする。転送サイリスタＴ、結合トランジスタＱｔ、設定サイリスタＷ、設定トランジスタＱｗは、発光サイリスタＬの配列（図４（ａ）参照）に沿って、配列されている。
転送サイリスタＴ及び結合トランジスタＱｔを含む部分が、転送部１０１、発光サイリスタＬを含む部分が、発光部１０２、設定サイリスタＷ及び設定トランジスタＱｗを含む部分が設定部１０３である。転送サイリスタＴが転送素子の一例であり、設定サイリスタＷが、設定素子の一例である。第１の実施の形態においては、発光部１０２に含まれる発光サイリスタＬと抵抗ＲＩ１、ＲＩ２、Ｒｄ１ａ、Ｒｄ２ａ、Ｒｄ１ｂ、Ｒｄ２ｂ、抵抗Ｒｎによって、発光装置が構成されている。

そして、発光チップＵは、消灯サイリスタＲＴ１、ＲＴ２を備える。なお、消灯サイリスタＲＴ１、ＲＴ２をそれぞれ区別しない場合には、消灯サイリスタＲＴと表記する。
さらに、発光チップＵは、複数の抵抗を備える。なお、抵抗については、発光サイリスタＬ１、Ｌ２、Ｌ３、…などの区別する番号を付さない。

発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＷ、消灯サイリスタＲＴは、ｐｎｐｎ構造を有するサイリスタである。転送サイリスタＴは、転送サイリスタＴ１に示すようにアノード、第１ゲートＧｔｆ、第２ゲートＧｔｓ、カソードを有する４端子素子である。なお、図５においては、第１ゲートＧｔｆを（Ｇｔｆ）と表記する。他についても同様である。また、同等の他の素子には符号を付していない。他についても同様である。
設定サイリスタＷは、設定サイリスタＷ１に示すようにアノード、第１ゲートＧｗｆ、第２ゲートＧｗｓ、カソードを有する４端子素子である。一方、発光サイリスタＬは、発光サイリスタＬ１に示すようにアノード、ゲートＧｌ、カソードを有する３端子素子である。同様に、消灯サイリスタＲＴは、消灯サイリスタＲＴ１に示すように、アノード、ゲートＧｒ、カソードを有する３端子素子である。

結合トランジスタＱｔ及び設定トランジスタＱｗは、ｐｎｐバイポーラトランジスタである。奇数番号の結合トランジスタＱｔは、結合トランジスタＱｔ１に示すようにエミッタＥ、ベースＢ、第１コレクタＣｆ、第２コレクタＣｓを有する４端子素子である。偶数番号の結合トランジスタＱｔは、結合トランジスはＱｔ２に示すように、エミッタＥ、ベースＢ、コレクタＣを有する３端子素子である。つまり、奇数番号の結合トランジスタＱｔは、マルチコレクタであり、偶数番号の結合トランジスタＱｔは、シングルコレクタである。
また、設定トランジスタＱｗは、設定トランジスタＱｗ１に示すように、エミッタＥ、ベースＢ、コレクタＣを有する３端子素子である。よって、設定トランジスタＱｗも、シングルコレクタである。

そして、発光チップＵは、上記の素子を接続する複数の配線を備える。
発光チップＵは、Ｖｇ端子に接続された電源線７１を備える。電源線７１には、電源電圧供給部１７０から、電源ライン２００ｂにより接続されたＶｇ端子を介して電源電圧Ｖｇが供給される。
発光チップＵは、φ１端子、φ２端子に各々抵抗Ｒ１、Ｒ２を介して接続された転送信号線７２ａ、７２ｂを備える。φ１端子、φ２端子には、転送信号発生部１２０から、転送信号ライン２０１、２０２を介して転送信号φ１、φ２が各々送信される。また、発光チップＵは、φＷａ端子、φＷｂ端子に各々抵抗Ｒ３、Ｒ４を介して接続された設定信号線７３ａ、７３ｂを備える。φＷａ端子、φＷｂ端子には、設定信号発生部１３０から、設定信号ライン２０３ａ−１、２０３ｂ−１により設定信号φＷａ１、φＷｂ１が送信される。
抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は、電圧を維持するために設けられた電流制限抵抗である。

また、発光チップＵは、各発光サイリスタＬのゲートに抵抗Ｒｎを介して接続された電圧設定線７４ａ、７４ｂを備える。電圧設定線７４ａ、７４ｂは、複数の抵抗を介して電源線７１及び後述する点灯信号線７５ａ、７５ｂと接続されている。電圧設定線７４ａ、７４ｂは、オフ状態の発光サイリスタＬのゲートの電圧を設定する。
そして、発光チップＵは、ＶＩ端子に抵抗ＲＩ１、ＲＩ２を各々介して接続された点灯信号線７５ａ、７５ｂを備える。ＶＩ端子には、点灯電圧供給部１５０から点灯電圧ＶＩが供給される。点灯信号線７５ａ、７５ｂは、点灯電圧線の一例であって、点灯電圧ＶＩは、点灯開始電圧の一例である。
さらに、発光チップＵは、φＲ端子に抵抗Ｒｒ１、Ｒｒ２を介して各々接続された消灯信号線７６ａ、７６ｂを備える。φＲ端子には、消灯信号発生部１４０から消灯信号ライン２０４により消灯信号φＲが送信される。

そして、発光チップＵは、基板８０の裏面電極８５にＶｓｕｂ端子を備える。Ｖｓｕｂ端子には、基準電圧供給部１６０から電源ライン２００ａにより基準電圧Ｖｓｕｂが供給される。Ｖｓｕｂ端子は、基準電圧線の一例である。

次に、接続関係を説明する。
結合トランジスタＱｔは、番号順に並べられた転送サイリスタＴを２つペアにした間に設けられている。まず、奇数番号の転送サイリスタＴに接続された奇数番号の結合トランジスタＱｔを、転送サイリスタＴ１と結合トランジスタＱｔ１とで説明する。なお、奇数番号の結合トランジスタＱｔは、前述したようにマルチコレクタである。

転送サイリスタＴ１を説明する。アノードは、基準電圧Ｖｓｕｂに設定されている。第１ゲートＧｔｆは、抵抗Ｒｇを介して電源線７１に接続されている。また、第２ゲートＧｔｓは、結合トランジスタＱｔ１のベースＢに接続されている。よって、図５では、（Ｇｔｓ／Ｂ）と表記する。カソードは、転送信号線７２ａに接続されている。

結合トランジスタＱｔ１を説明する。エミッタＥは、基準電圧Ｖｓｕｂに設定されている。第１コレクタＣｆは、抵抗Ｒｗを介して、電源線７１に接続されるとともに、設定サイリスタＷ１、Ｗ２の第１ゲートＧｗｆに接続されている。第２コレクタＣｓは、結合抵抗Ｒｃを介して、転送サイリスタＴ２の第１ゲートＧｔｆに接続されている。

次に、偶数番号の転送サイリスタＴに接続された偶数番号の結合トランジスタＱｔを、転送サイリスタＴ２と結合トランジスタＱｔ２とで説明する。なお、偶数番号の結合トランジスタＱｔは、シングルコレクタである。

転送サイリスタＴ２を説明する。アノードは、基準電圧Ｖｓｕｂに設定されている。第１ゲートＧｔｆは、抵抗Ｒｇを介して電源線７１に接続されている。第２ゲートＧｔｓは、結合トランジスタＱｔ２のベースＢに接続されている。カソードは、転送信号線７２ｂに接続されている。

結合トランジスタＱｔ２を説明する。エミッタＥは、基準電圧Ｖｓｕｂに設定されている。コレクタＣは、結合抵抗Ｒｃを介して、転送サイリスタＴ３の第１ゲートＧｔｆに接続されている。

以下は、繰り返しとなる。つまり、転送サイリスタＴは、アノードが基準電圧Ｖｓｕｂに設定されている。第１ゲートＧｔｆが抵抗Ｒｇを介して電源線７１に接続されている。第２ゲートＧｔｓが結合トランジスタＱｔのベースＢに接続されている。奇数番号の転送サイリスタＴは、カソードが転送信号線７２ａに接続され、偶数番号の転送サイリスタＴは、カソードが転送信号線７２ｂに接続されている。

そして、結合トランジスタＱｔは、エミッタＥが基準電圧Ｖｓｕｂに設定されている。マルチコレクタである奇数番号の結合トランジスタＱｔは、第１コレクタＣｆが抵抗Ｒｗを介して電源線７１に接続されるとともに、２個の設定サイリスタＷの第１ゲートＧｗｆに接続されている。そして、第２コレクタＣｓが結合抵抗Ｒｃを介して隣接する次の番号（偶数番号）の転送サイリスタＴの第１ゲートＧｔｆに接続されている。
一方、シングルコレクタである偶数番号の結合トランジスタＱｔは、コレクタＣが結合抵抗Ｒｃを介して隣接する次の番号（奇数番号）の転送サイリスタＴの第１ゲートＧｔｆに接続されている。

以上のように、奇数番号の結合トランジスタＱｔに、２個の設定サイリスタＷ（奇数番号の設定サイリスタＷと偶数番号の設定サイリスタＷ）が接続されている。そして、各設定サイリスタＷの各々に設定トランジスタＱｗが設けられている。つまり、１個の設定サイリスタＷと１個の設定トランジスタＱｗとが組になっている。設定トランジスタＱｗは、シングルコレクタである。

まず、設定サイリスタＷを説明する。アノードは、基準電圧Ｖｓｕｂに設定されている。前述したように、第１ゲートＧｗｆは、奇数番号の結合トランジスタＱｔの第１コレクタＣｆに接続されるとともに、抵抗Ｒｗを介して電源線７１に接続されている。そして、第２ゲートＧｗｓは、組を構成する設定トランジスタＱｗのベースＢに接続されている。また、奇数番号の設定サイリスタＷのカソードは、設定信号線７３ａに接続され、偶数番号の設定サイリスタＷのカソードは、設定信号線７３ｂに接続されている。

次に、設定トランジスタＱｗを説明する。エミッタＥは、基準電圧Ｖｓｕｂに設定されている。ベースＢは、前述したように、設定サイリスタＷの第２ゲートＧｗｓに接続されている。コレクタＣは、発光サイリスタＬのゲートＧｌに接続されている。

次に、発光サイリスタＬを説明する。アノードは、基準電圧Ｖｓｕｂに設定されている。ゲートＧｌは、前述したように、設定トランジスタＱｗのコレクタＣに接続されている。
偶数番号の発光サイリスタＬのゲートＧｌは、抵抗Ｒｎを介して電圧設定線７４ａに接続され、奇数番号の発光サイリスタＬのゲートＧｌは、抵抗Ｒｎを介して電圧設定線７４ｂに接続されている。また、奇数番号の発光サイリスタＬのカソードは、点灯信号線７５ａに接続され、偶数番号の発光サイリスタＬのカソードは、点灯信号線７５ｂに接続されている。

そして、消灯サイリスタＲＴを説明する。アノードは、基準電圧Ｖｓｕｂに設定されている。消灯サイリスタＲＴ１のゲートＧｒは、点灯信号線７５ａに接続され、消灯サイリスタＲＴ２のゲートＧｒは、点灯信号線７５ｂに接続されている。消灯サイリスタＲＴ１のカソードは、消灯信号線７６ａに接続され、消灯サイリスタＲＴ２のカソードは、消灯信号線７６ｂに接続されている。

そして、スタート抵抗Ｒｓについて説明する。一方が、転送サイリスタＴ１の第１ゲートＧｔｆに接続され、他方が、端子φ２と抵抗Ｒ２との間に接続されている。

次に、電圧設定線７４ａ、７４ｂと点灯信号線７５ａ、７５ｂとの接続関係を説明する。
点灯信号線７５ａと点灯電圧ＶＩが供給されるＶＩ端子との間に設けられた抵抗ＲＩ１には、直列接続された抵抗Ｒｄ１ａ、Ｒｄ２ａとが並列に接続されている。同様に、点灯信号線７５ｂと点灯電圧ＶＩが供給されるＶＩ端子との間に設けられた抵抗ＲＩ２には、直列接続された抵抗Ｒｄ１ｂ、Ｒｄ２ｂとが並列に接続されている。そして、直列接続された抵抗Ｒｄ１ａ、Ｒｄ２ａの接続点が電圧設定線７４ａに接続されている。同様に、直列接続された抵抗Ｒｄ１ｂ、Ｒｄ２ｂの接続点が電圧設定線７４ｂに接続されている。
抵抗Ｒｄ１ａ、Ｒｄ２ａ、Ｒｄ１ｂ、Ｒｄ２ｂは、ゲート電圧設定手段の一例である。

上記した、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒｇ、Ｒｗ、Ｒｎ、ＲＩ１、ＲＩ２、Ｒｄ１ａ、Ｒｄ２ａ、Ｒｄ１ｂ、Ｒｄ２ｂ、Ｒｒ１、Ｒｒ２は、電流を制限して、前後の配線の電圧を維持する電流制限抵抗である。

発光サイリスタＬの数は、予め定められた個数とすればよい。ここでは一例として、発光サイリスタＬの数を例えば５１２個とすると、設定サイリスタＷ、設定トランジスタＱｗ、転送サイリスタＴの各々の数も、５１２個である。同様に、抵抗Ｒｇ、Ｒｎの各々の数も５１２個である。しかし、結合トランジスタＱｔの数は、転送サイリスタＴの数より１少ない５１１個でよい。また、抵抗Ｒｍの数は、２５６個でよい。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
図５では、発光サイリスタＬ１〜Ｌ６、転送サイリスタＴ１〜Ｔ６などの部分を示している。

次に、発光チップＵにおける基本的な動作及び構造を説明する。
図６は、発光チップＵにおける転送サイリスタＴ及び結合トランジスタＱｔの部分を説明する図である。図６（ａ）は、等価回路、図６（ｂ）は、断面構造である。
図６（ａ）では、図５における転送サイリスタＴ１、Ｔ２及び結合トランジスタＱｔ１を示している。図６（ａ）、（ｂ）では、説明を容易にするため、転送サイリスタＴ１においてアノードＡ１、カソードＫ１、転送サイリスタＴ２においてアノードＡ２、カソードＫ２とし、結合トランジスタＱｔ１においてエミッタＥ１、ベースＢ１、第１コレクタＣｆ１、第２コレクタＣｓ１とし、結合抵抗Ｒｃ１とする。ここでは、転送サイリスタＴ１と結合トランジスタＱｔ１との動作を説明するために、転送サイリスタＴ１は、等価なｐｎｐバイポーラトランジスタＴｒ１とｎｐｎバイポーラトランジスタＴｒ２とで示している。なお、ｐｎｐバイポーラトランジスタＴｒ１をｐｎｐトランジスタＴｒ１、ｎｐｎバイポーラトランジスタＴｒ２をｎｐｎトランジスタＴｒ２と表記する。

まず、図６（ｂ）により、転送サイリスタＴ１及び結合トランジスタＱｔ１の部分の断面構造を説明する。
発光チップＵは、第１導電型の一例としてのｐ型の基板８０上に、ｐ型の第１半導体層８１、第２導電型の一例としてのｎ型の第２半導体層８２、ｐ型の第３半導体層８３及びｎ型の第４半導体層８４が順に積層された半導体積層体を、いわゆるメサエッチングにより分離して構成した複数の島状領域（アイランド）から構成されている。これらの複数のアイランドは、少なくともｎ型の第２半導体層８２、ｐ型の第３半導体層８３及びｎ型の第４半導体層８４が相互に分離されている。なお、ｐ型の第１半導体層８１は、分離されていても分離されていなくてもよく、厚さ方向の一部が分離されていてもよい。また、ｐ型の第１半導体層８１が基板８０を兼ねてもよい。

図６（ｂ）に示すように、番号が１の転送サイリスタＴ１と結合トランジスタＱｔ１とは、１つのアイランドを構成する。
転送サイリスタＴ１は、ｐ型の第１半導体層８１をアノードＡ１、ｎ型の第２半導体層８２を第２ゲートＧｔｓ１、ｐ型の第３半導体層８３を第１ゲートＧｔｆ１、第４半導体層８４をカソードＫ１とする。なお、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に、ｐ型の半導体層に対してオーミック接触を構成する電極（符号無）を第１ゲートＧｔｆ１端子とする。

結合トランジスタＱｔ１は、ｐ型の第１半導体層８１をエミッタＥ１、ｎ型の第２半導体層８２をベースＢ１、ｐ型の第３半導体層８３を第１コレクタＣｆ１及び第２コレクタＣｓ１とする。そして、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に、ｐ型の半導体層に対してオーミック接触を構成する２個の電極（符号無）を第１コレクタＣｆ１端子及び第２コレクタＣｓ１端子とする。
結合抵抗Ｒｃ１は、第３半導体層８３により構成され、一方がｐ型の第３半導体層８３である第２コレクタＣｓ１に接続され、他方がｐ型の第３半導体層８３上に設けられた電極に接続されている。この電極は、配線により隣接して設けられる転送サイリスタＴ２の第１ゲートＧｔｆ２に接続される。

なお、図６（ｂ）に示すように、転送サイリスタＴ１と結合トランジスタＱｔ１との間は、ｐ型の第３半導体層８３が除去され、ｎ型の第２半導体層８２が残されている。つまり、ｎ型の第２半導体層８２により転送サイリスタＴ１の第２ゲートＧｔｓ１と結合トランジスタＱｔ１のベースＢ１とが接続されるようになっている。

そして、転送サイリスタＴ１のアノードＡ１及び結合トランジスタＱｔ１のエミッタＥ１であるｐ型の第１半導体層８１は、ｐ型の基板８０の裏面に設けられた裏面電極８５を介して、基準電圧Ｖｓｕｂに設定されている。つまり、ｐ型の第１半導体層８１及びｎ型の第２半導体層８２は、転送サイリスタＴ１のアノードＡ１と結合トランジスタＱｔ１との間で分離されることを要しない。
このようにして、図６（ａ）の転送サイリスタＴ１及び結合トランジスタＱｔ１が構成される。他の同じ番号の転送サイリスタＴ及び結合トランジスタＱｔを含むアイランドも同様の構成である。ただし、偶数番号の結合トランジスタＱｔは、第２コレクタＣｓを備えない。よって、第１コレクタＣｆがコレクタＣとなる。

なお、図示しないが、同じ番号の設定サイリスタＷと設定トランジスタＱｗとが１つのアイランドを構成し、発光サイリスタＬが１つのアイランドを構成する。また、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒｇ、Ｒｗ、Ｒｎ、ＲＩ１、ＲＩ２、Ｒｄ１ａ、Ｒｄ２ａ、Ｒｄ１ｂ、Ｒｄ２ｂ、Ｒｒ１、Ｒｒ２が各々１つのアイランドを構成する。さらに、スタート抵抗Ｒｓが１つのアイランドを構成する。なお、これらの抵抗の内、いくつかまとめて１つのアイランドとしてもよい。

次に、図６（ａ）により、転送サイリスタＴ１、Ｔ２、結合トランジスタＱｔ１及び結合抵抗Ｒｃ１の間における動作を説明する。
図６（ａ）に示したように、転送サイリスタＴ１はｐｎｐトランジスタＴｒ１とｎｐｎトランジスタＴｒ２とが組み合わされた構成をなしている。すなわち、ｐｎｐトランジスタＴｒ１のベースがｎｐｎトランジスタＴｒ２のコレクタに接続され、ｐｎｐトランジスタＴｒ１のコレクタがｎｐｎトランジスタＴｒ２のベースに接続されている。そして、ｐｎｐトランジスタＴｒ１のエミッタが転送サイリスタＴ１のアノードＡ１、ｐｎｐトランジスタＴｒ１のコレクタ（ｎｐｎトランジスタＴｒ２のベース）が転送サイリスタＴ１の第１ゲートＧｔｆ１、ｎｐｎトランジスタＴｒ２のコレクタ（ｐｎｐトランジスタＴｒ１のベース）が転送サイリスタＴ１の第２ゲートＧｔｓ１、ｎｐｎトランジスタＴｒ２のエミッタが転送サイリスタＴ１のカソードＫ１である。なお、転送サイリスタＴ１のオン状態における内部抵抗ｒｋを、ｎｐｎトランジスタＴｒ２のエミッタと転送サイリスタＴ１のカソードＫ１の間に表記している。
転送サイリスタＴ１のアノードＡ１であるｐｎｐトランジスタＴｒ１のエミッタは基準電圧Ｖｓｕｂに接続されている。

そして、結合トランジスタＱｔ１は、ｐｎｐトランジスタであって、エミッタＥ１が基準電圧Ｖｓｕｂに接続されている。ベースＢ１が転送サイリスタＴ１の第２ゲートＧｔｓ１（ｎｐｎトランジスタＴｒ２のコレクタ及びｐｎｐトランジスタＴｒ１のベース）に接続されている。第２コレクタＣｓ１が、結合抵抗Ｒｃ１を介して、転送サイリスタＴ２の第１ゲートＧｔｆ２に接続されている。なお、転送サイリスタＴ２の第１ゲートＧｔｆ２は、抵抗Ｒｇを介して、電源線７１に接続されている。

図６（ａ）に示すように、転送サイリスタＴ１のｐｎｐトランジスタＴｒ１と結合トランジスタＱｔ１とは、カレントミラー回路を構成している。すなわち、ｐｎｐトランジスタＴｒ１に流れる電流に比例した電流が結合トランジスタＱｔ１に流れる。

以下では、一例として、Ｖｓｕｂ端子である裏面電極８５（図６（ｂ）参照）に供給される基準電圧Ｖｓｕｂをハイレベルの電圧として０Ｖ（以下では「Ｈ」（０Ｖ）又は「Ｈ」と表記する。）、Ｖｇ端子に供給される電源電圧Ｖｇをローレベルの電圧として−３．３Ｖ（以下では「Ｌ」（−３．３Ｖ）又は「Ｌ」と表記する。）として説明する。つまり、光出射装置６５（図３参照）は負の電圧で駆動される。

転送サイリスタＴ及び結合トランジスタＱｔは、図６（ｂ）に示したように、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４をｐ型の基板８０上に積層して構成される。これらはＧａＡｓ、ＧａＡｌＡｓなどにより構成されるとして、ｐ型半導体層（ここでは、第１半導体層８１、第３半導体層８３）とｎ型半導体層（ここでは、第２半導体層８２、第４半導体層８４）とで構成されるｐｎ接合の順方向電圧（拡散電圧）Ｖｄを一例として１．５Ｖとする。

ここで、転送信号φ１、φ２は、電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））と基準電圧Ｖｓｕｂ（「Ｈ」（０Ｖ））との電圧を有する信号とする。
まず、転送サイリスタＴ１の基本的な動作を説明する。
転送サイリスタＴ１のアノードＡ１は、基準電圧Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。

オフ状態にある転送サイリスタＴ１では、転送サイリスタＴ１を構成するｐｎｐトランジスタＴｒ１及びｎｐｎトランジスタＴｒ２はオフ状態にある。よって、アノードＡ１とカソードＫ１との間に流れる電流は、オン状態に比べて小さい。

転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子が「Ｈ」から「Ｌ」に移行する（図４、５参照）。すると、転送サイリスタＴ１のカソードＫ１に接続された転送信号線７２ａが、抵抗Ｒ１を介して「Ｌ」（−３．３Ｖ）になる。
このとき、転送サイリスタＴ１の第１ゲートＧｔｆ１が、「Ｌ」（−３．３Ｖ）に拡散電圧Ｖｄ（１．５Ｖ）を加えた値、ここでは−１．８Ｖより高い電圧（正の側を高いといい、負の側を低いという。）であると、ｎｐｎトランジスタＴｒ２のエミッタ−ベース間が順バイアスになり、ｎｐｎトランジスタＴｒ２がオフ状態からオン状態に移行する。すると、ｎｐｎトランジスタＴｒ２のコレクタが転送信号線７２ａの「Ｌ」（−３．３Ｖ）側に引き込まれ、ｐｎｐトランジスタＴｒ１のエミッタ（基準電圧Ｖｓｕｂ（「Ｈ」（０Ｖ）））−ベース間が順バイアスになって、ｐｎｐトランジスタＴｒ１もオフ状態からオン状態に移行する。すなわち、ｐｎｐトランジスタＴｒ１及びｎｐｎトランジスタＴｒ２がともにオン状態になって、転送サイリスタＴ１がオフ状態からオン状態に移行する。サイリスタがオフ状態からオン状態に移行することをターンオンと表記する。

転送サイリスタＴ１がオン状態になると、転送サイリスタＴ１の第１ゲートＧｔｆ１は、ｐｎｐトランジスタＴｒ１の飽和電圧Ｖｃになる。ここでは、飽和電圧Ｖｃは、一例として−０．２Ｖであるとする。よって、第１ゲートＧｔｆ１が−０．２Ｖになり、第２ゲートＧｔｓ１がアノードＡ１（「Ｈ」（０Ｖ））から拡散電圧Ｖｄ（１．５Ｖ）を引いた電圧（−１．５Ｖ）になる。

オン状態の転送サイリスタＴ１では、アノードＡ１（「Ｈ」（０Ｖ））から、端子φ１（「Ｌ」（−３．３Ｖ））に向かって電流が流れる。よって、オン状態の転送サイリスタＴ１のカソードＫ１の電圧Ｖｋは、オン状態の転送サイリスタＴ１の内部抵抗ｒｋ（抵抗値をｒｋとする。）、抵抗Ｒ１（抵抗値をＲ１とする。）及び拡散電圧Ｖｄから式（２）で表される。

一例として、抵抗Ｒ１を３００Ω、内部抵抗ｒｋを６０Ωとすると、カソードＫ１の電圧Ｖｋは、−１．８Ｖとなる。なお、カソードＫ１の電圧Ｖｋは、転送信号線７２ａの電圧である。
これは、転送サイリスタＴ１以外の奇数番号の転送サイリスタＴにおいても同様である。
なお、偶数番号の転送サイリスタＴの場合は、抵抗Ｒ１を抵抗Ｒ２に置き換え、転送信号線７２ａを転送信号線７２ｂに置き換えればよい。ここでは、抵抗Ｒ２を抵抗Ｒ１と同じとすると、偶数番号の転送サイリスタＴにおいても同様になる。

以上説明したように、転送サイリスタＴ１を構成するｎｐｎトランジスタＴｒ２のエミッタ（カソードＫ１）−ベース（第１ゲートＧｔｆ１）間を順バイアスにすると、転送サイリスタＴ１がターンオンする。そして、エミッタ（カソードＫ１）−ベース（第１ゲートＧｔｆ１）間を順バイアスにするには、カソードＫ１の電圧を第１ゲートＧｔｆ１の電圧から拡散電圧Ｖｄ（１．５Ｖ）を引いた電圧より低くすればよい。第１ゲートＧｔｆ１の電圧から拡散電圧Ｖｄを引いた電圧を、しきい電圧（しきい値）と表記する。すなわち、転送サイリスタＴ１のしきい電圧は、第１ゲートＧｔｆ１の電圧によって決まり、カソードＫ１（転送信号線７２ａ）がしきい電圧より低い電圧（絶対値において大きい負の電圧）になると、転送サイリスタＴ１がターンオンする。

ターンオンした転送サイリスタＴ１は、カソードＫ１が電圧Ｖｋ（−１．８Ｖ）になる。そして、カソードＫ１に電圧Ｖｋ（−１．８Ｖ）（維持電圧）が印加され、電源からオン状態を維持しうる電流（維持電流）が供給され続けると、転送サイリスタＴ１は、オン状態を維持する。
一方、オン状態の転送サイリスタＴ１は、カソードＫ１に電圧Ｖｋ（−１．８Ｖ）（維持電圧）より高い電圧（絶対値において小さい負の電圧）が印加されると、オン状態からオフ状態に移行する。サイリスタがオン状態からオフ状態に移行することをターンオフと表記する。例えば、カソードＫ１が「Ｈ」（０Ｖ）になると、電圧Ｖｋ（−１．８Ｖ）（維持電圧）より高い電圧であるとともに、カソードＫ１とアノードＡ１とが同じ電圧になるので、転送サイリスタＴ１はターンオフする。

次に、結合トランジスタＱｔ１の動作を説明する。
オフ状態の転送サイリスタＴ１では、ｐｎｐトランジスタＴｒ１は、エミッタ−ベース間が順バイアスでなく、オフ状態である。よって、結合トランジスタＱｔ１は、エミッタＥ１−ベースＢ１間も順バイアスでなく、オフ状態である。すなわち、転送サイリスタＴ１がオフ状態にあるとき、結合トランジスタＱｔ１もオフ状態にある。
このとき、結合トランジスタＱｔ１は、エミッタＥ１が基準電圧Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定されている。そして、第２コレクタＣｓ１が直列に接続された結合抵抗Ｒｃ１及び抵抗Ｒｇを介して電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））になっている。コレクタＣｆ１も同様である。

一方、転送サイリスタＴ１がターンオンすると、ｐｎｐトランジスタＴｒ１のエミッタ（アノードＡ１）−ベース（第２ゲートＧｔｓ１）間が順バイアスになって、ｐｎｐトランジスタＴｒ１がオフ状態からオン状態になる。すると、結合トランジスタＱｔ１は、ベースＢ１が転送サイリスタＴ１の第２ゲートＧｔｓ１に接続されているので、エミッタＥ１−ベースＢ１間も順バイアスになる。これにより、結合トランジスタＱｔ１は、オフ状態からオン状態に移行する。

すると、結合トランジスタＱｔ１は、第１コレクタＣｆ１及び第２コレクタＣｓ１が飽和電圧Ｖｃ（−０．２Ｖ）となる。すると、転送サイリスタＴ２の第１ゲートＧｔｆ２の電圧（Ｖｇｔｆ２と表記する。）は、結合トランジスタＱｔ１の第２コレクタＣｓ１における飽和電圧Ｖｃ、結合抵抗Ｒｃ１（抵抗値をＲｃとする。）、抵抗Ｒｇ（抵抗値をＲｇとする。）とから式（１）で表される。

ここで、Ｒｃ：Ｒｇ＝１：５に設定すると、転送サイリスタＴ２の第１ゲートＧｔｆ２の電圧（Ｖｇｔｆ２）は、−０．７８Ｖになる。つまり、転送サイリスタＴ２のしきい電圧は、前述したように第１ゲートＧｔｆ２の電圧Ｖｇｔｆ２から拡散電圧Ｖｄを引いた値（Ｖｇｔｆ２−Ｖｄ）であるので、−２．２８Ｖになる。なお、番号が３以上の転送サイリスタＴは、第１ゲートＧｔｆが抵抗Ｒｇにより「Ｌ」（−３．３Ｖ）の電源線７１に接続されているので、しきい電圧が−４．８Ｖである。
そして、転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子が「Ｈ」から「Ｌ」に移行する（図５参照）。すると、転送サイリスタＴ２のカソードＫ２に接続された転送信号線７２ｂが、抵抗Ｒ２を介して「Ｌ」（−３．３Ｖ）になる。すると、しきい電圧が−２．２８Ｖである転送サイリスタＴ２がターンオンする。

なお、Ｒｃ：Ｒｇ＝１：５は、発光チップＵに供給される電源電圧Ｖｇが「Ｌ」（−３．３Ｖ）から−２Ｖに絶対値において小さくなっても動作する条件である。−３．３Ｖと−２Ｖとの差である１．３Ｖが発光チップＵの動作マージンとして確保できる。なお、Ｒｃ：Ｒｇは、動作マージンなどにより設定すればよい。
以下では、結合抵抗Ｒｃと抵抗Ｒｇとは、Ｒｃ：Ｒｇ＝１：５であるとして説明する。

発光チップＵでは、奇数番号の１個の転送サイリスタＴがオン状態になる期間、奇数番号の１個の転送サイリスタＴと１大きい偶数番号の１個の転送サイリスタＴとがオン状態になる期間、偶数番号の１個の転送サイリスタＴがオン状態になる期間、偶数番号の１個の転送サイリスタＴと１大きい奇数番号の１個の転送サイリスタＴとがオン状態になる期間が繰り返されることで、転送サイリスタＴのオン状態が伝搬していく。

奇数番号の転送サイリスタＴのカソードが、転送信号線７２ａに接続され、偶数番号の転送サイリスタＴのカソードが、転送信号線７２ｂに接続されている。
よって、オン状態の転送サイリスタＴが接続された転送信号線７２ａ（又は転送信号線７２ｂ）にカソードが接続されている他の転送サイリスタＴが並行してオン状態になることは好ましくない。

図６（ａ）に示すように、転送サイリスタＴ１がオン状態にあるとき、隣接する転送サイリスタＴ２は、しきい電圧が−２．２８Ｖである。そして、転送サイリスタＴ２がターンオンすると、転送サイリスタＴ２と同様にして、転送サイリスタＴ３のしきい電圧が−２．２８Ｖになる。このとき、転送サイリスタＴ３のカソードは、転送信号線７２ａに接続されている。転送信号線７２ａは、オン状態の転送サイリスタＴ１により、−１．８Ｖになっている。よって、転送サイリスタＴ３は、しきい電圧が−２．２８Ｖになっても、ターンオンしない。なお、転送サイリスタＴ５、Ｔ７、…は、−４．８Ｖのしきい電圧が維持されている。

このようにして、転送信号φ１、φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する毎に、オフ状態であった転送サイリスタＴが番号順にターンオンしていく。逆に、転送信号φ１、φ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する毎に、オン状態であった転送サイリスタＴがターンオフしていく。

以上において、転送サイリスタＴ１、結合トランジスタＱｔ１、結合抵抗Ｒｃ１について説明した。設定サイリスタＷ、設定トランジスタＱｗ、発光サイリスタＬ、消灯サイリスタＲＴの動作については、以下に説明するタイミングチャートにおいて説明する。

＜タイミングチャート＞
次に、光出射装置６５の動作について説明する。
基準電圧Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電圧Ｖｇを「Ｌ」（−３．３Ｖ）とする。そして、信号（転送信号φ１、φ２、消灯信号φＲ、設定信号φＷａ１〜φＷａ２０、φＷｂ１〜φＷｂ２０）は「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との電圧を有しているとする。
そして、一例として、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、ＲＩ１、ＲＩ２、Ｒｒ１、Ｒｒ２は、各々３００Ω、抵抗Ｒｗは、１０ｋΩとする。スタート抵抗Ｒｓは２ｋΩ、結合抵抗Ｒｃは２ｋΩ、抵抗Ｒｇは１０ｋΩとする。抵抗Ｒｄ１ａ、Ｒｄ１ｂは、４ｋΩ、抵抗Ｒｄ２ａ、Ｒｄ２ｂは、１．６ｋΩとする。そして、抵抗Ｒｎは、６０ｋΩとする。

オン状態における設定サイリスタＷの内部抵抗は、オン状態の転送サイリスタＴの内部抵抗ｒｋと同じ６０Ωとする。すなわち、設定サイリスタＷがオン状態になると、カソード（設定信号線７３ａ、７３ｂ）は、転送サイリスタＴ（転送信号線７２ａ、７２ｂ）と同様に−１．８Ｖになるとする。また、第１ゲートＧｗｆは、飽和電圧Ｖｃ（−０．２Ｖ）になるとする。そして、第２ゲートＧｗｓは、−１．５Ｖになるとする。

また、発光サイリスタＬの内部抵抗Ｒｐは、２０Ωとする。すると、オン状態の発光サイリスタＬでは、カソード（点灯信号線７５ａ、７５ｂ）は、−１．７Ｖになるとする。−１．７Ｖは、オン状態電圧の一例である。ゲートＧｌは、飽和電圧Ｖｃ（−０．２Ｖ）になるとする。

さらに、オン状態における消灯サイリスタＲＴは、ゲートＧｒが飽和電圧Ｖｃ（−０．２Ｖ）になるとする。
上記の数値は、例であって、他の値を設定することができる。

光出射装置６５は発光チップＵ１〜Ｕ２０を備えている（図３参照）。
図４に示したように、回路基板６２上の全ての発光チップＵ（発光チップＵ１〜Ｕ２０）には、基準電圧Ｖｓｕｂ、電源電圧Ｖｇ及び点灯電圧ＶＩが共通に供給される。
そして、発光チップＵ１〜Ｕ２０には、前述したように、転送信号φ１、φ２、消灯信号φＲが共通に送信される。全ての発光チップＵは並列に駆動される。

一方、設定信号φＷａ１〜φＷａ２０、φＷｂ１〜φＷｂ２０の内、設定信号φＷａ１、φＷｂ１は、発光チップＵ１に送信される。他の発光チップＵに対しても同様である。つまり、設定信号φＷａと設定信号φＷｂとの組は、同じタイミングで並列に送信される。よって、発光チップＵは並列に駆動される。
なお、発光サイリスタＬの光量を調整するなどのために、設定信号φＷａと設定信号φＷｂとのタイミングをずらして送信してもよく、発光チップＵ間でずらして送信してもよい。

発光チップＵ２〜Ｕ２０は発光チップＵ１と並行して駆動されるので、発光チップＵ１の動作を説明すれば足りる。
以下では、発光チップＵ１の動作を説明する。

図７は、発光チップＵ１の動作を説明するタイミングチャートである。ここでは、発光チップＵ１を例に説明する。よって、設定信号φＷａ１、φＷｂ１と表記する。そして、アルファベット順（ａ、ｂ、ｃ、…）に時間が経過するとする。
図７は、発光サイリスタＬ１〜Ｌ６を点灯制御する期間を示し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ６を点灯状態とし、発光サイリスタＬ４を非点灯状態とする。
以下では、図４、図５を参照して、時刻順に発光チップＵ１の動作を説明する。なお、他の発光チップＵの動作も同様である。ここで、点灯制御とは、発光サイリスタＬを点灯状態又は非点灯状態に制御することをいう。

図７において、時刻ａから時刻ｍへとアルファベット順に時刻が経過するとする。発光チップＵ１の発光サイリスタＬ１、Ｌ２は、時刻ｃから時刻ｋの期間Ｔ（１）において、発光サイリスタＬ３、Ｌ４は、時刻ｋから時刻ｌの期間Ｔ（２）において、発光サイリスタＬ５、Ｌ６は、時刻ｌから時刻ｍの期間Ｔ（３）において点灯制御される。なお、同様にして番号が７以上の番号の発光サイリスタＬが点灯制御される。ここでは、期間Ｔ（１）、Ｔ（２）、Ｔ（３）は、同じ長さの期間とする。

期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…における信号波形は、画像データによって変化する設定信号φＷａ１、φＷｂ１を除いて、同じ波形の繰り返しである。
以下では、時刻ｃから時刻ｋまでの期間Ｔ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＵ１が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

期間Ｔ（１）における転送信号φ１、φ２、消灯信号φＲの信号波形について説明する。
転送信号φ１は、時刻ｃで「Ｌ」であって、時刻ｇで「Ｌ」から「Ｈ」に移行する。そして、時刻ｉで「Ｈ」から「Ｌ」に移行し、時刻ｋで「Ｌ」を維持する。
転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｆで「Ｈ」から「Ｌ」に移行する。そして、時刻ｊで「Ｌ」から「Ｈ」に移行し、時刻ｋで「Ｈ」を維持する。

ここで、転送信号φ１と転送信号φ２とを比較すると、期間Ｔ（１）における転送信号φ１の波形が、期間Ｔ（１）の１／２後ろにずれて（時刻ｃが時刻ｇにシフトして）転送信号φ２の波形になっている。転送信号φ１、φ２は期間Ｔを単位として繰り返す。そして、時刻ｆから時刻ｇまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返す。そして、時刻ａから時刻ｂまでの期間を除いて、転送信号φ１と転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
転送信号φ１、φ２との一組の信号により、図６に示した転送サイリスタＴのオン状態が、番号順に転送されていく。

消灯信号φＲは、時刻ｃで「Ｌ」から「Ｈ」に移行し、時刻ｈにおいて、「Ｈ」から「Ｌ」に移行する。そして、時刻ｋにおいて「Ｌ」から「Ｈ」に移行する。
消灯信号φＲは、後述するように点灯状態の発光サイリスタＬを消灯させる信号である。

次に、期間Ｔ（１）における設定信号φＷａ１、φＷｂ１を説明する。
設定信号φＷａ１は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行する。設定信号φＷｂ１も同様である。設定信号φＷａ１、φＷｂ１が「Ｌ」となる期間は、転送信号φ１が「Ｌ」である期間である。

では、図４、図５を参照しつつ、図７に示した発光チップＵ１のタイミングチャートにしたがって、光出射装置６５の動作を説明する。
（１）時刻ａ
光出射装置６５に基準電圧Ｖｓｕｂ及び電源電圧Ｖｇの供給を開始した時刻ａでの状態（初期状態）について説明する。
図７に示したタイミングチャートの時刻ａにおいて、光出射装置６５に電源が投入されるとする。すると、信号発生回路１１０に電源が供給され、各種の信号及び各種の電圧が設定される。ここでは、基準電圧供給部１６０により、基準電圧Ｖｓｕｂが「Ｈ」（０Ｖ）に設定される。これにより、電源ライン２００ａを介して、各発光チップＵの裏面電極８５が「Ｈ」（０Ｖ）になる。電源電圧供給部１７０により、電源電圧Ｖｇが「Ｌ」（−３．３Ｖ）に設定される。これにより、電源ライン２００ｂ及びＶｇ端子を介して、各発光チップＵの電源線７１が「Ｌ」（−３．３Ｖ）になる。

時刻ａにおいては、後述するように、いずれの転送サイリスタＴ、結合トランジスタＱｔ、設定サイリスタＷ、設定トランジスタＱｗ、発光サイリスタＬがオフ状態である。

転送信号発生部１２０により、転送信号φ１、φ２が「Ｈ」（０Ｖ）に設定される。すると、転送信号ライン２０１、２０２及び各発光チップＵのφ１端子、φ２端子が「Ｈ」（０Ｖ）になる。これにより、抵抗Ｒ１、Ｒ２を介して、転送信号線７２ａ、７２ｂが「Ｈ」（０Ｖ）に設定される。
同様に、設定信号発生部１３０により、設定信号φＷａ１、φＷｂ１が「Ｈ」（０Ｖ）に設定される。すると、設定信号ライン２０３ａ−１、２０３ｂ−１及び発光チップＵ１のφＷａ端子、φＷｂ端子が「Ｈ」（０Ｖ）になる。これにより、抵抗Ｒ３、Ｒ４を介して、設定信号線７３ａ、７３ｂが「Ｈ」（０Ｖ）に設定される。

一方、消灯信号発生部１４０により、消灯信号φＲが「Ｌ」（−３．３Ｖ）に設定される。すると、消灯信号ライン２０４及び各発光チップＵのφＲ端子が「Ｌ」（−３．３Ｖ）になる。これにより、抵抗Ｒｒ１、Ｒｒ２を介して、消灯信号線７６ａ、７６ｂが「Ｌ」（−３．３Ｖ）に設定される。

一方、消灯信号発生部１４０により、消灯信号φＲを「Ｌ」（−３．３Ｖ）に設定する。すると、消灯信号ライン２０４及び各発光チップＵのφＲ端子を介して、各発光チップＵの消灯信号線７６ａ、７６ｂが「Ｌ」（−３．３Ｖ）に設定される。

また、点灯電圧供給部１５０により、点灯電圧ＶＩが「Ｌ」（−３．３Ｖ）に設定される。すると、点灯電圧供給部１５０及びＶＩ端子が「Ｌ」（−３．３Ｖ）になる。これにより、抵抗ＲＩ１、ＲＩ２を介して、点灯信号線７５ａ、７５ｂが「Ｌ」（−３．３Ｖ）になる。また、抵抗Ｒｄ１ａ、Ｒｄ２ａ、Ｒｄ１ｂ、Ｒｄ２ｂを介して，電圧設定線７４ａ、７４ｂが「Ｌ」（−３．３Ｖ）に設定される。

次に、図６を参照しつつ、図７に示したタイミングチャートにしたがって、発光チップＵ１の動作を説明する。他の発光チップＵ２〜Ｕ２０も同様である。

転送サイリスタＴ、設定サイリスタＷ、発光サイリスタＬ及び消灯サイリスタＲＴのアノードは、Ｖｓｕｂ端子である裏面電極８５に接続されているので「Ｈ」に設定される。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各々のカソードは、「Ｈ」の転送信号線７２ａに接続され、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各々のカソードは、「Ｈ」の転送信号線７２ｂに接続されている。よって、転送サイリスタＴのアノード及びカソードはともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。

結合トランジスタＱｔ、設定トランジスタＱｗのエミッタＥは、Ｖｓｕｂ端子である裏面電極８５に接続されているので「Ｈ」に設定される。
結合トランジスタＱｔのベースＢは、転送サイリスタＴの第２ゲートＧｔｓに接続されている。転送サイリスタＴはオフ状態であるので、第２ゲートＧｔｓは「Ｈ」になっている。よって、結合トランジスタＱｔは、エミッタとベースがともに「Ｈ」であるので、オフ状態である。
後述する転送サイリスタＴ１の第１ゲートＧｔｆを除いて、転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。よって、転送サイリスタＴは、第１ゲートＧｔｆが「Ｌ」（−３．３Ｖ）で、しきい電圧が−４．８Ｖである。

奇数番号の設定サイリスタＷのカソードは、「Ｈ」の設定信号線７３ａに接続されている。偶数番号の設定サイリスタＷのカソードは、「Ｈ」の設定信号線７３ｂに接続されている。よって、設定サイリスタＷのアノード及びカソードはともに「Ｈ」となり、設定サイリスタＷはオフ状態にある。
設定トランジスタＱｗのベースＢは、設定サイリスタＷの第２ゲートＧｗｓに接続されている。設定サイリスタＷはオフ状態であるので、第２ゲートＧｗｓは「Ｈ」になっている。よって、設定トランジスタＱｗは、エミッタＥとベースＢとがともに「Ｈ」であるので、オフ状態である。
そして、設定サイリスタＷは、第１ゲートＧｗｆが抵抗Ｒｗを介して「Ｌ」の電源線７１に接続されているので、しきい電圧が−４．８Ｖである。

奇数番号の発光サイリスタＬのカソードは、抵抗ＲＩ１を介して「Ｌ」（−３．３Ｖ）である点灯信号線７５ａに接続され、偶数番号の発光サイリスタＬのカソードは、抵抗ＲＩ２を介して「Ｌ」（−３．３Ｖ）である点灯信号線７５ｂに接続されている。しかし、偶数番号の発光サイリスタＬは、設定トランジスタＱｗがオフ状態にあるので、ゲートＧｌが抵抗Ｒｎを介して「Ｌ」（−３．３Ｖ）の電圧設定線７４ａに接続されている。よって、奇数番号の発光サイリスタＬは、しきい電圧が−４．８Ｖであって、点灯信号線７５ａが「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。同様に、偶数番号の発光サイリスタＬのゲートＧｌは、抵抗Ｒｎを介して「Ｌ」（−３．３Ｖ）の電圧設定線７４ｂに接続されている。よって、偶数番号の発光サイリスタＬのゲートＧｌは、抵抗Ｒｎを介して電圧設定線７４ｂに接続されている。よって、偶数番号の発光サイリスタＬは、しきい電圧が−４．８Ｖであって、点灯信号線７５ｂが「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。

さらに、消灯サイリスタＲＴ１は、ゲートＧｒが「Ｌ」（−３．３Ｖ）の点灯信号線７５ａに接続されているので、しきい電圧が−４．８Ｖである。消灯サイリスタＲＴ１は、カソードが「Ｌ」（−３．３Ｖ）の消灯信号線７６ａに接続されているが、ターンオンせずオフ状態にある。同様に、消灯サイリスタＲＴ２は、ゲートＧｒが「Ｌ」（−３．３Ｖ）の点灯信号線７５ｂに接続されているので、しきい電圧が−４．８Ｖである。消灯サイリスタＲＴ２は、カソードが「Ｌ」（−３．３Ｖ）の消灯信号線７６ｂに接続されているが、ターンオンせずオフ状態にある。
なお、時刻ａにおいて、信号発生回路１１０を立ち上げたとき、消灯サイリスタＲＴ１、ＲＴ２がターンオンしてもかまわない。この場合、消灯サイリスタＲＴ１、ＲＴ２は、ゲートＧｒが−０．２Ｖになる。よって、消灯サイリスタＲＴ１のゲートＧｒに接続された点灯信号線７５ａ、及び消灯サイリスタＲＴ２のゲートＧｒに接続された点灯信号線７５ｂも−０．２Ｖになる。
時刻ａでは、いずれの発光サイリスタＬを点灯させないので、点灯信号線７５ａ、７５ｂが−０．２Ｖであってもかまわない。

図６中の転送サイリスタＴ１の第１ゲートＧｔｆは、スタート抵抗Ｒｓを介して「Ｈ」（０Ｖ）のφ２端子に接続されるとともに、抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。ここでは、スタート抵抗Ｒｓを２ｋΩ、抵抗Ｒｇを１０ｋΩとしているので、転送サイリスタＴ１は、第１ゲートＧｔｆが−０．５５Ｖとなり、しきい電圧が−２．０５Ｖになっている。なお、他の転送サイリスタＴは、しきい電圧が−４．８Ｖである。

（２）時刻ｂ
時刻ｂにおいて、転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光チップＵ１が動作状態に入る。
すると、抵抗Ｒ１を介して、転送信号線７２ａが「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．０５Ｖの転送サイリスタＴ１がターンオンする。番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。一方、偶数番号の転送サイリスタＴは、転送信号線７２ｂが「Ｈ」（０Ｖ）であるので、ターンオンしない。

転送サイリスタＴ１は、ターンオンすると、第１ゲートＧｔｆが−０．２Ｖになり、第２ゲートＧｔｓが−１．５Ｖになる。さらに、カソード（図５の転送信号線７２ａ）が−１．８Ｖになる。そして、結合トランジスタＱｔ１は、ベースＢが第２ゲートＧｔｓ（−１．５Ｖ）に接続されているので、エミッタＥ−ベースＢ間が順バイアスになり、オフ状態からオン状態に移行する。すると、結合トランジスタＱｔ１の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。

転送サイリスタＴ２は、第１ゲートＧｔｆが結合トランジスタＱｔ１の第２コレクタＣｓに結合抵抗Ｒｃを介して接続されるとともに、電源線７１に抵抗Ｒｇで接続されている。結合抵抗Ｒｃは２ｋΩ、抵抗Ｒｇは１０ｋΩであるので、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

一方、結合トランジスタＱｔ１の第１コレクタＣｆが−０．２Ｖになると、設定サイリスタＷ１は、第１ゲートＧｗｆが結合トランジスタＱｔ１の第１コレクタＣｆに接続されているので−０．２Ｖになり、しきい電圧が−１．７Ｖになる。しかし、設定信号線７３ａが「Ｈ」（０Ｖ）であるので、設定サイリスタＷ１はターンオンしない。
また、設定サイリスタＷ２も、第１ゲートＧｗｆが結合トランジスタＱｔ１の第１コレクタＣｆに接続されているので−０．２Ｖになり、しきい電圧が−１．７Ｖになる。しかし、設定信号線７３ｂが「Ｈ」であるので、設定サイリスタＷ２はターンオンしない。
他の設定サイリスタＷは、しきい電圧が−４．８Ｖを維持する。

すなわち、時刻ｂにおいて、転送サイリスタＴ１がターンオンする。そして、時刻ｂの直後において、転送サイリスタＴ１及び結合トランジスタＱｔ１がオン状態にあって、他の転送サイリスタＴ、設定サイリスタＷ、発光サイリスタＬ、結合トランジスタＱｔ、設定トランジスタＱｗ、消灯サイリスタＲＴ１、ＲＴ２はオフ状態にある。
以下では、オン状態にあるサイリスタ（転送サイリスタＴ、設定サイリスタＷ、発光サイリスタＬ、消灯サイリスタＲＴ１、ＲＴ２）及びトランジスタ（結合トランジスタＱｔ、設定トランジスタＱｗ）を示し、オフ状態にあるサイリスタ（転送サイリスタＴ、設定サイリスタＷ、発光サイリスタＬ、消灯サイリスタＲＴ１、ＲＴ２）及びトランジスタ（結合トランジスタＱｔ、設定トランジスタＱｗ）については示さない。

（３）時刻ｃ
時刻ｃにおいて、消灯信号φＲが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、抵抗Ｒｒ１を介して消灯信号線７６ａが「Ｌ」から「Ｈ」に移行し、抵抗Ｒｒ２を介して消灯信号線７６ｂが「Ｌ」から「Ｈ」に移行する。すると、消灯サイリスタＲＴ１、ＲＴ２のカソードとアノードとがともに「Ｈ」になって、消灯サイリスタＲＴ１、ＲＴ２は、例えオン状態にあったとしても、ターンオフする。これにより、例え消灯サイリスタＲＴ１、ＲＴ２がオン状態であって点灯信号線７５ａ、７５ｂが−０．２Ｖになっていたとしても、点灯信号線７５ａ、７５ｂは、抵抗ＲＩ１、ＲＩ２を介して、電源線７１の電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））に移行する。
点灯信号線７５ａ、７５ｂが「Ｌ」（−３．３Ｖ）に移行しても、発光サイリスタＬは、しきい電圧が−４．８Ｖであるのでターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１がオン状態にある。

（４）時刻ｄ
時刻ｄにおいて、発光チップＵ１に送信される設定信号φＷａ１、φＷｂ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、設定信号線７３ａ、７３ｂが、抵抗Ｒ３、Ｒ４を介して、「Ｈ」から「Ｌ」に移行する。これにより、しきい電圧が−１．７Ｖであった設定サイリスタＷ１、Ｗ２がターンオンする。なお、番号が３以上の設定サイリスタＷはしきい電圧が−４．８Ｖであるのでターンオンしない。
そして、設定サイリスタＷ１、Ｗ２は、ターンオンすると第２ゲートＧｗｓが−１．５Ｖになる。すると、設定トランジスタＱｗ１、Ｑｗ２がオフ状態からオン状態に移行する。これにより、設定トランジスタＱｗ１、Ｑｗ２の各コレクタＣが−０．２Ｖになる。さらに、設定トランジスタＱｗ１のカソード（設定信号線７３ａ）及び設定トランジスタＱｗ２のカソード（設定信号線７３ｂ）が−１．８Ｖになる。

発光サイリスタＬ１は、ゲートＧｌが設定トランジスタＱｗ１のコレクタＣに接続されている。よって、発光サイリスタＬ１は、ゲートＧｌが−０．２Ｖになり、しきい電圧が−１．７Ｖになる。発光サイリスタＬ１のカソードが接続された点灯信号線７５ａは、時刻ｃにおいて、「Ｌ」（−３．３Ｖ）になっている。よって、発光サイリスタＬ１は、ターンオンして点灯する。
同様に、発光サイリスタＬ２は、ゲートＧｌが設定トランジスタＱｗ２のコレクタＣに接続されている。よって、発光サイリスタＬ２は、ゲートＧｌが−０．２Ｖになり、しきい電圧が−１．７Ｖになる。発光サイリスタＬ２のカソードが接続された点灯信号線７５ｂは、時刻ｃにおいて、「Ｌ」（−３．３Ｖ）になっている。よって、発光サイリスタＬ２は、ターンオンして点灯する。

そして、発光サイリスタＬ１は、ゲートＧｌが−０．２Ｖになるとともに、カソード（点灯信号線７５ａ）が、前述したように−１．７Ｖになり、発光サイリスタＬ２は、ゲートＧｌが−０．２Ｖになるとともに、カソード（点灯信号線７５ｂ）が、前述したように−１．７Ｖになる。

消灯サイリスタＲＴ１は、ゲートＧｒが−１．７Ｖになった点灯信号線７５ａに接続されているので、しきい電圧が−３．２Ｖになり、消灯サイリスタＲＴ２は、ゲートＧｒが−１．７Ｖになった点灯信号線７５ｂに接続されているので、しきい電圧が−３．２Ｖになる。

このとき、電圧設定線７４ａは、抵抗Ｒｎを介して発光サイリスタＬ１のゲートＧｌ（−０．２Ｖ）に接続されている。よって、抵抗ＲＩ１、Ｒｄ１ａ、Ｒｄ２ａによって、ＶＩ端子の「Ｌ」（−３．３Ｖ）と点灯信号線７５ａの−１．７Ｖとの電圧差が分配されて、電圧設定線７４ａは、−２．１６Ｖになる。同様に、電圧設定線７４ｂは、−０．２Ｖの発光サイリスタＬ２のゲートＧｌに抵抗Ｒｎを介して接続されている。よって、抵抗ＲＩ２、Ｒｄ１ｂ、Ｒｄ２ｂによって、ＶＩ端子の「Ｌ」（−３．３Ｖ）と点灯信号線７５ｂの−１．７Ｖとの電圧差が分配されて、電圧設定線７４ｂは、−２．１６Ｖになる。

時刻ｄの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１、設定サイリスタＷ１、Ｗ２、設定トランジスタＱｗ１、Ｑｗ２がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯している。

（５）時刻ｅ
時刻ｅにおいて、発光チップＵ１に送信される設定信号φＷａ１、φＷｂ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、設定信号線７３ａ、７３ｂが−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった設定サイリスタＷ１、Ｗ２はカソード及びアノードがともに「Ｈ」になるので、ターンオフする。すると、設定トランジスタＱｗ１、Ｑｗ２がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタＬ１、Ｌ２は、点灯信号線７５ａ、７５ｂが−１．７Ｖ（維持電圧）に維持されるので、オン状態を維持する。

設定トランジスタＱｗ１がオフ状態になっても、発光サイリスタＬ１のゲートＧｌは、発光サイリスタＬ１がオン状態であるため−０．２Ｖを維持する。
時刻ｅの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯している。

（６）時刻ｆ
時刻ｆにおいて、転送信号φ２が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、転送信号線７２ｂが「Ｈ」から「Ｌ」に移行し、しきい電圧が−２．２２Ｖである転送サイリスタＴ２がターンオンする。しかし、番号が４以上の偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。

転送サイリスタＴ２がターンオンすると、時刻ｂで転送サイリスタＴ１がターンオンした場合と同様に、転送サイリスタＴ２のカソード（転送信号線７２ｂ）は、−１．８Ｖになる。
そして、転送サイリスタＴ２がオン状態になると、結合トランジスタＱｔ２がオフ状態からオン状態に移行し、結合トランジスタＱｔ２のコレクタＣが−０．２Ｖになる。
すると、コレクタＣに接続された転送サイリスタＴ３は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。
オン状態の発光サイリスタＬ１、Ｌ２は、点灯信号線７５ａ、７５ｂが−１．７Ｖ（維持電圧）に維持されているので、オン状態を維持する。
時刻ｆの直後においては、転送サイリスタＴ１、Ｔ２、結合トランジスタＱｔ１、Ｑｔ２がオン状態であって、発光サイリスタＬ１、Ｌ２がオン状態で点灯している。

（７）時刻ｇ
時刻ｇにおいて、転送信号φ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、転送信号線７２ａが−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった転送サイリスタＴ１は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、結合トランジスタＱｔ１がオン状態からオフ状態に移行する。そして、設定サイリスタＷ１、Ｗ２は、各第１ゲートＧｗｆが抵抗Ｒｗを介して接続された電源線７１の「Ｌ」（−３．３Ｖ）になり、しきい電圧が−４．８Ｖになる。すなわち、すべての設定サイリスタＷのしきい電圧が−４．８Ｖになる。

オン状態の発光サイリスタＬ１、Ｌ２は、点灯信号線７５ａ、７５ｂが−１．７Ｖ（維持電圧）に維持されるので、オン状態を維持する。なお、オン状態の発光サイリスタＬ１、Ｌ２のゲートＧｌは、−０．２Ｖとなっている。
時刻ｇの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯している。

（８）時刻ｈ
時刻ｈにおいて、発光チップＵ１に送信される消灯信号φＲが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、抵抗Ｒｒ１を介して消灯信号線７６ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、抵抗Ｒｒ２を介して消灯信号線７６ｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。消灯サイリスタＲＴ１、ＲＴ２は、しきい電圧が−３．２Ｖであるので、ターンオンする。そして、消灯サイリスタＲＴ１は、ゲートＧｒが−０．２Ｖになって、点灯信号線７５ａを−０．２Ｖにし、消灯サイリスタＲＴ２は、同様にゲートＧｒが−０．２Ｖになって、点灯信号線７５ｂを−０．２Ｖにする。

すると、オン状態にあった発光サイリスタＬ１、Ｌ２は、アノードとカソードとの間の電圧が、保持電圧（−１．７Ｖ）より絶対値において小さい−０．２Ｖになるので、ターンオフして消灯する（非点灯になる）。

すなわち、発光チップＵ１の発光サイリスタＬ１、Ｌ２は、時刻ｄの設定信号φＷａ１、φＷｂ１が「Ｈ」から「Ｌ」に移行するタイミングでターンオンして点灯し、時刻ｈの消灯信号φＲが「Ｈ」から「Ｌ」に移行するタイミングでターンオフして、消灯する。時刻ｄから時刻ｈまでの期間が、発光チップＵ１の発光サイリスタＬ１、Ｌ２の点灯（発光）期間に対応する。
時刻ｈの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２、消灯サイリスタＲＴ１、ＲＴ２がオン状態にある。

（９）時刻ｉ
時刻ｉにおいて、発光チップＵに送信される転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、発光チップＵ１における転送信号線７２ａが「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．２２Ｖである転送サイリスタＴ３がターンオンする。しかし、番号が５以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行しない。また、転送サイリスタＴ１は、オフ状態であって、第１ゲートＧｔｆがスタート抵抗Ｒｓを介して「Ｌ」（−３．３Ｖ）のφ２端子に接続されるとともに、抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、転送サイリスタＴ１は、しきい電圧が−４．８Ｖになっているので、ターンオンしない。

そして、結合トランジスタＱｔ３がオフ状態からオン状態に移行する。これにより、結合トランジスタＱｔ３の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。
すると、時刻ｂにおける転送サイリスタＴ２と同様に、転送サイリスタＴ４は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

一方、第１コレクタＣｆに接続された設定サイリスタＷ３は、第１ゲートＧｗｆが−０．２Ｖになって、しきい電圧が−１．７Ｖになる。
時刻ｉの直後において、転送サイリスタＴ２、Ｔ３、結合トランジスタＱｔ２、Ｑｔ３、消灯サイリスタＲＴ１、ＲＴ２がオン状態にある。

（１０）時刻ｊ
時刻ｊにおいて、発光チップＵに送信される転送信号φ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、発光チップＵ１において、転送信号線７２ｂが「Ｌ」から「Ｈ」に移行する。オン状態にあった転送サイリスタＴ２は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、結合トランジスタＱｔ２がオン状態からオフ状態に移行する。
時刻ｊの直後において、転送サイリスタＴ３、結合トランジスタＱｔ３、消灯サイリスタＲＴ１、ＲＴ２がオン状態にある。

（１１）時刻ｋ
時刻ｋにおいて、発光チップＵに送信される消灯信号φＲが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、発光チップＵ１において、消灯信号線７６ａ、７６ｂが、オン状態の消灯サイリスタＲＴ１、ＲＴ２のカソードの電圧（−１．７Ｖ）から、「Ｈ」（０Ｖ）に移行する。消灯サイリスタＲＴ１、ＲＴ２は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。すると、点灯信号線７５ａ、７５ｂは、消灯サイリスタＲＴ１、ＲＴ２の各ゲートＧｒの−０．２Ｖから、点灯電圧ＶＩの「Ｌ」（−３．３Ｖ）に移行する。

そして、消灯サイリスタＲＴ１、ＲＴ２は、ゲートＧｒが点灯電圧ＶＩ（「Ｌ」（−３．３Ｖ））の点灯信号線７５ａ、７５ｂに各々接続されているので、しきい電圧が−４．８Ｖになる。
時刻ｋの直後において、転送サイリスタＴ３、結合トランジスタＱｔ３がオン状態にある。

以上において、発光チップＵ１における発光サイリスタＬ１、Ｌ２を制御する期間Ｔ（１）が終了する。
これ以降は、時刻ｃから時刻ｋまでの期間Ｔ（１）が繰り返される。

なお、発光サイリスタＬを点灯しない場合には、発光サイリスタＬ４を点灯制御する期間Ｔ（２）（時刻ｋから時刻ｌの間）において、設定信号φＷｂ１を「Ｌ」（−３．３Ｖ）にすることなく、「Ｈ」（０Ｖ）に維持すればよい。設定信号φＷｂ１が「Ｌ」（−３．３Ｖ）にならなければ、設定サイリスタＷ４はターンオンしない（図５参照）。これにより、設定トランジスタＱｗ４もオフ状態を維持する。よって、発光サイリスタＬ４は、しきい電圧が−４．８Ｖに維持され、ターンオンしない。発光サイリスタＬ４がターンオンしないので、電圧設定線７４ｂは、「Ｌ」（−３．３Ｖ）が維持される。

以上説明したように、奇数番号の転送サイリスタＴに接続された結合トランジスタＱｔには、２個の設定サイリスタＷが接続されている。そして、各設定サイリスタＷには、設定トランジスタＱｗが接続され、設定トランジスタＱｗに発光サイリスタＬが接続されている。奇数番号の転送サイリスタＴは、オン状態になることにより、点灯制御する発光サイリスタＬを指定する。そして、設定サイリスタＷは、オン状態になることにより、転送サイリスタＴによって指定された発光サイリスタＬを、点灯可能な状態に設定する。なお、点灯信号線７５が「Ｌ」（−３．３Ｖ）である場合には、設定サイリスタＷがオン状態になることにより、発光サイリスタＬがターンオンして点灯する。

なお、奇数番号の結合トランジスタＱｔの第２コレクタＣｓと、後段の偶数番号の転送サイリスタＴの第１ゲートＧｔｆとの間に結合抵抗Ｒｃを設けている。同様に、偶数番号の結合トランジスタＱｔのコレクタＣと後段の奇数番号の転送サイリスタＴの第１ゲートＧｔｆとの間に結合抵抗Ｒｃを設けている。これにより、オン状態の転送サイリスタＴによりオン状態になった結合トランジスタＱｔのコレクタＣ（第２コレクタＣｓを含む）に結合抵抗Ｒｃを介して接続されたオフ状態の転送サイリスタＴの第１ゲートＧｔｆ（図６（ａ）に示す第１ゲートＧｔｆ２）の電圧（上記の例では−２．２２Ｖ）を、オン状態の転送サイリスタＴのカソードが接続された転送信号線７２ａ又は転送信号線７２ｂの電圧（上記の例では−１．８Ｖ）より低くしている。
これにより、転送サイリスタＴが将棋倒しのように連鎖的にターンオンすることを抑制している。

以上においては、点灯制御する発光サイリスタＬに着目して、発光チップＵの動作を説明した。しかし、発光チップＵには、複数の発光サイリスタＬが設けられ、奇数番号の発光サイリスタＬのカソードが点灯信号線７５ａに接続され、偶数番号の発光サイリスタＬのカソードが点灯信号線７５ｂに並列に接続されている。また、奇数番号の発光サイリスタＬのゲートＧｌは、電圧設定線７４ａに接続され、偶数番号の発光サイリスタＬのゲートＧｌは、電圧設定線７４ｂに接続されている。
上記したように、点灯信号線７５ａ、７５ｂの電圧は、いずれの発光サイリスタＬも点灯していな場合の「Ｌ」（−３．３Ｖ）と、１つの発光サイリスタＬが点灯する場合の−１．７Ｖとに変化する。例えば、発光チップＵが５１２個の発光サイリスタＬを備える場合、点灯信号線７５ａ、７５ｂには、各々２５６個の発光サイリスタＬが並列接続されていることになる。そして、オフ状態の発光サイリスタＬは、点灯信号線７５ａ、７５ｂの電圧の変動に対して、負荷容量として働くことになる。

ここで、比較例の発光チップＵ′について説明する。
図８は、比較例として示す発光チップＵ′の構成を説明する等価回路図の一例である。比較例における発光チップＵ′は、第１の実施の形態が適用される発光チップＵを置き換えられるように構成されている。
ここでも、信号発生回路１１０との関係において発光チップＵ′１を例に、発光チップＵ′を説明する。そこで、図８では発光チップＵ′１（Ｕ′）と表記するが、以下では、発光チップＵ′と表記する。なお、発光チップＵと同じ部分は、同じ符号を付して説明を省略する。

発光チップＵ′は、図５に示した第１の実施の形態の発光チップＵにおける電圧設定線７４ａ、７４ｂを備えない。このため、各発光サイリスタＬのゲートＧｌは、電源線７１に抵抗Ｒｎを介して接続されている。したがって、発光チップＵ′は、発光チップＵに比べ、構成が簡略化されている。
なお、発光チップＵ′は、発光チップＵと同様に、図７に示したタイミングチャートに従って動作する。なお、発光サイリスタＬのゲートＧｌの電圧は、次に説明するように発光チップＵと異なる。

発光チップＵ′の発光サイリスタＬの部分（発光部１０２）を説明する。
図９は、比較例として示す発光チップＵ′の発光サイリスタＬの部分（発光部１０２）の等価回路である。図９（ａ）は、発光サイリスタＬを個別に示す等価回路、図９（ｂ）は、発光サイリスタＬを集約した等価回路である。ここでは、発光サイリスタＬは、５１２個あるとする。そして、全ての発光サイリスタＬはオフ状態であるとする。

図９（ａ）において、オフ状態の発光サイリスタＬについて説明する。オフ状態の発光サイリスタＬは、容量と見ることができる。ここで、各発光サイリスタＬのゲートＧｌ−カソード間を容量Ｃ_ＧＫとし、ゲートＧｌ−アノード間を容量Ｃ_ＧＡとする。さらに、発光サイリスタＬのゲートＧｌ−カソード間は、ダイオードで近似される。よって、図９（ａ）に示すように、発光サイリスタＬ１は、直列接続された容量Ｃ_ＧＫと容量Ｃ_ＧＡと、容量Ｃ_ＧＫに並列接続されたダイオードで近似される。容量Ｃ_ＧＫと容量Ｃ_ＧＡとの接続点がゲートＧｌである。そして、奇数番号の発光サイリスタＬにおいて、容量Ｃ_ＧＡの接続点でない側の端子が基準電圧Ｖｓｕｂに接続され、容量Ｃ_ＧＫの接続点でない側の端子が点灯信号線７５ａに接続されている。偶数番号の発光サイリスタＬにおいて、容量Ｃ_ＧＡの接続点でない側の端子が基準電圧Ｖｓｕｂに接続され、容量Ｃ_ＧＫの接続点でない側の端子が点灯信号線７５ｂに接続されている。なお、電源線７１に設けた抵抗Ｒｊは、電源線７１の寄生抵抗である。

発光サイリスタＬのゲートＧｌは、電源電圧Ｖｇの電源線７１に接続され同電圧である。よって、図９（ｂ）に示すように、奇数番号の発光サイリスタＬと偶数番号の発光サイリスタＬとを各々まとめてもよい。つまり、容量を２５６倍とし、抵抗を２５６分の１とすればよい。奇数番号の発光サイリスタＬは、容量Ｃ_ＧＫの２５６倍の容量Ｃ１と、容量Ｃ_ＧＡの２５６倍の容量Ｃ２との直列接続で表される。また、抵抗Ｒｎの２５６分の１の抵抗Ｒｔで表される。なお、奇数番号の発光サイリスタＬのゲートＧｌをゲートＧｌ（ｏｄｄ）と表記し、偶数番号の発光サイリスタＬのゲートＧｌをゲートＧｌ（ｅｖｅｎ）と表記している。発光サイリスタＬはオフ状態であるので、発光サイリスタＬを近似したダイオードの記載を省略している。ここで、容量Ｃ１を一例として１００ｐＦ、容量Ｃ２を４０ｐＦとする。そして、抵抗Ｒｎは６０ｋΩであるので、抵抗Ｒｔを２３０Ωとする。
ここで、容量Ｃ１が第１の寄生容量の一例、容量Ｃ２が第２の寄生容量の一例である。

奇数番号の発光サイリスタＬ又は偶数番号の発光サイリスタＬは、構成が同じである。よって、奇数番号の発光サイリスタＬ又は偶数番号の発光サイリスタＬのいずれも同じ動作をする。そこで、奇数番号の発光サイリスタＬ又は偶数番号の発光サイリスタＬの一方について、１つの発光サイリスタＬを点灯させる前後の動作を説明する。

図１０は、比較例として示す発光チップＵ′における発光サイリスタＬを点灯させる前後の動作を説明する図である。図１０（ａ）は、点灯前の状態、図１０（ｂ）は、点灯直後の状態、図１０（ｃ）は、定常状態、図１０（ｄ）は、発光電流Ｐの時間に対する変化を示す。なお、ゲートＧｌ（ｏｄｄ）とゲートＧｌ（ｅｖｅｎ）とを区別せず、ゲートＧｌ（ｏ／ｅ）と表記する。同様に、点灯信号線７５ａ又は点灯信号線７５ｂを区別せず点灯信号線７５と表記し、抵抗ＲＩ１、ＲＩ２を区別せず、抵抗ＲＩと表記する。また、オン状態となる発光サイリスタＬは、１個のダイオードで近似している。前述したように、内部抵抗Ｒｐは、２０Ωである。また、抵抗ＲＩは、３００Ωである。なお、１つの発光サイリスタＬがターンオンするので、容量Ｃ１、Ｃ２は、４０ｐＦ、１００ｐＦとする。

図１０（ａ）に示す点灯前の状態とは、図７に示したタイミングチャートにおける時刻ｃと時刻ｄとの間の状態に対応する。このとき、発光サイリスタＬはオフ状態であるので、電流が流れない。そして、点灯信号線７５は、「Ｌ」（−３．３Ｖ）になっている。また、ゲートＧｌは、抵抗Ｒｔを介して電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））のＶｇ端子に接続されている。よって、ゲートＧｌ（ｏ／ｅ）は、「Ｌ」（−３．３Ｖ）になっている。よって、容量Ｃ１の両端子（点灯信号線７５とゲートＧｌ（ｏ／ｅ）と）は、「Ｌ」（−３．３Ｖ）であるので、容量Ｃ１には、電荷が蓄積されていない。一方、容量Ｃ２の一方の端子（ゲートＧｌ（ｏ／ｅ））は「Ｌ」（−３．３Ｖ）であり、他方の端子（基準電圧Ｖｓｕｂ）は「Ｈ」（０Ｖ）であるので、４０ｐＦの容量Ｃ２には、−３．３Ｖの電圧差により１３２ｐＣの電荷が蓄積されている。なお、極性は、図中に＋−で示し、電荷の量を＋−の数で示す。他の場合も同様である。

図１０（ｂ）に示す点灯直後の状態とは、図７の時刻ｄの直後である。１つの発光サイリスタＬがオン状態に移行すると、前述したように、点灯信号線７５が−１．７Ｖになる。すると、ＶＩ端子の「Ｌ」（−３．３Ｖ）と点灯信号線７５の−１．７Ｖとの電圧差（−１．６Ｖ）が３００Ωの抵抗ＲＩに印加される。よって、オン状態の発光サイリスタＬには、電流ｉとして５ｍＡ（＝−１．６Ｖ／３００Ω）が流れる。この電流ｉは、発光サイリスタＬがオン状態である限り定常的に流れる。これが、図１０（ｄ）に示す定常電流（５ｍＡ）である。

また、発光サイリスタＬがオン状態に移行する初期段階において、容量Ｃ１、Ｃ２を通過して、変位電流が流れる。変位電流は、容量Ｃ１と容量Ｃ２との直列容量Ｃｐ（＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２））の両端子間の電圧を−３．３Ｖから−１．７Ｖへと−１．６Ｖ変化させる。この例では、直列容量Ｃｐは、２８．６ｐＦである。よって、総量として４６ｐＣの電荷が、オン状態の発光サイリスタＬを介して流れる。この電流により、容量Ｃ１の電荷が０ｐＣから４６ｐＣに、容量Ｃ２の電荷が１３２ｐＣから８６ｐＣに変化する。よって、ゲートＧｌは、−２．１６Ｖになる。
なお、この電荷は、直列容量Ｃｐと内部抵抗Ｒｐとで定まる時定数（Ｒｐ×Ｃｓ）で流れる。この例では、時定数は、約０．６ｎｓである。これが、図１０（ｄ）にツノ電流として示す電流である。ツノ電流は、発光サイリスタＬがオン状態になった直後の短時間において流れる大きな電流である。

次に、図１０（ｃ）に示す定常状態とは、図１０（ｄ）のツノ電流が終了した後の状態である。
ツノ電流が終了しても、ゲートＧｌ（ｏ／ｅ）（−２．１６Ｖ）とＶｇ端子（「Ｌ」（−３．３Ｖ））との間に電圧差があるため、ゲートＧｌ（ｏ／ｅ）の電圧が−３．３Ｖになるまでオン状態の発光サイリスタＬを介して電流が流れる。これにより、容量Ｃ１の蓄積する電荷は、４６ｐＣから１６０ｐＣへと１１４ｐＣ変化する。同様に、容量Ｃ２の蓄積する電荷は、８６ｐＣから１３２ｐＣへと４６ｐＣ変化する。この電流は、容量Ｃ１と抵抗Ｒｔと内部抵抗Ｒｐとで決まる時定数（Ｃ１×（Ｒｔ＋Ｒｐ））で流れる。この例では、２５ｎｓである。これが、図１０（ｄ）に示す裾引き電流である。

図１０（ｄ）に示すように、発光チップＵ′では、図７のタイミングチャートの時刻ｄにおいて１つの発光サイリスタＬがオフ状態からオン状態に移行すると、発光電流Ｐとして、オン状態の期間に亘って流れ続ける定常電流と、オン状態に移行した直後に流れる大きなツノ電流と、ツノ電流に引き続いて裾を引くように流れる裾引き電流とが流れる。
このため、発光サイリスタＬの発光電流Ｐが定常電流になるまで、つまり発光サイリスタＬの発光量の変動が小さくなるまで時間がかかることになる。

次に、第１の実施の形態における発光チップＵにおける発光サイリスタＬの部分（発光部１０２）を説明する。
図１１は、第１の実施の形態が適用される発光チップＵの発光サイリスタＬの部分（発光部１０２）の等価回路である。図１１（ａ）は、発光サイリスタＬを個別に示す等価回路、図１１（ｂ）は、発光サイリスタＬを集約した等価回路である。ここでは、発光サイリスタＬは、５１２個あるとする。そして、全ての発光サイリスタＬはオフ状態であるとする。

図１１（ａ）において、オフ状態の発光サイリスタＬについて説明する。なお、図９（ａ）と異なる部分を説明し、同様の部分の説明を省略する。奇数番号の発光サイリスタＬのゲートＧｌは、抵抗Ｒｎを介して電圧設定線７４ａに接続されている。偶数番号の発光サイリスタＬのゲートＧｌは、抵抗Ｒｎを介して電圧設定線７４ｂに接続されている。そして、電圧設定線７４ａは、ＶＩ端子と点灯信号線７５ａとの間に設けられた直列接続された抵抗Ｒｄ１ａ、Ｒｄ２ａの接続点に接続されている。なお、直列接続された抵抗Ｒｄ１ａ、Ｒｄ２ａは、抵抗ＲＩ１と並列に接続されている。同様に、電圧設定線７４ｂは、ＶＩ端子と点灯信号線７５ｂとの間に設けられた直列接続された抵抗Ｒｄ１ｂ、Ｒｄ２ｂの接続点に接続されている。なお、直列接続された抵抗Ｒｄ１ｂ、Ｒｄ２ｂは、抵抗ＲＩ２と並列に接続されている。

図１１（ｂ）においても同様であって、ゲートＧｌ（ｏｄｄ）がＶＩ端子と点灯信号線７５ａとの間に設けられた直列接続された抵抗Ｒｄ１ａ、Ｒｄ２ａの接続点に接続され、ゲートＧｌ（ｅｖｅｎ）がＶＩ端子と点灯信号線７５ｂとの間に設けられた直列接続された抵抗Ｒｄ１ｂ、Ｒｄ２ｂの接続点に接続されている。
なお、抵抗Ｒｄ１ａ、Ｒｄ１ｂは、一例として４ｋΩ、抵抗Ｒｄ２ａ、Ｒｄ２ｂは、一例として１．６ｋΩに設定されている。

奇数番号の発光サイリスタＬ又は偶数番号の発光サイリスタＬは、構成が同じである。よって、奇数番号の発光サイリスタＬ又は偶数番号の発光サイリスタＬのいずれも同じ動作をする。そこで、奇数番号の発光サイリスタＬ又は偶数番号の発光サイリスタＬの一方について、一つの発光サイリスタＬを点灯させる前後の動作を説明する。

図１２は、第２の実施の形態が適用される発光チップＵにおける発光サイリスタＬを点灯させる前後の動作を説明する図である。図１２（ａ）は、点灯前の状態、図１２（ｂ）は、点灯直後の状態、図１２（ｃ）は、定常状態、図１２（ｄ）は、発光電流Ｐの時間に対する変化を示す。なお、ゲートＧｌ（ｏｄｄ）とゲートＧｌ（ｅｖｅｎ）とを区別せず、発光サイリスタＬのゲートＧｌ（ｏ／ｅ）と表記する。同様に、点灯信号線７５ａと点灯信号線７５ｂとを区別せず点灯信号線７５と表記し、電圧設定線７４ａと電圧設定線７４ｂを区別せず電圧設定線７４と表記し、抵抗ＲＩ１、ＲＩ２を区別せず、抵抗ＲＩと表記する。また、オン状態となる発光サイリスタＬは、１個のダイオードで近似している。他は、前述した発光チップＵ′の場合と同じである。

図１２（ａ）に示す点灯前の状態は、図１０（ａ）の状態と同様であって、いずれの発光サイリスタＬも点灯していないため、点灯信号線７５及び電圧設定線７４は、「Ｌ」（−３．３Ｖ）になっている。そして、容量Ｃ１は、０ｐＣ、容量Ｃ２は、１３２ｐＣの電荷を蓄積している。

図１２（ｂ）に示す点灯直後の状態では、図１０（ｂ）と同様に、１つの発光サイリスタＬがオン状態になると、前述したように、点灯信号線７５が−１．７Ｖになる。すると、ＶＩ端子の「Ｌ」（−３．３Ｖ）と点灯信号線７５の−１．７Ｖとの電圧差（−１．６Ｖ）が３００Ωの抵抗ＲＩに印加されているので、オン状態の発光サイリスタＬには、電流ｉとして５ｍＡ（＝−１．６Ｖ／３００Ω）が流れる。この電流ｉは、発光サイリスタＬがオン状態である限り定常的に流れる。この電流ｉが、図１２（ｄ）に示す定常電流（５ｍＡ）である。

また、図１０（ｂ）と同様に、発光サイリスタＬがオン状態になる初期段階において、容量Ｃ１、Ｃ２を通過して、変位電流が流れる。変位電流は、容量Ｃ１と容量Ｃ２との直列容量Ｃｐ（＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２））の両端子間の電圧を−３．３Ｖから−１．７へと−１．６Ｖ変化させる。つまり、総量として４６ｐＣの電荷が、オン状態の発光サイリスタＬを介して流れる。この電流により、容量Ｃ１の電荷が０ＰＣから４６ｐＣに、容量Ｃ２の電荷が１３２ｐＣから８６ｐＣに変化する。よって、ゲートＧｌは、ゲートＧｌは、−２．１６Ｖになる。
なお、この電荷は、直列容量Ｃｐと内部抵抗Ｒｐとで定まる時定数（Ｒｐ×Ｃｓ）で流れる。この例では、時定数は、約０．６ｎｓである。これが、図１２（ｄ）に示すツノ電流である。

このとき、電圧設定線７４は、直列接続された抵抗Ｒｄ１、Ｒｄ２の接続点に接続されている。そして、直列接続された抵抗Ｒｄ１側の端子が−１．７Ｖの点灯信号線７５に接続され、抵抗Ｒｄ２側の端子が「Ｌ」（−３．３Ｖ）のＶＩ端子に接続されている。よって、電圧設定線７４は、−２．１６Ｖになっている。つまり、ゲートＧｌ（ｏ／ｅ）の電圧と電圧設定線７４の電圧とが同じになっている。この状態は、ゲートＧｌ（ｏ／ｅ）の電圧に追従させて疑似的にフロート状態にしていると同じである。

このような電圧とするためには、抵抗Ｒｄ１、Ｒｄ２の抵抗値を容量Ｃ１、Ｃ２の容量に基づいて設定すればよい。つまり、抵抗Ｒｄ１、Ｒｄ２の抵抗値をＲｄ１、Ｒｄ２とし、容量Ｃ１、Ｃ２の容量をＣ１、Ｃ２とするとき、Ｒｄ１：Ｒｄ２＝Ｃ１：Ｃ２とすればよい。上記の例では、Ｃ１が１００ｐＦ、Ｃ２が４０ｐＦであるので、Ｒｄ１を４ｋΩ、Ｒｄ２を１．６ｋΩとしている。

図１２（ｃ）に示す定常状態では、ゲートＧｌ（ｏ／ｅ）の電圧（−２．１６Ｖ）と電圧設定線７４の電圧（−２．１６Ｖ）とが同じであるので、ゲートＧｌ（ｏ／ｅ）と電圧設定線７４との間で電流が流れない。つまり、定常電流（５ｍＡ）のみが流れることになる。

図１２（ｄ）に示すように、発光チップＵでは、発光サイリスタＬがオフ状態からオン状態に移行すると、発光電流Ｐとして、オン状態の期間流れ続ける定常電流と、オン状態に移行した直後に流れる大きなツノ電流とが流れるが、発光チップＵ′で見られた裾引き電流が抑制される。
このため、発光サイリスタＬの発光電流Ｐが定常電流になるまで、つまり発光サイリスタＬの発光量の変動が小さくなるまでの時間が、発光チップＵ′に比べて短くなる。
なお、ここでは、ゲートＧｌ（ｏ／ｅ）の電圧と電圧設定線７４の電圧とを同じにするとして説明したが、電圧差が発光チップＵ′の場合に比べ小さければよい。電圧差が小さくなると、裾引き電流が小さくなり、発光サイリスタＬの発光電流Ｐが定常電流になるまで、つまり発光サイリスタＬの発光量の変動が小さくなるまでの時間が短くなる。なお、電圧設定線７４の電圧は、抵抗Ｒｄ１、Ｒｄ２によって任意に設定しうる。

図１３は、露光に使用可能な範囲を説明する図である。図１３（ａ）は、第１の実施の形態が適用される発光チップＵの場合、図１３（ｂ）は、比較例として示す発光チップＵ′の場合である。上側が、縦軸に発光強度、横軸に時間を示す図、下側が縦軸に露光量、横軸に時間を示す図である。なお、上側の図において、ツノ電流による発光をツノ発光、裾引き電流による発光を裾引き発光、定常電流による発光を定常発光と表記する。下側の図に示すように、ここでは、発光サイリスタＬの点灯時間により、露光量が設定される。つまり、露光量を多くしたい場合は、点灯時間を長く設定し、露光量を少なくしたい場合は、点灯時間を短く設定する。

図１３（ａ）に示すように、発光チップＵでは、ツノ発光が生じるが裾引き発光がない場合を示している。この場合、ツノ発光の期間は短いため、発光チップＵでは、露光量が設定される使用可能範囲が、図１３（ｂ）に示す発光チップＵ′に比べて広くなる。つまり、図１３（ｂ）に示す裾引き発光がある発光チップＵ′では、裾引き発光が生じている期間は、露光量を設定する使用可能範囲とできない。すなわち、発光チップＵでは、短い発光期間から、露光量に対する直線性が確保される。

また、図１３（ａ）に示すように、発光チップＵでは、裾引き発光が生じないために最低露光量が、図１３（ｂ）に示す発光チップＵ′の場合に比べて小さくなる。つまり、図１３（ａ）に示す裾引き発光がない発光チップＵでは、ツノ発光による露光量のみが最低露光量となる。一方、図１３（ｂ）に示す裾引き発光がある発光チップＵ′では、ツノ発光と裾引き発光とを合計した露光量が、最低露光量となる。
なお、発光チップＵにおいて、裾引き電流（裾引き発光）がないとしたが、発光チップＵ′に比べて、抑制されていればよい。

以上説明したように、第１の実施の形態が適用される発光チップＵは、電圧設定線７４を設け、１つの発光サイリスタＬが点灯して点灯信号線７５の電圧が変動した際に、オフ状態の発光サイリスタＬのゲートＧｌの電圧を点灯電圧ＶＩ（ここでは、「Ｌ」（−３．３Ｖ））と異なる電圧に設定することで、ゲートＧｌの電圧が変動しないようにして、裾引き電流を抑制する。このとき、ゲートＧｌが接続されている電圧設定線７４の電圧は、点灯電圧ＶＩと点灯信号線７５との電圧差を抵抗Ｒｄ１、Ｒｄ２で分割することで設定されている。
次に、第１の実施の形態における発光チップＵの変形例を説明する。

図１４は、発光チップＵの変形例である発光チップＵａの構成を説明する等価回路図の一例である。第１の実施の形態における光出射装置６５（図４（ｂ）参照）において、発光チップＵを発光チップＵａとした以外の構成は、発光チップＵを用いた第１の実施の形態と同様であるので説明を省略する。そして、図１４では、図５と同様に、信号発生回路１１０との関係において発光チップＵａ１を例に、発光チップＵａを説明する。そこで、図１４では発光チップＵａ１（Ｕａ）と表記する。

発光チップＵａは、発光チップＵに対して、点灯電圧ＶＩが供給されるＶＩ端子と点灯信号線７５ａ、７５ｂ、電圧設定線７４ａ、７４ｂとの接続方法が異なる。発光チップＵａの他の構成は、発光チップＵと同じであるので説明を省略する。
発光チップＵａでは、発光チップＵの抵抗ＲＩ１が直列接続された抵抗ＲＩ１ａ、ＲＩ１ｂに置き換えられている。そして、抵抗ＲＩ１ａ、ＲＩ１ｂの接続点が電圧設定線７４ａに接続されている。同様に、発光チップＵの抵抗ＲＩ２が直列接続された抵抗ＲＩ２ａ、ＲＩ２ｂに置き換えられている。そして、抵抗ＲＩ２ａ、ＲＩ２ｂの接続点が電圧設定線７４ｂに接続されている。なお、抵抗Ｒｄ１ａ、Ｒｄ２ａ、Ｒｄ１ｂ、Ｒｄ２ｂを備えない。

このようにしても、電圧設定線７４ａは、点灯電圧ＶＩと点灯信号線７５ａの電圧が抵抗ＲＩ１ａ、ＲＩ１ｂで分割された電圧に設定される。同様に、電圧設定線７４ｂは、点灯電圧ＶＩと点灯信号線７５ｂの電圧が抵抗ＲＩ２ａ、ＲＩ２ｂで分割された電圧に設定される。
なお、抵抗ＲＩ１ａ、ＲＩ１ｂの抵抗値をＲＩ１ａ、ＲＩ１ｂとしたとき、ＲＩ１ａ：ＲＩ１ｂ＝Ｃ１：Ｃ２に設定されるとよい。同様に、抵抗ＲＩ２ａ、ＲＩ２ｂの抵抗値をＲＩ２ａ、ＲＩ２ｂとしたとき、ＲＩ２ａ：ＲＩ２ｂ＝Ｃ１：Ｃ２に設定されるとよい。

図１５は、発光チップＵの他の変形例である発光チップＵｂの構成を説明する等価回路図の一例である。第１の実施の形態における光出射装置６５（図４（ｂ）参照）において、発光チップＵを発光チップＵｂとした以外の構成は、発光チップＵを用いた第１の実施の形態と同様であるので説明を省略する。そして、図１５では、図５と同様に、信号発生回路１１０との関係において発光チップＵｂ１を例に、発光チップＵｂを説明する。そこで、図１５では発光チップＵｂ１（Ｕｂ）と表記する。

発光チップＵｂは、発光チップＵと異なり、点灯電圧ＶＩが供給されるＶＩ端子に接続された点灯電圧線７７を備える。そして、点灯電圧線７７は、直列接続された抵抗Ｒｉ１ａ、Ｒｉ１ｂを介して、点灯信号線７５ａに接続されている。なお、直列接続された抵抗Ｒｉ１ａ、Ｒｉ１ｂは、奇数番号の発光サイリスタＬ毎に設けられている。つまり、直列接続された抵抗Ｒｉ１ａ、Ｒｉ１ｂと奇数番号の発光サイリスタＬとが組を構成している。そして、奇数番号の発光サイリスタＬ毎に設けられた直列接続された抵抗Ｒｉ１ａ、Ｒｉ１ｂが、点灯信号線７５ａと点灯電圧線７７との間に並列に設けられている。直列接続された抵抗Ｒｉ１ａ、Ｒｉ１ｂの接続点は、組を構成する奇数番号の発光サイリスタＬのゲートＧｌに接続されている。

同様に、点灯電圧線７７は、直列接続された抵抗Ｒｉ２ａ、Ｒｉ２ｂを介して、点灯信号線７５ｂに接続されている。なお、直列接続された抵抗Ｒｉ２ａ、Ｒｉ２ｂは、偶数番号の発光サイリスタＬ毎に設けられている。つまり、直列接続された抵抗Ｒｉ２ａ、Ｒｉ２ｂと偶数番号の発光サイリスタＬとが組を構成している。そして、偶数番号の発光サイリスタＬ毎に設けられた直列接続された抵抗Ｒｉ２ａ、Ｒｉ２ｂが、点灯信号線７５ｂと点灯電圧線７７との間に並列に設けられている。直列接続された抵抗Ｒｉ２ａ、Ｒｉ２ｂの接続点は、組を構成する奇数番号の発光サイリスタＬのゲートＧｌに接続されている。

このようにしても、奇数番号のオフ状態の発光サイリスタＬのゲートＧｌは、ＶＩ端子の点灯電圧ＶＩと点灯信号線７５ａの電圧が抵抗Ｒｉ１ａ、Ｒｉ１ｂで分割された電圧に設定される。同様に、偶数番号のオフ状態の発光サイリスタＬのゲートＧｌは、ＶＩ端子の点灯電圧ＶＩと点灯信号線７５ｂの電圧が抵抗Ｒｉ２ａ、Ｒｉ２ｂで分割された電圧に設定される。
なお、抵抗Ｒｉ１ａ、Ｒｉ１ｂの抵抗値をＲｉ１ａ、Ｒｉ１ｂとしたとき、Ｒｉ１ａ：Ｒｉ１ｂ＝Ｃ１：Ｃ２に設定されるとよい。同様に、抵抗Ｒｉ２ａ、Ｒｉ２ｂの抵抗値をＲｉ２ａ、Ｒｉ２ｂとしたとき、Ｒｉ２ａ：Ｒｉ２ｂ＝Ｃ１：Ｃ２に設定されるとよい。

なお、奇数番号の発光サイリスタＬが点灯状態である場合に発光サイリスタＬに流れる電流は、発光チップＵにおける抵抗ＲＩ１の代わりに、（Ｒｉ１ａ＋Ｒｉ１ｂ）／Ｎｏで決まる。同様に、偶数番号の発光サイリスタＬが点灯状態である場合に発光サイリスタＬに流れる電流は、発光チップＵにおける抵抗ＲＩ２の代わりに、（Ｒｉ２ａ＋Ｒｉ２ｂ）／Ｎｅで決まる。なお、Ｎｏは、奇数番号の発光サイリスタＬの数、Ｎｅは、偶数番号の発光サイリスタＬの数である。

また、点灯電圧線７７と点灯信号線７５ａ、７５ｂとの間に各々抵抗を設けて、点灯状態の発光サイリスタＬに流れる電流を調整してもよい。

第１の実施の形態では、奇数番号の転送サイリスタＴに２個の設定サイリスタＷが接続されている。なお、各設定サイリスタＷに発光サイリスタＬが接続されている。奇数番号の転送サイリスタＴに１個の設定サイリスタＷが接続されるように構成してもよく、３個以上の設定サイリスタＷが接続されるようにしてもよい。なお、設定サイリスタＷの数に応じて、点灯信号線７５、電圧設定線７４の数を設定すればよい。

［第２の実施の形態］
第２の実施の形態では、発光チップＶは、第１の実施の形態における発光チップＵと異なり、設定サイリスタＷ、設定トランジスタＱｗなどを備えない。そして、隣接する転送サイリスタＴの間に設けられた結合トランジスタＱｔ毎に、発光サイリスタＬが設けられている。第２の実施の形態では、第１の実施の形態の光出射装置６５において、発光チップＵを発光チップＶに置き換え、発光チップＶに対応させて信号発生回路１１０を信号発生回路１１０′に置き換えている。その他の構成は、第１の実施の形態と同様であるので、同様な部分の説明を省略し、異なる部分を説明する。

図１６は、第２の実施の形態が適用される発光チップＶの構成を説明する等価回路図の一例である。ここでは、信号発生回路１１０′との関係において発光チップＶ１を例に、発光チップＶを説明する。そこで、図１６では発光チップＶ１（Ｖ）と表記するが、以下では、発光チップＶと表記する。なお、第１の実施の形態と同様な部分は、同じ符号を付して説明を省略する。

信号発生回路１１０′は、第１の実施の形態の信号発生回路１１０と異なり、設定信号発生部１３０及び消灯信号発生部１４０を備えない。その代わりに、点灯信号発生部１８０を備える。つまり、図４の発光チップＵを発光チップＶに置き換えた場合に、点灯信号発生部１８０は、発光チップＶ１〜Ｖ２０に各々異なる点灯信号φＩ１〜φＩ２０を送信する。図１６では、発光チップＶ１を例に説明するために、点灯信号φＩ１を示している。

発光チップＶは、発光チップＵと同様に基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…を備える。そして、発光チップＶは、発光サイリスタＬと同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…を備える。なお、第１の実施の形態と同様に、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しない場合は発光サイリスタＬと表記し、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しない場合は転送サイリスタＴと表記する。

また、発光チップＶは、転送サイリスタＴをそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…を備える。なお、結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…をそれぞれ区別しない場合は結合トランジスタＱｔと表記する。
そして、発光チップＶは、スタート抵抗Ｒｓを備える。さらに、発光チップＶは、複数の抵抗を備える。なお、抵抗については、発光サイリスタＬ１、Ｌ２、Ｌ３、…などの区別する番号を付さない。

発光サイリスタＬは、第１の実施の形態の発光サイリスタＬと同様に、アノード、ゲートＧｌ、カソードを有する３端子素子である。転送サイリスタＴは、第１の実施の形態の転送サイリスタＴと同様に、アノード、第１ゲートＧｔｆ、第２ゲートＧｔｓ、カソードを有する４端子素子である。結合トランジスタＱｔは、第１の実施の形態における奇数番号の結合トランジスタＱｔと同様に、エミッタＥ、ベースＢ、第１コレクタＣｆ、第２コレクタＣｓを備えるマルチコレクタである。
発光サイリスタＬの数は、予め定められた個数とすればよい。第２の実施の形態において、発光サイリスタＬの数を例えば５１２個とすると、転送サイリスタＴの数も５１２個である。しかし、結合トランジスタＱｔの数は、転送サイリスタＴの数より１少ない５１１個でよい。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
図１６では、発光サイリスタＬ１〜Ｌ６、転送サイリスタＴ１〜Ｔ６を中心とした部分を示している。

そして、発光チップＶは、上記の素子を接続する複数の配線を備える。
発光チップＶは、Ｖｇ端子に接続された電源線７１を備える。電源線７１には、電源電圧供給部１７０から、Ｖｇ端子を介して電源電圧Ｖｇが供給される。
発光チップＶは、φ１端子、φ２端子に各々抵抗Ｒ１、Ｒ２を介して接続された転送信号線７２ａ、７２ｂを備える。φ１端子、φ２端子には、転送信号発生部１２０から転送信号φ１、φ２が各々送信される。また、発光チップＶは、φＩ端子に抵抗ＲＩを介して接続された点灯信号線７５を備える。φＩ端子には、点灯信号発生部１８０から点灯信号φＩ１が送信される。

また、発光チップＶは、各発光サイリスタＬのゲートの各々に抵抗Ｒｍを介して接続された電圧設定線７４を備える。電圧設定線７４は、オフ状態の発光サイリスタＬのゲートの電圧を設定する。
さらに、発光チップＶは、基板８０の裏面電極８５にＶｓｕｂ端子を備える。Ｖｓｕｂ端子には、基準電圧供給部１６０から基準電圧Ｖｓｕｂが供給される。

次に、接続関係を説明する。
転送サイリスタＴは、アノードが基準電圧Ｖｓｕｂに設定されている。ゲートＧｔは、抵抗Ｒｇを介して電源線７１に接続されている。奇数番号の転送サイリスタＴのカソードは、転送信号線７２ａに接続されている。偶数番号の転送サイリスタＴのカソードは、転送信号線７２ｂに接続されている。

結合トランジスタＱｔは、番号順に並べられた転送サイリスタの２つをペアとし、第２ゲートＧｔｓと番号が１つ大きい転送サイリスタＴの第１ゲートＧｔｆとの間に設けられている。

発光サイリスタＬは、アノードが基準電圧Ｖｓｕｂに設定されている。ゲートＧｌは、抵抗Ｒｍを介して電圧設定線７４に接続されている。発光サイリスタＬのカソードは、点灯信号線７５に接続されている。

さらに、電源線７１と点灯信号線７５との間に、直列接続された抵抗Ｒｄ１、Ｒｄ２で接続されている。なお、抵抗Ｒｄ１が電源線７１側に、抵抗Ｒｄ２が点灯信号線７５側に接続されている。そして、電圧設定線７４は、直列接続された抵抗Ｒｄ１、Ｒｄ２の接続点に接続されている。

上記した、抵抗Ｒ１、Ｒ２、Ｒｇ、Ｒｍ、ＲＩ、Ｒｄ１、Ｒｄ２は、電流を制限して、前後の配線の電圧を維持する電流制限抵抗である。

＜タイミングチャート＞
次に、発光チップＶの動作について説明する。
基準電圧Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電圧Ｖｇを「Ｌ」（−３．３Ｖ）とする。そして、信号（転送信号φ１、φ２、点灯信号φＩ１）は「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との電圧を有しているとする。
そして、一例として、抵抗Ｒ１、Ｒ２、ＲＩは、各々２００Ω、抵抗Ｒｇは、１０ｋΩとする。抵抗Ｒｄ１は、４ｋΩ、抵抗Ｒｄ２は、１．６ｋΩとする。そして、抵抗Ｒｍは、３６ｋΩとする。他の値は、第１の実施の形態と同じとする。つまり、転送サイリスタＴの内部抵抗ｒｋは、６０ｋΩであって、オン状態の転送サイリスタＴのカソード（転送信号線７２ａ、７２ｂ）は、−１．８Ｖになるとする。また、発光サイリスタＬの内部抵抗は、２０Ωであって、オン状態の発光サイリスタＬのカソード（点灯信号線７５）は、−１．７Ｖになるとする。
上記の数値は、例であって、他の値を設定することができる。

光出射装置６５（図３における発光チップＵを発光チップＶに置き換え、信号発生回路１１０を信号発生回路１１０′に置き換えた構成）は、発光チップＶ１〜Ｖ２０を備えている。第１の実施の形態と同様に、回路基板６２上の全ての発光チップＶ（発光チップＶ１〜Ｖ２０）には、基準電圧Ｖｓｕｂ及び電源電圧Ｖｇが共通に供給される。
そして、発光チップＶ１〜Ｖ２０には、前述したように、転送信号φ１、φ２が共通に送信される。全ての発光チップＶは並列に駆動される。

一方、点灯信号φＩ１が発光チップＶ１に送信され、点灯信号φＩ２〜φＩ２０が発光チップＶ２〜Ｖ２０に送信される。ここでも、点灯信号φＩ１〜φＩ２０は、同じタイミングで並列に送信される。よって、発光チップＶは並列に駆動される。なお、点灯信号φＩ１〜φＩ２０を区別しないときは、点灯信号φＩと表記する。
なお、発光サイリスタＬの光量を調整するなどのために、点灯信号φＩのタイミングをずらして送信してもよく、発光チップＶ間でずらして送信してもよい。

発光チップＶ２〜Ｖ２０は発光チップＶ１と並行して駆動されるので、発光チップＶ１の動作を説明すれば足りる。
以下では、発光チップＶ１の動作を説明する。

図１７は、発光チップＶ１の動作を説明するタイミングチャートである。ここでは、発光チップＶ１を例に説明する。よって、点灯信号φＩ１と表記する。そして、アルファベット順（ａ、ｂ、ｃ、…）に時間が経過するとする。なお、図１７のアルファベットで示す時刻及び期間Ｔと、図７のアルファベットで示す時刻及び期間Ｔとは、異なる。
図１７は、発光サイリスタＬ１〜Ｌ６を点灯制御する期間を示し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ６を点灯状態とし、発光サイリスタＬ４を非点灯状態とする。
以下では、図１６を参照して、時刻順に発光チップＶ１の動作を説明する。なお、他の発光チップＶの動作も同様である。

発光チップＶ１の発光サイリスタＬ１は、時刻ｃから時刻ｇの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｇから時刻ｋの期間Ｔ（２）において、点灯制御される。他の発光サイリスタＬ３〜Ｌ６も、期間Ｔ（３）〜Ｔ（６）において点灯制御される。ここでは、画像データによって変化する点灯信号φＩ１を除いて、連続する奇数番号の期間Ｔと偶数番号の期間Ｔとの信号波形が、繰り返す。つまり、期間Ｔ（１）と期間Ｔ（２）との信号波形が、期間Ｔ（３）と期間Ｔ（４）において繰り返す。ここでは、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は、同じ長さの期間とする。なお、時刻ａから時刻ｃまでの期間は、発光チップＶ１が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

期間Ｔ（１）と期間Ｔ（２）との時刻ｃから時刻ｋにおいて、転送信号φ１、φ２を説明する。
転送信号φ１は、時刻ｃで「Ｌ」であって、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、時刻ｉで「Ｈ」から「Ｌ」に移行し、時刻ｋで「Ｌ」を維持する。
転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、時刻ｊで「Ｌ」から「Ｈ」に移行し、時刻ｋで「Ｈ」を維持する。転送信号φ１、φ２は、期間Ｔ（１）と期間Ｔ（２）との期間Ｔの２倍の期間を単位として繰り返す。そして、時刻ｅから時刻ｆまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返す。そして、時刻ａから時刻ｂまでの期間を除いて、転送信号φ１と転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
転送信号φ１、φ２との一組の信号により、図１６に示した転送サイリスタＴのオン状態が、番号順に転送されていく。

次に、期間Ｔ（１）において点灯信号φＩ１を説明する。
点灯信号φＩ１は、時刻ｃで「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から「Ｈ」に移行する。そして、時刻ｇにおいて、「Ｈ」から「Ｌ」に移行する。なお、点灯信号φＩ１が「Ｌ」となる期間は、転送信号φ１が「Ｌ」であり、且つ転送信号φ２が「Ｈ」である期間である。
点灯信号φＩ１は、期間Ｔ（１）と同様な波形が、期間Ｔ（２）において繰り返す。つまり、点灯信号φＩ１は、期間Ｔを単位とする信号である。

では、図１６を参照しつつ、図１７に示した発光チップＶ１のタイミングチャートにしたがって、第２の実施の形態における発光チップＶ１の動作を説明する。
（１）時刻ａ
基準電圧Ｖｓｕｂ及び電源電圧Ｖｇの供給を開始した時刻ａでの状態（初期状態）について説明する。
図１７に示したタイミングチャートの時刻ａにおいて、光出射装置６５（図３における発光チップＵを発光チップＶに置き換え、信号発生回路１１０を信号発生回路１１０′に置き換えた構成）に電源が投入されるとする。すると、信号発生回路１１０′に電源が供給され、各種の信号及び各種の電圧が設定される。ここでは、基準電圧供給部１６０により、基準電圧Ｖｓｕｂが「Ｈ」（０Ｖ）に設定される。これにより、各発光チップＶの裏面電極８５が「Ｈ」（０Ｖ）になる。電源電圧供給部１７０により、電源電圧Ｖｇが「Ｌ」（−３．３Ｖ）に設定される。これにより、Ｖｇ端子を介して、各発光チップＶの電源線７１が「Ｌ」（−３．３Ｖ）になる。

時刻ａにおいては、いずれの転送サイリスタＴ、結合トランジスタＱｔ及び発光サイリスタＬがオフ状態である。

転送信号発生部１２０により、転送信号φ１、φ２が「Ｈ」（０Ｖ）に設定される。すると、各発光チップＵのφ１端子、φ２端子が「Ｈ」（０Ｖ）になる。これにより、抵抗Ｒ１、Ｒ２を介して、転送信号線７２ａ、７２ｂが「Ｈ」（０Ｖ）に設定される。
同様に、点灯信号発生部１８０により、点灯信号φＩ１が「Ｈ」（０Ｖ）に設定される。すると、発光チップＶ１のφＩ端子が「Ｈ」（０Ｖ）になる。これにより、抵抗ＲＩを介して、点灯信号線７５が「Ｈ」（０Ｖ）に設定される。

すると、電圧設定線７４は、「Ｌ」（−３．３Ｖ）の電源線７１と、「Ｈ」（０Ｖ）の点灯信号線７５との間に接続された抵抗Ｒｄ１、Ｒｄ２とで分圧された電圧になっている。ここでは、抵抗Ｒｄ１が４ｋΩ、抵抗Ｒｄ２が１．６ｋΩであるので、電圧設定線７４は、−０．９４Ｖになっている。

次に、図１６を参照しつつ、図１７に示したタイミングチャートにしたがって、発光チップＶ１の動作を説明する。他の発光チップＶ２〜Ｖ２０も同様である。
転送サイリスタＴ及び発光サイリスタＬのアノードは、Ｖｓｕｂ端子である裏面電極８５に接続されているので「Ｈ」に設定される。結合トランジスタＱｔのエミッタＥも、Ｖｓｕｂ端子である裏面電極８５に接続されているので「Ｈ」に設定される。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各々のカソードは、「Ｈ」の転送信号線７２ａに接続され、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各々のカソードは、「Ｈ」の転送信号線７２ｂに接続されている。よって、転送サイリスタＴのアノード及びカソードはともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
同様に、転送サイリスタＴに接続された結合トランジスタＱｔもオフ状態にある。

発光サイリスタＬのカソードは、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬのアノード及びカソードはともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。

後述する転送サイリスタＴ１の第１ゲートＧｔｆを除いて、転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。よって、しきい電圧が、−４．８Ｖである。
また、発光サイリスタＬのゲートＧｌは、抵抗Ｒｍを介して−０．９４Ｖの電圧設定線７４に接続されている。よって、しきい電圧は、−２．４４Ｖである。

転送サイリスタＴ１のゲートＧｔは、スタート抵抗Ｒｓを介して「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、第１の実施の形態と同様に、転送サイリスタＴ１の第１ゲートＧｔｆが−０．５５Ｖとなり、しきい電圧が−２．０５Ｖになっている。

（２）時刻ｂ
時刻ｂにおいて、転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光チップＶ１が動作状態に入る。
すると、抵抗Ｒ１を介して、転送信号線７２ａが「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．０５Ｖの転送サイリスタＴ１がターンオンする。番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。一方、偶数番号の転送サイリスタＴは、転送信号線７２ｂが「Ｈ」（０Ｖ）であるので、ターンオンしない。

転送サイリスタＴ１は、ターンオンすると、第１ゲートＧｔｆが−０．２Ｖになり、第２ゲートＧｔｓが−１．５Ｖになる。さらに、カソードが−１．８Ｖになる。すると、結合トランジスタＱｔ１の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。

これにより、結合トランジスタＱｔ１の第１コレクタＣｆに接続された発光サイリスタＬ１は、ゲートＧｌが−０．２Ｖになり、しきい電圧が−１．７Ｖになる。
また、転送サイリスタＴ２は、第１ゲートＧｔｆが結合トランジスタＱｔ１の第２コレクタＣｓに結合抵抗Ｒｃを介して接続されるとともに、電源線７１に抵抗Ｒｇで接続されている。結合抵抗Ｒｃは２ｋΩ、抵抗Ｒｇは１０ｋΩであるので、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。
時刻ｂの直後において、転送サイリスタＴ１がオン状態にある。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．７Ｖである発光サイリスタＬ１がターンオンする。なお、他の発光サイリスタＬは、しきい電圧が−２．４４Ｖであるが、−２．４４Ｖより高いしきい電圧（−１．７Ｖ）の発光サイリスタＬ１がターンオンして、点灯信号線７５を−１．８Ｖに設定するので、ターンオンしない。
なお、電圧設定線７４は、「Ｌ」（−３．３Ｖ）の電源線７１と−１．７Ｖの点灯信号線７５とが抵抗Ｒｄ１、Ｒｄ２で分圧された−２．１６Ｖに設定される。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にあり、発光サイリスタＬ１がオン状態で点灯している。

（４）時刻ｄ
時刻ｄにおいて、発光チップＶ１に送信される点灯信号φＩ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、点灯信号線７５が「Ｌ」から「Ｈ」に移行する。すると、オン状態の発光サイリスタＬ１のアノードとカソードとが「Ｈ」になり、ターンオフして消灯する（非点灯になる）。

すなわち、発光チップＶ１の発光サイリスタＬ１は、時刻ｃの点灯信号φＩ１が「Ｈ」から「Ｌ」に移行するタイミングでターンオンして点灯し、時刻ｄの点灯信号φＩ１が「Ｌ」から「Ｈ」に移行するタイミングでターンオフして、消灯する。時刻ｃから時刻ｄまでの期間が、発光チップＶ１の発光サイリスタＬ１の点灯（発光）期間に対応する。

時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、転送信号φ２が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、転送信号線７２ｂが「Ｈ」から「Ｌ」に移行すると、しきい電圧が−２．２２Ｖである転送サイリスタＴ２がターンオンする。しかし、番号が４以上の偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。

転送サイリスタＴ２がターンオンすると、時刻ｂで転送サイリスタＴ１がターンオンした場合と同様に、結合トランジスタＱｔ２がオフ状態からオン状態に移行する。そして、結合トランジスタＱｔ２の第１コレクタＣｆ、第２コレクタＣｓが−０．２Ｖになる。そして、発光サイリスタＬ２は、ゲートＧｌが−０．２Ｖになり、しきい電圧が−１．７Ｖになる。

転送サイリスタＴ３は、第１ゲートＧｔｆが結合トランジスタＱｔ２の第２コレクタＣｓに結合抵抗Ｒｃを介して接続されているので、しきい電圧が−２．２２Ｖになる。
時刻ｅの直後においては、転送サイリスタＴ１、Ｔ２がオン状態にある。

（６）時刻ｆ
時刻ｆにおいて、転送信号φ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、転送信号線７２ａが−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった転送サイリスタＴ１は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、転送サイリスタＴ１は、第１ゲートＧｔｆが−３．３Ｖになり、しきい電圧が−４．８Ｖになる。
時刻ｆの直後においては、転送サイリスタＴ２がオン状態にある。

（７）時刻ｇ
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ」（−３Ｖ）に移行する。
すると、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。時刻ｃと同様に、しきい電圧が−１．７Ｖである発光サイリスタＬ２がターンオンする。
時刻ｇの直後においては、転送サイリスタＴ２がオン状態で、発光サイリスタＬ２がオン状態で点灯している。

以下の時刻ｈは、時刻ｄと同様であり、時刻ｉは、時刻ｅと同様であり、時刻ｊは、時刻ｆと同様である。よって、説明を省略する。
なお、発光サイリスタＬを点灯しない場合には、時刻ｋに示すように、点灯信号φＩ１を、「Ｈ」（０Ｖ）に維持すればよい。発光サイリスタＬ３のしきい電圧が−１．７Ｖであっても、発光サイリスタＬ３は、ターンオンせず点灯しない。

以上においては、点灯制御する発光サイリスタＬに着目して、発光チップＶの動作を説明した。しかし、発光チップＶには、複数の発光サイリスタＬが設けられ、カソードが点灯信号線７５に接続されている。そして、発光サイリスタＬのゲートＧｌは、抵抗Ｒｍを介して電圧設定線７４に接続されている。
上記したように、点灯信号線７５の電圧は、いずれの発光サイリスタＬも点灯していな場合の「Ｈ」（０Ｖ）と、１つの発光サイリスタＬが点灯する場合の−１．７Ｖとに変化する。例えば、発光チップＵが５１２個の発光サイリスタＬを備える場合、点灯信号線７５には、５１２個の発光サイリスタＬが並列接続されていることになる。そして、オフ状態の発光サイリスタＬは、点灯信号線７５の電圧の変動に対して、負荷容量として働くことになる。

ここで、比較例の発光チップＶ′について説明する。
図１８は、比較例として示す発光チップＶ′の構成を説明する等価回路図の一例である。比較例における発光チップＵ′は、第２の実施の形態が適用される発光チップＵを置き換えられるように構成されている。
ここでも、信号発生回路１１０′との関係において発光チップＶ′１を例に、発光チップＶ′を説明する。そこで、図１８では発光チップＶ′１（Ｖ′）と表記するが、以下では、発光チップＶ′と表記する。なお、発光チップＶと同じ部分は、同じ符号を付して説明を省略する。

発光チップＶ′は、図１６に示した第２の実施の形態の発光チップＶと異なり、転送サイリスタＴは、第１ゲートＧｔｆのみを備える。以下では、ゲートＧｔと表記する。そして、結合トランジスタＱｔの代わりに結合ダイオードＤを備え、スタート抵抗Ｒｓの代わりに、スタートダイオードＤｓを備える。そして、電圧設定線７４を備えない。このため、各発光サイリスタＬのゲートＧｌは、発光サイリスタＬのゲートＧｔに直接接続されている。したがって、発光チップＶ′は、発光チップＶに比べ、構成が簡略化されている。
なお、発光チップＶ′は、発光チップＶと同様に、図１７に示したタイミングチャートに従って動作する。なお、転送サイリスタＴのゲートＧｔ及び発光サイリスタＬのゲートＧｌの電圧は、次に説明するように発光チップＶと異なる。

つまり、時刻ａにおいて、転送サイリスタＴ１は、スタートダイオードＤｓによりゲートＧｔが−１．５Ｖであり、しきい電圧が−３Ｖである。発光サイリスタＬ１も同様である。また、転送サイリスタＴ２は、ゲートＧｔが−３Ｖであり、しきい電圧が−４．５Ｖである。発光サイリスタＬ２も同様である。番号が３以上の転送サイリスタＴは、ゲートＧｔが抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）であるので、しきい電圧が−４．８Ｖである。番号が３以上の発光サイリスタＬも、同様である。

そして、時刻ｂにおいて、転送信号φ１が「Ｌ」（−３．３Ｖ）になると、しきい電圧が−３Ｖの転送サイリスタＴ１がターンオンする。そして、転送サイリスタＴ１のゲートＧｔが、−０．２Ｖになる。すると、発光サイリスタＬは、しきい電圧が−１．７Ｖになる。また、結合ダイオードＤ１で接続された転送サイリスタＴ２のゲートＧｔが−１．７Ｖになる。これにより、転送サイリスタＴ２は、しきい電圧が−３．２Ｖになる。

時刻ｃ、ｄでの動作は、発光チップＶと同じである。また、時刻ｅ、ｆでは、オン状態の転送サイリスタＴのゲートＧｔの電圧が、発光チップＶの結合トランジスタＱｔと異なって結合ダイオードＤによって制御される。

ここで、発光チップＶ′の発光サイリスタＬの部分（発光部１０２）の動作を説明する。
図１９は、比較例として示す発光チップＶ′における発光サイリスタＬを点灯させる前後の動作を説明する図である。図１９（ａ）は、点灯前の状態、図１９（ｂ）は、点灯直後の状態、図１９（ｃ）は、定常状態、図１９（ｄ）は、発光電流Ｐの時間に対する変化を示す。なお、図９、図１１で説明したように、ゲートＧｌをまとめてゲートＧｌ（ａ）と表記する。オン状態となる発光サイリスタＬは、１個のダイオードで近似している。なお、内部抵抗Ｒｐは、オン状態の発光サイリスタＬの内部抵抗である。前述したように、内部抵抗Ｒｐは、２０Ωである。また、抵抗ＲＩは、２００Ωである。そして、発光サイリスタＬのゲートＧｌ−アノード間の容量Ｃ_ＧＡを合計した容量Ｃ１を５０ｐＦ、ゲートＧｌ−カソード間の容量Ｃ_ＧＫを合計した容量Ｃ２を２０ｐＦとする。また、抵抗Ｒｍを３６ｋΩとしたので、抵抗Ｒｔは、７０Ωである。

図１９（ａ）に示す点灯前の状態とは、図１７に示したタイミングチャートにおける時刻ｂと時刻ｃとの間の状態に対応する。このとき、点灯信号φＩは「Ｈ」（０Ｖ）であって、点灯信号線７５は、「Ｈ」（０Ｖ）になっている。発光サイリスタＬはオフ状態であるので、電流が流れない。また、ゲートＧｌ（ａ）は、抵抗Ｒｔを介して電源電圧Ｖｇ（「Ｌ」（−３．３Ｖ））のＶｇ端子に接続されている。よって、ゲートＧｌ（ａ）は、「Ｌ」（−３．３Ｖ）になっている。よって、容量Ｃ１の両端子間には、−３．３Ｖが印加されている。よって、容量Ｃ１には、１６５ｐＣの電荷が蓄積されている。同様に、容量Ｃ２の両端子間にも、−３．３Ｖが印加されている。よって、容量Ｃ２には、６６ｐＣの電荷が蓄積されている。なお、極性は、図中に＋−で示し、電荷の量を＋−の数で示す。他の場合も同様である。

図１９（ｂ）に示す点灯直後の状態とは、図１７の時刻ｂの直後である。１つの発光サイリスタＬがオン状態に移行すると、前述したように、点灯信号線７５が−１．７Ｖになる。すると、φＩ端子の「Ｌ」（−３．３Ｖ）と点灯信号線７５の−１．７Ｖとの電圧差（−１．６Ｖ）が２００Ωの抵抗ＲＩに印加される。よって、抵抗ＲＩには、電流ｉとして８ｍＡ（＝−１．６Ｖ／２００Ω）が流れる。この電流ｉは、発光サイリスタＬがオン状態である限り定常的に流れる。これが、図１９（ｄ）に示す定常電流（８ｍＡ）である。

また、発光サイリスタＬがオン状態に移行する初期段階において、容量Ｃ１、Ｃ２を通過して、変位電流が流れる。変位電流は、容量Ｃ１と容量Ｃ２との直列容量Ｃｐ（＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２））の両端子間の電圧を０Ｖから−１．７Ｖへと−１．７Ｖ変化させる。この例では、直列容量Ｃｐは、１４．３ｐＦである。よって、総量として２４ｐＣの電荷が、容量Ｃ１、Ｃ２からφＩ端子に流れる。この電荷の移動による電流により、容量Ｃ１の電荷が１６５ｐＣから１４１ｐＣに、容量Ｃ２の電荷が６６ｐＣから９０ｐＣに変化する。そして、ゲートＧｌは、−４．５Ｖになる。
定常電流は一定であるので、この電流により発光サイリスタＬに流れる電流が減少することになる。
なお、この電流は、直列容量Ｃｐと抵抗ＲＩとで定まる時定数（ＲＩ×Ｃｐ）で流れる。この例では、時定数は、約２．９ｎｓである。これが、図１９（ｄ）にツノ電流として示す電流である。

次に、図１９（ｃ）に示す定常状態とは、図１９（ｄ）のツノ電流が終了した後の状態である。
ツノ電流が終了しても、ゲートＧｌ（ａ）（−４．５Ｖ）とＶｇ端子（「Ｌ」（−３．３Ｖ））との間に電圧差があるため、ゲートＧｌ（ａ）の電圧が−３．３ＶになるまでφＩ端子側及びＶｓｕｂ端子側に電荷の移動による電流が流れる。このとき、容量Ｃ１を介して、６１ｐＣの電荷が抵抗ＲＩを介して流れる。また、容量Ｃ２を介して、２４ｐＣの電荷がＶｓｕｂ端子に流れる。これにより、容量Ｃ１の蓄積する電荷は、１４１ｐＣから８０ｐＣへと６１ｐＣ変化する。同様に、容量Ｃ２の蓄積する電荷は、９０ｐＣから６６ｐＣへと２４ｐＣ変化する。定常電流は一定であるために、容量Ｃ１を介して、抵抗ＲＩに流れる電荷は、発光サイリスタＬに流れる電流を減少させる。
なお、この電荷は、容量Ｃ１と抵抗Ｒｔと抵抗ＲＩとで決まる時定数（Ｃ１×（Ｒｔ＋ＲＩ））で流れる。この例では、１３．５ｎｓである。これが、図１９（ｄ）に示す裾引き電流である。

図１９（ｄ）に示すように、発光チップＶ′では、図１７のタイミングチャートの時刻ｂなどにおいて１つの発光サイリスタＬがオフ状態からオン状態に移行すると、発光電流Ｐとして、発光サイリスタＬに流れる電流が、オン状態に移行した直後に抵抗ＲＩに流れる大きなツノ電流と、ツノ電流に引き続いて裾を引くように流れる裾引き電流とにより減少させられている。
このため、発光サイリスタＬに流れる発光電流Ｐが定常電流になるまで、つまり発光サイリスタＬの発光量の変動が小さくなるまで時間がかかることになる。

次に、第２の実施の形態における発光チップＶにおける発光サイリスタＬの部分（発光部１０２）の動作を説明する。
図２０は、第２の実施の形態が適用される発光チップＶにおける発光サイリスタＬを点灯させる前後の動作を説明する図である。図２０（ａ）は、点灯前の状態、図２０（ｂ）は、点灯直後の状態、図２０（ｃ）は、定常状態、図２０（ｄ）は、発光電流Ｐの時間に対する変化を示す。なお、ゲートＧｌをまとめてゲートＧｌ（ａ）と表記する。また、オン状態となる発光サイリスタＬは、１個のダイオードで近似している。他は、前述した発光チップＶ′の場合と同じである。なお、点灯信号線７５と電源線７１との間に設けられた抵抗Ｒｄ１、Ｒｄ２は、各々４ｋΩ、１．６Ωとする。

図２０（ａ）に示す点灯前の状態は、点灯信号φＩが「Ｈ」（０Ｖ）に設定され、いずれの発光サイリスタＬも点灯していないため、点灯信号線７５は、点灯信号φＩの「Ｈ」（０Ｖ）とＶｇ端子の「Ｌ」（−３．３Ｖ）とが、抵抗ＲＩ：Ｒｄ１＋抵抗Ｒｄ２とで分割された−０．１１Ｖに設定される。同様に、電圧設定線７４は、点灯信号φＩの「Ｈ」（０Ｖ）とＶｇ端子の「Ｌ」（−３．３Ｖ）とが、抵抗ＲＩ＋抵抗Ｒｄ２：抵抗Ｒｄ１で分割された−１．０２Ｖに設定される。これにより、容量Ｃ１は、電位差が０．９１Ｖとなるので４６ｐＣの電荷を蓄積し、容量Ｃ２は、電位差が１．０２Ｖとなるので２０ｐＣの電荷を蓄積している。

図２０（ｂ）に示す点灯直後の状態では、１つの発光サイリスタＬがオン状態になると、前述したように、点灯信号線７５が−１．７Ｖになる。すると、φＩ端子の「Ｌ」（−３．３Ｖ）と点灯信号線７５の−１．７Ｖとの電圧差（−１．６Ｖ）が２００Ωの抵抗ＲＩに印加されているので、抵抗ＲＩに、電流ｉとして８ｍＡ（＝−１．６Ｖ／２００Ω）が流れる。この電流ｉは、発光サイリスタＬがオン状態である限り定常的に流れる。この電流ｉが、図１２（ｄ）に示す定常電流（８ｍＡ）である。

また、図２０（ｂ）と同様に、発光サイリスタＬがオン状態になる初期段階において、容量Ｃ１、Ｃ２を通過して、変位電流が流れる。ここでは、点灯信号線７５は、−０．１１Ｖから−１．７Ｖへと−１．５９Ｖ変化する。よって、容量Ｃ１、Ｃ２を介して２３ｐＦの電荷が、抵抗ＲＩを介してφＩ端子に流れる。定常電流は一定であるので、電荷の流れによる電流は、発光サイリスタＬに流れる電流を減少させる。また、この電荷の流れによって、容量Ｃ１は、４６ｐＣから２３ｐＣに、容量Ｃ２は、２０ｐＣから４３ｐＣになる。そして、ゲートＧｌ（ａ）は、−２．１６Ｖになる。また、ゲートＧｌ（ａ）は、点灯信号線７５（−１．７Ｖ）と電源線７１（「Ｌ」（−３．３Ｖ））との間に設けられた直列接続された抵抗Ｒｄ１、Ｒｄ２の接続点に接続されている。ここでは、抵抗Ｒｄ１は、４ｋΩ、抵抗Ｒｄ２は、１．６ｋΩであるので、接続点の電圧は、−２．１６Ｖになる。
この電荷の流れによる電流が図２０（ｄ）に示すツノ電流である。

図２０（ｃ）に示す定常状態では、ゲートＧｌ（ａ）の電圧（−２．１６Ｖ）と電圧設定線７４の電圧（−２．１６Ｖ）とが同じとなっているので、抵抗Ｒｔを介した電流が流れない。この状態は、ゲートＧｌ（ａ）の電圧に追従させて、疑似的にフロート状態にしていると同じである。そして、定常電流（８ｍＡ）が発光サイリスタＬを流れることになる。

このような電圧の関係にするめには、抵抗Ｒｄ１、Ｒｄ２の抵抗値を容量Ｃ１、Ｃ２の容量に基づいて設定すればよい。つまり、抵抗Ｒｄ１、Ｒｄ２の抵抗値をＲｄ１、Ｒｄ２とし、容量Ｃ１、Ｃ２の容量をＣ１、Ｃ２とするとき、Ｒｄ１：Ｒｄ２＝Ｃ１：Ｃ２とすればよい。上記の例では、Ｃ１が５０ｐＦ、Ｃ２が２０ｐＦであるので、Ｒｄ１を４ｋΩ、Ｒｄ２を１．６ｋΩとしている。

図２０（ｄ）に示すように、発光チップＶでは、発光サイリスタＬがオフ状態からオン状態に移行すると、発光電流Ｐとして、オン状態の期間流れ続ける定常電流と、オン状態に移行した直後に流れる大きなツノ電流とが流れるが、発光チップＶ′で見られた裾引き電流が抑制される。
このため、発光サイリスタＬの発光電流Ｐが定常電流になるまで、つまり発光サイリスタＬの発光量の変動が小さくなるまでの時間が、発光チップＶ′に比べて短くなる。
なお、ここでは、ゲートＧｌ（ａ）の電圧と電圧設定線７４の電圧とを同じにするとして説明したが、電圧差が発光チップＵ′の場合に比べ小さければよい。電圧差が小さくなると、裾引き電流が小さくなり、発光サイリスタＬの発光電流Ｐが定常電流になるまで、つまり発光サイリスタＬの発光量の変動が小さくなるまでの時間が短くなる。なお、電圧設定線７４の電圧は、抵抗Ｒｄ１、Ｒｄ２によって任意に設定しうる。

なお、図１６に示す第２の実施の形態において、図１８に示す結合ダイオードＤを用いた構成を採用しないのは、発光サイリスタＬのゲートＧｌと転送サイリスタＴのゲートＧｔとが接続されると、転送サイリスタＴのゲートＧｔが−１．０２Ｖとなって、結合ダイオードＤの拡散電圧Ｖｄ（１．５Ｖ）より絶対値において小さくなってしまうためである。

第１の実施の形態及び第２の実施の形態では、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、設定サイリスタＷ（第１の実施の形態）、消灯サイリスタＲＴ（第１の実施の形態））は、アノードが基板８０に接続されたアノードコモンとし、トランジスタ（結合トランジスタＱｔ（第１の実施の形態及び第２の実施の形態）、設定トランジスタＱｗ（第１の実施の形態））はｐｎｐバイポーラトランジスタとして説明した。
回路の極性を変更することによって、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、設定サイリスタＷ（第１の実施の形態）、消灯サイリスタＲＴ（第１の実施の形態））をカソードが基板８０に接続されたカソードコモンとし、トランジスタ（結合トランジスタＱｔ（第１の実施の形態及び第２の実施の形態）、設定トランジスタＱｗ（第１の実施の形態））をｎｐｎバイポーラトランジスタとしてもよい。
さらに、結合トランジスタＱｔ、設定トランジスタＱｗをｐｎｐバイポーラトランジスタ又はｎｐｎバイポーラトランジスタとしたが、電界効果トランジスタ（ＦＥＴ）などの三端子スイッチ素子を用いてもよい。
さらにまた、結合抵抗Ｒｃは、結合トランジスタＱｔのコレクタに内在する抵抗（寄生抵抗）であってもよく、転送サイリスタＴの第１ゲートＧｔｆに内在する抵抗（寄生抵抗）であってもよい。

また、第１の実施の形態及び第２の実施の形態では、転送信号φ１、φ２の２相にて転送サイリスタＴを駆動したが、３相以上の転送信号を用いてもよい。

１…画像形成装置、１０…画像形成プロセス部、１１（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…光出射装置、７１…電源線、７２ａ、７２ｂ…転送信号線、７３ａ、７３ｂ…設定信号線、７４、７４ａ、７４ｂ…電圧設定線、７５、７５ａ、７５ｂ…点灯信号線、７６ａ、７６ｂ…消灯信号線、７７…点灯電圧線、８０…基板、８１…ｐ型の第１半導体層、８２…ｎ型の第２半導体層、８３…ｐ型の第３半導体層、８４…ｎ型の第４半導体層、１０１…転送部、１０２…発光部、１０３…設定部、１１０、１１０′…信号発生回路、１２０…転送信号発生部、１３０…設定信号発生部、１４０…消灯信号発生部、１５０…点灯電圧供給部、１６０…基準電圧供給部、１７０…電源電圧供給部、１８０…点灯信号発生部、φ１、φ２…転送信号、φＩ…点灯信号、φＲ…消灯信号、φＷ（φＷａ１〜φＷａ２０、φＷｂ１〜φＷｂ２０）…設定信号、Ｄ…結合ダイオード、Ｌ（Ｌ１、Ｌ２、Ｌ３、…）…発光サイリスタ、Ｑｔ（Ｑｔ１、Ｑｔ２、Ｑｔ３、…）…結合トランジスタ、Ｑｗ（Ｑｗ１、Ｑｗ２、Ｑｗ３、…）…設定トランジスタ、ＲＴ１、ＲＴ２…消灯サイリスタ、Ｗ（Ｗ１、Ｗ３、Ｗ５、…）…設定サイリスタ、Ｔ（Ｔ１、Ｔ２、Ｔ３、…）…転送サイリスタ、Ｕ（Ｕ１〜Ｕ２０）、Ｕ′、Ｕａ、Ｕｂ、Ｖ、Ｖ′…発光チップ、Ｖｇ…電源電圧、Ｖｓｕｂ…基準電圧

Claims (11)

1. アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、
   複数の前記発光サイリスタの内の少なくとも１つの当該発光サイリスタがオフ状態からオン状態に移行すると、複数の当該発光サイリスタの各々のゲートの電圧を、前記点灯開始電圧と当該発光サイリスタのオン状態電圧との間の電圧に設定するゲート電圧設定手段と、
   を備える発光装置。
2. 前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第１の寄生容量と、ゲートとアノードとの間の第２の寄生容量との関係によって設定することを特徴とする請求項１に記載の発光装置。
3. 前記ゲートに設定される前記電圧は、前記点灯開始電圧と前記オン状態電圧との差が、前記第１の寄生容量と前記第２の寄生容量との比で分圧された値であることを特徴とする請求項２に記載の発光装置。
4. 前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、前記点灯電圧線と前記点灯開始電圧を供給する電源線との間に直列接続され、接続点が当該ゲートに接続された直列抵抗により設定することを特徴とする請求項２に記載の発光装置。
5. 前記直列抵抗の抵抗値は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第１の寄生容量と、ゲートとアノードとの間の第２の寄生容量との比で設定されていることを特徴とする請求項４に記載の発光装置。
6. アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、
   複数の前記発光サイリスタの各々の前記ゲートの電圧を、オン状態の発光サイリスタのゲートの電圧に追従させて、当該ゲートを疑似的にフロート状態に設定するゲート電圧設定手段と、
   を備える発光装置。
7. 請求項１乃至６のいずれか１項に記載の発光装置を含む発光部と、
   前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、を備え、
   前記転送部に含まれる転送素子がオン状態になることにより、前記発光部に含まれる発光サイリスタがオン状態に移行可能になることを特徴とする光源装置。
8. 請求項１乃至６のいずれか１項に記載の発光装置を含む発光部と、
   前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、
   前記発光部と前記転送部との間に、当該転送部に含まれる複数の前記転送素子の各々と接続され、且つ、当該発光部に含まれる複数の前記発光サイリスタの各々と接続される複数の設定素子を含む設定部と、を備え、
   前記設定素子は、接続された転送素子がオン状態になることでオン状態に移行可能になり、オン状態になることで接続された発光サイリスタをオン状態に設定させることを特徴とする発光装置。
9. 複数の前記発光部と複数の前記設定部とを備え、
   前記転送部に含まれる前記転送素子は、複数の前記設定部の各々の前記設定素子に接続され、
   複数の前記設定部の各々の前記設定素子は、複数の前記発光部の各々の発光サイリスタに接続されていることを特徴とする請求項８に記載の発光装置。
10. 請求項７から９に記載の発光装置と、
    前記発光装置から出射される光を結像させる光学手段と、
    を備えるプリントヘッド。
11. 像保持体と、
    前記像保持体を帯電する帯電手段と、
    請求項１０に記載のプリントヘッドを備え、前記帯電手段により帯電された前記像保持体を露光する露光手段と、
    前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
    前記像保持体に現像された画像を被転写体に転写する転写手段と、
    を備える画像形成装置。

Images