CN102198759B - 发光装置及其驱动方法、发光芯片、打印头及成像设备 - Google Patents

发光装置及其驱动方法、发光芯片、打印头及成像设备 Download PDF

Info

Publication number
CN102198759B
CN102198759B CN201010600607.5A CN201010600607A CN102198759B CN 102198759 B CN102198759 B CN 102198759B CN 201010600607 A CN201010600607 A CN 201010600607A CN 102198759 B CN102198759 B CN 102198759B
Authority
CN
China
Prior art keywords
luminescence chip
terminal
signal
light
igct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010600607.5A
Other languages
English (en)
Other versions
CN102198759A (zh
Inventor
大野诚治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN102198759A publication Critical patent/CN102198759A/zh
Application granted granted Critical
Publication of CN102198759B publication Critical patent/CN102198759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04063—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by EL-bars
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
    • G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
    • G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了发光装置及其驱动方法、发光芯片、打印头及成像设备。该发光装置包括：多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个到Q个指定信号(Q为2以上的整数)被指定为点亮或不点亮的控制对象；以及选择信号产生部件，其选择性地发送P个选择信号(P为3以上的整数，其中P＞Q)作为将所述多个发光元件中的每一个指定为控制对象的指定信号，用于所述多个发光芯片中的每一个的指定信号包括从所述P个选择信号中取的两个到Q个选择信号的组合。

Description

发光装置及其驱动方法、发光芯片、打印头及成像设备
技术领域
本发明涉及发光装置、发光装置的驱动方法、发光芯片、打印头及图像形成设备。
背景技术
在诸如打印机、复印机或传真机之类的电子照相图像形成设备中，以如下方式在记录纸张上形成图像。首先，通过使光记录单元发光以将图像信息转印到均匀带电的感光体上来在感光体上形成静电潜像。然后，利用调色剂对静电潜像进行显影使其可视。最后，将调色剂图像转印并定影到记录纸张上。除了利用激光束沿第一扫描方向进行激光扫描来执行曝光的光扫描记录单元以外，近年来响应于对设备小型化的要求，还采用了利用下面的LED打印头(LPH)的记录装置作为这种光记录单元。该LPH包括大量沿第一扫描方向排列的发光二极管(LED)，这些发光二极管用作发光元件。
日本专利申请特许公开第2001-219596号描述了一种自扫描发光装置阵列，其中，每个发光元件芯片都设有用于在各发光元件芯片接收到点亮信号时控制其是否发光的端子。此外，在该自扫描发光装置阵列中，通过单条数据线分别对多个数据流进行多路传输，从而通过使用通用移位寄存器IC来使多个芯片发光。
在配置有使用多个自扫描发光装置阵列(SLED)芯片的LPH的记录装置中，要求用于向SLED芯片发送点亮信号的配线具有低电阻，这是因为该配线是用于提供点亮电流的配线。因此，为多个SLED芯片中的每一个都提供用于进行点亮的配线会造成在安装有多个SLED芯片的电路板上设置大量的用于发送点亮信号的宽且低电阻的配线。这使得电路板的宽度更宽，从而妨碍了小型化。此外，如果将这些配线构造为具有多层，以使电路板的宽度较窄，则该构造会妨碍成本降低。
本发明的一个目的在于提供一种能够减少配线数量的发光装置等。
发明内容
根据本发明的第一方面，提供了一种发光装置，其包括：多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号(Q为2以上的整数)被指定为点亮或不点亮的控制对象；以及选择信号产生部件，其选择性地发送P个选择信号(P为3以上的整数，其中P＞Q)作为将所述多个发光元件中的每一个指定为控制对象的指定信号，用于所述多个发光芯片中的每一个的指定信号包括从所述P个选择信号中取的两个到Q个选择信号的组合。
根据本发明的第二方面，在第一方面的发光装置中，所述多个发光芯片的数量为PCQ个以下，指定所述多个发光芯片中的每一个的指定信号的数量为Q个，以及从所述P个选择信号取的Q个选择信号的的组合均各不相同，每个组合指定所述多个发光芯片中的一个。
根据本发明的第三方面，在第一和第二方面的发光装置中，选择信号产生部件基于各组合中逐组合的方式按照时间顺序发送各选择信号，其中，每个组合都将多个发光芯片中的一个指定为控制对象。
根据本发明的第四方面，在第一和第二方面的发光装置中，发光装置还包括传递信号产生部件，其发送传递信号以顺序地将所述多个发光芯片中的每一个发光芯片中的多个发光元件逐一设置成控制对象。
根据本发明的第五方面，在第一和第二方面的发光装置中，发光装置还包括点亮信号产生部件，其发送点亮信号以向所述多个发光芯片中的每一个中的多个发光元件提供用于进行点亮的电能。
根据本发明的第六方面，在第一和第二方面的发光装置中，用于进行点亮的电能通过电源线提供给所述多个发光芯片中的每一个中的多个发光元件。发光装置还包括熄灭信号产生部件，其提供熄灭信号以将通过电源线施加给发光元件的电位改变为使发光元件熄灭的另一电位，以熄灭被点亮的每个发光元件。
根据本发明的第七方面，提供了一种发光装置的驱动方法，其中该发光装置包括多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号(Q为2以上的整数)被指定为点亮或不点亮的控制对象。该驱动方法包括：顺序地将所述多个发光芯片中的每一个中的多个发光元件逐一设置为点亮或不点亮的控制对象；以及通过使用指定信号将所述多个发光芯片中的一个发光芯片指定为控制对象，其中，所述指定信号包括从P个选择信号(P为3以上的整数，P＞Q)取的两个至Q个信号的组合。
根据本发明的第八方面，提供了一种发光装置，其包括：多个发光芯片，每个发光芯片都具有多个发光元件；使能信号提供单元，其将使能信号共同发送至属于由所述多个发光芯片分成的M(M为2以上的整数)个组中的每一组的发光芯片，该使能信号从被设置为控制对象的发光元件中选择一个发光元件作为点亮对象；写入信号提供单元，其将写入信号共同发送至属于由所述M个组中的每一组中的发光芯片所分成的N(N为2以上的整数)个级中的每一级的发光芯片，该写入信号从被设置为控制对象的发光元件中选择发光元件作为点亮对象；以及点亮信号提供单元，其将点亮信号共同发送至属于所述M个组中的每一组的发光芯片，该发光信号提供电能以点亮通过使能信号所选的和通过写入信号所选的发光元件。
根据本发明的第九方面，在第八方面的发光装置中，写入信号提供单元基于所述M个组中逐组的方式按时间顺序将写入信号发送至属于所述N个级中的每一级的发光芯片，该写入信号从被指定为控制对象的发光元件中选择发光元件作为点亮对象。
根据本发明的第十方面，在第八和第九方面的发光装置中，点亮信号提供单元和使能信号提供单元分别在所述M个组中彼此之间相互错开的发送时间点向所述M个组发送点亮信号和使能信号。
根据本发明的第十一方面，在第十方面的发光装置中，点亮信号提供单元和使能信号提供单元分别以所述M个组中彼此之间具有360/M度移位的相位向所述M个组发送点亮信号和使能信号。
根据本发明的第十二方面，提供了一种发光芯片，其包括：多个发光元件；多个传递元件，其被设置为分别对应于所述多个发光元件，以及顺序地将所述多个发光元件逐一设置为点亮或不点亮的控制对象；以及N个控制端子(N为2以上的整数)，每个控制端子都接收指定信号来独立控制所述多个发光元件中的每个发光元件的点亮或熄灭。
根据本发明第十三方面，在第十二方面的发光芯片中，该发光芯片还包括多个AND电路，每一个AND电路都位于所述多个发光元件中的一个发光元件和所述多个传递元件中的一个传递元件之间，以及都接收分别发送至所述N个控制端子的N个信号和来自所述多个传递元件中所述的一个传递元件的信号的输入，并向所述多个发光元件中所述的一个发光元件输出信号，所述多个传递元件中所述的一个传递元件被设置为对应于所述多个发光元件中所述的一个发光元件。
根据本发明的第十四方面，在第十三方面的发光芯片中，所述多个传递元件是多个传递晶闸管，每个传递晶闸管都具有第一栅极端子、第一阳极端子和第一阴极端子，以及所述多个发光元件是多个发光晶闸管，每个发光晶闸管都具有第二栅极端子、第二阳极端子和第二阴极端子。该发光芯片还包括多个第一电气部件，每个第一电气部件都将所述多个传递晶闸管的第一栅极端子中的两个栅极端子相互连接。
根据本发明的第十五方面，在第十四方面的发光芯片中，发光芯片中的多个AND电路中的每一个AND电路都包括：第二电气部件，其一端连接至相应的一个传递晶闸管的第一栅极端子，而其另一端连接至相应的一个发光晶闸管的第二栅极端子；以及N个第三电气部件，每个第三电气部件都设置在所述N个控制端子中相应的一个控制端子和相应的一个发光晶闸管的第二栅极端子之间。
根据本发明的第十六方面，在第十四方面的发光芯片中，该发光芯片还包括：多个第二电气部件，其被设置为分别对应于所述多个传递晶闸管，以及每个第二电气部件都包括连接至第一栅极端子的一端和连接至相应的一个发光晶闸管的第二栅极端子的另一端；多个第三电气部件，其被设置为分别对应于所述多个发光晶闸管，以及每个第三电气部件都包括连接至第二栅极端子的一端；以及N个肖特基势垒二极管，每个肖特基势垒二极管都设置在所述N个控制端子中相应的一个控制端子和连接至所述多个第三电气部件的另一端的写入信号线之间。多个AND电路中的每一个AND电路都包括所述多个第二电气部件之一、所述多个第三电气部件之一和所述N个肖特基势垒二极管。
根据本发明的第十七方面，在第十四方面的发光芯片中，该发光芯片还包括：多个第四电气部件，每个第四电气部件都包括连接至所述多个传递晶闸管中相应的一个传递晶闸管的第一栅极端子的一端；多个写入晶闸管，每个写入晶闸管都具有第三栅极端子、第三阳极端子和第三阴极端子，第三栅极端子连接至所述多个第四电气部件中相应的一个第四电气部件的另一端；多个第五电气部件，每个第五电气部件都连接至所述多个写入晶闸管中相应的一个写入晶闸管的第三栅极端子，以及连接至所述多个发光晶闸管中相应的一个发光晶闸管的第二栅极端子；以及N个第六电气部件，每个第六电气部件都设置在所述N个控制端子中相应的一个控制端子和连接至所述多个写入晶闸管中每一个写入晶闸管的第三阳极端子和第三阴极端子之一的写入信号线的一端之间。所述多个AND电路中的每一个AND电路都包括所述多个第四电气部件之一、所述多个写入晶闸管之一和N个第六电气部件。
根据本发明的第十八方面，在第十七方面的发光芯片中，该发光芯片还包括写入使能晶闸管，其具有第四栅极端子、第四阳极端子和第四阴极端子，并设置在所述N个第六电气部件和连接至写入信号线的所述多个AND电路中每一个AND电路中的写入晶闸管之一的第三阳极端子和第三阴极端子之一之间，第四阳极端子和第四阴极端子之一连接至写入信号线。
根据本发明的第十九方面，在第十二至第十八方面的发光芯片中，该发光芯片还包括熄灭晶闸管，其具有第五栅极端子、第五阳极端子和第五阴极端子，第五栅极端子连接至点亮信号线，该点亮信号线发送点亮信号以提供用于进行点亮的电能且连接至所述多个发光晶闸管中每一个发光晶闸管的第二阳极端子和第二阴极端子之一，第五阳极端子和第五阴极端子之一经由限流电阻连接至熄灭信号端子，用于熄灭的熄灭信号被发送至该熄灭信号端子。
根据本发明的第二十方面，提供了一种发光芯片，其包括：多个自扫描发光装置阵列，其中每个自扫描发光装置阵列都包括多个发光元件和分别对应于所述多个发光元件而设置的多个传递元件，并顺序将所述多个发光元件逐一设置为点亮或不点亮的控制对象；以及N个控制端子(N为2以上的整数)，每个控制端子都单独接收指定信号以控制所述多个发光元件中的每一个发光元件的点亮或熄灭。
根据本发明的第二十一方面，该发光芯片还包括反相晶闸管，其具有第六栅极端子、第六阳极端子和第六阴极端子，且设置在相邻的两个自扫描发光装置阵列之间，第六阳极端子和第六阴极端子之一连接至所述相邻的两个自扫描发光装置阵列中的一个的控制信号线，第六栅极端子连接至所述相邻的两个自扫描发光装置阵列中的另一个的控制信号线。
根据本发明的第二十二方面，提供了一种打印头，其包括：曝光单元，其对图像载体进行曝光以形成静电潜像；以及光学单元，其将由所述曝光单元发出的光聚焦到图像载体上。曝光单元包括：多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号(Q为2以上的整数)被指定为点亮或不点亮的控制对象；以及选择信号产生部件，其选择性地发送P个选择信号(P为3以上的整数，其中P＞Q)作为将所述多个发光元件中的每一个发光元件指定为控制对象的指定信号，用于所述多个发光芯片中的每一个发光芯片的指定信号包括从所述P个选择信号中取的两个到Q个选择信号的组合。
根据本发明的第二十三方面，提供了一种图像形成设备，其包括：充电单元，其对图像载体进行充电；曝光单元，其对图像载体进行曝光以形成静电潜像；光学单元，其将由所述曝光单元发出的光聚焦到图像载体上；显影单元，其对形成在图像载体上的静电潜像进行显影；以及转印单元，其将显影在图像载体上的图像转印至转印体。所述曝光单元包括：多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号(Q为2以上的整数)被指定为点亮或不点亮的控制对象；以及选择信号产生部件，其选择性地发送P个选择信号(P为3以上的整数，其中P＞Q)作为将所述多个发光元件中的每一个发光元件指定为控制对象的指定信号，用于所述多个发光芯片中的每一个发光芯片的指定信号包括从所述P个选择信号中取的两个到Q个选择信号的组合。
根据本发明的第一方面，相比于未采用当前构造的情况，可以减少配线的数量。
根据本发明的第二方面，相比于未采用当前构造的情况，可以分别控制多个发光芯片。
根据本发明的第三方面，相比于未采用当前构造的情况，可以容易地控制多个发光芯片的点亮。
根据本发明的第四方面，相比于未采用当前构造的情况，可以进一步减少配线的数量。
根据本发明的第五方面，相比于未采用当前构造的情况，可以进一步减少配线的数量。
根据本发明的第六方面，相比于未采用当前构造的情况，可以省略提供用于点亮的电能的低电阻配线。
根据本发明的第七方面，相比于未采用当前构造的情况，可以利用数量较少的配线来驱动发光装置。
根据本发明的第八方面，相比于未采用当前构造的情况，可以容易地控制多个发光芯片。
根据本发明的第九方面，相比于未采用当前构造的情况，可以容易地控制多个发光芯片的点亮。
根据本发明的第十方面，相比于未采用当前构造的情况，可以容易地控制多个发光芯片的点亮。
根据本发明的第十一方面，相比于未采用当前构造的情况，可以容易地控制多个发光芯片的点亮。
根据本发明的第十二方面，相比于未采用当前构造的情况，可以提供减少了配线数量的发光芯片。
根据本发明的第十三方面，相比于未采用当前构造的情况，可以提供容易控制的发光芯片。
根据本发明的第十四方面，相比于未采用当前构造的情况，可以提供容易控制的发光芯片。
根据本发明的第十五方面，相比于未采用当前构造的情况，可以使发光芯片的尺寸更小。
根据本发明的第十六方面，相比于未采用当前构造的情况，可以使发光芯片的尺寸更小。
根据本发明的第十七方面，相比于未采用当前构造的情况，可以通过较少的工艺来制造发光芯片。
根据本发明的第十八和第十九方面，相比于未采用当前构造的情况，发光芯片工作稳定。
根据本发明的第二十方面，相比于未采用当前构造的情况，可以减少发光装置中使用的发光芯片的数量。
根据本发明的第二十一方面，相比于未采用当前构造的情况，可以减少发光装置中的配线数量。
根据本发明的第二十二方面，相比于未采用当前构造的情况，可以实现尺寸更小的印刷头。
根据本发明的第二十三方面，相比于未采用当前构造的情况，可以实现尺寸更小的图像形成设备。
附图说明
下面将参照附图对本发明的示例性实施例进行详细地描述，附图中：
图1是示出应用了第一示例性实施例的图像形成设备的整体构造的实例的示意图；
图2是示出了打印头的结构的截面示意图；
图3是第一示例性实施例中的发光装置的俯视图；
图4A和图4B是示出根据第一示例性实施例的发光芯片的构造、发光装置的信号产生电路的构造以及电路板上的配线构造的示意图；
图5是示出将被发送至各发光芯片的选择信号的组合的表格；
图6是用于说明根据第一示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图7A和图7B是根据第一示例性实施例的发光芯片的平面布局及截面图；
图8是用于说明根据第一示例性实施例的发光芯片的操作的时序图；
图9是用于说明根据第二示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图10是用于说明根据第三示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图11是用于说明根据第四示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图12是示出根据第五示例性实施例的发光装置的信号产生电路的构造及电路板上的配线构造的示意图；
图13是用于说明根据第五示例性实施例的发光芯片的操作的时序图；
图14是示出根据第六示例性实施例的发光装置的信号产生电路的构造及电路板上的配线构造的示意图；
图15是用于说明根据第六示例性实施例的发光芯片的操作的时序图；
图16A和图16B是示出根据第七示例性实施例的发光芯片的构造、发光装置的信号产生电路的构造以及电路板上的配线构造的示意图；
图17是示出将被发送至各发光芯片的选择信号的组合的表格；
图18是用于说明根据第七示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图19是用于说明根据第七示例性实施例的发光芯片的操作的时序图；
图20是根据第八示例性实施例的发光装置的俯视图；
图21A和图21B是示出根据第八示例性实施例的发光芯片的构造、发光装置的信号产生电路的构造以及电路板上的配线构造的示意图；
图22是示出根据第八示例性实施例的被布置为矩阵形式中的各元素的发光装置的各发光芯片的示意图；
图23是用于说明根据第八示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图24A和图24B是根据第八示例性实施例的发光芯片的平面布置图和截面图；
图25是用于说明根据第八示例性实施例的发光芯片的操作的时序图；
图26是用于说明光量校正方法的示意图；
图27是示出根据第九示例性实施例的发光装置的信号产生电路的构造及电路板上的配线构造的示意图；
图28是示出被布置为矩阵形式中的各元素的根据第九示例性实施例的发光装置的各发光芯片的示意图；
图29是用于说明第九示例性实施例中的发光芯片的操作的时序图；
图30是示出被分成M个发光芯片组的发光装置的发光芯片的示意图，这些发光芯片被布置为矩阵形式中的各元素；
图31是用于说明根据第十示例性实施例的发光芯片的电路构造的等效电路示意图；
图32是用于说明根据第十一示例性实施例的发光芯片的电路构造的等效电路示意图；
图33是用于说明根据第十二示例性实施例的发光芯片的电路构造的等效电路示意图；
图34A和图34B是根据第十二示例性实施例的发光芯片的平面布置图和截面图；
图35是用于说明根据第十二示例性实施例的发光芯片的操作的时序图；
图36是示出根据第十三示例性实施例的发光芯片的构造的示意图；
图37是示出根据第十三示例性实施例的发光装置的信号产生电路的构造及电路板上的配线构造的示意图；
图38是示出各发光芯片和将被发送的使能信号、写入信号和点亮信号之间的关系的示意图；
图39是示出被布置为矩阵形式中的各元素的根据第十三示例性实施例的发光装置的各发光芯片的示意图；
图40是用于说明根据第十三示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图41是示出根据第十四示例性实施例的发光装置的信号产生电路的构造及电路板上的配线构造的示意图；
图42是用于说明根据第十四示例性实施例的发光芯片的操作的时序图；
图43是示出根据第十五示例性实施例的发光装置的电路板上的配线构造的示意图；
图44是用于说明根据第十五示例性实施例的发光芯片的操作的时序图；
图45A和图45B是示出根据第十六示例性实施例的发光芯片的构造、发光装置的信号产生电路的构造以及电路板上的配线构造的示意图；
图46是用于说明根据第十六示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图47A和图47B是示出根据第十七示例性实施例的发光芯片的构造、发光装置的信号产生电路的构造以及电路板上的配线构造的示意图；
图48是用于说明根据第十七示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图49是用于说明根据第十七示例性实施例的发光芯片的操作的时序图；
图50A和图50B是示出根据第十八示例性实施例的发光芯片的构造、发光装置的信号产生电路的构造以及电路板上的配线构造的示意图；
图51是用于说明根据第十八示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图；
图52是用于说明根据第十八示例性实施例的发光芯片的操作的时序图；以及
图53是用于说明根据第十九示例性实施例的发光芯片电路构造的等效电路示意图。
具体实施方式
下文中，将参照附图详细对给出本发明示例性实施例的描述。
(第一示例性实施例)
图1是示出应用了第一示例性实施例的图像形成设备1的整体体构造的实例的示意图。图1所示的图像形成设备1通常称作串联式(tandem)式图像形成设备。图像形成设备1包括图像形成处理单元10、图像输出控制器30、和图像处理器40。图像形成处理单元10根据不同颜色的图像数据形成图像。图像输出控制器30控制图像形成处理单元10。连接至诸如个人计算机(PC)2之类的装置以及图像读取设备3的图像处理器40对从上述装置接收到的图像数据执行预定的图像处理。
图像形成处理单元10包括图像形成单元11，该图像形成单元由以预先设定的间隔并行排列的多个引擎形成。图像形成单元11由四个图像形成单元11Y、11M、11C和11K形成。图像形成单元11Y、11M、11C和11K中的每一个都包括感光鼓12、充电装置13、打印头14和显影装置15。在感光鼓12(其为图像载体的一个实例)上，形成静电潜像，且感光鼓12保持调色剂图像。充电装置13(作为充电单元的一个实例)以预定电位对感光鼓12的表面进行充电。打印头14对由充电装置13进行了充电的感光鼓12进行曝光。显影装置15(作为显影单元的一个实例)对由打印头14形成的静电潜像进行显影。此处，除了放置在显影装置15中的调色剂颜色不同以外，图像形成单元11Y、11M、11C和11K具有近似相同的构造。图像形成单元11Y、11M、11C和11K分别形成黄色(Y)、品红色(M)、青色(C)和黑色(K)调色剂图像。
此外，图像形成处理单元10还包括纸张传输带21、驱动辊22、转印辊23和定影装置24。纸张传输带21传输作为转印体的记录纸张，以通过多层转印将分别形成在图像形成单元11Y、11M、11C和11K的感光鼓12上的不同颜色的调色剂图像转印到记录纸张上。驱动辊22是驱动纸张传输带21的辊。每个转印辊23(作为转印单元的一个实例)将形成在相应感光鼓12上的调色剂图像转印到记录纸张上。定影装置24将调色剂图像定影到记录纸张上。
在该图像形成设备1中，图像形成处理单元10基于由图像输出控制器30提供的各种控制信号来执行图像形成操作。在图像输出控制器30的控制下，由图像处理器40对从个人计算机(PC)2或图像读取设备3接收的图像数据进行图像处理，然后将得到的数据提供给相应的图像形成单元11。然后，例如在黑色(K)图像形成单元11K中，在感光鼓12沿箭头A的方向转动的同时，由充电装置13以预定电位对感光鼓12进行充电，然后由基于由图像处理器40提供的图像数据而发光的打印头14对感光鼓12进行曝光。通过该操作，在感光鼓12上形成了黑色(K)图像的静电潜像。之后，由显影装置15对形成在感光鼓12上的静电潜像进行显影，从而在感光鼓12上形成了黑色(K)的调色剂图像。类似地，分别在图像形成单元11Y、11M和11C中形成黄色(Y)、品红色(M)和青色(C)的调色剂图像。
在各图像形成单元11中形成的感光鼓12上的各种颜色的调色剂图像按照次序被静电转印到随着通过施加至转印辊23的转印电场所引起的纸张传输带21的运动而提供的记录纸张上。此处，纸张传输带21沿箭头B的方向运动。通过该操作，在记录纸张上形成了合成调色剂图像(其为叠加各种颜色的调色剂图像)。
此后，其上静电转印有合成调色剂图像的记录纸张被传输至定影装置24。传输至定影装置24的记录纸张上的合成调色剂图像由定影装置24通过进行利用加热和加压的定影处理而定影在记录纸张上，然后从图像形成设备1输出。
图2是示出打印头14的结构的截面示意图。打印头14包括外壳16、发光装置65和棒状透镜阵列64。发光装置65(作为曝光单元的一个实例)包括由多个发光元件(在第一示例性实施例中为发光晶闸管)组成的对感光鼓12进行曝光的发光部分63。棒状透镜阵列64(作为光学单元的一个实例)将由发光部分63发出的光聚焦到感光鼓12的表面上。
发光装置65还包括其上安装有发光部分63、驱动发光部分63的信号产生电路110(见稍后描述的图3)等的电路板62。
外壳61例如由金属制成，并用于支撑电路板62和棒状透镜阵列64。外壳61被设置为使得发光部分63中的各发光元件的发光点位于棒状透镜阵列64的焦平面上。此外，棒状透镜阵列64沿感光鼓12的轴向(第一扫描方向)布置。
图3是第一示例性实施例中的发光装置65的俯视图。
如图3所示，在根据第一示例性实施例的发光装置65中，发光部分63由在电路板62上以交错方式沿第一扫描方向布置成两行的四十个发光芯片C1至C40形成。
发光芯片C1至C40的构造可以彼此相同。从而，在不单独进行区分时，将发光芯片C 1至C40都称为发光芯片C。尽管在第一示例性实施例中，发光芯片C的总数为四十，但是该构造不限于此。
此外，如之前所述，发光装置65具有驱动发光部分63的信号产生电路110。
图4A和图4B是示出根据第一示例性实施例的发光芯片C的构造、发光装置65的信号产生电路110的构造以及电路板62上的配线构造的示意图。图4A示出了发光芯片C的构造，而图4B示出了发光装置65的信号产生电路110的构造、以及电路板62上的配线构造。图4B示出了包括发光芯片C1至C10的部分。
首先，描述图4A所示的发光芯片C的构造。
发光芯片C包括发光元件阵列102，该发光元件阵列102包括在矩形衬底80上沿长边设置成一行(见下面描述的图7A和图7B)的多个发光元件(在第一示例性实施例中为发光晶闸管L1、L2、L3、...)。发光芯片C还包括在衬底80的长度方向上的两个端部处的多个输入端子(Vga端子、端子、端子、端子、端子、和端子)，这些端子是用于接收各种控制信号的多个焊盘。应该注意，这些输入端子从衬底80的一端开始按照Vga端子、端子、和端子的顺序设置，并且从从衬底80的另一端开始按照端子、端子、和端子的顺序设置。发光元件阵列102设置在端子和端子之间。
接下来，参照图4B描述发光装置65的信号产生电路110的构造、以及电路板62上的配线构造。
如上所述，发光装置65的电路板62安装有信号产生电路110和发光芯片C(发光芯片C1至C40)，并且设置了在信号产生电路110和发光芯片C1至C40之间连接的配线。
首先，描述信号产生电路110的构造。
尽管未示出，但是信号产生电路110从图像输出控制器30和图像处理器40(见图1)接收进行了图像处理的图像数据和各种控制信号。信号产生电路110基于这些图像数据和各种控制信号来重排图像数据并且校正光量。
信号产生电路110包括传递信号产生部件120，其作为传递信号提供单元的一个实例，该传递信号产生部件120基于各种控制信号向发光芯片C(发光芯片C1至C40)提供第一传递信号和第二传递信号
信号产生电路110还包括选择信号产生部件160，其作为选择信号提供单元的一个实例，该选择信号产生部件160基于各种控制信号发送选择(指定)发光芯片C(发光芯片C1至C40)中的一个发光芯片的十个选择信号至当不进行单独区分时，将选择信号至称为选择信号从发光芯片C(发光芯片C1至C40)中选择一个发光芯片C将被称作“指定一个发光芯片C”。
信号产生电路110还包括点亮信号产生部件140，其作为点亮信号提供单元的一个实例，该点亮信号产生部件140基于各种控制信号向发光芯片C(发光芯片C1至C40)发送点亮信号
接下来，描述发光芯片C1至C40的布置。
在第一示例性实施例中，奇数编号的发光芯片C1、C3、C5、...，和偶数编号的发光芯片C2、C4、C6、...排列成一行，使得设置有各自发光元件阵列102的这些发光芯片的边彼此相对。奇数编号的发光芯片C1、C3、C5、...，和偶数编号的发光芯片C2、C4、C6、...以交错方式布置，使得各发光芯片C的发光元件(在第一示例性实施例中为发光晶闸管L1、L2、L3、...)沿第一扫描方向在各发光芯片C之间以预定间隔排列。
下面描述用于在信号产生电路110和发光芯片C(发光芯片C1至C40)之间进行连接的配线。
电路板62包括连接至Vsub端子(见图6和图7)的电源线200a，该Vsub端子设置于每个发光芯片C的反面，用于提供基准电位Vsub。电路板62包括连接至Vga端子的电源线200b，该Vga端子设置给每个发光芯片C，用于提供用于供电的电源电位Vga。
电路板62还包括第一传递信号线201和第二传递信号线202，这些传递信号线从信号产生电路110的传递信号产生部件120连接至发光芯片C(发光芯片C1至C40)的端子和端子，用于分别发送第一传递信号和第二传递信号第一传递信号和第二传递信号被共同(并行)传送至发光芯片C(发光芯片C1至C40)。
电路板62包括点亮信号线204，其从信号产生电路110的点亮信号产生部件140连接至发光芯片C(发光芯片C1至C40)的端子，用于传送点亮信号点亮信号经由设置给各发光芯片C(发光芯片C1至C40)的限流电阻RI被共同(并行)传送至发光芯片C(发光芯片C1至C40)。
电路板62还包括选择信号线230至239，这些选择信号线从信号产生电路110的选择信号产生部件160连接至发光芯片C(发光芯片C1至C40)的端子和端子，用于分别传送选择信号(至)。
图5是示出将被发送至各发光芯片C的至中的两个选择信号的组合的表格。对于每个发光芯片C，标有○的两个选择信号作为指定信号被发送至各和端子，以唯一指定发光芯片C(发光芯片C1至C40)之一。
例如，对于发光芯片C1，选择信号线230连接至发光芯片C1的端子，而选择信号线231连接至发光芯片C1的端子，从而选择信号被传送至端子，而选择信号被传送至端子。即，发光芯片C1的指定信号是选择信号和
类似地，对于对于发光芯片C2，选择信号线231连接至发光芯片C2的端子，而选择信号线232连接至发光芯片C2的端子，从而选择信号被传送至端子，而选择信号被传送至端子。即，发光芯片C2的指定信号是选择信号和
同样对于其他的发光芯片C3至C40，选择信号线230至239基于图5连接至发光芯片C3至C40的各端子和端子。
在第一示例性实施例中，无需对端子和端子进行区分。例如，对于发光芯片C1，选择信号线230可以连接至发光芯片C1的端子，而选择信号线231可以连接至发光芯片C1的端子。即，可以将相互不同的选择信号传送至端子和端子(它们是控制端子的实例)。
如图5所示，传送至各发光芯片C(发光芯片C1至C40)的选择信号的各种组合均不相同(是唯一的)。因此，通过在不重复同一组合的情况下来选择两个选择信号(至)，来唯一指定各发光芯片C，以受到如下所述的控制。
通常，在不重复同一组合的情况下从P个选择信号取的Q个选择信号的组合的数量PCQ(P和Q使整数，其中P＞Q)如下：
[等式1]
C Q P = P ! Q ! × ( P - Q ) !
在第一示例性实施例中，由于从十个选择信号(P＝10)(至)中选取2个选择信号(Q＝2)，因此PCQ＝45。即，从十个选择信号(至)中选取2个选择信号的组合可以唯一指定高达四十五个发光芯片，这超过了第一示例性实施例中使用的四十个发光芯片。
另一方面，如果从九个选择信号(至)中选取2个选择信号(Q＝2)，则PCQ＝36。在这种情况中，第一示例性实施例中使用的四十个发光芯片C不能被唯一指定。
如上所述，基准信号Vsub和电源电位Vga在电路板62上被共同传送至各发光芯片C(发光芯片C1至C40)。
传递信号和点亮信号也被共同传送至各发光芯片C(发光芯片C1至C40)。
另一方面，选择信号(至)基于图5所示的组合被传送至发光芯片C(发光芯片C1至C40)。
现在描述配线的数量。
在未应用本发明的情况中，假设提供了四十个发光芯片C，则需要四十条点亮信号线204，这是因为点亮信号要被发送至每个发光芯片C。此外，还需要第一传递信号线201、第二传递信号线202、和电源线200a和200b。因此，在发光装置65上设置的配线的数量为四十条。
点亮信号线204需要具有低电阻，以向发光晶闸管L传送电流以进行点亮。因此，点亮信号线204需要宽的配线以具有低电阻。从而，在未应用第一示例性实施例的情况中，需要在发光装置65的电路板62上提供许多粗的配线，从而增大了电路板62的面积。
在第一示例性实施例中，如图4B所示，点亮信号线204的数量为一。此外，还需要第一传递信号线201、第二传递信号线201、和电源线200a和200b。此外，还需要十条选择信号线230至239。因此，在第一示例性实施例中，配线总数为十五条。
根据第一示例性实施例，配线数量约为未应用第一示例性实施例的情况中的配线数量的1/3。
此外，在第一示例性实施例中，将用于传送电流的宽配线的数量减少为一条点亮信号线204。由于如下所述的大电流不通过选择信号线230至239，因此选择信号线230至239无需为了具有低电阻而很粗。为此，第一示例性实施例不需要在电路板62上具有许多宽的配线，从而减小了电路板62的面积。
图6是用于说明根据第一示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片的电路构造的等效电路示意图。图6中，除了各输入端子(Vga端子、端子、端子、端子、端子、和端子)以外，下述每个器件都基于稍后在图7A和图7B中描述的每个发光芯片C上的布局进行布置。
此处，发光芯片C利用发光芯片C1作为实例进行描述。因此，在图6中，将发光芯片C表示为发光芯片C1(C)。其他发光芯片C2至C40的构造与发光芯片C1的构造相同。
尽管各输入端子(Vga端子、端子、端子、端子、端子、和端子)与图4A所示的各输入端子处于不同的位置，但是为了方便描述，将这些输入端子示为位于图6的左侧。
如上所述，发光芯片C1(C)包括发光晶闸管阵列(发光元件阵列102(见图4A))，该发光晶闸管阵列包括布置在衬底80上的(作为发光元件的实例的)发光晶闸管L1、L2、L3、...(见稍后描述的图7A和图7B)。
此外，发光芯片C1(C)包括传递晶闸管阵列，该传递晶闸管阵列包括以类似于发光晶闸管阵列的方式布置成一行的传递晶闸管T1、T2、T3、...。
当不单独进行区分时，将发光晶闸管L1、L2、L3、...表示为发光晶闸管L，以及当不单独进行区分时，将传递晶闸管T1、T2、T3、...表示为传递晶闸管T。
上述晶闸管(发光晶闸管L、传递晶闸管T)是具有阳极、阴极和栅极的三个端子的半导体器件。
本文中，可将传递晶闸管T的阳极端子、阴极端子和栅极端子分别称作第一阳极端子、第一阴极端子和第一栅极端子。类似地，可将发光晶闸管L的阳极端子、阴极端子和栅极端子分别称作第二阳极端子、第二阴极端子和第二栅极端子。
作为第一电气部件的实例，发光芯片C1(C)包括耦合二极管Dx1、Dx2、Dx3、...，它们位于从T1、T2、T3、...顺序取的两个相邻的传递晶闸管所组成的各对传递晶闸管之间。在传递晶闸管T1、T2、T3、...和发光晶闸管L1、L2、L3、...之间，设置有肖特基使能二极管SDe1、SDe2、SDe3、...(其作为第三电气部件的实例)、肖特基写入二极管SDw1、SDw2、SDw3、...(其也作为第三电气部件的实例)、和连接电阻Ra1、Ra2、Ra3、...(其中每一个都作为第二电气部件的实例)。
发光芯片C1(C)还包括电源线电阻Rgx1、Rgx2、Rgx3、...。
类似于发光晶闸管L，当不进行区分时，分别将耦合二极管Dx1、Dx2、Dx3、...、连接电阻Ra1、Ra2、Ra3、...、肖特基使能二极管SDe1、SDe2、SDe3、...、肖特基写入二极管SDw1、SDw2、SDw3、...、以及电源线电阻Rgx1、Rgx2、Rgx3、...表示为耦合二极管Dx、连接电阻Ra、肖特基使能二极管SDe、肖特基写入二极管SDw、电源线电阻Rgx。尽管本文中对肖特基使能二极管SDe和肖特基写入二极管SDw进行了区分，但是无需对它们进行区分。
发光晶闸管阵列中的发光晶闸管L的数量可以是预定数量。在第一示例性实施例中，如果发光晶闸管L的数量是128，则传递晶闸管T的数量也是128。类似地，连接电阻Ra、肖特基使能二极管SDe、肖特基写入二极管SDw、和电源线电阻Rgx每一个的数量也都是128。然而，耦合二极管Dx的数量比传递晶闸管T的数量少1，即为127个。
应该注意，传递晶闸管T的数量可以大于发光晶闸管L的数量。
发光芯片C1(C)包括一个启动二极管Dx0。发光芯片C1(C)还包括限流电阻R1和R2，其用于防止过电流流经如下所述的用于传输第一传递信号的第一传递信号线72和用于传输第二传递信号的第二传递信号线73。
应该注意，发光晶闸管阵列中的发光晶闸管L1、L2、L3、...和传递晶闸管阵列中的传递晶闸管T1、T2、T3、...从图6中的左侧开始按标号的升序排列。类似地，耦合二极管Dx1、Dx2、Dx3、...，连接电阻Ra1、Ra2、Ra3、...，肖特基使能二极管SDe1、SDe2、SDe3、...，肖特基写入二极管SDw1、SDw2、SDw3、...，以及电源线电阻Rgx1、Rgx2、Rgx3、...也从图6中的左侧开始按标号的升序排列。
发光晶闸管阵列和传递晶闸管阵列在图6中从上到下按照传递晶闸管阵列、发光晶闸管阵列的顺序排列。
接下来，描述发光芯片C1(C)中的各元件的电气连接。每个传递晶闸管T的阳极端子和每个发光晶闸管L的阳极端子连接至发光芯片C1(C)的衬底80(阳极共用)。
然后，这些阳极端子经由Vsub端子连接至电源线200a(见图4B)，其中，Vsub端子是设置在衬底80背面上的背面电极85(见下面描述的图7B)。电源线200a被提供有基准电位Vsub。
奇数编号的传递晶闸管T1、T3、T5、...的阴极端子沿传递晶闸管T的排列连接至第一传递信号线72。然后，第一传递信号线72经由限流电阻R1连接至端子，该端子作为第一传递信号的输入端子。第一传递信号线201(见图4B)连接至端子以传输第一传递信号
另一方面，偶数编号的传递晶闸管T2、T4、T6、...的阴极端子沿传递晶闸管T的排列连接至第二传递信号线73。然后，第二传递信号线73经由限流电阻R2连接至端子，该端子作为第二传递信号的输入端子。第二传递信号线202(见图4B)连接至端子以传输第二传递信号
发光晶闸管L的阴极端子连接至点亮信号线75。然后，点亮信号线75连接至作为点亮信号的输入端子的端子。点亮信号线204(见图4B)连接至端子以传输点亮信号
尽管图6中未示出，但是如图4B所示在点亮信号产生部件140和端子之间设置有限流电阻RI。
传递晶闸管T的栅极端子Gt1、Gt2、Gt3、...分别经由连接电阻Ra1、Ra2、Ra3、...逐一连接至发光晶闸管L1、L2、L3、...的相同编号的栅极端子Gl1、Gl2、Gl3、...。
当不进行区分时，分别将栅极端子Gt1、Gt2、Gt3、...和栅极端子Gl1、Gl2、Gl3、...称作栅极端子Gt和栅极端子Gl。
肖特基写入二极管SDw的阴极端子连接至写入信号线74。然后，写入信号线74连接至端子，其中选择信号(至)中的任意一个被传输至该端子。选择信号线230(见图4B)连接至发光芯片C1的端子，以传输选择信号
肖特基写入二极管SDw的阳极端子连接至发光晶闸管L的栅极端子Gl。
类似地，肖特基使能二极管SDe的阴极端子连接至使能信号线76。然后，使能信号线76连接至端子，其中选择信号(至)中的任意一个被传输至该端子。选择信号线231(见图4B)连接至发光芯片C1的端子，以传输选择信号
肖特基使能二极管SDe的阳极端子连接至发光晶闸管L的栅极端子Gl。
在从传递晶闸管T1、T2、T3、...的栅极端子Gt1、Gt2、Gt3、...中顺序取出的两个相邻栅极端子Gt所组成的各对栅极端子之间连接有耦合二极管Dx1、Dx2、Dx3、...。即，耦合二极管Dx1、Dx2、Dx3、...串联连接为分别插入相邻的栅极端子Gt1和Gt2、Gt2和Gt3、Gt3和Gt4、...之间。以使得电流从栅极端子Gt1流向栅极端子Gt2的方向来布置耦合二极管Dx1。其他耦合二极管Dx2、Dx3、Dx4、...也以相同方式来布置。
传递晶闸管T的栅极端子Gt经由给每个传递晶闸管T设置的电源线电阻Rgx连接至电源线71。然后，电源线71连接至Vga端子。Vga端子连接至电源线200b(见图4B)以提供电源电位Vga。
传递晶闸管阵列一侧的传递晶闸管T1的栅极端子Gt1连接至启动二极管Dx0的阴极端子。另一方面，启动二极管Dx0的阳极端子连接至第二传递信号线73。
图7A和图7B是根据第一示例性实施例的发光芯片C的平面布局及截面图。利用发光芯片C1作为实例对发光芯片C进行描述。现在，将发光芯片C表示为发光芯片C1(C)。其他发光芯片C2至C40的构造与发光芯片C1的构造相同。
图7A是发光芯片C1(C)的布局平面图，其示出了集中于发光晶闸管L1至L5以及传递晶闸管T1至T4的部分。图7B是沿图7A所示的线VIIB-VIIB取的截面视图。从而，图7B按照从图7B的下到上的顺序示出了发光晶闸管L1、肖特基使能二极管SDe1、肖特基写入二极管SDw1、电源线电阻Rgx1、耦合二极管Dx1、以及传递晶闸管T1。在图7A和图7B中，以其名称来表示主要的元件和端子。
图7A中，以实线示出了连接在各元件之间的配线。图7B中，省略了连接在各元件之间的配线。
如图7B所示，发光芯片C1(C)包括彼此独立的多个岛(第一岛141、第三岛143、第四岛144、第五岛145、第六岛146、和第七岛147)，这些岛在诸如GaAs或GaAlAs的半导体中通过按照从下层到上层的顺序顺序地堆叠p型衬底80、p型第一半导体层81、n型第二半导体层82、p型第三半导体层83、和n型第四半导体层84，以及连续蚀刻周围的p型第一半导体层81、n型第二半导体层82、p型第三半导体层83、和n型第四半导体层84而形成。
应该注意，第一示例性实施例不包括第二岛142(见后面描述的图24A和图24B)，在下面描述的第八示例性实施例中包括第二岛142。
如图7A所示，第一岛141为具有延伸部分的矩形平面视图，并包括发光晶闸管L1、肖特基写入二极管SDw1、肖特基使能二极管SDe1、以及连接电阻Ra。第三岛143为具有放大末端的平面视图，并包括电源线电阻Rgx。第四岛144为矩形平面视图，并包括传递晶闸管T1和耦合二极管Dx1。第五岛145具有矩形平面视图，并包括启动二极管Dx0。第六岛146和第七岛147为具有放大末端的平面视图，且第六岛146包括限流电阻R1，而第七岛147包括限流电阻R2。
在发光芯片C1(C)中，并行形成类似于第一岛141、第三岛143和第四岛144的各岛。这些岛以与第一岛141、第三岛143、和第四岛144类似的方式包括发光晶闸管L2、L3、L4、...，电源线电阻Rgx2、Rgx3、Rgx4、...，传递晶闸管T2、T3、T4、...等。从而省略其描述。
此外，衬底80的背面包括作为Vsub端子的背面电极85。
下面将参照图7A和图7B进一步描述第一岛141、第三岛143、第四岛144、第五岛145、第六岛146、和第七岛147。
第一岛141中所包含的发光晶闸管L1具有作为衬底80的阳极端子、作为形成在n型第四半导体层84的区111上的n型欧姆电极121的阴极端子、以及作为通过蚀刻去除n型第四半导体层84后露出的p型第三半导体层83的栅极端子Gl1。应该注意，未将栅极端子Gl1形成为电极。光从n型第四半导体层84的区111上除了n型欧姆电极121部分以外的表面发出。
第一岛141中所包含的肖特基写入二极管SDw1具有作为p型第三半导体层83的阳极端子、和作为形成在通过蚀刻去除n型第四半导体层84后露出的p型第三半导体层83上的肖特基电极151的阴极端子。
类似地，第一岛141中所包含的肖特基使能二极管SDe1具有p型第三半导体层83的阳极端子、和作为形成在通过蚀刻去除n型第四半导体层84后露出的p型第三半导体层83上的肖特基电极152的阴极端子。
发光晶闸管L1的栅极端子Gl1、肖特基写入二极管SDw1的阳极端子、和肖特基使能二极管SDe1的阳极端子共同为第一岛141的p型第三半导体层83。
第一岛141的p型第三半导体层83在平面视图中的延伸部分具有连接电阻Ra1，p型欧姆电极132形成在该延伸部分的尖端。即，连接电阻Ra1使用肖特基电极151和p型欧姆电极132之间的p型第三半导体层83作为电阻。
第三岛143所包含的电源线电阻Rgx1形成在形成于p型第三半导体层83上的两个p型欧姆电极133和134之间。电源线电阻Rgx1使用两个p型欧姆电极133和134之间的p型第三半导体层83作为电阻。
第四岛144所包含的传递晶闸管T1具有作为衬底80的阳极端子、作为形成在n型第四半导体层84的区115上的n型欧姆电极124的阴极端子、以及作为形成在通过蚀刻去除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极135的栅极端子Gt1。
类似地，第四岛144所包含的耦合二极管Dx1形成为具有作为设置在n型第四半导体层84的区113上的n型欧姆电极123的阴极端子、和p型第三半导体层83的阳极端子。作为阳极端子的p型第三半导体层83连接至传递晶闸管T1的栅极端子Gt1。
第五岛145中所包含的启动二极管Dx0具有作为形成在n型第四半导体层84的区(无参考标号)上的n型欧姆电极(无参考标号)的阴极端子，和作为形成在去除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极(无参考标号)的阳极端子。
以与第三岛143所包含的电源线电阻Rgx1相同的方式，第六岛146所包含的限流电阻R1和第七岛所包含的限流电阻R2使用p型第三半导体层83作为电阻，该电阻位于形成于去除n型第四半导体层84后露出的p型第三半导体层83上的一对p型欧姆电极(无参考标号)之间。
下面描述图7A中各元件之间的连接关系。
在第一岛141中，第一岛141的p型第三半导体层83(其为发光晶闸管L1的栅极端子Gl1)用作肖特基写入二极管SDw1的阳极端子、肖特基使能二极管SDe1的阳极端子和连接电阻Ra1的一个端子，从而这些端子相互连接。
作为连接电阻Ra1的另一个端子的p型欧姆电极132连接至作为传递晶闸管T1的栅极端子Gt1的p型欧姆电极135。
作为发光晶闸管L1的阴极端子的n型欧姆电极121连接至点亮信号线75。点亮信号线75连接至端子。
作为肖特基写入二极管SDw1的阴极端子的肖特基电极151连接至写入信号线74。写入信号线74连接至端子。
作为肖特基使能二极管SDe1的阴极端子的肖特基电极152连接至使能信号线76。使能信号线76连接至端子。
作为第三岛143所包含的电源线电阻Rgx1的一个端子的p型欧姆电极连接至作为第一岛141所包含的连接电阻Ra1的另一个端子的p型欧姆电极132。作为电源线电阻Rgx1的另一个端子的p型欧姆电极134连接至电源线71。电源线71连接至Vga端子。
作为第四岛144所包含的传递晶闸管T1的阴极端子的n型欧姆电极124连接至第一传递信号线72。第一传递信号线72经由第六岛146所包含的限流电阻R1连接至端子。
作为第四岛144所包含的耦合二极管Dx1的阴极端子的n型欧姆电极123连接至作为邻近n型欧姆电极123设置的传递晶闸管T2的栅极端子Gt2的p型欧姆电极(无参考标号)。
另一方面，作为第四岛144所包含的传递晶闸管T1的栅极端子Gt1的p型欧姆电极135连接至形成在作为第五岛145所包含的启动二极管Dx0的阴极端子的n型第四半导体层84上的n型欧姆电极(无参考标号)。
形成在作为第五岛145所包含的启动二极管Dx0的阳极端子的p型第三半导体层83上的p型欧姆电极(无参考标号)连接至形成在作为偶数编号的传递晶闸管T2、T4、T6、...的阴极端子的n型第四半导体层84上的n型欧姆电极(无参考标号)，以及经由第七岛147所包含的限流电阻R2连接至端子。
尽管本文省略了描述，但是类似的连接关系适用于其他的发光晶闸管L、传递晶闸管T、耦合二极管Dx、和肖特基写入二极管SDw、肖特基使能二极管SDe、连接电阻Ra、和电源线电阻Rgx。
如上所述形成了图6所示的发光芯片C1(C)的电路构造。
现在描述发光装置65的操作。
发光装置65包括发光芯片C(发光芯片C1至C40)(见图3至图4B)。
如图4B所示，基准电位Vsub和电源电位Vga被共同提供给电路板62上的所有发光芯片(发光芯片C1至C40)。第一传递信号第二传递信号和点亮信号被共同发送至所有的发光芯片C。从而，所有的发光芯片C(发光芯片C1至C40)被并行(同时)驱动。
如图5所示，发送选择信号(至)中的两个选择信号的组合来唯一指定发光芯片C(发光芯片C1至C40)之一。
图8是用于说明根据第一示例性实施例的发光芯片C的操作的时序图。
图8中，描述了从发光装置65的发光芯片C(发光芯片C1至C40)中选择的发光芯片C1、C2、C3、C15、C16、C25、C26、C35、C36和C40的操作。其他发光芯片C的操作与上述类似。
图8示出了关注于控制是否点亮每个发光芯片C中的发光晶闸管L1和L2的操作时序图。下面，将对是否点亮发光晶闸管L的控制称为点亮控制。
图8中，按字母顺序经历从时间点a到时间点v的时间。在从时间点c到时间点r的时间间隔T(1)中，进行每个发光芯片C的发光晶闸管L1的点亮控制。在从时间点r到时间点v的时间间隔T(2)中，进行每个发光芯片C的发光晶闸管L2的点亮控制。在从时间点v开始的时间间隔T(3)中，进行每个发光芯片C的发光晶闸管L3的点亮控制。以类似方式，进行发光晶闸管Ln(n≥4)的点亮控制。
在第一示例性实施例中，时间间隔T(1)、T(2)、T(3)、...具有相同的长度，并且在不进行区分时，被称作时间间隔T。
时间间隔T的长度可以是变量，只要保持下述的各信号之间的相互关系就可以。
第一传递信号第二传递信号和点亮信号的信号波形是周期性的。即，第一传递信号和第二传递信号以周期2×T(其为T(1)和T(2)之和)进行重复。点亮信号以周期T进行重复。
另一方面，每个选择信号(至)如下所述都根据接收到的图像数据变化，并控制是否点亮指定的发光芯片C的发光晶闸管L。
从时间点a到时间点c的时间间隔用于发光芯片C开始其操作。
在下面的操作描述中描述该时间间隔中的信号。
下面描述时间间隔T(1)和T(2)中的第一传递信号和第二传递信号的信号波形。
第一传递信号在时间间隔T(1)的开始时间点c具有低电平电位(下文中称作″L″)，而在时间点q变换为高电平电位(下文中称作″H″)，然后在时间点t从″H″变换为″L″，并在时间点v保持″L″，时间点v是时间间隔T(2)的结束时间点。
第二传递信号在时间间隔T(1)的开始时间点c为″H″，而在时间点p从″H″变换为″L″，然后在时间点u从″L″变换为″H″，并在时间间隔T(2)的结束时间点v保持在″H″。
现在，比较第一传递信号和第二传递信号可以看到第一传递信号在时间间隔T(1)中的波形为第二传递信号在时间间隔T(2)中的波形。第二传递信号在时间间隔T(1)中的波形为第一传递信号在时间间隔T(2)中的波形。
即，第一传递信号和第二传递信号是以2×时间间隔T的周期进行重复的信号波形。第一传递信号和第二传递信号在两个信号均为″L″的每个时间间隔(诸如从时间点p到时间点q的时间间隔)之前和之后交替重复″H″和″L″。除了从时间点a到时间点b的时间间隔以外，第一传递信号和第二传递信号不共有这两个信号都为″H″的时间间隔。
通过第一传递信号和第二传递信号组成的传递信号对，图6所示的传递晶闸管T如下所述顺序导通，并设置发光晶闸管L，该发光晶闸管L为点亮或不点亮(点亮控制)的控制对象。
下面描述点亮信号的信号波形。
点亮信号在时间间隔T(1)的开始时间点c从″H″变换为″L″，并在时间点p从″L″变换为″H″。点亮信号在时间间隔T(1)的结束时间点r从″H″变换为″L″。该信号波形在时间间隔T(2)及以后进行重复。
点亮信号是如下所述的给发光晶闸管L提供用于点亮(发光)的电流的信号。
接下来描述选择信号的信号波形。
选择信号是根据接收到的图像数据变化并控制是否点亮指定的发光芯片C的发光晶闸管L的信号。
例如，选择信号在时间间隔T(1)的开始时间点c为″L″，在时间点d从″L″变换为″H″，并在时间点e从″H″变换为″L″。然后选择信号在时间间隔T(1)的结束时间点r保持在″L″。另一方面，选择信号在时间间隔T(1)的开始时间点c为″L″，在时间点d从″L″变换为″H″，并在时间点e从″H″变换为″L″。然后选择信号在时间点f从″L″变换为″H″，并在时间点g从″H″变换为″L″。然后选择信号在时间间隔T(1)的结束时间点r保持在″L″。
选择信号在时间间隔T(1)的开始时间点c为″L″，并在时间间隔T(1)的结束时间点r保持在″L″。当点亮信号为″L″时，选择信号在从时间点c到时间点p的时间间隔中根据图像数据而具有为″H″的时间间隔。
在描述发光装置65和发光芯片C的操作之前，描述晶闸管(传递晶闸管T、发光晶闸管L)的基本操作。晶闸管是具有三个端子的半导体器件，这三个端子为：阳极端子、阴极端子和栅极端子。
下面中，作为一个实例，提供给作为晶闸管的阳极端子的Vsub端子的基准电位Vsub为0V(″H″)，而提供给Vga端子的电源电位Vga为-3.3V(″L″)，如图6和7所示。该晶闸管是通过如图7A和7B所示堆叠基于GaAs、GaAlAs等的p型半导体层和n型半导体层构成的。假设pn结的扩散电位(正向电位)Vd为1.5V，假设肖特基结(势垒)的正向电位Vs为0.5V。这些值用于下面的说明。
处于其中没有电流在阳极端子和阴极端子之间流过的OFF状态的晶闸管在其阴极端子施加有低于阈值电压V的电位(负的较大电位)时变换为ON状态(导通)。晶闸管在导通时变换为其中有电流在阳极端子和阴极端子之间流过的状态(ON状态)。此处，晶闸管的阈值电压为栅极端子的电位减去扩散电位Vd。从而，如果晶闸管的栅极端子的电位为-1.5V，则阈值电压为-3.0V。即，当向阴极端子施加低于-3.0V的电压时，晶闸管导通。
当晶闸管处于ON状态时，栅极端子的电位接近该晶闸管的阳极端子的电位。由于此处将阳极端子假设为0V(″H″)，因此将在假设栅极端子的电位为0V(″H″)的条件下给出下面的说明。处于ON状态的晶闸管的阴极端子具有pn结的扩散电位Vd。在该状态中，阴极端子的电位为-1.5V。
一旦晶闸管导通，该晶闸管就保持ON状态，直到阴极端子的电位变为高于保持ON状态所需的某一电位(负的较小电位)。由于处于ON状态的晶闸管的阴极端子的电位为-1.5V，因此当向该阴极端子施加高于-1.5V的电位时，该晶闸管变换为OFF状态(关断)。例如，当阴极端子变为″H″(0V)时，该阴极端子具有与阳极端子相同的电位，从而该晶闸管关断。
另一方面，只要向阴极端子持续施加低于-1.5V的电位以提供允许保持晶闸管的ON状态的电流，该晶闸管就保持ON状态。
从上面的描述可知，晶闸管一旦处于ON状态，就保持有电流流过的状态，并且不会被栅极端子的电位变换至OFF状态。即，晶闸管具有维持(存储和保持)ON状态的功能。
如上所述，持续施加至阴极端子以保持晶闸管的ON状态的电位(保持电位)可以高于(绝对值低于)施加至阴极端子以使晶闸管导通的电位。
发光晶闸管L在导通时点亮(发光)，而在关断时不点亮(不发光)。处于ON状态的发光晶闸管L的发光输出(亮度)由流过阴极端子和阳极端子之间的电流确定。
在描述发光芯片C的操作之前，描述肖特基写入二极管SDw和肖特基使能二极管SDe的操作。
肖特基写入二极管SDw、肖特基使能二极管SDe、和连接电阻Ra构成3-输入AND电路AND1。
下面利用以图6所示的点划线圈起来的肖特基写入二极管SDw1、肖特基使能二极管SDe1和连接电阻Ra1来描述3-输入AND电路AND1。
在3-输入AND电路AND1中，连接电阻Ra1的一个端子O连接至肖特基写入二极管SDw1的阳极端子和肖特基使能二极管SDe1的阳极端子。连接电阻Ra1的另一个端子X连接至传递晶闸管T1的栅极端子Gt1。肖特基写入二极管SDw1的阴极端子Y连接至写入信号线74，肖特基使能二极管SDe1的阴极端子Z连接至使能信号线76。如上所述，写入信号线74连接至端子，而使能信号线76连接至端子。
连接电阻Ra1的一个端子O连接至发光晶闸管L1的栅极端子Gl1。
端子X、端子Y、和端子Z用作输入端子，端子O用作输出端子。如下所述，当端子X、端子Y、和端子Z的所有电位(信号)都变为″H″(0V)时，端子O的电位(信号)变为″H″(0V)。从而3-输入AND电路AND1用作具有3个输入端的AND电路。
表1示出了当连接电阻Ra1的另一端子X的电位(表示为Gt(X))为″H″(0V)时，端子(3-输入AND电路AND1的端子Y)的电位(表示为)、端子(3-输入AND电路AND1的端子Z)的电位(表示为)、以及端子O的电位(表示为Gl(O))之间的关系。
即，当和两者都为″H″(0V)时，3-输入AND电路AND1用作AND，且Gl(O)为″H″(0V)。然而，当和两者中的任意一个或二者皆为″L″(-3.3V)时，沿正向向肖特基写入二极管SDw1和肖特基使能二极管SDe1两者或二者中的任意一个施加电压(正偏)时，Gl(O)变为通过″L″(-3.3V)减去肖特基结的正向电位Vs(-0.5V)得到的-2.8V。
表1
表2示出了连接电阻Ra1的另一端子的电位(表示为Gt(X))为-1.5V时的和Gl(O)之间的关系。
由于Gt(X)为-1.5V，因此如果和两者皆为″H″(0V)，则反向向肖特基写入二极管SDw1和肖特基使能二极管SDe1两者施加电位(反偏)。从而和两者皆为″H″(0V)的条件不影响Gl(O)，从而Gl(O)变为-1.5V，即电位Gt(X)。
如果和两者或两者中的任意一个为″L″(-3.3V)，则肖特基写入二极管SDw1和肖特基使能二极管SDe1两者或两者中的任意一个具有正向偏压，从而Gl(O)变为通过Gt(X)减去肖特基结的正向电位Vs(-0.5V)得到的-2.8V。
表2
表3示出了当连接电阻Ra1的另一端子X的电位(表示为Gt(X))为-3V时的和Gl(O)之间的关系。
即，由于Gt(X)为-3V，因此如果和两者皆为″H″(0V)，则肖特基写入二极管SDw1和肖特基使能二极管SDe1两者都具有反向偏压。从而和两者皆为″H″(0V)的条件不影响Gl(O)，从而Gl(O)变为-3V，即电位Gt(X)。
即使和两者或两者中的任意一个改变为″L″(-3.3V)，电位Gt(X)与-3.3V之间的差不大于肖特基结的正向电位Vs(-0.5V)，从而肖特基写入二极管SDw1和肖特基使能二极管SDe1都不具有正向偏压，从而Gl(O)保持在电位Gt(X)的-3V。
即，如果3-输入AND电路AND1的端子X的电位(Gt(X))小于通过″L″(-3.3V)减去肖特基结的正向电位Vs(-0.5V)得到的-2.8V，则电位Gl(O)与电位Gt(X)相同，并不依赖于和的电位的变化。
表3
尽管此处利用肖特基写入二极管SDw1、肖特基使能二极管SDe1、和连接电阻Ra1描述了3-输入AND电路AND1；然而，还可以利用其他的肖特基写入二极管SDw、肖特基使能二极管SDe、和连接电阻Ra类似地描述其他的AND电路。
参照图4A至图6来根据图8所示的时序图描述发光装置65的操作。
(1)时间点a
下面描述发光装置65在时间点a的状态(初始状态)，在该时间点开始提供基准电位Vsub和电源电位Vga。
<发光装置65>
在图8所示的时序图中的时间点a，将电源线200a的电位设置成″H″(0V)的基准电位Vsub，并将电源线200b的电位设置成″L″(-3.3V)的电源电位Vga(见图4B)。从而，每个发光芯片C(发光芯片C1至C40)的Vga端子和Vsub端子分别被设置为″H″和″L″(见图6)。
信号产生电路110的传递信号产生部件120将第一传递信号和第二传递信号两者都设置为″H″。于是，第一传递信号线201和第二传递信号线202都被设置成″H″(见图4B)。相应地，每个发光芯片C(发光芯片C1至C40)的端子和端子都被设置成″H″。经由限流电阻R1连接至端子的第一传递信号线72的电位也被设置成″H″，以及经由限流电阻R2连接至端子的第二传递信号线73的电位也被设置成″H″。
此外，信号产生电路110的点亮信号产生部件140将点亮信号设置成″H″。于是，点亮信号线204被设置成″H″(见图4B)。相应地，每个发光芯片C的端子被设置成″H″。连接至端子的点亮信号线75也被设置成″H″(见图6)。
信号产生电路110的信号产生部件160将选择信号(至)设置成″L″。于是，选择信号线230至239被设置成″L″(见图4B)。相应地，每个发光芯片C(发光芯片C1至C40)的和端子被设置成″L″(见图6)。连接至端子的的写入信号线74和连接至端子的使能信号线76也被设置成″L″(见图6)。
接下来，参照图5和图6根据图8所示的时序图来描述从发光芯片C(发光芯片C1至C40)中选择的发光芯片C1、C2、C3、C15、C16、C25、C26、C35、C36和C40的操作。
尽管在图8和下面的说明中假设每个端子的电位以阶梯状方式改变，然而每个端子的电位实际上是逐渐变化的。从而，即使当电位改变时，只要满足下面提到的条件，晶闸管就将其状态改变为导通状态或关断状态。
<发光芯片C>
由于传递晶闸管T和发光晶闸管L的阳极端子都连接至Vsub端子，因此这些端子被设置成″H″。
另一方面，奇数编号的传递晶闸管T1、T3、T5、...的各阴极端子连接至第一传递信号线72，从而被设置成″H″。偶数编号的传递晶闸管T2、T4、T6、...的阴极端子连接至第二传递信号线73，从而被设置为″H″。即，传递晶闸管T的阳极端子和阴极端子都被设置成″H″，从而传递晶闸管T处于OFF状态。
类似地，发光晶闸管L的阴极端子连接至点亮信号线75，从而被设置为″H″。即，发光晶闸管L的阳极端子和阴极端子都被设置成″H″，从而发光晶闸管L处于OFF状态。
传递晶闸管T的栅极端子Gt经由电源线电阻Rgx连接至电源线71。电源线71被设置为″L″(-3.3V)的电源电位Vga。从而，除了下面描述的栅极端子Gt1和Gt2之外，栅极端子Gt的电位为″L″。
发光晶闸管L的栅极端子Gl经由连接电阻Ra连接至栅极端子Gt。从而，经由连接电阻Ra连接至具有电位″L″(-3.3V)的栅极端子Gt(除了栅极端子Gt1和Gt2以外)的栅极端子Gl的电位为″L″(-3.3V)，该″L″(-3.3V)电位为栅极端子Gt的电位，如表3中所述。
从上面的描述可知，除了下面描述的传递晶闸管T1、T2和发光晶闸管L1、L2以外，传递晶闸管T和发光晶闸管L的阈值电压为-4.8V，该阈值电压-4.8V是各栅极端子Gt、Gl的电位(-3.3V)减去pn结的扩散电位Vd(1.5V)得到的。
图6中的传递晶闸管阵列一端的栅极端子Gt1如上所述连接至启动二极管Dx0的阴极端子。启动二极管Dx0的阳极端子连接至第二传递信号线73。第二传递信号线73被设置为″H″。于是，启动二级管Dx0由于阳极端子为″L″且阴极端子为″H″而正向偏置。相应地，启动二级管Dx0的阴极端子(栅极端子Gt1)的电位被设置成值(-1.5V)，该值由启动二极管Dx0的阳极端子的″H″(0V)减去启动二极管Dx0的扩散电位Vd(1.5V)得到。因此，传递晶闸管T1的阈值电压被设置成-3V，该阈值电压-3V由栅极端子Gt1的电位(-1.5V)减去扩散电位Vd(1.5V)得到。
根据表2栅极端子Gl1的电位被设置成-2.8V，从而发光晶闸管L1的阈值电压被设置成-4.3V。
与传递晶闸管T1相邻的传递晶闸管T2的栅极端子Gt2经由耦合二极管Dx1连接至栅极端子Gt1。传递晶闸管T2的栅极端子Gt2的电位被设置成-3V，该电压由栅极端子Gt1的电位(-1.5V)减去耦合二极管Dx1的扩散电位Vd(1.5V)得到。因此，传递晶闸管T2的阈值电压被设置成-4.5V。
根据表3栅极端子Gl2的电位被设置成-3V，从而发光晶闸管L2的阈值电压被设置成-4.5V。
(2)时间点b
在图8所示的时间点b，第一传递信号从″H″(0V)变换为″L″(-3.3V)。从而，发光装置65进入操作状态。
<发光芯片C>
阈值电压为-3V的传递晶闸管T1导通。然而，由于奇数编号的传递晶闸管Tn(n≥3)的阈值电压为-4.8V，从而那些传递晶闸管T不会导通。另一方面，阈值电压为-4.5V的传递晶闸管T2由于第二传递信号为″H″(0V)而不会导通。
当传递晶闸管T1导通时，栅极端子Gt1的电位变为阳极端子的″H″(0V)。传递晶闸管T1的阴极端子(图6中的第一传递信号线72)的电位变为-1.5V，该-1.5V电位由传递晶闸管T1的阳极端子的″H″(0V)减去pn结的扩散电位Vd(1.5V)得到。正向偏置的耦合二极管Dx1的阴极端子(栅极端子Gt2)的电位变为-1.5V，该-1.5V电位通过阳极端子(栅极端子Gt1)的″H″(0V)减去扩散电位Vd(1.5V)得到。相应地，传递晶闸管T2的阈值电压变为-3V。
经由耦合二极管Dx2连接至传递晶闸管T2的栅极端子Gt2的栅极端子Gt3的电位变为-3V。相应地，传递晶闸管T3的阈值电压变为-4.5V。由于传递晶闸管Tn(n≥4)的栅极端子Gt的电位为来自电源线电位Vga的″L″，这些传递晶闸管的阈值电压保持在-4.8V。
另一方面，尽管栅极端子Gt1的电位在传递晶闸管T1导通后变为″H″(0V)，但是如表1所示栅极端子Gl1的电位保持-2.8V，从而发光晶闸管L1的阈值电压为-4.3V。另一方面，当栅极端子Gt2的电位变为-1.5V时，栅极端子Gl2的电位变为-2.8V，从而发光晶闸管L2的阈值电压如表2所示变为-4.3V。由于栅极端子Gt3的电位变为-3V，因此发光晶闸管L3的阈值电压变为-4.5V。其他的发光晶闸管L的阈值电压保持在-4.8V。
然而，由于点亮信号线75为″H″，因此没有发光晶闸管L变换为ON状态。
即，在时间点b只有传递晶闸管T1导通。传递晶闸管T1恰在时间点b后(此处，称作当晶闸管在由于信号电位在时间点b的改变而对晶闸管进行改变之后处于稳定状态时的时间点)处于ON状态。其他的传递晶闸管T和所有的发光晶闸管L处于OFF状态。
下面，只有描述处于ON状态的晶闸管(传递晶闸管T、发光晶闸管L)，而省略处于OFF状态的晶闸管(传递晶闸管T、发光晶闸管L)的描述。
如上所述，传递晶闸管T的栅极端子Gt彼此经由耦合二极管Dx相互连接。因此，当某一栅极端子Gt的电位改变时，经由正向偏置的耦合二极管Dx连接至该栅极端子Gt的其他栅极端子Gt的电位也改变。具有该栅极端子Gt的传递晶闸管T的阈值电压改变。当阈值电压变得高于″L″时，则该晶闸管会导通。
下面将给出更具体的说明。经由正向偏置的一个耦合二极管Dx连接至具有″H″(0V)电位的某一栅极端子Gt的相邻栅极端子Gt的电位变为-1.5V，从而具有该相邻栅极端子Gt的传递晶闸管T的阈值电压变为-3V。由于该阈值电压高于(绝对值小于)″L″(-3.3V)，因此当阴极端子变为″L″(-3.3V)时，该传递晶闸管T导通。
另一方面，经由两个正向偏置的耦合二极管Dx连接至具有″H″(0V)电位的某一栅极端子Gt的另一栅极端子Gt的电位变为-3V，从而具有该另一栅极端子Gt的传递晶闸管T的阈值电压变为-4.5V。由于该阈值电压低于″L″(-3.3V)，因此该传递晶闸管不会导通，从而保持OFF状态。
(3)时间点c
在时间点c，点亮信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片C>
即使点亮信号线75变为″L″(-3.3V)，发光晶闸管L1和L2的阈值电压也为-4.3V，发光晶闸管L3的阈值电压为-4.5V，以及发光晶闸管Ln(n≥4)的阈值电压为-4.8V，从而没有一个发光晶闸管L导通。
因此，恰在时间点c之后只有传递晶闸管T1导通。
(4)时间点d
在时间点d，选择信号和从″L″(-3.3V)变换为″H″(0V)。下面，描述被发送了作为指定信号的具有改变的电位电平的选择信号的发光芯片C。
如图4和图5所示，选择信号被发送至发光芯片C1、C10、C11、C19、C21、C28、C31和C37。另一方面，选择信号被发送至发光芯片C1、C2、C12、C20、C22、C29、C32和C38。
选择信号和二者一起仅被发送至发光芯片C1。
此处，描述被发送了作为指定信号的为″H″(0V)的选择信号和的发光芯片C1、被发送了为″H″(0V)的选择信号的发光芯片C2、以及保持在″L″(-3.3V)的选择信号被发送了为″H″(0V)的选择信号或的发光芯片C10、C11、C12、C19、C20、C21、C22、C28、C29、C31、C32、C37和C38的操作类似于发光芯片C2的操作。
<发光芯片C1>
由于选择信号被发送至端子，而选择信号被发送至端子，因此，端子和端子被设置为″H″(0V)。由于栅极端子Gt1的电位为″H″(0V)，因此根据表1，栅极端子Gl1的电位变为0V，从而发光晶闸管L1的阈值电压变为-1.5V。此外，由于栅极端子Gt2的电位为-1.5V，因此根据表2，栅极端子Gl2的电位变为-1.5V，从而发光晶闸管L2的阈值电压变为-3V。此外，由于栅极端子Gt3的电位为-3V，因此根据表3，栅极端子Gl3的电位保持在-3V，从而发光晶闸管L3的阈值电压保持在-4.5V。发光晶闸管Ln(n≥4)的阈值电压保持在-4.8V。
于是，由于点亮信号在时间点c为″L″(-3.3V)，因此阈值电压为-1.5V的发光晶闸管L1导通从而点亮(发光)(图8中表示为On)。点亮信号线75的电位变为pn结的扩散电位Vd的-1.5V。
在该时间点，尽管发光晶闸管L2具有-3V的阈值电压，但是具有较高阈值电压的发光晶闸管L1之前已经导通，并已经将点亮信号线75的电位设置成-1.5V，从而发光晶闸管L2不导通。
因此，恰在时间点d后，传递晶闸管T1处于ON状态，同时发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光芯片C2>
由于选择信号被发送至端子，因此端子被设置成″H″(0V)。然而，发送至端子的选择信号保持在″L″(-3.3V)。从而，即使栅极端子Gt1的电位变为″H″(0V)，栅极端子Gl1的电位也根据表1保持在-2.8V，从而发光晶闸管L1的阈值电压保持在-4.3V。类似地，栅极端子Gl2的电位根据表2保持在-2.8V，从而发光晶闸管L2的阈值电压保持在-4.3V。此外，栅极端子Gl3的电位根据表3保持在-3V，从而发光晶闸管L3的阈值电压保持在-4.5V。
因此，尽管点亮信号为″L″(-3.3V)，发光晶闸管L1也不导通。
应该注意，切换的端子和端子将提供上述相同的操作，从而无需在端子和端子之间进行区分。
从而，传递晶闸管T1恰在时间点d后处于ON状态。
(5)时间点e
在时间点e，选择信号和从″H″(0V)变换为″L″(-3.3V)，同时选择信号和从″H″(0V)变换为″L″(-3.3V)。
<发光芯片C1>
由于处于″L″(-3.3V)的选择信号被发送至端子，而处于″L″(-3.3V)的选择信号被发送至端子，因此栅极端子Gl1和Gl2的各自电位根据表1和表2返回到-2.8V，从而发光晶闸管L1和L2的阈值电压被设置成-4.3V。然而，由于点亮信号保持在″L″(-3.3V)，因此发光晶闸管L1保持ON状态从而保持点亮(发光)。
因此，恰在时间点e后，传递晶闸管T1处于ON状态，同时发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光芯片C2>
由于处于″L″(-3.3V)的选择信号被发送至端子，因此端子返回到″L″(-3.3V)。然而，如表1至表3所示，栅极端子Gl的电位不改变。
因此，恰在时间点e之后，传递晶闸管T1处于ON状态。
<发光芯片C16>
由于选择信号被发送至端子，而选择信号被发送至端子，因此类似于时间点d的发光芯片C1，发光晶闸管L1导通从而点亮(发光)。
恰在时间点e之后，传递晶闸管T1处于ON状态，同时发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光装置C65>
恰在时间点e之后，每个发光芯片C(发光芯片C1至C40)的传递晶闸管T1处于ON状态，从而发光芯片C1的发光晶闸管L1和发光芯片C16的发光晶闸管L1处于ON状态，从而保持点亮(发光)。
如上所述，在其中发送至端子和端子的选择信号(至)为″H″(0V)的发光芯片C中，经由连接电阻Ra连接至传递晶闸管T的具有″H″(0V)电位的栅极端子Gt的发光晶闸管L的栅极端子Gl的电位被设置为0V，从而发光晶闸管L的阈值电压被设置为-1.5V。从而，如果点亮信号的电位为″L″(-3.3V)，则发光晶闸管L导通从而点亮(发光)。
另一方面，在其中发送至端子和端子的选择信号(至)中的任一个为″H″(0V)的发光芯片C中，即使栅极端子Gt的电位为″H″(0V)，发光晶闸管L的栅极端子Gl的电位也保持在-2.8V，从而发光晶闸管L的阈值电压保持在-4.3V。因此，即使点亮信号的电位为″L″(-3.3V)，发光晶闸管L也不会导通，也不会点亮(不发光)。
一旦发光晶闸管L导通从而点亮(发光)，即使发送至端子和端子的选择信号(至)中的一个或二个皆从″H″(0V)变换为″L″(-3.3V)，发光晶闸管L也保持在ON状态并保持点亮(发光)。
下面中，只描述这种具有发送至端子和端子的为″H″(0V)的选择信号(至)的发光芯片C。
(6)时间点f
在时间点f，选择信号和从″L″(-3.3V)变换为″H″(0V)，同时选择信号和从″H″(0V)变换为″L″(-3.3V)。
<发光芯片C2>
由于选择信号被发送至端子，选择信号被发送至端子，因此类似于时间点d的发光芯片C1，发光晶闸管L1导通从而点亮(发光)。
恰在时间点f之后，传递晶闸管T1处于ON状态，同时发光晶闸管L1也处于ON状态从而保持点亮(发光)。
<发光装置65>
恰在时间点f之后，每个发光芯片C(发光芯片C1至C40)的传递晶闸管T1处于ON状态，从而发光芯片C1的发光晶闸管L1、发光芯片C2的发光晶闸管L1、以及发光芯片C16的发光晶闸管L1处于ON状态从而点亮(发光)。
(7)时间点g
在时间点g，选择信号和从″H″(0V)变换为″L″(-3.3V)。
<发光芯片C2>
尽管选择信号被发送至端子，而选择信号被发送至端子，但是在时间点f导通的发光晶闸管L1保持点亮(发光)。
恰在时间点g之后，传递晶闸管T1处于ON状态，同时发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光装置65>
恰在时间点g之后，每个发光芯片C(发光芯片C1至C40)的传递晶闸管T1处于ON状态，从而发光芯片C1的发光晶闸管L1、发光芯片C2的发光晶闸管L1、以及发光芯片C16的发光晶闸管L1处于ON状态从而保持点亮(发光)。
(8)时间点h
在时间点h，选择信号和从″L″(-3.3V)变换为″H″(0V)。尽管省略了详细描述，但是如图5所示，其中选择信号发送至端子而选择信号发送至端子的发光芯片C26的发光晶闸管L1导通，从而点亮(发光)。
(9)时间点i
在时间点i，选择信号和从″L″(-3.3V)变换为″H″(0V)，同时选择信号和从″H″(0V)变换为″L″(-3.3V)。尽管省略了详细描述，但是如图5所示，其中选择信号发送至端子而选择信号发送至端子的发光芯片C15的发光晶闸管L1导通，从而点亮(发光)。其中选择信号发送至端子而选择信号发送至端子的发光芯片C26的发光晶闸管L1保持ON状态，从而保持点亮(发光)。
(10)时间点j
在时间点j，选择信号和从″L″(-3.3V)变换为″H″(0V)，同时选择信号和从″H″(0V)变换为″L″(-3.3V)。尽管省略了详细描述，但是如图5所示，其中选择信号发送至端子而选择信号发送至端子的发光芯片C40的发光晶闸管L1导通，从而点亮(发光)。其中选择信号发送至端子而选择信号发送至端子的发光芯片C15的发光晶闸管L1保持ON状态，从而保持点亮(发光)。
(11)时间点k
在时间点k，选择信号和从″H″(0V)变换为″L″(-3.3V)。然而，其中选择信号发送至端子而选择信号发送至端子的发光芯片C40的发光晶闸管L1保持ON状态，从而保持点亮(发光)。
(12)时间点l
在时间点l，选择信号和从″L″(-3.3V)变换为″H″(0V)。尽管省略了详细描述，但是如图5所示，其中选择信号发送至端子而选择信号发送至端子的发光芯片C36的发光晶闸管L1导通，从而点亮(发光)。
(13)时间点m
在时间点m，选择信号和从″H″(0V)变换为″L″(-3.3V)。然而，其中选择信号发送至端子而选择信号发送至端子的发光芯片C36的发光晶闸管L1保持ON状态，从而保持点亮(发光)。
(14)时间点n
在时间点n，选择信号和从″L″(-3.3V)变换为″H″(0V)。尽管省略了详细描述，但是如图5所示，其中选择信号发送至端子而选择信号发送至端子的发光芯片C25的发光晶闸管L1导通，从而点亮(发光)。
(15)时间点o
在时间点o，选择信号和从″H″(0V)变换为″L″(-3.3V)。然而，其中选择信号发送至端子而选择信号发送至端子的发光芯片C25的发光晶闸管L1保持ON状态，从而保持点亮(发光)。
<发光装置65>
恰在时间点o之后，发光芯片C1、C2、C15、C16、C25、C26、C36和C40的各发光晶闸管L1处于ON状态从而保持点亮(发光)。
(16)时间点p
在时间点p，点亮信号从″H″(0V)变换为″L″(-3.3V)，同时第二传递信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片C1、C2、C15、C16、C25、C26、C36和C40>
当点亮信号从″H″(0V)变换为″L″(-3.3V)时，已被点亮(发光)的发光晶闸管L1的阴极端子的电位被设置为阳极端子的电位″H″(0V)。从而发光芯片C1、C2、C15、C16、C25、C26、C36和C40的各发光晶闸管L1不会保持ON状态而是同时关断，从而熄灭。
因此，发光芯片C1的发光晶闸管L1的点亮时间间隔从时间点d到时间点p。发光芯片C2的发光晶闸管L1的点亮时间间隔从时间点f到时间点p。与此类似，点亮时间间隔随着发光芯片C而不同。
<发光装置65>
另一方面，当第二传递信号从″H″(0V)变换为″L″(-3.3V)时，阈值电压为-3V的发光芯片C(发光芯片C1至C40)的传递晶闸管T2导通。于是，栅极端子Gt2的电位变为″H″(0V)，栅极端子Gt3的电位变为-1.5V，以及栅极端子Gt4的电位变为-3V。从而，栅极端子Gl2的电位如表1所示变为-2.8V，栅极端子Gl3的电位如表2所示变为-2.8V，栅极端子Gl4的电位如表3所示变为-3V。
(17)时间点q
在时间点q，第一传递信号从″L″(-3.3V)变换为″H″(0V)。
<发光装置65>
由于各发光芯片C(发光芯片C1至C40)的每个传递晶闸管T1的阴极端子的电位变为阳极端子的电位″H″(0V)，因此传递晶闸管T1关断。
于是，栅极端子Gt1的电位向″L″(-3.3V)改变。于是耦合二极管Dx1变为反向偏置，并且栅极端子Gt2的为″H″(0V)的电位的影响不会影响到栅极端子Gt1。
(18)时间点r
在时间点r，点亮信号从″H″(0V)变换为″L″(-3.3V)，并且开始时间间隔T(2)。
在该时间点之后，尽管传递晶闸管T2代替传递晶闸管T1工作，但是重复时间间隔T(1)中的信号图案。在时间间隔T(2)中，发光芯片C(发光芯片C1至C40)的每个传递晶闸管T2处于ON状态，从而对是否点亮发光晶闸管L2进行控制。
只要发光芯片C的端子和端子不同时为″H″(0V)，发光晶闸管L就会保持不发光(关断)。例如，在时间间隔T(1)中，发送至发光芯片C3的端子和端子的选择信号和分别不同时被设置成″H″(0V)。因此，在时间间隔T(1)中，发光芯片C3的发光晶闸管L1不导通，从而不点亮(关断)。类似地，发送至发光芯片C35的端子和端子的选择信号和分别不同时被设置成″H″(0V)，从而发光芯片C35的发光晶闸管L1不导通，从而不点亮(关断)。
在图8中，对于发光芯片C1、C2、C15、C16、C25、C26、C36和C40，选择信号(至)从″L″(-3.3V)变换为″H″(0V)，并且如果在点亮信号在时间间隔T(1)中对于其他发光芯片C为″L″时，在从时间点c到时间点p的时间间隔中为点亮信号设置为″H″状态的时间间隔，则发光晶闸管L1可以导通，从而点亮(发光)。
如上所述，每个发光芯片C(发光芯片C1至C40)的发光晶闸管L的点亮时间间隔是从发送至端子和端子的选择信号(至)都变为″H″(0V)的时间点(点亮开始时间点)到时间点p的时间间隔。从而，通过考虑发光晶闸管L的光强度，可以设定感光鼓12曝光的点亮时间间隔。即，可以在例如设置于图像输出控制器30或信号产生电路110中的非易失性存储器中累加由发光晶闸管L的光强度计算得到的校正值，并且可以基于每个发光晶闸管L的校正值来设置点亮开始时间点。以此方式，可以对每个发光晶闸管L的光量进行校正(光量校正)，从而可以抑制感光鼓12的来自发光晶闸管L的曝光之间的差。
在第一示例性实施例中，每个发光芯片C(发光芯片C1至C40)都可以被唯一指定，从而可以计算每个发光晶闸管L的点亮开始时间点。
在当选择信号为″H″时时间间隔(脉宽)中包含多个点亮开始时间点的情况中，可以通过平均多次曝光中的量来校正光量。
如上所述，在第一示例性实施例中，通过使每个传递晶闸管T顺序变换至ON状态来将3-输入AND电路AND1的电位Gt(X)设置成″H″(0V)，同时当和都变为″H″(0V)时，栅极端子Gl变为″H″(0V)，从而发光晶闸管L的阈值电压被设置成-1.5V(3-输入AND电路AND1)。
各发光芯片C(发光芯片C1至C40)的传递晶闸管T被同时驱动，而点亮信号被共同发送至发光芯片C(发光芯片C1至C40)。选择信号(至)中的任意两个的组合被共同发送至每个发光芯片C(发光芯片C1至C40)，从而进行组合的两个选择信号(至)都为″H″(0V)的发光芯片C(发光芯片C1至C40)导通，从而点亮(发光)。
在第一示例性实施例中，通过利用选择信号(至)中的任意两个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
(第二示例性实施例)
第二示例性实施例具有不同于第一示例性实施例的发光芯片C的构造。
图9是用于说明根据第二示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。此处再一次地，利用发光芯片C1作为实例对发光芯片C进行描述。现在，在图9中，将发光芯片C表示为发光芯片C1(C)。其他发光芯片C2至C40的构造与发光芯片C1相同。
在根据第二示例性实施例的发光芯片C1(C)中，未设置图6中所示的第一示例性实施例的发光芯片C1(C)中的肖特基使能二极管SDe。相应地，也未设置使能信号线76。
另一方面，在根据第二示例性实施例的发光芯片C1(C)中，在写入信号线74和端子之间设置肖特基写入二极管SDW。肖特基写入二极管SDW的阴极端子和阳极端子分别连接至端子和写入信号线74。此外，在写入信号线74和端子之间设置肖特基使能二极管SDE。肖特基使能二极管SDE的阴极端子和阳极端子分别连接至端子和写入信号线74。
其他的构造类似于第一示例性实施例的发光芯片C1(C)的构造。从而，对与第一示例性实施例类似的那些部件标以相同的参考标号，并省略了对这些类似部件的详细描述。
在第二示例性实施例中，可以减小发光芯片C的尺寸，这是因为未设置第一示例性实施例中的发光芯片C中的肖特基使能二极管SDe和使能信号线76。
在第二示例性实施例中，3-输入AND电路AND2包括连接电阻Ra(其作为第二电气部件的一个实例)、肖特基写入二极管SDw(其作为第三电气部件的一个实例)、肖特基写入二极管SDW、和肖特基使能二极管SDE。
利用图9所示的点划线圈起来的连接电阻Ra1、肖特基写入二极管SDw1、肖特基写入二极管SDW和肖特基使能二极管SDE来描述3-输入AND电路AND2。
在3-输入AND电路AND2中，肖特基写入二极管SDw1的阳极端子连接至连接电阻Ra1的一个端子O。连接电阻Ra1的另一端子X连接至传递晶闸管T1的栅极端子Gt1。肖特基写入二极管SDw1的阴极端子连接至肖特基写入二极管SDW的阳极端子，以及连接至肖特基使能二极管SDE的阳极端子。肖特基写入二极管SDW的阴极端子Y连接至端子，以及肖特基使能二极管SDE的阴极端子Z连接至端子。
端子X、端子Y、和端子Z用作输入端子，而端子O用作输出端子。如下所述，当端子X、端子Y、和端子Z中的所有电位(信号)都变为″H″(0V)时，端子O的电位(信号)变为″H″(0V)。因此，3-输入AND电路AND2用作具有3个输入端的AND电路。
表4示出了当连接电阻Ra1的另一端子X的电位(表示为Gt(X))为″H″(0V)时，端子(3-输入AND电路AND2的端子Y)的电位(表示为)、端子(3-输入AND电路AND2的端子Z)的电位(表示为)、以及端子O的电位(表示为Gl(O))之间的关系。
当和两者都为″H″(0V)时，Gl(O)为″H″(0V)。然而，当和两者之一或二者皆为″L″(-3.3V)时，肖特基写入二极管SDW和肖特基使能二极管SDE之一或二者都，以及肖特基写入二极管SDw1正向偏置时，从而Gl(O)被设置为通过″L″(-3.3V)减去肖特基结的正向电位Vs(-0.5V)两倍的电位(-1V)得到的-2.3V。
表4
表5示出了连接电阻Ra1的另一端子X的电位(表示为Gt(X))为-1.5V时的和Gl(O)之间的关系。
由于Gt(X)为-1.5V，因此如果和两者皆为″H″(0V)，则肖特基写入二极管SDW、肖特基使能二极管SDE、和肖特基写入二极管SDw1都反向偏置。为此，和两者皆为″H″(0V)的影响不影响Gl(O)，从而Gl(O)被设置为-1.5V，即电位Gt(X)。
当和两者都或其中之一为″L″(-3.3V)，则肖特基写入二极管SDW和肖特基使能二极管SDE两者都或其中之一、以及肖特基写入二极管SDw1变为正向偏置，从而Gl(O)被设置为通过″L″(-3.3V)减去肖特基结的正向电位Vs(-0.5V)两倍的电位(-1V)得到的-2.3V。
表5
表6示出了当连接电阻Ra1的另一端子X的电位(表示为Gt(X))为-3V时的和Gl(O)之间的关系。
即，由于Gt(X)为-3V，因此如果和两者皆为″H″(0V)，则肖特基写入二极管SDW、肖特基使能二极管SDE、和肖特基写入二极管SDw1都反向偏置。为此，和两者皆为″H″(0V)的影响不影响Gl(O)，从而Gl(O)被设置为-3V，即电位Gt(X)。
即使和两者都或其中之一改变为″L″(-3.3V)，电位Gt(X)与-3.3V之间的差也不大于肖特基结的正向电位Vs(-0.5V)的两倍的电位(-1V)，从而，肖特基写入二极管SDW、肖特基使能二极管SDE、和肖特基写入二极管SDw1中没有一个正向偏置，因此Gl(O)保持电位Gt(X)的-3V。
即，在3-输入AND电路AND2的端子X的电位(Gt(X))小于通过″L″(-3.3V)减去肖特基结的正向电位Vs(-0.5V)的两倍的电位(-1V)得到的-2.3V的情况中，电位Gl(O)变成电位Gt(X)。电位Gl(O)不依赖于或的电位的改变。
表6
尽管此处利用肖特基写入二极管SDW、肖特基使能二极管SDE、和肖特基写入二极管SDw1描述了3-输入AND电路AND2；然而还可以类似地描述以栅极端子作为端子O的其他3-输入AND电路AND2。以栅极端子Gl2作为端子O的3-输入AND电路AND2包括连接电阻Ra2、肖特基写入二极管SDw2、肖特基写入二极管SDW、以及肖特基使能二极管SDE。
在表5和表6中，当和两者或其中之一为″L″(-3.3V)时，栅极端子Gl的电位被设置成-2.3V。该值不同于第一示例性实施例中的表1和表2所示的-2.8V。然而，栅极端子Gl具有-2.3V电位的发光晶闸管L的阈值电压为-3.8V。因此，即使点亮信号为″L″(-3.3V)，发光晶闸管L也不导通从而不点亮(不发光)。
即，第二示例性实施例的发光装置65可以类似于第一示例性实施例的发光装置65进行驱动。
同样地，在第二示例性实施例中，也通过利用选择信号(至)中的任意两个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
(第三示例性实施例)
第三示例性实施例具有不同于第一示例性实施例的发光芯片C的构造。
图10是用于说明根据第三示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。此处再一次地，利用发光芯片C1作为实例对发光芯片C进行描述。在图10中，将发光芯片C表示为发光芯片C1(C)。其他发光芯片C2至C40的构造与发光芯片C1相同。
在根据第三示例性实施例的发光芯片C1(C)中，未设置用于图6所示的第一示例性实施例中的发光芯片C1(C)中的电源线电阻Rgx和电源线71。其他的构造类似于第一示例性实施例的发光芯片C1(C)的构造。从而，对与第一示例性实施例类似的那些部件标以相同的参考标号，并省略了这些类似部件的详细描述。
在第三示例性实施例中，可以减小发光芯片C的尺寸，这是因为未设置用于第一示例性实施例中的发光芯片C1(C)中的电源线电阻Rgx和电源线71。
在第一示例性实施例中，栅极端子Gt经由电源线电阻Rgx连接至提供″L″(-3.3V)电位的电源线71。因此，除了经由正向偏置的耦合二极管Dx连接至处于ON状态的传递晶闸管T的栅极端子Gt并受其影响的栅极端子Gt(传递晶闸管T1为ON状态时的栅极端子Gt2和Gt3)以外，各栅极端子的电位被设置成″L″(-3.3V)。
在第三示例性实施例中，当端子和端子被设置成″L″(-3.3V)时，除了经由正向偏置的耦合二极管Dx连接至处于ON状态的传递晶闸管T的栅极端子Gt并受其影响的栅极端子以外的栅极端子Gt的电位变为-2.8V，这是因为肖特基写入二极管SDw和肖特基使能二极管SDe变成正向偏置。由于栅极端子Gt具有-2.8V的电位的传递晶闸管T的阈值电压为-4.3V，因此即使第一传递信号或第二传递信号变为″L″(-3.3V)，发光晶闸管L也不导通。
即，第三示例性实施例的发光芯片C1(C)可以以与第一示例性实施例的发光芯片C1(C)相同的方式进行驱动。
从而，同样在第三示例性实施例中，也通过利用选择信号(至)中的任意两个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
(第四示例性实施例)
第四示例性实施例具有不同于第一示例性实施例的发光芯片C的构造。
图11是用于说明根据第四示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。此处再一次地，利用发光芯片C1作为实例对发光芯片C进行描述。现在，在图10中，将发光芯片C表示为发光芯片C1(C)。其他发光芯片C2至C40的构造与发光芯片C1相同。
在根据第四示例性实施例的发光芯片C1(C)中，分别以写入电阻Rw1、Rw2、Rw3、...(其作为第三电气部件的一个实例)代替图6所示的第一示例性实施例的发光芯片C1(C)中的肖特基写入二极管SDw1、SDw2、SDw3、...，以及分别以使能电阻Re1、Re2、Re3、...(其作为第三电气部件的一个实例)代替肖特基使能二极管SDe1、SDe2、SDe3、...。当不进行区分时，将写入电阻Rw1、Rw2、Rw3、...称作写入电阻Rw，以及当不进行区分时，将使能电阻Re1、Re2、Re3、...称作使能电阻Re。
其他的构造类似于第一示例性实施例的发光芯片C1(C)的构造。从而，对与第一示例性实施例类似的那些部件标以相同的参考标号，并省略了这些类似部件的详细描述。
在第四示例性实施例中，未设置用于第一示例性实施例中的发光芯片C1(C)中的肖特基写入二极管SDw和肖特基使能二极管SDe，从而消除了形成肖特基电极(诸如图7A和图7B中的部件151、152)的处理。
现在，在第四示例性实施例中，3-输入AND电路AND3包括连接电阻Ra、写入电阻Rw和使能电阻Re。
利用图11中以点划线圈起来的连接电阻Ra1、写入电阻Rw1和使能电阻Re1来描述3-输入AND电路AND3。
在3-输入AND电路AND3中，连接电阻Ra1的一个端子O连接至写入电阻Rw1的一个端子(无参考标号)、以及连接至使能电阻Re1的一个端子(无参考标号)。连接电阻Ra1的另一个端子X连接至传递晶闸管T1的栅极端子Gt1。写入电阻Rw1的另一个端子Y连接至写入信号线74，而使能电路Re1的另一个端子Z连接至使能信号线76。
端子X、端子Y、和端子Z用作输入端子，而端子O用作输出端子。如下所述，当端子X、端子Y、和端子Z中的所有电位(信号)都变为″H″(0V)时，端子O的电位(信号)变为″H″(0V)。因此，3-输入AND电路AND2用作具有3个输入端的AND电路。
表7示出了当连接电阻Ra1的另一端子X的电位(表示为Gt(X))为″H″(0V)时，端子(3-输入AND电路AND3的端子Y)的电位(表示为)、端子(3-输入AND电路AND3的端子Z)的电位(表示为)、以及端子O的电位(表示为Gl(O))之间的关系。
此处，在Ra＝2×Rw＝2×Re(其中连接电阻Ra的电阻值为Ra，写入电阻Rw的电阻值为Rw，以及使能电阻Re的电阻值为Re)的情况中示出了上述关系。
当和两者都为″H″(0V)时，Gl(O)被设置为″H″(0V)。然而，当和两者之一为″L″(-3.3V)时，该-3.3V电压被连接电阻Ra、写入电阻Rw、和使能电阻Re进行分压，从而Gl(O)被设置为-1.98V。此外，当和两者都为″L″(-3.3V)时，Gl(O)被设置为-2.64V。
尽管此处未示出对应于第一示例性实施例所示的表2和表3的表，但是这些表可以以类似的方式获得。
在表7中，当和中的任意一个为″L″(-3.3V)时，Gl(O)为-1.98V，该电位不同于第一示例性实施例中的表1所示的-2.8V。然而，栅极端子Gl的电位为-1.98V的发光晶闸管L的阈值电压为-3.48V。因此，即使点亮信号为″L″(-3.3V)，发光晶闸管L也不导通，从而也不点亮(不发光)。
即，第四示例性实施例的发光装置65可以以与第一示例性实施例的发光装置65相同的方式进行驱动。
表7
当Ra/Rw以及Ra/Re增大时，如果和中的任意一个为″L″(-3.3V)，则Gl(O)会减小。然而，当Ra增大时，则发光晶闸管L的栅极端子Gl需要花费较长的时间来释放电荷。另一方面，Re和Rw不能减小得太多，这是因为Re和Rw受传递晶闸管T的栅极端子Gt的电流供应能力的限制。从而，优选地将Ra/Rw和Ra/Re设置为1以上且5以下。
同样地，在第四示例性实施例中，也通过利用选择信号(至)中的任意两个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
(第五示例性实施例)
第五示例性实施例具有不同于第一示例性实施例的发光装置65的信号产生电路110的构造、以及具有不同于第一示例性实施例的电路板62上的配线构造。
图12是示出根据第五示例性实施例的发光装置65的信号产生电路110的构造、以及电路板62上的配线构造的示意图。应该注意，发光芯片C的构造与第一示例性实施例的构造(见图4A)相同。图12示出了发光芯片C1至C10的部分。
下文中，将主要描述第五示例性实施例中与第一示例性实施例不同的那些部件，并且对与第一示例性实施例类似的那些部件标以相同的参考标号，并省略了这些类似部件的详细描述。
在第五示例性实施例中，信号产生电路110包括点亮信号产生部件140(其作为点亮信号提供单元的一个实例)，其基于各种控制信号向发光芯片(发光芯片C1至C40)发送点亮信号和
电路板62包括点亮信号线204o，其经由各限流电阻RI从信号产生电路110的点亮信号产生部件140连接至奇数编号的发光芯片C1、C3、C5、...的端子，以发送点亮信号点亮信号被共同(并行)发送至奇数编号的发光芯片C1、C3、C5、...。
类似地，电路板62包括用于发送点亮信号的点亮信号线204e，其经由各限流电阻RI从信号产生电路110的点亮信号产生部件140连接至偶数编号的发光芯片C2、C4、C6、...的端子。点亮信号被共同(并行)发送至偶数编号的发光芯片C2、C4、C6、...。
从而，第五示例性的电路板62所包含的配线数量为十六条，其比第一示例性实施例中的十五条配线数量多一条。然而，第五示例性实施例中的十六条的配线数量远小于未应用第五示例性实施例情况中的四十四条。
在第五示例性实施例中，相比于第一示例性实施例的点亮信号线204，可以减小流经点亮信号线204e和204o中每一个的电流，这是因为提供了点亮信号线204e和204o。
将被发送至第五示例性实施例中的每个发光芯片C(发光芯片C1至C40)的选择信号至的组合与第一示例性实施例(见图5)相同。
此外，第五示例性实施例中的发光芯片C的电路构造与第一示例性实施例(见图6和图7)相同。
图13是用于说明根据第五示例性实施例的发光芯片C的操作的时序图。
图13中，将描述从发光装置65的发光芯片C(发光芯片C1至C40)选择的发光芯片C1、C2、C3、C15、C16、C25和C26的操作。其他发光芯片C的操作与上述类似。图13示出了关注于每个发光芯片C的操作的时序图，其控制是否点亮发光芯片C中的发光晶闸管L1和L2。
在图13中，时间按照字母顺序从时间点a经历到时间点v。图13中的时间点a到时间点v与图8中的时间点a到时间点v相同。此外，在图13中，在时间点m和时间点n之间新给出了时间点α，在时间点o和时间点p之间新给出了时间点β，在时间点s和时间点t之间新给出了时间点γ和δ(时间点γ在时间轴上位于时间点δ之前)。
在第五示例性实施例中，类似于第一示例性实施例，在从时间点c到时间点r的时间间隔T(1)期间对每个发光芯片C的发光晶闸管L1进行点亮控制。在从时间点r到时间点v的时间间隔T(2)期间对每个发光芯片C的发光晶闸管L2进行点亮控制。在从时间点v开始的时间间隔T(3)期间对每个发光芯片C的发光晶闸管L3进行点亮控制。以类似的方式，对发光晶闸管Ln(n≥4)进行点亮控制。
下文中，主要描述第五示例性实施例中与第一示例性实施例不同的部分。
点亮信号的信号波形与第一示例性实施例中的点亮信号(见图8)相同。另一方面，通过将点亮信号的信号波形移位至在时间轴上延迟半个时间间隔T的点来给出点亮信号的信号波形。
为了使奇数编号的发光芯片C1、C3、C15、C25的发光晶闸管L1点亮(发光)，需要在点亮信号为″L″(-3.3V)时的从时间点c到时间点p的时间间隔中设定指定发光芯片C1、C3、C15、C25中每一个发光芯片的每个选择信号(至)的为″H″(0V)的时间间隔。该操作与第一示例性实施例中的操作相同。
另一方面，为了使偶数编号的发光芯片C2、C16、C26的发光晶闸管L1点亮(发光)，需要在点亮信号为″L″(-3.3V)的从时间点α到时间点p的时间间隔中设定指定发光芯片C2、C16、C26中每一个发光芯片的每个选择信号(至)从″L″(-3.3V)改变为″H″(0V)的时刻(点亮开始时间点)。即，点亮开始时间点可以不设置在从时间点p到时间点δ的时间间隔中。如果将点亮开始时间点设置在从时间点p到时间点q的时间间隔中，则发光晶闸管L1和L2导通并点亮(发光)，这是因为传递晶闸管T1和T2处于ON状态。如果将点亮开始时间点设置在从时间点q到时间点δ的时间间隔中(例如，时间点γ)，则发光晶闸管L2点亮(发光)，这是因为传递晶闸管T2处于ON状态。
下面具体描述时间间隔T(1)中的奇数编号的发光芯片C1、C3、C15、C25。如图13所示，在时间点d，发光芯片C1的发光晶闸管L1导通从而点亮(发光)。在时间点i，发光芯片C15的发光晶闸管L1导通从而点亮(发光)。在时间点n，发光芯片C25的发光晶闸管L1导通从而点亮(发光)。由于用于指定发光芯片C3的选择信号和不共用从时间点c到时间点p的时间间隔T(1)中的选择信号和皆为″H″(0V)的时间间隔，因此发光芯片C3的发光晶闸管L1保持关断。
发光芯片C1、C15、C25的每个发光晶闸管L1的点亮时间间隔在点亮信号于时间点p从″L″(-3.3V)变换到″H″(0V)时结束。
接下来，具体描述时间间隔T(1)中的偶数编号的发光芯片C2、C16、C26。如图13所示，在时间点o，发光芯片C2的发光晶闸管L1导通从而点亮(发光)。在时间点n，发光芯片C16的发光晶闸管L1导通从而点亮(发光)。在时间点β，发光芯片C26的发光晶闸管L1导通从而点亮(发光)。
发光芯片C2、C16、C26的每个发光晶闸管L1的点亮时间间隔在点亮信号于时间点δ从″L″(-3.3V)变换到″H″(0V)时结束。
在时间点T(2)之后执行类似的操作。
如上所述，同样地，在第五示例性实施例中，也通过利用选择信号(至)中的任意两个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
应该注意，点亮信号通过在时间轴上将点亮信号向右移位半个时间间隔T给出，但是移位的时间不限于半个时间间隔T，并且可以是等于时间间隔T或者小于时间间隔T的任意预定时间。
(第六示例性实施例)
第六示例性实施例具有不同于第一示例性实施例的发光装置65的信号产生电路110的构造、以及具有不同于第一示例性实施例的电路板62上的配线构造。
如图13所示，在第五示例性实施例中，偶数编号的发光芯片C2、C16、C26的每个发光晶闸管L1的点亮开始时间点可以设置在点亮信号为″L″(-3.3V)的从时间点α到时间点p的时间间隔中，并且可以不必设置在从时间点p到时间点δ的时间间隔中。即，为偶数编号的发光芯片C2、C4、C6、...设置的可能点亮时间间隔长于为奇数编号的发光芯片C1、C3、C5、...设置的可能点亮时间间隔。
在第六示例性实施例中，分别提供将被发送至奇数编号的发光芯片C1、C3、C5、...的第一传递信号和第二传递信号以及将被发送至偶数编号的发光芯片C2、C4、C6、...的第一传递信号和第二传递信号从而可以为奇数编号的发光芯片C1、C3、C5、...和偶数编号的发光芯片C2、C4、C6、...设置相同长度的点亮时间间隔。
图14是示出根据第六示例性实施例的发光装置65的信号产生电路110的构造及电路板62上的配线构造的示意图。应该注意，发光芯片C的构造与第一示例性实施例中的构造(见图4A)相同。图14示出了发光芯片C1至C10部分。
下面，主要描述第六示例性实施例中的那些与第五示例性实施例不同的部件，并且与第五示例性实施例类似的那些部件标以相同的参考标号，从而省略这些相似部件的详细描述。
信号产生电路110包括：传递信号产生部件120a，其基于各种控制信号向奇数编号的发光芯片C1、C3、C5、...发送第一传递信号和第二传递信号以及传递信号产生部件120b，其基于各种控制信号向偶数编号的发光芯片C2、C4、C6、...发送第一传递信号和第二传递信号
尽管图14中分开示出了传递信号产生部件120a和传递信号产生部件120b，但是这些传递信号产生部件统称为传递信号产生部件120(其作为传递信号提供单元的一个实例)。
电路板62包括：第一传递信号线201e，其用于将第一传递信号从信号产生电路110的传递信号产生部件120a发送至奇数编号的发光芯片C1、C3、C5、...的每个端子；以及第二传递信号线202e，其用于将第二传递信号发送至奇数编号的发光芯片C1、C3、C5、...的每个端子。第一传递信号和第二传递信号被共同(并行)发送至奇数编号的发光芯片C1、C3、C5、...。
类似地，电路板62包括：第一传递信号线201o，其用于将第一传递信号从信号产生电路110的传递信号产生部件120b发送至偶数编号的发光芯片C2、C4、C6、...的每个端子；以及第二传递信号线202o，其用于将第二传递信号发送至偶数编号的发光芯片C2、C4、C6、...的每个端子。第一传递信号和第二传递信号被共同(并行)发送至偶数编号的发光芯片C2、C4、C6、...。
因此，第六示例性实施例的电路板62所包含的配线的数量为十八条，这比第一示例性实施例中的十五条配线数量多三条，并且比第五示例性实施例中的十六条配线数量多两条。然而，第六示例性实施例中的十八条配线数量远小于未采用该第六示例性实施例情况中的四十四条。
第六示例性实施例中发送至每个发光芯片C(发光芯片C1至C40)的选择信号至的组合与第一示例性实施例选择信号的组合(见图5)相同。
此外，第六示例性实施例的发光芯片C的电路构造与第一示例性实施例的电路构造(见图6和图7)相同。
图15是用于说明根据第六示例性实施例的发光芯片C的操作的时序图。
在图15中，描述从发光装置65的发光芯片C(发光芯片C1至C40)中选择的发光芯片C1、C2、C3、C15、C16、C25和C26的操作。其他发光芯片C的操作与上述类似。图15示出了关注于每个发光芯片C的操作的时序图，其控制是否点亮发光芯片C中的发光晶闸管L1和L2。
在图15中，按照字母顺序经历了从时间点a到时间点v的时间。图15中从时间点a到时间点v与图8和图13中的时间点a到时间点v相同。此外，在图15中，类似于第五示例性实施例(见图13)也给出了时间点m和时间点n之间的时间点α，时间点o和时间点p之间的时间点β，时间点s和时间点t之间的时间点γ和δ(时间点γ在时间轴上位于时间点δ之前)。
下面主要描述第六示例性实施例中与第五示例性实施例不同的部分。
发送至奇数编号的发光芯片C1、C3、C5、...的第一传递信号和第二传递信号的信号波形与第五示例性实施例的第一传递信号和第二传递信号的信号波形相同。另一方面，发送至偶数编号的发光芯片C2、C4、C6、...的第一传递信号和第二传递信号的信号波形通过在时间轴上将第一传递信号和第二传递信号向右移位半个时间周期T给出。
类似于第五示例性实施例，发送至奇数编号的发光芯片C1、C3、C5、...的点亮信号的信号波形与第一示例性实施例的点亮信号(见图8)相同。然而，发送至偶数编号的发光芯片C2、C4、C6、...的点亮信号的信号波形通过在时间轴上将点亮信号的信号波形向右移位半个时间间隔T来给出。
即，在第六示例性实施例中，发送至奇数编号的发光芯片C1、C3、C5、...的第一传递信号第二传递信号和点亮信号以及发送至偶数编号的发光芯片C2、C4、C6、...的第一传递信号第二传递信号和点亮信号在时间轴上保持相互关系(相位关系)，前面的信号在时间轴上移位至后面的信号。
从而，奇数编号的发光芯片C1、C3、C5、...的每个发光晶闸管L1的点亮开始时间点可以在奇数编号的发光芯片C1、C3、C5、...的每个传递晶闸管T1处于ON状态时、同时在点亮信号为″L″(-3.3V)时的从时间点c到时间点p的时间间隔中进行设置。偶数编号的发光芯片C2、C4、C6、...的每个发光晶闸管L1的点亮开始时间点可以在偶数编号的发光芯片C2、C4、C6、...的每个传递晶闸管T1处于ON状态时、同时在点亮信号为″L″(-3.3V)时的从时间点α到时间点δ的时间间隔中进行设置。
从而，在第六示例性实施例中，可以将发光芯片C2的发光晶闸管L1的点亮开始时间点设置在如箭头所示的时间点γ，而不是如第五示例性实施例中的时间点o。
如上所述，同样地，在第六示例性实施例中，也通过利用选择信号(至)中的任意两个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
应该注意，点亮信号通过在时间轴上将点亮信号向右移位半个时间间隔T给出，但是移位的时间不限于半个时间间隔T，并且可以是等于时间间隔T或小于时间间隔T的任意预定时间。
(第七示例性实施例)
第七示例性实施例具有不同于第一示例性实施例的发光装置65的信号产生电路110的构造、以及具有不同于第一示例性实施例的电路板62上的配线构造。
图16A和图16B是示出根据第七示例性实施例的发光芯片C的构造、发光装置65的信号产生电路110的构造以及电路板62上的配线构造的示意图。图16A示出了发光芯片C的构造，而图16B示出了发光装置65的信号产生电路110的构造以及电路板62上的配线构造。图16B示出了发光芯片C1至C10部分。
下面，主要描述第七示例性实施例中与第五示例性实施例不同的那些部件，并且与第一示例性实施例类似的那些部件标以相同的参考标号，从而省略这些相似部件的详细描述。
首先，描述图16A中所示的发光芯片C的构造。
发光芯片C在衬底80的长边方向的两个端部包括多个输入端子(Vga端子、端子、端子、端子、端子、端子、端子和端子)，这些端子是用于接收各种控制信号的多个焊盘。第一示例性实施例的发光芯片C的端子对应于端子和端子。此外，第一示例性实施例的端子对应于端子和端子。
应该注意，这些输入端子从衬底80的一端按照Vga端子、端子、端子、端子的顺序来设置，以及从衬底80的另一端按照端子、端子、端子、和端子的顺序来设置。发光元件阵列102设置在端子和端子之间。
接下来，参照图16B来描述发光装置65的信号产生电路110的构造以及电路板62上的配线构造。
发光装置65的电路板62安装有信号产生电路110和发光芯片C(发光芯片C1至C20)，并提供有在信号产生电路110和发光芯片C1至C20之间进行连接的配线。应该注意，第一示例性实施例中的发光芯片C(发光芯片C1至C40)的数量为四十，但是在第七示例性实施例中为二十。
在第七示例性实施例中，信号产生电路110包括点亮信号产生部件140(其为点亮信号提供单元的一个实例)，其基于各种控制信号将点亮信号发送至发光芯片C(发光芯片C1至C20)。
电路板62包括点亮信号线204，其从信号产生电路110的点亮信号产生部件140经由各限流电阻RI连接至各发光芯片C(发光芯片C1至C20)的端子和端子，以发送点亮信号点亮信号被共同(并行)发送至各发光芯片C(发光芯片C1至C20)的端子和端子。
在第一示例性实施例中，从选择信号(至)中取的两个选择信号的组合作为指定信号被发送至每个发光芯片C(发光芯片C1至C20)的端子和端子。在第七示例性实施例中，从选择信号(至)中取的三个选择信号的组合作为指定信号被发送至每个发光芯片C(发光芯片C1至C20)的作为控制端子实例的端子、端子和端子。
图17是说明发送至各发光芯片C(发光芯片C1至C20)的来自选择信号(至)中的三个选择信号的组合的表格。对于每个发光芯片C，表示为″E″的选择信号(至)被发送至端子，表示为″W1″的选择信号(至)被发送至端子，以及表示为″W2″的选择信号(至)被发送至端子。
例如，选择信号分别被发送至发光芯片C1的端子、端子、端子。选择信号分别被发送至发光芯片C2的端子、端子、端子。可以类似于上面来描述选择信号向其他发光芯片C3至C20的发送。
在图16B中，选择信号线230至239基于图17所示的选择信号(至)的组合连接在选择信号产生部件160和每个发光芯片C(发光芯片C1至C20)的端子、端子、端子之间。
此处，描述将被发送的选择信号(至)的组合。无冗余组合地选择将被发送的选择信号(至)的组合，从而可以单独(独立)选择(指定)每个发光芯片C。
首先，描述其中选择信号线(至)的数量为偶数(2n(n为整数))的情况。当第一选择信号线连接至端子，第二选择信号线不用于进行连接、(n-1)条选择信号线连接至各端子、而其余的(n-1)条选择信号线连接至各端子时，可以指定(n-1)个发光芯片C。
接下来，当第一选择信号线不用于进行连接、第二选择信号线连接至端子、(n-1)条选择信号线连接至各端子、而其余的(n-1)条选择信号线连接至各端子时，可以指定(n-1)个发光芯片C。
此外，当第一、第二和第四选择信号线不用于进行连接、第三选择信号连接至端子、(n-2)条选择信号线连接至各端子、而其余的(n-2)条选择信号线连接至各端子时，可以指定(n-2)个发光芯片C。
此外，当第一、第二和第三选择信号线不用于进行连接、第四选择信号连接至端子、(n-2)条选择信号线连接至各端子、而其余的(n-2)条选择信号线连接至各端子时，可以指定(n-2)个发光芯片C。
通过以相同的方式计算组合的数量，形成从(n-1)到1的两个等差级数。因此，可以独立指定的发光芯片C的数量Q由下式给出：
[等式2]
Q = 2 &Sigma; k = 1 n - 1 k = n ( n - 1 )
例如，利用十个(n＝5)选择信号线(至)，可以指定二十个发光芯片C。
为了独立指定四十个发光芯片C，可以使用十四条选择信号线(至)。
接下来，描述选择信号线(至)为奇数(2n+1)的情况。当第一选择信号线连接至端子、n条选择信号线连接至各端子、而其余的n条选择信号线连接至各端子时，可以独立指定n个发光芯片C。
随后，第一选择信号线不用于进行连接，其结果与偶数数量(2n)的选择信号线的情况相同。因此，可以独立指定的发光芯片C的数量Q由下式给出：
[等式3]
Q＝n+n(n-1)＝n2
例如，利用十一个(n＝5)选择信号线(至)，可以独立指定二十五个发光芯片C。
如上所述，第七示例性实施例中的每个发光芯片C包括端子、端子、端子，且由三条选择信号线的组合来指定。如上所述，选择信号线的数量可以根据发光芯片C的数量来设定。
选择信号线的数量可以设置为超过选择任何发光芯片C所需的数量。在这种情况中，一些组合不对应于任何发光芯片C。
在第七示例性实施例中发光芯片C的数量为四十的情况中，设置在电路板62上的配线(如通过参照图16B看到的)为电源线200a、200b、第一传递信号线201、第二传递信号线202、点亮信号线204a、204b、和对应于十四个选择信号的十四条信号线，从而配线的总数为二十条。如上所述，该数量少于未应用第七示例性实施例情况中的四十四条。
图18是用于说明根据第七示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。此处，利用发光芯片C1作为实例来描述发光芯片C。现在，在图18中，将发光芯片C表示为发光芯片C1(C)。其他发光芯片C2至C40的构造与发光芯片C1相同。对与第一示例性实施例类似的那些部件标以相同的参考标号，并省略了这些类似部件的详细描述。
尽管与图16A中所示的位置不同，但是为了描述的方便，在图18的左侧示出了各输入端子(Vga端子、端子、端子、端子、端子、端子、端子和端子)。
在第一示例性实施例中的发光芯片C1(C)中，如图6所示，为每个传递晶闸管T设置了一个发光晶闸管L。在第七示例性实施例中，如图18所示，为每个传递晶闸管T设置两个发光晶闸管L。在第七示例性实施例中，每一个发光芯片C可以有多达两个发光晶闸管L并行导通从而并行点亮(发光)。
即，根据第七示例性实施例的发光芯片C1(C)具有通过从图6所示的第一示例性实施例的发光芯片C1(C)中去除偶数编号的传递晶闸管T2、T4、T6、...、奇数编号的耦合二极管Dx1、Dx3、Dx5、...，以及偶数编号的电源线电阻Rgx2、Rgx4、Rgx6、...而得到的构造。
传递晶闸管T1、T5、...(其包括在奇数编号的传递晶闸管T1、T3、T5、T7、...中从T1开始交替选择的传递晶闸管)的阴极端子连接至第一传递信号线72，而传递晶闸管T3、T7、...(其包括在奇数编号的传递晶闸管T1、T3、T5、T7、...中从T3开始交替选择的传递晶闸管)的阴极端子连接至第二传递信号线73。
在第七示例性实施例中的发光芯片C1(C)中，以独立的写入信号线74a和74b代替图6所示的第一示例性实施例中的写入信号线74。奇数编号的肖特基写入二极管SDw1、SDw3、SDw5、...的阴极端子连接至写入信号线74a，而偶数编号的肖特基写入二极管SDw2、SDw4、SDw6、...的阴极端子连接至写入信号线74b。写入信号线74a连接至选择信号(对于发光芯片C1为)被发送至的端子。写入信号线74b连接至选择信号(对于发光芯片C1为)被发送至的端子。
此外，在第七示例性实施例中的发光芯片C1(C)中，以独立的点亮信号线75a和75b代替图6所示的第一示例性实施例中的点亮信号线75。奇数编号的发光晶闸管L1、L3、L5、...的阴极端子连接至点亮信号线75a，而偶数编号的发光晶闸管L2、L4、L6、...的阴极端子连接至点亮信号线75b。点亮信号线75a连接至端子，而点亮信号线75b连接至端子。在第七示例性实施例中，如图16B所示，点亮信号经由各限流电阻RI被共同发送至端子和端子。
选择信号被发送至发光芯片C1的端子。
端子O连接至发光晶闸管L1的栅极端子Gl1的3-输入AND电路AND11，和端子O连接至发光晶闸管L2的栅极端子Gl2的3-输入AND电路AND12各自都具有类似于图6所示的第一示例性实施例的3-输入AND电路AND1的基本构造。即，3-输入AND电路AND11和AND12都具有作为输入端子的端子X、端子Y、和端子Z，以及作为输出端子的端子O。
端子O连接至发光晶闸管L1的栅极端子Gl1的3-输入AND电路AND11的端子X连接至传递晶闸管T1的栅极端子Gt1，而3-输入AND电路AND11的端子Y和端子Z分别连接至端子和端子。从而，当3-输入AND电路AND11的栅极端子Gt1、端子、和端子的电位全部都被设置成″H″(0V)时，发光晶闸管L1的栅极端子Gl1的电位被设置成″H″(0V)。
端子O连接至发光晶闸管L2的栅极端子Gl2的3-输入AND电路AND12的端子X连接至传递晶闸管T2的栅极端子Gt1，而3-输入AND电路AND12的端子Y和端子Z分别连接至端子和端子。从而，当3-输入AND电路AND12的栅极端子Gt1、端子、和端子的电位全部都被设置成″H″(0V)时，发光晶闸管L2的栅极端子Gl2的电位被设置成″H″(0V)。
其他奇数编号的发光晶闸管L3、L5、L7、...的操作类似于发光晶闸管L1的操作，而其他偶数编号的发光晶闸管L2、L4、L6、...的操作类似于发光晶闸管L12的操作。
图19是用于说明根据第七示例性实施例的发光芯片C的操作的时序图。
在图19中，描述了从发光装置65的发光芯片C(发光芯片C1至C20)中选择的发光芯片C1、C2、C5、C15和C18的操作。其他发光芯片C的操作类似于上述的发光芯片。图19示出了关注于每个发光芯片C的一部分的时序图，其控制是否点亮发光芯片C中的发光晶闸管L1至L4。
在图19中，按照字母顺序经历了从时间点a到时间点v的时间。图19中的时间点a到时间点v与图8中的时间点a到时间点v相同。
在第七示例性实施例中，在从时间点c到时间点r的时间间隔T(1)期间对每个发光芯片C的发光晶闸管L1和L2进行点亮控制。在从时间点r到时间点v的时间间隔T(2)期间对每个发光芯片C的发光晶闸管L3和L4进行点亮控制。在从时间点v开始的时间间隔T(3)期间对每个发光芯片C的发光晶闸管L5和L6进行点亮控制。以类似的方式顺序对发光晶闸管Ln(n≥7)进行点亮控制。
下面，主要描述第七示例性实施例中与第一示例性实施例中不同的部分。
第一传递信号第二传递信号和点亮信号的信号波形与第一示例性实施例中的相同。
选择信号的信号波形根据接收到的图像数据变化，并控制是否点亮指定发光晶闸管C的发光晶闸管L。
现在，参照图16至图18根据图19所示的时序图来描述发光装置65的操作。
如上所述，当3-输入AND电路AND11和AND12的连接至端子X的传递晶闸管T的栅极端子Gt、连接至或端子的端子Y、连接至端子的Z端子全部被设置成″H″(0V)时，就满足其AND条件，并且连接至端子O的发光晶闸管L的栅极端子Gl的电位被设置成″H″(0V)。相应地，发光晶闸管L的阈值电压被设置成-1.5V，从而如果点亮信号为″L″(-3.3V)则发光晶闸管L导通从而点亮(发光)。
即，为了使发光晶闸管L导通从而点亮(发光)，需要端子的电位为″H″(0V)。
在时间点c，为″L″(-3.3V)。相应地，点亮信号线75a和75b的电位被设置为″L″(-3.3V)。
在时间点d，选择信号和从″L″(-3.3V)变换为″H″(0V)。在时间点d，发光装置65中的每个发光芯片C(发光芯片C1至C20)的传递晶闸管T1处于ON状态。
如图17所示，选择信号被发送至发光芯片C1、C2、C3和C4的端子。从而，仅有发光芯片C1、C2、C3和C4的发光晶闸管L被点亮。
另一方面，选择信号仅被发送至发光芯片C1、C2、C3和C4中的发光芯片C2的端子。从而，在发光芯片C2中，栅极端子Gl1的电位被设置成″H″(0V)，从而将发光晶闸管L1的阈值电压设置成-1.5V。由于连接至发光晶闸管L1的阴极端子的点亮信号线75a已经为″L″(-3.3V)，因此发光晶闸管L1导通从而点亮(发光)。
当发光晶闸管L1导通从而阴极端子的电位变为-1.5V时，点亮信号线75a的电位也变为-1.5V。
在该时间点，如图16B所示，发光芯片C(发光芯片C1至C20)的端子和端子经由各限流电阻RI连接至点亮信号线204。从而，即使点亮信号线75a的电位变为-1.5V，点亮信号线204也保持在″L″(-3.3V)，并且点亮信号线75b也保持在″L″(-3.3V)。即使将点亮信号线75a和75b反过来，上述论述也是成立的。
现在，选择信号仅被发送至发光芯片C1、C2、C3和C4中的发光芯片C2的端子。从而，在发光芯片C2中将栅极端子Gl2设置成″H″(0V)。发光芯片C2中的栅极端子Gl2被设置成″H″(0V)的发光晶闸管L2的阈值电压变为-1.5V。由于点亮信号线75b已经为″L″(-3.3V)，因此发光晶闸管L2导通并且点亮(发光)。当发光晶闸管L2导通，并且阴极端子的电位变为-1.5V时，点亮信号线75b的电位也变为-1.5V。
即，在发光芯片C2中，发光晶闸管L1和L2并行点亮(发光)。
在第七示例性实施例中，分别设置了用于将点亮信号发送至奇数编号的发光晶闸管L的点亮信号线75a、和用于将点亮信号发送至偶数编号的发光晶闸管L的点亮信号线75b，从而由一个奇数编号的发光晶闸管L和一个偶数编号的发光晶闸管L组成的一对可以并行导通从而点亮(发光)。在点亮信号线204与连接至点亮信号线75a的端子和连接至点亮信号线75b的端子之间分别设置了限流电阻RI，从而即使奇数编号的发光晶闸管L或偶数编号的发光晶闸管L点亮(发光)从而将点亮信号线75a和75b中任何一个的电位设置成-1.5V，点亮信号线75a和75b中另一个的电位也可以保持在″L″(-3.3V)。以此方式，可以实现单一的点亮信号线204。
如上所述，在第七示例性实施例中，一个发光芯片C中的两个发光晶闸管L(即一个奇数编号的发光晶闸管L及其随后的偶数编号的发光晶闸管L)可以并行导通。
为了实现此目的，如图18所示，一个传递晶闸管T的栅极端子Gt经由各连接电阻Ra连接至两个发光晶闸管L(即，一个奇数编号的发光晶闸管L及其随后的偶数编号的发光晶闸管L)的栅极端子Gl。
应该注意，奇数编号的发光晶闸管L及其随后的偶数编号的发光晶闸管L之一可以导通，从而点亮(发光)。例如，在图19中的时间点f，选择信号和从″L″(-3.3V)变换为″H″(0V)。
如上所述，选择信号被发送至发光芯片C1、C2、C3和C4的端子。还是在此情况中，仅点亮发光芯片C1、C2、C3和C4的发光晶闸管L。选择信号被发送至发光芯片C1的端子。从而，发光芯片C1的栅极端子Gl1的电位变为″H″(0V)，从而发光晶闸管L1导通从而点亮(发光)。然而，发送至发光芯片C1的端子的选择信号保持在″L″(-3.3V)。因此，发光晶闸管L2的栅极端子Gl2不变为″H″(0V)，从而发光晶闸管L2不点亮(不发光)。从而，如图19所示，在时间点f，发光芯片C1的发光晶闸管L1导通从而点亮(发光)，但是发光晶闸管L2可以保持不发光。
即，在第七示例性实施例中，每个发光芯片C通过选择信号(至)中的三个的组合来指定。将导通的目标发光晶闸管L通过使都为″H″(0V)的两个选择信号发送至端子和端子或端子和端子来设置。
同样地，在第七示例性实施例中，也通过利用选择信号(至)中的任意三个的组合指定每个发光芯片C(发光芯片C1至C40)来抑制设置在电路板62上的配线数量。
(第八示例性实施例)
在第八示例性实施例中，通过将发光芯片C分成多个组或级进行点亮控制。
图20是根据第八示例性实施例的发光装置65的俯视图。
如图20所示，根据第八示例性实施例的发光装置65中的发光部分63通过在电路板62上沿第一扫描方向将二十个发光芯片Ca1至Ca20(发光芯片组#a)、二十个发光芯片Cb1至Cb20(发光芯片组#b)以交错方式布置成两行来构成。简言之，第八示例性实施例包括两个发光芯片组(发光芯片组#a和发光芯片组#b)。此处，发光芯片组可以简称为“组”。稍后描述发光芯片组#a和发光芯片组#b的交错方式的细节。
如上所述，发光装置65安装有用于驱动发光部分63的信号产生电路110。
发光芯片Ca1至Ca20与发光芯片Cb1至Cb20可以具有相同的构造。从而，当不进行区分时，发光芯片Ca1至Ca20和发光芯片Cb1至Cb20称作发光芯片C。
在第八示例性实施例中，使用了总共四十个发光芯片C；然而本发明不限于此。
图21A和图21B是示出根据第八示例性实施例的发光芯片C的构造、发光装置65的信号产生电路110的构造以及电路板62上的配线构造的示意图。图21A示出了发光芯片C的构造，而图21B示出了发光装置65的信号产生电路110的构造以及电路板62上的配线构造。在第八示例性实施例中，发光芯片C被分成两个发光芯片组(#a和#b)。
首先，描述图21A所示的发光芯片C的构造。
发光芯片C包括发光元件阵列102，其包括由在矩形衬底80上沿一条长边且靠近该长边设置成一行的多个发光元件(第八示例性实施例中为发光晶闸管L1，L2，L3...)(见稍后描述的图24A和图24B)。发光芯片C还在衬底80的长度方向上的两个端部包括多个输入端子(端子、端子、Vga端子、端子、端子、和端子)，这些输入端子是用于接收各种控制信号的多个焊盘。应该注意，这些输入按以下顺序设置：从衬底80的一端开始按照端子、端子、Vga端子的顺序设置，并且从衬底80的另一端开始按照端子、端子、和端子的顺序设置。发光元件阵列102设置在Vga端子和端子之间。
接下来，参照图21B来描述发光装置65的信号产生电路110的构造以及电路板62上的配线构造。
如上所述，发光装置65的电路板62安装有信号产生电路110和发光芯片C(发光芯片Ca1至Ca20和发光芯片Cb1至Cb20)，并设有在信号产生电路110和发光芯片Ca1至Ca20、Cb1至Cb20之间进行连接的配线。
首先描述信号产生电路110的构造。
尽管未示出，但是信号产生电路110从图像输出控制器30和图像处理器40(见图1)接收经过图像处理的图像数据的输入和各种控制信号。信号产生电路110基于这些图像数据和各种控制信号对图像数据进行重排列、光量校正等。
信号产生电路110包括基于各种控制信号将第一传递信号和第二传递信号发送至发光芯片组#a(发光芯片Ca1至Ca20)的传递信号产生部件120a以及将第一传递信号和第二传递信号发送至发光芯片组#b(发光芯片Cb1至Cb20)的传递信号产生部件120b。注意，可以不针对每个发光芯片组提供上述传递信号对，而是针对多个发光芯片组或所有的发光芯片组共同来提供上述传递信号对。这些传递信号可以不是成对的信号而是单个信号，只要该信号顺序地将每个发光芯片中的发光元件逐一设置成发光的控制对象即可。
信号产生电路110还包括基于各种控制信号将使能信号(其为选择信号的一个实例)发送至发光芯片组#a(发光芯片Ca1至Ca20)的使能信号产生部件130a和将使能信号(其为选择信号的一个实例)发送至发光芯片组#b(发光芯片Cb1至Cb20)的使能信号产生部件130b。
信号产生电路110还包括基于各种控制信号将点亮信号发送至发光芯片组#a(发光芯片Ca1至Ca20)的点亮信号产生部件140a和将点亮信号发送至发光芯片组#b(发光芯片Cb1至Cb20)的点亮信号产生部件140b。
此外，信号产生电路110包括写入信号产生部件150，其基于各种控制信号发送写入信号至(其为各发光芯片级的选择信号的一个实例)。此处，发光芯片级包括多个发光芯片级，每个发光芯片级都包括属于发光芯片组#a的一个发光芯片C和属于发光芯片组#b的另一发光芯片C，并可以简称为“级”。
例如，写入信号产生部件150将写入信号发送至属于发光芯片组#a的发光芯片Ca1和属于发光芯片组#b的发光芯片Cb1的发光芯片级#1。写入信号产生部件150将写入信号发送至属于发光芯片组#a的发光芯片Ca2和属于发光芯片组#b的发光芯片Cb2的发光芯片级#2。类似地，写入信号产生部件150将写入信号发送至属于发光芯片组#a的发光芯片Ca20和属于发光芯片组#b的发光芯片Cb20的发光芯片级#20。
从而，发光芯片Ca1使用使能信号和写入信号作为指定信号。类似地，发光芯片Cb1使用和写入信号作为指定信号。其他的发光芯片Ca2至Ca20以及Cb2至Cb20类似地接收指定信号。
尽管如上所述在图21B中分开示出了传递信号产生部件120a和传递信号产生部件120b，但是这些传递信号产生部件统称为传递信号产生部件120(其为出传递信号提供单元的一个实例)。
类似地，尽管分开示出了使能信号产生部件130a和使能信号产生部件130b，但是这些使能信号产生部件统称为使能信号产生部件130(其为使能信号提供单元的一个实例)。
类似地，尽管分开示出了点亮信号产生部件140a和点亮信号产生部件140b，但是这些点亮信号产生部件统称为点亮信号产生部件140(其为点亮信号提供单元的一个实例)。
类似地，当不进行区分时，将第一传递信号和第二传递信号称作第一传递信号当不进行区分时，将第二传递信号和第二传递信号称作第二传递信号类似地，当不进行区分时，将使能信号和使能信号称作使能信号当不进行区分时，将点亮信号和点亮信号称作点亮信号以及将写入信号至统称为写入信号
接下来，描述发光芯片Ca1至Ca20以及发光芯片Cb1至Cb20的布置。
属于发光芯片组#a的发光芯片Ca1至Ca20以一定间隔在其长度方向上排列成一行。类似地，属于发光芯片组#b的发光芯片Cb1至Cb20以一定间隔在其长度方向上排列成一行。属于发光芯片组#a的发光芯片Ca1至Ca20以及属于发光芯片组#b的发光芯片Cb1至Cb20以如下的交错方式排列：发光芯片Ca1至Ca20和发光芯片Cb1至Cb20彼此相对，并且这些发光元件沿第一扫描方向以预定间隔排列。
下面描述用于在信号产生电路110和发光芯片C(发光芯片Ca1至Ca20以及发光芯片Cb1至Cb20)之间进行连接的配线。
电路板62设有连接至设于发光芯片C背面上的Vsub端子(见稍后描述的图23和图24)并提供基准电位Vsub的电源线200a。电路板62还设有连接至为每个发光芯片C设置的Vga端子并提供供电的电源电位Vga的电源线200b。
电路板62包括：第一传递信号线201a，用于将第一传递信号从信号产生电路110的传递信号产生部件120a发送至发光芯片组#a的发光芯片Ca1至Ca20的端子；以及第二传递信号线202b，用于将第二传递信号从信号产生电路110的传递信号产生部件120a发送至发光芯片组#a的发光芯片Ca1至Ca20的端子。第一传递信号和第二传递信号被共同(并行)发送至发光芯片组#a的发光芯片Ca1至Ca20。
类似地，电路板62包括：第一传递信号线201b，用于将第一传递信号从信号产生电路110的传递信号产生部件120b发送至发光芯片组#b的发光芯片Cb1至Cb20的端子；以及第二传递信号线202b，用于将第二传递信号从信号产生电路110的传递信号产生部件120b发送至发光芯片组#b的发光芯片Cb1至Cb20的端子。第一传递信号和第二传递信号被共同(并行)发送至发光芯片组#b的发光芯片Cb1至Cb20。
此外，电路板62包括使能信号线203a，用于将使能信号从信号产生电路110的使能信号产生部件130a发送至发光芯片组#a的发光芯片Ca1至Ca20的端子。使能信号被共同(并行)发送至发光芯片组#a的发光芯片Ca1至Ca20。
类似地，电路板62包括使能信号线203b，用于将使能信号从信号产生电路110的使能信号产生部件130b发送至发光芯片组#b的发光芯片Cb1至Cb20的端子。使能信号被共同(并行)发送至发光芯片组#b的发光芯片Cb1至Cb20。
电路板62还包括点亮信号线204a，用于将点亮信号从信号产生电路110的点亮信号产生部件140a发送至发光芯片组#a的发光芯片Ca1至Ca20的端子。点亮信号分别经由为相应的发光芯片Ca1至Ca20提供的限流电阻RI被共同(并行)发送至发光芯片组#a的发光芯片Ca1至Ca20。
类似地，电路板62还包括点亮信号线204b，用于将点亮信号从信号产生电路110的点亮信号产生部件140b发送至发光芯片组#b的发光芯片Cb1至Cb20的端子。点亮信号分别经由为相应的发光芯片Cb1至Cb20提供的限流电阻RI被共同(并行)发送至发光芯片组#b的发光芯片Cb1至Cb20。
此外，电路板62包括写入信号线205至224，通过这些写入信号线将写入信号至从信号产生电路110的信号产生部件150发送至各发光芯片级，其中每个发光芯片级都包括属于发光芯片组#a的一个发光芯片C和属于发光芯片组#b的另一个发光芯片C。
例如，写入信号线205连接至发光芯片组#a的发光芯片Ca1的端子，以及连接至属于发光芯片组#b的发光芯片Cb1的端子，并将写入信号发送至包括发光芯片Ca1和Cb1的发光芯片级#1。写入信号线206连接至发光芯片组#a的发光芯片Ca2的端子，以及连接至属于发光芯片组#b的发光芯片Cb2的端子，并将写入信号发送至包括发光芯片Ca2和Cb2的发光芯片级#2。以相同的方式，写入信号线224连接至发光芯片组#a的发光芯片Ca20的端子，以及连接至属于发光芯片组#b的发光芯片Cb20的端子，并将写入信号发送至包括发光芯片Ca20和Cb20的发光芯片级#20。
如上所述，基准电位Vsub和电源电位Vga被共同发送至电路板62上的所有发光芯片C。
传递信号点亮信号和使能信号被共同发送至发光芯片组#a。同样，传递信号点亮信号和使能信号被共同发送至发光芯片组#b。
另一方面，写入信号至每一个均被共同发送至发光芯片级#1至#20中相应的一个发光芯片级中的发光芯片C，其中每个发光芯片级均包括属于发光芯片组#a的一个发光芯片C和属于发光芯片组#b的一个发光芯片C。
图22是示出根据第八示例性实施例的被布置为矩阵形式中的各元素的发光装置65的各发光芯片C的示意图。
图22示出了布置为2×10矩阵形式中的各元素的发光芯片C(发光芯片Ca1至Ca20以及发光芯片Cb1至Cb20)，并且仅示出了连接在上述信号产生电路110和发光芯片C(发光芯片Ca1至Ca20以及Cb1至Cb20)之间的信号(传递信号点亮信号使能信号以及写入信号至)线。
如上所述，传递信号点亮信号和使能信号被共同发送至发光芯片组#a。易于理解的是，传递信号点亮信号和使能信号被共同发送至发光芯片组#b。
另一方面，易于理解的是，写入信号至中的每一个均被共同发送至发光芯片级#1至#20中相应的一个发光芯片级中的发光芯片C，其中每个发光芯片级均包括属于发光芯片组#a的一个发光芯片C和属于发光芯片组#b的一个发光芯片C。
此处，描述配线数量。
考虑未采用第八示例性实施例以及未将发光装置65的发光芯片C分成发光芯片组或发光芯片级的情况。在此情况中，假设发光芯片C的数量为四十，则需要四十条点亮信号线204(对应于图22中的点亮信号线204a和204b)，这是因为点亮信号被发送至每个发光芯片C。此外，还需要第一传递信号线201(对应于图21B中的第一传递信号线201a和201b)，第二传递信号线202(对应于图21B中的第二传递信号线202a和202b)，以及电源线200a和200b。因此，为发光装置65提供的配线数量为四十四条。
此外，需要点亮信号线204具有小的电阻，这是因为电流通过点亮信号线204到达发光晶闸管L用于进行点亮。从而，对于点亮信号线204，需要粗的配线。因此，在未采用第八示例性实施例的情况中，应该在发光装置65的电路板62上设置大量的粗的配线，从而增大了电路板62的面积。
根据第八示例性实施例，由于发光芯片组的数量如图21和图22所示被设置为两个，因此用于点亮信号线204a和204b的配线数量为两条。此外，还需要第一传递信号线201a和201b、第二传递信号线202a和202b、电源线200a和200b、使能信号线203a和203b、以及写入信号线205至224。因此，第八示例性实施例中为发光装置65提供的配线数量为三十条。
根据第八示例性实施例，配线数量约为未采用第八示例性实施例情况中的2/3。
在第八示例性实施例中，允许电流流过的粗的配线的数量减少为两条点亮信号线204a和204b。如下所述，写入晶闸管M被设计为设置成ON状态以改变发光晶闸管L的阈值电压，从而大电流不流经写入信号线205至224。因此，对于写入信号线205至224，不需要粗的配线。为此，第八示例性实施例无需在电路板62上具有许多粗的配线，从而减小了电路板62的面积。
图23是用于说明根据第八示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。在图23中，除了各输入端子(Vga端子、端子、端子、端子、端子和端子)以外的下述每个元件都基于稍后描述的图24A和图24B所述的每个发光芯片C上的布局进行布置。
此处，利用发光芯片Ca1作为实例对发光芯片C进行描述。现在，在图23中，将发光芯片C表示为发光芯片Ca1(C)。其他发光芯片C2至C20、Cb1至Cb20的构造与发光芯片Ca1相同。
尽管与图21A所示不同，但是为了便于描述在图23左侧示出了各输入端子(Vga端子、端子、端子、端子、端子和端子)。
如上所述，发光芯片Ca1(C)包括发光晶闸管阵列(发光元件阵列102(见图21A))，其包括在衬底80上布置的发光晶闸管L1、L2、L3、...(其为发光元件的一个实例)(见稍后描述的图24A和图24B)。
此外，发光芯片Ca1(C)包括传递晶闸管阵列和写入晶闸管阵列，其中，传递晶闸管阵列包括以与发光晶闸管阵列相同的方式布置成一行的传递晶闸管T1、T2、T3、...，以及其中写入晶闸管阵列包括以相同方式布置成一行的写入晶闸管M1、M2、M3、...。
此处，当不单独进行区分时，将发光晶闸管L1、L2、L3、...称为发光晶闸管L。当不单独进行区分时，将传递晶闸管T1、T2、T3、...称为传递晶闸管T，以及当不单独进行区分时，将写入晶闸管M1、M2、M3、...称为写入晶闸管M。
上述的写入晶闸管M是类似于上述发光晶闸管L和传递晶闸管T而具有阳极、阴极和栅极这三个端子的半导体器件。
此处，写入晶闸管M的阳极端子、阴极端子和栅极端子可以分别称为第三阳极端子、第三阴极端子和第三栅极端子。
作为第一电气部件的实例，发光芯片Ca1(C)包括位于从T1、T2、T3、...中顺序取出的两个相邻传递晶闸管组成的各对之间的耦合二极管Dx1、Dx2、Dx3、...。在传递晶闸管T1、T2、T3、...和写入晶闸管M1、M2、M3、...之间分别设置连接二极管Dy1、Dy2、Dy3、...(其为第四电气部件的实例)。此外，在写入晶闸管M1、M2、M3、...和发光晶闸管L1、L2、L3、...之间分别设置连接二极管Dz1、Dz2、Dz3、...(其为第五电气部件的实例)。
发光芯片Ca1(C)还包括电源线电阻Rgx1、Rgx2、Rgx3、...，电源线电阻Rgy1、Rgy2、Rgy3、...，和电源线电阻Rgz1、Rgz2、Rgz3、...。
类似于发光晶闸管L，当不单独进行区分时，将耦合二极管Dx1、Dx2、Dx3、...，连接二极管Dy1、Dy2、Dy3、...，连接二极管Dz1、Dz2、Dz3、...，电源线电阻Rgx1、Rgx2、Rgx3、...，电源线电阻Rgy1、Rgy2、Rgy3、...，和电源线电阻Rgz1、Rgz2、Rgz3、...分别称作耦合二极管Dx、连接二极管Dy、连接二极管Dz、电源线电阻Rgx、电源线电阻Rgy、和电源线电阻Rgz。
发光晶闸管阵列中的发光晶闸管L的数量可以是预定数量。在第八示例性实施例中，如果发光晶闸管L的数量为128，则传递晶闸管T的数量也为128。类似地，连接二极管Dy、连接二极管Dz、电源线电阻Rgx、电源线电阻Rgy、和电源线电阻Rgz每一个的数量也为128。然而，耦合二极管Dx的数量比传递晶闸管T的数量少一个，即为127个。
应该注意，传递晶闸管T和写入晶闸管M每一个的数量都可以大于发光晶闸管L的数量。
发光芯片Ca1(C)包括一个启动二极管Dx0。发光芯片Ca1(C)还包括限流电阻R1和R2，其用于防止过电流流经如下所述的用于发送第一传递信号的第一传递信号线72、和用于发送第二传递信号的第二传递信号线73。发光芯片Ca1(C)还包括写入电阻RW(其为第六电气部件的实例)、和使能电阻RE(其为第七电气部件的实例)。
应该注意，发光晶闸管阵列中的发光晶闸管L1、L2、L3、...，传递晶闸管阵列中的传递晶闸管T1、T2、T3、...，和写入晶闸管阵列中的写入晶闸管M1、M2、M3、...在图23中从左侧开始按照标号的升序排列。此外，耦合二极管Dx1、Dx2、Dx3、...，连接二极管Dy1、Dy2、Dy3、...，连接二极管Dz1、Dz2、Dz3、...，电源线电阻Rgx1、Rgx2、Rgx3、...，电源线电阻Rgy1、Rgy2、Rgy3、...，和电源线电阻Rgz1、Rgz2、Rgz3、...也在图23中从左侧开始按照标号的升序排列。
发光晶闸管阵列、传递晶闸管阵列、和写入晶闸管阵列在图23中从上到下以传递晶闸管阵列、写入晶闸管阵列、和发光晶闸管阵列的顺序排列。
接下来，描述发光芯片Ca1(C)中各元件的电气连接。
每个传递晶闸管T的阳极端子、每个写入晶闸管M的阳极端子、和每个发光晶闸管L的阳极端子连接至发光芯片Ca1(C)的衬底80(阳极共用)。
这些阳极端子然后经由作为设置在衬底80背面上的背面电极85(见稍后描述的图24B)的Vsub端子连接至电源线200a(见图21B)。基准电位Vsub被提供给电源线200a。
奇数编号的传递晶闸管T1、T3、T5、...的阴极端子沿传递晶闸管T的排列连接至第一传递信号线72。第一传递信号线72然后经由限流电阻R1连接至作为第一传递信号的输入端子的端子。第一传递信号线201a(见图21B)连接至端子以发送第一传递信号
另一方面，偶数编号的传递晶闸管T2、T4、T6、...的阴极端子沿传递晶闸管T的排列连接至第二传递信号线73。第二传递信号线73然后经由限流电阻R2连接至作为第二传递信号的输入端子的端子。第二传递信号线202a(见图21B)连接至端子以发送第二传递信号
对于发光芯片C1b的情况，第一传递信号线201b(见图21B)连接至端子以发送第一传递信号类似地，第二传递信号线202b(见图21B)连接至端子以发送第二传递信号从而，在下面的描述中，将第一传递信号表示为将第二传递信号表示为
写入晶闸管M的阴极端子连接至写入信号线74。写入信号线74然后经由写入电阻RW连接至作为写入信号的输入端子的端子(其为写入信号端子的实例)。写入信号线205(见图21B)连接至端子以发送写入信号
此外，写入信号线74在写入晶闸管M1和写入电阻RW之间连接至使能信号线76。使能信号线76经由使能电阻RE连接至作为使能信号的输入端子的端子(其为使能信号端子的实例)。使能信号线203a(见图21B)连接至端子以发送使能信号
端子(其为写入信号端子的实例)和端子(其为使能信号端子的实例)也是控制端子的实例。
发光晶闸管L的阴极端子连接至点亮信号线75。点亮信号线75然后连接至作为点亮信号的输入端子的端子。点亮信号线204a(见图21B)连接至端子以发送点亮信号
尽管图23中未示出，但是如图21B所示在点亮信号产生部件140(140a和140b)和端子之间设置了限流电阻RI。
传递晶闸管T的栅极端子Gt1、Gt2、Gt3、...分别经由连接二极管Dy1、Dy2、Dy3、...逐一连接至相同编号的写入晶闸管M1、M2、M3、...的栅极端子Gm1、Gm2、Gm3、...。即，连接二极管Dy1、Dy2、Dy3、...的阳极端子连接至传递晶闸管T1、T2、T3、...的栅极端子Gt1、Gt2、Gt3、...。连接二极管Dy1、Dy2、Dy3、...的阴极端子连接至写入晶闸管M1、M2、M3、...的栅极端子Gm1、Gm2、Gm3、...。
另一方面，写入晶闸管M1、M2、M3、...的栅极端子Gm1、Gm2、Gm3、...分别经由连接二极管Dz1、Dz2、Dz3、...逐一连接至相同编号的发光晶闸管L1、L2、L3、...的栅极端子Gl1、Gl2、Gl3、...。即，连接二极管Dz1、Dz2、Dz3、...的阳极端子连接至写入晶闸管M1、M2、M3、...的栅极端子Gm1、Gm2、Gm3、...。连接二极管Dz1、Dz2、Dz3、...的阴极端子连接至发光晶闸管L1、L2、L3、...的栅极端子Gl1、Gl2、Gl3、...。
此处，当不单独进行区分时，将栅极端子Gt1、Gt2、Gt3、...，栅极端子Gm1、Gm2、Gm3、...，和栅极端子Gl1、Gl2、Gl3、...分别称为栅极端子Gt、栅极端子Gm、和栅极端子Gl。
连接二极管Dy以使得电流从传递晶闸管T的栅极端子Gt流向写入晶闸管M的栅极端子Gm的方向布置。类似地，连接二极管Dz以使得电流从写入晶闸管M的栅极端子Gm流向发光晶闸管L的栅极端子Gl的方向布置。
耦合二极管Dx1、Dx2、Dx3、...连接在顺序从传递晶闸管T1、T2、T3、...的栅极端子Gt1、Gt2、Gt3、...中取的两个相邻栅极端子组成的各对之间。即，耦合二极管Dx1、Dx2、Dx3、...串联连接为分别插入在相邻的栅极端子Gt1和Gt2之间、Gt2和Gt3之间、Gt3和Gt4、...之间。耦合二极管Dx1以使得电流从栅极端子Gt1流向栅极端子Gt2的方向布置。其他的耦合二极管Dx2、Dx3、Dx4、...也以相同的方式布置。
传递晶闸管T的栅极端子Gt经由为每个传递晶闸管T提供的电源线电阻Rgx连接至电源线71。电源线71然后连接至Vga端子。Vga端子连接至电源线200b(见图21B)以提供电源电位Vga。
写入晶闸管M的栅极端子Gm经由为每个写入晶闸管M提供的电源线电阻Rgy连接至电源线71。
发光晶闸管L的栅极端子G1经由为每个发光晶闸管L提供的电源线电阻Rgz连接至电源线71。
传递晶闸管阵列一侧的传递晶闸管T1的栅极端子Gt1连接至启动二极管Dx0的阴极端子。另一方面，启动二极管Dx0的阳极端子连接至第二传递信号线73。
图24A和图24B是根据第八示例性实施例的发光芯片Ca1(C)的平面布置图和截面图。图24A是发光芯片C的布局平面视图，并示出了集中于发光晶闸管L1至L4、写入晶闸管M1至M4、和传递晶闸管T1至T4的部分。图24B是沿图24A中的线XXIVB-XXIVB取的截面图。从而，图24B按照从下到上的顺序示出了发光晶闸管L1、连接二极管Dz1、电源线电阻Rgz1、电源线电阻Rgx1、连接二极管Dy1、传递晶闸管T1、耦合二极管Dx1。在图24A和图24B中，以其名称表示主要元件和端子。
在图24A中，除了电源线71以外，以实线示出了连接在各元件之间的配线。在图24B中，省略了连接在各元件间的配线。
如图24B所示，发光芯片Ca1(C)包括彼此独立的多个岛(第一岛141至第九岛149)，这些岛在诸如GaAs或GaAlAs的半导体中通过按照从下层到上层的顺序顺序地堆叠p型衬底80、p型第一半导体层81、n型第二半导体层82、p型第三半导体层83、和n型第四半导体层84，以及连续蚀刻周围的p型第一半导体层81、n型第二半导体层82、p型第三半导体层83、和n型第四半导体层84而形成。
如图24A所示，发光晶闸管L1包括在第一岛141中。写入晶闸管M1和连接二极管Dz1包括在第二岛142中。
第三岛143包括在图24A中从一侧延伸到另一侧的主干和从图24A所示的主干产生的多个分支。主干设有电源线71，而这些分支设有电源线电阻Rgx、Rgy、和Rgz。
第四岛144包括传递晶闸管T1、耦合二极管Dx1、和连接二极管Dy1。第五岛145包括启动二极管Dx0。第六岛146限流电阻R1，第七岛147包括限流电阻R2、第八岛148包括使能电阻RE、以及第九岛149包括写入电阻RW。
在发光芯片Ca1(C)中，并行形成类似于第一岛141、第二岛142和第四岛144的多个岛。这些岛以类似于第一岛141、第二岛142和第四岛144的方式包括发光晶闸管L2、L3、L4、...，写入晶闸管M2、M3、M4、...，传递晶闸管T2、T3、T4、...。省略了对这些内容的描述。
此外，衬底80的背面包括作为Vsub端子的背面电极85。
下面参照图24A和图24B进一步详细描述第一岛141至第九岛149。
第一岛141所包括的发光晶闸管L1具有作为衬底80的阳极端子、作为形成在n型第四半导体层84的区111上的n型欧姆电极121的阴极端子、和作为形成在通过蚀刻并移除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极131的栅极端子Gl1。光从n型第四半导体层84的区111上除了形成n型欧姆电极121的部分以外的表面发出。
第二岛142所包含的写入晶闸管M1具有作为衬底80的阳极端子、形成在n型第四半导体层84上的n型欧姆电极(无参考标号)的阴极端子、和作为形成在通过蚀刻并移除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极(无参考标号)的栅极端子Gm1。
类似地，第二岛142所包括的连接二极管Dz1形成为具有作为设置在n型第四半导体层84的区112上的n型欧姆电极122的阴极端子、和作为p型第三半导体层83的阳极端子。作为阳极端子的p型第三半导体层83连接至写入晶闸管M1的栅极端子Gm1。
第三岛143所包括的电源线电阻Rgx、Rgy、Rgz形成在形成于p型第三半导体层83上的两个p型欧姆电极之间。电源线电阻Rgx、Rgy、Rgz使用两个p型欧姆电极之间的p型第三半导体层83作为电阻。例如，电源线电阻Rgz1形成在设置在p型第三半导体层83上的p型欧姆电极132和133之间。电源线电阻Rgy1形成在设置在p型第三半导体层83上的p型欧姆电极133和134之间。
第四岛144所包括的传递晶闸管T1具有作为衬底80的阳极端子、作为形成在n型第四半导体层84的区114上的n型欧姆电极124的阴极端子、和作为形成在通过蚀刻并移除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极(无参考标号)的栅极端子Gt1。
类似地，第四岛144所包括的连接二极管Dy1形成为具有作为设置在n型第四半导体层84的区113上的n型欧姆电极123的阴极端子，和作为p型第三半导体层83的阳极端子。作为阳极端子的p型第三半导体层83连接至传递晶闸管T1的栅极端子Gt1。
类似地，第四岛144所包括的耦合二极管Dx1也形成为具有作为设置在n型第四半导体层84的区115上的n型欧姆电极125的阴极端子，和作为p型第三半导体层83的阳极端子。作为阳极端子的p型第三半导体层83连接至传递晶闸管T1的栅极端子Gt1。
第五岛145所包括的启动二极管Dx0具有作为形成在n型第四半导体层84上的n型欧姆电极(无参考标号)的阴极端子、和作为形成在移除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极(无参考标号)的阳极端子。
以与电源线电阻Rgx1、Rgy1、Rgz1类似的方式，第六岛146所包括的限流电阻R1、第七岛147所包括的限流电阻R2、第八岛148所包括的使能电阻RE、以及第九岛149所包括的写入电阻RW使用p型第三半导体层83的电阻，其位于形成在p型第三半导体层83上的一对p型欧姆电极(无参考标号)之间。
下面描述图24A中各元件间的连接关系。
作为第一岛141的发光晶闸管L1的栅极端子Gl1的p型欧姆电极131连接至作为第二岛142的连接二极管Dz1的阴极端子的n型欧姆电极122。作为发光晶闸管L1的阴极端子的n型欧姆电极121连接至点亮信号线75。点亮信号线75连接至端子。尽管省略了其描述，但是发光晶闸管L2、L3、L4、...以相同的方式布置。
作为第二岛142的写入晶闸管M1的阴极端子的n型欧姆电极(无参考标号)连接至写入信号线74。
然后写入信号线74经由第九岛149所包括的写入电阻RW连接至端子。写入信号线74在写入电阻RW和写入晶闸管M1之间连接至使能信号线76。使能信号线76经由第八岛148所包括的使能电阻RE连接至端子。
作为第二岛142的连接二极管Dz1的阴极端子的n型欧姆电极122连接至第三岛143所包括的电源线电阻Rgz1的p型欧姆电极132。
作为第二岛142的写入晶闸管M1的栅极端子Gm1的p型欧姆电极(无参考标号)连接至第三岛143所包括的电源线电阻Rgy1的p型欧姆电极134。
第三岛143所包括的电源线电阻Rgy1的p型欧姆电极134连接至作为第四岛144所包括的连接二极管Dy1的阴极端子的n型欧姆电极123。
第三岛143所包括的电源线电阻Rgx1的p型欧姆电子(无参考标号)连接至作为第四岛144所包括的传递晶闸管T1的栅极端子Gt1的p型欧姆电极(无参考标号)。
作为第四岛144所包括的传递晶闸管T1的阴极端子的n型欧姆电极124连接至第一传递信号线72。第一传递信号线72经由第六岛146所包括的限流电阻R1连接至端子。
作为第四岛144所包括的耦合二极管Dx1的阴极端子的n型欧姆电极125连接至作为邻近n型欧姆电极125设置的传递晶闸管T2的栅极端子Gt2的p型欧姆电极(无参考标号)。
另一方面，作为第四岛144所包括的传递晶闸管T1的栅极端子Gt1的p型欧姆电极(无参考标号)连接至作为第五岛145所包括的启动二极管Dx0的阴极端子的形成在n型第四半导体层84上的n型欧姆电极(无参考标号)。
作为第五岛145所包括的启动二极管Dx0的阳极端子的形成在p型第三半导体层83上的p型欧姆电极(无参考标号)连接至作为偶数编号的传递晶闸管T的阴极端子的形成在n型第四半导体层84上的n型欧姆电极(无参考标号)，并且还经由第七岛147所包括的限流电阻R2连接至端子。
尽管此处省略了描述，但是其他的发光晶闸管L、传递晶闸管T、写入晶闸管M、耦合二极管Dx、连接二极管Dy、Dz也以相同的方式布置。
以此方式，形成了图23所示的发光芯片Ca1(C)的电路构造。
接下来，描述发光装置65的操作。
发光装置65包括属于发光芯片组#a的发光芯片Ca1至Ca20和属于发光芯片组#b的发光芯片Cb1至Cb20(见图20至图22)。
如图21B所示，基准电位Vsub和电源电位Vga被共同提供给电路板62上的所有发光芯片C(发光芯片Ca1至Ca20和发光芯片Cb1至Cb20)。
如上所述，第一传递信号第二传递信号点亮信号和使能信号被共同发送至发光芯片组#a的发光芯片Ca1至Ca20。从而，发光芯片组#a的发光芯片Ca1至Ca20被并行驱动。
类似地，如上所述，第一传递信号第二传递信号点亮信号和使能信号被共同发送至发光芯片组#b的发光芯片Cb1至Cb20。从而，发光芯片组#b的发光芯片Cb1至Cb20被并行驱动。
另一方面，写入信号至每一个都被共同发送至发光芯片级#1至#20中相应的一个发光芯片级中的各发光芯片C，其中，每一个发光芯片级都包括属于发光芯片组#a的一个发光芯片C，和属于发光芯片组#b的一个发光芯片C。例如，写入信号被共同发送至包括属于发光芯片组#a的发光芯片Ca1和属于发光芯片组#b的发光芯片Cb1的发光芯片级#1。此外，二十个写入信号至在同一时刻被并行发送。从而，发光芯片级#1至#20被并行驱动。
如下所述，各写入信号至的发送时刻可以彼此错开。
由于发光芯片组#a的发光芯片Ca2至Ca20与发光芯片Calins并行驱动，而且发光芯片组#b的发光芯片Cb2至Cb20与发光芯片Cb1并行驱动，因此描述属于发光芯片级#1的发光芯片Ca1和Cb1的操作就够了。类似地，由于发光芯片级#2至#20与发光芯片级#1并行驱动，因此描述发光芯片Ca1和Cb1所属的发光芯片级#1就足够了。
图25是用于说明根据第八示例性实施例的发光芯片C的操作的时序图。
图25示出了除发光芯片级#1(发光芯片Ca1和Cb1)以外还说明发光芯片级#2(发光芯片Ca2和Cb2)和发光芯片级#3(发光芯片Ca3和Cb3)的时序图。图25示出了控制是否点亮每个发光芯片C中的发光晶闸管L1至L4的操作的时序图。下面，将对是否点亮发光晶闸管L的控制称作点亮控制。
对于发光芯片级#1(发光芯片Ca1和Cb1)，所有的发光晶闸管L1至L4都受控被点亮。对于发光芯片级#2(发光芯片Ca2和Cb2)，发光芯片Ca2的发光晶闸管L2、L3、L4，以及发光芯片Cb2的发光晶闸管L1、L3、L4受控被点亮。发光芯片Ca2的发光晶闸管L1和发光芯片Cb2的发光晶闸管L2受控保持不点亮。对于发光芯片级#3(发光芯片Ca3和Cb3)，所有的发光晶闸管L1至L4都受控被点亮，并且写入信号的发送时刻与写入信号的错开。
下文中，如上所述，主要描述发光芯片Ca1和Cb1的操作。
在图25中，按照字母顺序经历了从时间点a到时间点y的时间。在从时间点c到时间点p的时间间隔Ta(1)期间，对发光芯片组#a的发光芯片Ca1的发光晶闸管L1进行点亮控制。在从时间点p到时间点u的时间间隔Ta(2)期间，对发光芯片组#a的发光芯片Ca1的发光晶闸管L2进行点亮控制。在从时间点u到时间点w的时间间隔Ta(3)期间，对发光芯片组#a的发光芯片Ca1的发光晶闸管L3进行点亮控制。在从时间点w到时间点y的时间间隔Ta(4)期间，对发光芯片组#a的发光芯片Ca1的发光晶闸管L4进行点亮控制。以类似的方式，随后对发光晶闸管Ln(n≥5)进行点亮控制。
另一方面，在从时间点a到时间点r的时间间隔Tb(1)期间，对发光芯片组#b的发光芯片Cb1的发光晶闸管L1进行点亮控制。在从时间点r到时间点v的时间间隔Tb(2)期间，对发光芯片组#b的发光芯片Cb1的发光晶闸管L2进行点亮控制。在从时间点v到时间点x的时间间隔Ta(3)期间，对发光芯片组#b的发光芯片Cb1的发光晶闸管L3进行点亮控制。以类似的方式，随后对发光晶闸管Ln(n≥4)进行点亮控制。
在第八示例性实施例中，时间间隔Ta(1)、Ta(2)、Ta(3)、...具有相同的长度，并且当单独不进行区分时，将它们称为时间间隔T。
其中对发光芯片组#a的发光芯片Ca1至Ca20进行控制的时间间隔Ta(1)、Ta(2)、Ta(3)、...与其中对发光芯片组#b的发光芯片Cb1至Cb20进行控制的时间间隔Tb(1)、Tb(2)、Tb(3)、...相互之间具有半个时间间隔T(180度相位)的移位。即，时间间隔Tb(1)在时间间隔Ta(1)开始后的半个时间间隔T时开始。
从而，下面描述对发光芯片组#a的发光芯片Ca1进行控制的时间间隔Ta(1)、Ta(2)、Ta(3)、...中的信号的操作。
时间间隔T的长度可变，只要保持下述各信号间的相互关系即可。
除了根据接收到的图像数据而改变的写入信号(至)以外，时间间隔Ta(1)、Ta(2)、Ta(3)、...中的所有信号波形都是周期性的。
从而，下面描述从时间点c到时间点p的时间间隔Ta(1)中的信号的操作。从时间点a到时间点c的时间间隔用于使发光芯片Ca1(C)开始其操作。在下面的操作描述中描述该时间间隔中的各信号。
下面描述第一传递信号第二传递信号使能信号和点亮信号在时间间隔Ta(1)中的信号波形。
第一传递信号在时间点c具有低电平电位(下文称作″L″)，在时间点n从″L″变换为高电平电位(下文称作″H″)，并在时间点p保持在″H″。
第二传递信号在时间点c为″H″，在时间点m从″H″变换为″L″，并在时间点p保持在″L″。
现在，将第一传递信号与第二传递信号进行比较，可以看出，第一传递信号在时间间隔Ta(1)中的波形就是第二传递信号在时间间隔Ta(2)中的波形。第二传递信号在时间间隔Ta(1)中的波形就是第一传递信号在时间间隔Ta(2)中的波形。
即，第一传递信号和第二传递信号是以两倍时间间隔T的周期(2T)进行重复的信号波形。第一传递信号和第二传递信号在每个时间间隔(诸如在这两个信号皆为″L″时的从时间点m到时间点n的时间间隔)之前及之后交替重复″H″和″L″。除了从时间点a到时间点b的时间间隔以外，第一传递信号和第二传递信号不共用二者皆为″H″的时间间隔。
利用第一传递信号和第二传递信号构成的一对传递信号，图23中所示的传递晶闸管T如下所述顺序导通，并设置作为点亮或不点亮(点亮控制)的控制对象的发光晶闸管L。
使能信号在时间点c为″H″，在时间点d从″H″变换为″L″，并在时间点h从″L″变换为″H″。使能信号在时间点p保持在″H″。
使能信号将作为点亮或不点亮(点亮控制)的控制对象的发光晶闸管L设置为能够点亮的状态。
点亮信号在时间点c从″H″变换为″L″，并在时间点o从″L″变换为″H″。点亮信号在时间点p从″H″变换为″L″。
点亮信号是如下所述用于向发光晶闸管L提供进行点亮(发光)电流的信号。
写入信号在时间点c为″H″，在时间点e从″H″变换为″L″，并在时间点f从″L″变换为″H″。该写入信号还在时间点k从″H″变换为″L″，并在时间点l从″L″变换为″H″。即，写入信号在Ta(1)中具有两个其中写入信号为″L″的时间间隔。
当观察写入信号和使能信号之间的关系时，写入信号在从时间点e到时间点f的时间间隔中为″L″，该时间间隔包括在使能信号为″L″的从时间点d到时间点h的时间间隔中。
另一方面，当观察写入信号和其相位相对于使能信号的相位移位180度的使能信号之间的关系时，写入信号在从时间点k到时间点l的时间间隔中为″L″，该时间间隔包括在使能信号在时间间隔Tb(1)中为″L″的从时间点j到时间点o的时间间隔中。
即，写入信号在时间间隔Ta(1)中第一次为″L″的第一时间间隔(从时间点e到时间点f)用于发送使发光芯片Ca1的发光晶闸管L1将其状态改变为点亮状态的信号，以及写入信号后来变为″L″的时间间隔(从时间点k到时间点l)用于发送使发光芯片Cb1的发光晶闸管L1将其状态改变为点亮状态的信号。
从而，使能信号为″L″的时间间隔(从时间点d到时间点h)被设置为不与写入信号为″L″以将发光芯片Cb1的发光晶闸管L1的状态变换为点亮状态的时间间隔(从时间点k到时间点l)重叠。类似地，使能信号为″L″的时间间隔(从时间点j到时间点o)被设置为不与写入信号为″L″以将发光芯片Ca1的发光晶闸管L1的状态变换为点亮状态的时间间隔(从时间点e到时间点f)重叠。
如上所述，当使能信号和写入信号两者皆为″L″时，发光晶闸管L将其状态改变为点亮状态。假设″0″代表使能信号和写入信号的″H″，″1″代表使能信号和写入信号的″L″，则当使能信号和写入信号的逻辑乘积(AND)为″1″时，发光晶闸管L将其状态改变为点亮状态。从而，在图25中将使能信号和写入信号的波形创建为使能信号从″H″变换为″L″出现得早于写入信号的从″H″到″L″的变换；然而，写入信号从″H″变换为″L″可以出现得早于使能信号的从″H″到″L″的变换。
写入晶闸管M的基本操作类似于上述晶闸管(传递晶闸管T、发光晶闸管L)的基本操作。
3-输入AND电路AND4包括写入晶闸管M、连接二极管Dy、写入电路RW、和使能电阻RE。
此处，利用在图23中以点划线圈起来的写入晶闸管M1、连接二极管Dy1、写入电阻RW、和使能电阻RE来描述3-输入AND电路AND4。
在3-输入AND电路AND4中，作为连接二极管Dy1的阴极端子的端子O连接至写入晶闸管M1的栅极端子Gm1，以及经由连接二极管Dz1连接至发光晶闸管L1的栅极端子Gl1。作为连接二极管Dy1的阳极端子的端子X连接至传递晶闸管T1的栅极端子Gt1。写入晶闸管M1的阴极端子经由写入电阻RW连接至端子Y(端子)。类似地，写入晶闸管M1的阴极端子经由使能电阻RW连接至端子Z(端子)。
端子X、端子Y、和端子Z用作输入端子，以及端子O用作输出端子。当将端子X的电位(信号)设置成″H″(0V)，并将端子Y和Z两者的电位(信号)设置成″L″(-3.3V)时，端子O的电位(信号)被设置成″H″(0V)。从而，3-输入AND电路AND4用作具有3个输入端的AND电路。
现在，参照图21和图23根据图25所示的时序图来描述发光装置65的操作。
(1)时间点a
下面描述发光装置65在时间点a的状态(初始状态)，在该时间点开始提供基准电位Vsub和电源电位Vga。
<发光装置65>
在图25所示的时序图中的时间点a，电源线200a的电位被设置成″H″(0V)的基准电位Vsub，而电源线200b的电位被设置成″L″(-3.3V)的电源电位Vga(见图21B)。从而，发光芯片C(发光芯片Ca1至Ca20和发光芯片Cb1至Cb20)的各Vsub端子和Vga端子分别被设置成″H″和″L″(见图23)。
信号产生电路110的传递信号产生部件120a将第一传递信号和第二传递信号都设置成″H″，而传递信号产生部件120b将第一传递信号和第二传递信号都设置成″H″。于是，第一传递信号线201a、201b和第二传递信号线202a、202b被设置成″H″(见图21B)。相应地，发光芯片C(发光芯片Ca1至Ca20和发光芯片Cb1至Cb20)的各端子和端子被设置成″H″。经由限流电阻R1连接至端子的第一传递信号线72的电位也被设置成″H″，而经由限流电阻R2连接至端子的第二传递信号线73的电位也被设置成″H″(见图23)。
此外，信号产生电路110的使能信号产生部件130a将使能信号设置成″H″，而使能信号产生部件130b将使能信号设置成″H″。于是，使能信号线203a和203b被设置成″H″(见图21B)。相应地，发光芯片C的端子被设置成″H″(见图23)。
信号产生电路110的点亮信号产生部件140a也将点亮信号设置成″H″，并且点亮信号产生部件140b将点亮信号设置成″H″。于是，点亮信号线204a和204b被设置成″H″(见图21B)。相应地，发光芯片C的端子被设置成″H″(见图23)。连接至端子的点亮信号线75也被设置成″H ″(见图23)。
信号产生电路110的写入信号产生部件150将写入信号至设置成″H″。于是，写入信号线205至224被设置成″H″(见图21B)。相应地，发光芯片C的端子被设置成″H″(见图23)。
发光芯片C的端子经由写入电阻RW连接至写入信号线74。发光芯片C的端子经由使能电阻RE连接至使能信号线76，并连接至写入信号线74。由于发光芯片C的端子和端子都如上所述被设置成″H″，因此写入信号线74也被设置成″H″(见图23)。
现在，参照图23根据图25所示的时序图关注于属于发光芯片级#1的发光芯片Ca1和Cb1来描述发光芯片C(发光芯片Ca1至Ca20和发光芯片Cb1至Cb20)的操作。
尽管在图25和下面的描述中假设每个端子的电位都以阶梯式进行变化，但是每个端子的电位实际上是逐渐变化的。从而，即使在电位正在变化时，只要满足以下的条件，晶闸管也将其状态改变为导通状态或关断状态。
<发光芯片Ca1>
由于传递晶闸管T、存储晶闸管M、和发光晶闸管L的阳极端子都连接至Vsub端子，因此这些端子都被设置成″H″。
另一方面，奇数编号的传递晶闸管T1、T3、T5、...的各阴极端子连接至第一传递信号线72，从而被设置为″H″。偶数编号的晶闸管T2、T4、T6、...的阴极端子连接至第二传递信号线73，从而被设置成″H″。即，传递晶闸管T的阳极端子和阴极端子都被设置成″H″，从而传递晶闸管T处于OFF状态。
类似地，写入晶闸管M的阴极端子如上所述连接至写入信号线74，从而设置成″H″。从而写入晶闸管M的阳极端子和阴极端子都被设置成″H″，从而写入晶闸管M处于OFF状态。
此外，发光晶闸管L的阴极端子连接至点亮信号线75，从而被设置成″H″。因此，发光晶闸管L的阳极端子和阴极端子都被设置成″H″，从而发光晶闸管L处于OFF状态。
传递晶闸管T的栅极端子Gt经由电源线电阻Rgx连接至电源线71。电源线71被设置为″L″(-3.3V)的电源电位Vga。从而，除了下述的栅极端子Gt1和Gt2以外的栅极端子Gt的电位为″L″。
写入晶闸管M的栅极端子Gm经由电源线电阻Rgy连接至电源线71。从而，除了下述的栅极端子Gm1以外的栅极端子Gm的电位为″L″。
此外，发光晶闸管L的栅极端子Gl经由电源线电阻Rgz连接至电源线71。从而，栅极端子Gl的电位为″L″。
从上述描述可知，除了下述的传递晶闸管T1、T2和写入晶闸管M1以外的传递晶闸管T、写入晶闸管M、和发光晶闸管L的阈值电压为-4.8V，该阈值电压为各栅极端子Gt、Gm、Gl的电位(-3.3V)减去pn结的扩散电位Vd(1.5V)。
如上所述，图23中的传递晶闸管阵列一端的栅极端子Gt1连接至启动二极管Dx0的阴极端子。启动二极管Dx0的阳极端子连接至第二传递信号线73。第二传递信号线73被设置成″H″。于是，阳极端子被设置成″H″，而阴极端子被设置成″L″，从而在启动二极管Dx0中沿正向施加了电压(正向偏置)。相应地，启动二极管Dx0的阴极端子(栅极端子Gt1)的电位被设置成值(-1.5V)，该值由启动二极管Dx0的阳极端子的″H″(0V)减去启动二极管Dx0的扩散电位Vd(1.5V)得到。因此，传递晶闸管T1的阈值电压被设置为-3V，该电压由栅极端子Gt1的电位(-1.5V)减去扩散电位Vd(1.5V)得到。
与传递晶闸管T1相邻的传递晶闸管T2的栅极端子Gt2经由耦合二极管Dx1连接至栅极端子Gt1。传递晶闸管T2的栅极端子Gt2的电位被设置为-3V，该电位是有栅极端子Gt1的电位(-1.5V)减去耦合二极管Dx1的扩散电位Vd(1.5V)得到。因此，传递晶闸管T2的阈值电压被设置为-4.5V。
如上所述，传递晶闸管Tn(n≥3)的阈值电压为-4.8V。
另一方面，由于写入晶闸管M1的栅极端子Gm1经由连接二极管Dy1连接至栅极端子Gt1，因此写入晶闸管M1的栅极端子Gm1的电位被设置成-3V，该电位由栅极端子Gt1的电位(-1.5V)减去连接二极管Dy1的扩散电位Vd(1.5V)得到。因此，写入晶闸管M1的阈值电压被设置成-4.5V。
写入晶闸管Mn(n≥2)的阈值电压如上所述为-4.8V。
此外，发光晶闸管L的阈值电压如上所述为-4.8V。
<发光芯片Cb1>
由于发光芯片Cb1的初始状态与发光芯片Ca1相同，因此省略其描述。
(2)时间点b
在图25所示的时间点b，发送至发光芯片组#a的第一传递信号从″H″(0V)变换为″L″(-3.3V)。从而，发光装置65进入操作状态。
<发光芯片Ca1>
阈值电压为-3V的传递晶闸管T1导通。然而，奇数编号的传递晶闸管Tn(n≥3)的阈值电压为-4.8V，从而这些传递晶闸管T不会将其状态改变为ON状态。另一方面，阈值电压为-4.5V的传递晶闸管T2不会导通，这是因为第二传递信号为″H″(0V)。
当传递晶闸管T1导通时，栅极端子Gt1的电位变为阳极端子的″H″(0V)。传递晶闸管T1的阴极端子(图23中的第一传递信号线72)的电位变为-1.5V，该电位由传递晶闸管T1的阳极端子的″H″(0V)减去pn结的扩散电位Vd(1.5V)得到。于是，阴极端子(栅极端子Gt2)电位为-3V的耦合二极管Dx1正向偏置，这是因为耦合二极管Dx1的阳极端子(栅极端子Gt1)变为″H″(0V)。从而，耦合二极管Dx1的阴极端子(栅极端子Gt2)的电位变为-1.5V，该电位由阳极端子(栅极端子Gt1)的″H″(0V)减去扩散电位Vd(1.5V)得到。相应地，传递晶闸管T2的阈值电压变为-3V。
经由耦合二极管Dx2连接至传递晶闸管T2的栅极端子Gt2的栅极端子Gt2的电位变为-3V。相应地，传递晶闸管T3的阈值电压变为-4.5V。由于传递晶闸管Tn(n≥4)的栅极端子Gt的电位为电源电位Vga的″L″，因此这些传递晶闸管的阈值电压保持在-4.8V。
另一方面，传递晶闸管T1导通，从而连接二极管Dy1的阳极端子(栅极端子Gt1)的电位变为″H″(0V)。于是，阴极端子(栅极端子Gm1)的电位为-3V的连接二极管Dy1正向偏置。从而，连接二极管Dy1的阴极端子(栅极端子Gm1)的电位变为-1.5V，该电位由阳极端子(栅极端子Gt1)的″H″(0V)减去pn结的扩散电位Vd(1.5V)得到。
写入晶闸管M2的栅极端子Gm2的电位变为-3V，从而写入晶闸管M2的阈值电压变为-4.5V。写入晶闸管Mn(n≥3)的阈值电压保持在-4.8V。
然而，由于写入信号线74为″H″，因此没有写入晶闸管M将其状态改变为ON状态。
连接二极管Dy1的阴极端子(栅极端子Gm1)是连接二极管Dz1的阳极端子(栅极端子Gm1)。因此，连接二极管Dz1的阳极端子(栅极端子Gm1)的电位变为-1.5V。于是，连接二极管Dz1正向偏置，这是因为阴极端子(栅极端子Gl1)的电位之前就被设置为-3.3V。从而，连接二极管Dz1的阴极端子(栅极端子Gl1)的电位变为-3V，该电位由阳极端子(栅极端子Gm1)的电位(-1.5V)减去pn结的扩散电位Vd(1.5V)得到。相应地，发光晶闸管L1的阈值电压变为-4.5V。
另一方面，即使栅极端子Gm2的电位变为-3V，发光晶闸管L2的阈值电压也保持在-4.8V。类似地，发光晶闸管Ln(n≥3)的阈值电压保持在-4.8V。
由于点亮信号线75为″H″，因此没有发光晶闸管L将其状态改变为ON状态。
即，在时间点b仅传递晶闸管T1导通。传递晶闸管T1恰在时间点b后(此处，是指当晶闸管在由于时间点b信号电位的改变而对晶闸管等进行的改变之后处于稳定状态的时间点)处于ON状态。其它的传递晶闸管T以及所有的存储晶闸管M和发光晶闸管L处于OFF状态。
下面，只描述处于ON状态的晶闸管(传递晶闸管T、存储晶闸管M、发光晶闸管L)，而省略对处于OFF状态的晶闸管(传递晶闸管T、存储晶闸管M、发光晶闸管L)的描述。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持发光芯片Cb1的初始状态。
如上所述，晶闸管(传递晶闸管T、存储晶闸管M、发光晶闸管L)的栅极端子(栅极端子Gt、Gm、Gl)经由二极管(耦合二极管Dx，连接二极管Dy、Dz)相互连接。从而，当某一栅极端子的电位改变时，经由一个正向偏置的二极管连接至该某一栅极端子的另一栅极端子发生变化。具有该某一栅极端子的晶闸管的阈值电压改变。当阈值电压变得高于″L″时，晶闸管导通。
下面给出更具体的描述。经由正向偏置的二极管连接至具有变化为″H″(0V)的电位的该某一栅极端子的另一栅极端子的电位变为-1.5V，从而具有所述另一栅极端子的晶闸管的阈值电压变为-3V。由于阈值电压高于(绝对值小于)″L″(-3.3V)，因此该晶闸管导通。
另一方面，经由两个正向偏的二极管连接至具有变化为″H″(0V)电位的所述某一栅极端子的又一栅极端子的电位变为-3V，从而具有所述又一栅极端子的晶闸管的阈值电压变为-4.5V。由于阈值电压低于″L″(-3.3V)，该晶闸管不会导通而是保持在OFF状态。
下面，说明将集中于阈值电压改变为能使其导通的晶闸管(传递晶闸管T、存储晶闸管M和发光晶闸管L)。省略了以其他方式进行改变的晶闸管的描述。
(3)时间点c
在时间点c，发送至发光芯片组#a的点亮信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
即使点亮信号线75变为″L″(-3.3V)，但是发光晶闸管L1的阈值电压为-4.3V，发光晶闸管Ln(n≥2)的阈值电压为-4.8V，从而没有发光晶闸管L导通。
因此，恰在时间点c之后，只有传递晶闸管T1处于ON状态。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号不改变，因此保持发光芯片Cb1的初始状态。
(4)时间点d
在时间点d，发送至发光芯片组#a的使能信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
发光信号为″H″。因此，写入信号线74具有在经使能电阻RE和写入电阻RW对端子和端子之间的电位差进行分压后确定的电位。例如，如果RE＝RW，则写入信号线74的电位被设置成-1.65V。下面，在假设RE＝RW的条件下给出描述。
由于写入晶闸管M1的阈值电压在该时间点为-3V，因此写入晶闸管M1不会导通。由于写入晶闸管M2的阈值电压为-4.5V，以及写入晶闸管Mn(n≥3)的阈值电压为-4.8V，因此这些写入晶闸管不会导通。
因此，恰在时间点d后，传递晶闸管T1处于ON状态。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号不改变，因此保持发光芯片Cb1的初始状态。
(5)时间点e
在时间点e，发送至发光芯片组#a的发光芯片Ca1和发光芯片组#b的发光芯片Cb1所属的发光芯片级#1的写入信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
如上所述，发光芯片Ca1的使能信号已经在时间点d变换为″L″。由于使能信号和写入信号都被设置成″L″，因此写入信号线74的电位从-1.65V变换为″L″(-3.3V)。
于是，阈值电压为-3V的写入晶闸管M1导通。另一方面，写入晶闸管M2的阈值电压为-4.5V，以及写入晶闸管Mn(n≥3)的阈值电压为-4.8V，因此这些写入晶闸管不会导通。
当写入晶闸管M1导通时，栅极端子Gm1被设置成″H″(0V)。阴极端子(图23中的写入信号线74)的电位于是从-3.3V变换为-1.5V。
相应地，连接二极管Dz1的阳极端子(栅极端子Gm1)变为″H″(0V)。于是，连接二极管Dz1正向偏置，这是因为阴极端子(栅极端子Gl1)的电位之前就被设置成-4.5V。从而，连接二极管Dz1的阴极端子(栅极端子Gl1)变为-1.5V，从而发光晶闸管L1的阈值电压变为-3V。
应该注意，发光晶闸管Ln(n≥2)的阈值电压保持在-4.8V。点亮信号线75的电位已经在时间点c变换至″L″(-3.3V)。于是，在写入信号从″H″(0V)变换为″L″(-3.3V)的时刻，发光晶闸管L1导通，从而点亮(发光)。由于发光晶闸管Ln(n≥2)的阈值电压为-4.8V，因此这些发光晶闸管不会导通。
从而，恰在时间点e之后，传递晶闸管T1、写入晶闸管M1、和发光晶闸管L1处于ON状态。
<发光芯片Cb1>
写入信号从″H″(0V)变换为″L″(-3.3V)。然而，使能信号保持在初始状态″H″。从而，如果RE＝RW，发光芯片Cb1的写入信号线74的电位就被设置成-1.65V。
在该时间点，写入晶闸管M1的阈值电压为-4.5V，而写入晶闸管Mn(n≥2)的阈值电压为-4.8V。因此，没有写入晶闸管M会导通。
(6)时间点f
在时间点f，发送至发光芯片组#a的发光芯片Ca1和发光芯片组#b的发光芯片Cb1所属的发光芯片级#1的写入信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
如上所述，使能信号在时间点d之后保持在″L″。从而，写入信号线74的电位开始变换为-1.65V。另一方面，连接至写入信号线74的写入晶闸管M1处于ON状态。为了保持写入晶闸管M1的ON状态，只需使写入信号线74的电位为-1.5V以下。由于-1.65V的电位低于-1.5V，因此写入晶闸管M1随后保持ON状态。写入信号线74的电位通过处于ON状态的写入晶闸管M1而保持在-1.5V。
从而，恰在时间点f之后，传递晶闸管T1、写入晶闸管M1、和发光晶闸管L1处于ON状态。
<发光芯片Cb1>
当写入信号从″L″(-3.3V)变换为″H″(0V)时，发光芯片Cb1的写入信号线74的电位从-1.65V返回到″H″(0V)。
(7)时间点g
在时间点g，发送至发光芯片组#b的第一传递信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
由于发送至发光芯片Ca1所属的发光芯片组#a的信号未改变，因此保持恰在时间点f后的状态。
<发光芯片Cb1>
发光芯片Cb1的操作类似于发光芯片Ca1在时间点b的操作。即，传递晶闸管T1导通。相应地，第一传递信号线72的电位被设置成-1.5V。此外，传递晶闸管T2的阈值电压和写入晶闸管M1的阈值电压都变为-3V。
即，发光芯片Cb1的操作时刻相对于发光芯片Ca1的操作时刻有移位(180度的相位移位关系)。
(8)时间点h
在时间点h，发送至发光芯片组#a的使能信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
由于写入信号已经在时间点f从″L″变换为″H″，因此写入信号线74的电位变换为″H″。
于是，之前处于ON状态的写入晶闸管M1在其阴极端子和阳极端子处都具有″H″电位，从而关断。相应地，栅极端子Gm1的电位返回至-1.5V。
传递晶闸管T1和发光晶闸管L1恰在时间点h后处于ON状态。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持了恰在时间点g后的状态。
(9)时间点i
在时间点i，发送至发光芯片组#b的点亮信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
由于发送至发光芯片Ca1所属的发光芯片组#a的信号未改变，因此保持了恰在时间点h后的状态。
<发光芯片Cb1>
由于发光芯片Cb1的操作类似于发光芯片Ca1在时间点c的操作，因此省略其描述。
恰在时间点i之后，传递晶闸管T1处于ON状态。
此处，假设发光芯片Cb1在时间点c和时间点i的操作的相位关于时间间隔T而彼此之间有180度移位。
(10)时间点j
在时间点j，发送至发光芯片组#b的使能信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
由于发送至发光芯片Ca1所属的发光芯片组#a的信号未改变，因此保持了恰在时间点h后的状态。
<发光芯片Cb1>
由于发光芯片Cb1的操作类似于发光芯片Ca1在时间点d的操作，因此省略其描述。
在时间点j，如果RE＝RW，则将写入信号线74的电位设置成-1.65V。
恰在时间点j之后，传递晶闸管T1处于ON状态。
(11)时间点k
在时间点k，发送至发光芯片组#a的发光芯片Ca1和发光芯片组#b的发光芯片Cb1所属的发光芯片级#1的写入信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
发光芯片Ca1的写入信号线74的电位已经在时间点h变换为″H″。
从而，当写入信号变换为″L″时，写入信号线74的电位类似于时间点d的情况而变为-1.65V。
然而，由于写入晶闸管M1的阈值电压为-4.5V，而写入晶闸管Mn(n≥2)的阈值电压为-4.8V。因此，没有写入晶闸管M导通。
恰在时间点k之后，传递晶闸管T1处于ON状态，从而发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光芯片Cb1>
发光芯片Cb1的使能信号在时间点j已经变换为″L″。从而，写入信号线74的电位在使能信号和写入信号皆变为″L″后从-1.65V变换为″L″(-3.3V)。于是，阈值电压为-3V的写入晶闸管M1以类似于发光芯片Ca1在时间点e时的方式而导通。
当写入晶闸管M1导通时，栅极端子Gm1被设置为″H″(0V)。发光晶闸管L1的阈值电压被设置成-3V。
由于点亮信号线75的电位已经在时间点i变换为″L″(-3.3V)，因此发光晶闸管L1在写入信号从″H″(0V)变换为″L″(-3.3V)时导通，从而点亮(发光)。
恰在时间点k之后，传递晶闸管T1和写入晶闸管M1处于ON状态，且发光晶闸管L1处于ON状态从而保持点亮(发光)。
(12)时间点l
在时间点l，发送至发光芯片组#a的发光芯片Ca1和发光芯片组#b的发光芯片Cb1所属的发光芯片级#1的写入信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
之前在时间点k被设置为-1.65V的写入信号线74的电位返回至″H″。
恰在时间点l之后，传递晶闸管T1处于ON状态，且发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光芯片Cb1>
写入信号线74的电位以类似于发光芯片Ca1在时间点f的操作的方式开始变换至-1.65V。然而，由于-1.65V的电位低于处于ON状态的写入晶闸管M1的阴极端子的电位(-1.5V)，因此写入晶闸管M1随后保持ON状态。写入信号线74的电位通过处于ON状态的写入晶闸管M1而保持在-1.5V。
恰在时间点l之后，传递晶闸管T1和写入晶闸管M1处于ON状态，且发光晶闸管L1处于ON状态从而保持点亮(发光)。
(13)时间点m
在时间点m，发送至发光芯片组#a的第二传递信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
阈值电压为-3V的传递晶闸管T2导通。然而，偶数编号的传递晶闸管Tn(n≥4)的阈值电压为-4.8V，从而不会导通。
当传递晶闸管T2导通时，栅极端子Gt2被设置成″H″(0V)。于是，经由耦合二极管Dx2连接至传递晶闸管T2的栅极端子Gt2的栅极端子Gt3的电位被设置成-1.5V。相应地，传递晶闸管T3的阈值电压被设置成-3V。
阴极端子(图23中的第二传递信号线73)被设置成由阳极端子的″H″(0V)减去pn结的扩散电位Vd(1.5V)得到的-1.5V。
另一方面，当传递晶闸管T2导通从而将栅极端子Gt2设置成″H″时，经由连接二极管Dy2将栅极端子Gm2的电位设置成-1.5V。相应地，写入晶闸管M2的阈值电压变为-3V。然而，由于写入信号线74的电位为″H″，因此写入晶闸管M2不导通。
此外，栅极端子Gl2的电位经由连接二极管Dz2被设置成-3V。相应地，发光晶闸管L2的阈值电压被设置成-4.5V。由于点亮信号线75的电位在该时间点通过处于ON状态的发光晶闸管L1被设置成-1.5V，因此发光晶闸管L2不导通。
即，在时间点m只有传递晶闸管T2会导通。
恰在时间点m之后，传递晶闸管T1和传递晶闸管T2处于ON状态，并且发光晶闸管L1处于ON状态从而保持点亮(发光)。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持恰在时间点l后的状态。
(14)时间点n
在时间点n，发送至发光芯片组#a的第一传递信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
由于处于ON状态的传递晶闸管T1的阴极端子和阳极端子都被设置成″H″，因此传递晶闸管T1关断。相应地，栅极端子Gt1从″H″变换为″L″(-3.3V)，从而传递晶闸管T1的阈值电压变为-4.8V。此外，耦合二极管Dx1由于阳极端子(栅极端子Gt1)变为″L″而阴极端子(栅极端子Gt2)变为″H″而反向偏置。
类似地，连接二极管Dy1的阳极端子(栅极端子Gt1)变为″L″(-3.3V)。于是，连接二极管Dy1由于阴极端子(栅极端子Gm1)的电位之前被设置为-1.5V而反向偏置。相应地，连接二极管Dy1的阴极端子(栅极端子Gm1)开始变换为″L″。
当阴极端子(栅极端子Gm1)变换为″L″时，连接二极管Dz1由于阴极端子(栅极端子Gl1)为″H″而反向偏置，其中该阴极端子(栅极端子Gl1)由于发光晶闸管L1处于ON状态而为″H″。从而，写入晶闸管M1的栅极端子Gm1变为″L″，从而其阈值电压变为-4.8V。
恰在时间点n之后，传递晶闸管T2处于ON状态，并且发光晶闸管L1处于ON状态，从而保持点亮(发光)。
应该注意，经由反向偏置的二极管连接至处于″H″(0V)的某一栅极端子的栅极端子不受″H″(0V)的影响，从而不会增大相关晶闸管的阈值电压(不减小其绝对值)。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持恰在时间点l后的状态。
(15)时间点o
在时间点o，发送至发光芯片组#a的点亮信号从″L″(-3.3V)变换为″H″(0V)。发送至发光芯片组#b的使能信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
当点亮信号从″L″(-3.3V)变换为″H″(0V)时，之前处于ON状态的发光晶闸管L1的阴极端子和阳极端子都被设置成″H″，从而发光晶闸管L1关断，从而不点亮(不发光)。相应地，栅极端子Gl1开始变换为″L″。发光晶闸管L1的阈值电压变为-4.8V。
即，发光芯片Ca1的发光晶闸管L1于写入信号在时间点e从″H″变换为″L″的时刻点亮(发光)(导通)，而于点亮信号在时间点o从″L″变换为″H″的时刻熄灭(关断)。从时间点e到时间点o的时间间隔对应于发光芯片Ca1的发光晶闸管L1的点亮(发光)时间间隔。
恰在时间点o之后，传递晶闸管T2处于ON状态。
<发光芯片Cb1>
当发送至发光芯片组#b的使能信号从″L″(-3.3V)变换为″H″(0V)时，写入信号线74的电位变换为″H″，这类似于发光芯片Ca1在时间点h的操作。
恰在时间点o之后，传递晶闸管T1和发光晶闸管L1处于ON状态，从而发光晶闸管L1保持点亮(发光)。
在第八示例性实施例中，尽管在时间点o，发送至发光芯片组#a的点亮信号从″L″变换为″H″，且发送至发光芯片组#b的使能信号从″L″变换为″H″，但是这些变换无需同时进行，而可以是一个变换在另一个变换之前进行。
(16)时间点p
在时间点p，发送至发光芯片组#a的点亮信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
在时间点p，开始用于发光晶闸管L2的点亮控制的时间间隔Ta(2)。
由于第一传递信号和第二传递信号以各自的周期Ta(1)和Ta(2)进行重复，因此尽管这些信号的波形不同，但是发光芯片Ca1以循环周期Ta(1)(从时间点c到时间点p)重复其操作。从而，对于时间间隔Ta(2)，省略了除第一传递信号第二传递信号以及与这些信号相关的传递晶闸管T以外的发光芯片Ca1的操作的描述。
传递晶闸管T2在时间点p处于ON状态。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持时间点o的状态。
(17)时间点q
在时间点q，发送至发光芯片组#a的使能信号从″L″(-3.3V)变换为″H″(0V)。此外，发送至发光芯片组#b的点亮信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
由于该操作类似于时间点h处的操作，从而省略其描述。
恰在时间点q之后，传递晶闸管T2和发光晶闸管L2处于ON状态，从而发光晶闸管L2保持点亮(发光)。
<发光芯片Cb1>
类似于发光芯片Ca1在时间点o的操作，当点亮信号从″L″(-3.3V)变换为″H″(0V)时，之前处于ON状态的发光晶闸管L1的阴极端子和阳极端子都被设置成″H″，从而发光晶闸管L1变换至OFF状态从而熄灭。相应地，栅极端子Gl1变换至″L″。发光晶闸管L1的阈值电压变为-4.8V。
即，发光芯片Cb1的发光晶闸管L1于写入信号在时间点k从″H″变换为″L″的时刻点亮(发光)(导通)，并于点亮信号在时间点q从″L″变换为″H″的时刻熄灭(关断)。从时间点k到时间点q的时间间隔对应于发光芯片Cb1的发光晶闸管L1的点亮(发光)时间间隔。
恰在时间点q之后，传递晶闸管T2处于ON状态。
(18)时间点r
在时间点r，对发光芯片组#b的发光晶闸管L1进行控制的时间间隔Tb(1)结束。
(19)时间点s
在时间点s，发送至发光芯片Ca1所属的发光芯片组#a的第一传递信号从″H″(0V)变换为″L″(-3.3V)。
<发光芯片Ca1>
阈值电压为-3V的传递晶闸管T3导通。相应地，栅极端子Gt3变为″H″(0V)。栅极端子Gt4的电位变为-1.5V。相应地，传递晶闸管T4的阈值电压变为-3V。相应地，写入晶闸管M4的阈值电压变为-3V，从而发光晶闸管L4的阈值电压变为-4.5V。
恰在时间点s之后，传递晶闸管T2、T3处于ON状态，并且发光晶闸管L2处于ON状态从而保持点亮(发光)。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此其状态未改变。
恰在时间点s之后，传递晶闸管T2和写入晶闸管M2处于ON状态，并且发光晶闸管L2处于ON状态，从而保持点亮(发光)。
(20)时间点t
在时间点t，发送至发光芯片Ca1所属的发光芯片组#a的第二传递信号从″L″(-3.3V)变换为″H″(0V)。
<发光芯片Ca1>
由于处于ON状态的传递晶闸管T2的阴极端子和阳极端子都被设置成″H″，因此传递晶闸管T2关断。于是，传递晶闸管T2的栅极端子Gt2变换为″L″。写入晶闸管M2的栅极端子Gm2以及发光晶闸管L2的栅极端子Gl2变换为″H″。传递晶闸管T2和写入晶闸管M2的阈值电压都被设置成-4.8V。
恰在时间点t之后，传递晶闸管T3处于ON状态，并且发光晶闸管L2处于ON状态，从而保持点亮(发光)。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此其状态未改变。
恰在时间点t之后，传递晶闸管T2和写入晶闸管M2处于ON状态，并且发光晶闸管L2处于ON状态，从而保持点亮(发光)。
(21)其他时间点
在时间点u，对发光芯片组#a的发光晶闸管L2进行控制的时间间隔Ta(2)结束。在时间点v，对发光芯片组#b的发光晶闸管L2进行控制的时间间隔Tb(2)结束。在时间点w，对发光芯片组#a的发光晶闸管L3进行控制的时间间隔Ta(3)结束。在时间点x，对发光芯片组#b的发光晶闸管L3进行控制的时间间隔Tb(3)结束。在时间点y，对发光芯片组#a的发光晶闸管L4进行控制的时间间隔Ta(4)结束。之后类似地，对发光芯片C的所有发光晶闸管L进行点亮控制。
下面总结上述发光芯片C的操作。
首先，描述传递晶闸管T的操作。
在第八示例性实施例中的发光芯片C中，利用两个相位传递信号(第一传递信号和第二传递信号)顺序变换传递晶闸管T的ON状态。
即，通过将两个相位传递信号之一设置成″L″(-3.3V)，其中所述一个传递信号被发送至阴极端子的传递晶闸管T变为ON状态，从而该传递晶闸管T的栅极端子Gt被设置成″H″(0V)。经由正向偏置的耦合二极管Dx连接至已被设置成″H″(0V)的栅极端子Gt的相邻传递晶闸管T的另一栅极端子Gt的电位被设置成-1.5V。相应地，该相邻传递晶闸管T具有增大了的阈值电压(在第八示例性实施例中从-4.5V增大到-3V)，并在另一传递信号变换为″L″(-3.3V)时变为ON状态。
简言之，以以下方式发送这两个相位传递信号(第一传递信号和第二传递信号)：这些信号的两个相位相互移位以共用″L″(-3.3V)时间间隔(图25中的从时间点m到时间点n的时间间隔)，从而将传递晶闸管T顺序设置成ON状态。
当传递晶闸管T处于ON状态从而将栅极端子Gt设置成″H″(0V)时，经由连接二极管Dy连接至栅极端子Gt的写入晶闸管M的栅极端子Gm的电位被设置为-1.5V，从而将写入晶闸管M的阈值电压设置为-3V。
当使能信号(或)和写入信号(至)都为″L″时，写入信号线74的电位被设置为″L″(-3.3V)，从而写入晶闸管M导通。
当写入晶闸管M处于ON状态时，写入晶闸管M的栅极端子Gm被设置成″H″(0V)，经由连接二极管Dz连接至栅极端子Gm的栅极端子Gl的电位被设置成-1.5V，从而发光晶闸管L的阈值电压被设置为-3V。
如果点亮信号(或)在使能信号(或)和写入信号(至)都变为″L″(-3.3V)之前就被设置为″L″(-3.3V)，则在使能信号(或)和写入信号(至)都变为″L″时，发光晶闸管L导通，从而点亮(发光)。
以此方式，发光晶闸管L点亮(发光)的点亮时间间隔由从使能信号(或)和写入信号(至)都变为″L″的时刻(时间点)到点亮信号(或)从″L″变换为″H″的另一时间点的时间间隔(图25中从时间点e到时间点o)给出。
另一方面，使能信号(或)和写入信号(至)中的任意一个为″L″的状态是半选中状态，从而写入晶闸管M和发光晶闸管L都不导通。
即，在使能信号为″L″的发光芯片C中，发光晶闸管L在写入信号从″H″变换为″L″时点亮(发光)。
另一方面，如果使能信号为″H″，即使写入信号从″H″变换为″L″，也防止了发光晶闸管L点亮(防止其发光)。
在第八示例性实施例中，对于均包括发光芯片组#a和发光芯片组#b中的发光芯片C的发光芯片级，当各发光芯片C的发光晶闸管L将一起导通从而点亮(发光)时，给被共同发送的写入信号(写入信号至)设置两个为″L″的时间间隔(图25中从时间点e到时间点f的时间间隔，和从时间点k到时间点l的时间间隔)。即，前一为″L″的时间间隔设置点亮发光芯片组#a的发光芯片C的开始，而后一为″L″的时间间隔设置点亮发光芯片组#b的发光芯片C的开始。
在第八示例性实施例中，被发送至发光芯片组#a和发光芯片组#b各组的传递信号(第一传递信号和第二传递信号)、使能信号(和)、以及点亮信号(和)具有每组彼此之间移位180度的各自相位。利用该方法，使其中可以在写入信号(至)中设置两个为″L″的时间间隔的时间间隔的长度(边界(margin))最大。
即，由于各自的相位被移位180度，从而可以以以下方式在写入信号中设置两个为″L″的时间间隔：一个时间间隔设置在时间间隔T的第一半中，另一个时间间隔设置在时间间隔T的第二半中。
通过将各信号设置为″L″，使能信号(和)和写入信号(至)选择作为点亮对象的发光晶闸管L，从而通过使能信号(和)和写入信号(至)选择作为点亮对象的发光晶闸管L被点亮。
从而，为了允许这样进行选择，发送至发光芯片组#a的发光芯片C的使能信号的一个″L″时间间隔、以及发送至发光芯片C的写入信号(至)的另一″L″时间间隔可以相互交叠。类似的讨论可适用于使能信号
另一方面，对于使能信号(和)，发送至属于同一发光芯片级的发光芯片组#a中的发光芯片C的使能信号的一个″L″时间间隔、以及发送至属于同一发光芯片级的发光芯片组#b中的发光芯片C的写入信号(至)的另一″L″时间间隔彼此不交叠。类似的讨论可适用于使能信号上述方法用于避免点亮不想点亮的发光晶闸管L。
接下来，描述属于发光芯片级#2的发光芯片Ca2和Cb2的操作，以及属于发光芯片级#3的发光芯片Ca3和Cb3的操作。如上所述，发光芯片Ca2、Ca3与发光芯片Ca1并行且类似于发光芯片Ca1、Cb1工作。发光芯片Cb2、Cb3与发光芯片Cb1并行且类似于发光芯片Cb1工作。
现在，描述在属于发光芯片级#2的发光芯片Ca2和Cb2中不点亮一些发光晶闸管L的情况。对于属于发光芯片级#3的发光芯片Ca3和Cb3，描述一种改变写入信号的″L″时间间隔以调整光量的方法。
如上所述，对于发光芯片级#2，发光芯片Ca2的发光晶闸管L2、L3、L4受控被点亮，以及发光芯片Cb2的发光晶闸管L1、L3、L4受控被点亮。发光芯片Ca2的发光晶闸管L1和发光芯片Cb2的发光晶闸管L2保持熄灭。
当发光芯片Ca2的发光晶闸管L1保持熄灭(不点亮)时，为了点亮发光芯片级#1的发光晶闸管L1，只需在其中写入信号被设置为″L″的从时间点e到时间点f的时间间隔中使写入信号保持在″H″。相应地，在时间点e，发光芯片Ca2的写入信号线74保持在-1.65V，从而写入晶闸管M1不导通。从而，发光晶闸管L1的阈值电压也保持在-4.5V，从而发光晶闸管L1不会导通和点亮(发光)。
类似的论述可以应用于发光芯片Cb2的发光晶闸管L2。
另一方面，发光芯片C之间、以及发光晶闸管L之间的发光晶闸管L的发光度例如由于制造条件的不同而不同。因此，对发光晶闸管L的光量进行校正(光量校正)。有两种方法进行光量校正：一种方法是调整通过发光晶闸管L的电流；另一方法是调整发光晶闸管L的点亮时间间隔。
如上所述，点亮时间间隔位于写入信号变换为″L″从而使发光晶闸管L导通的时间点和点亮信号从″L″到″H″从而使发光晶闸管L关断(熄灭)的另一时间点之间。第八示例性实施例利用调整点亮开始时间来校正光量的方法。
如图25所示，发光芯片Ca1的发光晶闸管L1通过在时间点e将写入信号设置成″L″而导通，从而点亮(发光)。另一方面，发光芯片Ca3的发光晶闸管L1通过在时间点e和时间点f之间将写入信号设置成″L″而导通，从而点亮(发光)。
即，发光芯片Ca3的发光晶闸管L1的点亮时间间隔短于发光芯片Ca1的发光晶闸管L1的点亮时间间隔。
以此方式，点亮时间间隔的长度可以通过调整写入信号变换至″L″的时间点来增大或减小。在第八示例性实施例中，发光芯片C被分成了两个发光芯片组#a和#b，从而可以分别在第一半时间间隔T和第二半时间间隔T中为发光芯片组#a和#b提供当写入信号变换至″L″的两个时间点。
(光量校正)
接下来，进一步描述光量校正。
图26是用于说明光量校正的方法的时序图。图26示出了取自图25的一部分。
当通过调整点亮时间间隔来进行光量校正时，基于具有最小发光度的发光晶闸管L的点亮时间间隔来估计各发光晶闸管L的点亮时间间隔，从而使所有的发光晶闸管L发出相同的光量。这些点亮时间间隔值被记录在设置在(例如)图像形成设备1的图像输出控制器30中的非易失性存储器中作为校正数据。基于所述校正数据和从非易失性存储器读取的图像数据对每个发光晶闸管L设置点亮时间间隔。
在图像形成设备1中，还进行强度校正以均匀地增大或减小发光部分63的发光度。
在图26中，从时间点a到时间点u与图25中相同。由于不描述使能信号和因此省略了时间点d、h和j。由于图25中的点亮信号为″H″的时间间隔(从时间点o到时间点p的时间间隔)、以及点亮信号为″H″的另一时间间隔(从时间点q到时间点r的时间间隔)都如此小，从而在图26中同一位置示出了时间点o和时间点p，以及时间点q和时间点r也一样。
在第八示例性实施例中，公共写入信号被共同发送至属于发光芯片级#1的发光芯片Ca1和Cb1。当发光芯片Ca1的发光晶闸管L1和发光芯片Cb1的发光晶闸管L1都将被点亮时，在时间间隔Ta(1)中对写入信号设置两个″L″时间间隔(见图25)。
当将使能信号和写入信号都设置成″L″时，发光芯片Ca1的发光晶闸管L1开始点亮(发光)，而当将使能信号和写入信号都设置成″L″时，发光芯片Cb1的发光晶闸管L1开始点亮(发光)。
从而，通过调整使能信号和各自的时间间隔、以及写入信号的两个为″L″的时间间隔，对发光晶闸管L进行光量校正。然而，如果将使能信号和写入信号都设置成″L″的时间点与将使能信号和写入信号都设置成″L″的时间点一致，则发光芯片Ca1的发光晶闸管L1和发光芯片Cb1的发光晶闸管L1各自的点亮时间间隔不会独立受控。在写入信号中，按照时间顺序为发光芯片Ca1和发光芯片Cb1的各发光晶闸管L设置两个为“L”的时间间隔。因此，如果这两个为″L″的时间间隔在写入信号中彼此交叠，则意味着不可以按照时间顺序设置这两个为″L″的时间间隔。下面中，描述这两个为″L″的时间间隔在写入信号中不会彼此交叠的范围(换言之，可以进行光量校正的范围)。由于使能信号和的″L″时间间隔根据写入信号的″L″时间间隔变化，从而省略其描述。
如上所述，发光晶闸管L的点亮时间间隔的开始时间点是写入信号从″H″变换为″L″的时刻。点亮时间间隔的结束时间点是点亮信号(或)从″L″变换为″H″的时刻。假设点亮时间间隔的结束时间点不随光量校正改变。
对于发光芯片Ca1的发光晶闸管L1，最长的点亮时间间隔(此处假设为1)是点亮信号从″H″变换为″L″的时间点c和点亮信号从″L″变换为″H″的时间点o之间的时间间隔。从而，可以通过在时间点c和时间点o之间移位时间点e来调整点亮时间间隔，其中时间点e是写入信号在时间间隔Ta(1)中的两个为″L″的时间间隔之间的第一个为″L″的时间间隔的开始时间点。
另一方面，对于发光芯片Cb1的发光晶闸管L1，最长的点亮时间间隔(此处假设为1)是点亮信号从″H″变换为″L″的时间点i和点亮信号从″L″变换为″H″的时间点q之间的时间间隔。从而，可以通过在时间点i和时间点q之间移位时间点k来调整点亮时间间隔，其中时间点k是写入信号在时间间隔Ta(1)中的两个为″L″的时间间隔之间的第二个为″L″的时间间隔的开始时间点。
然而，在可以对发光芯片Ca1的发光晶闸管L1的点亮时间间隔进行调整的从时间点c到时间点o的时间间隔，以及可以对发光芯片Cb1的发光晶闸管L1的点亮时间间隔进行调整的从时间点i到时间点q的时间间隔彼此部分交叠了一部分时间间隔(从时间点i到时间点o)。从而，在该部分时间间隔中，写入信号的这两个为″L″的时间间隔无需交叠。
图26所示的四条曲线(Ca1_A、Ca1_B、Ca1_C和Ca1_D)说明了对于发光芯片Ca1的发光晶闸管L1而调整点亮时间间隔的开始时间点的情况。类似地，图26所示的四条曲线(Cb1_A、Cb1_B、Cb1_C和Cb1_D)说明了对于发光芯片Cb1的发光晶闸管L1而调整点亮时间间隔的开始时间点的情况。
Ca1_A和Cb1_A示出了基准点亮时间间隔为3/4的情况。Ca1_B和Cb1_B示出了基准点亮时间间隔为1/2的情况。Ca1_C和Cb1_C示出了基准点亮时间间隔为3/8的情况。Ca1_D和Cb1_D示出了基准点亮时间间隔为3/16的情况。每条曲线还示出了可以在相对于基准点亮时间间隔的±30％的范围内进行光量校正的点亮时间间隔的范围。基准点亮时间间隔是从各被测发光晶闸管L的发光度的中值计算得到的点亮时间间隔。即，发光度等于该中值的发光晶闸管L可以通过以预定光量点亮达所述基准点亮时间间隔来对感光鼓12进行曝光。发光度小于所述中值的发光晶闸管L使用长于所述基准点亮时间间隔的时间间隔，而发光度大于所述中值的发光晶闸管L使用短于所述基准点亮时间间隔的时间间隔，从而将每个发光晶闸管L的光量校正到预定范围内。
考虑基准点亮时间间隔为3/4的Ca1_A和Cb1_A的情况。写入信号第一次从″H″变换至″L″的时间点e的可调整范围(点亮时间间隔可调整范围)是Ca1_A的曲线中箭头所示的范围。类似地，写入信号后来从″H″变换至″L″的时间点k的可调整范围是Cb1_A的曲线中箭头所示的范围。
即，在基准点亮时间间隔为3/4的Ca1_A和Cb1_A的情况中，为了防止由箭头所示的范围交叠，需要在0.5到1的范围中调整点亮时间间隔。在基准点亮时间间隔为3/4(0.75)的情况中，可以在相对于0.75的基准点亮时间间隔的±30％的范围内进行光量校正。如果发光度的变化处于该范围内，则发光芯片Ca1的发光晶闸管L1、L2、L3等以及发光芯片Cb1的发光晶闸管L1、L2、L3等的各点亮时间间隔可以独立得到调整。
在基准点亮时间间隔为1/2的Ca1_B和Cb1_B的情况中，可以通过在0.375到0.75的范围内调整点亮时间间隔调整来在±30％的范围内进行光量校正。类似地，在基准点亮时间间隔为3/8的Ca1_C和Cb1_C的情况中，可以在0.5到0.25的范围内调整点亮时间间隔。在基准点亮时间间隔为3/16的Ca1_D和Cb1_D的情况中，通过在0.125到0.25的范围内调整点亮时间间隔调整来在±30％的范围内进行光量校正。
光量校正范围为±30％的条件意味着可以使用发光度变化在±30％范围内的一组发光晶闸管L。
如上所述，由于用于发光芯片组#a和发光芯片组#b的信号的各自相位彼此之间具有180度的移位，因此即使利用公共的写入信号也可以在很宽的发光度变化范围内进行光量校正。
(第九示例性实施例)
根据第八示例性实施例，将发光芯片C分成了两个发光芯片组(#a和#b)；然而，发光芯片组的数量不限于两个。根据第九示例性实施例，将发光芯片C分成四个发光芯片组(#a、#b、#c和#d)。
图27是示出根据第九示例性实施例的发光装置65的信号产生电路110的构造以及电路板62上的配线构造。
有四十个发光芯片C，它们被分成了发光芯片组#a(发光芯片Ca1至Ca10)、发光芯片组#b(发光芯片Cb1至Cb10)、发光芯片组#c(发光芯片Cc1至Cc10)、和发光芯片组#d(发光芯片Cd1至Cd10)。发光芯片C的构造与图21A、图23、图24A和图24B中所示的构造相同。
信号产生电路110和发光芯片C(发光芯片Ca1至Ca10、发光芯片Cb1至Cb10、发光芯片Cc1至Cc10、和发光芯片Cd1至Cd10)安装在发光装置65的电路板62上。设置了在信号产生电路110和发光芯片C之间进行连接的配线。
信号产生电路110包括：基于各种控制信号，向发光芯片组#a发送第一传递信号和第二传递信号的传递信号产生部件120a、向发光芯片组#b发送第一传递信号和第二传递信号的传递信号产生部件120b、向发光芯片组#c发送第一传递信号和第二传递信号的传递信号产生部件120c、以及向发光芯片组#d发送第一传递信号和第二传递信号的传递信号产生部件120d。
信号产生电路110包括：基于各种控制信号，向发光芯片组#a发送使能信号的使能信号产生部件130a、向发光芯片组#b发送使能信号的使能信号产生部件130b、向发光芯片组#c发送使能信号的使能信号产生部件130c、以及向发光芯片组#d发送使能信号的使能信号产生部件130d。
信号产生电路110还包括：基于各种控制信号，向发光芯片组#a发送点亮信号的点亮信号产生部件140a、向发光芯片组#b发送点亮信号的点亮信号产生部件140b、向发光芯片组#c发送点亮信号的点亮信号产生部件140c、以及向发光芯片组#d发送点亮信号的点亮信号产生部件140d。
信号产生电路110包括形成发光芯片C的十个级的写入信号产生部件150，每一级都包括分别来自发光芯片组#a、#b、#c和#d的四个发光芯片C，并写入信号产生部件150基于各种控制信号分别向各级发送写入信号至
例如，写入信号产生部件150向发光芯片级#1发送写入信号其中发光芯片级#1包括属于发光芯片组#a的发光芯片Ca1、属于发光芯片组#b的发光芯片Cb1、属于发光芯片组#c的发光芯片Cc1、和属于发光芯片组#d的发光芯片Cd1。写入信号产生部件150向发光芯片级#2发送写入信号其中发光芯片级#2包括属于发光芯片组#a的发光芯片Ca2、属于发光芯片组#b的发光芯片Cb2、属于发光芯片组#c的发光芯片Cc2、和属于发光芯片组#d的发光芯片Cd2。以类似方式，写入信号产生部件150向发光芯片级#10发送写入信号其中发光芯片级#10包括属于发光芯片组#a的发光芯片Ca10、属于发光芯片组#b的发光芯片Cb10、属于发光芯片组#c的发光芯片Cc10、和属于发光芯片组#d的发光芯片Cd10。
接下来，描述发光芯片组#a(发光芯片Ca1至Ca10)、发光芯片组#b(发光芯片Cb1至Cb10)、发光芯片组#c(发光芯片Cc1至Cc10)、和发光芯片组#d(发光芯片Cd1至Cd10)的布置。
属于发光芯片组#a的发光芯片Ca1至Ca10、和属于发光芯片组#c的发光芯片Cc1至Cc10沿发光芯片C的长度方向以二者之间存在一定间隔交替地布置成一行。与此布置相对，属于发光芯片组#b的发光芯片Cb1至Cb10、和属于发光芯片组#d的发光芯片Cd1至Cd10沿发光芯片C的长度方向以二者之间存在一定间隔交替地布置成一行。
接下来，连接在信号产生电路110和发光芯片C(发光芯片Ca1至Ca10、发光芯片Cb1至Cb10、发光芯片Cc1至Cc10、和发光芯片Cd1至Cd10)之间的配线具有与第八示例性实施例中相同的构造，从而对与第八示例性实施例相似的那些部件标以相同的参考标号，并省略其详细描述。
基准电位Vsub和电源电位Vga被共同提供给电路板62上的所有发光芯片C。传递信号点亮信号和使能信号被共同发送至发光芯片组#a。
传递信号点亮信号和使能信号被共同发送至发光芯片组#b。传递信号点亮信号和使能信号被共同发送至发光芯片组#c。传递信号点亮信号和使能信号被共同发送至发光芯片组#d。
另一方面，写入信号至分别逐一被发送至发光芯片级#1至#10，每个发光芯片级都包括分别来自发光芯片组#a、#b、#c和#d的四个发光芯片C。
图28是示出根据第九示例性实施例的被布置成矩阵形式中的各元素的发光装置65的各发光芯片C的示意图。
该图示出了被布置成4×10矩阵形式中的各元素的发光芯片C，且仅示出了连接在信号产生电路110和发光芯片C之间的上述信号(传递信号点亮信号使能信号和写入信号)的线路。从该图可以容易地看出从信号产生电路110和发光芯片C发送的信号间的关系。
此处，在图27中描述了配线的数量。
由于在第九示例性实施例中将发光芯片组的数量设置为四个，因此点亮信号线204a、204b、204c、204d的配线数量为四条。除了第一传递信号线201a、201b、201c、201d，第二传递信号线202a、202b、202c、202d以及电源线200a、200b、200c、200d以外，还需要使能信号线203a、203b、203c、203d，以及写入信号线205至224(十条线路)。因此配线的数量为二十八条。该数量少于第八示例性实施例中的三十条。
在第九示例性实施例中，需要具有小电阻的点亮信号线204的数量为四条而不是第八示例性实施例中的两条。
图29是用于说明第九示例性实施例中的发光芯片C的操作的时序图。
图29示出了用于说明发光芯片级#1(发光芯片Ca1、Cb1、Cc1和Cd1)的操作的时序图。此处，假设发光芯片Ca1、Cb1、Cc1和Cd1的各发光晶闸管L1、L2、L3和L4将被点亮(发光)。
从时间点a到时间点w与图25所示的时序图中所示的相同。由于使能信号的时间间隔不同于第八示例性实施例中的时间间隔，因此省略了时间点h。
在第九示例性实施例中，通过将用于发光芯片组#a的点亮控制信号(第一传递信号第二传递信号使能信号和点亮信号)顺序移位用于一个发光晶闸管L的点亮控制的时间间隔T的1/4(相位上为90度)来给出用于发光芯片组#b、#c和#d的发光晶闸管L的点亮控制信号。
在第九示例性实施例中，将使能信号(和)设置为使得各″L″时间间隔彼此不交叠。
对于写入信号每1/4时间间隔Ta(1)设置一个″L″时间间隔。
由于发光芯片级#1(发光芯片Ca1、Cb1、Cc1和Cd1)的操作类似于在第八示例性实施例中所描述的，因此省略其描述。
如上所述，在将发光芯片C分成4个发光芯片组(#a、#b、#c和#d)的情况中，可以以被顺序移位用于一个发光晶闸管L的点亮控制的时间间隔T的1/4(相位为90度)的相位来发送每个发光芯片组(#a、#b、#c和#d)的发光晶闸管L的点亮控制信号(第一传递信号第二传递信号使能信号和点亮信号)。
当类似于上述将发光芯片C分成2个发光芯片组(#a和#b)的情况来执行光量校正时，可以在±15％的范围内进行强度校正。
发光芯片C可以被分成M个发光芯片组(其中M大于四)。
图30是示出被分成M个发光芯片组(#a至#M)的发光装置65的发光芯片C的示意图，这些发光芯片被布置成矩阵形式中的各元素。
在图30中，发光芯片C被分成M个发光芯片组(#a至#M)(其中，M是发光芯片组的数量)，发光芯片C被布置为M×N矩阵形式中的各元素，并且仅示出了连接在信号产生电路110和发光芯片C(发光芯片Ca1至CaN、Cb1至CbN、...、和CM1至CMN)之间的上述信号(第一传递信号第二传递信号使能信号点亮信号和写入信号至)的线路。
还是在该情况中，通过将用于发光芯片组#a的点亮控制信号(第一传递信号第二传递信号使能信号和点亮信号)顺序地移位用于一个发光晶闸管L的点亮控制的时间间隔T的1/M(相位上为360/M度)来给出用于发光芯片组#b、#c和#d的发光晶闸管L的点亮控制信号。
对于写入信号至中的每一个，每T/M时间间隔可以设置一个″L″时间间隔。如上所述，当根据图像不点亮发光晶闸管L时，可以使写入信号至保持在″H″，而不将它们设置成″L″。使能信号可以被设置为使得各″L″时间间隔与对应于将被点亮的发光晶闸管L的写入信号至的″L″时间间隔交叠，且与不对应于将被点亮的发光晶闸管L的写入信号至的″L″时间间隔不交叠。
下面描述将M×N个发光芯片C分成M个发光芯片组的情况中的配线数量。点亮信号线204、第一传递信号线201、第二传递信号线202、以及使能信号线203各自包括M条配线，写入信号线包括N条配线，并还提供了电源线200a、200b。因此，配线的数量为4×M+N+2。
另一方面，在未采用第九示例性实施例的情况中，点亮信号线204包括M×N条配线，这是因为为每个发光芯片C都提供一条点亮信号线204，并且还提供第一传递信号线201、第二传递信号线202、以及电源线200a、200b，因此，配线的数量为M×N+4。
因此，通过应用第九示例性实施例可以将配线的数量减少(M×N+4)-(4×M+N+2)条。用于向发光晶闸管L提供电流的点亮信号线204的数量被从M×N条改进为M条，从而可以减少M×N-M条。
(第十示例性实施例)
在第十示例性实施例中，发光芯片C的构造较第八示例性实施例的有所改变。
图31是用于说明根据第十示例性实施例的发光芯片C(发光芯片Ca1至Ca20以及发光芯片Cb1至Cb20)的电路构造的等效电路图。
在第十示例性实施例中，在图23所示的第八示例性实施例中的写入晶闸管M1和写入电阻RW之间与写入晶闸管M1并行地设置了写入使能晶闸管M0。写入使能晶闸管M0的栅极端子Gm0连接至使能信号线76，并经由使能电阻RE连接至端子。其他构造类似于图23所示的第八示例性实施例中的构造。从而，对与第八示例性实施例相似的那些部件标以相同的参考标号，并除写入使能晶闸管M0以外省略类似部件的详细描述。
此处，写入使能晶闸管M0的阳极端子、阴极端子和栅极端子分别称作第四阳极端子、第四阴极端子和第四栅极端子。
现在，参照图31利用图25所示的时序图来描述发光芯片Ca1和Cb1中的写入使能晶闸管M0的操作。该时序图与第八示例性实施例的相同。
<发光芯片Ca1>
在时间点a，图31中的端子的电位为″H″(0V)。由于端子连接至写入使能晶闸管M0的栅极端子Gm0，因此写入使能晶闸管M0的阈值电压为-1.5V。
接下来，当使能信号在时间点d从″H″(0V)变换为″L″(-3.3V)时，写入使能晶闸管M0的栅极端子Gm0的电位变为-3.3V，从而写入使能晶闸管M0的阈值电压变为-4.8V。
在时间点e，发送至发光芯片级#1(属于发光芯片组#a的发光芯片Ca1、属于发光芯片组#b的发光芯片Cb1)的写入信号从″H″(0V)变换为″L″(-3.3V)。在该时间点，写入使能晶闸管M0的阈值电压为-4.8V，从而写入使能晶闸管M0不会导通。因此，如第八示例性实施例所述，阈值电压为-3V的写入晶闸管M1导通。相应地，发光晶闸管L的阈值电压被设置为-3V，从而发光晶闸管L1导通，从而点亮(发光)。
当写入信号在时间点f从″L″变换为″H″时，写入晶闸管M1的阳极端子和阴极端子都变为″H″，从而写入晶闸管M1关断。写入晶闸管M1的阈值电压变为-3V。然而，发光晶闸管L1保持在ON状态，从而保持点亮(发光)。
接下来，当使能信号在时间点h从″L″变换为″H″时，写入使能晶闸管M0的栅极端子Gm0的电位变为0V，从而写入使能晶闸管M0的阈值电压返回至-1.5V。发光晶闸管L1再次保持在ON状态，从而保持点亮(发光)。
稍后，当写入信号在时间点k从″H″变换为″L″(-3.3V)时，阈值电压为-1.5V的写入使能晶闸管M0导通，从而将写入信号线74的电位设置成-1.5V。在该时间点，阈值电压为-3V的写入晶闸管M1不会导通，这是因为阈值电压-1.5V高于-3V的写入使能晶闸管M0首先导通。发光晶闸管L1再次保持在ON状态，从而保持点亮(发光)。
当写入信号在时间点l从″L″变换为″H″(0V)时，阳极端子和阴极端子都被设置成″H″，从而写入使能晶闸管M0关断。发光晶闸管L1再次保持在ON状态，从而保持点亮(发光)。
<发光芯片Cb1>
在时间点a，类似于发光芯片Ca1，端子的电位为″H″(0V)，从而写入使能晶闸管M0的阈值电压为-1.5V。
当发送至发光芯片级#1(属于发光芯片组#a的发光芯片Ca1和属于发光芯片组#b的发光芯片Cb1)的写入信号在时间点e从″H″(0V)变换为″L″(-3.3V)时，阈值电压为-1.5V的写入使能晶闸管M0导通，从而将写入信号线74的电位设置为-1.5V。阈值电压为-3V的写入晶闸管M1不会导通。从而，发光晶闸管L1的阈值电压保持在-4.5V，从而发光晶闸管L1不会导通。
当写入信号在时间点f从″L″变换为″H″时，写入使能晶闸管M0关断。
另一方面，当使能信号在时间点j从″H″变换为″L″时，写入使能晶闸管M0的阈值电压被设置成-4.8V。
即使写入信号在时间点k从″H″变换为″L″，写入使能晶闸管M0也不导通。从而，阈值电压为-3V的写入晶闸管M1导通。
相应地，发光晶闸管L1的阈值电压变换为-3V，从而发光晶闸管L1导通从而点亮(发光)。
当写入信号在时间点l从″L″变换为″H″时，写入使能晶闸管M1关断。然而，发光晶闸管L1保持ON状态从而保持点亮(发光)。
如上所述，当使能信号保持″H″时，写入使能晶闸管M0的阈值电压被设置成-1.5V，从而写入使能晶闸管M0在写入信号从″H″变换为″L″时导通。于是写入信号线74被设置成-1.5V。从而，阈值电压为-3V的写入晶闸管M不会导通，从而发光晶闸管L不点亮(发光)。即，当使能信号为″H″时，即使写入信号从″H″变换为″L″也能防止发光晶闸管L被点亮(使其发光)。
另一方面，当将使能信号设置成″L″时，写入使能晶闸管M0的阈值电压被设置成-4.8V，从而即使写入信号从″H″变换为″L″，写入使能晶闸管M0也不导通。从而，阈值电压为-3V的写入晶闸管M导通，从而发光晶闸管L点亮(发光)。即，对于使能信号为″L″的发光芯片C，通过使写入信号从″H″变换为″L″使得发光晶闸管L能够点亮(发光)。使能信号将发光晶闸管L设置为半选中状态。
如上所述，当发光芯片C中使能信号为″L″且写入信号为″L″时，写入晶闸管M导通。相应地，发光晶闸管L导通从而点亮(发光)。如果使能信号和写入信号中的任意一个为″H″，则写入晶闸管M不会导通，从而防止了发光晶闸管L导通。该关系与第八示例性实施例中的使能信号和写入信号间的关系一样。
(第十一示例性实施例)
在第十一示例性实施例中，发光芯片C的构造相比于第八示例性实施例的有所改变。
图32是用于说明根据第十一示例性实施例的发光芯片C(发光芯片Ca1至Ca20以及发光芯片Cb1至Cb20)的电路构造的等效电路图。
在第十一示例性实施例中，取消了图23所示的第八示例性实施例中设置在写入晶闸管M的栅极端子Gm和发光晶闸管L的栅极端子Gl间的连接二极管Dz和电源线电阻Rgz，并使得栅极端子Gl和栅极端子Gm共用。
其他构造类似于第八示例性实施例中的构造。从而，对与第八示例性实施例相似的那些部件标以相同的参考标号，并省略了所述类似部件的详细描述。
现在，参照图25的时序图来描述根据第十一示例性实施例的发光芯片Ca1和Cb1的操作。在第十一示例性实施例中，在图25所示的时序图中，点亮信号从″L″变换为″Le″(-3V＜″Le″≤-1.5V)。
<发光芯片Ca1>
在时间点a，与第八示例性实施例所述一样，写入晶闸管M1的阈值电压被设置成-3V。在第十一示例性实施例中，由于写入晶闸管M1的栅极端子Gm1和发光晶闸管L1的栅极端子Gl1彼此直接连接，发光晶闸管L1的阈值电压变为-3V。
在时间点c，点亮信号从″H″变换为″Le″(-3V＜″Le″≤-1.5V)。然而，发光晶闸管L1由于其阈值电压为-3V而不会导通。
与第八示例性实施例中所述一样，发光晶闸管L1只有在写入信号从″H″变换为″L″时会导通，从而点亮(发光)。
接下来，在时间点e，写入信号从″H″变换为″L″。于是，阈值电压为-3V的写入晶闸管M1导通。于是，写入晶闸管M1的栅极端子Gm1的电位变为″H″(0V)。由于写入晶闸管M1的栅极端子Gm1实际上就是发光晶闸管L1的栅极端子Gl1，因此发光晶闸管L1的阈值电压变为-1.5V。于是，发光晶闸管L1由于点亮信号为″Le″(-3V＜”Le”≤-1.5V)而导通从而点亮(发光)。
即，由于在第十一示例性实施例中取消了设置在写入晶闸管M的栅极端子Gm和发光晶闸管L的栅极端子Gl间的连接二极管Dz和电源线电阻Rgz，因此发光晶闸管L的阈值电压变换至更高的电平。为此，为″L″的点亮信号(和)已经改变为″Le″(-3V＜”Le”≤-1.5V)。
其他操作类似于第八示例性实施例中的操作，故省略了详细描述。
在第十一示例性实施例中，为了驱动发光装置65，需要三个电位″H″、″L″和″Le″。然而，在第十一示例性实施例中，不需要连接二极管Dz和电源线电阻Rgz，从而可以减少发光芯片C的衬底80的尺寸(大小)。
(第十二示例性实施例)
在第十二示例性实施例中，发光芯片C的构造相比于第八示例性实施例的有所改变。
图33是用于说明根据第十二示例性实施例的发光芯片C(发光芯片Ca1至Ca20以及发光芯片Cb1至Cb20)的电路构造的等效电路图。
在第十二示例性实施例中，将pn结二极管用于连接二极管Dy和写入晶闸管M。
第十二示例性实施例通过以用作二极管逻辑的肖特基连接二极管SDy1、SDy2、SDy3、...代替第八示例性实施例的连接二极管Dy1、Dy2、Dy3、...，以及以用作二极管逻辑的肖特基连接二极管SDz1、SDz2、SDz3、...代替第八示例性实施例的写入晶闸管M1、M2、M3、...来构造。发光芯片C的构造也相应地改变。
此处，类似于第八示例性实施例，利用发光芯片Ca1作为实例来描述发光芯片C。对与第八示例性实施例类似的那些部件标以相同的参考标号，并省略了所述类似部件的详细描述。
在发光芯片Ca1(C)中，发光晶闸管阵列、传递晶闸管阵列、耦合二极管Dx、电源线电阻Rgx、启动二极管Dx0、限流电阻R1、和限流电阻R2类似于第八示例性实施例中的那些部件。
发光芯片Ca1(C)包括：肖特基连接二极管SDy1、SDy2、SDy3、...(其作为第二电气部件的一个实例)，其分别位于发光晶闸管L1、L2、L3、...和传递晶闸管T1、T2、T3、...之间。发光芯片Ca1(C)还包括肖特基连接二极管SDz1、SDz2、SDz3、...(其作为第三电气部件的一个实例)。
发光芯片Ca1(C)还包括写入电阻SRgy1、SRgy2、SRgy3、...(其作为第三电气部件的一个实例)。
发光芯片Ca1(C)包括一个启动二极管Dx0。
当不对肖特基连接二极管SDy1、SDy2、SDy3、...，肖特基连接二极管SDz1、SDz2、SDz3、...，以及写入电阻SRgy1、SRgy2、SRgy3、...单独进行区分时，将它们分别称为肖特基连接二极管SDy、肖特基连接二极管SDz、和写入电阻SRgy。
即，第二电气部件可以是第一示例性实施例中的连接电阻Ra，或者可以是第十二示例性实施例中的肖特基连接二极管SDy。此外，第三电气部件可以是第一示例性实施例中的肖特基写入二极管SDw、肖特基使能二极管SDe，或者可以是第四示例性实施例中的写入电阻Rw、使能电阻Re，或者可以是第十二示例性实施例中的肖特基连接二极管SDz、写入电阻SRgy。
接下来，描述发光芯片Ca1(C)中各元件之间的电气连接。
由于传递晶闸管T、耦合二极管Dx、启动二极管Dx0、限流电阻R1、和限流电阻R2类似于第八示例性实施例中的这些部件，从而省略这些部件的详细描述。
发光晶闸管L1、L2、L3、...的阴极端子连接至点亮信号线75。点亮信号线75连接至作为点亮信号的输入端子的端子。点亮信号线204a(见图21B)连接至端子，从而点亮信号被发送至端子。
传递晶闸管T的栅极端子Gt经由各肖特基连接二极管SDy逐一连接至发光晶闸管L的栅极端子Gl。肖特基连接二极管SDy的阴极端子连接至传递晶闸管T的栅极端子Gt，而肖特基连接二极管SDy的阳极端子连接至发光晶闸管L的栅极端子Gl。
发光晶闸管L的栅极端子Gl经由各写入电阻SRgy连接至使能信号线76。
此外，发光晶闸管L的栅极端子Gl经由各肖特基连接二极管SDz连接至写入信号线74。肖特基连接二极管SDz的阳极端子连接至栅极端子Gl，且其阴极端子连接至写入信号线74。
图34A和图34B是根据第十二示例性实施例的发光芯片Ca1(C)的布局平面视图和截面视图。图34A是发光芯片Ca1(C)的布局平面视图，并示出了集中于发光晶闸管L1至L4和传递晶闸管T1至T4的部分。图34B是从图34A中所示的线XXXIVB-XXXIVB取的截面图。从而，图34B按照图中从下到上的顺序示出了发光晶闸管L1，肖特基连接二极管SDz1、SDy1，写入电阻SRgy1，耦合二极管Dx1，传递晶闸管T1。在图34A和图34B中，以各元件和各端子本身的名称来表示它们。
在图34A中，以实线示出了除电源线71和使能信号线76以外的连接在各元件之间的配线。在图34B中，省略了连接在各元件间的配线。
对与图24A和图24B所示的第八示例性实施例类似的那些部件标以相同的参考标号，并省略了所述类似部件的详细描述。从而省略了图24A和图24B所示的第八示例性实施例中的第二岛142和第八岛148。在第十二示例性实施例中，写入电阻SRgy形成在第九岛149上。
如图34A所示，发光晶闸管L1包括在第一岛141中。第三岛143包括从图34A的一侧延伸到另一侧的主干，和从图34A所示的主干产生的多个分支。主干包括电源线71，而分支包括电源线电阻Rgx。第四岛144包括传递晶闸管T1和耦合二极管Dx1。
第五岛145包括启动二极管Dx0。第六岛146包括限流电阻R1，第七岛147包括限流电阻R2。
第九岛149类似于图34A所示的第三岛143而包括从图34A的一侧延伸到另一侧的主干，和从该主干产生的多个分支。主干包括使能信号线76，而分支包括写入电阻SRgy。
在发光芯片Ca1(C)中，并行形成类似于第一岛141、第四岛144的各岛。这些岛以类似于第一岛141和第四岛144的方式包括发光晶闸管L2、L3、L4、...和传递晶闸管T2、T3、T4、...。省略了这些部件的描述。
此外，衬底80的背面包括作为Vsub端子的背面电极85。
下面参照图34A和图34B进一步详细描述第一岛141和第九岛149。
第一岛141所包括的发光晶闸管L1具有作为衬底80的阳极端子、作为形成在n型第四半导体层84的区111上的n型欧姆电极121的阴极端子、以及作为形成在通过蚀刻去除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极的栅极端子Gl1。光从n型第四半导体层84的区111上除了n型欧姆电极121部分以外的表面发出。
第一岛141所包括的肖特基连接二极管SDy1和SDz1各自具有作为形成在通过蚀刻去除n型第四半导体层84后露出的p型第三半导体层83上的肖特基电极151和152的阴极端子、以及各自具有作为p型第三半导体层83的阳极端子。即，当使得p型第三半导体层83的电位高于肖特基电子151和152的电位时，就产生正向偏压从而引起电流流动，反之就产生反向偏压从而阻止了电流流动。
第九岛149所包括的写入电阻SRgy形成在形成于p型第三半导体层83上的两个p型欧姆电极134和135之间。p型欧姆电极134和135之间的p型第三半导体层83用作电阻。
下面描述图34A中各元件间的连接关系。仅描述与图24A和图24B所示的第八示例性实施例不同的连接关系。
作为第一岛141的发光晶闸管L1的栅极端子Gl1的p型欧姆电极131连接至第九岛149的写入电阻SRgy1的p型欧姆电极134。写入电阻SRgy1的p型欧姆电极135限定了使能信号线76，并连接至端子。
第一岛141的肖特基连接二极管SDz1的肖特基电极151连接至写入信号线74。写入信号线74连接至端子。
第一岛141的肖特基连接二极管SDy1的肖特基电极152连接至电源线电阻Rgx1的p型欧姆电极(无参考标号)，并连接至作为第四岛144所包括的传递晶闸管T1的栅极端子Gt1的p型欧姆电极(无参考标号)。电源线电阻Rgx1的p型欧姆电极133限定电源线71，并连接至Vga端子。
其他连接关系类似于利用图24A和图24B描述的第八示例性实施例的那些连接关系。
以此方式，形成了图33所示的发光芯片Ca1(C)的电路构造。
由于如图34A和图34B所示，未使用第八示例性实施例中的第二岛142(见图24A和图24B)，因此可以减小发光芯片C的衬底80的尺寸(大小)。
接下来，描述发光装置65的操作。
图35是用于说明第十二示例性实施例中的发光芯片C的操作的时序图。再一次，类似于第八示例性实施例，将发光芯片C分成发光芯片组#a和#b。
图35示出了用于说明发光芯片级#1(发光芯片Ca1和Cb1)、发光芯片级#2(发光芯片Ca2和Cb2)、发光芯片级#3(发光芯片Ca3和Cb3)的操作的时序图。图25示出了控制是否点亮每个发光芯片C中的四个发光晶闸管L1至L4的操作的时序图。
类似于图25所示的第八示例性实施例，对于发光芯片级#1(发光芯片Ca1和Cb1)，假设点亮各发光晶闸管L1至L4。对于发光芯片级#2(发光芯片Ca2和Cb2)，假设点亮发光芯片Ca2的发光晶闸管L2、L3、L4，以及发光芯片Cb2的发光晶闸管L1、L3、L4。发光芯片Ca2的发光晶闸管L1和发光芯片Cb2的发光晶闸管L2被设置为保持熄灭。对于发光芯片级#3(发光芯片Ca3和Cb3)，假设点亮各发光晶闸管L1至L4，并且写入信号的发送时刻与写入信号的发送时刻错开。
下面，省略与第八示例性实施例相似的那些部分的详细描述，而描述与肖特基连接二极管SDy1和肖特基连接二极管SDz1相关的操作。
在第十二示例性实施例中，使能信号(和)和写入信号的″H″和″L″相对于第八示例性实施例(见图25)中的信号具有相反的关系。
即，使能信号在时间点a为″L″(-3.3V)，并在时间点d从″L″变换为″H″(0V)。然后，在时间点h，使能信号从″H″变换为″L″。后面为类似的操作模式。
写入信号在时间点a为″L″(-3.3V)，并在时间点e从″L″变换为″H″(0V)。在时间点f，写入信号从″H″变换为″L″。后面为类似的操作模式。
对于点亮信号(和)，第八示例性实施例中的″L″(-3.3V)被设置为″Ls″(-2.5V＜″Ls″≤-1.5V)。
现在，参照图33利用图35的时序图来描述发光芯片Ca1和Cb1的操作。仅描述与第八示例性实施例中不同的操作。对每个时间点所标的参考标号与第八示例性实施例中的相同。
假设在由GaAs、GaAlAs、...制成的p型半导体层83中形成肖特基结，以及肖特基结的正向电位Vs为0.5V。
(1)时间点a
<发光装置65>
在图35所示的时序图中的时间点a，信号产生电路110的使能信号产生部件130a将使能信号设置为″L″(-3.3V)，而其使能信号产生部件130b将使能信号设置为″L″(-3.3V)。于是，使能信号线203a和203b被设置为″L″(-3.3V)(见图21B)。相应地，每个发光芯片C的端子都被设置为″L″(见图33)。
信号产生电路110的写入信号产生部件150将写入信号至设置成″L″。于是，写入信号线205至224被设置成″L″(见图21B)。相应地，每个发光芯片C的端子都被设置成″L″(见图33)。
<发光芯片Ca1>
由于被设置为″L″(-3.3V)，因此发光晶闸管L的栅极端子Gl(肖特基连接二极管SDz和SDy的阳极端子)的电位被设置为″L″。
由于端子都被设置成″L″，因此肖特基连接二极管SDz的阴极端子也被设置成″L″。即，肖特基连接二极管SDz的阳极端子和阴极端子的电位都为″L″。
另一方面，由于传递晶闸管T1的栅极端子Gt1的电位如第八示例性实施例所述为-1.5V，因此肖特基连接二极管SDy1的阴极端子变为-1.5V。从而，肖特基连接二极管SDy1反向偏置。由于传递晶闸管T2的栅极端子Gt2的电位为-3V，因此肖特基连接二极管SDy2也反向偏置。由于每个晶闸管Tn(n≥3)的栅极端子Gt的电位为″L″，因此每个肖特基连接二极管SDyn(n≥3)的阴极端子也为″L″。即，每个肖特基连接二极管SDyn(n≥3)的阳极端子和阴极端子的电位都为″L″。
即，由于肖特基连接二极管SDy和SDz处于反向偏置状态或阳极端子和阴极端子都具有相同的电位，因此栅极端子Gl的电位不受影响。从而，栅极端子Gl变为″L″(-3.3V)，从而发光晶闸管L的阈值电压变为-4.8V。
<发光芯片Cb1>
由于发光芯片Cb1的操作与发光芯片Ca1的操作相同，故省略其描述。
(2)时间点b
在时间点b，发送至发光芯片组#a的第一传递信号从″H″(0V)变换为″L″(-3.3V)。相应地，发光装置65进入操作状态。
<发光芯片Ca1>
传递晶闸管T1导通，从而栅极端子Gt1(肖特基连接二极管SDy1的阴极端子)的电位被设置为″H″(0V)。由于肖特基连接二极管SDy1的阳极端子(栅极端子Gl1)已经为″L″(-3.3V)，因此肖特基连接二极管SDy1保持反向偏置状态。
尽管栅极端子Gt2(肖特基连接二极管SDy2的阴极端子)的电位变为-1.5V，阳极端子(栅极端子Gl2)类似于肖特基二极管SDy1已经为″L″(-3.3V)，因此肖特基连接二极管SDy2保持反向偏置状态。从而，栅极端子Gl1的电位保持在″L″(-3.3V)。尽管栅极端子Gt3的电位改变，但是肖特基连接二极管SDy3也保持反向偏置状态。因此，所有的栅极端子Gl都保持在″L″(-3.3V)。因此，每个发光晶闸管L的阈值电压都保持在-4.8V。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持发光芯片Cb1的初始状态。
(3)时间点c
在时间点c，发送至发光芯片组#a的点亮信号从″H″(0V)变换至″Ls″(-2.5V＜″Ls″≤-1.5V)。
<发光芯片Ca1>
由于发光晶闸管L的阈值电压为-4.8V，因此发光晶闸管L不点亮(发光)。从而，恰在时间点c之后只有传递晶闸管T1处于ON状态。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持发光芯片Cb1的初始状态。
(4)时间点d
在时间点d，发送至发光芯片组#a的使能信号从″L″(-3.3V)变换至″H″(0V)。
<发光芯片Ca1>
栅极端子Gl的电位开始从″L″变换为″H″。另一方面，肖特基连接二极管SDz的阴极端子连接至处于″L″的写入信号线74。从而，肖特基连接二极管SDz随着栅极端子Gl的电位改变而变换至正向偏置。于是，栅极端子Gl的电位变为-2.8V，该电位由写入信号线74的电位″L″(-3.3V)减去由于正向偏置的肖特基连接二极管SDz造成的肖特基结的正向电位Vs(0.5V)得到。
另一方面，由于栅极端子Gt1的电位为0V，且栅极端子Gt2的电位为-1.5V，因此肖特基连接二极管SDy1和SDy2处于反向偏置状态。由于栅极端子Gt3的电位为-3V，且每个栅极端子Gtn(n≥3)的电位为″L″(-3.3V)，因此每个栅极端子Gln(n≥3)的电位(-2.8V)和″L″之差在绝对值上小于肖特基结的正向电位Vs(0.5V)。从而，栅极端子Gl的电位不受肖特基连接二极管SDy的影响。
如上所述，栅极端子Gl的电位在时间点d变为-2.8V。然而，发光晶闸管L的阈值电压为-4.3V。因此，即使点亮信号为″Ls″(-2.5V＜″Ls″≤-1.5V)，发光晶闸管L也不会导通，从而不会点亮(不会发光)。
<发光芯片Cb1>
由于发送至发光芯片Cb1所属的发光芯片组#b的信号未改变，因此保持发光芯片Cb1的初始状态。
(5)时间点e
在时间点e，发送至发光芯片组#a的发光芯片Ca1和发光芯片组#b的发光芯片Cb1所属的发光芯片级#1的写入信号从″L″(-3.3V)变换至″H″(0V)。
<发光芯片Ca1>
当将写入信号设置为″H″且将写入信号线74的电位设置成″H″时，连接至写入信号线74的肖特基连接二极管SDz1的阴极端子被设置成″H″。在该时间点，肖特基连接二极管SDy1的阴极端子(Gt1)为″H″(0V)。此外，肖特基连接二极管SDz的阳极端子经由写入电阻SRgy1连接至处于″H″的使能信号线76。从而，发光晶闸管L1的栅极端子Gl1变为″H″(0V)。相应地，发光晶闸管L1的阈值电压变为-1.5V，从而发光晶闸管L1由于点亮信号线75为″Ls″(-2.5V＜″Ls″≤-1.5V)而导通，从而点亮(发光)。
另一方面，栅极端子Gt2的电位已经为-1.5V。从而，写入信号线74的电位变为″H″(0V)，并且栅极端子Gl2开始从-2.8V向″H″变化，在达到-1V时，肖特基连接二极管SDy2变为正向偏置，从而栅极端子Gl2的电位被设置为-1V。从而，发光晶闸管L2的阈值电压被设置为-2.5V。由于点亮信号线75为″Ls″(-2.5V＜″Ls″≤-1.5V)，因此发光晶闸管L2不会导通，从而不会点亮(不发光)。
类似地，栅极端子Gt3的电位已经为-3V。从而，写入信号线74的电位变为″H″(0V)，并且栅极端子Gl3开始从-2.8V向″H″变化，在达到-2.5V时，肖特基连接二极管SDy3变为正向偏置，从而栅极端子Gl3的电位保持在-2.5V。从而，发光晶闸管L3的阈值电压被设置为-4V。由于点亮信号线75为″Ls″(-2.5V＜″Ls″≤-1.5V)，因此发光晶闸管L3不会导通，从而不会点亮(不发光)。
类似地，每个栅极端子Gtn(n≥4)的电位都已经为-3.3V，因此每个栅极端子Gln(n≥4)的电位都保持在-2.8V。从而，由于每个发光晶闸管Ln(n≥4)的阈值电压为-4.3V，从而每个发光晶闸管Ln(n≥4)不会导通，从而不会点亮(不会发光)。
因此，恰在时间点e之后，传递晶闸管T1和发光晶闸管L1处于ON状态。
<发光芯片Cb1>
如上所述，在时间点e，写入信号从″L″(-3.3V)变换至″H″(0V)。然而，使能信号保持在″L″(-3.3V)。
肖特基连接二极管SDz的阳极端子经由写入电阻SRgy1连接至处于″L″的使能信号线76，而肖特基连接二极管SDz的阴极端子连接至已被设置为″H″的写入信号线74。从而，肖特基连接二极管SDz变为反向偏置，从而栅极端子Gl不受写入信号(写入信号线74)已经从″L″变换至″H″的事件的影响。
从而，发光晶闸管L的阈值电压保持在-4.8V。
在时间点e，点亮信号保持在″H″状态。从而，发光晶闸管L不管其阈值电压如何都不导通，从而不点亮(不发光)。
然而，即使点亮信号被设置为″Ls″(-2.5V＜″Ls″≤-1.5V)，阈值电压也类似于如上所述发光芯片Ca1在时间点k的状态而保持-4.8V。从而，发光晶闸管L不管其阈值电压如何都不导通，从而不点亮(不发光)。
随后的操作是对根据第八示例性实施例的操作、以及上述肖特基连接二极管SDy和SDz的操作的重复。从而，省略了随后操作的描述。
如上所述，在第十二示例性实施例中，通过将使能信号和写入信号都设置成″H″状态，使得经由肖特基连接二极管SDy连接至处于ON状态的传递晶闸管T的发光晶闸管L会导通，从而点亮(发光)。
即，在使能信号为″H″的发光芯片C中，通过使写入信号从″L″变换至″H″而使得发光晶闸管L能够点亮(发光)。即，使能信号将发光晶闸管L设置为半选中状态。
另一方面，如果使能信号为″L″，则即使写入信号从″L″变换至″H″也防止了发光晶闸管L被点亮(使其发光)。
因此，将多个发光芯片C分成多个发光芯片组，同时将属于每个发光芯片组的发光芯片C归入多个发光芯片级。然后将一组信号(第一传递信号第二传递信号使能信号和点亮信号)共同发送至每个发光芯片级。此处，将使能信号设置为″H″的时刻对于每个发光芯片组都不同，并将该信号发送至各发光芯片组。发光装置65可以通过对应于使能信号为″H″的时刻，向发光芯片级发送写入信号的″H″时间间隔来进行驱动。
从而，为每个发光芯片组共同设置了用于点亮(发光)的大电流流过的点亮信号线204，从而可抑制配线的数量。通过减少流过大电流的配线的数量，可以减小发光装置65的电路板62的尺寸(大小)。
(第十三示例性实施例)
在第八示例性实施例中，将40个发光芯片C分成了包括20个发光芯片Ca1至Ca20的发光芯片组#a和包括20个发光芯片Cb1至Cb20的发光芯片组#b，以及分成了20个发光芯片级(#1至#20)，每一个发光芯片级都包括属于发光芯片组#a的一个发光芯片C和属于发光芯片组#b的另一个发光芯片C，以形成每个发光芯片级。
在第十三示例性实施例中，40个发光芯片C(发光芯片C1至C40)被分成了多个发光芯片层(根据第十三示例性实施例为#L1、#L2和#L3)，并且将第八示例性实施例应用于每个发光芯片层。即，在每个发光芯片层中，提供了发光芯片组#a和#b，同时每个发光芯片级都包括分别属于发光芯片组#a和#b的两个发光芯片C(见如下所述的图39)。
下面，对与第八示例性实施例类似的那些部件标以相同的参考标号，并省略了所述类似部件的详细描述。
图36是示出根据第十三示例性实施例的发光芯片C的构造的示意图。
发光芯片C包括多个输入端子(Vga端子、端子、端子、端子、端子、端子和端子)，这些输入端子是处于衬底80的长边方向上的两端部的用于接收各种控制信号的多个焊盘。这些输入端子按照Vga端子、端子、端子、端子的顺序从衬底80的一端开始设置，以及按照端子、端子和端子的顺序从衬底80的另一端开始设置。发光元件阵列102设置在端子和端子之间。
图37是示出根据第十三示例性实施例的发光装置65的信号产生电路110的构造以及电路板62上的配线构造。图37示出了发光芯片C1至C10部分。
信号产生电路110包括：第一传递信号产生部件120，其发送第一传递信号和第二传递信号使能信号产生部件130，其发送使能信号和使能信号点亮信号产生部件140，其发送点亮信号至以及写入信号产生部件150，其发送写入信号至
发光芯片C(发光芯片C1至C40)以交错方式布置，从而奇数编号的发光芯片C1、C3、C5、...，和偶数编号的发光芯片C2、C4、C6、...彼此相对。发光芯片C(发光芯片C1至C40)被布置为发光芯片C的各发光元件沿第一扫描方向以预定间隔排列。
下面描述连接信号产生电路110和发光芯片C(发光芯片C1至C40)的配线。
电路板62包括第一传递信号线201和第二传递信号线202，其分别用于将第一传递信号和第二传递信号从信号产生电路110的传递信号产生部件120发送至发光芯片C(发光芯片C1至C40)的和端子。第一传递信号和第二传递信号被共同(并行)发送至发光芯片C(发光芯片C1至C40)。
电路板62包括使能信号线203a至203e，其分别将使能信号 从信号产生电路110的使能信号产生部件130发送至发光芯片C(发光芯片C1至C40)的和端子。使能信号和被发送至端子，而使能信号被发送至端子。
电路板62包括点亮信号线204a至204f，其用于将点亮信号 从点亮信号产生部件140经由各限流电阻RI发送至发光芯片C(发光芯片C1至C40)的端子。
电路板62包括写入信号线205至211，其用于将写入信号至从信号产生电路110的写入信号产生部件150发送至发光芯片C(发光芯片C1至C40)的端子。
图38是示出发光芯片C(发光芯片C1至C40)和待发送的使能信号写入信号至以及点亮信号间的关系的示意图。图37所示的电路板62上的配线构造根据图38所示的关系来提供。
例如，发光芯片C1的端子连接至使能信号线203a，以发送使能信号端子连接至使能信号线203c，以发送使能信号端子连接至写入信号线205以发送写入信号端子连接至点亮信号线224a以发送点亮信号其他发光芯片C2至C40与各信号具有类似的关系。
图39是示出根据第十三示例性实施例的被布置为矩阵形式中的各元素的发光装置65的各发光芯片C的示意图。
图39中，发光芯片C(发光芯片C1至C40)被布置为(2×7)×3矩阵形式中的各元素。图39示出了发光芯片C(发光芯片C1至C40)与使能信号写入信号至以及点亮信号间的关系。
此处，发光芯片层#L1由14个发光芯片C1、C2、C7、C8、C13、C14、C19、C20、C25、C26、C31、C32、C37、C38定义，且发光芯片组#a包括上述发光芯片中的七个C1、C7、C13、C19、C25、C31、C37，以及发光芯片组#b包括剩余的七个发光芯片C2、C8、C14、C20、C26、C32、C38。发光芯片级(#1至#7)中每一个都包括属于发光芯片组#a的一个发光芯片，和属于发光芯片组#b的另一个发光芯片。例如，发光芯片级#1包括发光芯片C1和C2。
此外，发光芯片层#L2由14个发光芯片C3、C4、C9、C10、C15、C16、C21、C22、C27、C28、C33、C34、C39、C40定义，且发光芯片组#a包括上述发光芯片中的七个C3、C9、C15、C21、C27、C33、C39，以及发光芯片组#b包括剩余的七个发光芯片C4、C10、C16、C22、C28、C34、C40。发光芯片级(#1至#7)中每一个都包括属于发光芯片组#a的一个发光芯片，和属于发光芯片组#b的另一个发光芯片。
此外，发光芯片层#L3由12个发光芯片C5、C6、C11、C12、C17、C18、C23、C24、C29、C30、C35、C36定义，且发光芯片组#a包括上述发光芯片中的六个C5、C11、C17、C23、C29、C35，以及发光芯片组#b包括剩余的六个发光芯片C6、C12、C18、C24、C30、C36。发光芯片级(#1至#6)中每一个都包括属于发光芯片组#a的一个发光芯片，和属于发光芯片组#b的另一个发光芯片。发光芯片层#L3不包括发光芯片级#7。
即，在第十三示例性实施例中，发光芯片层#L1至#L3均包括第八示例性实施例中所示的发光芯片组#a和#b。
类似于第八示例性实施例，对于所有发光芯片层#L1至#L3，将被发送至发光芯片C(发光芯片C1至C40)中每一个发光芯片的端子的使能信号和共同发送至发光芯片组#a所包含的发光芯片C和发光芯片组#b所包含的发光芯片C。
类似于第八示例性实施例，对于所有发光芯片层#L1至#L3，分别将被发送至发光芯片C(发光芯片C1至C40)中每一个发光芯片的端子的写入信号至共同发送至发光芯片级(#1至#7)，每个发光芯片级都包括发光芯片组#a所包含的一个发光芯片C和发光芯片组#b所包含的另一个发光芯片C。
对于所有的层，共同地将点亮信号分别发送至发光芯片层#L1的发光芯片组#a和#b的端子、将点亮信号分别发送至发光芯片层#L2的发光芯片组#a和#b的端子，以及将点亮信号分别发送至发光芯片层#L3的发光芯片组#a和#b的端子。
使能信号分别被共同发送至发光芯片层#L1至#L3所包括的发光芯片C的端子。即，使能信号 分别是选择(指定)发光芯片层#L1至#L3的信号。
从上述的配线构造可以看出，对于发光芯片层#L1至#L3中的每一层可以不区分发光芯片组#a和#b，但是对于所有的发光芯片层#L1至#L3可以定义发光芯片组#a和#b。类似的论述可应用于发光芯片级#1至#7。
此处，描述根据第十三示例性实施例的发光装置65的电路板62的配线数量。
如图37所示，第十三示例性实施例包括电源线200a和200b、第一传递信号线201、第二传递信号线202、使能信号线203a至203e、写入信号线205至211、以及点亮信号线204a至204f，从而配线的总数为二十二条。因此，该数量为未采用第十三示例性实施例情况的四十四条的1/2。
如上所述，在第八示例性实施例中，可以考虑将发光芯片C布置为图22所示的二维配线构造。相比于此，在第十三示例性实施例中，可以考虑将发光芯片C布置成三维配线构造。
图40是用于说明根据第十三示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。此处，利用发光芯片C1作为实例来描述发光芯片C。现在，在图40中，将发光芯片C表示为发光芯片C1(C)。与图36不同，在图40中，各输入端子(Vga、和端子)在图40的左侧示出。
图40中的发光芯片C1(C)等效于用肖特基使能二极管SDe11和SDe12来代替肖特基使能二极管SDe1的图6所示的第一示例性实施例的发光芯片C1(C)。
肖特基使能二极管SDe11的阴极端子连接至使能信号线76a，肖特基使能二极管SDe12的阴极端子连接至使能信号线76b。使能信号线76a连接至端子，而使能信号线76b连接至端子。
根据第十三示例性实施例，利用写入信号使能信号和栅极端子Gt来选择发光芯片C。因此，每个发光芯片C都需要具有4个输入端的AND功能。
利用图40中所示的以点划线圈起来的连接电阻Ra1、肖特基写入二极管SDw1、肖特基使能二极管SDe11、和肖特基使能二极管SDe12来描述4-输入AND电路AND5。
在4-输入AND电路AND5中，连接电阻Ra1的一个端子O连接至肖特基写入二极管SDw1的阳极端子，并连接至肖特基使能二极管SDe11和肖特基使能二极管SDe12的阳极端子。连接电阻Ra1的另一端子X连接至传递晶闸管T1的栅极端子Gt1。肖特基写入二极管SDw1的阴极端子Y连接至写入信号线74，肖特基使能二极管SDe11的阴极端子W连接至使能信号线76a，以及肖特基使能二极管SDe21的阴极端子Z连接至使能信号线76b。
在其他栅极端子Gt2、Gt3、Gt4、...和栅极端子Gl2、Gl3、Gl4、...之间分别设置相似的4-输入AND电路AND5。
端子X、端子Y、和端子Z用作输入端子，而端子O用作输出端子。当将端子X处的电位Gt(X)、端子Y处的电位端子W处的电位以及端子Z处的电位都设置为″H″(0V)时，4-输入AND电路AND5在端子O处输出为″H″(0V)的电位Gl(O)。从而，当发光晶闸管L的阈值电压被设置为-1.5V，且点亮信号(对于发光芯片C1为)为″L″(-3.3V)，发光晶闸管L导通从而点亮(发光)。
从而，4-输入AND电路AND5用作具有4个输入端的AND电路。
由于发光装置65和发光芯片C1(C)与第一示例性实施例中所述的发光装置65和发光芯片C1(C)类似地进行操作，因此省略其描述。
此处，发光芯片C被布置为三维配线构造，但是也可以布置为更高维数的配线构造。
(第十四示例性实施例)
第十四示例性实施例具有与第八示例性实施例不同的发光装置65的信号产生电路110的构造以及电路板62上的不同配线构造。
图41是示出根据第十四示例性实施例的发光装置65的信号产生电路110的构造及电路板62上的配线构造的示意图。发光芯片C的构造与第八示例性实施例(见图21A和图23)中的相同。图41示出了发光芯片Ca1至Ca5和发光芯片Cb1至Cb5的部分。
下面，主要描述第十四示例性实施例中与第八示例性实施例不同的那些部件，并对与第八示例性实施例类似的部件标以相同的参考标号，并省略这些类似部件的详细描述。
信号产生电路110包括取代第八示例性实施例中的点亮信号产生部件140(图21B中的点亮信号产生部件140a和140b)的熄灭信号产生部件170a，其发送熄灭信号以及熄灭信号产生部件170b，其发送熄灭信号此处，将熄灭信号产生部件170a和170b统称为熄灭信号产生部件170。当不单独进行区分时，将熄灭信号和称作熄灭信号
电路板62包括电源线200c，其经由限流电阻RI向发光芯片组#a(发光芯片Ca1至Ca20)的发光芯片C的端子提供电源电位Vga。类似地，电路板62包括电源线200d，其经由限流电阻RI向发光芯片组#b(发光芯片Cb1至Cb20)的发光芯片C的端子提供电源电位Vga。
电路板62包括熄灭信号线240a，其将熄灭信号从熄灭信号产生部件170a提供给包括在发光芯片组#a(发光芯片Ca1至Ca20)中的发光芯片C的端子。电路板62还包括熄灭信号线240b，其将熄灭信号从熄灭信号产生部件170b提供给包括在发光芯片组#b(发光芯片Cb1至Cb20)中的发光芯片C的端子。熄灭信号线240a和240b经由各二极管Di连接在发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)和限流电阻RI之间。各二极管Di的阴极端子分别连接至发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)的端子，以及各二极管Di的阳极端子连接至熄灭信号产生部件170a和170b，从而电流可以从熄灭信号产生部件170a和170b流向发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)的端子。
图42是用于说明根据第十四示例性实施例的发光芯片C的操作的时序图。
除分别以熄灭信号代替点亮信号以外，第十四示例性实施例的时序图就等同于图25所示的第八示例性实施例中的时序图。时序图的其他部分与第八示例性实施例中的相同。因此，下面描述熄灭信号和
发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子经由各限流电阻RI连接至用于提供电源电位Vga(″L″(-3.3V))的电源线200c。当熄灭信号在图42所示的时序图中的时间点c从″H″(0V)变换至″L″(-3.3V)时，二极管Di变为反向偏置。从而，发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子的电位变为电源电位Vga(″L″(-3.3V))。
当写入信号类似于第八示例性实施例在时间点e从″H″(0V)变换至″L″(-3.3V)时，发光芯片组#a的发光芯片Ca1中的写入晶闸管M1导通。相应地，栅极端子Gl1被设置为-1.5V，从而发光晶闸管L1的阈值电压被设置成-3V，因此发光晶闸管L1导通，从而点亮(发光)。随后，在时间点o，当熄灭信号从″L″(-3.3V)变换为″H″(0V)时，二极管Di变为正向偏置，从而发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)中的每一个反光芯片的端子的电位被设置为二极管Di的扩散电位。假设二极管Di由硅制成，则此时扩散电位为0.6V。从而，端子的电位为-0.6V。由于该电位在绝对值上小于发光晶闸管L要保持在ON状态的电位(-1.5V)，因此发光晶闸管L不会保持在ON状态，从而其关断，并熄灭。
此外，当熄灭信号在时间点p从″H″(0V)变换至″L″(-3.3V)时，二极管Di变为反向偏置。相应地，发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子的电位被设置为电源电位Vga(″L″(-3.3V))。
以此方式，熄灭信号以与点亮信号相同的方式操作，对于熄灭信号也是一样。
在第十四示例性实施例中，只需要熄灭信号和来控制发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)的端子的电位，而不需要其提供大的电流。从而，对于熄灭信号线240a和240b，无需使用低电阻配线。
(第十五示例性实施例)
第十五示例性实施例与第十四示例性实施例的不同之处在于发光装置65的电路板62上的配线构造。在图41所示的第十四示例性实施例中，在熄灭信号线240a、240b与发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)中的每一个发光芯片的端子之间使用了二极管Di。根据第十五示例性实施例，使用了晶体管Tr。
图43是示出根据第十五示例性实施例的发光装置65的电路板62上的配线构造的示意图。发光芯片C的构造与第八示例性实施例(见图21A和图23)相同。图43示出了发光芯片Ca1至Ca5和发光芯片Cb1至Cb5的部分。
下面，主要描述第十五示例性实施例中与第十四示例性实施例中不同的那些部件，对与第十四示例性实施例相似的部件标以相同的参考标号，并省略这些相似部件的详细描述。
电路板62的熄灭信号线240a和240b经由各晶体管Tr连接在发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)的端子与限流电阻RI之间。例如，晶体管Tr是pnp型。晶体管Tr的基极端子连接至熄灭信号线240a或240b。晶体管Tr的集电极端子连接至连接在限流电阻RI和发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)中的每一个发光芯片的端子之间的部分。为晶体管Tr的发射极提供″H″(0V)的基准电位Vsub。
图44是用于说明根据第十五示例性实施例的发光芯片C的操作的时序图。
除了熄灭信号的″H″(0V)和″L″(-3.3V)相互反转外，第十五示例性实施例的时序图等同于图42所示的第十四示例性实施例的。该时序图的其他部分与第八示例性实施例的相同。从而，下面描述熄灭信号和
发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子经由各限流电阻RI连接至用于提供电源电位Vga(″L″(-3.3V))的电源线200c。当熄灭信号在图44所示的时序图中的时间点c从″L″(-3.3V)变换至″H″(0V)时，晶体管Tr由于其发射极和基极端子(的电位)为″H″(0V)而变为OFF状态。从而，发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子的电位变为电源电位Vga(″L″(-3.3V))。
当写入信号在时间点e从″H″(0V)变换至″L″(-3.3V)时，发光芯片组#a的发光芯片Ca1中的写入晶闸管M1导通。相应地，发光芯片组#a的发光芯片Ca1的栅极端子Gl1被设置为-1.5V，从而发光芯片组#a的发光芯片Ca1的发光晶闸管L1的阈值电压被设置成-3V，因此发光晶闸管L1导通，从而点亮(发光)。
随后，当熄灭信号在时间点o从″H″(0V)变换为″L″(-3.3V)时，晶体管Tr的发射极端子和基极端子之间的部分变为正向偏置，从而晶体管Tr变为ON状态。相应地，晶体管Tr的集电极端子的电位变为发射极端子的电位，即，基准电位Vsub(″H″(0V))。发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)中的每一个发光芯片的端子的电位变为″H″(0V)，从而已经处于ON状态的发光晶闸管L1在其阳极端子和阴极端子上具有相同的电位，从而其关断，并熄灭。
当熄灭信号在时间点p从″L″(-3.3V)变换至″H″(0V)时，晶体管Tr变为OFF状态。相应地，发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)中的每一个发光芯片的端子的电位变为电源电位Vga(″L″(-3.3V))。
以此方式，熄灭信号以与点亮信号相同的方式操作，对于熄灭信号也是一样。
在第十五示例性实施例中，熄灭信号和被发送至晶体管Tr的基极端子，以及仅需这些熄灭信号来将晶体管Tr从ON状态变换为OFF状态，而不需要其提供大电流。因此，对于熄灭信号线240a和240b，无需使用低电阻配线。
(第十六示例性实施例)
第十六示例性实施例与第十五示例性实施例的不同之处在于发光装置65的电路板62上的配线构造以及发光芯片C的电路构造。
第十五示例性实施例中的发光芯片C与第八示例性实施例的(见图23)相同。根据第十六示例性实施例的发光芯片C通过在第八示例性实施例的发光芯片C中包括熄灭晶闸管RT(见稍后描述的图46)来构造。
图45A和图45B是示出根据第十六示例性实施例的发光芯片C的构造、发光装置65的信号产生电路110的构造以及电路板62上的配线构造的示意图。图45A示出了发光芯片C的构造，而图45B示出了发光装置65的信号产生电路110的构造，以及电路板62上的配线构造。
如图45A所示，发光芯片C包括多个输入端子(端子、端子、Vga端子、端子、端子、端子、端子)，这些输入端子是多个焊盘。这些输入端子从衬底80的一端开始按照端子、端子、和Vga端子的顺序设置，并且从衬底80的另一端开始按照端子、端子、端子和端子的顺序设置。发光元件阵列102设置在Vga端子和端子之间。
如图45B所示，发光装置65的信号产生电路110的构造与第十四示例性实施例(见图41)的构造相同。从而，对于设置在电路板62上的配线构造，主要描述与第十四示例性实施例不同的那些部件，对与第十四示例性实施例相似的那些部件标以相同的参考标号，并省略这些相似部件的详细描述。
设置在电路板62上用于发送熄灭信号的熄灭信号线240a连接至属于发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子。设置在电路板62上用于发送熄灭信号的熄灭信号线240b连接至属于发光芯片组#b的发光芯片C(发光芯片Cb1至Cb20)的端子。
此处，可以将熄灭晶闸管RT的阳极端子、阴极端子和栅极端子分别称为第五阳极端子、第五阴极端子和第五栅极端子。
图46是用于说明根据第十六示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。此处，利用发光芯片C1作为实例来描述发光芯片C。现在，在图46中，将发光芯片C表示为发光芯片Ca1(C)。其他发光芯片Ca2至Ca20、Cb1至Cb20的构造与发光芯片Ca1的构造相同。在图46中，各输入端子尽管处于与图45中的发光芯片C的各输入端子不同的位置上，但是为了方便描述，在图46的左侧示出了各输入端子。
下面，主要描述第十六示例性实施例中与图23所示的第八示例性实施例中的发光芯片C的电路构造不同的发光芯片Ca1(C)的电路构造的部件，对与第八示例性实施例中的发光芯片C相似的那些部件标以相同的参考标号，并省略这些相似部件的详细描述。
根据第十六示例性实施例，点亮信号线75连接至发光芯片Ca1(C)中的Vga端子。尽管图46示出了两个Vga端子，但是这些端子形成了一个公共端子。
发光芯片Ca1(C)包括熄灭晶闸管RT。熄灭晶闸管RT的阳极端子连接至发光芯片Ca1(C)的衬底80。熄灭晶闸管RT的阴极端子经由熄灭电阻Rr连接至提供熄灭信号的端子。熄灭晶闸管RT的栅极端子连接至提供电源电位Vga(″L″(-3.3V))的点亮信号线75。
在第十六示例性实施例中，发光装置65根据第十五示例性实施例的图44所示的时序图操作。
作为发送熄灭信号的熄灭信号端子实例的端子连接至熄灭晶闸管RT的栅极端子。
当熄灭信号在时间点c为″H″(0V)时，熄灭晶闸管RT的阈值电压为-4.8V。尽管熄灭晶闸管RT的阴极端子连接至提供电源电位Vga(″L″(-3.3V))的点亮信号线75，熄灭晶闸管RT不导通。从而，点亮信号线75的电位保持在″L″(-3.3V)。
当写入信号在时间点e从″H″(0V)变换至″L″(-3.3V)时，写入晶闸管M1导通，于是发光晶闸管L1导通从而点亮(发光)。于是，点亮信号线75变为发光晶闸管L1的阳极端子的电位-1.5V。相应地，熄灭晶闸管RT的阈值电压变为-3V。
当熄灭信号在时间点o从″H″(0V)变换为″L″(-3.3V)时，熄灭晶闸管RT由于其阈值电压为-3V而导通。于是，连接至点亮信号线75的栅极端子的电位变为″H″(0V)。
相应地，已经处于ON状态并点亮(发光)的发光晶闸管L1关断，从而熄灭。
当熄灭信号在时间点p从″L″(-3.3V)变换至″H″(0V)时，已经处于ON状态的熄灭晶闸管RT的阳极端子和阴极端子都被设置成″H″(0V)，从而关断。于是，点亮信号线75被设置成电源电位Vga(″L″(-3.3V))。为了通过熄灭晶闸管RT的栅极端子使点亮信号线75的电位变为″H″(0V)，将熄灭电阻Rr的电阻设置成小于设置在电源线200c或200d与发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)中的每一个发光芯片的端子之间的限流电阻RI的电阻。
以此方式，熄灭信号以与点亮信号相同的方式操作，对于熄灭信号也是一样。
在第十六示例性实施例中，只需熄灭信号和使连接至发光芯片C(发光芯片Ca1至Ca20，Cb1至Cb20)中每一个发光芯片的端子的晶体管Tr导通，而无需其提供大电流。从而，对于熄灭信号线240a和240b，无需使用低电阻配线。
在第十六示例性实施例中，根据第十四示例性实施例的二极管Di或根据第十五示例性实施例的晶体管Tr未设置在电路板62上，从而使电路板62的构造变得简单。
(第十七示例性实施例)
第十七示例性实施例与第八示例性实施例的不同之处在于发光装置65的电路板62上的配线构造以及发光芯片C的电路构造。
根据第八示例性实施例的发光芯片C由设置在衬底80上的单个自扫描发光装置阵列(SLED)构成。根据第十七示例性实施例的发光芯片C由设置在衬底80上的两个自扫描发光装置阵列(SLED)(SLED-l和SLED-r)构成。
图47A和图47B是示出根据第十七示例性实施例的发光芯片C的构造、发光装置65的信号产生电路110的构造以及电路板62上的配线构造的示意图。图47A示出了发光芯片C的构造，而图47B示出了发光装置65的信号产生电路110的构造，以及电路板62上的配线构造。
如图47A所示，发光芯片C包括多个输入端子(Vga端子、端子、端子、端子、端子、端子、端子、和端子)，这些输入端子是多个焊盘。这些输入端子从衬底80的一端开始按照Vga端子、端子、端子、端子和端子的顺序设置，并且从衬底80的另一端开始按照端子、端子和端子的顺序设置。发光元件阵列102设置在端子和端子之间。
以与第八示例性实施例相似的方式，根据第十七示例性实施例的发光装置65中的发光部分63通过在电路板62上沿第一扫描方向以交错方式将20个发光芯片Ca1至Ca20(发光芯片组#a)，和20个发光芯片Cb1至Cb20(发光芯片组#b)排列成两行来构成(见图20)。
如图47B所示，发光装置65的信号产生电路110的构造类似于第八示例性实施例的构造(见图21B)。从而，对于设置在电路板62上的配线构造，主要描述与第八示例性实施例不同的那些部件，对与第八示例性实施例相似的那些部件标以相同的参考标号，并省略这些相似部件的详细描述。
点亮信号被从点亮信号产生部件140a共同发送至发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子和端子。使能信号被从使能信号产生部件130a共同发送至作为发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的控制端子实例的端子。
点亮信号被从点亮信号产生部件140b共同发送至发光芯片组#b的发光芯片C(发光芯片Cb1至Cb20)的端子和端子。使能信号被从使能信号产生部件130b共同发送至作为发光芯片组#b的发光芯片C(发光芯片Cb1至Cb20)的控制端子实例的端子。
写入信号被共同发送至作为发光芯片级#1所包括的发光芯片Ca1和Cb1的控制端子实例的端子，以及写入信号被共同发送至作为发光芯片级#1所包括的发光芯片Ca1和Cb1的控制端子实例的端子。写入信号被共同发送至作为发光芯片级#2所包括的发光芯片Ca2和Cb2的控制端子实例的端子，以及写入信号被共同发送至作为发光芯片级#2所包括的发光芯片Ca2和Cb2的控制端子实例的端子。以类似的方式，将各写入信号发送至其他的发光芯片级#3至#20。
当不单独进行区分时，将写入信号...称为写入信号以及当不单独进行区分时，将写入信号 ...称为写入信号
即，类似于第八示例性实施例，第一传递信号第二传递信号使能信号和点亮信号被共同发送至发光芯片组#a(发光芯片Ca1至Ca20)的发光芯片C。类似地，第一传递信号第二传递信号使能信号和点亮信号被共同发送至发光芯片组#b(发光芯片Cb1至Cb20)的发光芯片C。
另一方面，写入信号和被共同发送至每个发光芯片级(其包括发光芯片组#a的一个发光芯片C和发光芯片组#b的另一个发光芯片C)。
图48是用于说明根据第十七示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。在图48中，各输入端子尽管处于与图47B中的发光芯片C的各输入端子不同的位置，但是为了方便描述，在图48的左侧示出了各输入端子。
第十七示例性实施例中的自扫描发光装置阵列(SLED)与第一示例性实施例中图6所示的相同。
如图48所示，在发光芯片C中，从图48的左侧按照标号的升序设置传递晶闸管Tl1、Tl2、Tl3、...，和发光晶闸管Ll1、Ll2、Ll3、...。尽管省略了其他元件的详细描述，但是这些其他元件类似于图6所示来设置。SLED-l由这些元件构成。类似地，从图48的右侧按照标号的升序设置传递晶闸管Tr1、Tr2、Tr3、...，和发光晶闸管Lr1、Lr2、Lr3、...。尽管省略了其他元件的详细描述，但是其他元件类似于图6所示来设置。SLED-r由这些元件构成。
下面，当不单独进行区分时，将传递晶闸管Tl1、Tl2、Tl3、...和传递晶闸管Tr1、Tr2、Tr3、...称为传递晶闸管T。类似地，当不单独进行区分时，将发光晶闸管Ll1、Ll2、Ll3、...和发光晶闸管Lr1、Lr2、Lr3、...称为发光晶闸管L。
发光晶闸管L的数量可以是预定数量，例如，对于SLED-l和SLED-r中的每一个均为128。
SLED-l中的每个奇数编号的传递晶闸管T的阴极端子连接至第一传递信号线72l，以及经由限流电阻Rl1连接至图48右端所示的端子。SLED-l中的每个偶数编号的传递晶闸管T的阴极端子连接至第二传递信号线73l，以及经由限流电阻Rl2连接至图48左端所示的端子。
SLED-l的启动二极管Dxl0的阳极端子连接至第二传递信号线73l，而SLED-l的启动二极管Dxl0的阴极端子连接至传递晶闸管Tl1的栅极端子(无参考标号)。
另一方面，SLED-r中的每个奇数编号的传递晶闸管T的阴极端子连接至第一传递信号线72r，以及经由限流电阻Rr1连接至图48右端所示的端子。SLED-r中的每个偶数编号的传递晶闸管T的阴极端子连接至第二传递信号线73r，以及经由限流电阻Rr2连接至图48左端所示的端子。
SLED-r的启动二极管Dxr0的阳极端子连接至第二传递信号线73r，而SLED-r的启动二极管Dxr0的阴极端子连接至传递晶闸管Tr1的栅极端子(无参考标号)。
第一传递信号发送至端子，而第二传递信号发送至端子。即，第一传递信号和第二传递信号共同发送至SLED-l和SLED-r。
SLED-l的肖特基写入二极管SDwl1、SDwl2、SDwl3、...的阴极端子连接至写入信号线74l。写入信号线74l连接至图48左端所示的端子。
SLED-r的肖特基写入二极管SDwr1、SDwr2、SDwr3、..的阴极端子.连接至写入信号线74r。写入信号线74r连接至图48右端所示的端子。
SLED-l和SLED-r中的肖特基使能二极管SDel1、SDel2、SDel3、...和肖特基使能二极管SDer1、SDer2、SDer3、...的阴极端子连接至使能信号线76。使能信号线76连接至图48左端所示的端子。
写入信号发送至端子，而写入信号发送至端子。即，写入信号和分别发送至SLED-l和SLED-r。另一方面，使能信号被共同发送至SLED-l和SLED-r。
当不单独进行区分时，将端子和端子称为端子。
SLED-l的发光晶闸管Ll1、Ll2、Ll3、...的阴极端子连接至点亮信号线75l。点亮信号线75l连接至图48左端所示的端子。
SLED-r的发光晶闸管Lr1、Lr2、Lr3、...的阴极端子连接至点亮信号线75r。点亮信号线75r连接至图48右端所示的端子。
点亮信号被发送至发光芯片组#a的发光芯片C(发光芯片Ca1至Ca20)的端子和端子，以及点亮信号被发送至发光芯片组#b的发光芯片C(发光芯片Cb1至Cb20)的端子和端子。
图49是用于说明根据第十七示例性实施例的发光芯片C的操作的时序图。图49示出了说明发光芯片级#1(发光芯片Ca1和Cb1)的操作的时序图。
对于发光芯片Ca1的SLED-l，将发光晶闸管L1至L4都设置成被点亮，以及对于发光芯片Ca1的SLED-r，将发光晶闸管L2、L3和L4设置成被点亮。此外，对于发光芯片Cb1的SLED-l，将发光晶闸管L1至L4都设置成被点亮，以及对于发光芯片Cb1的SLED-r，将发光晶闸管L1、L3和L4设置成被点亮。
作为第十七示例性实施例的发光芯片C的SLED，使用了根据第一示例性实施例的发光芯片C的SLED。从而，如第一示例性实施例(见图8)中对于选择信号的描述，第十七示例性实施例中的使能信号和写入信号的″H″(0V)和″L″(-3.3V)彼此具有反转的关系。发光芯片C的其他操作与第八示例性实施例(见图25)的操作相同。从而，从对于第一和第八示例性实施例的描述可以理解第十七示例性实施例的发光芯片C的操作。从而，省略其详细描述。
(第十八示例性实施例)
第十八示例性实施例具有与第十七示例性实施例不同的发光装置65的电路板62上的配线构造以及发光芯片C的电路构造。
第十八示例性实施例中的发光芯片C也由设置在衬底80上的两个自扫描发光装置阵列(SLED)构成。
图50A和图50B是示出根据第十八示例性实施例的发光芯片C的构造、发光装置65的信号产生电路110的构造以及电路板62上的配线构造的示意图。图50A示出了发光芯片C的构造，而图50B示出了发光装置65的信号产生电路110的构造，以及电路板62上的配线构造。
如图50A所示，发光芯片C包括多个输入端子(Vga端子、端子、端子、端子、端子、端子、端子、和端子)，这些输入端子是多个焊盘。这些输入端子从衬底80的一端开始按照Vga端子、端子、端子、端子和端子的顺序设置，并且从从衬底80的另一端开始按照端子、端子和端子的顺序设置。发光元件阵列102设置在端子和端子之间。
即，尽管在第十七示例性实施例中设置了端子、端子和端子，但在第十八示例性实施例中设置了作为控制端子实例的端子、端子和端子。
以类似于第八示例性实施例的方式，根据第十八示例性实施例的发光装置65中的发光部分63通过在电路板62上沿第一扫描方向以交错方式将20个发光芯片Ca1至Ca20(发光芯片组#a)，和20个发光芯片Cb1至Cb20(发光芯片组#b)排列成两行构成(见图20)。
如图50B所示，与第十八和第十七示例性实施例不同，发光装置65的信号产生电路110被构造为传递信号产生部件120将第一传递信号和第二传递信号发送至所有发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)的端子和端子。
使能信号产生部件130a将使能信号共同发送至发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)的端子。使能信号产生部件130b将使能信号共同发送至发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)的端子。当不单独进行区分时，将使能信号和称作
点亮信号产生部件140a将点亮信号发送至发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)的端子，以及点亮信号产生部件140b将点亮信号发送至发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)的端子。
写入信号被发送至发光芯片Ca1的端子。类似地，写入信号被发送至发光芯片Cb1的端子。以类似的方式，写入信号至至被分别发送至发光芯片Ca2至Ca20、Cb2至Cb20的端子。
图51是用于说明根据第十八示例性实施例的作为自扫描发光装置阵列(SLED)芯片的发光芯片C的电路构造的等效电路示意图。为了便于描述，在与图50A所示的发光芯片C的构造中不同的位置处示出各输入端子。
根据第十八示例性实施例的发光芯片C与根据第十七示例性实施例的发光芯片C具有不同的配线构造。
即，SLED-l的肖特基写入二极管SDwl1、SDwl2、SDwl3、...和SLED-r的肖特基写入二极管SDwr1、SDwr2、SDwr3、...的阴极端子连接至写入信号线74。写入信号线74连接至作为图51左端所示的控制端子实例的端子。
SLED-l的肖特基使能二极管SDel1、SDel2、SDel3、...连接至使能信号线76l。使能信号线76l连接至作为图51左端所示的控制端子实例的端子。
SLED-r的肖特基使能二极管SDer1、SDer2、SDer3、...的阴极端子连接至使能信号线76r。使能信号线76r连接至作为图51右端所示的控制端子实例的端子。
其他构造与第十七示例性实施例相同。
即，在第十八示例性实施例中，SLED组#1可以由发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)中的全部SLED-l来定义，以及SLED组#r可以由发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)中的全部SLED-r来定义。
每个发光芯片C(发光芯片Ca1至Ca20，发光芯片Cb1至Cb20)中的SLED-l和SLED-r构成一个级。
图52是用于说明根据第十八示例性实施例的发光芯片C的操作的时序图。图52示出了说明属于发光芯片级#1的发光芯片Ca1(Ca1(SLED-l))的SLED-l和发光芯片Cb1(Cb1(SLED-l))的SLED-l的操作、以及属于发光芯片级#r的发光芯片Ca1(Ca1(SLED-r))的SLED-r和发光芯片Cb1(Cb1(SLED-r))的SLED-r的操作的时序图。
对于发光芯片Ca1的SLED-l，假设发光晶闸管L1至L4全部被点亮，对于发光芯片Cb1的SLED-l，假设发光晶闸管L2、L3和L4被点亮。此外，对于对于发光芯片Ca1的SLED-r，假设发光晶闸管L1至L4全部被点亮，对于发光芯片Cb1的SLED-r，假设发光晶闸管L2、L3和L4被点亮。
除分别以发光芯片组#l和#r代替发光芯片组#a和#b、以及以包括SLED-l和SLED-r的级代替发光芯片级外，根据第十八示例性实施例的发光装置65等同于第八示例性实施例的发光装置65。
从而，从对于第一和第八示例性实施例的描述可以理解图52所示的第十八示例性实施例的发光芯片C的操作。从而，省略其详细描述。
(第十九示例性实施例)
第十九示例性实施例具有与第十八示例性实施例不同的发光芯片C的电路构造。
图53是用于说明根据第十九示例性实施例的发光芯片C的电路构造的等效电路图。
根据第十八示例性实施例，如图52所示，不将使能信号和同时设置成″H″(0V)。从而，在第十九示例性实施例中，使能信号线76l和76r经由反相晶闸管IT彼此连接，从而当使能信号线之一为″H″(0V)时，另一使能信号线为″L″(-3.3V)。从而，使能信号或中任一个不被使用。相应地，或中任一个不被使用。
下面，描述图53中与图51所示的第十八示例性实施例不同的部件，对与第十八示例性实施例类似的那些部件标以相同的参考标号，并省略了这些类似部件的详细描述。
此处，反相晶闸管IT的阳极端子、阴极端子和栅极端子可以分别称作第六阳极端子、第六阴极端子和第六栅极端子。
作为控制信号线实例的使能信号线76l的一端连接至图53左端所示的端子。使能信号线76l的另一端经由电阻RK连接至反相晶闸管IT的阴极端子。
反相晶闸管IT的阳极端子连接至衬底80。
反相晶闸管IT的栅极端子经由提供电源电位Vga(″L″(-3.3V))的限流电阻RG连接至电源线71。反相晶闸管IT的栅极端子连接至作为控制信号线实例的使能信号线76r的一端。使能信号线76r的另一端未设有输入端子。
当使能信号为″H″(0V)时，使能信号线76l被设置为″H″(0V)。由于反相晶闸管IT的阴极端子的电位是为阳极端子的电位″H″(0V)，因此反相晶闸管IT处于OFF状态。于是，由于使能信号线76r经由限流电阻RG连接至电源线71，因此使能信号线76r的电位变为电源电位Vga (″L″(-3.3V))。当SLED-r的发光晶闸管Lr中的任意一个处于ON状态时，经由正向偏置的肖特基使能二极管SDer连接至使能信号线76r的反相晶闸管IT的栅极端子的电位变换为-0.5V。相应地，反相晶闸管IT的阈值电压变为-2V。
随后，当将使能信号设置为″L″(-3.3V)以将使能信号线76l的电位设置为″L″(-3.3V)时，反相晶闸管IT导通，并被设置为ON状态。于是，反相晶闸管IT的栅极端子的电位被设置为″H″(0V)，从而使能信号线76r的电位被设置为″H″(0V)。
即，反相晶闸管IT用作反相器，并根据使能信号的电位将使能信号线76l和76r交替设置为″H″(0V)和″L″(-3.3V)的电位。
相应地，图52所示的使能信号可以用作使能信号从而可以不使用使能信号
在第一至第十九示例性实施例中，传递晶闸管T由两相的第一传递信号和第二传递信号驱动；然而，可以通过发送三相的传递信号来驱动传递晶闸管T。类似地，可以通过发送四相以上的信号来驱动传递晶闸管T。
在第一至第十九示例性实施例中，耦合二极管Dx用作第一电气部件；然而，第一电气部件可以是以该单元一端的电位变化引起该单元另一端电位变化的方式进行工作的部件，从而电阻可以用作该单元。
在第一示例性实施例中，连接电阻Ra用作第二电气部件，在第八示例性实施例中，肖特基连接二极管SDy用作第二电气部件。第二电气部件可以是电阻、二极管或肖特基二极管。
在第一示例性实施例中，肖特基写入二极管SDw和肖特基使能二极管SDe用作第三电气部件，在第四示例性实施例中，写入电阻Rw和使能电阻Re用作第三电气部件。第三电气部件可以是二极管、肖特基二极管、或电阻。
此外，在第八至第十一示例性实施例中，连接二极管Dy用作第四电气部件，连接二极管Dz用作第五电气部件。第四电气部件和第五电气部件可以是引起电位降从而变换电位的部件，从而其可以是电阻。
在第八示例性实施例中，写入电阻RW和使能电阻RE用作第六电子部件，但是可以使用二极管。
尽管已经假设发光元件阵列102的发光点(发光晶闸管L)的数量为128来描述本发明，但是该数量可以被设置为任意整数。
在第一至第十三示例性实施例中，假设发光芯片C安装有一个或两个自扫描发光装置阵列(SLED)；然而，发光芯片C可以安装有三个或更多个的SLED阵列。
每个发光芯片组所包括的发光芯片C的数量、以及每个发光芯片级所包括的发光芯片C的数量都被假设为是相同的；然而，这些数量可以不同。每个发光芯片级所包括的发光芯片C被假设属于各不相同的发光芯片组；然而，一些发光芯片C可以属于同一发光芯片组。在该情况中，对于属于同一发光芯片组的发光芯片C，同时进行点亮控制。
此外，在第一至第十九示例性实施例中，已经通过将晶闸管(传递晶闸管T、写入晶闸管M、发光晶闸管L)的阳极端子设置为阳极共用(即为衬底80共用)描述了本发明。可以通过使阴极端子作为衬底80的共用阴极，使用极性改变的衬底80的电路。
为了示出和说明，提供了上述对本发明的示例性实施例的描述。其目的并不在于穷尽或将本发明限于所公开的精确形式。显然，多种改进和变型对于本领域技术人员来说是显而易见的。选择并描述这些示例性实施例是为了更好地说明本发明的原理及其实际应用，从而使得本领域技术人员能够理解用于各种实施例的本发明以及具有适于期望的特定用途的各种变型的本发明。其目的在于由所附权利要求及其等同物来限定本发明的范围。

Claims (19)

1.一种发光装置，其包括：
多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号被指定为点亮或不点亮的控制对象；以及
选择信号产生部件，其选择性地发送P个选择信号作为将所述多个发光芯片中的每一个发光芯片指定为控制对象的指定信号，用于所述多个发光芯片中的每一个发光芯片的指定信号包括从所述P个选择信号中取的两个到Q个选择信号的组合，
其中，Q为2以上的整数，P为3以上的整数，且P＞Q。
2.根据权利要求1所述的发光装置，其中，
所述多个发光芯片的数量为个以下，
指定所述多个发光芯片中的每一个发光芯片的指定信号的数量为Q个，以及
从所述P个选择信号中取的Q个选择信号的组合均各不相同，每个组合均指定所述多个发光芯片中的一个发光芯片。
3.根据权利要求1和2中任一项所述的发光装置，其中所述选择信号产生部件基于各组合中逐组合的方式按照时间顺序发送各选择信号，其中，每个组合均将所述多个发光芯片中的一个发光芯片指定为控制对象。
4.根据权利要求1和2中任一项所述的发光装置，还包括传递信号产生部件，其发送传递信号以顺序地将所述多个发光芯片中的每一个发光芯片中的多个发光元件逐一设置成控制对象。
5.根据权利要求1和2中任一项所述的发光装置，还包括点亮信号产生部件，其发送点亮信号以向所述多个发光芯片中的每一个发光芯片中的多个发光元件提供用于进行点亮的电能。
6.根据权利要求5所述的发光装置，其中，用于进行点亮的电能通过电源线提供给所述多个发光芯片中的每一个发光芯片中的多个发光元件，
所述发光装置还包括熄灭信号产生部件，其提供熄灭信号以将通过所述电源线施加给发光元件的电位改变为使发光元件熄灭的另一电位，以熄灭被点亮的每个发光元件。
7.根据权利要求1所述的发光装置，其中所述多个发光芯片中的每一个发光芯片包括：
多个发光元件；
多个传递元件，其被设置为分别对应于所述多个发光元件，并且顺序地将所述多个发光元件逐一设置为点亮或不点亮的控制对象；以及
N个控制端子，每个控制端子都接收指定信号来独立控制所述多个发光元件中的每个发光元件的点亮或熄灭；
其中，N为2以上的整数。
8.根据权利要求7所述的发光装置，其中所述多个发光芯片中的每一个发光芯片还包括多个AND电路，每一个AND电路都位于所述多个发光元件中的一个发光元件和所述多个传递元件中的一个传递元件之间，以及都接收分别发送至所述N个控制端子的N个信号和来自所述多个传递元件中所述的一个传递元件的信号的输入，并向所述多个发光元件中所述的一个发光元件输出信号，所述多个传递元件中所述的一个传递元件被设置为对应于所述多个发光元件中所述的一个发光元件。
9.根据权利要求8所述的发光装置，其中，
所述多个传递元件是多个传递晶闸管，每个传递晶闸管都具有第一栅极端子、第一阴极端子和第一阳极端子，以及
所述多个发光元件是多个发光晶闸管，每个发光晶闸管都具有第二栅极端子、第二阴极端子和第二阳极端子，
所述多个发光芯片中的每一个发光芯片还包括多个第一电气部件，每个第一电气部件都将所述多个传递晶闸管的第一栅极端子中的两个栅极端子相互连接。
10.根据权利要求9所述的发光装置，其中，所述多个发光芯片中的每一个发光芯片中的所述多个AND电路中的每一个AND电路都包括：
第二电气部件，其一端连接至相应的一个传递晶闸管的第一栅极端子，且其另一端连接至相应的一个发光晶闸管的第二栅极端子；以及
N个第三电气部件，每个第三电气部件都设置在所述N个控制端子中相应的一个控制端子和相应的一个发光晶闸管的第二栅极端子之间。
11.根据权利要求9所述的发光装置，其中所述多个发光芯片中的每一个发光芯片还包括：
多个第二电气部件，其被设置为分别对应于所述多个传递晶闸管，以及每个第二电气部件都包括连接至第一栅极端子的一端和连接至相应的一个发光晶闸管的第二栅极端子的另一端；
多个第三电气部件，其被设置为分别对应于所述多个发光晶闸管，以及每个第三电气部件都包括连接至第二栅极端子的一端；以及
N个肖特基结二极管，每个肖特基结二极管都设置在所述N个控制端子中相应的一个控制端子和连接至所述多个第三电气部件的另一端的写入信号线之间，其中，
所述多个AND电路中的每一个AND电路都包括所述多个第二电气部件之一、所述多个第三电气部件之一和所述N个肖特基结二极管。
12.根据权利要求9所述的发光装置，其中所述多个发光芯片中的每一个发光芯片还包括：
多个第四电气部件，每个第四电气部件都包括连接至所述多个传递晶闸管中相应的一个传递晶闸管的第一栅极端子的一端；
多个写入晶闸管，每个写入晶闸管都具有第三栅极端子、第三阳极端子和第三阴极端子，所述第三栅极端子连接至所述多个第四电气部件中相应的一个电气部件的另一端；
多个第五电气部件，每个第五电气部件都连接至所述多个写入晶闸管中相应的一个写入晶闸管的第三栅极端子，以及连接至所述多个发光晶闸管中相应的一个发光晶闸管的第二栅极端子；以及
N个第六电气部件，每个第六电气部件都设置在所述N个控制端子中相应的一个控制端子和连接至所述多个写入晶闸管中每一个写入晶闸管的第三阴极端子和第三阳极端子之一的写入信号线的一端之间，其中
所述多个AND电路中的每一个AND电路都包括所述多个第四电气部件之一、所述多个写入晶闸管之一和N个第六电气部件。
13.根据权利要求12所述的发光装置，其中所述多个发光芯片中的每一个发光芯片还包括写入使能晶闸管，其具有第四栅极端子、第四阳极端子和第四阴极端子，并设置在所述N个第六电气部件和连接至所述写入信号线的所述多个AND电路中每一个AND电路中的写入晶闸管之一的第三阳极端子和第三阴极端子之一之间，所述第四阳极端子和第四阴极端子之一连接至写入信号线。
14.根据权利要求7至13中任一项所述的发光装置，其中所述多个发光芯片中的每一个发光芯片还包括熄灭晶闸管，其具有第五栅极端子、第五阳极端子和第五阴极端子，所述第五栅极端子连接至点亮信号线，所述点亮信号线发送点亮信号以提供用于进行点亮的电能且连接至所述多个发光晶闸管中每一个发光晶闸管的第二阳极端子和第二阴极端子之一，所述第五阳极端子和所述第五阴极端子之一经由限流电阻连接至熄灭信号端子，用于熄灭的熄灭信号被发送至该熄灭信号端子。
15.根据权利要求1所述的发光装置，其中所述多个发光芯片中的每一个发光芯片包括：
多个自扫描发光装置阵列，其中每个自扫描发光装置阵列都包括多个发光元件和分别对应于所述多个发光元件而设置的多个传递元件，并顺序将所述多个发光元件逐一设置为点亮或不点亮的控制对象；以及
N个控制端子，每个控制端子都单独接收指定信号以控制所述多个发光元件中的每一个发光元件的点亮或熄灭，其中
N为2以上的整数。
16.根据权利要求15所述的发光装置，其中所述多个发光芯片中的每一个发光芯片还包括反相晶闸管，其具有第六栅极端子、第六阳极端子和第六阴极端子，且设置在相邻的两个自扫描发光装置阵列之间，所述第六阳极端子和第六阴极端子之一连接至所述相邻的两个自扫描发光装置阵列中的一个自扫描发光装置阵列的控制信号线，所述第六栅极端子连接至所述相邻的两个自扫描发光装置阵列中的另一个自扫描发光装置阵列的控制信号线。
17.一种发光装置的驱动方法，其中所述发光装置包括多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号被指定为点亮或不点亮的控制对象，所述驱动方法包括：
顺序地将所述多个发光芯片中的每一个发光芯片中的多个发光元件逐一设置为点亮或不点亮的控制对象；以及
通过使用指定信号将所述多个发光芯片中的一个发光芯片指定为控制对象，其中，所述指定信号包括从P个选择信号中取的两个至Q个信号的组合，
其中，Q为2以上的整数，P为3以上的整数，且P＞Q。
18.一种打印头，包括：
曝光单元，其对图像载体进行曝光以形成静电潜像；以及
光学单元，其将由所述曝光单元发出的光聚焦到图像载体上，
所述曝光单元包括：
多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号被指定为点亮或不点亮的控制对象；以及
选择信号产生部件，其选择性地发送P个选择信号作为将所述多个发光芯片中的每一个发光芯片指定为控制对象的指定信号，用于所述多个发光芯片中的每一个发光芯片的指定信号包括从所述P个选择信号中取的两个至Q个选择信号的组合，
其中，Q为2以上的整数，P为3以上的整数，且P＞Q。
19.一种图像形成设备，包括：
充电单元，其对图像载体进行充电；
曝光单元，其对图像载体进行曝光以形成静电潜像；
光学单元，其将由所述曝光单元发出的光聚焦到图像载体上；
显影单元，其对形成在图像载体上的静电潜像进行显影；以及
转印单元，其将显影在图像载体上的图像转印至转印体，
所述曝光单元包括：
多个发光芯片，每个发光芯片都具有多个发光元件，且每个发光芯片都通过两个至Q个指定信号被指定为点亮或不点亮的控制对象；以及
选择信号产生部件，其选择性地发送P个选择信号作为将所述多个发光芯片中的每一个发光芯片指定为控制对象的指定信号，用于所述多个发光芯片中的每一个发光芯片的指定信号包括从所述P个选择信号中取的两个至Q个选择信号的组合，
其中，Q为2以上的整数，P为3以上的整数，且P＞Q。
CN201010600607.5A 2010-03-23 2010-12-16 发光装置及其驱动方法、发光芯片、打印头及成像设备 Active CN102198759B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-066166 2010-03-23
JP2010066166 2010-03-23
JP2010-108687 2010-05-10
JP2010108687A JP4683157B1 (ja) 2010-03-23 2010-05-10 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410407368.XA Division CN104191826B (zh) 2010-03-23 2010-12-16 发光装置及发光芯片

Publications (2)

Publication Number Publication Date
CN102198759A CN102198759A (zh) 2011-09-28
CN102198759B true CN102198759B (zh) 2015-03-04

Family

ID=44114147

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010600607.5A Active CN102198759B (zh) 2010-03-23 2010-12-16 发光装置及其驱动方法、发光芯片、打印头及成像设备
CN201410407368.XA Active CN104191826B (zh) 2010-03-23 2010-12-16 发光装置及发光芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410407368.XA Active CN104191826B (zh) 2010-03-23 2010-12-16 发光装置及发光芯片

Country Status (6)

Country Link
US (2) US8581952B2 (zh)
EP (3) EP2522517A3 (zh)
JP (2) JP4683157B1 (zh)
KR (1) KR101482673B1 (zh)
CN (2) CN102198759B (zh)
TW (1) TW201137542A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445269B2 (ja) * 2010-03-29 2014-03-19 富士ゼロックス株式会社 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置
JP5760586B2 (ja) * 2011-03-29 2015-08-12 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
CN102214736A (zh) * 2011-06-14 2011-10-12 泉州市金太阳电子科技有限公司 光电器件的制造方法
JP5849718B2 (ja) * 2012-01-19 2016-02-03 富士ゼロックス株式会社 発光チップ、プリントヘッドおよび画像形成装置
GB2500366A (en) * 2012-02-01 2013-09-25 Lumejet Holdings Ltd Media exposure device system and method
JP5857831B2 (ja) * 2012-03-23 2016-02-10 富士ゼロックス株式会社 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
US9465313B2 (en) * 2014-07-18 2016-10-11 Konica Minolta, Inc. Optical print head and image forming apparatus
JP2017174906A (ja) * 2016-03-22 2017-09-28 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
US10185903B2 (en) * 2016-10-06 2019-01-22 Ricoh Company, Ltd. Image forming output control device and non-transitory recording medium storing program
JP2019008017A (ja) * 2017-06-21 2019-01-17 京セラドキュメントソリューションズ株式会社 定着装置及び画像形成装置
JP7143185B2 (ja) * 2018-11-09 2022-09-28 キヤノン株式会社 画像形成装置
US10802416B1 (en) * 2019-07-18 2020-10-13 Toshiba Tec Kabushiki Kaisha Print head and image forming apparatus
TWI785780B (zh) * 2021-09-06 2022-12-01 虹光精密工業股份有限公司 發光晶片打件偏差之調節方法及列印頭
CN114448507B (zh) * 2021-12-01 2024-05-07 浙江大华技术股份有限公司 一种应用于闸机的光信号识别方法以及闸机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336873A (zh) * 2000-01-07 2002-02-20 日本板硝子株式会社 使用自扫描型发光器件阵列的光写入头
CN1388778A (zh) * 2000-09-05 2003-01-01 日本板硝子株式会社 自扫描型发光元件阵列及其驱动方法与驱动电路
CN101651146A (zh) * 2008-08-13 2010-02-17 富士施乐株式会社 发光元件芯片、曝光装置和图像形成设备
CN101654024A (zh) * 2008-08-20 2010-02-24 精工爱普生株式会社 曝光头、曝光头的控制方法及图像形成装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09150542A (ja) 1995-11-29 1997-06-10 Canon Inc 記録素子アレー
SE9703612L (sv) 1997-10-03 1998-09-07 Haegglunds Vehicle Ab Bandspänningsanordning för banddrivet motorfodon
JPH11274569A (ja) * 1998-03-24 1999-10-08 Canon Inc Ｌｅｄ装置、及びこれを用いた光源、画像形成装置、画像読み取り装置
JP4411723B2 (ja) * 2000-02-14 2010-02-10 富士ゼロックス株式会社 自己走査型発光素子アレイ
JP2001260410A (ja) * 2000-03-16 2001-09-25 Nippon Sheet Glass Co Ltd 光書込みヘッドおよび光点列ずれの補正方法
JP2001270150A (ja) 2000-03-27 2001-10-02 Nippon Sheet Glass Co Ltd 自己走査型発光素子アレイ
JP2001301231A (ja) 2000-04-26 2001-10-30 Nippon Sheet Glass Co Ltd 自己走査型発光素子アレイおよび駆動方法
JP4035944B2 (ja) * 2000-08-31 2008-01-23 富士ゼロックス株式会社 画像記録装置
JP4281237B2 (ja) 2000-09-28 2009-06-17 富士ゼロックス株式会社 自己走査型発光素子アレイチップ
JP4284983B2 (ja) 2002-12-03 2009-06-24 富士ゼロックス株式会社 自己走査型発光素子アレイチップおよび光書込みヘッド
JP2005096088A (ja) * 2003-09-22 2005-04-14 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
US7425971B2 (en) 2003-09-22 2008-09-16 Seiko Epson Corporation Line head and image forming apparatus incorporating the same
JP4165436B2 (ja) * 2004-04-14 2008-10-15 富士ゼロックス株式会社 自己走査型発光素子アレイの駆動方法、光書き込みヘッド
JP2006088465A (ja) * 2004-09-22 2006-04-06 Suzuka Fuji Xerox Co Ltd 自己走査型発光素子アレイ基板
JP4428351B2 (ja) * 2006-03-07 2010-03-10 セイコーエプソン株式会社 発光装置、電子機器、及び駆動方法
JP4929794B2 (ja) 2006-03-31 2012-05-09 富士ゼロックス株式会社 光書込みヘッド
JP4645580B2 (ja) * 2006-11-22 2011-03-09 カシオ計算機株式会社 露光装置およびそれを備える画像形成装置
JP2009262419A (ja) * 2008-04-25 2009-11-12 Kyocera Corp 発光装置および画像形成装置
US8098271B2 (en) * 2008-08-22 2012-01-17 Fuji Xerox Co., Ltd. Exposure device, light-emitting device, image forming apparatus and failure diagnosing method
JP4803238B2 (ja) 2008-11-10 2011-10-26 富士ゼロックス株式会社 発光素子ヘッドおよび画像形成装置
JP4656227B2 (ja) * 2008-11-11 2011-03-23 富士ゼロックス株式会社 発光素子ヘッドおよび画像形成装置
JP5245897B2 (ja) 2009-02-19 2013-07-24 富士ゼロックス株式会社 自己走査型発光素子アレイチップ、光書込みヘッドおよび光プリンタ
JP4548541B2 (ja) * 2009-03-05 2010-09-22 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5402456B2 (ja) 2009-09-18 2014-01-29 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5445269B2 (ja) * 2010-03-29 2014-03-19 富士ゼロックス株式会社 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置
US8692859B2 (en) 2010-05-10 2014-04-08 Fuji Xerox Co., Ltd. Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336873A (zh) * 2000-01-07 2002-02-20 日本板硝子株式会社 使用自扫描型发光器件阵列的光写入头
CN1388778A (zh) * 2000-09-05 2003-01-01 日本板硝子株式会社 自扫描型发光元件阵列及其驱动方法与驱动电路
CN101651146A (zh) * 2008-08-13 2010-02-17 富士施乐株式会社 发光元件芯片、曝光装置和图像形成设备
CN101654024A (zh) * 2008-08-20 2010-02-24 精工爱普生株式会社 曝光头、曝光头的控制方法及图像形成装置

Also Published As

Publication number Publication date
EP2522517A2 (en) 2012-11-14
EP2522516A2 (en) 2012-11-14
JP4962631B2 (ja) 2012-06-27
JP2011218772A (ja) 2011-11-04
US20110234740A1 (en) 2011-09-29
US8581952B2 (en) 2013-11-12
CN104191826A (zh) 2014-12-10
CN104191826B (zh) 2016-06-15
JP4683157B1 (ja) 2011-05-11
KR101482673B1 (ko) 2015-01-14
EP2368715A3 (en) 2012-02-22
US20140023399A1 (en) 2014-01-23
EP2368715B1 (en) 2014-01-08
EP2522516A3 (en) 2013-05-01
KR20110106786A (ko) 2011-09-29
EP2522517A3 (en) 2013-05-01
CN102198759A (zh) 2011-09-28
TW201137542A (en) 2011-11-01
EP2368715A2 (en) 2011-09-28
JP2011218791A (ja) 2011-11-04
US8908000B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
CN102198759B (zh) 发光装置及其驱动方法、发光芯片、打印头及成像设备
CN102019766B (zh) 发光装置、打印头以及图像形成装置
JP6225723B2 (ja) 光走査ヘッド、画像処理装置、光量補正制御プログラム
CN102244071B (zh) 发光装置及阵列单元、打印头、成像设备及发光控制方法
CN102738192B (zh) 发光装置、打印头、和图像形成设备
CN102014232A (zh) 发光装置、打印头以及图像形成设备
CN102468319B (zh) 发光芯片、发光装置、打印头及图像形成设备
JP5760586B2 (ja) 発光装置、プリントヘッドおよび画像形成装置
KR101301630B1 (ko) 발광 장치, 프린트 헤드 및 화상 형성 장치
CN102709305B (zh) 发光芯片、打印头和图像形成设备
JP4803238B2 (ja) 発光素子ヘッドおよび画像形成装置
JP4798235B2 (ja) 発光装置、露光装置および画像形成装置
CN102207262B (zh) 发光装置、发光装置的驱动方法、打印头及图像形成设备
JP5664096B2 (ja) 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置
JP5857831B2 (ja) 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路
JP6209927B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP2012020498A (ja) 発光装置、プリントヘッドおよび画像形成装置
JP5316589B2 (ja) 発光装置、プリントヘッドおよび画像形成装置
JP2011194827A (ja) 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置
JP2013151117A (ja) 発光チップ、プリントヘッドおよび画像形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo

Patentee before: Fuji Xerox Co.,Ltd.

CP01 Change in the name or title of a patent holder