JP2015074178A - 発光部品、プリントヘッド及び画像形成装置 - Google Patents
発光部品、プリントヘッド及び画像形成装置 Download PDFInfo
- Publication number
- JP2015074178A JP2015074178A JP2013212250A JP2013212250A JP2015074178A JP 2015074178 A JP2015074178 A JP 2015074178A JP 2013212250 A JP2013212250 A JP 2013212250A JP 2013212250 A JP2013212250 A JP 2013212250A JP 2015074178 A JP2015074178 A JP 2015074178A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- light emitting
- thyristor
- state
- thyristors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract description 170
- 238000010168 coupling process Methods 0.000 abstract description 170
- 238000005859 coupling reaction Methods 0.000 abstract description 170
- 239000004065 semiconductor Substances 0.000 description 110
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 72
- 239000000758 substrate Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 16
- 230000008033 biological extinction Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
- Facsimile Heads (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
請求項2に記載の発明は、それぞれが、前記N個の転送信号線のそれぞれの転送信号線において送信される互いに位相が異なる転送信号を受信する受信端に設けられた複数の電流制限抵抗と、前記複数の転送サイリスタにおいてオン状態の転送が開始される最初の転送サイリスタの第1ゲートと、前記N個の転送信号線において当該転送サイリスタが接続される転送信号線以外の転送信号線のいずれか1個の前記受信端との間に接続されたスタート抵抗とをさらに備えることを特徴とする請求項1に記載の発光部品である。
請求項3に記載の発明は、それぞれが、前記複数の発光素子における発光素子と、当該発光素子の点灯を指定する前記複数の転送サイリスタにおける転送サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光素子の点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項1又は2に記載の発光部品である。
請求項4に記載の発明は、前記複数の発光素子が複数の発光サイリスタであって、前記複数の発光サイリスタに接続され、当該複数の発光サイリスタに点灯のための電流を供給する点灯信号線と、消灯信号を受信することでオフ状態からオン状態に移行して、前記点灯信号線の電位を、前記複数の発光サイリスタをオフ状態にする電位に設定する消灯サイリスタとをさらに備えることを特徴とする請求項1乃至3のいずれか1項に記載の発光部品である。
請求項5に記載の発明は、それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第1ゲート、第2ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、それぞれが、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第2ゲートと後の転送サイリスタの当該第1ゲートとの間に設けられ、当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する複数の直列に接続された三端子スイッチ素子及び抵抗と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてN個(Nは2以上の整数)の組に分けられ、当該N個の組のそれぞれに属する転送サイリスタの当該カソード又は当該アノードのいずれか一方がそれぞれ接続されたN個の転送信号線と、を備え、当該N個の転送信号線のいずれかの転送信号線において、当該転送信号線に接続された当該N個の組のいずれかに属する複数の転送サイリスタの1つがオン状態にある際の当該転送信号線の電位を、オン状態にある当該転送サイリスタを当該前の転送サイリスタとしたとき、当該三端子スイッチ素子と当該抵抗とを介してオン状態に移行可能な状態に設定された前記後の転送サイリスタをオン状態に移行させる際に、当該後の転送サイリスタが接続された転送信号線に設定される電位より絶対値において小さくできる発光手段と、前記発光手段から出射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項6に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第1ゲート、第2ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、それぞれが、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第2ゲートと後の転送サイリスタの当該第1ゲートとの間に設けられ、当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する複数の直列に接続された三端子スイッチ素子及び抵抗と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてN個(Nは2以上の整数)の組に分けられ、当該N個の組のそれぞれに属する転送サイリスタの当該カソード又は当該アノードのいずれか一方がそれぞれ接続されたN個の転送信号線と、を備え、当該N個の転送信号線のいずれかの転送信号線において、当該転送信号線に接続された当該N個の組のいずれかに属する複数の転送サイリスタの1つがオン状態にある際の当該転送信号線の電位を、オン状態にある当該転送サイリスタを当該前の転送サイリスタとしたとき、当該三端子スイッチ素子と当該抵抗とを介してオン状態に移行可能な状態に設定された前記後の転送サイリスタをオン状態に移行させる際に、当該後の転送サイリスタが接続された転送信号線に設定される電位より絶対値において小さくできる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。
請求項2の発明によれば、本構成を有しない場合に比べ、転送部の動作マージンが広くできる。
請求項3の発明によれば、本構成を有しない場合に比べ、回路基板上の配線の数を少なくできる。
請求項4の発明によれば、本構成を有しない場合に比べ、回路基板を小型化できる。
請求項5の発明によれば、本構成を有しない場合に比べ、プリントヘッドの誤動作が抑制される。
請求項6の発明によれば、本構成を有しない場合に比べ、形成される画像に発生する乱れが抑制される。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱及び圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成を示した断面図である。プリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(第1の実施の形態では、発光サイリスタ)を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図3は、第1の実施の形態が適用される発光装置65の上面図である。
図3に例として示す発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップU1〜U40が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップU1〜U40は、発光チップU1から番号順に発光チップU40までを含む。
なお、第1の実施の形態では、発光チップUの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップU1〜U40を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えているとして説明する。
発光チップU1〜U40の配列についての詳細は後述する。
発光チップUは、表面形状が長方形である基板80の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子(第1の実施の形態では、発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップUは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85(後述する図6参照)が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110及び発光チップU1〜U40が搭載され、信号発生回路110と発光チップU1〜U40とを接続する配線(ライン)が設けられている。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップU1〜U40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。なお、第1転送信号φ1、第2転送信号φ2をそれぞれ区別しないときは転送信号と表記する。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップU1〜U40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらに、信号発生回路110は、発光チップU1〜U40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップU1〜U40に電源電位Vgaを与えて駆動する電力を供給する電源電位供給部170を備えている。
奇数番号の発光チップU1、U3、U5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップU2、U4、U6、…も、同様にそれぞれの基板80の長辺方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップU1、U3、U5、…と偶数番号の発光チップU2、U4、U6、…とは、発光チップUに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップU間においても発光素子が主走査方向(X方向)に予め定められた間隔で並ぶように設定されている。なお、図4(b)の発光チップU1、U2、U3、…に、図4(a)に示した発光部102の発光素子の並び(第1の実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
回路基板62には、発光チップUの基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
また、回路基板62には、発光チップUに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
一方、点灯信号φI1〜φI40は、発光チップU1〜U40にそれぞれ個別に送信される。
なお、発光装置65が信号発生回路110を備えない場合には、回路基板62上の電源ライン200a、200b、第1転送信号ライン201、第2転送信号ライン202、点灯信号ライン204−1〜204−40は、信号発生回路110の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより回路基板62の外部に設けられた信号発生回路110に接続される。
図5は、第1の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図の一例である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)を除き、発光チップU上のレイアウト(後述する図6参照)に基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップU1を例に、発光チップUを説明する。そこで、図5において、発光チップUを発光チップU1(U)と表記する。他の発光チップU2〜U40の構成は、発光チップU1と同じである。
そして、発光チップU1(U)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列を備えている。
そして、発光チップU1(U)は、抵抗Rc1、Rc2、Rc3、…、抵抗Rg1、Rg2、Rg3、…を備えている。
さらにまた、発光チップU1(U)は、スタート抵抗Rsを備えている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
図5では、発光サイリスタL1〜L6、転送サイリスタT1〜T6を中心とした部分を示している。
後述するように、サイリスタ、結合トランジスタQは、第1ゲート、第2ゲート、アノード、カソード、コレクタ、ベース、エミッタに相当する半導体層の部分にp型オーミック電極又はn型オーミック電極が設けられて配線によって接続される場合の他、半導体層を介して相互に接続されている場合がある。
ここでは、サイリスタ(発光サイリスタL、転送サイリスタT)及び結合トランジスタQは、回路記号で表記し、サイリスタ(発光サイリスタL、転送サイリスタT)の第1ゲート(後述するGlf、Gtf)、第2ゲート(後述するGts)を除いてアノード、カソードについては記号を用いない場合がある。同様に、結合トランジスタQのコレクタ(後述するC)を除いてエミッタ、ベースについては記号を表記しない場合がある。
転送サイリスタT、発光サイリスタLのそれぞれのアノードは、発光チップU1(U)の基板80に接続されている(アノードコモン)。なお、結合トランジスタQのエミッタも発光チップU1(U)の基板80に接続されている。
そして、これらのアノードは、基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)を介して電源ライン200a(図4(b)参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
一方、転送サイリスタ列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子は、第2転送信号ライン202(図4(b)参照)が接続され、転送信号発生部120から第2転送信号φ2が送信される。
番号が2以上の番号が連続する2個の転送サイリスタT間も、同様に結合トランジスタQ、抵抗Rcで接続されている。
結合トランジスタQと抵抗Rcとは、直列接続されている。そして、結合トランジスタQと抵抗Rcとが接続部材の一例である。
なお、発光サイリスタLも第2ゲートを有しているが、他の素子と接続されていないので、符号を付さない。
図6(a)は、発光チップUの平面レイアウト図であって、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端部に示している。そして、基板80の裏面に設けられた裏面電極85であるVsub端子は、基板80の外に引き出して示している。図4(a)に対応させて端子を設けるとすると、φ2端子、φI端子、電流制限抵抗R2は、図6(a)において基板80の右端部に設けられる。なお、スタート抵抗Rsは、転送サイリスタ列において転送を開始する側の端部に置かれる。
図6(b)は、図6(a)に示したVIB−VIB線での断面図である。よって、図6(b)の断面図には、図中下より発光サイリスタL1、転送サイリスタT1、結合トランジスタQ1、抵抗Rc1、抵抗Rg2の断面が示されている。なお、図6(a)及び(b)の図中には、素子の名前、転送サイリスタT1の第1ゲートGtf1及び発光サイリスタL1の第1ゲートGlf1、結合トランジスタQ1のコレクタC1を表記している。
後述するように、これらのアイランドでは、n型の第4半導体層84又はp型の第3半導体層83の一部又は全部が除去されることで、発光サイリスタL、転送サイリスタT、結合トランジスタQ、抵抗Rc、抵抗Rgなどが構成されている。
第2アイランド302及び第3アイランド303は、平面形状が両端部(図6(a)において上下側)の四角形の部分を接続した形状であって、第2アイランド302に抵抗Rg1が、第3アイランド303に抵抗Rg2が設けられている。
第4アイランド304、第5アイランド305、第6アイランド306は、第2アイランド302、第3アイランド303と同様な平面形状であって、第4アイランド304にはスタート抵抗Rsが、第5アイランド305には電流制限抵抗R1が、第6アイランド306には電流制限抵抗R2が設けられている。
また、図6(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
平面形状がU字状の第1アイランド301において、U字の中央部に設けられた発光サイリスタL1は、p型の基板80上に設けられたp型の第1半導体層81をアノード、周囲のn型の第4半導体層84を取り除いたn型の第4半導体層84の領域311をカソードとする。n型の第4半導体層84の領域311上にn型オーミック電極321が設けられている。なお、p型の第1半導体層81をアノード層、n型の第4半導体層84をカソード層、n型オーミック電極321をカソードと表記することがある。
さらに、p型の第3半導体層83が第1ゲートGlf1であって、n型の第4半導体層84を取り除いて露出させたp型の第3半導体層83上に、第1アイランド301のU字の内側に沿ってp型オーミック電極331が設けられている。p型オーミック電極331は、U字の一方の側(図6(a)において右側)では、その中央部に設けられた転送サイリスタTの近傍まで延び、U字の他方の側(図6(a)において左側)では、U字の端部まで延びている。p型の第3半導体層83を第1オーミック層、p型オーミック電極331を第1ゲートGlf1と表記することがある。
そして、n型の第2半導体層82が第2ゲートである。なお、n型の第2半導体層82を第2ゲート層と表記することがある。
さらに、p型の第3半導体層83が第1ゲートGtf1である。p型の第3半導体層83上のp型オーミック電極331を、第1ゲートGtf1と表記することがある。すなわち、発光サイリスタL1の第1ゲートGlf1及び転送サイリスタT1の第1ゲートGtf1は、p型オーミック電極331であって、第1ゲートGtf1(第1ゲートGlf1)である。
そして、n型の第2半導体層82が第2ゲートGts1である。なお、n型の第2半導体層82を第2ゲート層と表記することがある。
なお、p型の第1半導体層81をエミッタ層、n型の第2半導体層82をベース層、p型の第3半導体層83をコレクタ層、p型オーミック電極332をコレクタC1と表記することがある。
また、発光サイリスタL1の第2ゲートとして働く部分のn型の第2半導体層82、転送サイリスタT1の第2ゲートとして働く部分のn型の第2半導体層82及び結合トランジスタQ1のベースとして働く部分のn型の第2半導体層82及び抵抗Rcの部分のn型の第2半導体層82は連続している。
発光サイリスタL1の第1ゲートGlf1として働く部分のp型の第3半導体層83と転送サイリスタT1の第1ゲートGtf1として働く部分のp型の第3半導体層83とは連続している。
そして、結合トランジスタQ1のコレクタC1として働く部分のp型の第3半導体層83と抵抗Rc1の抵抗として働く部分のp型の第3半導体層83とは連続している。
しかし、転送サイリスタT1の第1ゲートGtf1として働く部分のp型の第3半導体層83と結合トランジスタQ1のコレクタC1として働く部分のp型の第3半導体層83とは連続していない。なお、空乏化されるなどにより、電気的に接続されていなければ、p型の第3半導体層83が、転送サイリスタT1と結合トランジスタQ1との間にあってもかまわない。
点灯信号線75は幹部75aと複数の枝部75bとを備え、幹部75aは発光サイリスタ列の列方向に延びるように設けられている。枝部75bは幹部75aから枝分かれして、第1アイランド301に設けられた発光サイリスタL1のn型の第4半導体層84の領域311上のn型オーミック電極321(カソード)と接続されている。第1アイランド301と同様なアイランドに設けられた、他の発光サイリスタLのカソードも同様にして、点灯信号線75に接続されている。そして、点灯信号線75はφI端子に接続されている。
一方、第2転送信号線73は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタTのカソードに接続されている。第2転送信号線73は、第6アイランド306に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
平面形状がU字状の第1アイランド301のU字の一方の側の端部に設けられたp型オーミック電極333(抵抗Rcの一方の端子)は、第3アイランド303に設けられた抵抗Rg2のp型オーミック電極336に接続配線77で接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、結合トランジスタQ、抵抗Rc、抵抗Rgについても同様である。
このようにして、図5に示した発光チップU1(U)が構成される。
ここで、転送サイリスタT、結合トランジスタQ及び抵抗Rcについて説明する。
図7は、転送サイリスタT1、転送サイリスタT2、結合トランジスタQ1及び抵抗Rc1を説明する図である。図7(a)は、転送サイリスタT1及び結合トランジスタQ1を等価なトランジスタの記号により表記し、転送サイリスタT2をサイリスタの記号で表記した図である。図7(b)は、転送サイリスタT1、結合トランジスタQ1及び抵抗Rc1の断面図である。図7(b)は、図6(b)の断面図において、転送サイリスタT1、結合トランジスタQ1及び抵抗Rc1の部分を拡大して示している。
図7では、説明を容易にするため、転送サイリスタT1においてアノードA1、カソードK1、転送サイリスタT2においてアノードA2、カソードK2及び結合トランジスタQ1においてエミッタE1、ベースB1、コレクタC1とする。
転送サイリスタT1のアノードA1であるpnpトランジスタTr1のエミッタは基準電位Vsubの基板80に接続されている。
サイリスタ(転送サイリスタT、発光サイリスタL)及び結合トランジスタQは、図6に示したように、p型半導体層(p型の第1半導体層81、p型の第3半導体層83)、n型半導体層(n型の第2半導体層82、n型の第4半導体層84)をp型の基板80上に積層して構成される。これらはGaAs、GaAlAsなどにより構成されるとして、p型半導体層とn型半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとする。
ここで、第1転送信号φ1、第2転送信号φ2、点灯信号φIなどの信号は、電源電位Vga(「L」(−3.3V))と基準電位Vsub(「H」(0V))との電位を有するとする。すなわち、第1の実施の形態の発光装置65は、単一電源で駆動されるとする。
転送サイリスタT1のアノードA1は、基準電位Vsub(「H」(0V))になっている。
このとき、転送サイリスタT1の第1ゲートGtf1が、「L」(−3.3V)に拡散電位Vd(1.5V)を加えた値、ここでは−1.8Vより高い電位(正の側を高いといい、負の側を低いという。)になると、npnトランジスタTr2のエミッタ−ベース間が順バイアスになり、npnトランジスタTr2がオフ状態からオン状態に移行する。すると、npnトランジスタTr2のコレクタが「L」(−3.3V)側に引き込まれ、pnpトランジスタTr1のエミッタ(「H」(0V))−ベース間が順バイアスになって、pnpトランジスタTr1もオフ状態からオン状態に移行する。すなわち、pnpトランジスタTr1及びnpnトランジスタTr2がともにオン状態になって、転送サイリスタT1がオフ状態からオン状態に移行する。サイリスタがオフ状態からオン状態に移行することをターンオンと表記する。
これは、転送サイリスタT1以外の奇数番号の転送サイリスタTにおいても同様である。
なお、偶数番号の転送サイリスタTの場合は、電流制限抵抗R1を電流制限抵抗R2に置き換えればよい。ここでは、電流制限抵抗R2を電流制限抵抗R1と同じとすると、偶数番号の転送サイリスタTにおいても同様になる。
npnトランジスタTr2のエミッタ(カソードK1)−ベース(第1ゲートGtf1)間を順バイアスにするには、カソードK1の電位を第1ゲートGtf1の電位から拡散電位Vd(1.5V)を引いた電位より低くすればよい。第1ゲートGtf1の電位から拡散電位Vdを引いた電位を、しきい電圧(しきい値)と表記する。すなわち、転送サイリスタT1のしきい電圧は、第1ゲートGtf1の電位によって決まり、カソードK1(第1転送信号線72)がしきい電圧より低い電位(絶対値において大きい電位)になると、転送サイリスタT1がターンオンする。
一方、オン状態の転送サイリスタT1は、カソードK1に電位Vk(−1.8V)(維持電圧)より高い電位(絶対値において小さい電位)が印加されると、オン状態からオフ状態に移行する。サイリスタがオン状態からオフ状態に移行することをターンオフと表記する。例えば、カソードK1が「H」(0V)になると、電位Vk(−1.8V)(維持電圧)より高い電位であるとともに、カソードK1とアノードA1とが同じ電位になるので、転送サイリスタT1はターンオフする。
転送サイリスタT1がオフ状態にあると、転送サイリスタT1のpnpトランジスタTr1は、エミッタ−ベース間が順バイアスでなく、オフ状態である。よって、結合トランジスタQ1のエミッタE1−ベースB1間も順バイアスでなく、オフ状態である。すなわち、転送サイリスタT1がオフ状態にあるとき、結合トランジスタQ1もオフ状態にある。
そして、結合トランジスタQ1は、エミッタE1が基準電位Vsub(「H」(0V))に、コレクタC1が直列に接続された抵抗Rc1及び抵抗Rg2を介して電源電位Vga(「L」(−3.3V))になっている。
後述するように、このしきい電圧は、オン状態の転送サイリスタTに接続された第1転送信号線72又は第2転送信号線73の電位(−1.8V)より低いことが求められる。
そこで、転送サイリスタT2のしきい電圧は、(Vgtf−Vd)であるので、式(2)において、(Vgtf−Vd)=電源電位Vga=Vminとし、Vminについて解くと、式(3)が得られる。
すなわち、Rc:Rg=1:5に設定すると、発光装置65の転送部101は、電源電位Vgaが「L」(−3.3V)からVmin(−2V)に絶対値において小さくなっても動作する。−3.3Vと−2Vとの差である1.3Vが発光装置65の転送部101の動作マージンとして確保できる。
なお、電源電位Vgaが−2Vの場合、オン状態の転送サイリスタT1のカソードK1(第1転送信号線72)は、式(1)から−1.58Vとなる。なお、転送サイリスタTのしきい電圧は−2Vである。
以下では、抵抗Rc及び抵抗Rgは、Rc:Rg=1:5であるとして説明する。
そして、後述するように、発光チップUでは、奇数番号の1個の転送サイリスタTがオン状態になる期間、奇数番号の1個の転送サイリスタTと1大きい偶数番号の1個の転送サイリスタTとが順にオン状態になる期間、偶数番号の1個の転送サイリスタTがオン状態になる期間、偶数番号の1個の転送サイリスタTと1大きい奇数番号の1個の転送サイリスタTとが順にオン状態になる期間が繰り返されて、転送サイリスタ列をオン状態が伝搬していく。
よって、第1転送信号線72にカソードが接続されている奇数番号の複数の転送サイリスタTが並行してオン状態になることは好ましくない。同様に、第2転送信号線73にカソードが接続されている偶数番号の複数の転送サイリスタTが並行してオン状態になることは好ましくない。
この関係は、電源電位Vgaを最小値Vmin(−2V)にした場合であっても、成立する。
なお、点灯信号線75の電位は、発光サイリスタLの内部抵抗及び電流制限抵抗RIによって設定できる。
上記の数値は、例であって、他の値を設定することもできる。
図7(b)に示すように、p型の第1半導体層81は、転送サイリスタT1が構成される部分においてはアノードA1であり、結合トランジスタQ1が構成される部分においてはエミッタE1である。そして、p型の第1半導体層81は、抵抗Rc1が構成される部分においても存在する。
n型の第2半導体層82は、転送サイリスタT1が構成される部分では第2ゲートGts1であり、結合トランジスタQ1が構成される部分ではベースB1である。そして、n型の第2半導体層82は、抵抗Rc1が構成される部分においても存在する。
p型の第3半導体層83は、転送サイリスタT1が構成される部分では第1ゲートGtf1であり、結合トランジスタQ1が構成される部分ではコレクタC1である。そして、p型の第3半導体層83は、抵抗Rc1が構成される部分において抵抗Rc1として働く。
そして、n型の第4半導体層84は、転送サイリスタT1が構成される部分ではカソードK1であるが、結合トランジスタQ1が構成される部分及び抵抗Rc1が構成される部分では除去されている。
また、図7(a)に示すように、転送サイリスタT1の第2ゲートGts1と結合トランジスタQ1のベースB1とは接続されている。よって、n型の第2半導体層82は、転送サイリスタT1が構成される部分と結合トランジスタQ1が構成される部分とでつながっている。また、抵抗Rc1が構成される部分にもつながっている。
しかし、図7(a)に示すように、転送サイリスタT1の第1ゲートGtf1と結合トランジスタQ1のコレクタC1は接続されていない。よって、p型の第3半導体層83は、転送サイリスタT1が構成される部分と結合トランジスタQ1が構成される部分とで分離されている。
そして、抵抗Rc1は、結合トランジスタQ1のコレクタC1に接続されている。よって、p型の第3半導体層83は、結合トランジスタQ1が構成される部分と抵抗Rc1が構成される部分とでつながっている。
次に、発光装置65の動作について説明する。
前述したように、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)として説明する。また、第1転送信号φ1、第2転送信号φ2、点灯信号φIは、「H」(0V)と「L」(−3.3V)との2つの電位を有する信号であるとして説明する。なお、「H」(0V)を「H」、「L」(−3.3V)を「L」と略すことがある。
図4に示したように、基準電位Vsub(「H」(0V))、電源電位Vga(「L」(−3.3V))は、回路基板62上のすべての発光チップU1〜U40に共通に供給される。同様に、第1転送信号φ1、第2転送信号φ2は、発光チップU1〜U40に共通(並列)に送信される。
一方、点灯信号φI1〜φI40は、発光チップU1〜U40のそれぞれに個別に送信される。点灯信号φI1〜φI40は、画像データに基づいて、各発光チップU1〜U40の発光サイリスタLを点灯又は非点灯に設定する信号である。よって、点灯信号φI1〜φI40は、画像データによって相互に波形が異なる。しかし、点灯信号φI1〜φI40は、同じタイミングで並行して送信される。
発光チップU1〜U40は並行して駆動されるので、発光チップU1の動作を説明すれば足りる。
図8は、第1の実施の形態が適用される発光装置65及び発光チップUの動作を説明するタイミングチャートである。
図8では、発光チップU1の発光サイリスタL1〜L5の5個の発光サイリスタLの点灯又は非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。なお、図8では、発光チップU1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を非点灯としている。
前述したように、他の発光チップU2〜U40は、発光チップU1と並行して駆動されるため、発光チップU1の動作を説明すれば足りる。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持する。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間Tだけ後ろにずらしたものに当たる。第1転送信号φ1は、期間T(1)及び期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)が発光装置65が動作を開始する期間であるためである。
なお、番号が連続する2個の転送サイリスタTにおいて、小さい番号の転送サイリスタTを「前(前段)」又は「前(前段)の転送サイリスタT」、大きい番号の転送サイリスタTを「後(後段)」又は「後(後段)の転送サイリスタT」と表記することがある。
さらに、発光チップUにおいて、転送サイリスタTのオン状態が転送されていく側を「後(後ろ)」と、オン状態が転送されてきた側を「前」と表記することがある。
ここでは、発光チップU1の発光サイリスタL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。
発光サイリスタL1を点灯させる場合、点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持する。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsub(「H」(0V))を設定する。電源電位供給部170は、電源電位Vga(「L」(−3.3V))を設定する。すると、発光装置65の回路基板62上の電源ライン200aは基準電位Vsub(「H」(0V))になり、発光チップU1〜U40のそれぞれのVsub端子は「H」になる。同様に、電源ライン200bは電源電位Vga(「L」(−3.3V))になり、発光チップU1〜U40のそれぞれのVga端子は「L」になる(図4参照)。これにより、発光チップU1〜U40のそれぞれの電源線71は「L」になる(図5参照)。
なお、図8及び以下における説明では、電位がステップ(階段)状に変化するとしているが、電位は徐々に変化する。よって、電位が変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオン又はターンオフし、結合トランジスタQがオン状態とオフ状態との間で変化しうる。
<発光チップU1>
転送サイリスタT、発光サイリスタLのアノードはVsub端子に接続されているので、「H」(0V)に設定されている。
なお、第1ゲートGtf1の電位は、抵抗Rg1、スタート抵抗Rs及び電流制限抵抗R2により設定できる。
そして、発光サイリスタL1は、第1ゲートGlf1が転送サイリスタT1の第1ゲートGtf1に接続されているので、しきい電圧が−2.12Vになっている。
また、発光サイリスタL2、3、4、…は、第1ゲートGlf2、Glf3、Glf4、…がそれぞれ転送サイリスタT2、T3、T4、…の第1ゲートGtf2、Gtf3、Gtf4、…に接続されているので、しきい電圧が−4.8Vである。
時刻bにおいて、第1転送信号φ1が、「H」から「L」に移行する。これにより発光装置65が動作を開始する。
すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72が「H」から「L」(−3.3V)に移行する。すると、しきい電圧が−2.12Vである転送サイリスタT1は、第1転送信号線72、すなわち、カソードが「L」(−3.3V)になるので、ターンオンする。しかし、番号が3以上の奇数番号の転送サイリスタTは、カソードが第1転送信号線72に接続されているが、しきい電圧が−4.8Vであるので、ターンオンしない。一方、偶数番号の転送サイリスタTは、第2転送信号線73が「H」(0V)であるのでターンオンしない。
しかし、第2転送信号線73が「H」(0V)であるので、転送サイリスタT2はターンオンしない。また、点灯信号線75が「H」(0V)であるので、発光サイリスタL2もターンオンしない。
なお、以下では、オン状態の転送サイリスタT、結合トランジスタQ、発光サイリスタLを表記し、オフ状態の転送サイリスタT、結合トランジスタQ、発光サイリスタLを表記しない。
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」(0V)から「L」(−3.3V)に移行する。すると、しきい電圧が−1.7Vである発光サイリスタL1がターンオンして、点灯(発光)する。これにより、点灯信号線75が−1.86Vになる。
発光サイリスタL2は、しきい電圧が−2.22Vであるが、しきい電圧が−1.7Vと高い発光サイリスタL1がターンオンして点灯信号線75を−1.86Vにするので、ターンオンしない。
時刻cの直後において、転送サイリスタT1、結合トランジスタQ1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が−1.86Vから「H」(0V)に移行する。すると、発光サイリスタL1は、アノードとカソードとがともに「H」になって、ターンオフして消灯する(非点灯になる)。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行する時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの期間となる。
時刻dの直後において、転送サイリスタT1、結合トランジスタQ1がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
すると、φ2端子が「H」から「L」(−3.3V)に移行する。転送サイリスタT1がオン状態にあるので、転送サイリスタT1の第1ゲートGtf1は−0.2Vになっている。よって、第2転送信号線73は、「L」(−3.3V)と−0.2Vとの電位差を、スタート抵抗Rs(2kΩ)と電流制限抵抗R2(300Ω)とで分圧した値になる。すなわち、第2転送信号線73は、−2.9Vとなる。
そして、転送サイリスタT2がターンオンすると、第2転送信号線73は−1.8Vになる。
さらに、転送サイリスタT2がターンオンすることにより、結合トランジスタQ2がオフ状態からオン状態に移行し、転送サイリスタT3の第1ゲートGtf3が−0.72Vになる。よって、転送サイリスタT3及び発光サイリスタL3のしきい電圧が−2.22Vになる。番号が4以上の転送サイリスタT及び発光サイリスタLは、しきい電圧が−4.8Vに維持される。
なお、点灯信号φI1は「H」(0V)であるので、いずれの発光サイリスタLもターンオンしない。
時刻eの直後において、転送サイリスタT1、T2、結合トランジスタQ1、Q2がオン状態にある。
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノードとカソードとがともに「H」になって、ターンオフする。
第1ゲートGtf1(第1ゲートGlf1)は、抵抗Rg1を介して電源線71(「L」(−3.3V))に接続されるとともに、スタート抵抗Rsを介して「L」(−3.3V)である第2転送信号線73に接続されている。よって、転送サイリスタT1は、第1ゲートGtf1(第1ゲートGlf1)が−0.2Vから「L」(−3.3V)になって、転送サイリスタT1及び発光サイリスタL1のしきい電圧が−4.8Vになる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯する。
そして、時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1又は時刻eでの転送サイリスタT2と同様に、しきい電圧が−2.22Vの転送サイリスタT3がターンオンする。このとき、転送サイリスタT1はしきい電圧が−4.8Vであるので、ターンオンしない。
時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
そして、転送サイリスタTは、ターンオンすると、第1ゲートGtfが−0.2Vになる。転送サイリスタTの第1ゲートGtfと発光サイリスタLの第1ゲートGlfとは接続されているので、発光サイリスタLのしきい電圧も−1.7Vとなる。よって、点灯信号φIが「H」(0V)から「L」(−3.3V)に移行するタイミングにおいて、発光サイリスタLがターンオンして点灯する。
このように、図8に示すように、画像データに応じて点灯信号φIの波形を設定することで、各発光サイリスタLを点灯制御する。
図5に示した第1の実施の形態が適用される発光チップU1(U)では、番号が2以上の転送サイリスタTは、第1ゲートGtfが抵抗Rcを介して、番号が一つ小さい(前段の)結合トランジスタQのコレクタCに接続されている。
これに対して、図9に示す第1の実施の形態を適用しない発光チップU1(U)では、抵抗Rcを備えない。他の構成は、図5に示した第1の実施の形態が適用される発光チップU1(U)と同様であるので、説明を省略する。
そして、図8に示したタイミングチャートにより、発光装置65及び発光チップUが動作するとする。
結合トランジスタQ1がオフ状態からオン状態になると、コレクタC1は「L」(−3.3V)から−0.2Vに移行する。コレクタC1と転送サイリスタT2の第1ゲートGtf2との間には、抵抗Rcが設けられていないので、転送サイリスタT2の第1ゲートGtf2の電位も−0.2Vになる。これにより、転送サイリスタT2のしきい電圧は−1.7Vになる。
しかし、以下に説明するように、不都合が生じてしまう。
時刻aにおいて、図9中の転送サイリスタ列の一端の転送サイリスタT1の第1ゲートGtf1は、抵抗Rg1を介して、「L」(−3.3V)の電源線71に接続されている。また、第1ゲートGtf1は、スタート抵抗Rs、電流制限抵抗R2を介して「H」(0V)のφ2端子に接続されている。図5に示した発光チップU1と同様に、転送サイリスタT1は、第1ゲートが−0.62Vとなり、しきい電圧が−2.12Vになる。
このとき、転送サイリスタT1がオフ状態であるので、結合トランジスタQ1はオフ状態であって、転送サイリスタT2は、第1ゲートGtf2が抵抗Rg2を介して、電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vである。同様に、他の転送サイリスタT3、T4、T5、…もしきい電圧が−4.8Vである。
また、発光サイリスタL2、3、4、…は、第1ゲートGlf2、Glf3、Glf4、…がそれぞれ転送サイリスタT2、T3、T4、…の第1ゲートGtf2、Gtf3、Gtf4、…に接続されているので、しきい電圧が−4.8Vである。
時刻bにおいて、第1転送信号φ1が「H」から「L」に移行すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72の電位が「H」から「L」(−3.3V)に移行する。すると、しきい電圧が−1.7Vである転送サイリスタT1がターンオンする。しかし、カソードが第1転送信号線72に接続された番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるのでターンオンしない。
しかし、第2転送信号線73は、「H」(0V)であるので、発光サイリスタL1、L2はターンオンしない。
時刻bの直後において、転送サイリスタT1、結合トランジスタQ1がオン状態にある。
時刻cにおいて、点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」(0V)から「L」(−3.3V)に移行する。すると、しきい電圧が−1.7Vである発光サイリスタL1又は発光サイリスタL2がターンオンして、点灯(発光)する。このとき、発光サイリスタL1は、発光サイリスタL2よりφI端子に近いため、ターンオンしやすい。しかし、発光サイリスタL2が、ターンオンすることもありうる。
これにより、点灯信号線75の電位が、−1.86Vになる。よって、ターンオンしていない発光サイリスタL1又は発光サイリスタL2は、しきい電圧が−1.7Vであるので、ターンオンする。そして、点灯信号線75は、−1.7Vになる。
図5の説明で述べたように、時刻cでは、発光サイリスタL1を点灯させたいので、発光サイリスタL2が点灯することは好ましくない。
時刻cの直後において、転送サイリスタT1、結合トランジスタQ1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯している。
時刻dにおいて、点灯信号φI1が「L」から「H」に移行すると、点灯信号線75の電位が「H」(0V)に移行する。すると、発光サイリスタL1、L2は、アノードとカソードとがともに「H」になるので、ターンオフして消灯する。
時刻dの直後において、転送サイリスタT1、結合トランジスタQ1がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。転送サイリスタT1がオン状態にあるので、前述したように第2転送信号線73は、−2.9Vになる。転送サイリスタT2は、時刻bにおいて、しきい電圧が−1.7Vになっているので、ターンオンする。そして、第1ゲートGtf2(第1ゲートGlf2)が−0.2Vになる。しかし、第1ゲートGtf2(第1ゲートGlf2)はオン状態の結合トランジスタQ1により、既に−0.2Vになっている。
そして、転送サイリスタT2がターンオンすると、第2転送信号線73の電位は、−1.8Vになる。
第1転送信号線72にはそれぞれが内部抵抗rkを有するオン状態の転送サイリスタT1、T3が並列に接続されることになる。よって、第1転送信号線72は、式(1)において、内部抵抗rkをrk/2に置き換えて得られる−1.66Vとなる。
第2転送信号線73は、転送サイリスタT2がオン状態になることで、−1.8Vになっている。よって、転送サイリスタT4がターンオンする。そして、第2転送信号線73は、第1転送信号線72と同様に、−1.66Vになる。
しかし、第1転送信号線72は−1.66Vであるので、しきい電圧が−1.7Vの転送サイリスタT5はターンオンできない。
以上のように、図9に示す発光チップU1(U)では、転送サイリスタT1がオン状態にある時刻eにおいて、転送サイリスタT2をターンオンさせると、転送サイリスタT3、T4が将棋倒しのように連鎖的に次々にターンオンしてしまうことになる。
これは、転送サイリスタT1がオン状態にあるときに、転送サイリスタT2をターンオンさせることで、転送サイリスタT3のしきい電圧が、第1転送信号線72の電位より高くなることによる。そして、転送サイリスタT3がターンオンすることにより、転送サイリスタT4のしきい電圧が、第1転送信号線72の電位より高くなることによる。
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行すると、第1転送信号線72の電位が−1.66Vから「H」(0V)に移行する。これにより、転送サイリスタT1、T3がターンオフする。そして、結合トランジスタQ1、Q3もオン状態からオフ状態に移行する。
しかし、転送サイリスタT2、T4は、オン状態であるので、第1ゲートGtf2、Gtf4(第1ゲートGlf2、Glf4)が−0.2Vである。また、転送サイリスタT3、T5は、結合トランジスタQ2、Q4がオン状態であるので、第1ゲートGtf3、Gtf5(第1ゲートGlf3、Glf5)が−0.2Vであって、しきい電圧が−1.7Vである。よって、発光サイリスタL2、L3、L4、L5は、しきい電圧が−1.7Vに維持される。
時刻fの直後において、転送サイリスタT2、T4、結合トランジスタQ2、Q4がオン状態にある。
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、点灯信号線75が「H」(0V)から「L」(−3.3V)に移行する。すると、時刻cにおける発光サイリスタL1、L2と同様に、しきい電圧が−1.7Vである発光サイリスタL2、L3、L4、L5のいずれかがターンオンして、点灯する。そして、点灯信号線75を−1.86Vにする。次に、発光サイリスタL2、L3、L4、L5のうちターンオンしていない発光サイリスタLのいずれかがターンオンして、点灯する。そして、点灯信号線75を−1.7Vにする。さらに、発光サイリスタL2、L3、L4、L5のうちターンオンしていない発光サイリスタLのいずれかがターンオンして、点灯する。そして、点灯信号線75を−1.64Vにする。この電位は、発光サイリスタL2、L3、L4、L5のしきい電圧より高いので、ターンオンしていない発光サイリスタLをターンオンさせない。すなわち、この例では、3個の発光サイリスタLがオン状態になる。
時刻gでは、発光サイリスタL2を点灯させたいので、発光サイリスタL2、L3、L4、L5のうち3個の発光サイリスタLが点灯することは好ましくない。
時刻fの直後において、転送サイリスタT2、T4、結合トランジスタQ2、Q4がオン状態にあって、発光サイリスタL2、L3、L4、L5のうち3個の発光サイリスタLがオン状態で点灯している。
時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、点灯信号線75は−1.7Vから「H」(0V)に移行する。すると、発光サイリスタL2、L3、L4、L5のうち、点灯していた3個の発光サイリスタLは、アノードとカソードとがともに「H」になって、ターンオフして消灯する。
時刻iにおいて、第1転送信号φ1が「H」(0V)から「L」(−3.3V)になると、しきい電圧が−1.7Vの転送サイリスタT3、T5がともにターンオンする。そして、結合トランジスタQ3、Q5がオフ状態からオン状態になる。すると、転送サイリスタT2、T3、T4、T5、T6の第1ゲートGtf2、Gtf3、Gtf4、Gtf5、Gtf6(第1ゲートGlf2、Glf3、Glf4、Glf5、Glf6)が−0.2Vになる。これにより、発光サイリスタL2、L3、L4、L5、L6のしきい電圧が−1.7Vになる。
時刻iの直後において、転送サイリスタT2、T3、T4、T5、結合トランジスタQ2、Q3、Q4、Q5がオン状態にある。
すなわち、指定した発光サイリスタL以外の発光サイリスタLが点灯するという誤動作が発生してしまう。
第1転送信号線72又は第2転送信号線73の電位によっては、さらに転送サイリスタTが将棋倒しのように連鎖的に次々とターンオンすることになる。
すなわち、図7において、転送サイリスタT1がオン状態にあると、第1ゲートGtf1と結合トランジスタQ1のコレクタC1とは同じ電位(−0.2V)になる。しかし、コレクタC1と転送サイリスタT2の第1ゲートGtf2とは抵抗Rcを介して接続されているので、転送サイリスタT2の第1ゲートGtf2は、−0.72Vとなり、転送サイリスタT2のしきい電圧は−2.22Vとなる。第2転送信号線73の電位が−1.8Vであっても、転送サイリスタT2はターンオンしない。
このようにすることで、転送部101におけるオン状態の伝搬における誤動作が抑制される。これは、プリントヘッド14においても同様に誤動作が抑制される。そして、画像形成装置1において、形成される画像に発生する乱れが抑制される。
なお、抵抗Rcを設けない場合には、転送サイリスタT2は、第1ゲートGtf2が−0.2Vとなって、しきい電圧が−1.7Vとなる。よって、第2転送信号線73が−1.8Vであると、転送サイリスタT2はターンオンしてしまう。
図8における時刻eにおいて、転送サイリスタT2がターンオンして、結合トランジスタQ2がオフ状態からオン状態に移行しても、転送サイリスタT3は、第1ゲートGtf3が−0.72Vであって、しきい電圧が−2.22Vである。
このとき、転送サイリスタT1がオン状態であるので、第1転送信号線72は−1.8Vになっている。しかし、転送サイリスタT3は、しきい電圧が−2.22Vであるので、ターンオンしない。このように、第1転送信号線72に接続された奇数番号の複数の転送サイリスタTが将棋倒しのように連鎖的に次々とターンオンすることが抑制される。そして、指定した発光サイリスタL以外の発光サイリスタLが点灯する誤動作の発生が抑制される。
なお、時刻eにおいて、図5に示す転送サイリスタT2、T3が、上記の図7における転送サイリスタT1、T2に対応する。
第2の実施の形態が適用される発光チップUは、第1の実施の形態が適用される発光チップUに比べて動作マージンが広い。
第2の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様である。また、第2の実施の形態が適用される発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成は、第1の実施の形態において図3、4に示した発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成と同じである。以下では、発光チップUより説明する。
図10に示す第2の実施の形態における発光チップU1(U)では、スタート抵抗Rsの一方の端子(図10において右側の端子)が、転送サイリスタT1の第1ゲートGtf1に、他方の端子(図10において左側の端子)が電流制限抵抗R2を介することなく、φ2端子に接続されている。他の部分は、第1の実施の形態と同様である。よって、同様な部分の説明を省略する。
したがって、第1転送信号線72及び第2転送信号線73は、「L」(−3.3V)まで変化しうる。よって、転送サイリスタTのしきい電圧−2.22Vに対する動作マージンは、1.08Vとなって、図5に示した第1の実施の形態が適用される発光チップU1(U)の0.68Vに比べて広い。
なお、ここでの同じ程度は、転送サイリスタTのしきい電圧に差が生じることが抑制できればよい。
第3の実施の形態が適用される発光装置65は、第1の実施の形態に比べて回路基板62上の配線の本数を抑制する。
第3の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様であるので、説明を省略し、発光装置65より説明する。
図11は、第3の実施の形態が適用される発光装置65の上面図である。
図11に示すように、第3の実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップUa1〜Ua20(発光チップ群#a)と、同じく20個の発光チップUb1〜Ub20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、第3の実施の形態では、第1の実施の形態における40個の発光チップUを2つの発光チップ群(発光チップ群#aと発光チップ群#b)に分けている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
そして、発光装置65は、第1の実施の形態と同様に、光源部63を駆動する信号発生回路110を搭載している。
なお、発光チップUa1〜Ua20及び発光チップUb1〜Ub20の構成は同一であってよい。よって、発光チップUa1〜Ua20をそれぞれ区別しないときは、発光チップUa、発光チップUb1〜Ub20をそれぞれ区別しないときは、発光チップUbと表記する。そして、発光チップUaと発光チップUbとをそれぞれ区別しないときは、発光チップUと表記する。
そして、第3の実施の形態では、発光チップUの数として、合計40個を用いたが、これに限定されない。
発光チップUは、矩形の基板80上において、長辺側に長辺に沿って列状に設けられた複数の発光素子(第3の実施の形態では発光サイリスタL1、L2、L3、…)を備える発光部102を備えている。さらに、発光チップUは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φW端子、φR端子)を備えている。なお、これらの入力端子は、基板80の一端部からφW端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφR端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。
発光装置65の回路基板62には、信号発生回路110及び発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)が搭載され、信号発生回路110と発光チップUa1〜Ua20及び発光チップUb1〜Ub20とを相互に接続する配線が設けられている。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップUa1〜Ua20)に対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#b(発光チップUb1〜Ub20)に対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップUa1と発光チップ群#bに属する発光チップUb1との発光チップ組#1に対して、書込信号φW1を送信し、発光チップ群#aに属する発光チップUa2と発光チップ群#bに属する発光チップUb2との発光チップ組#2に対して、書込信号φW2を送信し、以下同様にして、発光チップ群#aに属する発光チップUa20と発光チップ群#bに属する発光チップUb20との発光チップ組#20に対して、書込信号φW20を送信する書込信号発生部150を備えている。
さらに同様に、消灯信号発生部180aと消灯信号発生部180bとを分けて示したが、これらをまとめて消灯信号発生部180と表記することがある。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。消灯信号φRaと消灯信号φRbとを区別しない場合には消灯信号φRと表記する。書込信号φW1〜φW20をそれぞれ区別しないときは書込信号φWと表記する。
φ1端子、φ2端子は、転送信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b)の受信端である。
発光チップ群#aに属する発光チップUa1〜Ua20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップUb1〜Ub20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップUa1〜Ua20及び発光チップ群#bに属する発光チップUb1〜Ub20が互いに向かい合い、発光チップU間においても発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。なお、図12(b)の発光チップUa1、Ua2、Ua3、…及び発光チップUb1、Ub2、Ub3、…に、図12(a)に示した発光部102の発光素子の並び(発光サイリスタL1、L3、L5、…の番号順)の方向を矢印で示している。
回路基板62には、発光チップUの基板80の裏面に設けられたVsub端子(後述の図14参照)に接続され、基準電位Vsubを与える電源ライン200aが設けられている。
そして、回路基板62には、発光チップUに設けられたVga端子に接続され、駆動のための電源電位Vgaを与える電源ライン200bが設けられている。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップUb1〜Ub20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、及び発光チップ群#bの発光チップUb1〜Ub20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1b及び第2転送信号φ2bは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
同様に、信号発生回路110の消灯信号発生部180bから、発光チップ群#bの発光チップUb1〜Ub20のそれぞれのφR端子に、消灯信号φRbを送信するための消灯信号ライン208bが設けられている。消灯信号φRbは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、消灯信号φRaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、消灯信号φRbは、発光チップ群#bに対して共通に送信される。
一方、書込信号φW(書込信号φW1〜φW20)は、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組(発光チップ組#1〜#20)のそれぞれに対して共通に送信される。
図13では、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)を2×20のマトリクスの各要素として配置して、信号発生回路110と発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)とを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、消灯信号φRa、φRb、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、消灯信号φRaは、発光チップ群#aに共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、消灯信号φRbは、発光チップ群#bに共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
発光装置65において発光チップUを発光チップ群及び発光チップ組に分けない第1の実施の形態(図4参照)では、点灯信号φIは、発光チップU毎に送信されるため、発光チップUの数を40個とすると、点灯信号ライン204−1〜204−40は40本必要になる。これに加え、第1転送信号ライン201、第2転送信号ライン202、電源ライン200a、200bが必要となる。よって、発光装置65に設ける配線数は44本となる。
また、40本の点灯信号ライン204は、発光サイリスタLに点灯のための電流を流すため、抵抗が小さいことを要する。よって、40本の点灯信号ライン204には、幅の広い配線(ライン)が必要になる。このため、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合には、回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。
第3の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合では、第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合に比べ、回路基板62上の配線(ライン)数は7/11になる。
さらに、第3の実施の形態では、発光サイリスタLの点灯のための電流が流れる幅の広い配線(ライン)を用いず、消灯信号ライン208a、208bを用いる。この消灯信号ライン208a、208bには、後述するように、消灯サイリスタRTをオンにするための消灯信号φRa、φRbが送信される。よって、この消灯信号ライン208a、208bには、大きな電流が流れない。
また、書込信号ライン205−1〜205−20は、後述する書込サイリスタSをターンオンさせるための書込信号φWが送信される。よって、書込信号ライン205−1〜205−20には、大きな電流が流れない。
このことから、第3の実施の形態が適用される発光チップUを用いると、回路基板62上の配線(ライン)の本数が削減されるとともに、幅の広い配線を多数設けることを要しない。よって、第3の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合は、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合に比べて、回路基板62の面積を抑制できる。
図14は、第3の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。なお、図14では、端子(φ1端子、φ2端子、Vga端子、φW端子、φR端子)の位置は、図12(a)と異なるが、説明の便宜上、図14中左端に示した。
ここでは、信号発生回路110との関係において発光チップUa1を例に、発光チップUを説明する。そこで、図14において、発光チップUを発光チップUa1(U)と表示する。他の発光チップUa2〜Ua20及び発光チップUb1〜Ub20の構成は、発光チップUa1と同じである。
そして、発光チップUa1(U)は、発光サイリスタ列と同様に列状に配列された奇数番号及び偶数番号の転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列及び同様に列状に配列された奇数番号の書込サイリスタS1、S3、S5、…から構成される書込サイリスタ列を備えている。
ここでも、発光サイリスタL1、L3、L5、…、転送サイリスタT1、T2、T3、…、書込サイリスタS1、S3、S5、…をそれぞれ区別しないときは発光サイリスタL、転送サイリスタT、書込サイリスタSと表記する。
さらに、発光チップUa1(U)は、消灯サイリスタRTを備えている。
さらに、発光チップUa1(U)は、書込サイリスタS1、S3、S5、…のそれぞれに対応して奇数番号の書込トランジスタQs1、Qs3、Qs5、…を備えている。
ここでも、結合トランジスタQt1、Qt2、Qt3、…、書込トランジスタQs1、Qs3、Qs5、…をそれぞれ区別しないときは結合トランジスタQt、書込トランジスタQsと表記する。
なお、これらの電流制限抵抗R1、R2、Rw、Rr、RIのいずれか又はすべてが発光チップUa1(U)の外部に設けられていてもよい。
さらに、発光チップUa1(U)は、複数の抵抗(抵抗Rc、Rg、Rm、Rn)を備えているが、これらについては後述する。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図14中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
また、結合トランジスタQt及び書込トランジスタQsは、コレクタ、ベース、エミッタを有する半導体素子であるが、奇数番号の結合トランジスタQtは、2個のコレクタ(マルチコネクタ)を有している。
第3の実施の形態の説明では、転送サイリスタT、書込サイリスタS、発光サイリスタLの番号に関わらず、転送サイリスタTでは第1ゲートGtf、第2ゲートGts、書込サイリスタSでは、第1ゲートGsf、第2ゲートGss、発光サイリスタLでは第1ゲートGlfと表記する。なお、消灯サイリスタRTでは、第1ゲートGrfと表記する。
同様に、結合トランジスタQtの番号に関わらず、奇数番号のマルチコレクタの結合トランジスタQtでは第1コレクタCf、第2コレクタCsと表記し、偶数番号の結合トランジスタQtではコレクタCと表記する。また、書込トランジスタQsでは、番号に関わらずコレクタCと表記する。
転送サイリスタT、書込サイリスタS、発光サイリスタL、消灯サイリスタRTのそれぞれのアノードは、発光チップUa1(U)の基板80に接続されている(アノードコモン)。また、結合トランジスタQtのエミッタ、書込トランジスタQsのエミッタも発光チップUa1(U)の基板80に接続されている。
そして、これらのアノード及びエミッタは、基板80裏面に設けられたVsub端子を介して電源ライン200a(図12(b)参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
なお、発光チップU1bの場合には、φ1端子には、第1転送信号ライン201b(図12(b)参照)が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b(図12(b)参照)が接続され、第2転送信号φ2bが送信される。
なお、発光チップU1bの場合には、φR端子には、消灯信号ライン208b(図12(b)参照)が接続され、消灯信号φRbが送信される。
奇数番号の結合トランジスタQtの第1コレクタCfは、抵抗Rmを介して、電源線71に接続されるとともに、同じ番号の書込サイリスタSの第1ゲートGsfに接続されている。そして、第2コレクタCsは、抵抗Rcを介して、番号が1大きい偶数番号(後段)の転送サイリスタTの第1ゲートGtfに接続されている。
偶数番号の結合トランジスタQtのコレクタCは、抵抗Rcを介して、番号が1大きい奇数番号(後段)の転送サイリスタTの第1ゲートGtfに接続されている。
なお、奇数番号の結合トランジスタQtはマルチコネクタ(第1コレクタCf、第2コレクタCs)としたが、1個のコレクタCとして、書込サイリスタSの第1ゲートGsfと転送サイリスタTの第1ゲートGtfとが抵抗Rcを介してコレクタCに共に接続されてもよい。
以下では、奇数番号の結合トランジスタQtは、図14に示すように、マルチコネクタ(第1コレクタCf、第2コレクタCs)であるとして説明する。
次に、第3の実施の形態が適用される発光装置65の動作について説明する。
第3の実施の形態においても、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)とする。そして、信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、消灯信号φRa、φRb、書込信号φW1〜φW20)は「H」(0V)と「L」(−3.3V)との電位を有しているとする。
そして、一例として、電流制限抵抗Rw、Rr、抵抗Rm、Rnは、それぞれ300Ω、300Ω、10kΩ、10kΩとする。他の電流制限抵抗R1(300Ω)、R2(300Ω)、RI(80Ω)、スタート抵抗Rs(2kΩ)、抵抗Rc(2kΩ)、抵抗Rg(10kΩ)は、第1の実施の形態と同じとする。
また、発光サイリスタLの内部抵抗は、第1の実施の形態と異なり、10Ωとする。すると、オン状態の発光サイリスタLのカソード(点灯信号線75)は、−1.7Vになる。
上記の数値は、例であって、他の値を設定することができる。
図12に示したように、回路基板62上のすべての発光チップU(発光チップUa1〜Ua20と発光チップUb1〜Ub20)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aに属する発光チップUa1〜Ua20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、消灯信号φRaが共通に送信される。よって、発光チップ群#aに属する発光チップUa1〜Ua20は並列に駆動される。
同様に、発光チップ群#bに属する発光チップUb1〜Ub20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、消灯信号φRbが共通に送信される。よって、発光チップ群#bに属する発光チップUb1〜Ub20は並列に駆動される。
なお、発光サイリスタLの光量を調整するなどのために、書込信号φW1〜φW20のタイミングを互いにずらして送信してもよい。
以下では、発光チップ組#1に属する発光チップUa1及び発光チップUb1の動作を説明する。
そして、図15では、それぞれの発光チップUにおいて、発光サイリスタL1、L3、L5の3個の発光サイリスタLを点灯制御する部分のタイミングチャートを示している。
一方、発光チップ群#bの発光チップUb1の発光サイリスタL1は、時刻hから時刻oの期間Tb(1)において、発光サイリスタL3は、時刻oから時刻qの期間Tb(2)において、発光サイリスタL5は、時刻qから始まる期間Tb(3)において点灯制御される。
なお、同様にして番号が7以上の奇数番号の発光サイリスタLが点灯制御される。
そして、発光チップ群#aの発光チップUa1、Ua2、Ua3、…を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップUb1、Ub2、Ub3、…を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの1/2(半分)の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップUa1、Ua2、Ua3、…を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
以下では、時刻cから時刻nまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップUa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第1転送信号φ1aは、時刻cで「L」であって、時刻gで「L」から「H」に移行する。そして、時刻lで「H」から「L」に移行し、時刻nで「L」を維持する。
第2転送信号φ2aは、時刻cで「H」であって、時刻fで「H」から「L」に移行する。そして、時刻mで「L」から「H」に移行し、時刻nで「H」を維持する。
第1転送信号φ1aと第2転送信号φ2aとは期間Tを単位として繰り返す信号波形である。そして、時刻fから時刻gまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返す。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1aと第2転送信号φ2aとは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の信号により、図14に示した転送サイリスタTが、番号順にオン状態になる。
消灯信号φRaは、後述するように点灯している発光サイリスタLを消灯させる信号である。
書込信号φW1は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻eで「L」から「H」に移行する。さらに、時刻iで「H」から「L」に移行し、時刻jで「L」から「H」に移行する。すなわち、書込信号φW1は、期間Ta(1)において、「L」になる期間が2つある。前に「L」となる期間(時刻dから時刻e)に対して、後に「L」となる期間(時刻iから時刻j)は、期間Tの1/2の期間後にずれている。
書込信号φW1が後に「L」となる期間(時刻iから時刻j)は、期間Tの1/2遅れて第1転送信号φ1bが「L」である期間に対応し、発光チップUb1の転送サイリスタT1がオン状態にある期間であって、発光チップUb1の発光サイリスタL1をターンオンさせて点灯させる。
(1)時刻a
発光装置65に基準電位Vsub及び電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図15に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図12(b)参照)。よって、すべての発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図14参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のVsub端子である裏面電極85が基準電位Vsub(「H」(0V))となり、電源線71が電源電位Vga(「L」(−3.3V))になる。なお、点灯信号線75は、電流制限抵抗RIを介して、電源線71に接続されているので、電源電位Vga(「L」(−3.3V))になる。
転送サイリスタT、書込サイリスタS、発光サイリスタL及び消灯サイリスタRTのアノードは、Vsub端子に接続されているので「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソードは、「H」の第1転送信号線72に接続され、偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソードは、「H」の第2転送信号線73に接続されている。よって、転送サイリスタTのアノード及びカソードはともに「H」となり、転送サイリスタTはオフ状態にある。
結合トランジスタQtのベースは、転送サイリスタTの第2ゲートGtsに接続されている。転送サイリスタTはオフ状態であるので、第2ゲートGtsは「H」になっている。よって、結合トランジスタQtは、エミッタとベースがともに「H」であるので、オフ状態である。
転送サイリスタTの第1ゲートGtfは、抵抗Rgを介して電源電位Vga(「L」(−3.3V))の電源線71に接続されている。よって、後述する転送サイリスタT1の第1ゲートGtfを除いて、転送サイリスタTは、第1ゲートGtfが「L」(−3.3V)で、しきい電圧が−4.8Vである。
書込トランジスタQsのベースは、書込サイリスタSの第2ゲートGssに接続されている。書込サイリスタSはオフ状態であるので、第2ゲートGssは「H」になっている。よって、書込トランジスタQsは、エミッタとベースはともに「H」であるので、オフ状態である。
そして、書込サイリスタSは、第1ゲートGsfが抵抗Rmを介して「L」の電源線71に接続されているので、しきい電圧が−4.8Vである。
なお、時刻aにおいて、信号発生回路110を立ち上げたとき、消灯サイリスタRTがターンオンしてもかまわない。この場合、消灯サイリスタRTは、第1ゲートGrfが−0.2Vになる。よって、消灯サイリスタRTの第1ゲートGrfに接続された点灯信号線75も−0.2Vになる。
時刻aでは、発光サイリスタLを点灯させないので、点灯信号線75が−0.2Vであってもかまわない。
発光チップUb1においても、初期状態は発光チップUa1と同じであるので、説明を省略する。
時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップUa1>
すると、電流制限抵抗R1を介して、第1転送信号線72が「H」から「L」に移行する。しきい電圧が−2.02Vの転送サイリスタT1がターンオンする。番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2aが「H」(0V)であるので、ターンオンしない。
転送サイリスタT2は、第1ゲートGtfが結合トランジスタQt1の第2コレクタCsに抵抗Rcを介して接続されているので、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
しかし、書込信号線74は「H」であるので、書込サイリスタS1はターンオンしない。
他の書込サイリスタSは、しきい電圧が−4.8Vを維持する。
以下では、オン状態にあるサイリスタ(転送サイリスタT、書込サイリスタS、発光サイリスタL、消灯サイリスタRT)及びトランジスタ(結合トランジスタQt、書込トランジスタQs)を表記し、オフ状態にあるサイリスタ(転送サイリスタT、書込サイリスタS、発光サイリスタL、消灯サイリスタRT)及びトランジスタ(結合トランジスタQt、書込トランジスタQs)の表記を省略する。
発光チップUb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップUb1は初期状態が維持されている。
時刻cにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rrを介して、消灯信号線78が「L」から「H」に移行する。すると、消灯サイリスタRTのカソードとアノードとがともに「H」になって、消灯サイリスタRTは、例えオン状態にあっても、ターンオフする。そして、例え消灯サイリスタRTがオン状態であって点灯信号線75が−0.2Vになっていても、点灯信号線75は、電源線71の電源電位Vga(「L」(−3.3V))に移行する。
点灯信号線75が「L」(−3.3V)に移行しても、発光サイリスタLは、しきい電圧が−4.8Vであるのでターンオンしない。
時刻cの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップUb1は初期状態が維持されている。
時刻dにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、書込信号線74が、電流制限抵抗Rwを介して、「H」から「L」に移行する。しきい電圧が−1.7Vであった書込サイリスタS1がターンオンする。なお、番号が3以上の書込サイリスタSはしきい電圧が−4.8Vであるのでターンオンしない。
そして、書込サイリスタS1は、ターンオンすると、第2ゲートGssが−1.5Vになる。そして、書込トランジスタQs1がオフ状態からオン状態に移行する。すると、書込トランジスタQs1のコレクタCが−0.2Vになる。さらに、書込トランジスタQs1のカソード(書込信号線74)が−1.8Vになる。
発光サイリスタL1のカソードが接続された点灯信号線75は、時刻cにおいて、「L」(−3.3V)になっている。よって、発光サイリスタL1は、ターンオンして点灯する。
そして、発光サイリスタL1は、第1ゲートGlfが−0.2Vになるとともに、カソード(点灯信号線75)が、前述したように−1.7Vになる。
消灯サイリスタRTは、第1ゲートGrfが−1.7Vになった点灯信号線75に接続されているので、しきい電圧が−3.2Vになる。
時刻dの直後において、転送サイリスタT1、結合トランジスタQt1、書込サイリスタS1、書込トランジスタQs1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
書込信号線74が「H」から「L」に移行すると、書込信号線74が「H」から「L」に移行する。しかし、書込サイリスタSはしきい電圧が−4.8Vである。よって、書込サイリスタSはターンオンしない。
時刻eにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、書込信号線74が−1.8Vから「H」(0V)に移行する。オン状態にあった書込サイリスタS1はカソード及びアノードがともに「H」になるので、ターンオフする。すると、書込トランジスタQs1がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタL1は、点灯信号線75が−1.7V(維持電圧)に維持されるので、オン状態を維持する。
時刻eの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
書込信号φW1が、「L」から「H」に移行すると、「L」であった書込信号線74が「H」に移行する。
時刻fにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、第2転送信号線73が「H」から「L」(−3.3V)に移行し、しきい電圧が−2.22Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。
そして、転送サイリスタT2がオン状態になると、結合トランジスタQt2がオフ状態からオン状態に移行し、結合トランジスタQt2のコレクタCが−0.2Vになる。
すると、コレクタCに接続された転送サイリスタT3は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
オン状態の発光サイリスタL1は、点灯信号線75が−1.7V(維持電圧)に維持されるので、オン状態を維持する。
時刻fの直後においては、転送サイリスタT1、T2、結合トランジスタQt1、Qt2がオン状態であって、発光サイリスタL1がオン状態で点灯している。
時刻bにおける発光チップUa1の動作と同様であるので、説明を省略する。
発光チップUb1は、発光チップUa1の動作において、期間Tを1/2の後ろにずらしたタイミング(位相が180°ずれた関係)で動作する。
時刻gにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、第1転送信号線72が−1.8Vから「H」(0V)に移行する。オン状態にあった転送サイリスタT1は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt1がオン状態からオフ状態に移行する。そして、書込サイリスタS1は、第1ゲートGsfが抵抗Rmを介して接続された電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vになる。すなわち、すべての書込サイリスタSのしきい電圧が−4.8Vになる。
さらに、発光サイリスタL1は、第1ゲートGlfが抵抗Rnを介して接続された電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vになる。
しかし、オン状態の発光サイリスタL1は、点灯信号線75が−1.7V(維持電圧)に維持されるので、オン状態を維持する。
なお、オン状態の発光サイリスタL1は、消灯信号φRaが「H」(0V)であるので、オン状態を維持する。
時刻gの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻fの状態が維持される。
時刻hにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻gの状態が維持される。
<発光チップUb1>
時刻cにおける発光チップUa1と同様であるので、説明を省略する。
時刻iにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、書込信号線74が「H」から「L」に移行する。しかし、書込サイリスタSは、しきい電圧が−4.8Vであるので、ターンオンしない。
時刻iの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
時刻dにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻jにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、書込信号線74が「L」から「H」に移行する。
時刻jの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻eにおける発光チップUa1の動作と同様であるので説明を省略する。
時刻kにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rrを介して消灯信号線78が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTは、しきい電圧が−3.2Vであるので、ターンオンする。そして、消灯サイリスタRTは、第1ゲートGrfが−0.2Vになって、点灯信号線75を−0.2Vにする。
すると、オン状態にあった発光サイリスタL1は、アノードとカソードとの間の電位が、維持電圧(−1.7V)より絶対値において小さい−0.2Vになるので、ターンオフして消灯する(非点灯になる)。
すなわち、発光チップUa1の発光サイリスタL1は、時刻dの書込信号φW1が「H」から「L」に移行するタイミングで点灯(ターンオン)し、時刻kの消灯信号φRaが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻dから時刻kまでの期間が、発光チップUa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻kの直後において、転送サイリスタT2、結合トランジスタQt2、消灯サイリスタRTがオン状態にある。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻jの状態が維持される。
時刻lにおいて、発光チップ群#aに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される第2転送信号φ2bが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、第1転送信号線72が「H」から「L」に移行する。しきい電圧が−2.22Vである転送サイリスタT3がターンオンする。しかし、番号が5以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行しない。また、転送サイリスタT1は、オフ状態であって、第1ゲートGtfがスタート抵抗Rsを介して「L」(−3.3V)のφ2端子に接続されるとともに、抵抗Rgを介して「L」(−3.3V)の電源線71に接続されている。よって、転送サイリスタT1は、しきい電圧が−4.8Vであって、ターンオンしない。
すると、時刻bにおける転送サイリスタT2と同様に、転送サイリスタT4は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
時刻lの直後において、転送サイリスタT2、T3、結合トランジスタQt2、Qt3、消灯サイリスタRTがオン状態にある。
時刻fにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される第1転送信号φ1bが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、第2転送信号線73が「L」から「H」に移行する。オン状態にあった転送サイリスタT2は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt2がオン状態からオフ状態に移行する。
時刻mの直後において、転送サイリスタT3、結合トランジスタQt3、消灯サイリスタRTがオン状態にある。
時刻gにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻nにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、消灯信号線78が、オン状態の消灯サイリスタRTのカソードの電位から、「H」(0V)に移行する。消灯サイリスタRTは、カソード及びアノードがともに「H」となるので、ターンオフする。点灯信号線75は、オン状態の消灯サイリスタRTの第1ゲートGrfの−0.2Vから、電源線71の「L」(−3.3V)に移行する。
これにより、消灯サイリスタRTは、第1ゲートGrfが点灯信号線75に接続されているので、しきい電圧が−3.2Vになる。
時刻nの直後において、転送サイリスタT3、結合トランジスタQt3がオン状態にある。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻jの状態が維持される。
これ以降は、時刻cから時刻nまでの期間Ta(1)が繰り返される。
また、発光チップUb1は、発光チップUa1の動作を期間Tの1/2ずれて動作する。
これにより、転送サイリスタTが将棋倒しのように連鎖的にターンオンすることを抑制している。
また、図14に示した第3の実施の形態が適用される発光チップUでは、奇数番号の転送サイリスタTにより、1個の発光サイリスタLの点灯制御が行われるように構成されているが、奇数番号の転送サイリスタTにより、2個以上の発光サイリスタLの点灯制御がされるように構成してもよい。また、偶数番号の転送サイリスタTによって、発光サイリスタLの点灯制御がされるようにしてもよい。
さらに、すべての転送サイリスタTがそれぞれ発光サイリスタLの点灯制御をするように構成してもよい。
回路の極性を変更することによって、サイリスタ(転送サイリスタT、発光サイリスタL、書込サイリスタS(第3の実施の形態)、消灯サイリスタRT(第3の実施の形態))をカソードが基板80に接続されたカソードコモンとし、トランジスタ(結合トランジスタQ、結合トランジスタQt、書込トランジスタQs)をnpnバイポーラトランジスタとしてもよい。
さらに、結合トランジスタQ、Qtをpnpバイポーラトランジスタ又はnpnバイポーラトランジスタとしたが、電界効果トランジスタ(FET)などの三端子スイッチ素子を用いてもよい。
さらにまた、抵抗Rcは、結合トランジスタQ、Qtのコレクタに内在する抵抗(寄生抵抗)であってもよく、転送サイリスタTの第1ゲートGtfに内在する抵抗(寄生抵抗)であってもよい。
Claims (6)
- それぞれが、オン状態にて点灯する複数の発光素子と、
それぞれが、アノード、カソード、第1ゲート、第2ゲートを有し、オン状態にて前記複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、
それぞれが、前記複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの前記第2ゲートと後の転送サイリスタの前記第1ゲートとの間に設けられ、当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する複数の直列に接続された三端子スイッチ素子及び抵抗と、
前記複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてN個(Nは2以上の整数)の組に分けられ、当該N個の組のそれぞれに属する転送サイリスタの前記カソード又は前記アノードのいずれか一方がそれぞれ接続されたN個の転送信号線と、を備え、
前記N個の転送信号線のいずれかの転送信号線において、当該転送信号線に接続された前記N個の組のいずれかに属する複数の転送サイリスタの1つがオン状態にある際の当該転送信号線の電位を、オン状態にある当該転送サイリスタを前記前の転送サイリスタとしたとき、前記三端子スイッチ素子と前記抵抗とを介してオン状態に移行可能な状態に設定された前記後の転送サイリスタをオン状態に移行させる際に、当該後の転送サイリスタが接続された転送信号線に設定される電位より絶対値において小さくできることを特徴とする発光部品。 - それぞれが、前記N個の転送信号線のそれぞれの転送信号線において送信される互いに位相が異なる転送信号を受信する受信端に設けられた複数の電流制限抵抗と、
前記複数の転送サイリスタにおいてオン状態の転送が開始される最初の転送サイリスタの第1ゲートと、前記N個の転送信号線において当該転送サイリスタが接続される転送信号線以外の転送信号線のいずれか1個の前記受信端との間に接続されたスタート抵抗と
をさらに備えることを特徴とする請求項1に記載の発光部品。 - それぞれが、前記複数の発光素子における発光素子と、当該発光素子の点灯を指定する前記複数の転送サイリスタにおける転送サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光素子の点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項1又は2に記載の発光部品。
- 前記複数の発光素子が複数の発光サイリスタであって、
前記複数の発光サイリスタに接続され、当該複数の発光サイリスタに点灯のための電流を供給する点灯信号線と、
消灯信号を受信することでオフ状態からオン状態に移行して、前記点灯信号線の電位を、前記複数の発光サイリスタをオフ状態にする電位に設定する消灯サイリスタと
をさらに備えることを特徴とする請求項1乃至3のいずれか1項に記載の発光部品。 - それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第1ゲート、第2ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、それぞれが、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第2ゲートと後の転送サイリスタの当該第1ゲートとの間に設けられ、当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する複数の直列に接続された三端子スイッチ素子及び抵抗と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてN個(Nは2以上の整数)の組に分けられ、当該N個の組のそれぞれに属する転送サイリスタの当該カソード又は当該アノードのいずれか一方がそれぞれ接続されたN個の転送信号線と、を備え、当該N個の転送信号線のいずれかの転送信号線において、当該転送信号線に接続された当該N個の組のいずれかに属する複数の転送サイリスタの1つがオン状態にある際の当該転送信号線の電位を、オン状態にある当該転送サイリスタを当該前の転送サイリスタとしたとき、当該三端子スイッチ素子と当該抵抗とを介してオン状態に移行可能な状態に設定された前記後の転送サイリスタをオン状態に移行させる際に、当該後の転送サイリスタが接続された転送信号線に設定される電位より絶対値において小さくできる発光手段と、
前記発光手段から出射される光を結像させる光学手段と
を備えたプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第1ゲート、第2ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、それぞれが、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第2ゲートと後の転送サイリスタの当該第1ゲートとの間に設けられ、当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する複数の直列に接続された三端子スイッチ素子及び抵抗と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてN個(Nは2以上の整数)の組に分けられ、当該N個の組のそれぞれに属する転送サイリスタの当該カソード又は当該アノードのいずれか一方がそれぞれ接続されたN個の転送信号線と、を備え、当該N個の転送信号線のいずれかの転送信号線において、当該転送信号線に接続された当該N個の組のいずれかに属する複数の転送サイリスタの1つがオン状態にある際の当該転送信号線の電位を、オン状態にある当該転送サイリスタを当該前の転送サイリスタとしたとき、当該三端子スイッチ素子と当該抵抗とを介してオン状態に移行可能な状態に設定された前記後の転送サイリスタをオン状態に移行させる際に、当該後の転送サイリスタが接続された転送信号線に設定される電位より絶対値において小さくできる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えた画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212250A JP6209927B2 (ja) | 2013-10-09 | 2013-10-09 | 発光部品、プリントヘッド及び画像形成装置 |
US14/279,988 US9177993B2 (en) | 2013-10-09 | 2014-05-16 | Light emitting part, print head, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212250A JP6209927B2 (ja) | 2013-10-09 | 2013-10-09 | 発光部品、プリントヘッド及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015074178A true JP2015074178A (ja) | 2015-04-20 |
JP6209927B2 JP6209927B2 (ja) | 2017-10-11 |
Family
ID=52776622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013212250A Active JP6209927B2 (ja) | 2013-10-09 | 2013-10-09 | 発光部品、プリントヘッド及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9177993B2 (ja) |
JP (1) | JP6209927B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809645B2 (en) | 2018-09-26 | 2020-10-20 | Fuji Xerox Co., Ltd. | Light emitter, light source device, print head, and image forming apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0292651A (ja) * | 1988-09-30 | 1990-04-03 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
JP2007076094A (ja) * | 2005-09-13 | 2007-03-29 | Oki Data Corp | 発光集積回路、光学ヘッド、及びそれを用いた画像形成装置 |
JP2007250853A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
JP2012011654A (ja) * | 2010-06-30 | 2012-01-19 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
JP2013149795A (ja) * | 2012-01-19 | 2013-08-01 | Fuji Xerox Co Ltd | 発光チップ、プリントヘッドおよび画像形成装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5445269B2 (ja) * | 2010-03-29 | 2014-03-19 | 富士ゼロックス株式会社 | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
-
2013
- 2013-10-09 JP JP2013212250A patent/JP6209927B2/ja active Active
-
2014
- 2014-05-16 US US14/279,988 patent/US9177993B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0292651A (ja) * | 1988-09-30 | 1990-04-03 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
JP2007076094A (ja) * | 2005-09-13 | 2007-03-29 | Oki Data Corp | 発光集積回路、光学ヘッド、及びそれを用いた画像形成装置 |
JP2007250853A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
JP2012011654A (ja) * | 2010-06-30 | 2012-01-19 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
JP2013149795A (ja) * | 2012-01-19 | 2013-08-01 | Fuji Xerox Co Ltd | 発光チップ、プリントヘッドおよび画像形成装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809645B2 (en) | 2018-09-26 | 2020-10-20 | Fuji Xerox Co., Ltd. | Light emitter, light source device, print head, and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20150097908A1 (en) | 2015-04-09 |
JP6209927B2 (ja) | 2017-10-11 |
US9177993B2 (en) | 2015-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8258723B2 (en) | Light-emitting element array, driving device, and image forming apparatus | |
JP4962631B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5874678B2 (ja) | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 | |
JP2010045230A (ja) | 発光素子チップ、露光装置および画像形成装置 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
US9013527B2 (en) | Light-emitting component, print head and image forming apparatus | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
JP2010115785A (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
US8729569B2 (en) | Light-emitting chip, print head and image forming apparatus | |
JP2020049720A (ja) | 発光装置、光源装置、プリントヘッド及び画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP6696132B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5849718B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6209927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |