JP5591554B2 - 駆動回路、駆動装置、及び画像形成装置 - Google Patents

Description

本発明は、被駆動素子に駆動電流を供給する駆動回路、被駆動素子とその駆動回路とを含む駆動装置、及び、この駆動装置を含む画像形成装置に関するものである。

一般に、発光ダイオード（ＬＥＤ）、有機ＥＬ素子、発光サイリスタなどの被駆動素子は、温度変化に伴って特性が変化する温度特性、すなわち、温度依存性を持つ。例えば、電子写真方式のＬＥＤプリンタの露光用プリントヘッド（ＬＥＤヘッド）に用いられる発光素子としてのＬＥＤは、一般に、温度上昇に伴って発光パワーが低下する温度特性を持つ。ＬＥＤプリンタは、ＬＥＤの発光パワーの変動が印刷濃度の変動を生じさせるので、温度変化に伴う発光パワーの変動を補償するように、ＬＥＤの駆動電流を変化させる構成を備えている。

ＬＥＤプリンタは、複数のＬＥＤと、各ＬＥＤに駆動電流を供給するドライバＩＣ部と、ドライバＩＣ部に基準電圧を供給する基準電圧発生回路とを有している（例えば、特許文献１及び２参照）。このようなＬＥＤプリンタでは、ドライバＩＣ部がＬＥＤに供給する駆動電流はドライバＩＣ部に与えられる基準電圧に略比例するという特性を利用して、ＬＥＤの発光パワーの温度補償機能を実現している。具体的には、基準電圧発生回路に温度上昇に伴い基準電圧を上昇させる正の温度特性を持たせることによって、ＬＥＤプリンタに発光パワーの温度補償機能を持たせている。

特許文献１は、基準電圧として絶対温度に略比例した出力電圧を与える基準電圧発生回路を開示している。また、特許文献２は、正の温度係数を持ち、その温度係数を調整可能とする基準電圧発生回路を開示している。

特開平１０−３３２４９４号公報 特開２００６−１５９４７２号公報

ところで、ＬＥＤヘッドは、ＬＥＤの駆動に伴う温度上昇があった場合にも、ＬＥＤの発光パワーを所定値に維持する必要がある。また、ＬＥＤの温度特性及び発光効率は、ＬＥＤの結晶材料や発光波長によって様々であるため、温度係数を幅広く調整可能な温度補償回路が必要となる。

しかしながら、特許文献１の基準電圧発生回路は、絶対温度に比例して変化する基準電圧を出力するので、ＬＥＤの特性によっては、発光パワーの適切な温度補償を行うことができないという問題がある。

特許文献２の基準電圧発生回路は、温度特性を調節可能である。しかし、この基準電圧発生回路は、温度変化に対する基準電圧の変化幅を大きく設定するためにダイオードの順電圧を大きくすると、ドライバＩＣ部に供給される基準電圧が微小な電圧値となってしまう。このため、ノイズなどの影響を大きく受け、ドライバＩＣ部がＬＥＤに供給する駆動電流が適切に設定されず、発光パワーの適切な温度補償を行うことができないという問題がある。

そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、温度変化に伴う被駆動素子の特性変化に応じた駆動電流の補償を適切に行うことができる駆動回路、これを含む駆動装置、及び、この駆動装置を含む画像形成装置を提供することにある。

本発明に係る駆動回路は、基準電圧出力端子を有し、基準電圧を生成して前記基準電圧出力端子から出力する基準電圧発生回路と、前記基準電圧が入力され、被駆動素子を前記基準電圧に応じた駆動量で駆動させる駆動回路部とを備え、前記基準電圧発生回路は、第１の電圧を生成するレギュレータ電圧発生部と、第１の電位供給部と第２の電位供給部とから電位が供給され、前記第１の電圧及び温度に応じた第２の電圧を生成する温度補償部と、前記第２の電圧を増倍して前記基準電圧を生成し、前記基準電圧を前記基準電圧出力端子に供給する電圧増倍部とを備え、前記温度補償部は、ベース端子とコレクタ端子とエミッタ端子とを持つバイポーラトランジスタと、第３の抵抗とを有し、前記バイポーラトランジスタ及び前記第３の抵抗は、前記エミッタ端子と前記第３の抵抗とを接続してなるエミッタフォロワ回路を形成し、前記ベース端子に前記第１の電圧が印加され、前記エミッタ端子は前記第３の抵抗を介して前記第２の電位供給部に接続され、前記電圧増倍部は、第１の電位供給部の電位が印加される電源側端子を有するカレントミラー回路と、前記カレントミラー回路の従属側端子と前記第２の電位供給部との間に接続された第４の抵抗とを有し、前記バイポーラトランジスタの前記コレクタ端子と前記カレントミラー回路の制御側端子とが接続され、前記温度補償部は、前記バイポーラトランジスタの前記ベース端子と前記エミッタ端子とを接続する第５の抵抗をさらに備えたことを特徴としている。
また、本願の他の態様に係る駆動回路は、基準電圧出力端子を有し、基準電圧を生成して前記基準電圧出力端子から出力する基準電圧発生回路と、前記基準電圧が入力され、被駆動素子を前記基準電圧に応じた駆動量で駆動させる駆動回路部とを備え、前記基準電圧発生回路は、第１の電圧を生成するレギュレータ電圧発生部と、第１の電位供給部と第２の電位供給部とから電位が供給され、前記第１の電圧及び温度に応じた第２の電圧を生成する温度補償部と、前記第２の電圧を増倍して前記基準電圧を生成し、前記基準電圧を前記基準電圧出力端子に供給する電圧増倍部とを備え、前記温度補償部は、前記第２の電圧の温度係数として正の温度係数を与える温度補償回路であって、前記温度補償回路の前記正の温度係数は、前記第１の電圧に応じて設定され、前記電圧増倍部は、前記温度補償回路の前記正の温度係数とは独立に、前記基準電圧を設定することを特徴としている。

本発明に係る駆動装置は、上記駆動回路を備えたことを特徴としている。

本発明に係る画像形成装置は、上記駆動装置を備えた露光用プリントヘッドを有することを特徴としている。

本発明の駆動回路によれば、温度変化に伴う被駆動素子の特性変化に応じた駆動電流の補償を適切に行うことができ、その結果、温度変化に伴う被駆動素子の駆動量の変化を低減することができるという効果がある。

本発明の駆動装置によれば、温度変化に伴う被駆動素子の駆動量の変化を低減することができるという効果がある。

本発明の画像形成装置によれば、温度変化に伴う被駆動素子の駆動量である発光パワーの変化を低減することができ、その結果、温度変化に伴う印刷濃度の変化を低減することができるという効果がある。

本発明に係る第１乃至第３の実施形態の画像形成装置としてのＬＥＤプリンタの構成を概略的に示すブロック図である。 本発明に係る第１の実施形態の駆動装置としてのＬＥＤヘッドの構成を概略的に示すブロック図である。 第１の実施形態における基準電圧発生回路の構成を概略的に示す回路図である。 第１の実施形態のＬＥＤヘッドの動作を示すタイミングチャートである。 比較例の基準電圧発生回路の構成を概略的に示す回路図である。 本発明に係る第２の実施形態の駆動装置としてのＬＥＤヘッドの構成を概略的に示すブロック図である。 第２の実施形態における基準電圧発生回路の構成を概略的に示す回路図である。 図７のレギュレータ回路の構成を概略的に示す回路図である。 図８のレギュレータ回路の特性を示すグラフである。 第２の実施形態におけるドライバＩＣ部の一部の構成を概略的に示す回路図である。 第２の実施形態の変形例における基準電圧発生回路の構成を概略的に示す回路図である。 図１１の基準電圧発生回路の特性を示すグラフである。 第２の実施形態の他の変形例における基準電圧発生回路の構成を概略的に示す回路図である。 本発明に係る第３の実施形態の駆動装置としてのＬＥＤヘッドの構成を概略的に示すブロック図である。 第３の実施形態におけるドライバＩＣ部の一部の構成を概略的に示す回路図である。 第１乃至第３の実施形態のＬＥＤヘッドが適用可能なカラー画像形成装置としてのＬＥＤプリンタの構成を概略的に示す縦断面図である。

《１》第１の実施形態
《１−１》第１の実施形態の構成
電子写真方式のプリンタ装置（例えば、ＬＥＤプリンタ）においては、露光用プリントヘッド（例えば、ＬＥＤヘッド）が、帯電器によって一様帯電した感光体ドラムの表面に、プリント情報に応じた光を選択的に照射することによって、感光体ドラムの表面に静電潜像を形成する。その後、現像装置が、感光体ドラムの表面の静電潜像にトナーを付着させてトナー像を形成し、転写器が、感光体ドラムの表面に形成されたトナー像を用紙に転写させ、定着器が、用紙上に転写されたトナー像を加熱・加圧してトナー像を定着させる。

図１は、本発明に係る第１の実施形態の画像形成装置としてのＬＥＤプリンタの構成を概略的に示すブロック図である。図１に示されるように、ＬＥＤプリンタは、印刷制御部１１と、ＬＥＤヘッド１００と、現像器１２と、現像器１２に電圧を印加する帯電用高圧電源１２ａと、転写器１３と、転写器１３に電圧を印加する転写用高圧電源１３ａと、現像・転写プロセス用モータ１４と、現像・転写プロセス用モータ１４を駆動させるドライバ１４ａと、ヒータ１５ａを内蔵した定着器１５と、定着器温度センサ１５ｂとを備えている。また、ＬＥＤプリンタは、用紙送りモータ１６と、用紙送りモータ１６を駆動させるドライバ１６ａと、用紙吸入口センサ１７と、用紙排出口センサ１８と、用紙残量センサ１９と、用紙サイズセンサ２０とを備えている。

印刷制御部１１は、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマなどから構成される。印刷制御部１１は、ＬＥＤプリンタで印刷を実行する印刷部の一部ｔｐして備えられ、画像処理部（図示せず）からの制御信号ＳＧ１及びビデオ信号（ドットマップデータを一次元的に配列した信号）ＳＧ２などに応じてＬＥＤプリンタの印刷動作を制御する。印刷制御部１１は、制御信号ＳＧ１によって印刷指示を受信すると、定着器温度センサ１５ｂによって検出された定着器１５の温度が、使用可能な温度範囲にあるか否かを判定し、この温度範囲を下回る温度であるときにヒータ１５ａに通電し、使用可能な温度に達するまで定着器１５を加熱する。次に、印刷制御部１１は、ドライバ１４ａに現像・転写プロセス用モータ１４を回転させ、これと並行して、チャージ信号ＳＧＣによって帯電用高圧電源１２ａをオンにして現像器１２の帯電を行う。

次に、印刷制御部１１は、用紙積載カセットに積載されている用紙の有無を用紙残量センサ１９の検出信号に基づいて判定し、用紙の種類を用紙サイズセンサ２０の検出信号に基づいて判定する。用紙送りモータ１６は、ドライバ１６ａからの駆動信号に基づいて正方向及び逆方向に回転することができる。用紙送りモータ１６は、積載されている用紙を予め設定された量だけ搬送するために逆方向に回転し、用紙吸入口センサ１７が用紙を検知したならば逆方向の回転を停止する。次に、用紙送りモータ１６は、正回転し、用紙をＬＥＤプリンタの印刷部に搬送する。

印刷制御部１１は、用紙が印刷可能な位置まで到達した時点において、画像処理部（図示せず）に対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。画像処理部においてページ毎に編集され、印刷制御部１１に受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド１００に転送される。ＬＥＤヘッド１００は、それぞれ１ドット（すなわち、１ピクセル）の印刷のために設けられたＬＥＤを複数個、例えば、ライン状に、配列したＬＥＤアレイを有している。印刷制御部１１は、１ライン分のビデオ信号を受信すると、ＬＥＤヘッド１００にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１００内に保持させる。ＬＥＤヘッド１００は、印刷制御部１１が画像処理部から次のビデオ信号ＳＧ２を受信している期間中であっても、ＬＥＤヘッド１００に保持した印刷データ信号ＨＤ−ＤＡＴＡについての印刷動作を実行することができる。クロック信号ＨＤ−ＣＬＫは、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１００に送信するために使用されるクロック信号である。

ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。ＬＥＤヘッド１００によって印刷される情報は、マイナス電位に帯電させられた感光体ドラム上において電位の上昇したドットとして潜像化される。そして、現像器１２において、マイナス電位に帯電させられた画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、感光体ドラム上にトナー像が形成される。その後、感光体ドラム上のトナー像は、感光体ドラムと転写器１３との間を通過するときに、転写器１３によって用紙上に転写される。転写されたトナー像を有する用紙は、定着器１５によって加熱・加圧されて、用紙に定着される。定着された画像を有する用紙は、搬送されて用紙排出口センサ１８を通過してＬＥＤプリンタの外部に排出される。

印刷制御部１１は、用紙サイズセンサ２０及び用紙吸入口センサ１７の検知信号に応じて、用紙が転写器１３を通過している間だけ転写用高圧電源１３ａからの高電圧を転写器１３に印加させる。印刷制御部１１は、印刷が終了し、用紙が用紙排出口センサ１８を通過すると、帯電用高圧電源１２ａによる現像器１２への電圧の印加を終了させ、現像・転写プロセス用モータ１４の回転を停止させる。ＬＥＤプリンタは、上記動作を繰り返すことによって、印刷動作を実行する。

図２は、第１の実施形態の駆動装置としてのＬＥＤヘッド１００の構成を概略的に示すブロック図である。ＬＥＤヘッド１００は、複数個のＬＥＤアレイ（例えば、ＣＨＰ１，ＣＨＰ２，…，ＣＨＰ２６）と、複数個のドライバＩＣ部（例えば、ＩＣ１，…，ＩＣ２６）と、基準電圧発生回路４０とを有する。各ＬＥＤアレイは、複数個のＬＥＤを有する。例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能な構成を持つＬＥＤヘッドは、２６個のＬＥＤアレイを有し、４９９２個（ドット）のＬＥＤを有する。この場合、各ＬＥＤアレイは、１９２個のＬＥＤを持つ。各ドライバＩＣ部ＩＣ１，…，ＩＣ２６は、同一の回路構成を主要部として有し、隣接して配置されるドライバＩＣ部同士は、カスケードに接続される。基準電圧発生回路４０は、各ドライバＩＣ部ＩＣ１，…，ＩＣ２６に所定の基準電圧Ｖｒを供給する。図２に示すＬＥＤヘッド１００においては、プリント配線板（図示せず）上に２６個のＬＥＤアレイＣＨＰ１，…，ＣＨＰ２６と、それらを駆動する２６個のドライバＩＣ部ＩＣ１，…，ＩＣ２６とが、それぞれ対向しながら整列して配置されており、ドライバＩＣ部１チップ当たり１９２個のＬＥＤが駆動でき、２６個のドライバＩＣ部ＩＣ１，…，ＩＣ２６がカスケードに接続され、外部からチップＣＨＰ１に入力される印刷データを他のドライバＩＣ部ＩＣ２，…，ＩＣ２６にシリアルに転送できるように構成されている。

各ドライバＩＣ部ＩＣ１，…，ＩＣ２６は、クロック信号ＨＤ−ＣＬＫを受けて印刷データのシフト転送を行うシフトレジスタ回路３１と、シフトレジスタ回路３１の出力信号をラッチ信号ＨＤ−ＬＯＡＤによりラッチするラッチ回路３２と、ラッチ回路３２とインバータ回路３３との出力信号を入力して否定論理積をとるＮＡＮＤ回路３４と、ＮＡＮＤ回路３４の出力信号により電源ＶＤＤから駆動電流をＬＥＤアレイ（ＣＨＰ１，…，ＣＨＰ２６のいずれか）に供給するＬＥＤ駆動回路３５と、ＬＥＤ駆動回路３５の駆動電流が一定となるように指令電圧を発生する制御電圧発生回路３６とを備えている。

印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎの各信号は、印刷時に印刷制御部１１からＬＥＤヘッド１００に送られてくる信号である。負論理のストローブ信号ＨＤ−ＳＴＢ−Ｎは、インバータ回路３３に入力される。

図２に示す基準電圧発生回路４０は、ＬＥＤヘッド１００に１つ設けられており、ドライバＩＣ部ＩＣ１，…，ＩＣ２６を共通に制御する構成としている。しかし、本発明はこのような構成に限定されず、基準電圧発生回路を複数個備えてもよく、例えば、ドライバＩＣ部ＩＣ１，…，ＩＣ２６のそれぞれに基準電圧発生回路を設けてもよい。なお、本願においては、ＬＥＤを「被駆動素子」とも呼び、ドライバＩＣ部ＩＣ１，…，ＩＣ２６と基準電圧発生回路４０とからなる回路構成を「駆動回路」とも呼び、ＬＥＤヘッドを「駆動装置」とも呼ぶ。

図３は、第１の実施形態における基準電圧発生回路４０の構成を概略的に示す回路図である。図３に示されるように、基準電圧発生回路４０は、レギュレータ回路４１と、ＮＰＮバイポーラトランジスタ４２と、抵抗４３，４４，４５と、演算増幅器４６とを備えている。

レギュレータ回路４１の電源端子４１ａは、電源（第１の電位供給部）ＶＤＤに接続され、レギュレータ回路４１のグランド端子４１ｃは、ドライバＩＣ部のグランド（第２の電位供給部）に接続され、レギュレータ回路４１の出力端子４１ｂは、ＮＰＮバイポーラトランジスタ４２のベース端子４２ｂに接続されている。ＮＰＮバイポーラトランジスタ４２のコレクタ端子４２ｃは、電源ＶＤＤに接続され、エミッタ端子４２ｅは、抵抗４３を介してグランドＧＮＤに接続されている。ＮＰＮバイポーラトランジスタ４２と抵抗４３とは、エミッタフォロワ回路を形成している。ＮＰＮバイポーラトランジスタ４２のエミッタ端子４２ｅは、演算増幅器４６の非反転入力端子４６ａに接続され、演算増幅器４６の反転入力端子４６ｂには、抵抗４４の一端と抵抗４５の一端とが接続されている。抵抗４４の他端は、グランドＧＮＤに接続され、抵抗４５の他端は、演算増幅器４６の出力端子４６ｃに接続されている。また、演算増幅器４６の出力端子４６ｃは、基準電圧発生回路４０の出力端子であるＶＲＥＦ端子に接続されている。

図３に示されるレギュレータ回路４１は、入力される電源電圧の変動によって出力電圧が変動し難い構成を有し、所定の出力電圧が得られる回路であり、その出力電圧の温度係数は略ゼロに設定することができる。また、図３のレギュレータ回路４１をディスクリート部品を用いて構成する場合には、採用するレギュレータ回路の品種を適切に選択することによって、出力電圧の値を種々に変更可能であり、使用条件により最適な出力電圧のものを選択することができる。

《１−２》第１の実施形態の動作の概略
図４は、第１の実施形態のＬＥＤヘッドの動作を示すタイミングチャートである。図４に示されるように、先ず、ＬＥＤプリンタの印刷動作開始に伴い、ＬＥＤプリンタ内で同期信号ＳＧ３が生成され、画像処理部（図示せず）に伝達される。それと同期して、ＬＥＤヘッド１００に、クロック信号ＨＤ−ＣＬＫと印刷データ信号ＨＤ−ＤＡＴＡが入力される。Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能なＬＥＤヘッドの場合には、ＬＥＤの総数は４９９２ドットである。そのため、クロック信号ＨＤ−ＣＬＫの発生パルス数は、４９９２クロックであり、４９９２クロックのクロック信号ＨＤ−ＣＬＫの送出が完了すると、ラッチ信号ＨＤ−ＬＯＡＤが発生して、ＬＥＤヘッド１００内のシフトレジスタ３１にシフト入力された印刷データはラッチ回路３２にラッチされる。次に、ＬＥＤプリンタ内でＬＥＤ駆動のためにストローブ信号ＨＤ−ＳＴＢ−Ｎが発生し、このストローブ信号がＬｏｗレベルとなっている期間に、ＬＥＤは発光して感光体ドラムに光照射する。

《１−３》比較例の説明
図５は、比較例の基準電圧発生回路９０の構成を概略的に示す回路図である。図５において、図３の構成と同一又は対応する構成には、同じ符号を付す。図５に示されるように、比較例の基準電圧発生回路９０は、レギュレータ回路４１と、ＮＰＮバイポーラトランジスタ４２と、抵抗６１，６２とを有している。レギュレータ回路４１の電源端子４１ａは、電源ＶＤＤに接続され、グランド端子４１ｃは、ドライバＩＣ部のグランドＧＮＤに接続されている。レギュレータ回路４１の出力端子４１ｂは、ＮＰＮバイポーラトランジスタ４２のベース端子４２ｂに接続され、ＮＰＮバイポーラトランジスタ４２のコレクタ端子４２ｃは、電源ＶＤＤに接続され、エミッタ端子４２ｅは、抵抗６１，６２の直列接続回路を介してグランドＧＮＤに接続されている。また、抵抗６１と抵抗６２の接続中点は、ＶＲＥＦａ端子に接続されている。

比較例の基準電圧発生回路９０において、レギュレータ回路４１は、電源ＶＤＤの電圧値Ｖｄｄによらず、その出力電圧は略一定とすることができる。レギュレータ回路４１の出力電圧をＶ１と記載する。ＮＰＮバイポーラトランジスタ４２のベース・エミッタ間電圧をＶｂｅと記載し、ＮＰＮバイポーラトランジスタ４２のエミッタ端子４２ｅの電位をＶ２と記載し、抵抗６１，６２の抵抗値をＲ６１，Ｒ６２と記載するとき、電位Ｖ２は以下の式１で表される。
Ｖ２＝Ｖ１−Ｖｂｅ （式１）
これより、図５の比較例の基準電圧発生回路のＶＲＥＦ端子の電圧Ｖｒａは以下の式２で与えられる。
Ｖｒａ＝Ｖ２×Ｒ６１／（Ｒ６１＋Ｒ６２）
＝（Ｖ１−Ｖｂｅ）×Ｒ６１／（Ｒ６１＋Ｒ６２） （式２）
電位Ｖ１はレギュレータ回路４１の出力電圧であって、その電圧値は既知であり、ＮＰＮバイポーラトランジスタ４２のベース・エミッタ間電圧Ｖｂｅの特性もまた既知であって、Ｖｂｅ≒０．６Ｖと考えてよい。また、ＮＰＮバイポーラトランジスタ４２のベース・エミッタ間電圧Ｖｂｅは温度増加に対してその電圧が減少する負の温度依存性を持ち、その値は約−２［ｍＶ／℃］である。また、抵抗Ｒ６１，Ｒ６２の両方について、同一材料のものを用いる又は同一品種のものを選択することで、式２の第２列右辺の中の温度依存性を示す項「Ｒ６１／（Ｒ６１＋Ｒ６２）」はキャンセルされ、抵抗Ｒ６１，Ｒ６２からなる分圧回路に起因する温度依存性は生じなくすることができる。

以上の数値を元に、図５の比較例の基準電圧発生回路の出力電圧Ｖｒａの温度係数Ｔｃを計算することができる。なお、温度係数Ｔｃは、次式３で定義される。

レギュレータ回路４１の出力電圧の温度係数は小さく無視することができると仮定すると、図５の基準電圧発生回路９０のＶＲＥＦａ端子の基準電圧Ｖｒａの温度係数Ｔｃは、次式４で表される。

式４及び式１を用いることによって、比較例に関する数値例１〜４を得ることができる。
〈数値例１（比較例）〉
Ｖ１＝１．４［Ｖ］とするとき、温度係数Ｔｃは、以下のように算出される。
Ｔｃ＝１／（１．４［Ｖ］−０．６［Ｖ］）×２［ｍＶ／℃］
＝＋０．２５［％／℃］
Ｒ１＝０とした場合のＶＲＥＦａ端子の基準電圧Ｖｒａは、以下のように算出される。
Ｖｒａ＝Ｖ１−Ｖｂｅ
＝０．８［Ｖ］

〈数値例２（比較例）〉
Ｖ１＝１．２［Ｖ］とするとき、温度係数Ｔｃは、以下のように算出される。
Ｔｃ＝１／（１．２［Ｖ］−０．６［Ｖ］）×２［ｍＶ／℃］
＝＋０．３３［％／℃］
Ｒ１＝０とした場合のＶＲＥＦａ端子の基準電圧Ｖｒａは、以下のように算出される。
Ｖｒａ＝Ｖ１−Ｖｂｅ
＝０．６［Ｖ］

〈数値例３（比較例）〉
Ｖ１＝０．９［Ｖ］とするとき、温度係数Ｔｃは、以下のように算出される。
Ｔｃ＝１／（０．９［Ｖ］−０．６［Ｖ］）×２［ｍＶ／℃］
＝＋０．６６［％／℃］
Ｒ１＝０とした場合のＶＲＥＦａ端子の電圧Ｖｒａは、以下のように算出される。
Ｖｒａ＝Ｖ１−Ｖｂｅ
＝０．３［Ｖ］

〈数値例４（比較例）〉
Ｖ１＝０．８［Ｖ］とするとき、温度係数Ｔｃは、以下のように算出される。
Ｔｃ＝１／（０．８［Ｖ］−０．６［Ｖ］）×２［ｍＶ／℃］
＝＋１．０［％／℃］
Ｒ１＝０とした場合のＶＲＥＦａ端子の電圧Ｖｒａは、以下のように算出される。
Ｖｒａ＝Ｖ１−Ｖｂｅ
＝０．２［Ｖ］

ここで、ＬＥＤの温度特性の例を説明すると、ＬＥＤとしてＡｌＧａＡｓ材料のものを用いるとき、その温度特性を補償するために必要な駆動電流の温度係数は、約０．２５［％／℃］である。また、ＬＥＤとしてＧａＡｓＰ材料のものを用いるとき、その温度特性を補償するために必要な駆動電流の温度係数は、約０．６［％／℃］である。さらに、ＬＥＤとしてＡｌＧａＩｎＰ材料のものを用いるとき、その温度特性を補償するために必要な駆動電流の温度係数は約１［％／℃］である。このように、一般的に、ＬＥＤ材料によって又は発光波長（発光色）によって、ＬＥＤの温度係数は大きく異なる。

そこで、ＬＥＤによる温度係数の違いに対応するため、レギュレータ回路４１の出力電圧値Ｖ１を変更するが、特に、温度係数を＋１［％／℃］のような大きな値に設定しようとすると、必然的に基準電圧Ｖｒａの値は小さくなり、例えば、０．２［Ｖ］といった微小な値となってしまう。このような微小な値は、ノイズ電圧によって受ける影響が大きいため、ドライバＩＣ部の設計仕様として好ましくない。また、図２で示されるように、ＬＥＤヘッドおいては基準電圧発生回路が多数のドライバＩＣ部を一括して制御するようにしているので、ノイズの影響を受けやすく、これに起因してＬＥＤ駆動電流が様々に変動することがあった。

《１−４》第１の実施形態の動作の詳細
図３に示されるように、第１の実施形態における基準電圧発生回路４０は、レギュレータ電圧発生部５１と、温度補償部５２と、電圧増倍部５３とを備えている。第１の実施形態における基準電圧発生回路４０は、電圧増倍部５３が追加されている点が、図５に示される比較例の基準電圧発生回路９０と相違する。レギュレータ電圧発生部５１及び温度補償部５２は、図５に示される従来の構成と同様であり、電位Ｖ２の温度係数Ｔｃは、式４で与えられる。

電圧増倍部５３は、演算増幅器４６と、演算増幅器４６の出力端子４６ｃを演算増幅器４６の反転入力端子４５ｂにフィードバックする抵抗値Ｒ２の抵抗４５と、演算増幅器４６の反転入力端子４６ｃとグランドＧＮＤとの間に接続された抵抗値Ｒ１の抵抗４４とを備えている。抵抗値Ｒ２の抵抗４５の働きによって、演算増幅器４６の反転入力端子４６ｂの電位は、非反転入力端子４６ａの電位と等しくなる。そのため、基準電圧発生回路４０のＶＲＥＦ端子の基準電圧Ｖｒは、以下の式５で表される。
Ｖｒ＝｛１＋（Ｒ２／Ｒ１）｝×Ｖ２ （式５）
式１から、
Ｖ２＝Ｖ１−Ｖｂｅ
であるので、式５及び式１から、以下の式６が得られる。
Ｖｒ＝｛１＋（Ｒ２／Ｒ１）｝×（Ｖ１−Ｖｂｅ） （式６）

電圧増倍部５３は、非反転入力端子４６ａの電圧値を、（１＋Ｒ２／Ｒ１）の比で増倍するものであるため、出力端子４６ｃの基準電圧Ｖｒを増加させた場合であっても、温度補償部５２で発生させた電圧Ｖ２の温度係数を変化させることはない。そのため、一例として、図３においてＲ１とＲ２の比を１：５とすることで、電圧Ｖ２に対して６倍の値を持つ基準電圧Ｖｒを得ることができる。

以下の数値例５は、第１の実施形態における数値例である。
〈数値例５（第１の実施形態）〉
Ｖ１＝０．８［Ｖ］とするとき、温度係数Ｔｃは、以下のように算出される。
Ｔｃ＝｛１／（０．８［Ｖ］−０．６［Ｖ］）｝×２［ｍＶ／℃］
＝＋１．０［％／℃］
Ｒ２／Ｒ１＝５とした場合のＶＲＥＦ端子の電圧Ｖｒは、以下のように算出される。
Ｖｒ＝（１＋Ｒ２／Ｒ１）×（Ｖ１−Ｖｂｅ）
＝（１＋５）×（０．８［Ｖ］−０．６［Ｖ］）
＝１．２［Ｖ］

このように、図５に示す比較例の場合の基準電圧Ｖｒａは０．２［Ｖ］と微小な値であるが、第１の実施形態の基準電圧発生回路４０（図３）とすることで、基準電圧Ｖｒを１．２［Ｖ］と６倍に増倍させることができ、ノイズ電圧の影響を無視し得る程度にまで軽減することができる。

第１の実施形態の基準電圧発生回路４０においては、電圧増倍部５３を設けるために演算増幅器４６を追加する必要が生じて、その分、コストアップが生じ、図３の回路をモノリシックＩＣとして構成する場合においても、演算増幅器４６は比較的大きなチップ占有面積を有するので、それに要するチップ面積の増加はコストアップの原因となる。しかし、数値例５から明らかなように、得られる温度係数Ｔｃは、＋１［％／℃］であって、例えば、ＡｌＧａＩｎＰ材料を用いるＬＥＤの温度補償用として好適である。

《１−５》第１の実施形態の効果
第１の実施形態における基準電圧発生回路４０（図３）に用いるレギュレータ電圧発生部５１（レギュレータ回路４１）は入力される電源電圧の変動によらず所定の出力電圧が得られるものであり、その出力電圧の温度係数は略ゼロに構成されている。また、温度補償部５２で用いられるＮＰＮバイポーラトランジスタ４２のベース・エミッタ間電圧Ｖｂｅの値及びその温度係数Ｔｃは既知であって、そのバラッキも比較的小さくすることができる。

また、電圧増倍部５３は、それに用いる抵抗値の比（Ｒ２／Ｒ１）を定めることで所望の電圧増倍を図ることができ、電圧増倍部５３を設けたことによる温度係数の変動は無視し得るほど小さい。この結果、基準電圧Ｖｒの温度係数Ｔｃはレギュレータ電圧発生部５１（レギュレータ回路４１）の出力電圧を変えることで設定可能であり、基準電圧Ｖｒの値自体は電圧増倍部５３によって温度係数Ｔｃとは独立に設定可能となる。

図５の比較例の構成においては、温度係数を大きく設定しようとすると、出力端子の基準電圧が低下してしまい、ノイズ電圧の影響を受け易くなる結果、光量変動や印刷濃度ムラといつた不具合が生じやすい。これに対して、第１の実施形態の駆動回路によれば、出力電圧値と温度係数とは独立に設定することででき、様々なＬＥＤ材料、すなわち、発光波長（発光色）の異なるＬＥＤの温度補償に用いることができる。

《２》第２の実施形態
《２−１》第２の実施形態の構成
図６は、本発明に係る第２の実施形態の駆動装置としてのＬＥＤヘッド２００の構成を概略的に示すブロック図である。図６において、図２（第１の実施形態）のＬＥＤヘッド１００の構成と同一又は対応する構成には、同じ符号を付す。第２の実施形態のＬＥＤヘッド２００は、基準電圧発生回路７０ａ（又は７０ｂ又は７０ｃ）の構成が、第１の実施形態のＬＥＤヘッド１００の基準電圧発生回路４０と相違する。

図７は、第２の実施形態における基準電圧発生回路７０ａの構成を概略的に示す回路図である。図７において、図３（第１の実施形態）の基準電圧発生回路４０の構成と同一又は対応する構成には、同じ符号を付す。図７に示されるように、第２の実施形態における基準電圧発生回路７０ａは、レギュレータ回路４１と、ＮＰＮバイポーラトランジスタ４２と、抵抗４３，８３と、ＰＭＯＳトランジスタ８１，８２とを有している。レギュレータ回路４１の電源端子４１ａは、電源ＶＤＤに接続され、グランド端子４１ｃは、グランドＧＮＤに接続され、出力端子４１ｂは、ＮＰＮバイポーラトランジスタ４２のベース端子４２ｂに接続されている。ＮＰＮバイポーラトランジスタ４２のエミッタ端子４２ｅは、抵抗４３を介してグランドＧＮＤに接続される。ＮＰＮバイポーラトランジスタ４２及び抵抗４３は、エミッタフォロア回路を形成している。ＰＭＯＳトランジスタ８１，８２のソース端子８１ｓ，８２ｓは、電源ＶＤＤに接続されている。また、ＰＭＯＳトランジスタ８１，８２のゲート端子８１ｇ，８２ｇは、互いに接続され、且つ、ＰＭＯＳトランジスタ８１のドレーン端子８１ｄとＮＰＮバイポーラトランジスタ４２のコレクタ端子４２ｃに接続されている。

ＰＭＯＳトランジスタ８２のドレーン端子８２ｄは、抵抗８３を介してグランドＧＮＤに接続されている。また、ＰＭＯＳトランジスタ８２のドレーン端子８２ｄは、ＶＲＥＦ端子に接続されている。なお、抵抗４３，８３の抵抗値をＲ１１，Ｒ１２とし、レギュレータ回路４１の出力端子４１ｂの電位をＶ１とし、ＮＰＮバイポーラトランジスタ４２のエミッタ端子４２ｅの電位をＶ２とし、ＶＲＥＦ端子の電位をＶｒとする。また、ＮＰＮバイポーラトランジスタ４２のエミッタ電流をＩｅとし、ＰＭＯＳトランジスタ８２のドレーン電流をＩｙとしている。図７に示されるように、基準電圧発生回路７０ａは、機能面から、レギュレータ電圧発生部７１と、温度補償部７２と、電圧増倍部７３とに区分けできる。

図８は、図７のレギュレータ回路４１の構成を概略的に示す回路図である。図８において、レギュレータ回路４１は、ＰＭＯＳトランジスタ１０１，１０２，１０３と、ＮＰＮバイポーラトランジスタ１０４，１０５と、抵抗１０６，１０７，１０８とを備えている。ＰＭＯＳトランジスタ１０１，１０２，１０３のソース端子１０１ｓ，１０２ｓ，１０３ｓは、電源ＶＤＤに接続され、ゲート端子１０１ｇ，１０２ｇ，１０３ｇは、互いに接続されている。また、ＰＭＯＳトランジスタ１０２のゲート端子１０２ｇとドレーン端子１０２ｄとは互いに接続されている。ＰＭＯＳトランジスタ１０１のドレーン端子１０１ｄは、抵抗１０６を介してＮＰＮバイポーラトランジスタ１０４のベース端子１０４ｂに接続され、ＮＰＮバイポーラトランジスタ１０４のベース端子１０４ｂとコレクタ端子１０４ｃとは抵抗１０６を介して接続されている。また、ＰＭＯＳトランジスタ１０２のドレーン端子１０２ｄは、ＮＰＮバイポーラトランジスタ１０５のコレクタ端子１０５ｃに接続され、ＮＰＮバイポーラトランジスタ１０５のベース端子１０５ｂは、ＮＰＮバイポーラトランジスタ１０４のコレクタ端子１０４ｃに接続されている。ＮＰＮバイポーラトランジスタ１０４，１０５のエミッタ端子１０４ｅ，１０５ｅは、グランドＧＮＤに接続されている。ＰＭＯＳトランジスタ１０３のドレーン端子１０３ｄは、抵抗１０８を介してグランドＧＮＤに接続されている。また、ＰＭＯＳトランジスタ１０３のドレーン端子１０３ｄは、ＶＲＥＧ端子に接続されており、図７に示されるレギュレータ回路４１の出力電圧Ｖ１を発生している。ここで、ＮＰＮバイポーラトランジスタ１０５のエミッタ面積は、ＮＰＮバイポーラトランジスタ１０４のエミッタ面積のＮ倍に設定されており、Ｎは１より大きい値である。

図８においては、ＰＭＯＳトランジスタ１０１，１０２，１０３のドレーン電流をＩ１，Ｉ２，Ｉ３と記載し、抵抗１０６，１０７，１０８の抵抗値をＲ２１，Ｒ２２，Ｒ２３と記載し、ＰＭＯＳトランジスタのドレーン電位をＶｏと記載すると共に、ＮＰＮバイポーラトランジスタ１０３のベース・エミッタ間電圧をＶｂｅ１、ＮＰＮバイポーラトランジスタ１０４のベース・エミッタ間電圧をＶｂｅ２と記載する。

《２−２》第２の実施形態の動作
《２−２−１》レギュレータ電圧発生部７１の動作
図８において説明したレギュレータ回路４１において、その端子ノードＶｏに生じる出力電圧Ｖｏを計算する。そのために、まず、電流Ｉ１を求める。電子物性の理論で知られているように、ＮＰＮバイポーラトランジスタのエミッタ電流Ｉｅとベース・エミッタ間電圧Ｖｂｅとの間には以下に示す式７が成立する。
Ｉｅ≒Ｉｓ＊ｅｘｐ（ｑＶｂｅ／（ｋＴ）） （式７）
ここで、Ｉｓは、飽和電流であり、ＮＰＮバイポーラトランジスタの素子面積に比例して決まる定数である。また、「ｅｘｐ（）」は、指数関数を示す。また、ｑは、電子の電荷であり、ｑ＝１．６＊１０^−１９［Ｃ］である。ｋは、ボルツマン定数であり、ｋ＝１．３８＊１０^−２３［Ｊ／Ｋ］である。Ｔは、絶対温度であり、室温２５［℃］において約２９８［Ｋ］である。

式７から、以下に示す式８が得られる。
Ｖｂｅ＝（ｋＴ／ｑ）＊ｌｎ（Ｉｅ／Ｉｓ） （式８）
なお、「ｌｎ（）」は、自然対数関数を示す。ここで、ＮＰＮバイポーラトランジスタ１０４，１０５について、エミッタ間電圧をＶｂｅ１，Ｖｂｅ２、エミッタ電流をＩｅ１，Ｉｅ２、飽和電流をＩｓ１，Ｉｓ２と記載することにする。このとき、式８から、ＮＰＮバイポーラトランジスタ１０４，１０５について以下に示す式９、式１０が成り立つ。
Ｖｂｅ１＝（ｋＴ／ｑ）＊ｌｎ（Ｉｅ１／Ｉｓ１） （式９）
Ｖｂｅ２＝（ｋＴ／ｑ）＊ｌｎ（Ｉｅ２／Ｉｓ２） （式１０）

図８を参照すると、抵抗値Ｒ２１の抵抗１０６の一端の電位はＶｂｅ１であり、他端の電位はＶｂｅ２である。このため、抵抗値Ｒ２１の抵抗１０６の両端に生じる電位差ΔＶｂｅは、次式１１で表される。
ΔＶｂｅ＝Ｖｂｅ１−Ｖｂｅ２ （式１１）
式１１に、式９及び式１０を代入して整理すると、以下の式１２が得られる。
ΔＶｂｅ
＝（ｋＴ／ｑ）×［ｌｎ（Ｉｅ１／Ｉｓ１）−ｌｎ（Ｉｅ２／Ｉｓ２）］
＝（ｋＴ／ｑ）×ｌｎ［（Ｉｓ２／Ｉｓ１）＊（Ｉｅ１／Ｉｅ２）］ （式１２）

ＮＰＮバイポーラトランジスタ１０４と１０５のエミッタ面積比は、１：Ｎ（ここで、Ｎ＞１）と設定しており、飽和電流はトランジスタの素子面積に比例するので、以下の式１３が成立する。
Ｉｓ２＝Ｉｓ１×Ｎ （式１３）

また、ＰＭＯＳトランジスタ１０１，１０２のドレーン電流Ｉ１，Ｉ２を互いに等しくできる。この結果、ＰＭＯＳトランジスタ１０１、１０２は、カレントミラー回路を構成しており、ＮＰＮバイポーラトランジスタ１０４，１０５のエミッタ電流Ｉｅ１，Ｉｅ２は、互いに略等しくなる。このため、以下の式１４が成り立つ。
ΔＶｂｅ＝（ｋＴ／ｑ）×ｌｎ（Ｎ） （式１４）

ＰＭＯＳトランジスタ１０１のドレーン電流Ｉ１は、抵抗値Ｒ２１の抵抗１０６に流れる電流に略等しいので、以下の式１５が成り立つ。
Ｉ１＝ΔＶｂｅ／Ｒ２１
＝（１／Ｒ２１）×（ｋＴ／ｑ）×ｌｎ（Ｎ） （式１５）
ドレーン電流Ｉ１は、抵抗値Ｒ２２の抵抗１０６を介して流れるので、Ｖｏ端子の電位Ｖｏは、以下の式１６で得られる。
Ｖｏ＝Ｉ１×Ｒ２２＋Ｖｂｅ１
＝（Ｒ２２／Ｒ２）×（ｋＴ／ｑ）×ｌｎ（Ｎ）＋Ｖｂｅ１ （式１６）

式１６の右辺第１項「Ｉ１×Ｒ２２」は、絶対温度に対して正の温度係数を示し、右辺第２項「Ｖｂｅ１」であるＮＰＮバイポーラトランジスタのベース・エミッタ間電圧の温度係数は、約−２［ｍＶ／℃］と負の依存性を持つ。この結果、式１６の抵抗値Ｒ２２，Ｒ２１の比を適切に設定することで、Ｖｏ電位の温度依存性を正の値や負の値、あるいは略ゼロに設定することもできる。

一方、ＶＲＥＧ端子の電圧Ｖｒｅｇを試算すると、ＰＭＯＳトランジスタ１０１，１０２，１０３はカレントミラー回路を構成し、Ｉ１＝Ｉ２＝Ｉ３とすることができる。ドレーン電流Ｉ１は、抵抗値Ｒ２１の抵抗１０６に流れる電流に略等しいので、以下の式１７が成立する。
Ｉ１＝ΔＶｂｅ／Ｒ２１
＝（１／Ｒ２１）×（ｋＴ／ｑ）×ｌｎ（Ｎ） （式１７）
そこで、Ｉ３＝Ｉ１と設定するとき、電圧Ｖｒｅｇは、以下の式１８で与えられる。
Ｖｒｅｇ＝Ｉ３×Ｒ２３
＝（Ｒ２３／Ｒ２１）×（ｋＴ／ｑ）×ｌｎ（Ｎ） （式１８）
電圧Ｖｒｅｇは絶対温度Ｔに比例しているので、その温度係数は（１／Ｔ）であって、室温において約＋０．３３［％／℃］と計算される。

図９は、図８のレギュレータ回路４１の特性を示すグラフであり、レギュレータ回路４１のＶｏ端子の出力電圧Ｖｏの温度係数を示すグラフである。図９において、横軸は、Ｖｏ電圧設定値を示し、縦軸はＶｏ電圧の温度係数を示す。グラフ上に記した点Ｐｄは図８の抵抗値Ｒ２２を略ゼロとする場合であって、このときのＶｏ電圧はＮＰＮバイポーラトランジスタ１０３のベース・エミッタ間電圧Ｖｂｅ１に相当しており、その温度依存性は、約−２［ｍＶ／℃］である。
ベース・エミッタ間電圧Ｖｂｅ１を０．６［Ｖ］とするとき、その温度係数Ｔｃは、以下の式１９で得られる。
Ｔｃ＝−２［ｍＶ／℃］／０．６［Ｖ］
＝−２×１０^−３［Ｖ／℃］／０．６［Ｖ］
＝−０．３３［％／℃］ （式１９）

一方、図９における点Ｐｅは、Ｖｏ電圧が約１．２［Ｖ］の場合に相当するものであって、Ｖｏ電圧はバンドギャップリファレンス電圧と呼ばれ、その温度係数が略ゼロとなることは公知である。さらに、抵抗値Ｒ２２を大きく選び、Ｖｏ電圧を高く設定する場合においては、式１６において、右辺第１項「Ｉ１×Ｒ２２」が右辺第２項「Ｖｂｅ１」よりも大きくなり支配的となる。このとき、右辺第１項の温度係数Ｔｃは、（１／Ｔ）であり、室温Ｔ＝３００［Ｋ］の場合には、その温度係数Ｔｃは、以下の式２０で得られる。
Ｔｃ＝＋０．３３［％／℃］ （式２０）

図９においては、温度係数Ｔｃ＝０を破線で示し、Ｖｏ電圧を高く設定する場合におけるグラフの漸近線（＋０．３３［％／℃］の線）を一点鎖線で示している。図９から理解できるように、図８の構成のレギュレータ回路４１を用い、Ｖｏ端子からの出力電圧をレギュレータ回路４１の出力とする場合においては、その温度係数Ｔｃを−０．３３［％／℃］から＋０．３３［％／℃］までの間の所望の値に設定することができる。一方、図８におけるＶＲＥＧ端子をレギュレータ回路４１の出力とするとき、そのレギュレータ回路出力電圧Ｖｒｅｇは、抵抗１０８の抵抗値Ｒ２３の値を変えることで比較的自由に設定することができ、また、その場合のレギュレータ回路出力電圧Ｖｒｅｇの温度係数は約＋０．３３［％／℃］と固定された値となる。

《２−２−２》温度補償部７２の動作
図７において、温度補償部７２は、図３に示される温度補償部５２と同様であり、電位Ｖ２の温度係数Ｔｃは、以下の式２１で与えられる。

《２−２−３》電圧増倍部７３の動作
ＮＰＮバイポーラトランジスタ４２の電流増幅率は大きく、そのエミッタ・コレクタ電流に比べてベース電流は小さい。この結果、図７のＮＰＮバイポーラトランジスタ４２のコレクタ電流は、エミッタ電流Ｉｅと略等しい。また、ＮＰＮバイポーラトランジスタ４２のコレクタ電流は、ＰＭＯＳトランジスタ８１のドレーン電流に相当し、ＰＭＯＳトランジスタ８１，８２とは、ゲート・ソース間電圧が等しく設定されて、カレントミラー回路を構成している。その結果、ＰＭＯＳトランジスタ８１，８２のドレーン電流を略等しくすることができる。そのため、以下の式２２とすることができる。
Ｉｅ≒Ｉｙ （式２２）

エミッタ電流Ｉｅは次式２３で表される。
Ｉｅ＝Ｖ２／Ｒ１１ （式２３）
また、基準電圧は次式で表される。
Ｖｒ＝Ｉｙ×Ｒ１２ （式２４）
式２３及び式２４から、次式２５が成り立つ。
Ｖｒ＝（Ｒ１２／Ｒ１１）×Ｖ２ （式２５）
式２５から、電圧増倍部７３は、電位Ｖ２を（Ｒ１２／Ｒ１１）倍に増倍した出力電位Ｖｒを生じさせることがわかる。例えば、図７において抵抗値Ｒ１１とＲ１２の比を１：２とした場合には、電圧Ｖ２に対して２倍の基準電圧Ｖｒを得ることができる。

式１から、
Ｖ２＝Ｖ１−Ｖｂｅ
である。これより、ＶＲＥＦ端子の電位Ｖｒは、以下の式２６で求めることができる。
Ｖｒ＝（Ｒ１２／Ｒ１１）×（Ｖ１−Ｖｂｅ） （式２６）

次に、図７と図８を組み合わせた場合における基準電圧Ｖｒの温度係数を試算する。式３のＶｒをＶ１とすると、次式２７が成り立つ。

これより、次式２８が成り立つ。

図８のＶＲＥＧ端子のレギュレータ回路出力電圧Ｖｒｅｇにおいて、温度係数Ｔｃは、＋０．３３［％／℃］であるので、式２８を用いて、種々の設定における基準電圧Ｖｒ及びその温度係数を試算することができる。

〈数値例６（第２の実施形態）〉
図８の抵抗値Ｒ２３を調整することで、Ｖｒｅｇ＝１．２［Ｖ］に設定する場合、
Ｖ１＝Ｖｒｅｇであるので、∂Ｖｒｅｇ／∂Ｔは、式２８から、以下のように得られる。
（∂Ｖｒｅｇ／∂Ｔ）＝Ｔｃ×Ｖｒｅｇ
＝０．３３×１０^−２［／℃］×１．２［Ｖ］
＝０．４×１０^−２［Ｖ／℃］
式２１から、温度係数Ｔｃは、以下のようになる。
Ｔｃ
＝｛１／（Ｖｒｅｇ−Ｖｂｅ）｝×（∂Ｖｒｅｇ／∂Ｔ−∂Ｖｂｅ／∂Ｔ）
＝｛１／（１．２［Ｖ］−０．６［Ｖ］）｝×（０．４×１０^−２＋２×１０^−３）［Ｖ／℃］
＝１×１０^−２［／℃］
＝＋１［％／℃］
このとき、式２６から
Ｖｒ＝（Ｒ１２／Ｒ１１）×（Ｖｒｅｇ−Ｖｂｅ）
であるので、
Ｒ１２／Ｒ１１＝２とすることで、基準電圧Ｖｒは、次式で得られる。
Ｖｒ＝２×（１．２［Ｖ］−０．６［Ｖ］）
＝１．２［Ｖ］

〈数値例７（第２の実施形態）〉
図８のＲ２３を調整することで、Ｖｒｅｇ＝１．８［Ｖ］に設定する場合、
Ｖ１＝Ｖｒｅｇであるので、∂Ｖｒｅｇ／∂Ｔは、式２８から、以下のように得られる。
（∂Ｖｒｅｇ／∂Ｔ）＝Ｔｃ×Ｖｒｅｇ
＝０．３３×１０^−２［／℃］×１．８［Ｖ］
＝０．６×１０^−２［Ｖ／℃］
式２１から、温度係数Ｔｃは、以下のようになる。
Ｔｃ
＝｛１／（Ｖｒｅｇ−Ｖｂｅ）｝×（∂Ｖｒｅｇ／∂Ｔ−∂Ｖｂｅ／∂Ｔ）
＝（１／（１．８［Ｖ］−０．６［Ｖ］））×（０．６×１０^−２＋２×１０^−３）
＝０．６６×１０^−２
＝＋０．６６［％／℃］
このとき、式２６から、
Ｖｒ＝（Ｒ１２／Ｒ１１）×（Ｖｒｅｇ−Ｖｂｅ）
であるので、
Ｒ１２／Ｒ１１＝１とすることで、基準電圧Ｖｒは、次式で得られる。
Ｖｒ＝１×（１．８［Ｖ］−０．６［Ｖ］）
＝１．２［Ｖ］

このように、図８で示すレギュレータ回路４１において、その出力をＶＲＥＧ端子から取り出すことで得られる基準電圧Ｖｒの温度係数を大きな値とすることができる。また、比較的小さな温度係数を与えたい場合には、レギュレータ回路４１においてその出力をＶｏ端子から取り出すことで目的を達することができ、いずれの場合においても、図７における抵抗値Ｒ１１，Ｒ１２の比を設定することで基準電圧Ｖｒの値を所望の値に設定することができる。このように、第２の実施形態の構成（図７）とすることで、基準電圧Ｖｒの温度係数の値のみならず、その電圧値をも所望の値に設定することが可能となる。これにより、図５に示す比較例の場合のように基準電圧Ｖｒａの値が微小となってしまい、ノイズ電圧の影響によって駆動電流が変動するといった問題は生じない。なお、数値例６のから明らかなように、得られる温度係数は、＋１［％／℃］であって、例えば、ＡｌＧａＩｎＰ材料を用いるＬＥＤの温度補償用として好適である。

また、第２の実施形態の構成においては、演算増幅器のようなチップ占有面積の大きい構成を不要としている。

《２−２−４》ドライバＩＣ部の動作
図１０は、第２の実施形態におけるドライバＩＣ部の一部の構成を概略的に示す回路図である。図１０において、図６の構成と同一又は対応する構成には、同じ符号を付す。図１０は、代表して１個のドット（例えば、１個のＬＥＤの駆動回路）について記載されている。図１０のフリップフロップ回路１１１は、図２におけるラッチ回路３２に対応しており、図１０のインバータ回路３３は、図２のインバータ回路３３に対応し、図１０のＮＡＮＤ回路３４は、図２のＮＡＮＤ回路３４に対応する。ＬＥＤ駆動回路３５は、駆動用のＰＭＯＳトランジスタ１１２を有し、ＬＥＤアレイは、ＬＥＤ１１３を有する。

また、図１０に示される制御電圧発生回路３６は、ドライバＩＣ部のチップ毎に１つずつ設けられている。制御電圧発生回路３６は、演算増幅器１１４と、ＰＭＯＳトランジスタ１１６と、抵抗値Ｒｒの抵抗１１５とを有する。演算増幅器１１４の出力電圧は、制御電圧Ｖｃｏｎｔになる。制御電圧Ｖｃｏｎｔは、ＬＥＤ１１３の駆動電流を調整するためＬＥＤ駆動用ＰＭＯＳトランジスタ１１２のゲート端子に印加される。

一方、ＮＡＮＤ回路３４の電源端子３４ａは、電源ＶＤＤに接続され、ＮＡＮＤ回路３４のグランド端子３４ｂは、演算増幅器１１４の出力端子１１４ａに接続されている。ＮＡＮＤ回路３４の出力端子３４ｃがＨｉｇｈレベルであるとき、その出力電位は電源ＶＤＤの電位Ｖｄｄと略等しくなり、ＮＡＮＤ回路３４の出力端子３４ｃがＬｏｗレベルであるとき、その出力電位は制御電圧Ｖｃｏｎｔの電位と略等しくされる。また、ＭＯＳトランジスタ１１６は、図１０のＰＭＯＳトランジスタ１１２などとはゲート長が相等しいサイズとなるように構成されている。

ＶＲＥＦ端子は、演算増幅器１１４の反転入力端子１１４ａに接続され、図７に示される基準電圧発生回路７０ａにより発生される基準電圧Ｖｒが演算増幅器１１４の反転入力端子１１４ａに入力される。演算増幅器１１４とＰＭＯＳトランジスタ１１６と抵抗Ｒｒとによる回路で、フィードバック制御回路を構成しており、抵抗値Ｒｒの抵抗１１５に流れる基準電流Ｉｒ、すなわち、ＰＭＯＳトランジスタ１１６に流れる電流は、電源ＶＤＤの電圧Ｖｄｄによらず、基準電圧Ｖｒと抵抗Ｒｒの値のみにより決定される構成としている。すなわち、演算増幅器１１４の働きにより、演算増幅器１１４の反転入力端子１１４ａの電位と非反転入力端子１１４ｂの電位とは略等しくなるように制御されるので、演算増幅器１１４の非反転入力端子１１４ａの電位は、基準電圧Ｖｒと略等しくされ、図１０の基準電流Ｉｒは、次式２９で得られる。
Ｉｒ＝Ｖｒ／Ｒｒ （式２９）

既に説明したように、ＬＥＤ駆動用ＰＭＯＳトランジスタ１１２などとＰＭＯＳトランジスタ１１６とは、ゲート長が相等しいサイズとなるように構成されており、ＬＥＤ駆動時には、そのゲート電位は制御電圧Ｖｃｏｎｔと等しく、ＰＭＯＳトランジスタ１１６とＬＥＤ駆動用ＰＭＯＳトランジスタ１１２などは飽和領域で動作しておりカレントミラー回路を構成している。この結果、ＬＥＤ１１３などの各駆動電流値は、基準電流Ｉｒに比例することになり、基準電流Ｉｒは、ＶＲＥＦ端子に入力された基準電圧Ｖｒに比例するので、基準電圧ＶｒによりＬＥＤ駆動電流値を一括して調整することができる。

《２−３》第２の実施形態の効果
以上に説明したように、第２の実施形態の駆動回路の構成（図７）とすることで、基準電圧Ｖｒの温度係数の値のみならず、その電圧値をも所望の値に設定することができる。これにより、図５に示される比較例の場合のように基準電圧Ｖｒａの値が微小となってしまい、ノイズ電圧の影響によって駆動電流が変動するといった事態は生じない。加えて、第２の実施形態の基準電圧発生回路７０ａにおいては、演算増幅器のようなチップ占有面積の大きい構成を不要としているので、演算増幅器を追加することに起因するコストアップを回避できる。

なお、第２の実施形態の基準電圧発生回路７０ａにおける温度補償部５２や電圧増倍部５３の構成は、種々の変形が可能である。以下に変形例を示す。ただし、変形例は、これらに限定されるものでない。

《２−４》第２の実施形態の変形例
図１１は、第２の実施形態の変形例における基準電圧発生回路７０ｂの構成を概略的に示す回路図である。図１２は、図１１の基準電圧発生回路７０ｂの特性を示すグラフである。図１１において、図７（第２の実施形態）に示される構成と同一又は対応する構成には、同じ符号を付す。図１１に示されるように、図１１の基準電圧発生回路７０ｂは、バイポーラトランジスタ４２のベース端子４２ｂとエミッタ端子４２ｅとを接続する抵抗値Ｒ１３の抵抗８４をさらに備えた点が、図１２の基準電圧発生回路７０ａと相違する。

図１１においては、抵抗４３，８３，８４の抵抗値を、それぞれＲ１１，Ｒ１２，Ｒ１３と記載する。また、レギュレータ回路４１の出力端子４１ｂの電位をＶ１と記載し、ＮＰＮバイポーラトランジスタ４２のエミッタ電位４２ｅをＶ２と記載し、ＶＲＥＦ端子の電位をＶｒと記載している。また、ＮＰＮバイポーラトランジスタ４２のエミッタ電流を、Ｉｅと記載し、ＰＭＯＳトランジスタ８２のドレーン電流を、Ｉｙと記載している。さらに、図１１に示されるように、回路各部をその機能面に着目して、図１１に示される基準電圧発生回路は、レギュレータ電圧発生部１２１と、温度補償部１２２と、電圧増倍部１２３とに区分けしている。

図１１の基準電圧発生回路７０ｂは、抵抗８４を設けることで、抵抗８４を介してレギュレータ回路４１の出力端子４１ｂから抵抗８４，４３を介して図中の破線矢印で示す電流Ｉｒを生じる。レギュレータ回路４１の出力電圧Ｖ１は、抵抗８４の有無には影響されず、また、ＮＰＮバイポーラトランジスタ４２のベース・エミッタ間電圧Ｖｂｅも略一定であるので、Ｖ２電位も略一定である。そのため、抵抗４３を流れる電流は、抵抗８４の抵抗値Ｒ１３の値には依存しない。この結果、抵抗８４を設けることで、電流Ｉｒを生じ、その分だけＮＰＮバイポーラトランジスタ４２のエミッタ電流Ｉｅは減少する。

また、電流Ｉｒは、主として、レギュレータ回路４１の出力電圧Ｖ１と、抵抗値Ｒ１３，Ｒ１１に依存して定まるので、その温度依存性を小さくすることができる。ＮＰＮバイポーラトランジスタ４２のベース電流は、無視し得る程度に小さいので、そのコレクタ電流は、エミッタ電流Ｉｅと略等しい。また、ＰＭＯＳトランジスタ８１，８２は、カレントミラー回路を構成しており、ＰＭＯＳトランジスタ８１と８２のドレーン電流を略等しくすることができる。その結果、ＰＭＯＳトランジスタ８２のドレーン電流Ｉｙは、ＰＭＯＳトランジスタ８１のドレーン電流、すなわち、ＮＰＮバイポーラトランジスタ４２のコレクタ電流と等しく、これは、電流Ｉｅとも略等しい。抵抗８４の抵抗値Ｒ１３を小さいものとして電流Ｉｒを増したとき、電流Ｉｅは、その分だけ減少するので、電流Ｉｙも減少することになるが、それに応じて抵抗Ｒ１２の値を大きくすることで基準電圧Ｖｒを所定値に保つことができる。一方、温度係数について考えると、温度に依存する電流Ｉｅは、温度に依存しない電流Ｉｒにより減じられ、その分だけ温度係数は大きくなる。

図１２は、図１１に示される基準電圧発生回路７０ｂの温度特性を示すグラフである。図１２において、破線でＮＰＮバイポーラトランジスタ４２のエミッタ電流を示し、Ｉｅ０は図７の回路における場合、Ｉｅは図１１の回路の場合を示す。両者は電流Ｉｒにより位置がシフトした特性となっており、Ｉｅ０とＩｅとはグラフ曲線の傾きは略同じであるものの、Ｉｅの直線を下に下げた結果、電流Ｉｅの温度特性Ｔｃは増加する。一方、図１２における実線は、基準電圧発生回路７０ｂの出力基準電圧Ｖｒを示し、Ｖｒ０は、図７の回路における場合、Ｖｒは図１１の回路の場合を対比して示している。図７、図１１の回路における電圧増倍部７３，１２３はＮＰＮバイポーラトランジスタ４２のエミッタ電流を定数倍した出力電圧を与えるので、基準電圧Ｖｒ０は図７における回路の電流Ｉｅ０を定数倍したものである。

一方、基準電圧Ｖｒは、図１１における回路の電流Ｉｅを定数倍したものであり、この場合における定数は、図７におけるものよりも大きな値に設定されている。基準電圧Ｖｒ０とＶｒとは、図１２の点Ｐｆにおいて交差しており、図７の基準電圧発生回路７０ａと図１１の基準電圧発生回路７０ｂとで、同じ出力電圧に設定可能である。また、図１２は、図１１の基準電圧発生回路７０ｂにおける基準電圧Ｖｒにおいては、温度係数Ｔｃ（図１２の直線の勾配）を大きくすることができることを示している。このように、図１１の構成とすることによって、図７の構成と比べて、さらに大きな温度係数を実現できる。

《２−５》第２の実施形態の他の変形例
図１３は、第２の実施形態の他の変形例における基準電圧発生回路７０ｃの構成を概略的に示す回路図である。図１３において、図７（第２の実施形態）に示される構成と同一又は対応する構成には、同じ符号を付す。図１３に示されるように、基準電圧発生回路７０ｃは、レギュレータ回路４１と、ＮＰＮバイポーラトランジスタ４２と、抵抗４３，８３，９１，９２と、ＰＮＰトランジスタ９３，９４とを有している。レギュレータ回路４１の電源端子４１ａは、電源ＶＤＤに接続され、そのグランド端子４１ｃはグランドＧＮＤに接続されている。レギュレータ回路４１の出力端子４１ｂは、ＮＰＮバイポーラトランジスタ４２のベース端子４２ｂに接続され、ＮＰＮバイポーラトランジスタ４２のエミッタ端子４２ｅは、抵抗４３を介してグランドＧＮＤに接続されている。ＰＮＰトランジスタ９３，９４のエミッタ端子９３ｅ，９４ｅはそれぞれ抵抗９１，９２を介して電源ＶＤＤに接続されている。また、ＰＮＰトランジスタ９３，９４のベース端子９３ｂ，９４ｂは、互いに接続されており、且つ、ＰＮＰトランジスタ９３のコレクタ端子９３ｃ及びＮＰＮバイポーラトランジスタ４２のコレクタ端子４２ｃに接続されている。一方、ＰＮＰトランジスタ９４のコレクタ端子９４ｃは、抵抗８３を介してグランドＧＮＤに接続される。また、ＰＮＰトランジスタ９４のコレクタ端子は、図１３で示される回路のＶＲＥＦ端子に接続されている。

また、図１３においては、抵抗９１，９２の抵抗値をＲ２１，Ｒ２２と記載し、抵抗４３，８３の抵抗値をＲ１１，Ｒ１２と記載し、レギュレータ回路４１の出力端子の電位をＶ１と記載し、ＮＰＮバイポーラトランジスタ４２のエミッタ電位をＶ２と記載し、ＶＲＥＦ端子の電位をＶｒと記載する。また、ＮＰＮバイポーラトランジスタ４２のエミッタ電流をＩｅと記載し、ＰＮＰトランジスタ９４のコレクタ電流をＩｙと記載している。さらに、図１３で示す回路各部をその機能に着目して、レギュレータ電圧発生部１３１と、温度補償部１３２と、電圧増倍部１３３とに区分けしている。

ＰＮＰトランジスタ９３，９４のエミッタ端子９３ｅ，９４ｅは、それぞれ抵抗９１，９２を介して電源ＶＤＤに接続され、またベース端子９３ｂ，９４ｂは、互いに接続され、ＰＮＰトランジスタ９３のコレクタ端子に接続されている。抵抗９１，９２及びＰＮＰトランジスタ９３，９４からなる回路でカレントミラー回路を構成しており、図７で示されるＰＭＯＳトランジスタ８１，８２からなる回路と同様の動作をする。図７の基準電圧発生回路７０ａと比較したときの図１３の基準電圧発生回路７０ｃの特徴は、ＮＰＮバイポーラトランジスタ９３，９４の特性を略等しく設定するとき、図１３の基準電圧発生回路７０ｃにおける電流ＩｅとＩｙとを、抵抗Ｒ２１，Ｒ２２により定めることができることである。

例えば、抵抗値Ｒ２１，Ｒ２２を幾分大きな値に設定し、両者の比を１と設定するとき、電流ＩｅとＩｙとを略等しくすることができる。これにより、ＰＮＰトランジスタ９３，９４の特性に僅かな差を生じていたとしても、それによる特性変動は表面化しなぃとぃう利点を生じる。そのため、図１３に示す基準電圧発生回路７０ｃを個別部品からなるトランジスタや抵抗素子の集合体としてプリント配線板状に構成する場合であっても、図７の基準電圧発生回路７０ａの場合と同様に、所望の特性を得ることができる。

《３》第３の実施形態
《３−１》第３の実施形態の構成
図１４は、本発明に係る第３の実施形態の駆動装置としてのＬＥＤヘッド３００の構成を概略的に示すブロック図である。図１４において、図２の構成と同一又は対応する構成には、同じ符号を付す。図１４に示されるように、図１４のＬＥＤヘッド３００は、ドライバＩＣ部のＬＥＤ駆動回路３５ａ及び制御電圧発生回路３６ａが、図２のものと相違する。

図１５は、第３の実施形態におけるドライバＩＣ部の一部の構成を概略的に示す回路図である。図１５において、図１０の構成と同一又は対応する構成には、同じ符号を付す。図１５に示される回路は、図１４におけるドライバＩＣ部の要部に対応する。ただし、図１５は、１個のＬＥＤとその駆動回路を（１個のドット）について記載している。第３の実施形態においては、制御電圧発生回路３６ａが温度補償機能を備えている。また、第３の実施形態の駆動回路は、従来の制御電圧発生回路が採用していた演算増幅器を不要としている。

図１５に示されるように、第３の実施形態の駆動回路は、被駆動素子であるＬＥＤ１１３を駆動させる回路であり、フリップフロップ回路１１１と、インバータ回路３３と、ＮＡＮＤ回路３４と、ＰＭＯＳトランジスタ１１２及びＰＭＯＳトランジスタ１２５からなるＬＥＤ駆動回路３５ａと、制御電圧発生回路３６ａとを有している。制御電圧発生回路３６ａは、ＮＰＮバイポーラトランジスタ１２３と、ＰＭＯＳトランジスタ１２２と、抵抗１２４とを有している。

図１５において、フリップフロップ回路１１１は、図１４におけるラッチ回路３２に相当する。図１５に示されるインバータ回路３３及びＮＡＮＤ回路３４は、図１４に示されるインバータ回路３３及びＮＡＮＤ回路３４にそれぞれ相当する。ＬＥＤ駆動用のＰＭＯＳトランジスタ１１２は、ＬＥＤ１１３に対する駆動電流Ｉｏの値を定める。ＰＭＯＳトランジスタ１２５は、ＬＥＤ１１３に対する駆動電流Ｉｏのオン・オフを制御する。

図１５に示される制御電圧発生回路３６ａは、図１４に示される制御電圧発生回路３６に相当する。制御電圧発生回路３６ａは、ドライバＩＣ部チップ毎に１回路ずつ設けられている。制御電圧発生回路３６ａにおいて、ＰＭＯＳトランジスタ１２２のソース端子は、電源ＶＤＤに接続され、ＰＭＯＳトランジスタ１２２のゲート端子とドレーン端子とは、互いに接続されている。ＰＭＯＳトランジスタ１２２のドレーン端子の電位Ｖｃｏｎｔは、ＬＥＤ１１３の制御電圧であり、ＬＥＤ１１３の駆動電流を調整するためＬＥＤ駆動用ＰＭＯＳトランジスタ１１２のゲート端子に印加される。

ＮＡＮＤ回路３４の電源端子３４ａは、電源ＶＤＤに接続され、ＮＡＮＤ回路３４のグランド端子３４ｂは、グランドＧＮＤに接続されている。ＮＡＮＤ回路３４の出力端子３４ａがＨｉｇｈレベルとされるとき、その出力電位は電源ＶＤＤの電位Ｖｄｄと略等しくなり、ＮＡＮＤ回路３４の出力端子３４ｃがＬｏｗレベルとされるとき、その出力電位はグランドＧＮＤ電位と略等しくなる。ＮＡＮＤ回路３４の出力は、ＰＭＯＳトランジスタ１２５のゲート端子１２５ｇに接続されている。ＮＡＮＤ回路３４の出力がＨｉｇｈレベルであるときに、ＰＭＯＳトランジスタ１２５は、オフとなり、ＮＡＮＤ回路３４の出力がＬｏｗレベルであるときに、ＰＭＯＳトランジスタ１２５は、オンとなる。ＰＭＯＳトランジスタ１２５がオンのときには、ＰＭＯＳトランジスタ１１２によって定まる駆動電流Ｉｏが、ＬＥＤ１１３に供給される。

ＰＭＯＳトランジスタ１２２は、ＰＭＯＳトランジスタ１１２とゲート長が相等しいサイズとなるように構成されており、そのソース端子１２２ｓ，１１２ｓの電位は互いに同電位であり、ゲート端子１２２ｇ，１１２ｇの電位は互いに同電位にあって、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１２２とはカレントミラー回路を構成している。

ＶＲＥＧ端子には、例えば、図７に示されるレギュレータ回路４１より発生されるレギュレータ回路出力電圧Ｖｒｅｇが入力される。ＶＲＥＧ端子は、ＮＰＮバイポーラトランジスタ１２３のベース端子１２３ｂに接続され、ＮＰＮバイポーラトランジスタ１２３のコレクタ端子１２３ｃは、ＰＭＯＳトランジスタ１２２のドレーン端子１２２ｄに接続され、ＮＰＮバイポーラトランジスタ１２３のエミッタ端子１２３ｅは、抵抗１２４を介してグランドＧＮＤに接続されている。

《３−２》第３の実施形態の動作
図１５において、ＮＰＮバイポーラトランジスタ１２３のベース電流は、ＮＰＮバイポーラトランジスタ１２３のエミッタ電流及びコレクタ電流に比べて、無視できるほど小さいので、レギュレータ回路出力電圧Ｖｒｅｇと基準電流Ｉｒの関係を次式３０で表すことができる。
Ｉｒ＝（Ｖｒｅｇ−Ｖｂｅ）／Ｒ１１ （式３０）
ここで、Ｖｂｅは、ＮＰＮバイポーラトランジスタ１２３のベース・エミッタ間電圧を示し、Ｒ１１は、抵抗１２４の抵抗値を示す。ここで、レギュレータ回路４１の働きにより、レギュレータ回路出力電圧Ｖｒｅｇは所定値に設定することができる。また、ベース・エミッタ間電圧Ｖｂｅは所定値にすることができ、典型例では、約０．６［Ｖ］である。このため、基準電流Ｉｒは、抵抗値Ｒ１１を調整することによって所望の値に設定することができる。

ＬＥＤ駆動用のＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１２２とは、ゲート長が相等しいサイズとなるように構成されており、ＬＥＤ駆動時には、それらのゲート電位は制御電圧Ｖｃｏｎｔと等しく、ＰＭＯＳトランジスタ１２２とＬＥＤ駆動用のＰＭＯＳトランジスタ１１２は飽和領域で動作しており、カレントミラー回路を構成している。この結果、ＬＥＤ１１３の駆動電流Ｉｏは、基準電流Ｉｒに比例することになり、基準電流Ｉｒは、ＶＲＥＧ端子に入力されたレギュレータ回路出力電圧Ｖｒｅｇに応じて定めることができるので、レギュレータ回路出力電圧ＶｒｅｇによりＬＥＤ駆動電流値を一括して調整することができる。加えて、ＮＰＮバイポーラトランジスタ１２３を備えることによって、図１５の制御電圧発生回路３６ａは、ＬＥＤ１１３の駆動電流Ｉｏに対して正の温度係数を与える温度補償機能を備えている。

以下に、温度係数の数値例を説明する。ＬＥＤの駆動電流Ｉｏと基準電流Ｉｒとは比例関係にあり、Ｋをミラー比とするとき、以下の関係式３１が成立する。
Ｉｏ＝Ｋ×Ｉｒ （式３１）
Ｉｒ＝（Ｖｒｅｇ−Ｖｂｅ）／Ｒ１１
であるので、次式３２が成立する。
Ｉｏ＝Ｋ×（Ｖｒｅｇ−Ｖｂｅ）／Ｒ１１ （式３２）

一方、駆動電流Ｉｏの温度係数Ｔｃは、次式３３で与えられる。

ここで、Ｔは温度を示す。

抵抗１２４の抵抗値Ｒ１１の温度依存性は無視できるほど小さいと仮定すると、次式３４が成立する。

式を簡素化するため、レギュレータ回路４１の出力電圧の温度係数をゼロと仮定すると、式３４の右辺括弧内の第１項は無視することができるので、次式３５が成立する。

ここで、ＮＰＮバイポーラトランジスタ１２３のベース・エミッタ間電圧Ｖｂｅは、温度に対して約−２［ｍＶ／℃］の依存性があると仮定すると、図１５で示される制御電圧発生回路３６ａは正の温度係数を備え、温度上昇に対して駆動電流Ｉｏが増加する特性を備え、ＬＥＤの発光出力の減少を補償する特性を有していることが判る。以下に、第３の実施形態の数値例を示す。

〈数値例８（第３の実施形態）〉
Ｖｒｅｇ＝１．２［Ｖ］、Ｖｂｅ＝０．６［Ｖ］とするとき、ＬＥＤ駆動電流Ｉｏの温度係数Ｔｃは、以下のようになる。
Ｔｃ＝１／（１．２［Ｖ］−０．６［Ｖ］）×｛−（−２［ｍＶ／℃］）｝
＝＋０．３３［％／℃］
この場合、ＬＥＤ駆動電流Ｉｏは、抵抗Ｒ１１、ミラー比Ｋを適切に選ぶことで設定可能であり、前述した温度係数の値とは独立に調整することができる。

《３−３》第３の実施形態の効果
以上詳細に説明したように、第３の実施形態の駆動回路によれば、ＬＥＤ駆動電流Ｉｏの温度係数ＴｃとＬＥＤ駆動電流Ｉｏとを独立に所望の値に設定することができる。したがって、第３の実施形態の駆動回路によれば、図５の比較例の場合のようにＬＥＤ駆動電流の指令値である基準電圧Ｖｒが微小となってしまい、ノイズ電圧の影響によってＬＥＤ駆動電流が大きく変動してしまうという問題を解決できる。

また、第３の実施形態の駆動回路によれば、演算増幅器のようなチップ占有面積の大きい構成部品を不要としているので、コスト削減を実現できる。

《４》利用形態の説明
第１乃至第３の実施形態のＬＥＤヘッドは、電子写真プリンタの露光工程で用いる光源、すなわち、ＬＥＤプリントヘッドとして利用することができる。以下に、第１〜第３の実施形態のいずれかを、タンデムカラープリンタに適用した場合を説明する。図１６は、第１乃至第３の実施形態のＬＥＤヘッドが適用可能なカラー画像形成装置としてのＬＥＤプリンタの構成を概略的に示す縦断面図である。

図１６において、画像形成装置６００は、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色の画像を各々に形成する４つのプロセスユニット６０１，６０２，６０３，６０４を有し、これらが記録媒体６０５の搬送経路の上流側から順に配置されている。プロセスユニット６０１，…，６０４の内部構成は共通しているため、例えば、マゼンタのプロセスユニット６０３を例に取り、説明する。プロセスユニット６０３には、像担持体としての感光体ドラム６０３ａが矢印方向に回転可能に配置され、この感光体ドラム６０３ａの周囲には、その回転方向上流側から順に、感光体ドラム６０３ａの表面に電荷を供給して帯電させる帯電装置６０３ｂ、帯電された感光体ドラム６０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置６０３ｃが備えられる。露光装置６０３ｃとしては、第１乃至第３の実施形態のＬＥＤヘッドを用いることができる。

静電潜像が形成された感光体ドラム６０３ａの表面に、マゼンタ（所定色）のトナーを付着させて顕像を発生させる現像装置６０３ｄが備えられ、感光体ドラム６０３ａ上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置６０３ｅが備えられる。なお、各装置に用いられているドラム又はローラは、図示しない駆動源からギアなどを経由して動力が伝達され回転する。

画像形成装置６００は、紙などの記録媒体６０５を堆積した状態で収納する用紙カセット６０６が装着されており、記録媒体６０５を１枚ずつ分離させて搬送するためのホッピングローラ６０７が備えられている。記録媒体６０５の搬送方向における、ホッピングローラ６０７の下流側には、ピンチローラ６０８，６０９と、記録媒体を搬送する搬送ローラ６１０と、及び、記録媒体６０５の斜行を修正し、プロセスユニット６０１に搬送するレジストローラ６１１とが備えられている。ホッピングローラ６０７、搬送ローラ６１０及びレジストローラ６１１は図示されない駆動源からギア等を経由して動力が伝達されて、回転する。プロセスユニット６０１，…，６０４の各感光体ドラム（例えば、６０１ａ）に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ６１２が備えられている。転写ローラ６１２には、感光体ドラム６０３ａ上に付着されたトナー像を記録媒体６０５に転写する転写時に、感光体ドラム６０１ａ，…，６０４ａの表面電位とこれら各転写ローラ６１２の表面電位に電位差を持たせるための電位が印加されている。定着装置６１３（図１の１５）は、加熱ローラとバックアップローラとを有し、記録媒体６０５上に転写されたトナーを加圧・加熱することによって定着する。この下流の排出ローラ６１４，６１５は、定着装置６１３から排出された記録媒体６０５を、排出部のピンチローラ６１６，６１７と共に搬送し、記録媒体スタッカ部６１８に搬送する。これら定着装置６１３、排出ローラ６１４等は図示しない駆動源からギアなどを経由して動力が伝達され回転される。

次に、画像記録装置６００の動作を説明する。まず、用紙力セット６０６に積載された記録媒体６０５がホッピングローラ６０７によって上から１枚ずつ分離されて搬送される。搬送された記録媒体６０５は、搬送ローラ６１０とレジストローラ６１１の間、ピンチローラ６０８，６０９の間を通過して、プロセスユニット６０１の感光体ドラム６０１ａと転写ローラ６１２の間に搬送される。その後、搬送された記録媒体６０５は、感光体ドラム６０１ａ及び転写ローラ６１２の間を通過する際に、感光体ドラム６０１ａの回転によって搬送されると共に、記録面にトナー像が転写される。同様に、記録媒体６０５は、順次プロセスユニット６０２，６０３，６０４を通過し、その通過過程で、各露光装置６０１ｃ，…，６０４ｃにより形成された静電潜像を、現像装置６０１ｄ，…，６０４ｄによって現像した各色のトナー像がその記録面に順次転写され、重ね合わせられる。

そして、その記録面上に各色のトナー像が重ね合わせられた後、定着装置６１３によってトナー像が定着された記録媒体６０５は、排出ローラ６１４，６１５の間及びピンチローラ６１６，６１７の間を通過して、画像記録装置６００の外部の記録媒体スタッカ部６１８に排出される。以上の過程を経て、カラー画像が記録媒体６０５上に形成される。

以上のように、第１乃至第３の実施形態の駆動装置であるＬＥＤヘッドを採用するためスペース効率及び光取り出し効率に優れた高品質の画像形成装置（プリンタ、コピー機など）を提供することができる。

また、第１乃至第３の実施形態の駆動装置として発光サイリスタヘッドを用いた場合には、上記説明したフルカラーの画像形成装置に限らずモノクロ、マルチカラーの画像形成装置においても同様の効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。

以上の説明では露光装置の光源としてＬＥＤ及び発光サイリスタを適用した場合について説明したが、本発明は、他の被駆動素子、例えば、発光トランジスタ、有機ＥＬ素子、発熱抵抗体への電圧印加制御を行う場合にも適用可能である。例えば、有機ＥＬ素子のアレイで構成される有機ＥＬヘッドを備えたプリンタや発熱抵抗体の列で構成されるサーマルプリンタにおいて利用することができる。また、本発明に係る駆動回路及び駆動装置は、３端子構造を備えたサイリスタのほか、第１と第２の２つのゲート端子を備えた４端子サイリスタにも適用可能である。

また、本発明に係る駆動回路及び駆動装置は、表示素子、例えば、列状又はマトリクス状に配列された表示素子の駆動（電圧印加の制御）にも適用可能である。

１１ 印刷制御部、 １２ 現像器、 １２ａ 帯電用高圧電源、 １３ 転写器、 １３ａ 転写用高圧電源、 １４ 現像・転写プロセス用モータ、 １４ａ ドライバ、 １５ 定着器、 １５ａ ヒータ、 １５ｂ 定着器温度センサ、 １６ 用紙送りモータ、 １６ａ ドライバ、 １７ 用紙吸入口センサ、 １８ 用紙排出口センサ、 １９ 用紙残量センサ、 ２０ 用紙サイズセンサ、 ３１ シフトレジスタ回路、 ３２ ラッチ回路、 ３３ インバータ回路、 ３４ ＮＡＮＤ回路、 ３５，３５ａ ＬＥＤ駆動回路、 ３６，３６ａ 制御電圧発生回路、 ４０，７０ａ，７０ｂ，７０ｃ 基準電圧発生回路、 ４１ レギュレータ回路、 ４２ ＮＰＮバイポーラトランジスタ、 ４３，４４，４５，８３ 抵抗、 ４６ 演算増幅器、 ５１，７１，１２１，１３１ レギュレータ電圧発生部、 ５２，７２，１２２，１３２ 温度補償部、 ５３，７３，１２３，１３３ 電圧増倍部、 ８１，８２ ＰＭＯＳトランジスタ、 ９１，９２ 抵抗、 ９３，９４ ＮＰＮバイポーラトランジスタ、 １００，２００，３００ ＬＥＤヘッド、 １０１，１０２，１０３ ＰＭＯＳトランジスタ、 １０４，１０５ ＮＰＮバイポーラトランジスタ、 １０６，１０７，１０８ 抵抗、 １１１ フリップフロップ回路、 １１２，１２５ ＰＭＯＳトランジスタ、 １１４ 演算増幅器、 １１６ ＰＭＯＳトランジスタ、 １２３ ＮＰＮバイポーラトランジスタ、 １２４ 抵抗、 ６００ ＬＥＤプリンタ、 ＣＨＰ１，ＣＨＰ２，…，ＣＨＰ２６ ＬＥＤアレイ、 ＩＣ１，…，ＩＣ２６ ドライバＩＣ部、 ＶＤＤ 電源（第１の電位供給部）、 ＧＮＤ グランド（第２の電位供給部）、 Ｖｒ 基準電圧、 Ｖｃｏｎｔ 制御電圧。

Claims (7)

1. 基準電圧出力端子を有し、基準電圧を生成して前記基準電圧出力端子から出力する基準電圧発生回路と、
   前記基準電圧が入力され、被駆動素子を前記基準電圧に応じた駆動量で駆動させる駆動回路部と
   を備え、
   前記基準電圧発生回路は、
   第１の電圧を生成するレギュレータ電圧発生部と、
   第１の電位供給部と第２の電位供給部とから電位が供給され、前記第１の電圧及び温度に応じた第２の電圧を生成する温度補償部と、
   前記第２の電圧を増倍して前記基準電圧を生成し、前記基準電圧を前記基準電圧出力端子に供給する電圧増倍部と
   を備え、
   前記温度補償部は、ベース端子とコレクタ端子とエミッタ端子とを持つバイポーラトランジスタと、第３の抵抗とを有し、
   前記バイポーラトランジスタ及び前記第３の抵抗は、前記エミッタ端子と前記第３の抵抗とを接続してなるエミッタフォロワ回路を形成し、
   前記ベース端子に前記第１の電圧が印加され、
   前記エミッタ端子は前記第３の抵抗を介して前記第２の電位供給部に接続され、
   前記電圧増倍部は、第１の電位供給部の電位が印加される電源側端子を有するカレントミラー回路と、前記カレントミラー回路の従属側端子と前記第２の電位供給部との間に接続された第４の抵抗とを有し、
   前記バイポーラトランジスタの前記コレクタ端子と前記カレントミラー回路の制御側端子とが接続され、
   前記温度補償部は、前記バイポーラトランジスタの前記ベース端子と前記エミッタ端子とを接続する第５の抵抗をさらに備えた
   ことを特徴とする駆動回路。
2. 前記電圧増倍部は、
   前記第１の電位供給部と前記カレントミラー回路の制御側の電源側端子との間に配置された第６の抵抗と、
   前記第１の電位供給部と前記カレントミラー回路の従属側の電源側端子との間に配置された第７の抵抗と
   をさらに有することを特徴とする請求項１に記載の駆動回路。
3. 前記駆動回路部は、
   前記基準電圧に応じた値の制御電圧を生成する制御電圧発生回路と、
   前記制御電圧に応じた駆動量で前記被駆動素子を駆動させる素子駆動部と
   を有することを特徴とする請求項１又は２に記載の駆動回路。
4. 前記制御電圧発生回路は、第１被制御端子と第２被制御端子と制御端子とを持つ第１導電型トランジスタと、ベース端子とコレクタ端子とエミッタ端子とを持つバイポーラトランジスタと、第８の抵抗とを有し、
   前記バイポーラトランジスタのエミッタ端子と前記第８の抵抗とを接続してエミッタフォロワ回路を形成し、
   前記バイポーラトランジスタのコレクタ端子と前記第１の電位供給部との間に前記第１導電型トランジスタの第１被制御端子と第２被制御端子が接続され、
   前記第１被制御端子は前記第１の電位供給部に接続され、
   前記バイポーラトランジスタのコレクタ端子と前記第２被制御端子と前記制御端子とは、互いに接続され、
   前記制御電圧は、前記第２被制御端子に発生する
   ことを特徴とする請求項３に記載の駆動回路。
5. 請求項１乃至４のいずれか１項に記載の駆動回路を備えたことを特徴とする駆動装置。
6. 請求項５に記載の駆動装置を備えた露光用プリントヘッドを有することを特徴とする画像形成装置。
7. 基準電圧出力端子を有し、基準電圧を生成して前記基準電圧出力端子から出力する基準電圧発生回路と、
   前記基準電圧が入力され、被駆動素子を前記基準電圧に応じた駆動量で駆動させる駆動回路部と
   を備え、
   前記基準電圧発生回路は、
   第１の電圧を生成するレギュレータ電圧発生部と、
   第１の電位供給部と第２の電位供給部とから電位が供給され、前記第１の電圧及び温度に応じた第２の電圧を生成する温度補償部と、
   前記第２の電圧を増倍して前記基準電圧を生成し、前記基準電圧を前記基準電圧出力端子に供給する電圧増倍部と
   を備え、
   前記温度補償部は、前記第２の電圧の温度係数として正の温度係数を与える温度補償回路であって、前記温度補償回路の前記正の温度係数は、前記第１の電圧に応じて設定され、
   前記電圧増倍部は、前記温度補償回路の前記正の温度係数とは独立に、前記基準電圧を設定する
   ことを特徴とする駆動回路。

Images