JP2009238789A - 駆動回路、ｌｅｄヘッドおよび画像形成装置 - Google Patents

駆動回路、ｌｅｄヘッドおよび画像形成装置 Download PDF

Info

Publication number
JP2009238789A
JP2009238789A JP2008079252A JP2008079252A JP2009238789A JP 2009238789 A JP2009238789 A JP 2009238789A JP 2008079252 A JP2008079252 A JP 2008079252A JP 2008079252 A JP2008079252 A JP 2008079252A JP 2009238789 A JP2009238789 A JP 2009238789A
Authority
JP
Japan
Prior art keywords
drive
circuit
current
led
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008079252A
Other languages
English (en)
Other versions
JP4847486B2 (ja
Inventor
Akira Nagumo
章 南雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2008079252A priority Critical patent/JP4847486B2/ja
Priority to US12/379,655 priority patent/US8093828B2/en
Publication of JP2009238789A publication Critical patent/JP2009238789A/ja
Application granted granted Critical
Publication of JP4847486B2 publication Critical patent/JP4847486B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
    • G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
    • G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Facsimile Heads (AREA)

Abstract

【課題】ＬＥＤ素子が駆動される際の駆動電流のオーバシュートの発生を防止することにより、ＬＥＤ素子の劣化を防止する。
【解決手段】ドライバＩＣ４１にはＬＥＤアレイ４２を駆動するＰＭＯＳトランジスタ５２、５３とＰＭＯＳトランジスタ５２に制御電圧を出力する制御電圧発生回路３４が設けられる。制御電圧発生回路３４には演算増幅器６１が設けられ、その非反転入力端子にはアナログスイッチ回路６６を介して基準電圧ＶＲＥＦが入力される。アナログスイッチ回路６６にはＬＥＤヘッドのストローブ信号ＳＴＢ−Ｎが入力され、ＬＥＤ駆動オフ状態では演算増幅器６１の出力電位は電源ＶＤＤと略同電位とされる。
【選択図】図３

Description

本発明は、被駆動素子の群、例えば光源に発光ダイオード（以下ＬＥＤという）を用いた電子写真プリンタにおけるＬＥＤの列、サーマルプリンタにおける発熱抵抗体の列、表示装置における表示素子の列を駆動する駆動回路に関し、さらに、そのような駆動回路を有するＬＥＤヘッド並びに画像形成装置に関する。
以下の説明において、発光ダイオードをＬＥＤ（Light Emitting Diode）、モノリシック集積回路をＩＣ（Integrated Circuit）、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタをＮＭＯＳ、ＰチャネルＭＯＳトランジスタをＰＭＯＳと略称することがある。また、信号端子名とそれに入出力される信号名とに同一名称を付して説明する場合がある。
また、正論理、負論理の別によらず、信号レベルのＨｉｇｈを論理値１に、Ｌｏｗレベルを論理値０に対応させて記載することがある。さらに、信号の論理を明確にする必要のある場合には、信号名末尾に−Ｐを付して正論理信号であることを示し、信号名末尾に−Ｎを付して負論理信号であることを示す。以下、被駆動素子の群が電子写真プリンタに用いられたＬＥＤの列であるとして説明する。
従来、電子写真プリンタを用いたプリンタなどの画像形成装置には、発光素子を多数配列させて露光部を形成したものがある。発光素子としては、発光ダイドード（ＬＥＤ）のほか、有機ＥＬ、発光サイリスタなどが用いられる。発光ダイオードを用いたものでは、駆動回路と発光素子とが１対１、もしくは１対Ｎ（Ｎ＞１）に対応するように設けられ、前記ＬＥＤのアノード・カソード間に電流を流すか否かにより、発光／非発光の状態を切り替えている。発光状態におけるＬＥＤの光出力は駆動電流値により決まるものであり、前記電流を調整することで露光部への露光エネルギー値を調整するようにしている。
また、前記駆動回路として、第１と第２のＭＯＳトランジスタの直列接続回路を構成し、このうちの１つのＭＯＳトランジスタを常に飽和領域で動作させることで定電流特性をもたせ、ＬＥＤの定電流駆動を行う構成が公知である。特許文献１（特開平９−２９１５５０号公報）参照。
特開平９−２９１５５０号公報
上記特許文献１で開示された従来構成によるＬＥＤ駆動回路においては、第１と第２のＭＯＳトランジスタの直列接続回路を構成し、第１のＭＯＳトランジスタを常に飽和領域で動作させることで定電流特性をもたせ、第２のＭＯＳトランジスタをスイッチングさせることでＬＥＤの駆動制御を行うものとしている。前記第１のＰＭＯＳのゲートには駆動電流値に応じた制御電圧が常に供給され、常に飽和領域で動作しているので、そのドレーン端子は電源電位と略等しい電位にまで充電されている。
このため、ＬＥＤ駆動オンのため第２のＰＭＯＳトランジスタのゲートに駆動オン指令信号が入力されると、第２のＰＭＯＳトランジスタのオン遷移に従って、前記の充電電荷は何らの電流値制御がされることなく、第２のＰＭＯＳトランジスタとＬＥＤ素子を介して放電される。この結果、ＬＥＤの電流波形の立ち上がりには鋭いピーク部を生じる。このようにして生じるピーク電流値は、駆動回路内部の微小な配線抵抗値などに依存して決まるものであり、ＬＥＤ素子にとって過大な値とならざるを得ない。この結果、前記の過大なピーク電流によりＬＥＤ素子が劣化して寿命が短くなるという問題があった。
以下、図面を用いて具体的に説明する。図１９は従来のＬＥＤ駆動回路を示す回路図である。図１９においては、ＬＥＤ駆動回路及びその周辺回路との接続関係を示し、図１９では代表してドット１（たとえばＬＥＤ１の駆動回路周辺）について記載されている。図において、破線にて囲まれた部分８１はドライバＩＣであり、８２はＬＥＤアレイ部を示し、一点鎖線で囲まれる部分８３は制御電圧発生回路である。また８４はラッチ回路であって、１素子分を示す。ドライバＩＣ８１は例えば、各々１９２個ずつの駆動出力端子を備えるので、ラッチ回路８４および後述のＰＭＯＳトランジスタ８５、８６等も各々１９２個ずつ備えていることになる。それに対して制御電圧発生回路８３各ドライバＩＣ８１に１個だけ設けられている。
８５、８６はＰＭＯＳトランジスタであって、ＰＭＯＳトランジスタ８５のソース端子は電源ＶＤＤと接続され、ドレーン端子はＰＭＯＳトランジスタ８６のソース端子と接続され、ＰＭＯＳトランジスタ８６のドレーン端子は図示しないドライバＩＣの駆動出力端子と接続され、ＬＥＤアレイ８２中のＬＥＤ素子（ＬＥＤ１）のアノードと接続される。
ラッチ回路８４のＤ入力は図示しないシフトレジスタの出力に接続され、Ｇ入力はラッチ信号ＨＤ−ＬＯＡＤと接続される。ラッチ回路８４のＱ出力はＮＡＮＤゲート８７の一方の入力端子と接続され、ＮＡＮＤゲート８７の出力はＰＭＯＳトランジスタ８６のゲート端子と接続される。８８はインバータ回路であり、その入力端子には図示しないストローブ信号が入力され、インバータ回路８８の出力端子はＮＡＮＤゲート８７の他の入力端子に接続される。ＰＭＯＳトランジスタ８５のゲート端子は後述の演算増幅器の出力端子と接続される。
制御電圧発生回路８３において、演算増幅器８９が設けられ、その出力電圧がＶｃｏｎｔなる電位として図中に記載されている。９０は抵抗であって、その抵抗値はＲｒｅｆとなっている。９１はＰＭＯＳトランジスタで、ＰＭＯＳトランジスタ８５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは基準電圧端子であって、演算増幅器８９の反転入力端子と接続され、図示しない基準電圧回路により発生される基準電圧Ｖｒｅｆが入力される。ＰＭＯＳトランジスタ９１のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器８９の出力端子と接続され、ドレーン端子は抵抗９０の一端と演算増幅器８９の非反転入力端子と接続されている。抵抗９０の他の一端はグランドと接続されている。演算増幅器８９の出力端子の電位がＶｃｏｎｔとして図中に記載されている。
演算増幅器８９、ＰＭＯＳトランジスタ９１、抵抗９０とによる回路でフィードバック制御回路を構成しており、Ｒｒｅｆに流れる電流すなわち、ＰＭＯＳトランジスタ９１に流れる電流ＩｒｅｆはＶＤＤ電圧によらずＶｒｅｆとＲｒｅｆの値のみにより決定されることになり、次式で与えられる。
Ｉｒｅｆ＝ Ｖｒｅｆ／Ｒｒｅｆ
ＰＭＯＳトランジスタ８５、９１のゲート電位は前記Ｖｃｏｎｔと等しく、ソース電位もまた等しい。このため、ＰＭＯＳトランジスタ８５と９１とはゲート・ソース間電圧が等しくされ、カレントミラーの関係が与えられる。これにより、ＰＭＯＳトランジスタ８５に流れる予定の電流はＰＭＯＳトランジスタ９１のドレーン電流Ｉｒｅｆと比例するものとなり、基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ９１、８５のドレーン電流を調整することが可能となって、ＬＥＤアレイ部８２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
またＰＭＯＳトランジスタ８６はラッチ回路８４によりラッチされた印刷データによって駆動オンが指令される。このときＰＭＯＳトランジスタ８６に生じるドレーン電流は、ＰＭＯＳトランジスタ９１、８５に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ８６はその電流を断続させるスイッチ素子として機能している。
次に、従来の構成において生じる駆動電流のオーバシュート波形について説明する。図１９の回路の動作を説明するにあたり、ＰＭＯＳトランジスタ８５のドレーン端子に付随して発生する浮遊容量をモデル化して、寄生コンデンサ９２として図１９中に記載している。前述したように、制御電圧発生回路８３には基準電圧Ｖｒｅｆが供給されており、ＰＭＯＳトランジスタ９１には前記基準電圧により決まる基準電流Ｉｒｅｆが流れている。該基準電流はＰＭＯＳトランジスタ９１のゲート端子に印加される電位Ｖｃｏｎｔにより指令されるものであって、該電圧はＰＭＯＳトランジスタ８５のゲート端子にも印加され、該素子をオン状態としている。
この結果、ＰＭＯＳトランジスタ８６がオフ状態にあるとき、前記した浮遊容量（コンデンサ）９２は電源電圧ＶＤＤ電位と略等しい電位にまで充電されている。このため、ＬＥＤ素子の駆動状態がオフからオンと指令されるに伴い、ＰＭＯＳトランジスタ８６はオフからオンへと遷移し、コンデンサ９２に充電されていた電荷はＬＥＤ素子（ＬＥＤ１）の側へ急速に放電され、駆動電流の立ち上がり部には大きなオーバシュート波形が生じることになる。また、前記放電が完了するに伴い、ＬＥＤ素子のアノード電流はＰＭＯＳトランジスタ８５の駆動状態に応じた電流値となり、前記放電電流により生じたＬＥＤのアノード電流の大きなオーバシュートは収束することになる。
図２０は従来のＬＥＤ駆動回路の動作を示すタイムチャートである。図２０において、ＨＤ−ＣＬＫ信号とＨＤ−ＤＡＴＡ信号により印刷データが転送され、ついでＨＤ−ＬＯＡＤ信号により転送データがラッチされ、ストローブ信号ＨＤ−ＳＴＢ−Ｎにより前記転送データに基づき、ＬＥＤ素子が駆動される状況を示している。図中Ａ部にて示すように、ＨＤ−ＳＴＢ−Ｎ信号の立下りによりＬＥＤの駆動が開始されるが、そのとき電流波形の立ち上がり部には大きなオーバシュートが発生している。
前記オーバシュート波形は比較的短時間のうちに収束し、Ｂ部で示すように所定電流値の状態を維持して、ＨＤ−ＳＴＢ−Ｎ信号がオフとなるに伴い、Ｃ部のように電流ゼロの状態に復帰することになる。オーバシュート電流のピーク値は、図１９に記した寄生コンデンサ９２に充電された電荷をＰＭＯＳトランジスタ８６により構成されるスイッチを介してＬＥＤ素子の側へ短絡的に放電される際に生じたものであり、電流を制限する抵抗成分としてはＰＭＯＳトランジスタ８６のオン抵抗とＬＥＤ素子内部の配線抵抗等など、いずれも微小な抵抗であるのに起因して、そのピーク電流値はＬＥＤ素子の駆動条件として想定された値の数十倍にも達する。
このような過大電流がＬＥＤ素子に流れることになると、その継続時間が短いとはいっても、その影響は小さく無く、長期間のうちにはＬＥＤ素子を劣化させ、発光効率を変化させてしまうことになる。前記したオーバシュート電流はＰＭＯＳトランジスタ８６のオン抵抗やＬＥＤ素子内部の配線抵抗等など、正確に制御することが困難な要因により決定されるものであるため、多数のＬＥＤ素子を含むＬＥＤヘッド装置においては、長期間使用するうちには前記ＬＥＤ素子の劣化状況も素子ごとにそれぞれ異なることになって、ＬＥＤ素子毎に発光パワーに差を生じるようになり、印刷濃度むらとなって現れるなどして望ましくない。
また、上述した従来の駆動回路においては、ノイズ電圧の問題もある。即ち、従来の駆動回路においては、電流波形の立ち上がり時間や立ち下り時間は小さい値となっており、このような短時間のうちに多くのＬＥＤ素子に流れている駆動電流を一斉に遮断することで大きなノイズ電圧を生じる。
具体的に説明すると、電流波形の立ち上がり、立ち下がり時間をΔｔとし、駆動回路周辺部のインダクタンス成分をＬ、前記した駆動電流の変化をΔＩとするとき、ノイズ電圧はＬ×ΔＩ／Δｔで与えられる。Ａ４サイズの用紙に印刷可能なプリンタを考えるとき、１インチ当たり６００ドットの解像度で印刷可能なＬＥＤプリントヘッドにおいては、ＬＥＤの総数は４９９２個と多数におよぶので、各ＬＥＤの駆動に要する駆動電流値が１ｍＡの程度であったとしても、ＬＥＤを全点灯した場合にはそのピーク電流は約５Ａにも達する値となる。
ＬＥＤ素子の非点灯時には電流値はゼロであり、全点灯時の駆動電流Ｉは５Ａであるので、前述したΔＩは５Ａと非常に大きな値となって、このような大電流を短時間のうちにスイッチングすることで非常に大きなノイズ電圧を生じることとなり、これにより制御回路の誤動作や、甚だしい場合には駆動回路が破損する場合さえあった。
したがって本発明の目的は、ＬＥＤ素子が駆動される際に駆動電流のオーバシュートが発生することなく、ＬＥＤ素子の劣化を防止した駆動回路を提供することを目的とする。また本発明は、オーバシュートの発生による印字濃度ムラの発生を防止したＬＥＤヘッドおよび画像形成装置を提供することを目的とする。さらに本発明は、ノイズ電圧を抑制した駆動回路、ＬＥＤヘッドおよび画像形成装置を提供することを目的とする。
上記課題を解決するために本発明の駆動回路は、被駆動素子に駆動電流を供給する駆動素子を有する駆動回路において、基準電圧を入力して前記駆動電流を発生させるための制御電圧を前記駆動素子に対して出力する制御電圧発生回路を有し、前記被駆動素子の非駆動時に前記基準電圧を遮断して前記制御電圧を前記駆動電流が発生しない大きさにするスイッチ手段を設けたことを特徴とするものである。
本発明のＬＥＤヘッドは、被駆動素子としての発光ダイオードに駆動電流を供給する駆動素子を有する駆動回路を有するＬＥＤヘッドにおいて、前記駆動回路は、基準電圧を入力して前記駆動電流を発生させるための制御電圧を前記駆動素子に対して出力する制御電圧発生回路を有し、前記被駆動素子の非駆動時に前記基準電圧を遮断して前記制御電圧を前記駆動電流が発生しない大きさにするスイッチ手段を設けたことを特徴とするものである。
また本発明の画像形成装置は、被駆動素子に駆動電流を供給する駆動素子を有する駆動回路を有する画像形成装置において、前記駆動回路は、基準電圧を入力して前記駆動電流を発生させるための制御電圧を前記駆動素子に対して出力する制御電圧発生回路を有し、前記被駆動素子の非駆動時に前記基準電圧を遮断して前記制御電圧を前記駆動電流が発生しない大きさにするスイッチ手段を設けたことを特徴とするものである。
上記構成を有する本発明に拠れば、被駆動素子の非駆動時に基準電圧を遮断するスイッチ手段を設けたので、駆動素子に駆動電流が流れず、したがって非駆動時に寄生コンデンサが充電されず、駆動時に駆動電流のオーバシュートが発生しない。
以下、本発明に係る実施の形態を図面にしたがって説明する。なお各図に共通する要素には同一の符号を付す。図１は本発明に係る電子写真プリンタを示すブロック図である。以下に説明する各実施例では、画像形成装置として電子写真プリンタを例に説明する。電子写真プリンタは、帯電した感光体ドラムをプリント情報に応じて選択的に光照射して静電潜像を形成し、該静電潜像にトナーを付着させて現像を行ってトナー像を形成し、該トナー像を用紙に転写し、定着させるようになっている。
図１において、１はマイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成される印刷制御部であり、プリンタの印刷部の内部に配設され、図示しない上位コントローラからの制御信号ＳＧ１、ビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御し、印刷動作を行う。
制御信号ＳＧ１によって印刷指示を受信すると、印刷制御部１は、先ず定着器温度センサ２３によってヒータ２２ａを内蔵した定着器２２が使用可能な温度範囲内にあるか否かを検出し、該温度範囲内になければヒータ２２ａに通電し、使用可能な温度まで定着器２２を加熱する。次に、ドライバ２を介して現像・転写プロセス用モータ（ＰＭ）３を回転させ、同時にチャージ信号ＳＧＣによって帯電用電圧電源２５をオンにし、現像器２７の帯電を行う。
そして、セットされている図示しない用紙の有無および種類が用紙残量センサ８、用紙サイズセンサ９によって検出され、該用紙に合った用紙送りが開始される。ここで、用紙送りモータ（ＰＭ）５はドライバ４を介して双方向に回転させることが可能であり、最初に逆転させて、用紙吸入口センサ６が検知するまで、セットされた用紙を予め設定された量だけ送る。続いて、正回転させて用紙をプリンタ内部の印刷機構内に搬送する。
印刷制御部１は、用紙が印刷可能な位置に到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、上位コントローラからビデオ信号ＳＧ２を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部２１に受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド１９に転送される。ＬＥＤヘッド１９はそれぞれ１ドット（ピクセル）の印刷のために設けられたＬＥＤを複数個線上に配列したものである。
そして、印刷制御部１は１ライン分のビデオ信号ＳＧ２を受信すると、ＬＥＤヘッド１９にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９内に保持させる。また印刷制御部１は、上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド１９に保持した印刷データ信号ＨＤ−ＤＡＴＡについて印刷を行うことができる。なお、ＨＤ−ＣＬＫは印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９に送信するためのクロック信号である。
ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。ＬＥＤヘッド１９によって印刷される情報は、マイナス電位に帯電させられた図示しない感光体ドラムの表面上にその周囲と比べて電位の上昇したドットとして潜像化される。そして、現像器２７において、マイナス電位に帯電させられた画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、感光体ドラムの表面にトナー像が形成される。
その後、感光体ドラム表面に形成されたトナー像は転写器２８に送られ、一方、転写信号ＳＧ４によってプラス電位に転写用高圧電源２６がオンになり、転写器２８は感光体ドラムと転写器２８との間隔を通過する用紙上にトナー像を転写する。トナー像が転写された用紙は、ヒータ２２ａを内蔵する定着器２２に当接して搬送され、該定着器２２の熱によって用紙にトナー像が定着される。トナー像が定着された用紙は、更に搬送されてプリンタの印刷機構から用紙排出口センサ７を通過してプリンタの外部に排出される。
印刷制御部１は用紙サイズセンサ９、用紙吸入口センサ６の検知に対応して、用紙が転写器２８を通過している間だけ転写用高圧電源２６からの電圧を転写器２８に印加する。そして、印刷が終了し、用紙が用紙排出口センサ７を通過すると、帯電用高圧電源２５による現像器２７への電圧の印加を終了し、同時に現像・転写プロセス用モータ３の回転を停止させる。以後、前記の動作を繰り返す。
次にＬＥＤヘッドについて説明する。図２は実施例１のＬＥＤヘッドと印刷制御部を示すブロック図である。本実施例の説明においては、一例としてＡ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能なＬＥＤヘッドについてとりあげ、その具体的な構成を説明する。本実施例ではＬＥＤ素子の総数は４９９２ドットであり、これを構成するために２６個のＬＥＤアレイを配列し、各ＬＥＤアレイには各々１９２個のＬＥＤ素子を含んでいる。
図２において、印刷制御部１とＬＥＤヘッド１９は接続ケーブル２により接続されている。接続ケーブル２には、印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎの各信号、ドライバＩＣ ＩＣ１乃至ＩＣ２６の制御部のグランドであるＶＳＳ配線、ＬＥＤヘッド１９の電源であるＶＤＤ配線が収容されている。
ＣＨＰ１乃至ＣＨＰ２６はＬＥＤアレイであり、ＣＨＰ３乃至ＣＨＰ２５は記載を省略している。ＩＣ１乃至ＩＣ２６はＣＨＰ１乃至ＣＨＰ２６に対応して配置されたドライバＩＣであって、ＬＥＤアレイＣＨＰ１乃至ＣＨＰ２６をそれぞれ駆動するためのものである。各ドライバＩＣは同一回路により構成され、隣接して配置されるドライバＩＣ同士はカスケードに接続される。ＬＥＤ１〜ＬＥＤ１９２はＬＥＤアレイＣＨＰ１に属するＬＥＤ素子であって、ＬＥＤアレイ毎に１９２個ずつ配置されている。このためＬＥＤ４６０９〜ＬＥＤ４８００はＬＥＤアレイＣＨＰ２５に属し、ＬＥＤ４８０１〜ＬＥＤ４９９２はＬＥＤアレイＣＨＰ２６に属することになる。
このように、図２に示すＬＥＤヘッド１９においては、図示しないプリント配線板上にＬＥＤアレイ２６個（ＣＨＰ１乃至ＣＨＰ２６）とそれを駆動するドライバＩＣ ２６個（ＩＣ１乃至ＩＣ２６）とが、それぞれ対向しながら整列して配置されており、ドライバＩＣ１チップ当たり１９２個のＬＥＤ素子が駆動でき、これらのチップが２６個カスケードに接続され、外部から入力される印刷データをシリアルに転送できる様になっている。
図２に示すＬＥＤヘッドの構成を以下に順をおって説明する。各ドライバＩＣ ＩＣ１乃至ＩＣ２６は同一回路により構成され、隣接するドライバＩＣとカスケードに接続されている。ドライバＩＣはクロック信号ＨＤ−ＣＬＫを受けて印刷データのシフト転送を行うシフトレジスタ回路３１と、シフトレジスタ回路３１の出力信号をラッチ信号（ＨＤ−ＬＯＡＤ）によりラッチするラッチ回路３２と、ラッチ回路３２の出力信号により制御されて電源ＶＤＤから駆動電流をＬＥＤ素子（ＬＥＤ１等）に供給するＬＥＤ駆動回路３３と、ＬＥＤ駆動回路３３の駆動電流が一定となる様に指令電圧を発生する制御電圧発生回路３４とを備えている。ＨＤ−ＳＴＢ−Ｎはストローブ信号であり、制御電圧発生回路３４へ入力されている。
また３５は基準電圧発生回路であり、その電源は電源ＶＤＤに接続され、グランド端子はＬＥＤヘッド１９のグランドに接続され、その出力はＩＣ１乃至ＩＣ２６の制御電圧発生回路３４に接続されて、所定の基準電圧Ｖｒｅｆを供給する。印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎの各信号は印刷時に印刷制御部１から送られる。
図３は図２におけるドライバＩＣのＬＥＤ駆動要部を抜き出して説明する図であって、ＬＥＤ駆動回路及び、その周辺回路との接続関係を示し、図３では代表してドット１（たとえばＬＥＤ１の駆動回路周辺）について記載している。図３において、破線で囲まれた部分４１がドライバＩＣに相当し、また４２がＬＥＤアレイに相当している。また一点鎖線で囲まれる部分３４は制御電圧発生回路である。
図３において、４３はラッチ回路であって、ラッチ回路４３は図２におけるラッチ回路３２のうちの１素子分を示す。図２に示したドライバＩＣにおいては、各々１９２個ずつの駆動出力端子を備えるので、図３におけるラッチ回路４３および後述の５２、５３として示されるＰＭＯＳトランジスタ等も各々１９２個ずつ備えていることになる。それに対して、制御電圧発生回路３４は各駆動ＩＣに１個だけ設けられている。
５２、５３はＰＭＯＳトランジスタであって、５２のソース端子は電源ＶＤＤと接続され、ドレーン端子はＰＭＯＳトランジスタ５３のソース端子と接続され、またゲート端子は制御電圧発生回路３４の出力、即ち、後述する演算増幅器６１の出力端子に接続されている。ＰＭＯＳトランジスタ５３のドレーン端子は図示しないドライバＩＣの駆動出力端子と接続され、ＬＥＤアレイ４２中のＬＥＤ素子（ＬＥＤ１）のアノードと接続される。ＬＥＤ素子（ＬＥＤ１）のカソードはグランドと接続されている。
ラッチ回路４３のＤ入力は図示しないシフトレジスタ（図２の３１に相当する）の出力に接続され、Ｇ入力はラッチ信号ＨＤ−ＬＯＡＤと接続される。ラッチ回路４３のＱＮ出力はＰＭＯＳトランジスタ５３のゲート端子と接続される。
制御電圧発生回路３４において、６１は演算増幅器であり、その出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰチャネルＭＯＳトランジスタで、ＰＭＯＳトランジスタ５２等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図２に示した基準電圧発生回路３５により発生される基準電圧Ｖｒｅｆが入力される。ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子とに接続されている。
６６はアナログスイッチ回路であり、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの第１端子、第２端子同士を並列に接続した構成のものである。基準電圧端子ＶＲＥＦはアナログスイッチ回路６６の第１端子に接続され、アナログスイッチ回路６６の第２端子は演算増幅器６１の反転入力端子と接続される。制御電圧発生回路４５の図中に記載されたＳＴＢ−Ｎ信号はＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎと同一論理の信号であり、該信号はアナログスイッチ回路６６を構成するＰＭＯＳトランジスタのゲート端子と、インバータ回路６５の入力端子、ＮＭＯＳトランジスタ６４のゲート端子と接続されている。
またインバータ回路６５の出力はアナログスイッチ回路６６を構成するＮＭＯＳトランジスタのゲート端子と接続される。アナログスイッチ回路６６の第２端子は演算増幅器６１の反転入力端子と接続される一方で、ＮＭＯＳトランジスタ６４のドレーン端子とも接続され、ＮＭＯＳトランジスタ６４のソース端子はグランドと接続される。
いま、ＳＴＢ−Ｎ信号がＬｏｗレベルにあるとき、アナログスイッチ回路６６はオン状態となり、ＮＭＯＳトランジスタ６４はオフ状態となって、ＶＲＥＦ端子に印加される基準電圧Ｖｒｅｆは演算増幅器６１の非反転入力端子に供給される。演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３による回路でフィードバック制御回路を構成しており、Ｒｒｅｆに流れる電流、即ち、ＰＭＯＳトランジスタ６２に流れる電流は、ＶＤＤ電圧によらず基準電圧Ｖｒｅｆと抵抗６３の値のみにより決定される。
ＰＭＯＳトランジスタ５２、６２のゲート電位は前記Ｖｃｏｎｔと略等しく、またソース電位も等しい。このためＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係となる。これにより、基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ６２、５２のドレーン電流を調整することが可能となり、ＬＥＤアレイ４２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
またＰＭＯＳトランジスタ５３はラッチ回路４３によりラッチされた印刷データによって駆動オンが指令される。このときＰＭＯＳトランジスタ５３に生じるドレーン電流は、前記したＰＭＯＳトランジスタ６２や５２に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ５３はその電流を断続させるスイッチ素子として機能している。
図４は前記したＰＭＯＳトランジスタ５２、５３の構成を示す図であり、該トランジスタのソース、ゲート、ドレーン配線と直交する向きに沿って見た断面図を示す。図４において、７１はＩＣチップを示し、７２はそのサブストレート層を示すＰ型領域である。７３は前記Ｐサブストレート層内に形成されたＮ型ウェル領域、７４〜７６は前記Ｎウェル内に形成されたＰ型領域、７７、７８はゲート配線であって、７７は図３のＰＭＯＳトランジスタ５２のゲートに相当し、７８はＰＭＯＳトランジスタ５３のゲートと対応しており、それぞれのゲート長をＬ１、Ｌ２として図中に記載している。
７９はメタル配線であって、Ｐ型領域（ＰＭＯＳトランジスタ５２のソース端子に対応）７４と図示しない電源ＶＤＤとを接続している。また、８０もメタル配線であって、Ｐ型領域（ＰＭＯＳトランジスタ５３のドレーン端子に対応）７６と図示しない駆動出力端子とを接続している。７０はチップ上面を覆う保護膜を示す。
図４の断面図にて示すように、図３のＰＭＯＳトランジスタ５２，５３のゲート長は図４のＬ１、Ｌ２として図示されており、Ｌ１＞ Ｌ２と設定される。ＰＭＯＳトランジスタ５２のゲート長はＰＭＯＳトランジスタ６２のゲート長と等しく設定されている。両トランジスタ５２、６２はソース電位とゲート電位とが等しくされ、いわゆるカレントミラー回路を構成している。このため、ＬＥＤ１の駆動電流は基準電流であるＩｒｅｆと比例関係が保たれ、基準電圧であるＶｒｅｆの値に応じた駆動電流が得られることになる。
ＬＥＤを駆動する場合において、ＬＥＤの順方向電圧の変化に対してＬＥＤの駆動電流が変動することは望ましくない。このため駆動回路の出力インピーダンスを大きく構成して、その定電流特性を改善する目的でＰＭＯＳトランジスタ５２のゲート長は比較的大きめに選定される。一方、ＰＭＯＳトランジスタ５３は単なるスイッチ素子の働きをする。ＰＭＯＳトランジスタ５３のゲート長は半導体製造プロセスで許される最小寸法として良く、それによりトランジスタ面積を比較的小さくすることが好ましい。
図２を用いて説明したＬＥＤアレイ部は、たとえば特開２００７−８１０８１号公報で開示されている工法で作成され組立てられる。すなわち、ＧａＡｓウェハー基材上に公知のＭＯ−ＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いてＡｌＧａＡｓ層をエピタキシャル成長させ、Ｐ型、Ｎ型半導体の層構成を作成する。前記エピタキシャル層は、上記特許文献で開示される方法でフィルム状に剥離され、エピタキシャルフィルムボンディング法を用いて図３の構成からなる駆動回路を集積したＩＣウェハーと接着され、両者の接続端子間がフォトリソグラフィー法を用いて配線される。さらに公知のダイシング法を用いて複数のチップに分離することで発光素子・駆動素子からなる複合チップが形成される。
図５は前記の発光素子・駆動素子複合チップをプリント配線板上に配列してなるＬＥＤヘッドの基板ユニットの斜視図である。図５において、１０１はプリント配線板、１０２は駆動回路が集積されたＩＣチップであり、１０３は該素子上に配置されたＬＥＤアレイ部を示す。また１０４はボンディングワイヤーを示し、前記駆動ＩＣの制御信号端子とプリント配線板１０１上に設けられた図示しない配線パッドとを接続している。
図６はＬＥＤヘッドの構成を概略的に示す断面図である。図６に示されるように、ＬＥＤヘッド１９はベース部材１１１と、ベース部材１１１にて固定されたプリント配線板１０１と、柱状の光学素子を多数配列してなるロッドレンズアレイ１１２と、ロッドレンズアレイ１１２を保持するホルダ１１３と、プリント配線板１０１とベース部材１１１、ホルダ１１３とを固定するクランプ部材１１４、１１５とで構成される。
次に実施例１の動作を説明する。図７は実施例１の構成を用いるドライバＩＣにおいて、ＬＥＤ駆動要部を抜き出してその動作を説明するものである。図７ではＬＥＤ駆動回路及び，その周辺回路との接続関係を示し、代表してドット１（たとえばＬＥＤ１の駆動回路周辺）について記載されている。なお図７は前述した図３に対応するものであって、説明を簡単にするため、図３におけるアナログスイッチ回路６６をスイッチ６６に、ＮＭＯＳトランジスタ６４をスイッチ６４に置き換えて示している。
図７においてはＬＥＤ駆動オフの状態を示しており、ストローブ信号ＳＴＢ−ＮがＨｉｇｈレベルの場合を示す。この状況においては、スイッチ６６はオフであり、スイッチ６４はオン状態となる。この結果、外部から供給される基準電圧Ｖｒｅｆは演算増幅器６１の反転入力端子に供給されず、演算増幅器６１の反転入力端子はスイッチ６４によりグランドに接続され、ゼロ電位とされる。
前述したように、基準電流Ｉｒｅｆは
Ｉｒｅｆ＝ Ｖｒｅｆ／Ｒｒｅｆ
の式で定まり、前記Ｖｒｅｆは演算増幅器６１の反転入力端子の電位に相当しているので、図７のように該電圧がゼロボルト電位とされる結果、基準電流Ｉｒｅｆもまたゼロとなる。これは演算増幅器６１の出力電位ＶｃｏｎｔがＶＤＤ電位に略等しい電位、もしくはＶｃｏｎｔ電位とＶＤＤ電位との差がＰＭＯＳトランジスタ６２の閾値電圧以下となることを意味しており、同様の閾値電圧をもつＰＭＯＳトランジスタ５２もまたオフ状態となる。
この結果、図７に示す寄生コンデンサ１２１は充電状態とはならず、ＬＥＤ駆動開始時においてＰＭＯＳトランジスタ５３がオンとなる初期状態において、前記寄生コンデンサ１２１の放電電流がＬＥＤ素子に流れてオーバシュート波形を生じるといった問題は発生しないことが判る。
図８は実施例１の制御電圧発生回路の動作を示す回路図で、図８（ａ）はＬＥＤ駆動オフ状態における動作を示し、図８（ｂ）はＬＥＤ駆動オン状態における動作を示す。また図９は実施例１の動作を示すタイムチャートである。前述したように、ＬＥＤ駆動オフ状態においては、ストローブ信号ＳＴＢ−ＮがＨｉｇｈレベルとされ、図８（ａ）に示すスイッチ６６はオフ、スイッチ６４はオンとされ、演算増幅器６１の反転入力端子にはゼロボルトが印加され、前述したようにＰＭＯＳトランジスタ６２はオフとなり、電流Ｉｒｅｆは略ゼロとなる。この結果、前記電流と比例関係となるＬＥＤ駆動電流もまた略ゼロとなり、非駆動状態とされる。
一方、ＬＥＤ駆動オン状態においては、ストローブ信号ＳＴＢ−ＮがＬｏｗレベルとされ、図８（ｂ）に示すように、スイッチ６６はオン、スイッチ６４はオフとされ、演算増幅器６１の反転入力端子には基準電圧Ｖｒｅｆが印加され、前述したようにＰＭＯＳトランジスタ６２はオンとなり、所定の基準電流Ｉｒｅｆを生じる。この結果、前記電流と比例関係となるＬＥＤ駆動電流もまた所定値となり、駆動状態とされる。
図９において、ＨＤ−ＤＡＴＡ信号とＨＤ−ＣＬＫ信号が入力され、図２に示すシフトレジスタ３１には印刷データがシフト入力され、ＨＤ−ＬＯＡＤ信号パルスが入力されることで、前記シフトレジスタ３１に一時格納されていたデータはラッチ回路３２にラッチ保持される。次いでストローブ信号ＨＤ−ＳＴＢ−Ｎが入力され、該信号が立ち下がることで、それより時間Ｔｄ１遅れてＬＥＤ駆動電流Ｉｏが立ち上がり遷移する。ＬＥＤ駆動オフのため、ストローブ信号ＨＤ−ＳＴＢ−Ｎが立ち上がるとＬＥＤ駆動電流Ｉｏが立ち下がり遷移する。
図９に示す実施例１の波形と図２０に示す従来構成による波形とを比較して明らかなように、ＬＥＤ駆動電流の立ち上がりにおいて、従来構成で発生していたオーバシュート部（図２０のＡ部）が実施例１の構成においては発生しなくなる。
図９において、ＬＥＤ駆動電流Ｉｏの立ち上がり時間をＴｒ、立ち下がり時間をＴｆとして図中に記載している。これら立ち上がり時間や立ち下がり時間を遷移時間Ｔｔと総称する。図３に示す制御電圧発生回路３４の周波数応答を考えると、制御電圧発生回路３４の周波数帯域幅は主としてそれに用いられる演算増幅器６１の周波数帯域により定まる。この周波数帯域幅をｆｃとすると、電子回路の理論から次の関係式が良く知られている。
Ｔｔ≒ ０．３５／ｆｃ
この結果、演算増幅器６１の周波数帯域として、一般的な特性値であるｆｃ＝２ＭＨｚ程度に設定すると、上式を用いて信号遷移時間Ｔｔとして１７５ｎＳの応答波形が得られることが判る。この値は従来構成でのＬＥＤ駆動電流の立ち上がり時間が数１０ｎＳであったのと比べると１桁程度大きくなっており、前述の説明のように、ＬＥＤ電流のスイッチングに伴って発生するノイズ電圧は１／１０程度にまで減少できることが判る。
このように、実施例１の構成を用いる駆動回路においては、演算増幅器６１の周波数帯域を調整することで所望の遷移時間でＬＥＤ駆動電流をスイッチングすることが可能となり、スイッチングに伴うノイズ電圧を制限しつつ、所望のスイッチング速度でＬＥＤの駆動オン／オフを行うことが可能となる。
以上説明したように実施例１では、ＬＥＤを駆動するために設けられる駆動素子を、第１と第２の２つのＰＭＯＳトランジスタ５２、５４の直列接続からなる回路とされ、第１のＰＭＯＳトランジスタ５２はＬＥＤの駆動電流値を決める定電流源の働きをし、第２のＭＯＳトランジスタ５３はＬＥＤ素子をオンすべきか、オフのままとすべきかを予め設定するスイッチ素子としての働きをする。またＬＥＤ駆動のオン、オフ状態の遷移は第１のＰＭＯＳトランジスタ５２のゲート・ソース間電位としてドライバＩＣの全出力端子に同時に指令される。
そして実施例１では、第２のＰＭＯＳトランジスタ５３のオン、オフの切り替わりを第１のＰＭＯＳトランジスタ５２のオフ状態に行うようにした。この結果、ＬＥＤの駆動オフ状態においては第１のＰＭＯＳトランジスタ５２のドレーン端子に等価回路的に接続される寄生コンデンサ１２１は充電状態とはされず、ＬＥＤ駆動のオン遷移においては前記コンデンサ１２１に充電されていた電荷が第２のＰＭＯＳトランジスタ５３とＬＥＤ素子を介して急速放電される現象は発生せず、該現象による駆動電流のオーバシュート波形も発生することはない。
それに加えて、第２のＰＭＯＳトランジスタ５３のオン、オフの切り替わりは第１のＰＭＯＳトランジスタ５２のオフ状態に行われているので、第２のＰＭＯＳトランジスタ５３のオン、オフの切り替わり時に駆動電流が急激に変化してノイズ電圧を生じ、回路各部が誤動作するといった問題も未然に防止される。
次に実施例２の駆動回路を説明する。図１０は実施例２のドライバＩＣを示す回路図である。図１０においてはドライバＩＣのＬＥＤ駆動要部を抜き出し、ＬＥＤ駆動回路及びその周辺回路との接続関係を示し、代表してドット１（ＬＥＤ１の駆動回路周辺）について記載している。図１０に示す実施例２は、図３に示す実施例１と、制御電圧発生回路の構成が異なっており、その他同一の回路素子には同一の番号を付している。
図１０において、実施例２のドライバＩＣ１２３には制御電圧発生回路１２４が設けられている。制御電圧発生回路１２４には１２２で示す演算増幅器が設けられ、その出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図２に示す基準電圧発生回路３５により発生される基準電圧であり、演算増幅器１２２の反転入力端子に接続される。また６０はインバータ回路であり、インバータ回路６０は演算増幅器１２２の後述する制御端子Ｃに接続されている。
インバータ回路６０の入力端子にはＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎと同一論理の信号である図示しないＳＴＢ−Ｎ信号が接続され、インバータ回路６０の出力信号がＳＴＢ−Ｐとして図中に記載されている。ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器１２２の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器１２２の非反転入力端子と接続されている。抵抗６３の他端はグランドに接続されている。
演算増幅器１２２、ＰＭＯＳトランジスタ６２および抵抗６３による回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流、すなわち、ＰＭＯＳトランジスタ６２に流れる電流は、ＶＤＤ電圧によらず基準電圧Ｖｒｅｆと抵抗６３の値Ｒｒｅｆのみにより決定される構成としている。
ＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ６２のゲート電位はＶｃｏｎｔと等しく、ソース電圧もまた等しい。このためＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ６２はゲート・ソース間電圧が等しくされ、カレントミラーの関係となる。これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ６２、５２のドレーン電流を調整することが可能となり、ＬＥＤアレイ４２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
またＰＭＯＳトランジスタ５３はラッチ回路４３によりラッチされた印刷データによって駆動オンが指令される。このときＰＭＯＳトランジスタ５３に生じるドレーン電流は、前記したＰＭＯＳトランジスタ６２、５２に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ５３はその電流を断続させるスイッチ素子として機能している。
図１１は図１０で示した演算増幅器１２２の構成を示す回路図である。図１１（ａ）は演算増幅器１２２の回路図シンボルを示し、図１１（ｂ）はその内部の構成を示している。図１１（ａ）において、演算増幅器１２２は反転入力端子ＩＮＮと非反転入力端子ＩＮＰと制御入力端子Ｃと出力端子Ｙとを備えている。
図１１（ｂ）において、１３１〜１３６はＰＭＯＳトランジスタ、１３７〜１４０はＮＭＯＳトランジスタ、１４１は抵抗、１４２はコンデンサである。ＰＭＯＳトランジスタ１３１〜１３３のソース端子は電源ＶＤＤと接続され、ＰＭＯＳトランジスタ１３１〜１３３のゲート端子同士とＰＭＯＳトランジスタ１３１のドレーン端子とは接続され、抵抗１４１を介してグランドに接続される。なおＰＭＯＳトランジスタ１３１〜１３３のゲート端子の電位がＶＢとして図中に記載されている。
ＰＭＯＳトランジスタ１３２のドレーン端子はＰＭＯＳトランジスタ１３４〜１３６のソース端子と接続され、ＰＭＯＳトランジスタ１３４、１３６のドレーン端子はＮＭＯＳトランジスタ１３７のゲート、ドレーン端子と接続される。またＰＭＯＳトランジスタ１３５のドレーン端子はＮＭＯＳトランジスタ１４０のドレーン端子と接続され、ＮＭＯＳトランジスタ１４０のソース端子はＮＭＯＳトランジスタ１３８のドレーン端子と接続されている。
ＰＭＯＳトランジスタ１３３のドレーン端子はＮＭＯＳトランジスタ１３９のドレーン端子と出力端子Ｙとに接続される。ＮＭＯＳトランジスタ１３７〜１３９のソース端子はグランドと接続される。ＮＭＯＳトランジスタ１３８のドレーン端子はＮＭＯＳトランジスタ１３９のゲート端子とコンデンサ１４２の一方の端子と接続され、コンデンサ１４２の他端はＮＭＯＳトランジスタ１３９のドレーン端子と接続される。非反転入力端子ＩＮＰはＰＭＯＳトランジスタ１３５のゲート端子と接続され、反転入力端子ＩＮＮはＰＭＯＳトランジスタ１３４のゲート端子と接続され、制御入力端子ＣはＰＭＯＳトランジスタ１３６のゲート端子とＮＭＯＳトランジスタ１４０のゲート端子に接続されている。
次に実施例２の動作を説明する。図１２は実施例２の演算増幅器１２２の動作を説明する回路図であり、演算増幅器１２２の制御端子Ｃに印加される信号がＨｉｇｈレベルのときと、Ｌｏｗレベルの場合における動作を説明するため、図１１におけるＰＭＯＳトランジスタ１３６とＮＭＯＳトランジスタ１４０をスイッチに置き換え、それぞれのオン／オフ状態を示している。なお図１２においてはＰＭＯＳトランジスタ１３１と抵抗１４１は図示を省略している。
図１２（ａ）は演算増幅器１２２の制御端子ＣにＨｉｇｈレベルが与えられる場合の動作を示し、ストローブ信号ＳＴＢ−ＰがＨｉｇｈレベルにありＬＥＤの駆動オン状態を示す。それに対して図１２（ｂ）は演算増幅器１２２の制御端子ＣにＬｏｗレベルが与えられる場合の動作を示し、ストローブ信号ＳＴＢ−ＰがＬｏｗレベルにあってＬＥＤ駆動オフとなる状態を示す。
図１２（ａ）に示す様に、ＬＥＤの駆動オン状態においては、スイッチ１３６はオフ状態であり、スイッチ１４０はオン状態となって、良く知られた演算増幅器と同じ回路となって従来構成と同じ回路動作が行われる。一方、図１２（ｂ）に示すＬＥＤ駆動オフ状態おいては、スイッチ１３６はオンとされ、スイッチ１４０はオフとなる。この場合、スイッチ１３６がオンとなっているので、ＰＭＯＳトランジスタ１３４のソース・ドレーン間は短絡され、ＰＭＯＳトランジスタ１３４のゲート端子（この端子には基準電圧Ｖｒｅｆが供給される）の電位によらず、ＰＭＯＳトランジスタ１３２のドレーン電流はＮＭＯＳトランジスタ１３７のドレーン電流となる。
ＮＭＯＳトランジスタ１３７がオン状態となると、ＮＭＯＳトランジスタ１３７と同じゲート電位を共有するＮＭＯＳトランジスタ１３８もまたオン状態となり、そのドレーン電位は略ゼロボルトとなる。該電圧はＮＭＯＳトランジスタ１３９のゲートに接続されているので、ＮＭＯＳトランジスタ１３９はオフ状態となる。また、スイッチ１４０はオフ状態とされるので、ＰＭＯＳトランジスタ１３５の動作状態はＮＭＯＳトランジスタ１３８へは伝達されない。
前述したように、ＰＭＯＳトランジスタ１３２、１３３には同じゲート・ソース間電圧が印加されているので、ＰＭＯＳトランジスタ１３３もオン状態にある。この結果、演算増幅器１２２の出力端子Ｙからは電源ＶＤＤ電位に略等しい電位が出力されることになる。該電位は図１０においてＶｃｏｎｔ電位として記載されているものであり、この電位がＶＤＤ電位に略等しくなることで図１０のＰＭＯＳトランジスタ５２はオフとなり、ＬＥＤ素子（ＬＥＤ１）は駆動されなくなる。
図１３は実施例２の動作を示すタイムチャートである。図１３において、ＨＤ−ＤＡＴＡ信号とＨＤ−ＣＬＫ信号が入力され、図２に示すシフトレジスタ３１には印刷データがシフト入力され、ＨＤ−ＬＯＡＤ信号パルスが入力されることで、前記シフトレジスタ３１に一時格納されていたデータはラッチ回路３２にラッチ保持される。次いでストローブ信号ＨＤ−ＳＴＢ−Ｎが入力され、該信号が立ち下がることで、それより時間Ｔｄ１遅れてＬＥＤ駆動電流Ｉｏが立ち上がり遷移する。ＬＥＤ駆動オフのため、ストローブ信号ＨＤ−ＳＴＢ−Ｎが立ち上がるとＬＥＤ駆動電流Ｉｏが立ち下がり遷移する。
ここで、ＬＥＤ駆動電流Ｉｏの立ち上がり時間をＴｒ、立ち下がり時間をＴｆとして図中に記載している。図１３に示す実施例２の波形と図２０に示す従来構成における波形とを比較して明らかなように、ＬＥＤ駆動電流の立ち上がりにおいて、従来構成で発生していたオーバシュート部（図２０のＡ部）が実施例２の構成においては発生しなくなる。
図１３において、ＬＥＤ駆動電流Ｉｏの立ち上がり時間と立ち下がり時間を遷移時間Ｔｔと総称する。図１０の制御電圧発生回路１２４の周波数応答を考えると、前記回路の周波数帯域幅は主としてそれに用いられる演算増幅器１２２の周波数帯域により定まるものであって、主として図１１に示した回路のコンデンサ１４２、ＮＭＯＳトランジスタ１３９のコンダクタンス成分などに依存して決まるものである。この周波数帯域幅をｆｃとすると、電子回路の理論から次の関係式が良く知られている。
Ｔｔ≒ ０．３５／ｆｃ
この結果、演算増幅器１２２の周波数帯域として、一般的な特性値であるｆｃ＝２ＭＨｚ程度に設定すると、上式を用いて信号遷移時間Ｔｔとして１７５ｎＳの応答波形が得られることが判る。この値は従来構成でのＬＥＤ駆動電流の立ち上がり時間が数１０ｎＳであったのと比べると１桁程度大きくでき、前述の説明のように、ＬＥＤ電流のスイッチングに伴って発生するノイズ電圧は１／１０程度にまで減少できることが判る。
このように実施例２の構成を用いる駆動回路においては、演算増幅器１２２の周波数帯域を調整することで所望の遷移時間でＬＥＤ駆動電流をスイッチングすることが可能となり、スイッチングに伴うノイズ電圧を制限しつつ、所望のスイッチング速度でＬＥＤの駆動オン／オフを行うことが可能となる。
以上説明したように実施例２によれば、演算増幅器１２２の構成を変えることにより、ＬＥＤの駆動オフ時において、ＬＥＤの駆動電流値を決める定電流源の働きをするＰＭＯＳトランジスタ５２のゲート端子に出力される演算増幅器１２２の出力電圧を電源ＶＤＤ電位に略等しい電位として出力するようにしたので、ＬＥＤの駆動オフ状態においてはＰＭＯＳトランジスタ５２のドレーン端子に等価回路的に接続される寄生コンデンサは充電状態とはされず、ＬＥＤ駆動のオン遷移において前記コンデンサに充電されていた電荷がＰＭＯＳトランジスタ５３とＬＥＤ素子を介して急速放電される現象は発生せず、該現象による駆動電流のオーバシュート波形も発生することはない。
それに加えて、ＰＭＯＳトランジスタ５３のオン、オフの切り替わりはＰＭＯＳトランジスタ５２のオフ状態に行われているので、ＰＭＯＳトランジスタ５３のオン、オフの切り替わり時に駆動電流が急激に変化してノイズ電圧を生じ、回路各部が誤動作するといった問題も未然に防止される。
次に実施例３を説明する。図１４は実施例３のドライバＩＣの構成を示す回路図である。図１４においては、ドライバＩＣのＬＥＤ駆動要部を抜き出し、ＬＥＤ駆動回路及びその周辺回路との接続関係を示し、代表してドット１（ＬＥＤ１の駆動回路周辺）について記載している。実施例３は図３に示す実施例１とは制御電圧発生回路の構成が異なっており、その他同一の回路素子には同一の番号を付している。
図１４において、実施例３のドライバＩＣ１２６には制御電圧発生回路１２７が設けられている。制御電圧発生回路１２７には演算増幅器６１が設けられ、演算増幅器６１の出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図２に示す基準電圧発生回路３５により発生される基準電圧であり、演算増幅器６１の反転入力端子に接続される。また１５２はインバータ回路である。
インバータ回路１５２の入力端子にはＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎと同一論理の信号である図示しないＳＴＢ−Ｎ信号が接続され、インバータ回路１５２の出力信号はＮＭＯＳトランジスタ１５１のゲート端子に接続される。ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子と接続されている。抵抗６３の他端はＮＭＯＳトランジスタ１５１のドレーン端子と接続され、ＮＭＯＳトランジスタ１５１のソース端子はグランドに接続されている。
演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３による回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流はＶＤＤ電圧によらずＶｒｅｆとＲｒｅｆの値のみにより決定されることになる。ＰＭＯＳトランジスタ５２、６２のゲート電位は前記Ｖｃｏｎｔと等しく、ソース電位もまた等しい。このため、ＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係が与えられる。
これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ６２、５２のドレーン電流を調整することが可能となり、ＬＥＤアレイ４２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。またＰＭＯＳトランジスタ５３はラッチ回路４３によりラッチされた印刷データによって駆動オンが指令される。このときのＰＭＯＳトランジスタ５３に生じるドレーン電流は、前記したＰＭＯＳトランジスタ６２や５２に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ５３はその電流を断続させるスイッチ素子として機能している。
次に実施例３の動作を説明する。図１４において、インバータ１５２の入力端子にはストローブ信号ＳＴＢ−Ｎが入力されており、ＬＥＤの発光指令がなされるとき該信号はＬｏｗレベルとされる。ストローブ信号ＳＴＢ−Ｎが入力されると、インバータ回路１５２により論理反転されＨｉｇｈレベルとなった出力信号はＮＭＯＳトランジスタ１５１のゲート端子に入力され、そのドレーン・ソース間をオン状態とする。
ＮＭＯＳトランジスタ１５１のオン抵抗は抵抗６３の抵抗値Ｒｒｅｆよりも無視しうるほど小さくなるよう設定されるので、実施例１の構成で説明したのと同様に、基準電流Ｉｒｅｆは次式で与えられる。
Ｉｒｅｆ≒ Ｖｒｅｆ／Ｒｒｅｆ
このように、基準電圧Ｖｒｅｆと基準抵抗Ｒｒｅｆを適切に設定することで所望の基準電流Ｉｒｅｆを得ることが可能であり、それと比例関係が設定されるＰＭＯＳトランジスタ５２のドレーン電流もまた所望の値とすることができる。
一方、ＬＥＤの消灯指令がなされるとき、ストローブ信号ＳＴＢ−ＮはＨｉｇｈレベルとされる。ストローブ信号ＳＴＢ−Ｎが入力されると、インバータ回路１５２により論理反転され、Ｌｏｗレベルとなった出力信号はＮＭＯＳトランジスタ１５１のゲート端子に入力され、そのドレーン・ソース間をオフ状態とする。ＮＭＯＳトランジスタ１５１のオフ抵抗は基準抵抗Ｒｒｅｆと比べても極めて大きく、無限大に相当する値となる。この結果、前述した基準電流の式
Ｉｒｅｆ≒ Ｖｒｅｆ／Ｒｒｅｆ
に当てはめると、基準抵抗Ｒｒｅｆが無限大となった場合に相当し、前記基準電流Ｉｒｅｆは略ゼロとなって、それと比例関係が設定されるＰＭＯＳトランジスタ５２のドレーン電流もまた略ゼロとすることができる。
実施例３における図１４の動作を示すタイムチャートは図１３とほぼ同様であるので，この図を流用して説明する。図１３において、ＨＤ−ＤＡＴＡ信号とＨＤ−ＣＬＫ信号が入力され、図２に示すシフトレジスタ３１には印刷データがシフト入力され、ＨＤ−ＬＯＡＤ信号パルスが入力されることで、シフトレジスタ３１に一時格納されていたデータはラッチ回路３２にラッチ保持される。次いでストローブ信号ＨＤ−ＳＴＢ−Ｎが入力され、該信号が立ち下がることで、それより時間Ｔｄ１遅れてＬＥＤ駆動電流Ｉｏが立ち上がり遷移する。ＬＥＤ駆動オフのため、ストローブ信号ＨＤ−ＳＴＢ−Ｎが立ち上がるとＬＥＤ駆動電流Ｉｏが立ち下がり遷移する。
図１３に示す波形と図２０に示す従来構成のタイムチャートとを比較して明らかなように、ＬＥＤ駆動電流の立ち上がりにおいて、従来構成で発生していたオーバシュート部（図２０のＡ部）が実施例３の構成においては発生しなくなる。図１３においては前記したＬＥＤ駆動電流Ｉｏの立ち上がり時間をＴｒ、立ち下がり時間をＴｆとして図中に記載しており、これら立ち上がり時間や立ち下がり時間を遷移時間Ｔｔと総称する。
図１４の制御電圧発生回路１２７の周波数応答を考えると、制御電圧発生回路１２７の周波数帯域幅は主としてそれに用いられる演算増幅器６１の周波数帯域により定まる。この周波数帯域幅をｆｃと記号することにすると、電子回路の理論から次の関係式が良く知られている。
Ｔｔ≒ ０．３５／ｆｃ
この結果、演算増幅器６１の周波数帯域として、一般的な特性値であるｆｃ＝２ＭＨｚ程度に設定すると、上式を用いて信号遷移時間Ｔｔとして１７５ｎＳの応答波形が得られることが判る。
この値は従来構成でのＬＥＤ駆動電流の立ち上がり時間が数１０ｎＳであったのと比べると１桁程度大きくでき、前述の説明のように、ＬＥＤ電流のスイッチングに伴って発生するノイズ電圧は１／１０程度にまで減少できることが判る。このように、実施例３の構成を用いる駆動回路においては、演算増幅器の周波数帯域を調整することで所望の遷移時間でＬＥＤ駆動電流をスイッチングすることが可能となり、スイッチングに伴うノイズ電圧を制限しつつ、所望のスイッチング速度でＬＥＤの駆動オン／オフを行うことが可能となる。
以上説明したように実施例３によれば、ＬＥＤの駆動電流値を決める定電流源の働きをするＰＭＯＳトランジスタ５２とカレントミラーを構成するＰＭＯＳトランジスタ６２のドレーン端子と接続するＮＭＯＳトランジスタ１５１を設け、ストローブ信号ＳＴＢ−Ｎをインバータ回路１５２を介してＮＭＯＳトランジスタ１５１に入力することにより、ＬＥＤの駆動オフ時において、ＰＭＯＳトランジスタ６２のドレーン電流を略ゼロにしたので、これと比例関係にあるＰＭＯＳトランジスタ５２のドレーン電流も略ゼロとなり、ＬＥＤの駆動オフ状態においてはＰＭＯＳトランジスタ５２のドレーン端子に等価回路的に接続される寄生コンデンサは充電状態とはされず、ＬＥＤ駆動のオン遷移において前記コンデンサに充電されていた電荷がＰＭＯＳトランジスタ５３とＬＥＤ素子を介して急速放電される現象は発生せず、該現象による駆動電流のオーバシュート波形も発生することはない。
それに加えて、ＰＭＯＳトランジスタ５３のオン、オフの切り替わりはＰＭＯＳトランジスタ５２のオフ状態に行われているので、ＰＭＯＳトランジスタ５３のオン、オフの切り替わり時に駆動電流が急激に変化してノイズ電圧を生じ、回路各部が誤動作するといった問題も未然に防止される。
次に実施例４を説明する。図１５は実施例４のドライバＩＣを示す回路図である。図１５においてはドライバＩＣのＬＥＤ駆動要部を抜き出し、ＬＥＤ駆動回路及び，その周辺回路との接続関係を示し、代表してドット１（ＬＥＤ１の駆動回路周辺）について記載している。実施例４の駆動回路は、実施例１における駆動回路とは制御電圧発生回路の構成が異なっており、その他同一の回路素子には同一の番号を付している。
図１５において、実施例４のドライバＩＣ１２８には制御電圧発生回路１２９が設けられている。制御電圧発生回路１２９には演算増幅器６１が設けられ、演算増幅器６１の出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図２に示す基準電圧発生回路３５により発生される基準電圧であり、演算増幅器６１の反転入力端子に接続される。また６０はインバータ回路である。
インバータ回路６０の入力端子にはＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎと同一論理の信号である図示しないＳＴＢ−Ｎ信号が接続され、インバータ回路６０の出力信号はＳＴＢ−Ｐ信号として図中に記載されている。ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子と接続されている。抵抗６３の他端はグランドに接続されている。
１６１はＰＭＯＳトランジスタ、１６２はＮＭＯＳトランジスタであり、ＰＭＯＳトランジスタ１６１のソース端子は電源ＶＤＤと接続され、そのドレーン端子はＮＭＯＳトランジスタ１６２のドレーンと接続され、制御電圧ＶｃｏｎｔとしてＰＭＯＳトランジスタ５２のゲート端子に接続されている。また、ＮＭＯＳトランジスタ１６２のソース端子は演算増幅器６１の出力端子に接続される。ＰＭＯＳトランジスタ１６１とＮＭＯＳトランジスタ１６２のゲート端子同士は接続され、インバータ回路６０の出力端子に接続される。
ＬＥＤ素子の駆動指令がされるとき、ＳＴＢ−Ｐ信号はＨｉｇｈレベルとされ、ＰＭＯＳトランジスタ１６１はオフ、ＮＭＯＳトランジスタ１６２はオン状態となる。この結果、前述したＶｃｏｎｔ電位と演算増幅器６１の出力端子電位とは略等しくされる。
演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３による回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流はＶＤＤ電圧によらずＶｒｅｆとＲｒｅｆの値のみにより決定されることになる。ＰＭＯＳトランジスタ５２、６２のゲート電位は前記Ｖｃｏｎｔと等しく、ソース電位もまた等しい。このため、ＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係が与えられる。
これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ６２、５２のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。またＰＭＯＳトランジスタ５３はラッチ回路４３によりラッチされた印刷データによって駆動オンが指令される。このときのＰＭＯＳトランジスタ５３に生じるドレーン電流は、前記したＰＭＯＳトランジスタ６２や５２に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ５３はその電流を断続させるスイッチ素子として機能している。
また、ＬＥＤ素子の消灯指令が成されるとき、ＳＴＢ−Ｐ信号はＬｏｗレベルとされ、ＰＭＯＳトランジスタ１６１はオン、ＮＭＯＳトランジスタ１６２はオフ状態となる。この結果、前述したＶｃｏｎｔ電位は電源ＶＤＤ電位と略等しくなり、ＰＭＯＳトランジスタ５２はオフ状態となり、ＬＥＤ素子（ＬＥＤ１）の駆動電流は発生しなくなる。
次に実施例４の動作を説明する。図１６は実施例４の動作を示すタイムチャートである。図１６において、ＨＤ−ＤＡＴＡ信号とＨＤ−ＣＬＫ信号が入力され、図２に示すシフトレジスタ３１には印刷データがシフト入力され、ＨＤ−ＬＯＡＤ信号パルスが入力されることで、シフトレジスタ３１に一時格納されていたデータはラッチ回路３２にラッチ保持される。次いでストローブ信号ＨＤ−ＳＴＢ−Ｎが入力され、ＨＤ−ＳＴＢ−Ｎ信号が立ち下がることで、それより時間Ｔｄ２遅れてＬＥＤ駆動電流Ｉｏが立ち上がり遷移する。またＬＥＤ駆動オフのため、ストローブ信号ＨＤ−ＳＴＢ−Ｎが立ち上がると、ＬＥＤ駆動電流Ｉｏが立ち下がり遷移する。
図１６に示す実施例４の波形と図２０に示す従来構成の波形を比較して明らかなように、ＬＥＤ駆動電流の立ち上がりにおいて、従来構成で発生していたオーバシュート部（図２０のＡ部）が実施例４の構成においては発生しなくなる。
それに加えて、実施例１乃至実施例３におけるタイムチャート（図９、図１３）と比べて明らかなように、実施例４の図１６においては、ストローブ信号（ＨＤ−ＳＴＢ−Ｎ）が立ち下がってから、ＬＥＤ駆動電流の立ち上がりが開始するまでの遅延時間が小さくなっており、図９においてはＴｄ１として示した遅延時間が図１６においてはＴｄ２とされ、
Ｔｄ２ ＜ Ｔｄ１
となっており、ＬＥＤ駆動指令信号に対して迅速に応答開始していることが判る。
図１６において、ＬＥＤ駆動電流Ｉｏの立ち上がり時間をＴｒ、立ち下がり時間をＴｆとして図中に記載しており、これら立ち上がり時間や立ち下がり時間を遷移時間Ｔｔと総称する。遷移時間Ｔｔは主としてＰＭＯＳトランジスタ５２のゲート容量の総計値とＰＭＯＳトランジスタ１６１、ＮＭＯＳトランジスタ１６２のオン抵抗により決まるものであって、ＰＭＯＳトランジスタ５２のゲート容量の総計値をＣｏ、ＰＭＯＳトランジスタ１６１、ＮＭＯＳトランジスタ１６２のオン抵抗をそれぞれＲｐ、Ｒｎとするとき、ＬＥＤ駆動電流Ｉｏの立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆは、
Ｔｒ≒Ｒｎ×Ｃｏ
Ｔｆ≒Ｒｐ×Ｃｏ
として概算することができる。
前記した遷移時間は設計的に目標とするところに応じて比較的自由に設定することができ、実施例１〜実施例３と同様に１００ｎＳ〜２００ｎＳといった値とするが可能である。この値は従来構成でのＬＥＤ駆動電流の立ち上がり時間が数１０ｎＳであったのと比べると１桁程度大きくでき、前述の説明のように、ＬＥＤ電流のスイッチングに伴って発生するノイズ電圧は１／１０程度にまで減少できることが判る。
このように、実施例４の駆動回路においては、演算増幅器６１の出力端子に接続され、ＬＥＤ駆動トランジスタ５２のゲート信号をオン・オフさせるＰＭＯＳトランジスタ１６１及びＮＭＯＳトランジスタ１６２のオン抵抗を適切に設定することで、所望の遷移時間でＬＥＤ駆動電流をスイッチングすることが可能となり、スイッチングに伴うノイズ電圧を制限しつつ、所望のスイッチング速度でＬＥＤの駆動オン／オフを行うことが可能となる。
以上のように実施例４によれば、ＰＭＯＳトランジスタ１６１およびＮＭＯＳトランジスタを設け、ＬＥＤの駆動オフ時に、演算増幅器６１の出力Ｖｃｏｎｔを電源ＶＤＤ電位と略等しくなるように構成したので、ＬＥＤの駆動オフ状態においてはＰＭＯＳトランジスタ５２のドレーン端子に等価回路的に接続される寄生コンデンサは充電状態とはされず、ＬＥＤ駆動のオン遷移において前記コンデンサに充電されていた電荷がＰＭＯＳトランジスタ５３とＬＥＤ素子を介して急速放電される現象は発生せず、該現象による駆動電流のオーバシュート波形も発生することはない。
それに加えて、ＰＭＯＳトランジスタ５３のオン、オフの切り替わりはＰＭＯＳトランジスタ５２のオフ状態に行われているので、ＰＭＯＳトランジスタ５３のオン、オフの切り替わり時に駆動電流が急激に変化してノイズ電圧を生じ、回路各部が誤動作するといった問題も未然に防止される。
さらに実施例４においては、ＬＥＤ駆動トランジスタ５２のゲート信号をオン・オフさせるＰＭＯＳトランジスタ１６１及びＮＭＯＳトランジスタ１６２のオン抵抗を適切に設定することで、所望の遷移時間でＬＥＤ駆動電流をスイッチングすることが可能となり、スイッチングに伴うノイズ電圧を制限しつつ、所望のスイッチング速度でＬＥＤの駆動オン／オフを行うことが可能となる。
次に実施例４の変形例を説明する。図１７は実施例４の変形例１のドライバＩＣを示す回路図である。図１７においてはドライバＩＣのＬＥＤ駆動要部を抜き出し、ＬＥＤ駆動回路及び，その周辺回路との接続関係を示し、代表してドット１（ＬＥＤ１の駆動回路周辺）について記載している。変形例１の駆動回路は、実施例４の駆動回路とは制御電圧発生回路の構成が異なっており、その他同一の回路素子には同一の番号を付している。
図１７において、実施例４の変形例１のドライバＩＣ１３０には制御電圧発生回路１３１が設けられている。制御電圧発生回路１３１には演算増幅器６１が設けられ、演算増幅器６１の出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図２に示す基準電圧発生回路３５により発生される基準電圧であり、演算増幅器６１の反転入力端子に接続される。
６０はインバータ回路である。インバータ回路６０の入力端子にはＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎと同一論理の信号である図示しないＳＴＢ−Ｎ信号が接続され、インバータ回路６０の出力信号はＳＴＢ−Ｐ信号として図中に記載されている。ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子と接続されている。抵抗６３の他端はグランドに接続されている。
１６１はＰＭＯＳトランジスタである。１６３はアナログスイッチ回路であり、ＰＭＯＳトランジスタの第１端子同士、第２端子同士を並列に接続してなる。ＰＭＯＳトランジスタ１６１のソース端子は電源ＶＤＤと接続され、そのドレーン端子はアナログスイッチ回路１６３の第１端子に接続されるとともに、制御電圧ＶｃｏｎｔとしてＰＭＯＳトランジスタ５２のゲート端子に接続されている。
また、アナログスイッチ回路１６３の第２端子は演算増幅器６１の出力端子に接続される。ＰＭＯＳトランジスタ１６１のゲート端子とアナログスイッチ回路１６３を構成するＮＭＯＳ側トランジスタ側のゲート端子同士は接続され、インバータ回路６０の出力端子に接続される。また、１６４はインバータ回路であって、インバータ回路１６４の入力端子はアナログスイッチ回路１６３を構成するＮＭＯＳ側トランジスタのゲート端子と接続され、インバータ回路１６４の出力端子はアナログスイッチ回路１６４を構成するＰＭＯＳ側トランジスタのゲート端子と接続されている。
ＬＥＤ素子の駆動指令がされるとき、ＳＴＢ−Ｐ信号はＨｉｇｈレベルとされ、ＰＭＯＳトランジスタ１６１はオフ、アナログスイッチ回路１６４はオン状態となる。この結果、前述したＶｃｏｎｔ電位と演算増幅器６１の出力端子電位とは略等しくされる。
演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３による回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流はＶＤＤ電圧によらずＶｒｅｆとＲｒｅｆの値のみにより決定されることになる。ＰＭＯＳトランジスタ５２、６２のゲート電位は前記Ｖｃｏｎｔと等しく、ソース電位もまた等しい。このため、ＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係が与えられる。
これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ６２、５２のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。またＰＭＯＳトランジスタ５３はラッチ回路４３によりラッチされた印刷データによって駆動オンが指令される。このときのＰＭＯＳトランジスタ５３に生じるドレーン電流は、前記したＰＭＯＳトランジスタ６２や５２に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ５３はその電流を断続させるスイッチ素子として機能している。
また、ＬＥＤ素子の消灯指令がなされるとき、ＳＴＢ−Ｐ信号はＬｏｗレベルとされ、ＰＭＯＳトランジスタ１６１はオン、アナログスイッチ回路１６４はオフ状態となる。この結果、前述したＶｃｏｎｔ電位は電源ＶＤＤ電位と略等しくなり、ＰＭＯＳトランジスタ５２はオフ状態となり、ＬＥＤ素子（ＬＥＤ１）の駆動電流は発生しなくなる。
以上説明したように、変形例１においては、実施例４の制御電圧発生回路１２９におけるＮＭＯＳトランジスタ１６２を、アナログスイッチ回路１６３に置き換えている。図１５に示す実施例４の構成においては、演算増幅器６１の出力電位と電源電位ＶＤＤとの差電圧が小さい場合において、ＮＭＯＳトランジスタ１６２のゲート端子にオン指令信号ＳＴＢ−Ｐを与えても、そのゲート・ソース間電圧が不足して該トランジスタがオンしない場合が有り得る。これに対して図１７に示す変形例１の構成においては、アナログスイッチ１６３を構成するＮＭＯＳ側トランジスタが十分にオンできなかったとしても、アナログスイッチ回路１６３のＰＭＯＳ側トランジスタは確実にオンし得るので、より一層確実な回路動作が期待できる。
次に実施例４の変形例２を説明する。図１８は実施例４の変形例２のドライバＩＣを示す回路図である。図１８においてはドライバＩＣのＬＥＤ駆動要部を抜き出し、ＬＥＤ駆動回路及びその周辺回路との接続関係を示し、代表してドット１（ＬＥＤ１の駆動回路周辺）について記載している。変形例２の駆動回路は、変形例１の駆動回路とはＬＥＤ駆動素子の構成が異なっている。即ち、変形例２においては、ＬＥＤを駆動する第１と第２のトランジスタのゲート端子の接続を入れ替えて構成している。その他同一の回路素子には同一の番号を付している。
図１８において、実施例４の変形例２のドライバＩＣ１３２には制御電圧発生回路１３１が設けられている。制御電圧発生回路１３１の構成は上述した変形例１と同様であり、したがってその説明は省略する。５２、５３はＰＭＯＳトランジスタであって、ＰＭＯＳトランジスタ５２のソース端子は電源ＶＤＤと接続され、ドレーン端子はＰＭＯＳトランジスタ５３のソース端子と接続される。ＰＭＯＳトランジスタ５３のドレーン端子はドライバＩＣ１３２の駆動出力端子と接続され、ＬＥＤアレイ４２中のＬＥＤ素子（ＬＥＤ１）のアノードと接続される。
ラッチ回路４３のＤ入力は図示しないシフトレジスタ（図２の３１に相当する）の出力に接続され、Ｇ入力はラッチ信号ＨＤ−ＬＯＡＤと接続される。ラッチ回路４３のＱＮ出力はＰＭＯＳトランジスタ５２のゲート端子と接続される。一方、ＰＭＯＳトランジスタ５３のゲート端子は制御電圧発生回路１３１の出力であるＶｃｏｎｔ端子と接続される。
ＬＥＤ素子の駆動指令がなされるとき、ラッチ回路４３には印刷データが格納され、ラッチ回路４３のＱＮ端子からはＬｏｗレベルが出力され、ＰＭＯＳトランジスタ５２はオン状態となっている。次いで制御電圧発生回路１３１内のＳＴＢ−Ｐ信号がＨｉｇｈレベルとされ、ＰＭＯＳトランジスタ１６１はオフ、アナログスイッチ回路１６４はオン状態となる。この結果、制御電圧Ｖｃｏｎｔと演算増幅器６１の出力端子電位とは略等しくされる。
演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３による回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流はＶＤＤ電圧によらずＶｒｅｆとＲｒｅｆの値のみにより決定されることになる。ＰＭＯＳトランジスタ５２はオン状態となっているので、ＰＭＯＳトランジスタ５３、６２のゲート電位は前記Ｖｃｏｎｔと等しく、ソース電位もまた等しい。このため、ＰＭＯＳトランジスタ５３とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係が与えられる。
これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ６２、５３のドレーン電流を調整することが可能となり、ＬＥＤアレイ４２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。このときのＰＭＯＳトランジスタ５３に生じるドレーン電流は、前記したＰＭＯＳトランジスタ６２に印加されているゲート・ソース間電圧に依存して決まるものであり、ＰＭＯＳトランジスタ５２はその電流を断続させるスイッチ素子として機能している。
また、ＬＥＤ素子の消灯指令がなされるとき、ＳＴＢ−Ｐ信号はＬｏｗレベルとされ、ＰＭＯＳトランジスタ１６１はオン、アナログスイッチ回路１６４はオフ状態となる。この結果、前述したＶｃｏｎｔ電位は電源ＶＤＤ電位と略等しくなり、ＰＭＯＳトランジスタ５３はオフ状態となり、ＬＥＤ素子（ＬＥＤ１）の駆動電流は発生しなくなる。
以上説明したように、実施例４の変形例２においては、前記変形例１に対して、ＬＥＤを駆動する第１と第２のトランジスタのゲート端子の接続を入れ替えて構成しても、前記実施例４およびその変形例１と同様の作用効果を奏するものである。
以上述べたように、上記実施例１乃至実施例４では、駆動回路として光源にＬＥＤを用いた電子写真プリンタにおけるＬＥＤヘッドへ適用する場合について説明したが、同様の構成で、光源に有機ＥＬ素子を用いた有機ＥＬヘッドへ適用することも可能であり、さらには、サーマルプリンタにおける発熱抵抗体、表示装置における表示素子の列を駆動する場合にも適用することが出来る。
本発明に係る電子写真プリンタを示すブロック図である。 実施例１のＬＥＤヘッドと印刷制御部を示す回路図である。 実施例１のドライバＩＣを示す回路図である。 ＰＭＯＳトランジスタの構成を示す図である。 ＬＥＤヘッドの基板ユニットを示す斜視図である。 ＬＥＤヘッドの構成を概略的に示す断面図である。 実施例１の駆動回路の動作を説明する回路図である。 実施例１の制御電圧発生回路の動作を示す回路図である。 実施例１の動作を示すタイムチャートである。 実施例２のドライバＩＣを示す回路図である。 実施例２の演算増幅器を示す回路図である。 実施例２の演算増幅器の動作を示す回路図である。 実施例２の動作を示すタイムチャートである。 実施例３のドライバＩＣを示す回路図である。 実施例４のドライバＩＣを示す回路図である。 実施例４の動作を示すタイムチャートである。 実施例４の変形例１のドライバＩＣを示す回路図である。 実施例４の変形例２のドライバＩＣを示す回路図である。 従来のＬＥＤ駆動回路を示す回路図である。 従来のＬＥＤ駆動回路の動作を示すタイムチャートである。
符号の説明
１９ ＬＥＤヘッド
３４、１２４、１２７、１２９ 制御電圧発生回路
４１、１２３、１２６、１２８ ドライバＩＣ
４２ ＬＥＤアレイ
５２、５３、６２、１６１ ＰＭＯＳトランジスタ
６１、１２２ 演算増幅器
６６、１６３ アナログスイッチ回路
６４、１５１、１６２ ＮＭＯＳトランジスタ

Claims (12)

  1. 被駆動素子に駆動電流を供給する駆動素子を有する駆動回路において、
    基準電圧を入力して前記駆動電流を発生させるための制御電圧を前記駆動素子に対して出力する制御電圧発生回路を有し、
    前記被駆動素子の非駆動時に前記基準電圧を遮断して前記制御電圧を前記駆動電流が発生しない大きさにするスイッチ手段を設けたことを特徴とする駆動回路。
  2. 前記スイッチ手段は前記制御電圧発生回路に設けられたアナログスイッチ回路で構成される請求項１記載の駆動回路。
  3. 前記制御電圧発生回路は演算増幅器を有し、
    前記基準電圧は前記スイッチ手段を介して前記演算増幅器の一方の入力部に接続され、前記一方の入力部は、前記被駆動素子の非駆動時にオンとなる第２のスイッチ手段を介してグランドに接続される請求項１記載の駆動回路。
  4. 前記制御電圧発生回路は、一方の入力部と他方の入力部を有する演算増幅器を有し、
    前記一方の入力部には前記基準電圧が入力され、
    前記スイッチ手段は、前記一方の入力部に並列に接続された第１のスイッチ部と、前記他方の入力部に直列に接続された第２のスイッチ部とからなる請求項１記載の駆動回路。
  5. 前記制御電圧は演算増幅器から出力され、
    前記スイッチ手段は、電源に接続された第１のトランジスタと、該第１のトランジスタおよび前記演算増幅器の出力部に接続された第２のトランジスタから構成される請求項１記載の駆動回路。
  6. 前記制御電圧は演算増幅器から出力され、
    前記スイッチ手段は、電源に接続されたトランジスタと、該トランジスタおよび前記演算増幅器の出力部に接続されたアナログスイッチから構成される請求項１記載の駆動回路。
  7. 被駆動素子に駆動電流を供給する駆動素子を有する駆動回路において、
    前記駆動電流に略比例する基準電流を流すことにより前記駆動素子に前記駆動電流を設定する設定回路を有し、
    前記被駆動素子の非駆動時に前記基準電流を遮断するスイッチ手段を設けたことを特徴とする駆動回路。
  8. 前記駆動素子は駆動トランジスタであり、
    前記設定回路は前記駆動トランジスタとカレントミラーを構成するトランジスタを有し、
    前記トランジスタは前記スイッチ手段を介してグランドに接続される請求項７記載の駆動回路。
  9. 被駆動素子としての発光ダイオードに駆動電流を供給する駆動素子を有する駆動回路を有するＬＥＤヘッドにおいて、
    前記駆動回路は、
    基準電圧を入力して前記駆動電流を発生させるための制御電圧を前記駆動素子に対して出力する制御電圧発生回路を有し、
    前記被駆動素子の非駆動時に前記基準電圧を遮断して前記制御電圧を前記駆動電流が発生しない大きさにするスイッチ手段を設けたことを特徴とするＬＥＤヘッド。
  10. 被駆動素子としての発光ダイオードに駆動電流を供給する駆動素子を有する駆動回路を有するＬＥＤヘッドにおいて、
    前記駆動回路は、
    前記駆動電流に略比例する基準電流を流すことにより前記駆動素子に前記駆動電流を設定する設定回路を有し、
    前記被駆動素子の非駆動時に前記基準電流を遮断するスイッチ手段を設けたことを特徴とするＬＥＤヘッド。
  11. 被駆動素子に駆動電流を供給する駆動素子を有する駆動回路を有する画像形成装置において、
    前記駆動回路は、
    基準電圧を入力して前記駆動電流を発生させるための制御電圧を前記駆動素子に対して出力する制御電圧発生回路を有し、
    前記被駆動素子の非駆動時に前記基準電圧を遮断して前記制御電圧を前記駆動電流が発生しない大きさにするスイッチ手段を設けたことを特徴とする画像形成装置。
  12. 被駆動素子に駆動電流を供給する駆動素子を有する駆動回路を有する画像形成装置において、
    前記駆動回路は、
    前記駆動電流に略比例する基準電流を流すことにより前記駆動素子に前記駆動電流を設定する設定回路を有し、
    前記被駆動素子の非駆動時に前記基準電流を遮断するスイッチ手段を設けたことを特徴とする画像形成装置。
JP2008079252A 2008-03-25 2008-03-25 駆動回路、ｌｅｄヘッドおよび画像形成装置 Expired - Fee Related JP4847486B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008079252A JP4847486B2 (ja) 2008-03-25 2008-03-25 駆動回路、ｌｅｄヘッドおよび画像形成装置
US12/379,655 US8093828B2 (en) 2008-03-25 2009-02-26 Drive circuit, light emitting diode head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008079252A JP4847486B2 (ja) 2008-03-25 2008-03-25 駆動回路、ｌｅｄヘッドおよび画像形成装置

Publications (2)

Publication Number Publication Date
JP2009238789A true JP2009238789A (ja) 2009-10-15
JP4847486B2 JP4847486B2 (ja) 2011-12-28

Family

ID=41116066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008079252A Expired - Fee Related JP4847486B2 (ja) 2008-03-25 2008-03-25 駆動回路、ｌｅｄヘッドおよび画像形成装置

Country Status (2)

Country Link
US (1) US8093828B2 (ja)
JP (1) JP4847486B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156448A (ja) * 2011-01-28 2012-08-16 Oki Data Corp 演算増幅器、駆動回路、駆動装置、および画像形成装置
US8670639B2 (en) 2010-11-15 2014-03-11 Fujitsu Limited Optical-switch driver circuit, optical switch, and optical changeover switch

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241558A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Device and Driving Method Thereof
US8786189B2 (en) * 2010-11-18 2014-07-22 Jerrold W. Mayfield Integrated exit signs and monitoring system
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
JP5870546B2 (ja) 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP5721018B2 (ja) * 2011-12-09 2015-05-20 株式会社村田製作所 半導体装置及び高周波モジュール
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
CN105430803A (zh) * 2015-12-20 2016-03-23 合肥艾斯克光电科技有限责任公司 一种led电源切换电路
CN106647909B (zh) * 2016-12-21 2018-01-19 北京时代民芯科技有限公司 一种输出可调驱动器电路
US11257419B2 (en) * 2018-09-14 2022-02-22 Novatek Microelectronics Corp. Current driving digital pixel apparatus for micro light emitting device array
CN114677960B (zh) * 2018-12-27 2024-05-24 联咏科技股份有限公司 光源驱动电路和驱动方法
US11462162B1 (en) * 2021-06-01 2022-10-04 Sharp Display Technology Corporation High current active matrix pixel architecture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192573A (ja) * 1988-01-28 1989-08-02 Oki Electric Ind Co Ltd 駆動回路
JPH11291550A (ja) * 1998-02-10 1999-10-26 Oki Data Corp 駆動回路
JP2002319707A (ja) * 2001-02-08 2002-10-31 Seiko Instruments Inc Ｌｅｄ駆動回路
JP2005190751A (ja) * 2003-12-25 2005-07-14 Fuji Electric Device Technology Co Ltd ランプおよびｌｅｄの駆動回路
JP2007299711A (ja) * 2006-05-08 2007-11-15 Rohm Co Ltd 駆動電流生成装置、ｌｅｄ駆動装置、照明装置、表示装置
JP2008004706A (ja) * 2006-06-21 2008-01-10 Mitsumi Electric Co Ltd 発光ダイオード駆動回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248906A (en) * 1992-06-12 1993-09-28 Advanced Micro Devices, Inc. High speed CMOS output buffer circuit minimizes output signal oscillation and steady state current
JP2754483B2 (ja) 1996-04-26 1998-05-20 三山工業株式会社 マンホ―ル用足掛具の取付構造
US6345062B1 (en) * 1998-03-11 2002-02-05 Kabushiki Kaisha Toshiba Semiconductor laser control circuit, semiconductor laser apparatus, information recording/reproduction apparatus and image recording apparatus
JP4183310B2 (ja) * 1998-10-08 2008-11-19 株式会社沖データ 駆動回路ならびにこれを用いたプリンタおよびｌｅｄヘッド
JP3616546B2 (ja) * 2000-01-24 2005-02-02 株式会社沖データ 駆動回路及びそれを用いた印刷ヘッド並びに電子写真プリンタ、駆動回路用配線基板及びそれを用いた印刷ヘッド
KR20070092766A (ko) * 2002-04-26 2007-09-13 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
JP4538033B2 (ja) * 2007-09-10 2010-09-08 株式会社沖データ 駆動回路、ｌｅｄヘッドおよび画像形成装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192573A (ja) * 1988-01-28 1989-08-02 Oki Electric Ind Co Ltd 駆動回路
JPH11291550A (ja) * 1998-02-10 1999-10-26 Oki Data Corp 駆動回路
JP2002319707A (ja) * 2001-02-08 2002-10-31 Seiko Instruments Inc Ｌｅｄ駆動回路
JP2005190751A (ja) * 2003-12-25 2005-07-14 Fuji Electric Device Technology Co Ltd ランプおよびｌｅｄの駆動回路
JP2007299711A (ja) * 2006-05-08 2007-11-15 Rohm Co Ltd 駆動電流生成装置、ｌｅｄ駆動装置、照明装置、表示装置
JP2008004706A (ja) * 2006-06-21 2008-01-10 Mitsumi Electric Co Ltd 発光ダイオード駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8670639B2 (en) 2010-11-15 2014-03-11 Fujitsu Limited Optical-switch driver circuit, optical switch, and optical changeover switch
JP2012156448A (ja) * 2011-01-28 2012-08-16 Oki Data Corp 演算増幅器、駆動回路、駆動装置、および画像形成装置

Also Published As

Publication number Publication date
US20090243512A1 (en) 2009-10-01
US8093828B2 (en) 2012-01-10
JP4847486B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4847486B2 (ja) 駆動回路、ｌｅｄヘッドおよび画像形成装置
JP4260176B2 (ja) レベルシフト回路、駆動装置、ｌｅｄヘッド及び画像形成装置
US8542262B2 (en) Light emitting element array, drive circuit, optical print head, and image forming apparatus
US8866866B2 (en) Drive circuit, light print head, and image forming apparatus
JP4538033B2 (ja) 駆動回路、ｌｅｄヘッドおよび画像形成装置
US8581946B2 (en) Driving device, optical print head and image forming device
US8451306B2 (en) Reference voltage generation circuit, drive device, print head, and image forming apparatus
JP5573143B2 (ja) 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法
US8698864B2 (en) Driver apparatus, print head and image forming apparatus
JP4420468B2 (ja) 駆動回路、ｌｅｄヘッド及び画像形成装置
JP2011194810A (ja) 駆動装置、プリントヘッド及び画像形成装置
JP4988893B2 (ja) 駆動回路、駆動装置及び画像形成装置
JP5128625B2 (ja) 駆動装置、プリントヘッド及び画像形成装置
US8089501B2 (en) Light emitting apparatus, optical printhead, and image forming apparatus
JP2006305892A (ja) 駆動回路、プリントヘッド、及びそれを用いた画像形成装置
US8587628B2 (en) Driver apparatus, print head, and image forming apparatus
US9048841B2 (en) Driver circuit, driver apparatus, and image forming apparatus
JP2009158809A (ja) 発光装置、光プリントヘッドおよび画像形成装置
JP6468920B2 (ja) 発光駆動回路及び画像形成装置
JP6457325B2 (ja) 発光素子駆動システム及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4847486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees