JP2009158809A - 発光装置、光プリントヘッドおよび画像形成装置 - Google Patents
発光装置、光プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2009158809A JP2009158809A JP2007337230A JP2007337230A JP2009158809A JP 2009158809 A JP2009158809 A JP 2009158809A JP 2007337230 A JP2007337230 A JP 2007337230A JP 2007337230 A JP2007337230 A JP 2007337230A JP 2009158809 A JP2009158809 A JP 2009158809A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- light emitting
- light
- voltage
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
【課題】非駆動時におけるアノード端子とゲート端子間の逆方向電圧を低減し、以って発光素子の劣化を防止する。
【解決手段】発光サイリスタd1の非点灯時、バッファ回路301のPMOSトランジスタ322はオフ状態となり、NMOSトランジスタ321のソース端子電位はそのゲート電位から閾値電圧Vt分降下した値となる。電源電圧VDDは5Vであり、閾値電圧は約1Vである。この場合、バッファ回路301からのHigh出力電圧は略4Vとなり、発光サイリスタに印加される逆方向電圧が低減され、発光サイリスタd1の素子劣化を低減することができる。
【選択図】図8
【解決手段】発光サイリスタd1の非点灯時、バッファ回路301のPMOSトランジスタ322はオフ状態となり、NMOSトランジスタ321のソース端子電位はそのゲート電位から閾値電圧Vt分降下した値となる。電源電圧VDDは5Vであり、閾値電圧は約1Vである。この場合、バッファ回路301からのHigh出力電圧は略4Vとなり、発光サイリスタに印加される逆方向電圧が低減され、発光サイリスタd1の素子劣化を低減することができる。
【選択図】図8
Description
本発明は、アレイ状の発光素子を駆動するための発光装置、該発光装置を有する光プリントヘッド並びに画像形成装置に関する。
従来の画像形成装置、例えば電子写真プリンタにおいては、帯電した感光体ドラムをプリント情報に応じて選択的に光照射して静電潜像を形成し、該静電潜像にトナーを付着させて現像を行ってトナー像を形成し、該トナー像を用紙に転写し、定着させるようにしている。このような電子写真プリンタにおいては、光源として発光ダイオード(LED)のほかに、発光サイリスタを用いたものが知られている。
光源に発光ダイオードを用いたものでは、駆動回路と発光素子とが1対1に対応するように設けられ、直接アノード端子とカソード端子間に電流を流すか否かにより、発光/非発光の状態を切り替えるようにしている。これに対し、発光サイリスタを用いたものでは、駆動回路と発光素子とが1対N(N>1)に対応するように設けられ、ゲート端子を用いて発光させる素子を指定し、アノード端子とカソード端子間に流す電流により発光パワーを制御するようにしている。このような発光サイリスタを用いた画像形成装置を開示するものとして、例えば、特開2007−81081号公報が挙げられる。
特開2007−81081号公報
しかしながら、発光サイリスタを発光素子として用いた場合には、発光サイリスタの駆動に伴い、ゲート駆動を行うバッファ回路の駆動能力がサイリスタを構成するNPNトランジスタの駆動能力よりも大きい場合、発光サイリスタの発光駆動のためにアノード端子から供給される駆動電流の一部がゲート端子を介して流出してしまい、本来のアノード・カソード間電流が減少してしまうことで発光パワーは減少してしまう。また、ゲート駆動を行うバッファ回路の駆動能力を適切に設定したとしても、プリンタの印刷動作に伴い電源電圧VDDが多少変動することは不可避であり、これによって発光サイリスタの駆動能力は変動してしまい、発光サイリスタの発光パワーも変化して、これを用いるプリンタの印刷品位が著しく低下することになるという問題がある。
また、発光サイリスタを発光素子として用いた場合には、駆動回路と発光素子とは1対N(N>1)に対応するように設けられ、ゲート端子を用いて発光する素子を指定しているが、発光素子の非駆動時においては、駆動回路に接続するアノード端子は低電位になり、他方、ゲート端子は高電位に設定されるので、アノード端子とゲート端子の間に駆動時と逆方向の電圧が印加されることになり、これによるストレスにより発光素子が劣化する惧れがあるという問題があった。
本発明は、非駆動時におけるアノード端子とゲート端子間の逆方向電圧を低減し、以って発光素子の劣化を防止する発光素子、光プリントヘッドおよび画像形成装置を提供することを目的とする。
また本発明は、駆動電流の一部が流出することによる発光パワーの減少を防止するとともに、非駆動時におけるアノード端子とゲート端子間の逆方向電圧を低減し、以って発光素子の劣化を防止する発光素子、光プリントヘッドおよび画像形成装置を提供することを目的とする。
上記課題を解決するために本発明の発光装置は、第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる発光装置において、非発光時に前記制御回路により前記第3端子に印加される電圧を低減し、前記第3端子と前記第1端子間の電圧を低減したことを特徴とするものである。
また本発明の発光装置は、第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる発光装置において、非発光時において、前記駆動回路により前記第1端子に印加される電圧と前記制御回路により前記第3端子に印加される電圧を略同電位としたことを特徴とする。
本発明の光プリントヘッドは、第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる光プリントヘッドにおいて、非発光時に前記制御回路により前記第3端子に印加される電圧を低減し、前記第3端子と前記第1端子間の電圧を低減したことを特徴とする。
また本発明の画像形成装置は、第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる光プリントヘッドを有する画像形成装置において、非発光時に前記制御回路により前記第3端子に印加される電圧を低減し、前記第3端子と前記第1端子間の電圧を低減したことを特徴とする。
上記構成を有する本発明に拠れば、非発光時に発光素子の第3端子に印加される電圧を低減したので、非発光時における第3端子と第1端子間の逆方向電圧を低減でき、発光素子の劣化を防止することができる。
以下、本発明に係る実施の形態を図面を用いて説明する。なお各図に共通する要素には同一の符号を付す。図1は本発明に係る電子写真プリンタを示すブロック図、図2は実施例1の光プリントヘッドを示す回路図である。
図1において、1はマイクロプロセッサ、ROM、RAM、入出力ポート、タイマ等によって構成される印刷制御部であり、プリンタの印刷部の内部に配設され、図示しない上位コントローラからの制御信号SG1、ビデオ信号(ドットマップデータを一次元的に配列したもの)SG2等によってプリンタ全体をシーケンス制御し、印刷動作を行う。
制御信号SG1によって印刷指示を受信すると、印刷制御部1は、先ず定着器温度センサ23によってヒータ22aを内蔵した定着器22が使用可能な温度範囲内にあるか否かを検出し、該温度範囲内になければヒータ22aに通電し、使用可能な温度まで定着器22を加熱する。次に、ドライバ2を介して現像・転写プロセス用モータ(PM)3を回転させ、同時にチャージ信号SGCによって帯電用電圧電源25をオンにし、現像器27の帯電を行う。
そして、セットされている図示しない用紙の有無およびサイズが用紙残量センサ8、用紙サイズセンサ9によって検出され、該用紙に合った用紙送りが開始される。ここで、用紙送りモータ(PM)5はドライバ4を介して双方向に回転させることが可能であり、最初に逆転させて、用紙吸入口センサ6が検知するまで、セットされた用紙を予め設定された量だけ送る。続いて、正回転させて用紙をプリンタ内部の印刷機構内に搬送する。
印刷制御部1は、用紙が印刷可能な位置に到達した時点において、上位コントローラに対してタイミング信号SG3(主走査同期信号、副走査同期信号を含む)を送信し、上位コントローラからビデオ信号SG2を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部1に受信されたビデオ信号SG2は、印刷データ信号HD−DATAとして光プリントヘッド19に転送される。光プリントヘッド19はそれぞれ1ドット(ピクセル)の印刷のために設けられた発光サイリスタを複数個線上に配列したものである。
ビデオ信号SG2の送受信は、印刷ライン毎に行われる。光プリントヘッド19によって印刷される情報は、マイナス電位に帯電させられた図示しない感光体ドラム上において電位の上昇したドットとして潜像化される。そして、現像器27において、マイナス電位に帯電させられた画像形成用のトナーが、電気的な吸引力によって潜像化されたドットに吸引され、トナー像が形成される。
その後、該トナー像は転写器28に送られ、一方、転写信号SG4によってプラス電位に転写用高圧電源26がオンになり、転写器28は感光体ドラムと転写器28との間を通過する用紙上にトナー像を転写する。トナー像が転写された用紙は、ヒータ22aを内蔵する定着器22に当接して搬送され、該定着器22の熱によって用紙にトナー像が定着される。トナー像が定着された用紙は、更に搬送されてプリンタの印刷機構から用紙排出口センサ7を通過してプリンタの外部に排出される。
印刷制御部1は用紙サイズセンサ9、用紙吸入口センサ6の検知に対応して、用紙が転写器28を通過している間だけ転写用高圧電源26からの電圧を転写器28に印加する。そして、印刷が終了し、用紙が用紙排出口センサ7を通過すると、帯電用高圧電源25による現像器27への電圧の印加を終了し、同時に現像・転写プロセス用モータ3の回転を停止させる。以後、前記の動作を繰り返す。
次に、光プリントヘッド19について説明する。本実施例においては、光プリントヘッド19は発光素子として発光サイリスタを使用している。発光サイリスタはLEDやLD(Laser Diode)と同様の発光メカニズムを有し、化合物半導体(GaAs, GaP, AlGaAs, InGaAsP, InGaAlAs等)でPNPN構造を作るものであり、シリコンではサイリスタ、SCR(Silicon Controlled Rectifier)として実用化されているものである。
次に図2により光プリントヘッドの構成を説明する。なお図2では説明を簡単にするために発光素子を8個のみとして記載しているが、たとえばA4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な光プリントヘッドにおいては、発光素子の総数は4992個であり、図2の構成からなる回路素子が総数で4992段配列されることになる。
図2において、19は光プリントヘッドで、破線にて囲んで示す30はシフトレジスタであって、31〜38はフリップフロップ回路、301〜308はバッファ回路である。またd1〜d8は発光サイリスタであって、アノード、カソード、ゲートの三つの端子を備える。光プリントヘッド19はD、SI、SCKの3個の入力信号端子を備えており、SIはシフトレジスタ30へのシリアルデータ入力端子、SCKはシフトレジスタのクロック端子、Dは発光サイリスタのアノード端子と接続され、発光サイリスタが駆動されるときのアノード電流を供給するデータ端子である。
シリアルデータ端子SIはフリップフロップ31のD入力端子と接続され、フリップフロップ31のQ出力端子は次段のフリップフロップ32のD入力端子と接続される一方で、バッファ回路301の入力端子とも接続される。バッファ回路301の出力はシフトレジスタ回路30のQ1出力となって、発光サイリスタd1のゲート端子と接続される。シフトレジスタ30のQ2〜Q8についても同様である。シフトレジスタ30のクロック端子SCKはフリップフロップ31〜38のクロック端子と接続され、光プリントヘッド19のデータ端子Dは発光サイリスタd1〜d8のアノードと接続されている。また発光サイリスタd1〜d8のカソード端子はグランドに接続される。
印刷制御部1には、駆動回路として、PMOSトランジスタ311、313、NMOSトランジスタ312、314、インバータ回路315および制御電圧発生回路316が設けられている。PMOSトランジスタ311のソースは電源VDDに接続され、そのドレーンはNMOSトランジスタ312のドレーン端子と接続されるとともにPMOSトランジスタ313のゲート端子とも接続される。NMOSトランジスタ312のソースは制御電圧発生回路316の出力である制御電圧Vcont電位と接続されている。
また、DRV−ON信号は発光サイリスタの実際の発光/非発光のタイミングを指令する信号であって、PMOSトランジスタ311、NMOSトランジスタ312のゲート端子と接続される一方で、インバータ回路315の入力とも接続されている。PMOSトランジスタ313のソースは電源VDDと接続され、PMOSトランジスタ313のドレーン端子は光プリントヘッド19のD端子と接続されるとともに、NMOSトランジスタ314のドレーン端子とも接続されている。また、NMOSトランジスタ314のソース端子はグランドと接続され、そのゲート端子はインバータ回路315の出力と接続されている。
いま、DRV−ON信号がLowレベルにある場合を考える。インバータ回路315の出力はHighレベルとなり、NMOSトランジスタ314はオンとなる。また、NMOSトランジスタ312はオフ状態、PMOSトランジスタ311はオン状態であり、PMOSトランジスタ313のゲート・ソース間電圧は略0Vとなって該トランジスタ313はオフとなる。この結果、光プリントヘッド19のデータ端子Dは略0Vの出力となり発光サイリスタの各アノード端子へ流れる電流IOUT2もゼロとなり、発光サイリスタd1〜d8は全て非発光状態とすることができる。
また別の場合として、DRV−ON信号がHighレベルとなる場合を考える。このとき、インバータ回路315の出力はLowレベルとなり、NMOSトランジスタ314はオフとなる。また、NMOSトランジスタ312はオン状態、PMOSトランジスタ311はオフ状態であり、PMOSトランジスタ313のゲート電位は図2に示すVcont電位と略等しい値となって、PMOSトランジスタ313にはドレーン電流が流れる。この結果、光プリントヘッド19のデータ端子Dから発光サイリスタのアノード端子へ流れる電流IOUT2が流れ得ることになり、発光サイリスタd1〜d8のうち発光指令されている素子のみが選択的に発光状態となる。
PMOSトランジスタ313は飽和領域で動作するように、制御電圧発生回路316の出力Vcontの電位が設定されており、電子デバイス物理の理論により良く知られている様に、このときのドレーン電流Idは次式で与えられる。即ち、
Id=K・(W/L)・(Vgs−Vt)2
ここで、Kは定数、WはPMOSトランジスタのゲート幅、Lはゲート長、Vgsはゲート・ソース間電圧、Vtは閾値電圧である。なお、このときのゲート・ソース間電圧Vgsは電源電位VDDと制御電圧Vcont間の電位差に等しく、
Vgs=VDD−Vcont
である。このように、PMOSトランジスタ313のドレーン電流Id、すなわち発光サイリスタの駆動電流IOUT2は制御電圧Vcontの電位を調整することで所望の値とすることができる。
Id=K・(W/L)・(Vgs−Vt)2
ここで、Kは定数、WはPMOSトランジスタのゲート幅、Lはゲート長、Vgsはゲート・ソース間電圧、Vtは閾値電圧である。なお、このときのゲート・ソース間電圧Vgsは電源電位VDDと制御電圧Vcont間の電位差に等しく、
Vgs=VDD−Vcont
である。このように、PMOSトランジスタ313のドレーン電流Id、すなわち発光サイリスタの駆動電流IOUT2は制御電圧Vcontの電位を調整することで所望の値とすることができる。
それに加えて、前記したPMOSトランジスタ313のように、飽和領域で動作するMOSトランジスタにおいては、その素子サイズを適切に設定することでドレーン電位が多少変動したとしてもドレーン電流値を所定値に保つことが可能である。このような特性はMOSトランジスタの定電流特性として公知であり、良好な特性を得るためには前記ゲート長を大きめに設定する一方で、ゲート・ソース間電圧Vgsは小さく設定される。
図3は図2に示すバッファ回路301〜308の構成を示す回路図であり、図3(a)はその回路シンボルであり、図3(b)はその内部構成を示す図である。図において、321はNMOSトランジスタ(第2導電型のスイッチ素子)、322はPMOSトランジスタ(第1導電型のスイッチ素子)である。NMOSトランジスタ321のドレーン端子は電源VDDと接続され、そのソース端子はバッファ回路の出力端子と接続されるとともに、PMOSトランジスタ322のソース端子と接続され、PMOSトランジスタ322のドレーン端子はグランドと接続されている。
またNMOSトランジスタ321とPMOSトランジスタ322のゲート端子同士は接続され、バッファ回路301の入力端子と接続されている。図3(b)を参照して明らかなように、実施例1で示すサイリスタのゲート駆動バッファを構成するには2個のトランジスタを要することになる。
図4は図2で示した発光サイリスタの構成を示す図である。図4(a)は回路シンボルを示し、アノード端子A、カソード端子K、ゲート端子Gの三つの端子を備えている。図4(b)は図4(a)にて示した発光サイリスタの断面構造を示す図である。本図にて示す発光サイリスタはGaAsウェハー基材を用い、公知のMO−CVD(Metal Organic-Chemical Vapor Deposition)法により前記基材の上層に所定の結晶をエピタキシャル成長させることで作成される。
まず、所定のバッファ層や犠牲層(図示しない)をエピタキシャル成長させた後、AlGaAs基材にN型不純物を含ませたN型層123と、P型不純物を含ませ成層したP型層122と、N型不純物を含ませたN型層121とを順に積層させたNPNの3層構造からなるウェハーを構成する。次いで、最上層のN型層の一部に公知のフォトリソグラフィー法により選択的にP型不純物領域124を形成する。さらに、公知のドライエッチング法により溝部を形成することで素子分離を行う。また、前記エッチングの過程でサイリスタの最下層となるN型領域123の一部を露出させ、該領域123に金属配線を形成してカソード電極を形成する。それと同時にP型領域124とN型領域121にもそれぞれアノード電極とゲート電極が形成される。
図4(c)は発光サイリスタの別の形態を示す。本構成においては、GaAsウェハー基材を用い、公知のMO−CVD法により前記基材の上層に所定の結晶をエピタキシャル成長させることで作成される。まず、所定のバッファ層や犠牲層(図示しない)をエピタキシャル成長させた後、AlGaAs基材にN型不純物を含ませたN型層123と,P型不純物を含ませ成層したP型層122と、N型不純物を含ませたN型層121と、P型不純物を含ませ成層したP型層125を順に積層させたPNPNの4層構造のウェハーを構成する。
さらに、公知のドライエッチング法により溝部を形成することで素子分離を行う。また、前記エッチングの過程でサイリスタの最下層となるN型領域123の一部を露出させ、該領域123に金属配線を形成してカソード電極を形成する。同様に、最上層となるP型領域125の一部を露出させ、該領域125に金属配線を形成してアノード電極を形成する。それと同時にN型領域121にゲート電極が形成される。
図4(d)は図(b)、(c)と対比させて描いた発光サイリスタの等価回路である。発光サイリスタはPNPトランジスタ61とNPNトランジスタ62とからなり、PNPトランジスタ61のエミッタがサイリスタのアノード端子Aに相当し、PNPトランジスタ61のベースがサイリスタのゲート端子Gに対応しており、該端子はNPNトランジスタ62のコレクタとも接続される。またPNPトランジスタ61のコレクタはNPNトランジスタ62のベースと接続され、NPNトランジスタ62のエミッタはサイリスタのカソード端子Kに相当している。
前述したサイリスタ素子は、たとえば特開2007−81081号で開示されているエピタキシャルフィルムボンディング法を用いてシフトレジスタを集積したICウェハーと接着され、両者の接続端子間がフォトリソグラフィー法を用いて配線される。さらに公知のダイシング法を用いて複数のチップに分離することで発光素子・駆動素子からなる複合チップが形成される。
図5は前記の発光素子・駆動素子複合チップをプリント配線板上に配列してなる光プリントヘッドの基板ユニットの斜視図である。図5において、131はプリント配線板、132はシフトレジスタが集積されたICチップであり、133は該素子上に配置された発光サイリスタ列を示す。また134はボンディングワイヤーを示し、ICチップ132のシフトレジスタの各端子とプリント配線板131上の図示しない配線パッドとを接続している。
図6は光プリントヘッド19の構成を概略的に示す断面図である。図6に示されるように、光プリントヘッド19は、ベース部材141と、ベース部材141にて固定されたプリント配線板131と、柱状の光学素子を多数配列してなるロッドレンズアレイ142と、ロッドレンズアレイ142を保持するホルダ143と、プリント配線板131、ベース部材141およびホルダ143とを固定するクランプ部材144、145とで構成される。
次に実施例1の動作を説明する。図7は図2で示した光プリントヘッドの駆動時の動作を示すタイムチャートである。本図ではプリンタでの印刷動作時における1ライン走査の状況を示し、図2の発光サイリスタd1〜d8を順次点灯させる場合の動作を示している。なお本図では示していないが、プリンタ電源投入時の予備動作としてシフトレジスタのプリセット処理が行われる。この処理では、図2のSI端子をHighレベルとしておきクロック端子SCKにシフトレジスタ30の段数に相当する個数のクロックパルスを入力する。これにより、シフトレジスタ30のQ1〜Q8の全出力はHighレベルとなる。
図2、図7において、1ライン分の走査に先立ち、時刻t1においてシフトデータ入力端子SIはLowレベルとされる。次いで時刻t2においてクロック信号SCKの第1パルスが入力される。SCK信号が立ち上がると、前記SI信号はシフトレジスタの第1段のフリップフロップ回路31に取り込まれ、これより僅かに遅れて第1段のフリップフロップ回路31の出力であるQ1はLowレベルへと遷移する。クロック信号SCKが立ち上がったあとで、時刻t3にてシフトデータ入力端子SIは再びHighレベルに戻される。
さて、Q1出力がLowレベルとなると、サイリスタd1のゲート電位を低下させる。次いで時刻t4にてデータ入力端子Dの信号がHighとされる。これによりサイリスタd1のアノード・ゲート間に電位差を生じ、これによるトリガ電流によってサイリスタd1はターンオンして発光状態となる。サイリスタd1による発光状態は主としてアノード・カソード間に流れる電流によるので、一度ターンオンしたサイリスタd1をオフさせるためにはアノード・カソード間に印加される電圧をゼロとさせることになる。このため、時刻t5においてデータ端子Dの電位をLowとしている。
また前述したように、サイリスタd1〜d8の発光出力は主としてそのアノード・カソード間に流れる電流値によるので、図2のD端子の駆動源として定電流特性を備える駆動回路を用いることで、サイリスタ発光時におけるアノード・カソード間電圧に多少の素子バラツキを生じていたとしても、その駆動電流は所定値に保つことができ、電源電圧等に多少の変動があったとしても発光出力を所定値に維持することができる。
なお図7ではサイリスタd1を発光させるために時刻t4でデータ端子DをHighレベルとし、消灯させるために時刻t5でLowレベルとしているが、サイリスタd1を発光させる必要がない場合には時刻t4からt5の間もデータ入力DをLowレベルのままとすれば良い。このように、データ入力Dの値により発光サイリスタd1の発光、非発光状態を切り替えることができる。
次いで、時刻t6においてクロック信号SCKが立ち上がる。このときシフトデータ入力端子SIはHighレベルとなっているので、これより僅かに遅れてQ1端子出力はHighレベルへと遷移する一方で、Q2端子出力はLowレベルに変化する。次いで時刻t7においてデータ入力端子Dの信号がHighとされる。これによりサイリスタd2のアノード・ゲート間に電位差を生じ、これによるトリガ電流によってサイリスタd2はターンオンして発光状態となる。サイリスタd2による発光状態は主としてアノード・カソード間に流れる電流値によるので、一度ターンオンしたサイリスタd2をオフさせるためにはアノード・カソード間に印加される電圧をゼロとさせることになる。このため時刻t8においてデータ端子Dの電位をLowとしている。
上記説明で明らかなように、図7に示すSCKクロック信号1、2、3、4、5、6、7、8の立ち上がりごとに、Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8の各出力は順次1出力だけがLowレベルとなり、他の出力はHighレベルである。このためデータ信号DがHighレベルのとき、Q1からQ8の端子に接続されるサイリスタd1〜d8のうち、対応するQ1〜Q8出力がLowレベルとなっているものだけが選択的に発光させられることになる。
上述の説明において、サイリスタd1〜d8をオンさせるためには、これらの素子のアノード・ゲート間を順方向にバイアスさせる電位差を与え、アノード電流を供給させるだけで良く、オフ状態のままとするためには、アノード・ゲート間の電位差を順方向電圧以下としておくだけで十分であり、電位差をゼロとしたり、逆方向へ電圧を印加することもできる。
図8は図2に示した回路からd1の1素子分について抜き出して、その動作を説明する回路図である。図8(a)は図2のうちフリップフロップ回路31、バッファ回路301、発光サイリスタd1を抜き出して示す。図中に実線矢印にてアノード電流Iaおよびカソード電流Ikを示し、破線矢印にてゲート電流Igの流れる経路を示している。
図8(b)は図8(a)と対応する図であり、その内部の構成を示している。図8(b)において、破線で囲まれる301はバッファ回路であり、一点鎖線で囲まれたd1は発光サイリスタである。発光サイリスタは良く知られているように、P型半導体層とN型半導体層とを交互に積層してPNPN構造としたものであり、その等価回路は図8(b)に示すように、また図4で説明したように、PNPトランジスタ61とNPNトランジスタ62とからなり、PNPトランジスタ61のエミッタがサイリスタd1のアノード端子に相当し、PNPトランジスタ61のベースがサイリスタd1のゲート端子に対応しており、該端子はNPNトランジスタ62のコレクタとも接続される。またPNPトランジスタ61のコレクタはNPNトランジスタ62のベースと接続され、NPNトランジスタ62のエミッタはサイリスタd1のカソード端子に相当するものであって、グランドと接続されている。
図7を用いて説明したように、サイリスタd1を発光させる場合、フリップフロップ回路31のQ出力はLowレベルとされる。このとき、NMOSトランジスタ321はオフ、PMOSトランジスタ322はオンとなって、ゲート端子Gの電位はHighレベルから降下して、PMOSトランジスタの閾値電圧Vtに略等しい電位となる。なお典型的な例ではPMOSトランジスタの閾値電圧は約1Vである。
発光サイリスタd1がターンオンするとき、D端子を介して定電流駆動されることでその端子電位が上昇する。これに伴い、破線矢印にて示すゲート電流Igが流れ、PNPトランジスタ61にはベース電流を生じて該トランジスタはオンとなる。それにより生じたコレクタ電流は図中でIk1として示す電流となって、NPNトランジスタ62のベース電流を生じる。該電流によりNPNトランジスタ62はオン状態となり、図中でIk2として示すコレクタ電流を生じる。この電流はPNPトランジスタ61のベースを流れることで該素子のオン状態を継続させることになる。
発光サイリスタd1の動作はアノード端子からカソード端子へと所定の電流が流れることによって、該電流値に応じた発光パワーが得られるというものである。発光サイリスタd1の発光時にはNPNトランジスタ62はオン状態となっていて、そのコレクタ・エミッタ間電圧はVceとなっている。このコレクタ・エミッタ間電圧は素子の物理的形状やNPNトランジスタ62のコレクタ電流やベース電流に応じて定まるものであって、コレクタ・エミッタ間飽和電圧Vce(sat)と呼ばれ、典型的な例では0.2V〜0.8Vである。
一方、図7のタイムチャートで示したように、このときのゲート電位はLowレベルであって、端子Dを介して駆動されるアノード電流の一部はゲート電流Igとなってバッファ回路301を介してグランド側へと流れる。ここで仮想的に、バッファ回路301の出力とサイリスタd1のゲート端子間の接続を一旦切り離して考えることにすると、PMOSトランジス322のオン状態においては、バッファ回路301の出力電位は前述した飽和電圧Vtと略等しい約1Vである。
一方、サイリスタd1を構成するNPNトランジスタ62のコレクタ・エミッタ間飽和電圧Vce(sat)の典型例は0.2V〜0.8Vであるので、オン状態にあるサイリスタのアノード端子から供給される駆動電流は、NPNトランジスタ62のコレクタやPNPトランジスタ61のコレクタ側に流れるIk2、Ik1となって、ゲート端子からバッファ回路301を介してグランドへ至る電流Igは生じない。
従来技術の課題で説明したように、オン状態にあるサイリスタを駆動するアノード電流のうちから、ゲート電流となってバッファ素子側へ流出してしまうと、この分の発光出力が減少する要因となっていた。それに対して、図8の構成のゲート駆動回路においては、オン状態にあるサイリスタのゲート端子の電位を過剰に低下させることがなくなり、無効なゲート電流を削減できることで発光出力の増加を図ることができる。
次に発光サイリスタが非発光状態にある場合を考える。図7のタイムチャートで示したように、このときのゲート電位はHighレベルにある。例えば、図7の時刻t2から時刻t6の間において、Q1信号はLowレベルにあり発光サイリスタd1は駆動可能な状態にあるが、時刻t6におけるSCK信号の立ち上がりによりQ1信号はHighレベルと遷移している。この場合、図8のフリップフロップ回路31のQ出力はHighレベルであり、その出力電位は電源電位VDDに略等しい値となっている。
このとき、PMOSトランジスタ322はオフ状態となり、NMOSトランジスタ321のソース端子電位はそのゲート電位から閾値電圧Vt分降下した値となる。前述したように、典型的なケースでは電源電圧VDDは5Vであり、閾値電圧Vtは約1Vである。この場合、バッファ回路301からのHigh出力電圧は略4Vとなる。
従来構成のバッファ回路の場合を考えると、発光サイリスタのゲート駆動素子はCMOSインバータ回路が用いられ、そのHighレベル出力はVDD電源電圧と略等しい5Vである。発光サイリスタの非点灯状態にあっては、発光サイリスタのアノード端子電位はグランド電位と略等しい0Vにあるので、発光サイリスタを構成するPNPトランジスタ61のエミッタ・ベース間には略5Vの逆方向電圧が印加されることになる。
ところが、発光素子に用いられるAlGaAs基材の半導体素子においては、良好な発光特性を得るために高濃度の不純物量に設定されており、この様なケースにおいてはそのブレークダウン電圧が低下せざるを得ない。典型的な例では前記ブレークダウン電圧はたかだが8V程度にすぎず、前記した略5Vの逆電圧印加は該電圧に対して十分なマージンを有しているとはいえない。また発光素子に用いられるGaAs等の化合物半導体においては、その結晶欠陥を完全に無くすことが困難であり、該欠陥箇所に過電圧印加などのストレスを加えることで前記欠陥が経時的に成長して発光特性に影響を与える現象があり、素子劣化として知られている。この観点から、前記したような発光素子を構成するPN接合部への逆方向印加電圧は低減することが好ましい。
これに対して、実施例1の構成においては、電源電圧VDDは5Vであり、閾値電圧Vtは約1Vであるので、非発光時におけるバッファ回路301からのHigh出力電圧は略4Vとなる。この結果、発光サイリスタの非発光状態にあっては、図8(b)の発光サイリスタd1のアノード端子電位はグランド電位と略等しい0Vにあるので、発光サイリスタを構成するPNPトランジスタ61のエミッタ・ベース間に印加される逆方向電圧は略4Vにまで低減されることになり、発光サイリスタd1の素子劣化をより低減することができる。
以上説明したように実施例1によれば、発光サイリスタおよびその駆動回路において、オン状態にある発光サイリスタを駆動するアノード電流のうちから、ゲート電流となってバッファ素子側へ流出してしまい発光出力が減少する課題を解決して、オン状態にあるサイリスタのゲート端子電位を過剰に低下させることがなくなり、無効なゲート電流を削減できることで発光出力の増加を図ることができる。またゲート電流は電源電圧や周囲温度等により変動するものであるので、該電流の影響がなくなることで電源電圧や周囲温度等によって、正味の駆動電流が変化して発光出力が変動することでプリンタ印刷結果に生じる濃度むらを無くすことも可能となる。
また、実施例1の構成とすることで、発光サイリスタが非発光状態にあるときに、アノード・ゲート間に印加される逆方向電圧を略4Vにまで低減することができ、発光サイリスタの素子劣化をより低減することができ、その信頼性をより向上できるという効果をも得られるのである。
次に実施例2を説明する。実施例2は実施例1で説明した光プリントヘッド(図2)に対して、発光サイリスタのアノード端子の駆動回路を別の構成としたものである。光プリントヘッド19の構成は実施例1における構成と同様とし、その個別の説明は省略する。なお、駆動タイムチャートも実施例1におけるものと(図7)と同様である。図9は実施例2の光プリントヘッドおよび印刷制御部41とその周辺の構成を示す回路図である。図9においては説明を簡単にするため、発光素子を8個のみとして記載しているが、たとえばA4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な光プリントヘッドにおいては、発光素子の総数は4992個であり、図9の構成からなる回路素子が総数でそれぞれ4992段配列されることになる。
図9において、19は光プリントヘッド、41は印刷制御部、300は印刷制御部41と光プリントヘッド19とを接続する接続ケーブルを示している。光プリントヘッド19において、破線で囲んで示す30はシフトレジスタであって、31〜38はフリップフロップ回路、301〜308はバッファ回路である。d1〜d8は発光サイリスタであって、アノード、カソード、ゲートの三つの端子を備える。光プリントヘッド19にはD、SI、SCKの3個の入力信号端子を備えており、SIはシフトレジスタ30へのシリアルデータ入力端子、SCKはシフトレジスタのクロック端子、Dは前記発光サイリスタのアノード端子と接続され、発光サイリスタが駆動されるときのアノード電流を供給するデータ端子である。
シリアルデータ端子SIはフリップフロップ31のD入力端子と接続され、フリップフロップ31のQ出力端子は次段のフリップフロップ32のD入力端子と接続される一方で、バッファ回路301の入力とも接続される。バッファ回路301の出力はシフトレジスタ回路30のQ1出力となっていて、発光サイリスタd1のゲート端子と接続される。シフトレジスタ30のQ2〜Q8についても同様である。シフトレジスタ30のクロック端子SCKはフリップフロップ31〜38のクロック端子と接続され、光プリントヘッド19のデータ端子Dは発光サイリスタd1〜d8のアノードと接続されている。また発光サイリスタd1〜d8のカソード端子はグランドに接続される。
印刷制御部41において、311、313、331はPMOSトランジスタ(第1導電型のスイッチ素子)、312はNMOSトランジスタ、316は制御電圧発生回路であって図中Vcontとして示した制御電圧を発生させる。PMOSトランジスタ311のソースは電源VDDに接続され、そのドレーンはNMOSトランジスタ312のドレーン端子と接続されるとともにPMOSトランジスタ313のゲート端子とも接続される。NMOSトランジスタ312のソースは前記Vcont電位と接続されている。
またDRV−ON信号は発光サイリスタの実際の発光/非発光のタイミングを指令する信号であって、PMOSトランジスタ311、NMOSトランジスタ312のゲート端子と接続される。PMOSトランジスタ313のソースは電源VDDと接続され、ドレーン端子は光プリントヘッド19のD端子と接続されるとともに、PMOSトランジスタ331のソース端子とも接続されている。またPMOSトランジスタ331のドレーン端子はグランドと接続されている。
図10は実施例2におけるアノード駆動回路の動作を説明する回路図である。図10において、いま、DRV−ON信号がLowレベルにあるとき、PMOSトランジスタ311はオンとなる。またNMOSトランジスタ312はオフ状態であり、PMOSトランジスタ313のゲート・ソース間電圧は略0Vとなって該トランジスタ313はオフとなる。
このとき、PMOSトランジスタ331のゲート電位は略0Vであって、そのソース電位はPMOSトランジスタの閾値電圧Vtに略等しい値にまで降下することになる。この結果、光プリントヘッド19のデータ端子Dは閾値電圧Vtに略等しい約1Vの出力となり、この電圧は発光サイリスタのターンオン保持電圧よりも十分小さく、アノード端子へ流れる電流IOUT2も略ゼロとなり、発光サイリスタd1〜d8は全て非発光状態とすることができる。
別の場合として、DRV−ON信号がHighレベルとなる場合を考える。このときPMOSトランジスタ311、331はオフとなる。また、NMOSトランジスタ312はオン状態となり、PMOSトランジスタ313のゲート電位は制御電圧発生回路316の出力であるVcont電位と略等しい値となって該トランジスタ313にはドレーン電流が生じる。この結果、光プリントヘッド19のデータ端子Dから発光サイリスタのアノード端子へ流れる電流IOUT2が流れ得ることになり、発光サイリスタd1〜d8のうち発光指令されている素子のみが選択的に発光状態となる。
PMOSトランジスタ313は飽和領域で動作するように、前記Vcontの電位が設定されており、電子デバイス物理の理論により良く知られている様に、このときのドレーン電流Idは次式で与えられる。即ち、
Id=K・(W/L)・(Vgs−Vt)2
ここで、Kは定数、WはPMOSトランジスタのゲート幅、Lはゲート長、Vgsはゲート・ソース間電圧、Vtは閾値電圧である。なおこのときのVgs電圧は電源電位VDDと制御電圧Vcont間の電位差に等しく、
Vgs=VDD−Vcont
である。このように、PMOSトランジスタ313のドレーン電流Id、すなわち発光サイリスタの駆動電流IOUT2は前記Vcont電位を調整することで所望の値とすることができる。
Id=K・(W/L)・(Vgs−Vt)2
ここで、Kは定数、WはPMOSトランジスタのゲート幅、Lはゲート長、Vgsはゲート・ソース間電圧、Vtは閾値電圧である。なおこのときのVgs電圧は電源電位VDDと制御電圧Vcont間の電位差に等しく、
Vgs=VDD−Vcont
である。このように、PMOSトランジスタ313のドレーン電流Id、すなわち発光サイリスタの駆動電流IOUT2は前記Vcont電位を調整することで所望の値とすることができる。
それに加えて、上述のPMOSトランジスタ313のように、飽和領域で動作するMOSトランジスタにおいては、その素子サイズを適切に設定することでドレーン電位が多少変動したとしてもドレーン電流値を所定値に保つことが可能である。このような特性はMOSトランジスタの定電流特性として公知であり、良好な特性を得るためには前記ゲート長を大きめに設定する一方で、前記Vgs電圧は小さく設定される。
図10において発光サイリスタが非発光状態にある場合を考える。図7のタイムチャートを用いて説明したように、このときのゲート電位はHighレベルにある。例えば、図7の時刻t2から時刻t6の間において、Q1信号はLowレベルにあり発光サイリスタd1は駆動可能な状態にあるが、時刻t6におけるSCK信号の立ち上がりによりQ1信号はHighレベルと遷移している。この場合、図10のフリップフロップ回路31のQ出力はHighレベルであり、その出力電位は電源電位VDDに略等しい値となっている。このとき、図8に示すPMOSトランジスタ322はオフ状態となり、NMOSトランジスタ321のソース端子電位はそのゲート電位から閾値電圧Vt分降下した値となる。
前述したように、典型的なケースではVDD電源電圧は5Vであり、閾値電圧Vtは約1Vである。この場合、バッファ回路301からのHigh出力電圧は約4Vとなる。上述したように、発光サイリスタの非発光状態にあっては、図10のデータ端子D(アノード端子)電位はLowレベルとなり、PMOSトランジスタ331の閾値電圧と略等しい約1Vとなる。また実施例1で説明したように、この場合におけるバッファ回路301の出力電位は略4Vに等しく、発光サイリスタd1のアノード端子電位は略1Vとなっているので、そのアノード・ゲート間電圧Vagは前記両電圧の差である3Vとなる。この結果、発光サイリスタd1を構成するPNPトランジスタ61のエミッタ・ベース間には約3Vの逆方向電圧が印加されていることになる。
一般的に、発光素子に用いられるAlGaAs基材の半導体素子においては、良好な発光特性を得るために高濃度の不純物量に設定されており、この様なケースにおいてはそのブレークダウン電圧は低下せざるを得ず、前記電圧に対して十分なマージンを確保するためには前記したようなPN接合部への逆方向印加電圧は低減することが好ましい。実施例2の構成においては、発光サイリスタを構成するPNPトランジスタ61のエミッタ・ベース間に印加される逆方向電圧は略3Vにまで低減されることになり、発光サイリスタd1の素子劣化をより低減することができる。
以上説明したように実施例2においては、発光サイリスタおよびその駆動回路において、オン状態にあるサイリスタを駆動するアノード電流のうちから、ゲート電流となってバッファ素子側へ流出してしまい発光出力が減少する課題を解決することができる。また、ゲート電流は電源電圧や周囲温度等により変動するものであるので、該電流の影響がなくなることで電源電圧や周囲温度等によって、正味の駆動電流が変化して発光出力が変動することでプリンタ印刷結果に生じる濃度むらを無くすことも可能となる。
また実施例2の構成とすることで、非発光状態にあるときにアノード・ゲート間に印加される逆方向電圧を約3Vにまで低減することができるという効果を得られるのである。これにより、発光サイリスタの素子劣化をより低減することができ、その信頼性をより向上できる効果がある。
図11は実施例3の光プリントヘッドの構成を示す回路図であり、光プリントヘッド51は発光素子として発光サイリスタを用いる。なお図11では説明を簡単にするため、発光素子を8個のみとして記載しているが、たとえばA4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能なLEDヘッドにおいては、発光素子の総数は4992個であり、図11の構成からなる発光素子、フリップフロップ回路、バッファ回路等の回路素子が総数でそれぞれ4992段配列されることになる。
図11において、51は光プリントヘッドである。図11には示していないが、実施例3において、光プリントヘッド51には、図2に示した実施例1の印刷制御部1でも、あるいは図9に示した実施例2の印刷制御部41でも組み合わせることが可能である。光プリントヘッド51は、シフトレジスタ30、フリップフロック回路31〜38およびバッファ回路401〜408が設けられる。なお、後述するように実施例3の構成においては、実施例1で説明したバッファ回路における入力端子に加えて第2の入力端子を設けている。
d1〜d8は発光サイリスタであって、アノードA、カソードK、ゲートGの三つの端子を備える。光プリントヘッド51は、D、SI、SCKの3個の入力信号端子を備えており、SIはシフトレジスタ30へのシリアルデータ入力端子、SCKはシフトレジスタのクロック端子、Dは前記発光サイリスタのアノード端子と接続され、発光サイリスタが駆動されるときのアノード電流を供給するデータ端子である。シリアルデータ端子SIはフリップフロップ31のD入力端子と接続され、Q出力端子は次段のフリップフロップ32のD入力と接続される一方で、バッファ回路401の第1の入力端子とも接続される。
バッファ回路401の出力はシフトレジスタ回路30のQ1出力となっていて、発光サイリスタd1のゲート端子と接続される。シフトレジスタのQ2〜Q8についても同様である。バッファ回路401〜408の第2の入力端子はそれぞれ接続され、光プリントヘッド51のデータ端子Dと接続される。シフトレジスタ30のクロック端子SCKはフリップフロップ31〜38のクロック端子と接続され、光プリントヘッド51のデータ端子Dは発光サイリスタd1〜d8のアノードと接続されている。また発光サイリスタd1〜d8のカソード端子はグランドに接続される。
図12は実施例3のバッファ回路401〜408の構成を示す回路図であり、図12(a)は回路シンボルであり、第1の入力端子A、第2の入力端子B、出力端子Yを備えている。図12(b)はバッファ回路の内部構成を示す回路図である。図12(b)において、321はNMOSトランジスタ、322はPMOSトランジスタである。NMOSトランジスタ321のドレーン端子は本バッファ回路の第2の入力端子である端子Bと接続され、NMOSトランジスタ321のソース端子はバッファ回路の出力端子Yと接続されるとともに、PMOSトランジスタ322のソース端子と接続され、PMOSトランジスタ322のドレーン端子はグランドと接続されている。図12(b)を参照して明らかなように、実施例3で示すサイリスタゲート駆動用バッファを構成するには2個のトランジスタを要することになる。
次に実施例3の動作を説明する。図13は図11に示した回路から発光サイリスタd1の1素子およびその周辺部を抜き出して、その動作を説明するものである。図13(a)は図11のうちフリップフロップ回路31、バッファ回路401、発光サイリスタd1を抜き出して示す。また、図中に実線矢印にてアノード電流Iaおよびカソード電流Ikを示し、破線矢印にてゲート電流Igの流れる経路を示している。
図13(b)は図13(a)と対応する図であり、その内部の構成を示している。破線で囲まれる401はバッファ回路であり、一点鎖線で囲まれたd1は発光サイリスタである。サイリスタは良く知られているように、P型半導体層とN型半導体層とを交互に積層してPNPN構造としたものであり、その等価回路は図13(b)に示すように、PNPトランジスタ61とNPNトランジスタ62とからなり、PNPトランジスタ61のエミッタがサイリスタd1のアノード端子Aに相当し、PNPトランジスタ61のベースがサイリスタd1のゲート端子Gに対応しており、このゲート端子はNPNトランジスタ62のコレクタとも接続される。またPNPトランジスタ61のコレクタはNPNトランジスタ62のベースと接続され、NPNトランジスタ62のエミッタはサイリスタd1のカソード端子Kに相当するものであって、グランドと接続されている。
図7を用いて説明したように、発光サイリスタd1を発光させる場合、フリップフロップ回路31のQ出力はLowレベルとされる。このとき、NMOSトランジスタ321はオフ、PMOSトランジスタ322はオンとなって、ゲート端子Gの電位はHighレベルから降下して、PMOSトランジスタの閾値電圧Vtに略等しい電位にまで降下する。典型的な例では閾値電圧は約1Vである。
発光サイリスタがターンオンするとき、光プリントヘッド51のデータ端子Dを介して定電流駆動されることでその端子電位が上昇する。これに伴い、破線矢印にて示すゲート電流Igが流れ、PNPトランジスタ61にはベース電流を生じて該トランジスタはオンとなる。それにより生じたコレクタ電流は図中でIk1として示す電流となって、NPNトランジスタ62のベース電流を生じ該トランジスタはオン状態となる。この結果、図中でIk2として示すコレクタ電流を生じる。この電流はPNPトランジスタ61のベースを流れることで該素子のオン状態を継続させることになる。
発光サイリスタd1の動作はアノード端子からカソード端子へと所定の電流が流れることによって、該電流値に応じた発光パワーが得られるというものである。発光サイリスタd1の発光時にはNPNトランジスタ62はオン状態となっていて、そのコレクタ・エミッタ間電圧はVceとなっている。このコレクタ・エミッタ間電圧は、素子の物理的形状やNPNトランジスタ62のコレクタ電流やベース電流に応じて定まるものであって、コレクタ・エミッタ間飽和電圧Vce(sat)と呼ばれ、典型的な例では0.2V〜0.8Vである。
一方、図7のタイムチャートで示したように、このときの発光サイリスタd1のゲート電位はLowレベルであって、データ端子Dを介して駆動されるアノード電流の一部はゲート電流Igとなってバッファ回路401を介してグランド側へと流れる。ここで仮想的に、バッファ回路401の出力とサイリスタd1のゲート端子間の接続を一旦切り離して考えることにすると、PMOSトランジス322のオン状態においては、バッファ回路401の出力電位は前述したVt電圧と略等しい約1Vである。
一方、サイリスタd1を構成するNPNトランジスタ62のコレクタ・エミッタ間飽和電圧Vce(sat)の典型例は0.2V〜0.8Vであるので、オン状態にあるサイリスタd1のアノード端子から供給される駆動電流は、NPNトランジスタ62のコレクタやPNPトランジスタ61のコレクタ側に流れるIk2、Ik1となって、ゲート端子Gからバッファ回路401を介してグランドへ至る電流Igは生じないことが判る。
課題の項で説明したように、オン状態にあるサイリスタを駆動するアノード電流のうちから、ゲート電流となってバッファ素子側へ流出してしまうと、この分の発光出力が減少する要因となっていた。これに対して実施例3における図13の構成のゲート駆動回路においては、オン状態にあるサイリスタのゲート端子の電位を過剰に低下させることがなくなり、無効なゲート電流を削減できることで発光出力の増加を図ることができる。
一方、発光サイリスタが非発光状態にある場合を考える。図7のタイムチャートで示したように、このときのゲート電位はHighレベルにある。例えば、図7の時刻t2から時刻t6の間において、シフトレジスタ30の出力Q1信号はLowレベルにあり発光サイリスタd1は駆動可能な状態にあるが、時刻t6におけるクロック信号SCKの立ち上がりによりQ1信号はHighレベルと遷移している。
この場合、図13のフリップフロップ回路31のQ出力はHighレベルであり、その出力電位は電源電位VDDに略等しい値となっている。このとき,PMOSトランジスタ322はオフ状態、NMOSトランジスタ321はオン状態となるのであるが、NMOSトランジスタ321のドレーン端子は発光サイリスタd1のアノード端子Aと接続されており、そのドレーン端子電位は発光サイリスタd1のアノード電位と等しい。また、NMOSトランジスタ321はオン状態とされるので、ドレーン・ソース間電圧は略0Vとなる。この結果、発光サイリスタd1のアノード端子Aとゲート端子Gの間に印加される電圧は略0Vとなる。
なお、発光サイリスタd1の非発光状態にあっては、図13(b)のアノード端子Aの電位は実施例1の構成においてはグランド電位と略等しい0Vであり、実施例2の構成においてはPMOSトランジスタの閾値電圧と略等しい約1Vとなっており、発光サイリスタd1を構成するNPNトランジスタ62のコレクタ・エミッタ間には高々略1V程度の電圧印加となっていることが判る。
一般に、発光素子に用いられるAlGaAs基材の半導体素子においては、良好な発光特性を得るために高濃度の不純物量に設定されており、この様なケースにおいてはそのブレークダウン電圧が低下せざるを得ず、前記電圧に対して十分なマージンを確保するためには前記したPN接合部への逆方向印加電圧は可能な限り低減することが好ましい。
実施例1、実施例2における場合と比較してみると、実施例1の構成を用いる典型例ではVDD電源電圧は5Vであり、閾値電圧Vtは略1Vであり、ゲート駆動用バッファ回路からのHigh出力電圧は略4Vであった。発光サイリスタの非発光状態にあっては、そのアノード端子電位はグランド電位と略等しい0Vにあるので、発光サイリスタを構成するPNPトランジスタ61のエミッタ・ベース間に印加される逆方向電圧は略4Vにまで低減されていた。
また実施例2の構成を用いる典型例ではVDD電源電圧は5Vであり、閾値電圧Vtは略1Vであり、ゲート端子駆動のためのバッファ回路からのHigh出力電圧は略4Vであった。発光サイリスタの非発光状態にあっては、そのアノード端子電位はPMOSトランジスタの閾値電圧と略等しい約1Vにあるので、発光サイリスタを構成するPNPトランジスタ61のエミッタ・ベース間に印加される逆方向電圧は略3Vにまで低減されている。
これに対して実施例3の構成においては、発光サイリスタd1のアノード端子Aとゲート端子Gの間に印加される電圧は略0Vとなっていて、PN接合部への逆電圧印加はなくなっており、発光サイリスタの素子劣化をより低減することができて、より好ましい構成となっている。
以上説明したように、実施例3においては、発光サイリスタおよびその駆動回路において、オン状態にある発光サイリスタを駆動するアノード電流のうちから、ゲート電流となってバッファ素子側へ流出してしまい発光出力が減少する課題を解決することができる。また、発光サイリスタのゲート電流は電源電圧や周囲温度等により変動するものであるので、該電流の影響がなくなることで電源電圧や周囲温度等によって、正味の駆動電流が変化して発光出力が変動することでプリンタ印刷結果に生じる濃度むらを無くすことも可能となる。
それに加えて実施例3の構成によれば、非発光状態にあるときの発光サイリスタのアノード・ゲート間への逆方向電圧印加を防止することができて、これによる発光サイリスタの素子劣化をより低減することができ、その信頼性をより向上できるという効果を得られるのである。
以上述べたように、本発明の実施例1乃至実施例3では、駆動回路として光源に発光サイリスタを用いた電子写真プリンタにおける光プリントヘッドへ適用する場合について説明したが、同様の方法で、光源に有機EL素子を用いた有機ELヘッドへ適用することも可能であり、さらには、サーマルプリンタにおける発熱抵抗体、表示装置における表示素子の列を駆動する場合にも適用することが出来る。
1、41 印刷制御部
19、51 光プリントヘッド
31〜38 フリップフロップ
301〜308、401〜408 バッファ回路
321 NMOSトランジスタ
322 PMOSトランジスタ
d1〜d8 発光サイリスタ
19、51 光プリントヘッド
31〜38 フリップフロップ
301〜308、401〜408 バッファ回路
321 NMOSトランジスタ
322 PMOSトランジスタ
d1〜d8 発光サイリスタ
Claims (11)
- 第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる発光装置において、
非発光時に前記制御回路により前記第3端子に印加される電圧を低減し、前記第3端子と前記第1端子間の電圧を低減したことを特徴とする発光装置。 - 前記制御回路はバッファ回路で構成され、
前記バッファ回路の出力電圧は、電源電圧を第1導電型のスイッチ素子の閾値電圧分降下させた電圧である請求項1記載の発光装置。 - 前記バッファ回路は、第1導電型のスイッチ素子と第2導電型のスイッチ素子とから構成され、前記第1導電型のスイッチ素子の第1端子と前記第2導電型のスイッチ素子の第1端子が接続されて前記発光素子の第3端子に接続され、前記第1導電型のスイッチ素子の第2端子はグランドと接続され、前記第2導電型のスイッチ素子の第2端子は電源と接続される請求項2記載の発光装置。
- 前記駆動回路は、非発光時において前記第1端子に第1導電型のスイッチ素子の閾値電圧に略等しい電圧を印加する請求項2記載の発光装置。
- 前記バッファ回路は、第1導電型のスイッチ素子と第2導電型のスイッチ素子とから構成され、前記第1導電型のスイッチ素子の第1端子と前記第2導電型のスイッチ素子の第1端子が接続されて前記発光素子の第3端子に接続され、前記第1導電型のスイッチ素子の第2端子はグランドと接続され、前記第2導電型のスイッチ素子の第2端子は電源と接続され、
前記駆動回路は、第1導電型の第1、第2のスイッチ素子を有し、前記第1のスイッチ素子の第1端子は電源と接続され、前記第1のスイッチ素子の第2端子は前記第2のスイッチ素子の第1端子と接続されるとともに前記発光素子の第1端子と接続され、前記第2のスイッチ素子の第2端子はグランドと接続される請求項4記載の発光装置。 - 第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる発光装置において、
非発光時において、前記駆動回路により前記第1端子に印加される電圧と前記制御回路により前記第3端子に印加される電圧を略同電位としたことを特徴とする発光装置。 - 前記バッファ回路は、第1導電型のスイッチ素子と第2導電型のスイッチ素子とから構成され、前記第1導電型のスイッチ素子の第1端子と前記第2導電型のスイッチ素子の第1端子が接続されて前記発光素子の第3端子に接続され、前記第1導電型のスイッチ素子の第2端子はグランドと接続され、前記第2導電型のスイッチ素子の第2端子は前記発光素子の第1端子と接続される請求項6記載の発光装置。
- 第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる光プリントヘッドにおいて、
非発光時に前記制御回路により前記第3端子に印加される電圧を低減し、前記第3端子と前記第1端子間の電圧を低減したことを特徴とする光プリントヘッド。 - 第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる光プリントヘッドにおいて、
非発光時において、前記駆動回路により前記第1端子に印加される電圧と前記制御回路により前記第3端子に印加される電圧を略同電位としたことを特徴とする光プリントヘッド。 - 第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる光プリントヘッドを有する画像形成装置において、
非発光時に前記制御回路により前記第3端子に印加される電圧を低減し、前記第3端子と前記第1端子間の電圧を低減したことを特徴とする画像形成装置。 - 第1端子が駆動回路に接続され、第2端子がグランドに接続され、第3端子が制御回路に接続された発光素子を有し、前記駆動回路により前記第1端子から前記第3端子へ電流を流すことにより前記発光素子を発光させる光プリントヘッドを有する画像形成装置において、
非発光時において、前記駆動回路により前記第1端子に印加される電圧と前記制御回路により前記第3端子に印加される電圧を略同電位としたことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337230A JP2009158809A (ja) | 2007-12-27 | 2007-12-27 | 発光装置、光プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337230A JP2009158809A (ja) | 2007-12-27 | 2007-12-27 | 発光装置、光プリントヘッドおよび画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009158809A true JP2009158809A (ja) | 2009-07-16 |
Family
ID=40962485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337230A Pending JP2009158809A (ja) | 2007-12-27 | 2007-12-27 | 発光装置、光プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009158809A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011116055A (ja) * | 2009-12-04 | 2011-06-16 | Oki Data Corp | 駆動回路、駆動装置及び画像形成装置 |
WO2019151251A1 (ja) * | 2018-01-31 | 2019-08-08 | ナノックス イメージング ピーエルシー | X線管の制御方法及びx線管の制御装置 |
-
2007
- 2007-12-27 JP JP2007337230A patent/JP2009158809A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011116055A (ja) * | 2009-12-04 | 2011-06-16 | Oki Data Corp | 駆動回路、駆動装置及び画像形成装置 |
US9048841B2 (en) | 2009-12-04 | 2015-06-02 | Oki Data Corporation | Driver circuit, driver apparatus, and image forming apparatus |
WO2019151251A1 (ja) * | 2018-01-31 | 2019-08-08 | ナノックス イメージング ピーエルシー | X線管の制御方法及びx線管の制御装置 |
CN111670611A (zh) * | 2018-01-31 | 2020-09-15 | 纳欧克斯影像有限责任公司 | X射线管的控制方法和x射线管的控制装置 |
JPWO2019151251A1 (ja) * | 2018-01-31 | 2021-02-04 | ナノックス イメージング リミテッド | X線管の制御方法及びx線管の制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4847486B2 (ja) | 駆動回路、ledヘッドおよび画像形成装置 | |
US8884555B2 (en) | Light-emitting element array, driving device, and image forming apparatus | |
JP4545203B2 (ja) | 光プリントヘッドおよび画像形成装置 | |
US8542262B2 (en) | Light emitting element array, drive circuit, optical print head, and image forming apparatus | |
US8581946B2 (en) | Driving device, optical print head and image forming device | |
JP2009289836A (ja) | 発光素子アレイ、駆動制御装置、記録ヘッドおよび画像形成装置 | |
US8698864B2 (en) | Driver apparatus, print head and image forming apparatus | |
JP4538033B2 (ja) | 駆動回路、ledヘッドおよび画像形成装置 | |
JP4988893B2 (ja) | 駆動回路、駆動装置及び画像形成装置 | |
US8836743B2 (en) | Drive device, print head and image forming apparatus | |
US8835974B2 (en) | Driving device, print head and image forming device | |
JP2009154381A (ja) | 発光装置、光プリントヘッドおよび画像形成装置 | |
JP2009158809A (ja) | 発光装置、光プリントヘッドおよび画像形成装置 | |
JP5197318B2 (ja) | 駆動回路、記録ヘッド、画像形成装置および表示装置 | |
JP2011233590A (ja) | 駆動装置、プリントヘッド及び画像形成装置 | |
JP2007250853A (ja) | 自己走査型発光素子アレイ | |
US9048841B2 (en) | Driver circuit, driver apparatus, and image forming apparatus | |
JP6867896B2 (ja) | 伝達状態切替回路、プリントヘッド及び画像形成装置 | |
US8587628B2 (en) | Driver apparatus, print head, and image forming apparatus | |
JP5116832B2 (ja) | 光プリントヘッドおよび画像形成装置 |