JP2001308375A

JP2001308375A - 発光素子および発光素子アレイ

Info

Publication number: JP2001308375A
Application number: JP2000121986A
Authority: JP
Inventors: Shunsuke Otsuka; 俊介大塚
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 2000-04-24
Filing date: 2000-04-24
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】発光サイリスタアレイでは、サイリスタ機能を
優先しなければならないため、ｐｎｐｎ４層構造の条件
が発光出力を最大とする条件とは必ずしも一致しない。
また、ｐｎｐｎ構造内部で発光した光が外部に出射する
までに、光吸収や光散乱などの影響を受けやすく、外部
光出射効率が悪い。【解決手段】ｐｎｐｎｐｎ６層半導体構造の発光素子を
構成し、両端のｐ型第１層とｎ型第６層、および中央の
ｐ型第３層およびｎ型第４層に電極を設ける。ｐｎ層に
発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリス
タ機能を担わせる。この素子を半導体基板上に複数形成
し１次元もしくは２次元配列して発光素子アレイを構成
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的スイッチ素
子を集積した発光素子および発光素子アレイに関する。

【０００２】

【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。発
光素子の１例として、発光ダイオード（ＬＥＤ）が挙げ
られる。通常、１次元に配列したＬＥＤアレイが使用さ
れるが、外部駆動用ＩＣから画像信号に対応した信号を
アレイ内の各々のＬＥＤへ供給するため、ＬＥＤアレイ
チップ内にＬＥＤと同一数のボンディングパッドを形成
する必要がある。解像度６００ｄｐｉの場合、ＬＥＤの
配列ピッチは４２．３μｍであり、ボンディングパッド
（ＢＰ）の配列方向の一辺の長さを８０μｍとするとＢ
Ｐの配列ピッチは８０μｍ以上となり、ＬＥＤ配列方向
と平行方向に最低２列のＢＰ配列が必要になる。

【０００３】このため、ＬＥＤアレイチップの面積が必
然的に大きくなりコスト低減化に限界が見えていた。ま
た、Ａ３対応の６００ｄｐｉプリントヘッドを作製する
場合、１次元配列した発光点の数は７０００個以上にな
るが、これと同一数のワイヤーボンディング（ＷＢ）が
外部駆動ＩＣと接続するために必要となり、ＷＢ工程へ
の負荷が極めて高くなる。また、印刷画像の品質を高め
るためには、より解像度の高い発光素子アレイが必要と
なるが、ＢＰ数の増加すなわちチップ面積の増大による
ＬＥＤアレイのコストアップや、ＷＢ数の増大による更
なるＷＢ工程への負荷増など、コスト面あるいは技術面
から見て商品化可能なプリントヘッドの作製は容易では
ない。

【０００４】以上のようなＬＥＤアレイに関する課題を
解決するため、本出願人は発光素子アレイの構成要素と
してサイリスタ機能を有する発光素子、すなわちｐｎｐ
ｎ構造をもつ発光サイリスタに注目し、これをアレイ化
することにより、光プリンタ用光源として実装上簡便と
なること、発光素子チップ面積を小さくできること、発
光素子ピッチを細かくできること、コンパクトな発光装
置を作製できること等を示した（特開平３−１９４９７
８号公報）。

【０００５】図７に、この発光サイリスタアレイの構成
図、図８にその等価回路図を示す。ｐ型半導体基板上
に、ｐ型半導体層２４，ｎ型半導体層２３，ｐ型半導体
層２２およびｎ型半導体層２１よりなるｐｎｐｎ構造の
発光サイリスタＴ_1-1、Ｔ_1-2、Ｔ_2-1・・・が形成され
ている。これらの発光サイリスタは２素子ごとにグルー
プ化され、各グループの発光サイリスタのゲート電極ｇ
_1-1，ｇ_2-1・・・はゲート選択線Ｇ１に、ｇ_1-2、ｇ_2-2
・・・はＧ２にそれぞれ接続される。各グループの発光
サイリスタのカソード電極ｋ_1-1，ｋ_1-2，ｋ_2-1・・・
は、各グループの共通電極Ｋ１，Ｋ２，Ｋ３・・・にそ
れぞれ抵抗Ｒ_Kを介して接続される。ここで例えば、Ｋ
２電極だけを基板（アノード電極Ａ）に比べて低電位に
保ち、ゲート選択線Ｇ１を低電位に設定するとＴ_2-1素
子だけが発光する。

【０００６】グループ化する発光サイリスタの素子数は
３以上であってもよいが、それに対応してゲート選択線
数は増加させる必要がある。グループ化素子数が多いほ
ど共通電極数は減少するが、ゲート選択線数は増加する
ので、グループ化素子数は適当に選択して素子設計を行
う必要がある。アレイを構成する素子数が多くなるほ
ど、各素子に給電用配線を行う通常のＬＥＤアレイに比
べて必要配線数を減少させることができる。なお、上記
の例はｐ型基板を使用し、アノードを共通接続している
が、ｎ型基板を使用し、カソードを共通接続する構成も
同様に実現できる。

【０００７】

【発明が解決しようとする課題】上記の構成はサイリス
タ機能を基本としており、発光機能はサイリスタ機能に
付随した機能として扱われていた。すなわち、サイリス
タ機能を発現させるためにｐｎｐｎ４層構造の不純物濃
度や膜厚が決定され、サイリスタがオンした時に発生す
る光を利用するものである。サイリスタ機能を優先しな
ければならないため、ｐｎｐｎ４層構造の不純物濃度や
膜厚が発光出力を最大とする条件とは必ずしも一致しな
い。また、発光領域が中心２層のｐｎ層である場合が多
いため、ｐｎｐｎ深層内部で発光した光が外部に出射す
るまでに、光吸収や光散乱などの影響を受けやすく、そ
の結果外部光出力効率が悪いなどの課題があった。

【０００８】本発明の目的は、上記発光サイリスタアレ
イの利点を維持しつつ、発光機能はｐｎ接合発光ダイオ
ードに担わせることにより、光出力を増大させる新たな
構造の素子を提供することにある。

【０００９】

【課題を解決するための手段】本発明の発光素子はｐｎ
ｐｎｐｎ６層半導体構造をもち、両端のｐ型第１層とｎ
型第６層、および中央のｐ型第３層の表面、およびｎ型
第４層のｐ型第５層に接する側の表面にそれぞれ電極を
備えている。

【００１０】この素子をｐ型半導体基板上に前記ｐ型第
１層からｎ型第６層までを順に積層することによって複
数形成し、１次元もしくは２次元配列して発光素子アレ
イを構成できる。ｐ型とｎ型は反転させることもでき
る。

【００１１】さらに発光素子をｍ個（ｍは２以上の整
数）毎にブロック化し、各ブロック内のｋ個の発光素子
のｐ型第３層に設けた電極をそれぞれ独立なｍ本のゲー
ト選択線と接続し、かつ各ブロック内のｍ個の発光素子
のｎ型第６層に設けた電極を共通に接続して発光素子ア
レイを構成できる。

【００１２】本発明の他の態様として、絶縁性半導体基
板上にｐｎｐｎ構造３端子サイリスタとｐｎ構造発光ダ
イオードを同数、１次元もしくは２次元配列し、それぞ
れ一対をなす前記サイリスタのカソードと前記発光ダイ
オードのアノード、もしくは前記サイリスタのアノード
と前記発光ダイオードのカソードをそれぞれ電気的に接
続することによっても発光素子アレイを構成できる。

【００１３】また前記のように１対をなすサイリスタと
発光ダイオードをｍ組（ｍは２以上の整数）毎にブロッ
ク化し、各ブロック内のｍ個のサイリスタのゲート電極
をそれぞれ独立なｍ本のゲート選択線と接続し、かつ各
ブロック内のｍ個のサイリスタの発光ダイオードと接続
されていないアノードまたはカソード電極を共通に接続
することによっても発光素子アレイを構成できる。

【００１４】

【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。図１に本実施例の発光素子構造を示
す。ｎ形基板（図１（ａ））またはｐ形基板（図１
（ｂ））を使うことで、基板上のｐｎｐｎｐｎ層の並び
が変わるが、どちらでもサイリスタ機能を有する発光素
子を作製することが可能である。最上部のｐ⁺ｎ⁺層８，
９が発光機能を担うダイオード部４０であり、その下部
のｐｎｐｎ層が素子のスイッチング機能を担うサイリス
タ部３０である。

【００１５】以下では、ｐ形基板を用いた実際の実験結
果をもとに説明する。まず、ｐ形基板上にＭＯＣＶＤ法
を用いてｐｎｐｎｐｎエピタキシャル層を形成する。形
成した素子層構造を図２に、各層の特性値を表１に示し
た。なお、図１では基板１からアノード層４までの同一
導電型の層は一体として示してある。

【００１６】つぎにｐ型第３層６の表面をエッチングに
より露出させ、ｐ型オーミック電極を形成してサイリス
タ部３０のゲート電極３６とする。さらにｎ型第４層７
の表面をエッチングにより露出させ、ｎ型オーミック電
極を設ける。この電極３２はサイリスタ部３０のカソー
ド電極であるとともに発光ダイオード部４０のアノード
電極としての機能を兼ねる。最表面のｎ型第６層９にも
ｎ型オーミック電極を設け、発光ダイオード部４０のカ
ソード電極４２とする。基板裏面または基板上のｐ型第
１層１〜４にｐ型オーミック電極を形成しサイリスタ部
３０のアノード電極３５とする。

【００１７】従来は、基板１からカソード層７まででサ
イリスタを形成し、ｐゲート層６とｎゲート層５で発生
した波長７８０ｎｍの光を光出力として利用していた。
本発明では、ｐダイオード層８とｎダイオード層９を新
たに加えることで、サイリスタ上に発光ダイオード機能
を付加させている。この構成では、発光ダイオードにお
ける光出力波長を７８０ｎｍとなるように設定してある
ため、サイリスタでの発光も併せて光出力として利用で
きる。このような基板をパターニングすることで４端子
発光素子を形成した。

【００１８】

【表１】

【００１９】つぎに素子の動作について説明する。図３
に示すようにサイリスタ部３０のカソードに相当する電
極３２と発光ダイオード部４０のカソード電極４２はそ
れぞれ抵抗Ｒ_L、Ｒを介して電源１００に接続し、基板
３４（サイリスタ部３０のアノードに相当）に対して負
の電位を与える。サイリスタ部３０のｐゲート電極３６
にｐｎ接合の拡散電位より十分、絶対値の大きい負電位
を与えると、サイリスタがオンする。サイリスタがオン
状態になると、サイリスタ部３０の内部抵抗は非常に小
さくなりカソード層３８がほぼ基板電位となって、電圧
は発光ダイオード部４０に印加されるようになる。発光
ダイオードのしきい電圧以上の電圧が印加されると、自
然に発光ダイオードもオン（発光）状態となるため、主
たる電流経路は発光ダイオード層からサイリスタ層まで
の半導体層内となる。

【００２０】サイリスタ特性を発現させるｐｎｐｎ層
は、従来と同様の組成なので、同等のサイリスタ特性を
確認することができた。一方、本発明による構造で発光
部のパターニング形状を同一にして、光出力を比較する
と、従来構造では注入電流１０ｍＡのとき、光出力は約
９０μＷであったのに対して、本発明の素子では同一電
流に対して約１２０μＷと３０％以上光量が増加してい
ることを確認した。これは、基板表面側に発光効率の大
きなダイオード層を設けたことによる。

【００２１】このｐｎｐｎｐｎ構造素子Ｆ_1-1，Ｆ_1-2，
Ｆ_2-1，…を複数配列して図４に示すような結線を行う
ことにより、図７に示したサイリスタアレイと同様な機
能をもち、発光光量が増加した発光素子アレイを実現で
きる。破線で囲まれた部分が１つのグループを示してい
る。図５はその等価回路図である。

【００２２】本実施例では、ＭＯＣＶＤ法によるエピタ
キシャル層を利用したが、高キャリア濃度のダイオード
層を形成するために、拡散法を併用することでも可能で
ある。拡散法を併用することで、工程は増加するが、エ
ピタキシャル膜よりも高濃度の層を形成できるので、光
出力の更なる向上の点では有利である。また、発光ダイ
オード部をダブルへテロ構造として、電子および正孔の
閉じこめ効率を向上させることで、光出力の更なる向上
を実現できる。

【００２３】さらに、主たる発光機能を発光ダイオード
に担わすため、サイリスタ部は発光にとらわれずにサイ
リスタ機能を重視した設計ができるようになるので、安
定したスイッチング動作を有する動作範囲の広い発光サ
イリスタアレイを作製できる。

【００２４】なお、本発明のｐｎｐｎｐｎ構造素子は図
５に示すように機能的にはｐｎｐｎ構造サイリスタＴ
_1-1，Ｔ_1-2，Ｔ_2-1，…とｐｎ構造発光ダイオード
Ｌ_1-1，Ｌ_1- ₂，Ｌ_2-1，…を直列接続したものと考えら
れる。したがって両者を積層せず別々に形成してもよ
い。アレイ化することを考慮すると、両素子を同一基板
上に形成する必要がある。サイリスタと発光ダイオード
のアノード同士、カソード同士は電気的に分離されてい
なければならないので、基板としては半絶縁性ＧａＡｓ
基板を用いる必要がある。この基板上にｐｎｐｎの４層
をエピタキシャル成長し、発光ダイオード部はサイリス
タの基板側２層を利用する。

【００２５】素子構造を図６に示す。基板７０が半絶縁
性であるので、サイリスタ５０と発光ダイオード６０の
基板７０に接する側の層から電極５２，６２を取り出す
必要がある。この素子では、サイリスタ５０と発光ダイ
オード６０が物理的に分離されるため、発光時にサイリ
スタ部と発光ダイオード部の異なる２点が光る。本素子
を光書き込みなどに利用する場合、これは望ましくない
ので、サイリスタのアノード（またはカソード）に接続
する抵抗を動作に支障のない範囲でできるだけ大きくし
て電流を減らしサイリスタ部の発光を抑えるか、もしく
はサイリスタ部を覆う遮光膜を設ける必要がある。

【００２６】このように上記ｐｎｐｎｐｎ構造素子に比
べると難点もあるが、少ない層数で構成できるのが利点
である。表１にも示すようにサイリスタの下２層はキャ
リア濃度を高く設定できるので、発光ダイオードを構成
するには適している。本素子によっても図５の結線でア
レイ化が実現できる。

【００２７】

【発明の効果】本発明によれば、ｐｎｐｎｐｎ６層構造
の発光素子を構成し、うち、基板表面側のｐｎ２層を発
光ダイオードとして利用し、残りのｐｎｐｎ４層構造を
サイリスタとして利用する。これによりｐｎ２層は発光
ダイオードとしての機能が十分に発揮でき、光出力を増
大させることが可能となった。またサイリスタ部はスイ
ッチング素子として最適化できるため、本素子を複数配
列した発光素子アレイを形成しても安定な動作が可能で
ある。

【図面の簡単な説明】

【図１】本発明の発光素子の構造を示す図である。

【図２】本発明の発光素子の層構造の例を示す図であ
る。

【図３】本発明の発光素子の結線図である。

【図４】本発明の発光素子を用いたアレイの構成を示
す図である。

【図５】本発明の発光素子を用いたアレイの等価回路
図である。

【図６】本発明の発光素子の他の構造を示す図であ
る。

【図７】従来の発光サイリスタアレイの構成を示す図
である。

【図８】従来の発光サイリスタアレイの等価回路図で
ある。

【符号の説明】

２１．２３ｎ型半導体層２２、２４ｐ型半導体層３０サイリスタ部３２、３６、４２、５２，６２電極３４半導体基板３８サイリスタのカソード層４０発光ダイオード５０サイリスタ６０発光ダイオード７０半絶縁性半導体基板１００電源

Claims

【特許請求の範囲】

【請求項１】第１の導電型半導体基板上に第１の導電型
第１層、第２の導電型第２層、第１の導電型第３層、第
２の導電型第４層、第１の導電型第５層、第２の導電型
第６層を順に積層し、前記基板または第１層の外表面、
および第３層表面、第４層の第５層と接する側の表面、
第６層外表面にそれぞれ電極を設けた発光素子。
【請求項２】請求項１に記載の発光素子を複数個、前記
基板上に１次元もしくは２次元配列した発光素子アレ
イ。
【請求項３】発光素子をｍ個（ｍは２以上の整数）毎に
ブロック化し、各ブロック内のｍ個の発光素子の第１の
導電型第３層に設けた電極をそれぞれ独立なｍ本のゲー
ト選択線と接続し、かつ各ブロック内のｍ個の発光素子
の第２の導電型第６層に設けた電極を共通に接続したこ
とを特徴とする請求項２に記載の発光素子アレイ。
【請求項４】半絶縁性半導体基板上にｐｎｐｎ構造３端
子サイリスタとｐｎ構造発光ダイオードを同数、１次元
もしくは２次元配列し、前記各サイリスタのカソードと
対応する前記発光ダイオードのアノード、もしくは前記
各サイリスタのアノードと対応する前記発光ダイオード
のカソードをそれぞれ電気的に接続したことを特徴とす
る発光素子アレイ。
【請求項５】前記電気的に接続したサイリスタと発光ダ
イオードをｍ組（ｍは２以上の整数）毎にブロック化
し、各ブロック内のｍ個のサイリスタのゲート電極をそ
れぞれ独立なｍ本のゲート選択線と接続し、かつ各ブロ
ック内のｍ個のサイリスタの発光ダイオードと接続され
ていないアノードまたはカソード電極を共通に接続した
ことを特徴とする請求項３に記載の発光素子アレイ。