KR100599014B1 - 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법 - Google Patents

이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100599014B1
KR100599014B1 KR1020050057938A KR20050057938A KR100599014B1 KR 100599014 B1 KR100599014 B1 KR 100599014B1 KR 1020050057938 A KR1020050057938 A KR 1020050057938A KR 20050057938 A KR20050057938 A KR 20050057938A KR 100599014 B1 KR100599014 B1 KR 100599014B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
repeating
semiconductor layer
Prior art date
Application number
KR1020050057938A
Other languages
English (en)
Inventor
이재호
정현돈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050057938A priority Critical patent/KR100599014B1/ko
Application granted granted Critical
Publication of KR100599014B1 publication Critical patent/KR100599014B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 사파이어 기판 보다 열전도율이 높은 열전도성 기판과, 상기 열전도성 기판 상부에 위치하는 버퍼층과, 상기 버퍼층의 상부에 위치하는 직렬 연결된 복수개의 발광셀들과, 상기 버퍼층과 상기 발광셀들 사이에 개재되며 N형 반도체층과 P형 반도체층이 교대로 반복하여 적층되어 다층으로 이루어진 이형 반도체 반복층을 포함하는 이형 반도체 반복층을 갖는 발광소자를 제공한다.
본 발명에 의하면, N형 반도체층과 P형 반도체층이 교대로 반복하여 다층으로 이루어진 이형 반도체 반복층에 의해 다수의 발광셀과 전도성 기판을 절연시킴으로써 전도성 기판을 통한 누설 전류를 차단할 수 있어 사파이어보다 열전도성이 뛰어난 재질의 기판을 사용할 수 있고, 이를 통해 발광소자의 열방출 성능을 개선할 수 있음에 따라 고전압 전류 전원하에서 최대 출력이 증가된 발광 소자를 제공할 수 있다.
SiC, AlN, LED, 발광셀, Si, Ge, 발광소자, AC, 발광다이오드

Description

이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법{LIGHT EMITTING DEVICE HAVING REPETITION OF FOREIGN TYPE SEMICONDUCTOR LAYERS AND METHOD OF FABRICATING THE SAME}
도 1은 본 발명의 일실시예에 따른 이형 반도체 반복층을 갖는 발광소자를 설명하기 위한 단면도.
도 2는 도 1에서 이형 반도체 반복층의 확대도.
도 3은 본 발명의 일 실시예에 따른 브리지 정류기를 포함하는 발광소자를 설명하기 위한 회로도.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 이형 반도체 반복층을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100-1 - 100-n : 발광셀 110 : 열전도성 기판
120 : 버퍼층 130 : 이형 반도체 반복층
130-1 : N형 반도체층 130-2, 130-N: P형 반도체층
140 : N형 반도체층 150 : 활성층
160 : P형 반도체층 170, 175 : 오믹 금속층
180-1 - 180-n-1 : 금속 배선
본 발명은 발광 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 교류 전원을 이용하여 구동하는 발광소자 및 그 제조 방법에 관한 것이다.
발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
발광 다이오드는 교류전원하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.
이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.
상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 직렬연결되어 LED 어레이를 형성한다. 이러한 두개의 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.
한편, 발광 다이오드는 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 반도체층들을 차례로 형성하므로써 제조된다. 상기 기판으로는, 사파이어 또는 탄화실리콘(SiC) 기판이 일반적으로 사용된다. 탄화실리콘 기판은 사파이어 기판에 비해 열전도성이 크므로, 열방출 특성이 요구되는 발광 소자에 선호된다. 그러나, 탄화실리콘 기판은 일반적으로 전기 전도성이므로, 경우에 따라, 상기 탄화실리콘 기판으로부터 상기 반도체층들을 절연시키는 것이 필요하다.
본 발명의 기술적 과제는, 고전압 교류 전원하에서 최대 광출력을 증가시킬 수 있는 개선된 발광소자를 제공하는 것이다.
본 발명의 또 다른 기술적 과제는, 기판을 통한 누설전류의 증가없이, 고전압 교류 전원하에서 최대 광출력을 증가시킬 수 있는 개선된 발광소자 제조방법을 제공하는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명의 일측면에 의하면, 사파이어 기판 보다 열전도율이 높은 열전도성 기판과, 상기 열전도성 기판 상부에 위치하는 버퍼층과, 상기 버퍼층의 상부에 위치하는 직렬 연결된 복수개의 발광셀들과, 상기 버퍼층과 상기 발광셀들 사이에 개재되며 N형 반도체층과 P형 반도체층이 교대로 반복하여 적층되어 다층으로 이루어진 이형 반도체 반복층을 포함하는 이형 반도체 반복층을 갖는 발광소자를 제공한다.
바람직하게 상기 이형 반도체 반복층은 패터닝을 통해 상기 이형 반도체 반복층의 일부가 노출되어, 그 일부 노출에 의해 상기 복수개의 발광셀들이 전기적으로 분리되어 형성될 수 있다.
바람직하게 상기 열전도성 기판은 반절연 또는 N형 SiC 기판일 수 있다.
바람직하게 상기 발광셀들 각각은 N형 반도체층, 활성층 및 P형 반도체층을 포함하고, 상기 발광셀들은 인접합 발광셀들의 N형 반도체층들과 P형 반도체층들이 금속배선들에 의해 각각 전기적으로 직렬 연결된다.
본 발명의 다른 측면에 의하면, 사파이어 기판 보다 열전도율이 높은 열전도성 기판을 준비하고, 상기 열전도성 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상부에 N형 반도체층과 P형 반도체층을 교대로 반복 적층하여 다층의 이형 반도체 반복층을 형성하고, 상기 이형 반도체 반복층 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하고, 상기 N형 반도체층, 활성층 및 P형 반도체층을 패터닝하여 각각 N형 반도체층의 일부가 노출된 복수개의 발광셀들을 형성하고, 상기 각 발광셀의 N형 반도체층과 그것에 인접한 발광셀의 P형 반도체층을 연결하여 상기 발광셀들을 직렬연결하는 금속배선들을 형성하는 것을 포함하는 이형 반도체 반복층을 갖 는 발광소자의 제조방법을 제공한다.
바람직하게는 상기 이형 반도체 반복층 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성한 다음에, 상기 N형 반도체층, 활성층, P형 반도체층, 이형 반도체 반복층을 패터닝하여 상기 이형 반도체 반복층의 일부가 노출되게 하는 것을 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일실시예에 따른 이형 반도체 반복층을 갖는 발광소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 발광소자는 열전도성 기판(110)과, 열전도성 기판(110) 상에 형성된 버퍼층(120)과, 버퍼층(120)상에 N형 반도체층과 P형 반도체층을 교대로 반복하여 적층하여 다층으로 이루어진 이형 반도체 반복층(130)과, 이형 반도체 반복층(130)상에 패터닝된 복수개의 발광셀들(100-1 내지 100-n)과, 상기 복수개의 발광셀들(100-1 내지 100-n)을 직렬 연결하기 위한 금속배선들(180-1 내지 180-n-1)을 포함한다.
상기 열전도성 기판(110)은 사파이어 기판에 비해 상대적으로 열전도율이 높 은 물질의 기판이다. 상기 열전도성 기판(110)은 SiC, Si, 게르마늄(Ge), 실리콘 게르마늄(GeSi), 질화알루미늄(AlN), 금속 기판등을 사용할 수 있다.
상기 버퍼층(120)은 그 상부에 형성될 반도체층들과 상기 기판(110) 사이의 격자 불일치를 완화하기 위해 사용된다. 이에 더하여, 본 발명의 몇몇 실시예들에 있어서, 상기 버퍼층(120)은 상기 발광셀들(100-1 내지 100-n)과 상기 기판(110)을 절연시키기 위해 사용된다. 또한, 상기 발광셀들은 서로 전기적으로 분리되어야 한다. 따라서, 상기 버퍼층(120)은 반절연 물질막으로 형성된다.
본 실시예에서, 상기 버퍼층(120)은 AlN 또는 반절연 질화갈륨(GaN)층일 수 있다. 언도프트 AlN은 일반적으로 절연특성을 나타내므로, 상기 AlN은 언도프트 AlN일 수 있다. 한편, 언도프트 GaN은 성장 방법 및 기판 물질에 의존하여 일반적으로 N형 반도체 또는 반절연 성질을 나타낸다. 따라서, 언도프트 GaN가 반절연 성질을 갖는 경우, 상기 반절연 GaN은 언도프트 GaN이다. 한편, 언도프트 GaN가 N형 반도체 특성을 나타낼 경우, 이를 상쇄하기 위해 전자수용체가 도우핑된다. 상기 전자수용체는 알칼리금속, 알칼리토금속 또는 전이금속일 수 있으며, 특히 철(Fe) 또는 크롬(Cr)일 수 있다.
사파이어 기판 상에 반절연 GaN층을 형성하는 방법은, 헤이크만 등(Heikman et al.)에 의해 "금속유기 화학기상증착법에 의한 Fe 도우핑된 반절연 GaN의 성장"(Growth of Fe doped semi-insulating GaN by metalorganic chemical vapor deposition)이라는 제목으로 2002년 7월 15일에 반포된(published) 어플라이트 피직스 레터스(Applied Physics Letters)에 개재되어 있다. 헤이크만 등은, 페로신 (ferrocene, Cp2Fe)을 전구체로 한 MOCVD 기술을 사용하여 사파이어 기판 상에 반절연 GaN층을 형성하였다.
일반적으로, 사파이어 기판 상에 MOCVD 기술을 사용하여 형성된 언도우프트 GaN는 N형 GaN가 된다. 이는 잔여 산소원자들이 GaN 층에서 전자공여체(donor)로 작용하기 때문이다. 따라서, Fe와 같이, 전자수용체로 작용하는 금속물질들을 도우핑하여 상기 전자공여체와 상쇄시키므로써, 반절연 GaN를 형성할 수 있다.
상기 전자수용체를 도우핑하여 반절연 GaN를 형성하는 기술은 본 발명의 실시예들에서 동일하게 적용될 수 있다. 예컨대, SiC 기판 상에 형성된 언도우프트 GaN는 Si 등의 불순물들에 의해 N형 GaN가 될 수 있으며, 따라서 Fe와 같은 금속물질을 도우핑하여 반절연 GaN 버퍼층(120)을 형성할 수 있다. 이때, 상기 버퍼층(120)의 모든 두께에 걸쳐 전자수용체를 도우핑할 필요는 없으며, 버퍼층(120)의 일부 두께에 한정하여 Fe와 같은 전자수용체를 도우핑할 수 있다.
상기 버퍼층(120)은, 도시된 바와 같이, 상기 발광셀들(100-1 내지 100-n) 사이에서 연속적일 수 있으나, 분리될 수도 있다.
상기 이형 반도체 반복층(130)은 도 2에 확대되어 도시된 바와 같이 N형 반도체층(130-1)과 P형 반도체층(130-2, 130-n)을 교대로 반복하여 적층하여 형성한다.
N형 반도체층과 P형 반도체층이 교대로 적층되는 수는 2 페어(pair) 이상 500 페어로 교대로 적층하도록 한다.
이형 반도체 반복층(130)에서 N형 반도체층(130-1)은 N형 불순물이 주입된 GaN 계열, 예컨대 N형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 또한, P형 반도체층(130-2)은 P형 분순물이 주입된 GaN 계열, 예컨대 P형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 상기 N형 반도체층(130-1) 및 P형 반도체층(130-2)은 InxGa1-xN(0≤x≤1)막 또는 AlxGa1-xN(0≤x≤1)막일 수 도 있다.
또한, 이형 반도체 반복층(130)에서 N형 반도체층(130-1)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(130-2)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.
이형 반도체 반복층(130)을 구성하는 N형 반도체층(130-1)과 P형 반도체층(130-2)은 교대로 반복하여 적층되는 구조로 되어 있음에 따라 N형 반도체층과 P형 반도체층간의 접촉면에서의 커다란 전위장벽이 존재함에 따라 인접하는 반도체층간에 전류가 흐를 수 없게 되어 절연의 효과를 가져오게 된다.
즉, 발광셀(100-1 내지 100-n)과 전도성 기판(110)을 전기적으로 절연시키어 전도성 기판(110)을 통해 발생될 수 있는 누설전류를 이형 반도체 반복층(130)의 절연효과를 통해 효과적으로 방지한다.
아울러, 발광셀(100-1 내지 100-n)들이 이형 반도체 반복층(130)의 절연효과를 통해 서로 전기적으로 분리될 수 있게 된다.
이형 반도체 반복층(130)에서 N형 반도체층(130-1) 및 P형 반도체층(130-2)을 성장시키는 작업은 버퍼층(120)에서 AlN을 성장시키는 것보다 작업상 더 용이하다.
한편, 상기 복수개의 발광셀들(100-1 내지 100-n) 각각은 PN접합된 질화물 반도체층을 포함한다.
본 실시예에서, 상기 발광셀들 각각은 N형 반도체층(140)과, 상기 N형 반도체층(140) 상의 소정영역에 형성된 활성층(150)과, 상기 활성층(150) 상에 형성된 P형 반도체층(160)을 포함한다. 상기 N형 반도체층(140) 상부면의 적어도 일부가 노출된다. 상기 N형 반도체층(140) 및 P형 반도체층(160) 상에 오믹금속층(170, 175)이 형성될 수 있다. 또한, N형 반도체층(140) 또는 P형 반도체층(160) 상에 1x 1019~1 x 1022/cm3 농도의 고농도 N형 반도체 터널링층이나 세미메탈(semi-metal)층이 형성되고 그 위에 투명전극층(미도시)이 더 형성될 수도 있다.
N형 반도체층(140)은 N형 불순물이 주입된 GaN 계열, 예컨대 N형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 또한, P형 반도체층(160)은 P형 분순물이 주입된 GaN 계열, 예컨대 P형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다.
상기 N형 반도체층(140) 및 P형 반도체층(160)은 InxGa1-xN(0≤x≤1)막 또는 AlxGa1-xN(0≤x≤1)막일 수 도 있다.
상기 N형 반도체층(140)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(160)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.
활성층(150)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(150)을 이루는 물질의 종류에 따라 발광셀에서 방출되는 발광 파장이 결정된다. 상기 활성층(150)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.
상기 발광셀들은 금속배선들(180-1 내지 180-n-1)을 통해 직렬 연결된다. 본 실시예에서, 상기 금속배선들은 AC 파워 서플라이에 의해 구동될 수 있는 개수의 발광셀들(100-1 내지 100-n)이 직렬 연결된다. 즉, 발광소자에 인가되는 교류 구동전압/전류와 단일의 발광셀을 구동하기 위해 필요한 전압에 의해 직렬 연결될 발광셀들(100)의 개수가 한정된다. 예를 들어, 220V 교류 전압하에서 3.3V 구동용 발광셀들은 약 67 개가 직렬로 연결될 수 있다. 또한, 110V 교류 전압에서, 3.3V 구동용 발광셀들은 대략 34개가 직렬로 연결될 수 있다.
도 1에 도시된 바와 같이, n개의 발광셀들(100-1 내지 100-n)이 직렬 연결된 발광소자에 있어서, 제1 발광셀(100-1)의 N형 반도체층(140)과 제 2 발광셀(100-2)의 P형 반도체층(160)이 제 1 금속배선(180-1)을 통해 접속되고, 제2 발광셀(100-2)의 N형 반도체층(140)과 제3 발광셀(미도시)의 P형 반도체층(미도시)이 제2 금속 배선(180-2)을 통해 접속된다. 그리고, 제 n-2 발광셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광셀(100-n-1)의 P형 반도체층(160)이 제n-2 금속배선(180-n-2)을 통해 접속되고, 제n-1 발광셀(100-n-1)의 N형 반도체층(140)과 제n 발광셀(100-n)의 P형 반도체층(160)이 제n-1 금속배선(180-n-1)을 통해 접속된다.
상기 직렬연결된 발광셀들은, 국제공개번호 WO 2004/023568(Al)호에 개시된 바와 같이, LED 어레이를 구성한다. 한편, 상기 발광소자는 서로 역병렬로 연결된 두개의 LED 어레이들을 가지어, 교류전원하에서 조명용으로 사용될 수 있다. 상기 제1 발광셀(100-1)의 P형 반도체층(160) 및 제n 발광셀(100-n)의 N형 반도체층(140)에 각각 교류전원에 전기적으로 연결하기 위한 P형 패드 및 N형 패드(미도시)가 형성될 수 있다.
이와 달리, 상기 발광소자는 교류 전류를 정류하기 위해 다이오드들로 구성된 브리지 정류기를 포함할 수 있다. 브리지 정류기를 포함하는 발광소자의 회로도를 도 2에 나타내었다.
도 3을 참조하면, 발광셀들(41a, 41b, 41c, 41d, 41e, 41f)이 직렬연결된 LED 어레이(41)를 구성한다. 한편, 교류전원(45)과 LED 어레이(41) 사이에 다이오드들(D1, D2, D3, D4)을 포함하는 브리지 정류기가 배치된다. 상기 다이오드들 (D1, D2, D3, D4)은 상기 발광셀들과 동일한 공정에 의해 형성된다. 즉, 발광셀들로 브지지 정류기를 제작할 수 있다.
상기 LED 어레이(41)의 애노드 단자는 상기 다이오드들(D1, D2) 사이의 노드에 연결되고, 캐소드 단자는 다이오드들(D3, D4) 사이의 노드에 연결된다. 한편, 교류전원(45)의 단자는 다이오드들(D1, D2, D3, D4) 사이의 노드에 연결된다.
상기 교류전원(45)이 양의 위상을 갖는 경우, 브리지 정류기의 다이오드들(D1, D3)이 턴온되고, 다이오드들(D2, D4)이 턴오프된다. 따라서, 전류는 브리지 정류기의 다이오드(D1), 상기 LED 어레이(41) 및 브리지 정류기의 다이오드(D3)를 거쳐 교류전원으로 회귀된다.
한편, 상기 교류전원(45)이 음의 위상을 갖는 경우, 브리지 정류기의 다이오드들(D1, D3)이 턴오프되고, 다이오드들(D2, D4)이 턴온된다. 따라서, 전류는 브리지 정류기의 다이오드(D2), 상기 LED 어레이(41) 및 브리지 정류기의 다이오드(D4)를 거쳐 교류전원으로 회귀된다.
결과적으로, LED 어레이(41)에 브리지 정류기를 연결하므로써, 교류전원(45)을 사용하여 LED 어레이(41)를 계속적으로 구동시킬 수 있다.
본 실시예에 따르면, 하나의 LED 어레이를 교류전원에 전기적으로 연결하여 구동시킬 수 있어 LED 어레이의 사용효율을 높일 수 있다.
이하 복수개의 발광셀들을 갖는 발광소자의 제조방법을 설명한다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 발광소자의 제조방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 열전도성 기판(110) 상에 버퍼층(120)을 형성한다. 상기 열전도성 기판(110)은 AlN 또는 SiC 기판일 수 있다. 또한, 상기 SiC는 반절연 또는 N형일 수 있다.
일반적으로, SiC 단결정 기판은 N형 반도체의 특성을 갖는다. 이것은, SiC 기판 내에 함유된 질소(N)가 전자공여체(donor)로 작용하기 때문인 것으로 알려져 있다. 따라서, 전자수용체(acceptor), 예컨대 바나듐(Va)을 도우핑하여, 반절연 SiC 단결정을 성장시킬 수 있다. 한편, 바나듐을 도우핑하지 않으면서 반절연 SiC 결정을 성장시키는 방법이 US6,814,801호에 개시된 바 있다. 이러한 기술들을 사용하여 반절연 SiC 기판을 제공할 수 있다.
상기 버퍼층(120)은 발광셀을 형성하기 위한 반도체 성장 작업을 위해 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성된다. 상기 버퍼층(120)은 AlN 또는 반절연 GaN층일 수 있다. 상기 반절연 GaN층은 언도프트 GaN 또는 전자수용체(acceptor)가 도우핑된 GaN층일 수 있다. 상기 전자수용체는 알칼리금속, 알칼리토금속 또는 전이금속일 수 있으며, 특히 철(Fe) 또는 크롬(Cr)일 수 있다.
이때, 버퍼층(120)이 형성되는 두께는 발광셀을 형성하기 위한 반도체 성장 작업을 수행하기 위한 중간층의 기능을 수행할 정도이면 가능하므로, 절연성을 제공하기 위한 두께 정도 까지 형성시킬 필요는 없다.
도 5를 참조하면 상기 버퍼층(120)상에 이형 반도체 반복층(130)을 형성한다. 이형 반도체 반복층(130)은 N형 반도체층(130-1), P형 반도체층(130-2)을 교대로 반복하여 적층하여 다층(130-1 내지 130-n)의 이형 반도체 반복층(130)을 형성한다.
이형 반도체 반복층(130)은 동일한 공정챔버에서 연속적으로 형성될 수 있다. 이형 반도체 반복층(130)의 N형 반도체층(130-1) 및 P형 반도체층(130-2, 103- n)은 MOCVD, MBE 또는 HVPE 방법을 사용하여 형성될 수 있으며, 각각 다층으로 형성될 수 있다.
도 6을 참조하면, 이형 반도체 반복층(130) 상에 N형 반도체층(140), 활성층(150) 및 P형 반도체층(160)을 형성한다. 이들 반도체층들(140, 150, 160)은 동일한 공정챔버에서 연속적으로 형성될 수 있다. 상기의 N형 반도체층(140), 활성층(150) 및 P형 반도체층(160)은 MOCVD, MBE 또는 HVPE 방법을 사용하여 형성될 수 있으며, 각각 다층으로 형성될 수 있다. N형 반도체층(140) 또는 P형 반도체 층(160) 상에 1x 1019~1 x 1022/cm3 농도의 고농도 N형 반도체 터널링층이나 세미메탈층이 형성될 수 있으며, 그 위에 투명전극층(미도시)이 더 형성될 수도 있다.
도 7을 참조하면, 상기 P형 반도체층(160), 활성층(150) 및 N형 반도체층(140)을 패터닝하여 분리된 발광셀들(100-1 내지 100-n)을 형성한다. 상기 각 층들은 사진 및 식각기술을 사용하여 패터닝될 수 있다. 예컨대, 상기 P형 반도체층(160) 상에 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 사용하여 P형 반도체층(160), 활성층(150) 및 N형 반도체층(140)을 차례로 식각한다. 이에 따라, 분리된 발광셀들이 형성된다.
이때, 이형 반도체 반복층(130)을 식각하여 이형 반도체 반복층(130)의 일부가 드러나게 할 수 있다.
각 발광셀들(100-1 내지 100-n)간의 전기적인 절연 및 전도성 기판(110)을 통한 누설 전류를 방지하기 위해서는 이형 반도체 반복층(130-1 내지 130-n)의 N형 반도체층과 P형 반도체층을 위에서부터 2 페어 이상을 식각하여 이형 반도체 반복층(130)의 일부가 드러나게 하도록 한다.
이형 반도체 반복층(130)의 N형 반도체층과 P형 반도체층을 위에서부터 2 페어 이상을 식각하는 이유는 N형 반도체층과 P형 반도체층들의 적층수가 2페어 이상이면 절연 효과를 충분히 기대할 수 있기 때문이다.
이와 같이 이형 반도체 반복층(130)의 일부가 드러나게 하도록 식각을 수행함으로써 발광셀들(100-1 내지 100-n)은 전기적으로 서로 분리되어 진다.
도 8을 참조하면, 상기 분리된 발광셀들(100-1 내지 100-n)의 P형 반도체층(160) 및 활성층(150)을 패터닝하여 N형 반도체층(140) 상부면의 일부를 노출시킨다. 상기 패터닝 공정은 사진 및 식각공정을 사용하여 수행될 수 있다. 즉, 상기 분리된 발광셀들(100-1 내지 100-n)을 갖는 기판(110) 상에 포토레지스트 패턴을 형성하고, 이를 식각마스크로 사용하여 상기 P형 반도체층(160) 및 활성층(150)의 일부를 식각한다. 그 결과, 상기 P형 반도체층 및 활성층이 식각된 부분에 상기 N형 반도체층(140)이 노출된다.
상기 식각 공정은 습식 또는 건식 식각공정에 의해 수행될 수 있다. 상기 건식 식각공정은 플라즈마를 이용한 건식 식각공정일 수 있다.
도 9를 참조하면, 상기 P형 반도체층(160) 및 상기 N형 반도체층(140) 상에 각기 P형 오믹 금속층(170) 및 N형 오믹 금속층(175)을 형성한다.
상기 오믹 금속층들(170, 175)은 포토레지스트 패턴(미도시)을 사용하여 오믹 금속층들(170, 175)이 형성될 영역을 개방한 후, 금속 증착공정을 사용하여 형 성될 수 있다. 상기 P형 오믹 금속층(170)과 N형 오믹 금속층(175)은 동일 공정에 의해 형성될 수도 있고, 각각 별개의 공정에 의해 형성될 수도 있다. 상기의 오믹 금속층(170, 175)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나의 물질층으로 형성될 수 있다.
그 후, 인접한 발광셀의 N형 오믹 금속층들(175)과 P형 오믹 금속층들(170)을 금속 배선들(180-1 내지 180-n-1)로 연결한다. 상기 금속 배선들은 에어 브리지(air bridge) 공정 또는 스텝 커버(step-cover) 공정 등을 통해 형성될 수 있다.
상기 에어브리지(air bridge) 공정은 국제공개번호 WO 2004/023568(Al)호 에 개시되어 있으며, 이 공정에 대해 간단하게 설명한다. 우선, 상기 발광셀들 및 오믹 금속층들(170, 175)이 형성된 기판 상에 상기 오믹 금속층들(170, 175)을 노출시키는 개구부를 갖는 제1 포토레지스트 패턴을 형성한다. 그 후, 전자빔 증착(e-beam evaporation) 기술 등을 사용하여 금속물질층을 얇게 형성한다. 상기 금속물질층은 상기 개구부 및 제1 포토레지스트 패턴 상부 전면에 형성된다. 이어서, 연결하고자 하는 인접한 발광셀들 사이 영역들 및 상기 개구부들의 상기 금속물질층을 노출시키는 제2 포토레지스트 패턴을 형성한다. 그 후, 금 등을 도금기술을 사용하여 형성한 후, 솔벤트 등의 용액으로 제1 및 제2 포토레지스트 패턴들을 제거한다. 그 결과, 인접한 발광셀들을 연결하는 배선만 남고, 다른 금속물질층 및 포토레지스트 패턴들은 모두 제거된다.
한편, 스텝커버 공정은 발광셀들 및 오믹금속층을 갖는 기판 상에 절연층을 형성하는 것을 포함한다. 상기 절연층을 사진 및 식각 기술을 사용하여 패터닝하여 P형 반도체층 및 N형 반도체층 상부의 오믹 금속층들(170, 175)을 노출시키는 개구부를 형성한다. 이어서, 전자빔 증착기술 등을 사용하여 상기 개구부를 채우고 상기 절연층 상부를 덮는 금속층을 형성한다. 그 후, 상기 금속층을 사진 및 식각 기술을 사용하여 패터닝하여 서로 인접한 발광셀들을 연결하는 배선을 형성한다. 이러한, 스텝커버 공정은 다양한 변형예가 가능하다. 스텝커버 공정을 사용하면, 배선이 절연층에 의해 지지되므로 배선에 대한 신뢰성을 증가시킬 수 있다.
한편, 양끝단에 위치한 발광셀(100-1 및 100-n)에 교류전원에 접속하기 위한 P형 패드와 N형 패드를 형성한다.
도면들에서 상기 발광셀들이 일렬로 배열된 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로, 상기 발광셀들은 국제공개번호 WO 2004/023568(Al)호에 도시된 바와 같이, 평면상에 다양한 형태로 배열될 수 있다.
본 발명은 바람직한 실시예 및 많은 구체적인 변형 실시예를 참조하여 설명되었다. 그렇지만, 구체적으로 설명된 것과는 다른 많은 기타 실시예들이 또한 본 발명의 사상 및 범위 내에 들어간다는 것을 관련 분야의 당업자들은 이해할 것이다.
본 발명의 실시예들에 의하면, N형 반도체층과 P형 반도체층이 교대로 반복하여 다층으로 이루어진 이형 반도체 반복층에 의해 다수의 발광셀과 전도성 기판을 절연시킴으로써 전도성 기판을 통한 누설 전류를 차단할 수 있어 사파이어보다 열전도성이 뛰어난 재질의 기판을 사용할 수 있고, 이를 통해 발광소자의 열방출 성능을 개선할 수 있어 고전압 전류 전원하에서 최대 출력이 증가된 발광 소자를 제공할 수 있다.
또한, 이형 반도체 반복층을 형성한 다음 그 위에 발광셀을 형성하고, 이형 반도체 반복층의 일부가 노출되도록 식각함으로써 발광셀들을 서로 전기적으로 분리시켜 발광셀들 사이에 누설 전류가 발생하는 것을 효과적으로 차단할 수 있게 된다.
또한, 종래에 전도성 기판과 발광셀간에 개재되어 반도체의 성장을 위해 형성되던 AlN의 버퍼층을 통해 절연성을 제공하기 위해서 두께로 AlN의 버퍼층을 성장시켜야 했으나, 본 발명에 의하면 AlN의 버퍼층은 반도체의 성장을 위한 두께 정도로만 얇게 성장시키고, N형 반도체와 P형 반도체를 교대로 반복하여 절연성을 제공하고 있다.
한편, AlN의 버퍼층을 성장시키는 것보다 N형 반도체와 P형 반도체를 성장시키는 공정이 용이하고 성능면에서 우수하다. 이에 따라, 본 발명에 의하면 종래에 비하여 공정 속도 및 제조가격을 내릴 수 있다.

Claims (6)

  1. 사파이어 기판 보다 열전도율이 높은 열전도성 기판과,
    상기 열전도성 기판 상부에 위치하는 버퍼층과,
    상기 버퍼층의 상부에 위치하는 직렬 연결된 복수개의 발광셀들과,
    상기 버퍼층과 상기 발광셀들 사이에 개재되며 N형 반도체층과 P형 반도체층이 교대로 반복하여 적층되어 다층으로 이루어진 이형 반도체 반복층을 포함하는 이형 반도체 반복층을 갖는 발광소자.
  2. 청구항 1에 있어서,
    상기 이형 반도체 반복층은 패터닝을 통해 상기 이형 반도체 반복층의 일부가 노출되어, 그 일부 노출에 의해 상기 복수개의 발광셀들이 전기적으로 분리되어 형성되는 이형 반도체 반복층을 갖는 발광소자.
  3. 청구항 1에 있어서,
    상기 열전도성 기판은 반절연 또는 N형 SiC 기판인 이형 반도체 반복층을 갖는 발광소자.
  4. 청구항 1에 있어서,
    상기 발광셀들 각각은 N형 반도체층, 활성층 및 P형 반도체층을 포함하고,
    상기 발광셀들은 인접합 발광셀들의 N형 반도체층들과 P형 반도체층들이 금속배선들에 의해 각각 전기적으로 직렬 연결된 이형 반도체 반복층을 갖는 발광소자.
  5. 사파이어 기판 보다 열전도율이 높은 열전도성 기판을 준비하고,
    상기 열전도성 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상부에 N형 반도체층과 P형 반도체층을 교대로 반복 적층하여 다층의 이형 반도체 반복층을 형성하고,
    상기 이형 반도체 반복층 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하고,
    상기 N형 반도체층, 활성층 및 P형 반도체층을 패터닝하여 각각 N형 반도체층의 일부가 노출된 복수개의 발광셀들을 형성하고,
    상기 각 발광셀의 N형 반도체층과 그것에 인접한 발광셀의 P형 반도체층을 연결하여 상기 발광셀들을 직렬연결하는 금속배선들을 형성하는 것을 포함하는 이형 반도체 반복층을 갖는 발광소자의 제조방법.
  6. 청구항 5에 있어서,
    상기 이형 반도체 반복층 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성한 다음에, 상기 N형 반도체층, 활성층, P형 반도체층, 이형 반도체 반복층을 패터닝하여 상기 이형 반도체 반복층의 일부가 노출되게 하는 것을 더 포함하는 이형 반도체 반복층을 갖는 발광소자의 제조방법.
KR1020050057938A 2005-06-30 2005-06-30 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법 KR100599014B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057938A KR100599014B1 (ko) 2005-06-30 2005-06-30 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057938A KR100599014B1 (ko) 2005-06-30 2005-06-30 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100599014B1 true KR100599014B1 (ko) 2006-07-12

Family

ID=37183883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057938A KR100599014B1 (ko) 2005-06-30 2005-06-30 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100599014B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287538B1 (ko) * 2012-02-21 2013-07-19 주식회사 세미콘라이트 반도체 발광소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979002A (en) 1989-09-08 1990-12-18 University Of Colorado Foundation, Inc. Optical photodiode switch array with zener diode
US5027178A (en) 1989-08-03 1991-06-25 Northern Telecom Limited Electrically tunable interference filters and methods for their use
KR20010085947A (ko) * 1999-08-23 2001-09-07 이즈하라 요조 발광 사이리스터 및 자기 주사형 발광장치
JP2001308375A (ja) 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 発光素子および発光素子アレイ
JP2004228536A (ja) 2003-01-27 2004-08-12 Kyocera Corp Ｌｅｄアレイおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027178A (en) 1989-08-03 1991-06-25 Northern Telecom Limited Electrically tunable interference filters and methods for their use
US4979002A (en) 1989-09-08 1990-12-18 University Of Colorado Foundation, Inc. Optical photodiode switch array with zener diode
KR20010085947A (ko) * 1999-08-23 2001-09-07 이즈하라 요조 발광 사이리스터 및 자기 주사형 발광장치
JP2001308375A (ja) 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 発光素子および発光素子アレイ
JP2004228536A (ja) 2003-01-27 2004-08-12 Kyocera Corp Ｌｅｄアレイおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287538B1 (ko) * 2012-02-21 2013-07-19 주식회사 세미콘라이트 반도체 발광소자

Similar Documents

Publication Publication Date Title
KR100765240B1 (ko) 서로 다른 크기의 발광셀을 가지는 발광 다이오드 패키지및 이를 채용한 발광 소자
US7772601B2 (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
KR100599012B1 (ko) 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
KR101138944B1 (ko) 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및그것을 제조하는 방법
US7994523B2 (en) AC light emitting diode having improved transparent electrode structure
KR20060066870A (ko) 발광 소자
KR101138946B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는방법
KR100599014B1 (ko) 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법
KR101171331B1 (ko) 발광 소자
KR100683446B1 (ko) 요철 버퍼층을 갖는 발광소자 및 그 제조방법
KR101171325B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는방법
KR100599013B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그것을 제조하는방법
KR100620891B1 (ko) 발광소자 및 그 제조방법
KR100612592B1 (ko) 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
KR100892741B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR101221336B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101308129B1 (ko) 발광 소자 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 13