JPH0443683A - 発光素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、複数の発光素子が同一基板上に集積された発
光素子アレイに係り、特に光交換器等に用いて好適な発
光素子アレイに関する。

〔従来の技術〕

従来、発光ダイオード（ＬＥＤ）やレーザダイオード（
ＬＤ）を複数配列した発光素子アレイが知られている。

この発光素子アレイは光交換器等に通用されるものであ
る。

第４図は、−Ｆ記のような従来の発光素子アレイを説明
するための等価回路図である。なお、第４図には信号源
、スイッチおよび受光素子アレイが併記されている。

第４図において、信号源Ｔ１は一端を接地され、他端を
スイッチ８１１％　Ｓ　１２、Ｓ１３の一端に接続され
ている。スイッチＳｚ、Ｓ１□、Ｓ１３の他端はそれぞ
れ発光素子Ｄ１８、ＤＩ２、ＤＩ、のアノードに接続さ
れている。そして、発光素子り２３、Ｄ１□、Ｄ、のカ
ソードはそれぞれ接地されている。

同様にして、信号源Ｔ２はそれぞれスイッチＳ２１、Ｓ
２２、Ｓｚｉを介して発光素子Ｉ）ｘｉ、ＤＩ、Ｄ２３
に接続されており、信号源Ｔ３はそれぞれスイッチ５ｅ
ｌｌ、　Ｓ３□、Ｓ、３を介して発光素子Ｄ３１．Ｄ３
□、Ｄｆｆｆｆに接続されている。そして、各発光素子
Ｄ２　Ｉ””−Ｄ　：ｌ　３のカソードはそれぞれ接地
されている。

上記の構成において、各発光素子１’）ＩＩ〜Ｄ　ｆｆ
３は、それぞれスイッチ５ｚ＝Ｓ：＋：＋が制御信号に
よってオンまたはオフに設定されると、それに応じてオ
ン状態またはオフ状態となる。そして、発光素子り、、
−Ｄ、、はオン状態になると出力光を発生ずる。

一方、受光素子プレイは受光素子Ｐ、〜Ｐ、によって構
成されている。各受光素子Ｐ、〜Ｐ３は、さらに、図示
のように縦方向に配列された複数のホトトランジスタか
ら成っている。この場合、各ホトトランジスタのコレク
タは、それぞれ受信端子Ｒ１〜Ｒ３に接続されている。

例えば、受光素子Ｐ１中のホトトランジスタのコレクタ
は全で受信端子Ｒ，に接続されている。なお、各ホトト
ランジスタのエミッタは接地されている。

さて、発光素子アレイと受光素子アｌ／イとによって、
（３号源′「、〜Ｔ３の信号は受信端子Ｒ１〜Ｒ３ｔこ
適宜切り替えられて出力される。発光素子［）１．〜Ｉ
）、Ｊ中の任意の発光素子、例えば発光素子Ｄｌｌの出
力光は、適当な光学系を介し７て対応する受光素子（こ
の場合は、受光素子Ｐ、）にだけ入射する。任意の信号
源Ｔ１〜′Ｖ３の信号をそれぞれ受信端子Ｒ，−Ｒ，に
出力させるために、対応するスイッチ（Ｓｌ、〜Ｓ３３
の中の少なくとも１つ）がメンにさせられる。

なお、従来の発光素子アレイにおいてはスイッチＳＩｔ
〜Ｓ３３を同一基板上に形成することが困難であるため
に、それぞれの発光素子Ｄ　Ｉ　Ｉ〜Ｄ２３をワイヤボ
ンディング等の技術によって駆動回路（図示せず）に接
続している。

次に、第５図に従来の発光素子アレイを適用した光交換
器の構成例を示す。第５図において、第４図と同一物に
は同一符号が記載されている。図示のように、発光素子
アレイｌＯと受光素子アレイ１２との間にレンズ１１が
設置されている。このため、レンズ１１によって発光素
子り、〜Ｄ３：＋と受光素子Ｐ、〜Ｐ３とが光学的に結
合されている。

（発明が解決しようとする課題］ しかしながら、上記従来技術は同−基板上にスイッチを
形成することζこついて考慮がされておらず、発光素子
アレイの規模が大きくなるにつわて（発光素子の数が多
くなるにつれて〕外部に接続するためのワイヤの本数が
増加し、またワイヤに接続される駆動回路が複雑になっ
−（品価になるという問題点があった。さらに、ワイヤ
ポンディング用のバンドを設けるためのスペースを確保
する必要があり、発光素子アレイを小形化するごとが困
難であるという問題点があった。

本発明の目的は、−Ｆ記問題点を解消し、比較的少ない
外部への接続によって複数の発光素子を任意にオン／オ
フ制御できる発光素子アレイを提供することである。

〔課題を解決するための手段〕

上記従来技術の問題点を解決するために、本発明の発光
素子アレイは、発光のためのしきい電圧またはしきい電
流を外部から制御するための第１の端子と電流経路にな
る第２の端子および第３の端子とを有する複数の発光素
子が第１の方向およびこの第１の方向と交わる第２の方
向に２次元的に単一の基板上に配列されており、前記第
１の方向に配列されている前記発光素子の前記第２の端
子に接続されて変調信号を供給する信号線を備えている
発光素子アレイにおいて、前記第１の方向に配列されて
いる前記発光素子の前記第１の端子に接続されて外部か
ら電圧または電流の第１の電気信号を供給する第１の制
御線と、前記第２の方向に配列されている前記発光素子
の前記第３の端子に接続されて外部から電圧または電流
の第２の電気信号を供給する第２の制御線と、前記第１
の電気信号と前記第２の電気信号との組合せによって選
択的にオン／オフさせられる前記発光素子とを備え、前
記第２の電気信号によって、前記第２の方向に配列され
ている前記発光素子の任意の１列がオフさせられるよう
に構成する。

なお、好ましい実施態様によれば、前記第１の端子と前
記第１の制御線とは、電流または電圧の一方向性素子に
よって接続されるように構成される。

さらに、好ましい実施態様によれば、前記発光素子は発
光サイリスタである。

〔作用〕

第１の制御線は、第１の方向に配列されている複数の発
光素子のそれぞれの第１の端子に第１の電気信号を供給
する。一方、第２の制御線は、第２の方向に配列されて
いる複数の発光素子のそれぞれの第３の端子に第２の電
気信号を供給する。

前記第１の電気信号と前記第２の電気信号との組合せに
よって、任意の発光素子が発光可能になり、かつその発
光状態を保持することが可能になる。

２次元に配列された複数の発光素子のそれぞれの第２の
端−ｆ−ｔこは、信号源に接続された信号線からｉ　１
４１３号が（共給されている。このため、この変調１３
号に基づいて、ｎＪ記第１の電気信号と前記第２の電気
信号とによって選択された発光素子が、発光強度を変化
させながら発光する。

そして、第２の方向に配列されている複数の発光素子は
、第２の制御線によってまとめて接続されているので、
任意の第２の方向の１列の発光状態は第２の電気信号に
よって適宜リセントされ、オフにさせられる。

それによって、複数の発光素子の個々にオン／オフ制御
のための信号を供給する必要がなくなるので、制御線の
本数は比較的少なくて済むようになる。従って、制御線
が接続される駆動回路が簡略化されて安価になる。さら
に、同一基板上におりるワイヤボンディング用のバ・７
ドの数も減少して、発光素子アレイを小形化することが
可能になる。

〔実施例］ 第１図に本発明の発光素子アレイの一実施例である等価
回路を示す。なお、ここでは３×３の２次元状に発光サ
イリスタ（発光素子）が配列された発光素子アレイにつ
いて示しており、信号源を併記している。

第１図において、発光サイリスタＳ　ＩＩ〜５３ｆｆの
各アノード（第２の端子）は、それぞれ負荷抵抗ＲＬＩ
Ｉ〜Ｒ１ｌｆｆの一端に接続されている。また、各負荷
抵抗ＲＬＩＩ〜Ｒｔ２ｚの他端は、それぞれ信号ａ　’
ｒ　、〜′「、のいずれかｔこ接続されている。例えば
負荷抵抗ＲＬ、　、の他端は信号源Ｔ、に接続され、負
荷抵抗層、１の他端は信号＃Ｔ２に接続され、負荷抵抗
Ｒ１３，の他端は信号源Ｔ３に接続されている。なお、
信号ａＴ１〜′Ｆ、は、それぞれ負荷抵抗ＲＬ□〜Ｒ１
１，とグランドとの間に接続されており、変調信号を発
住している。

また、発光サイリスタＳ８、Ｓ□、Ｓ３１のカソード′
（第３の端子）はカソード制御線（第２の制御線）ＣＫ
１に接続され、発光サイリスタｓ＋２．ｓ１、Ｓ、２の
カソードはカソード制御線Ｃ１に接続され、発光サイリ
スタ３１３、ＳＺ、、３３３のカソードはカソード制御
線Ｃ１に接続されている。そして、発光サイリスタＳ　
ＩＩ〜Ｓ３３の各ゲート（第１の端子）は、それぞれゲ
ート分離用ダイオード（一方向性素子）Ｄ、〜Ｄ３．の
カソードに接続されるとともに、それぞれプルダウン抵
抗ＲＰＩＩ〜Ｒｒ□の一端に接続されている。

プルダウン抵抗ＲＦＩＩ−ＲＦ３３の他端は直流電源■
に接続されている。直流電源■はプルダウン抵抗Ｒ□、
〜Ｒ０，とグランドとの間に接続されており、所定の負
電圧を発生している。一方、ゲート分離用ダイオードＤ
０、Ｄ　Ｉ　２％　Ｄ　Ｉ３のアノードはゲート制御線
（第１の制ｍ線）ｃ６１に接続され、ゲート分離用ダイ
オードＩ）ｚ＋、Ｄｔｔｚ　Ｄｔ２のアノードはゲート
制御線ＣＧｔに接続され、ゲート分離用ダイオードＤ３
１、Ｄ、、、Ｄ、、のアノードはゲート制御線Ｃ１に接
続されている。

ここで、ゲート分離用ダイオードＤＩＩ％Ｄ３３は、オ
ン状態にある発光サイリスタのゲートをゲート制御線Ｃ
ＧＩ％ＣＧ３から電気的に切り離し、他の発光サイリス
タへの影響を除去する機能を有する。

すなわち、ゲート制？ｌ′ｌｌ線ＣＧＩ〜ＣＣＺがそれ
ぞれ各発光サイリスタＳｌｌ〜Ｓ３３のゲートに直に接
続されていると、オン状態にある発光サイリスタのゲー
トの電圧（はぼアノードの電圧と等しい）がゲート制御
線を介して他の発光サイリスタのオン電圧に影響を与え
てしまう。

次に、第２図に第１図の等価回路の一部分（破線枠の部
分）を半導体基板上に形成した場合の断面構造図を示す
、第２図において、半絶縁性基板１上には、順に、エピ
タキシャル成長によってＮ形半導体層２４、Ｐ形半導体
層２３、Ｎ形半導体層２２、Ｐ形半導体層２１が形成さ
れている。そして、ホトエツチングによって分離溝５０
が形成されている。

なお、負荷抵抗Ｒ１，２８、ＲＬ２□およびプルダウン
抵抗ＲＰ　ｚ　ｌ−ＲＰ　ｚ□は、実際には薄膜抵抗等
により対応する半導体上に構成されている。

発光サイリスタＳＺ＋、Ｓ２□においては、Ｐ形半導体
層２１がアノードになり、Ｐ形半導体１２３がゲートに
なり、Ｎ形半導体層２４がカソードになっている。また
、ゲート分離用ダイオードＩ）ｚ＋、Ｄｔｚにおいては
、ホトエツチングによってＰ形半導体層２１とＮ形半導
体層２２とが除去されており、Ｐ形半導体層２３がアノ
ードになり、Ｎ形半導体層２４がカソードになっている
。

次に、本実施例の発光素子アレイの動作を一例を挙げて
説明する。

任意の発光サイリスタ、例えば発光サイリスタＳ　１＋
がオフ状態からオン状態になるためには、次の３つの条
件を満足する必要がある。すなわち、（ａ）、発光サイ
リスタＳＺ＋のカソードとアノードとの間の電圧ｖ１１
Ａが、保持電圧■、い以上であること。

（ｂ）、発光サイリスタＳ　ｚ＋のカソードとゲートと
の間の電位差ＶＩＩＧが、オン電圧■。、４以上である
こと。

（ｃ）、全ての発光サイリスタＳ、〜Ｓ’Ｊ３のカソー
ドとアノードとの間の電圧■。が、降伏電圧■ｍＫ以下
であること。

そこで、条件（ａ）を満足するために、信号源Ｔ２の出
力電圧（変調信号）の最小値をＶ　ｒｈ、ｒｈとした場
合、第１番目のカソード制御線ｃＫ１の電圧■ｏ□はＶ
Ｔｓｉ、、ＶＳ。、以下に設定される。なお、本実施例
では、情報の書き込み許可電圧をＶいとした場合に、 ■に［−■１□ｎ　　ＶＳＵ３　　ＶＷの式で示される
電圧ＶＫＩに電圧Ｖ　ＣＫＩ　が設定される。

一方、既にオン状態にある発光サイリスタがオフ状態に
ならないようにする。このために、第２番目のカソード
制御線Ｃ１の電圧Ｖ　（Ｋ２　と、第３番目のカソード
制御線ＣＸ１の電圧Ｖ　ＣＫ：ｌとは、ＶｌｌＨ−Ｖｔ
ａ；ｎ　　Ｖｓｕｓ　　　Ｖ、の式で示される電圧■、
に設定される。なお、ここで■８は情報の書き込み禁止
電圧であり、■Ｎ＜Ｖ、の関係にある。

また、条件（ｂ）を満足するために、ゲート分離用ダイ
オードＩ）ｚ＋のＰＮ接合の拡散電位を■□。

とした場合、第２番目のゲート制御線ｃ６□の電圧ＶＣ
Ｇ□は、 ＶＧ）ｌ≧Ｖｃ＋ｃ＋　　＋　ＶＯＮ＋　Ｖａｒｙ≧Ｖ
ｖ−ｉ、　　Ｖｓｕｓ　　　Ｖｗ　　＋　ＶＯＮ＋　Ｖ
ａｉｒの式で示される電圧■。に設定される。

一方、発光サイリスタＳ２１以外の発光サイリスタＳｌ
ｌ〜Ｓ３３がオフ状態からオン状態に設定されないよう
にする。このために、第１番目のゲート制御線Ｃａｔの
電圧■０，１と、第３番目のゲート制御線Ｃ（、３の電
圧■６０．とは、 ＶＧＬ＜　Ｖｔ−ｔ、、Ｖｓｕｓ　　　Ｖｗ　＋　Ｖｏ
Ｎ＋　’Ｊａｒｔの式で示される電圧ＶＧＩ−に設定さ
れる。

さらに、条件（Ｃ）を満足するために、信号源Ｔ２の出
力電圧（変調信号）の最大値をＶ　ｔｎｍｘ、ｌ！：し
た場合、ＶＴＩＩＩＩＸＶＸ□〈■ＢＫになるように設
定する。

このようにして、発光サイリスタＳｚ＋はオフ状態から
オン状態に設定される。発光サイリスタＳ２１がオン状
態に設定された後に、全てのカソード制御線Ｃ１１ｌ〜
ＣＸ３の電圧ＶＣＫＩ〜Ｖ　ＣＨ２はＶＫＨに設定され
、かつ全てのゲート制御口線ＣＧＩ〜ＣＧ３はＶＧＬに
設定される。このことにより、発光サイリスタ３２Ｈの
オン状態が保持される。

なお、別の発光サイリスタをオン状態に設定する場合に
は、同様にしてゲート制御線Ｃｒ、　ｒ〜ＣＧ２および
カソード制御線Ｃｌ１ｌ〜Ｃ０の電圧がそれぞれ制御さ
れる。また、第ｎ列の発光サイリスタ、例えば第１列の
発光サイリスタＳ０、ＳＺ＋、Ｓ３１を一斉にオフ状態
に設定するために、カソード制御線Ｃ□の電圧■。、が
ＶＴＩＩｍＸ　　ＶＳＵＳ以上の電圧に設定される。

さらに、上記の各パラメータの一例を以下に示す、すな
わち、 信号源Ｔ、−Ｔ、の電圧 ＶＴニー１＜Ｖｔ　＜１　　（Ｖ、） オン電圧■。Ｎ：１　　（ｖ） ＰＮ接合（７）拡散電位Ｖｄ１ｔ　　：　１　　（Ｖ）
保持電圧Ｖｓｕｓ　　：　１　　（Ｖ）書き込み許可電
圧■。：３　　（Ｖ） 書き込み禁止電圧ＶＮ　　：０．５　　（Ｖ）降伏電圧
■□：１０　　（Ｖ） である場合には、各操作時の各制御線Ｃ（、１〜ＣＧＩ
、ＣＫｔ〜ＣＫ３に供給される電圧は次に示す表１のよ
うになる。

表１ なお、上記の場合に条件（Ｃ）は満足している。

次に、第１図および第２図の発光素子アレイを適用した
光交換器の構成例を第３図に示す。第３図においては、
発光素子アレイ１０′と受光素子アレイ１２との間にレ
ンズ１１が設けられ、これらによって光交換器が構成さ
れている。なお、レンズ１１と受光素子アレイ１２は第
５図に示したものと同一物である。

本実施例の発光素子アレイ１０′を光交換器に適用する
場合には、適当な光学系（レンズ１１）を介して、第１
列の発光サイリスタ３１１％　Ｓ　２１、Ｓ□１からの
出力光を同し受光素子Ｐ、で受光する。

また、第２列の発光サイリスタＳ　１２、Ｓ２□、Ｓｒ
ｔからの出力光を同し受光素子１）２で受光し、第３列
の発光サイリスタＳｌｌ、ｓｚｉ、Ｓ　３１からの出力
光を同し受光素子Ｐ３で受光する。

なお、上記の実施例では発光素子が３×３個に配列され
た発光素子アレイについて説明したが、より大きな規模
の発光素子アレイを構成することは設計上の問題である
。上記の実施例の場合には、制御線の本数は従来技術の
場合の各スイッチに対応した本数よりも少なくて済み、
しかも発光素子アレイの規模が大きくなるにつれて、こ
の本数の差は大きくなる。

さらに、上記の実施例では発光素子として発光サイリス
タを用いた場合について説明したが、発光サイリスタは
発光ダイオード等と別のスイッチ素子とを組合せたもの
に置き換えてもよい。

なお、本発明の発光素子アレイは、光交換器にばかりで
なく、表示装置や光プリンタ用光源等にも適用できる。

〔発明の効果〕

本発明によれば、以上説明したように構成されているの
で、比較的少ない外部への接続によって複数の発光素子
を任意にオン／オフ制御できる発光素子アレイを提供す
ることができる。

【図面の簡単な説明】

第１図は本発明の発光素子アレイの一実施例を示す等価
回路図、第２図は第１図の等価回路を半導体基板上に形
成した場合の構成例を示す断面構造図、第３図は第１図
および第２図の発光素子アレイを適用した光交換器の構
成例を示す図、第４図は従来の発光素子アレイを説明す
るための等価回路図、第５図は従来の発光素子アレイを
適用した光交換器の構成例を示す図である。 なお、図面に用いられた符号において、Ｓ、〜Ｓ　ｆｆ
３−””−’−”−”−発光サイリスタ（発光素子） ＲＬＩＩ〜ＲＬ　３３　””−’−”−・−負荷抵抗Ｔ
　　””’　Ｔ　３　　’−”−”’−”−”−”−信
号源ＣＧＩ〜ｃｃ３−−ｍ＝・−一−−−−−−−−−
−ゲートｆｆ１ｌＪ　？卸線（第１の制御線） ＣＫ、　％　ＣＫ３−一−−−−−−・−カソード制御
線（第２の制御線） Ｄｌ、〜Ｄ　３３’−”’−’−”’−ゲート分離用ダ
イオード （一方向性素子） である。

Claims (1)

1. 【特許請求の範囲】 １、発光のためのしきい電圧またはしきい電流を外部か
   ら制御するための第１の端子と電流経路になる第２の端
   子および第３の端子とを有する複数の発光素子が、第１
   の方向およびこの第１の方向と交わる第２の方向に２次
   元的に単一の基板上に配列されており、 前記第１の方向に配列されている前記発光素子の前記第
   ２の端子に接続されて変調信号を供給する信号線を備え
   ている発光素子アレイにおいて、前記第１の方向に配列
   されている前記発光素子の前記第１の端子に接続されて
   外部から電圧または電流の第１の電気信号を供給する第
   １の制御線と、 前記第２の方向に配列されている前記発光素子の前記第
   ３の端子に接続されて外部から電圧または電流の第２の
   電気信号を供給する第２の制御線と、 前記第１の電気信号と前記第２の電気信号との組合せに
   よって選択的にオン／オフさせられる前記発光素子とを
   備え、 前記第２の電気信号によって、前記第２の方向に配列さ
   れている前記発光素子の任意の１列がオフさせられるよ
   うに構成されたこと を特徴とする発光素子アレイ。 ２、請求項１に記載の発光素子アレイにおいて、前記第
   １の端子と前記第１の制御線とは、電流または電圧の一
   方向性素子によって接続されるように構成されたこと を特徴とする発光素子アレイ。 ３、請求項１または請求項２に記載の発光素子アレイに
   おいて、 前記発光素子は発光サイリスタであること を特徴とする発光素子アレイ。