JP2011155219A - 発光サイリスタ、プリントヘッド及び画像形成装置 - Google Patents

発光サイリスタ、プリントヘッド及び画像形成装置 Download PDF

Info

Publication number
JP2011155219A
JP2011155219A JP2010017221A JP2010017221A JP2011155219A JP 2011155219 A JP2011155219 A JP 2011155219A JP 2010017221 A JP2010017221 A JP 2010017221A JP 2010017221 A JP2010017221 A JP 2010017221A JP 2011155219 A JP2011155219 A JP 2011155219A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
type
multilayer reflective
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010017221A
Other languages
English (en)
Inventor
Hideki Fukunaga
秀樹 福永
Akira Sakamoto
朗 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2010017221A priority Critical patent/JP2011155219A/ja
Publication of JP2011155219A publication Critical patent/JP2011155219A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Facsimile Heads (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

【課題】モアレを生じることなく、従来よりも高出力な発光装置、プリントヘッド及び画像形成装置を提供する。
【解決手段】ｐ型基板１００上に、順次、第１半導体層としてｐ型アノード層１０２、第２半導体層としてｎ型ゲート層１０４、ノンドープ半導体層１０５、第３半導体層としてｐ型ゲート層１０６、第４半導体層としてｎ型カソード層１０８が形成され、さらにカソード電極１１０とゲート電極１１２が形成される。第１半導体層と、第３半導体層及び／又は第４半導体層を多層反射層（ＤＢＲ）として発光効率を高めるとともに、レンズ通過後の干渉によるモアレを防止する。
【選択図】図１

Description

本発明は、発光サイリスタ、プリントヘッド及び画像形成装置に関する。
電子写真方式を採用したプリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に静電潜像を形成し、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着させる。静電潜像を形成するための記録手段として、最近では、発光素子としての発光ダイオード（ＬＥＤ）を主走査方向に複数配置してなる、ＬＥＤプリントヘッドが採用される場合が多い。
図１３に、従来のＬＥＤプリントヘッドに発光素子として用いられる発光サイリスタの構成を示す。基板２００上に、第１の半導体層２０２、第２の半導体層２０４、第３の半導体層２０６、第４の半導体層２０８が順次形成される。第１の半導体層２０２は、例えばｐ型でありアノード層として機能する。第２の半導体層２０４は、例えばｎ型でありゲート層として機能する。第３の半導体層２０６は、例えばｐ型でありゲート層として機能する。第４の半導体層２０８は、例えばｎ型でありカソード層として機能する。第４の半導体層２０８にはコンタクト層を介してカソード電極２１０が形成され、第３の半導体２０６にはゲート電極２１２が形成される。基板２００には図示しないがアノード電極が接続される。
一方、下記の特許文献１には、半導体レーザではあるが、高出力化や集積化が可能な垂直共振器型の面発光半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）を用い、駆動回路とＶＣＳＥＬとを結ぶワイヤボンディングを不要にした自己走査部を組み合わせた、自己走査型面発光レーザアレイが開示されている。
さらに、特許文献２にも、垂直共振器型の面発光レーザが開示されている。図１４に、この文献に開示された面発光レーザの構成を示す。ｎ型半導体基板３１１上に、ｎ型多層反射膜３１２、ｎ型クラッド層３１３、活性層３１４、ｐ型クラッド層３１５、ｐ型多層反射膜層３１６が順次形成され、さらにｎ型クラッド層３１３上に高抵抗層３１９、高濃度ドープ半導体層３１８が形成されて面発光レーザが構成される。素子上部の多層反射膜３１６を埋め込み構造としているので、単一横モードの安定化が図れるとしている。特許文献３乃至５にも、同様の面発光レーザが開示されている。
特開２００１−１８９５２６号公報 特開平７−３０２０５号公報 特開平４−３３３２９０号公報 特開平５−２９１６９８号公報 特開平６−１４０７２１号公報
面発光レーザを光源としてプリントヘッドに用いると、１つの面発光レーザから射出された光が光学系であるロッドレンズアレイの複数の開口部を通過した後に結像された場合、干渉によってモアレを生じる。従って、小ビームが得られず、また面発光レーザアレイとロッドレンズアレイの位置関係が異なることによりビーム径が不均一になる問題がある。
発光素子としてＬＥＤを用いる場合には上記の問題は生じないが、高出力化が困難である。
本発明は、モアレを生じることなく、従来よりも高出力な発光サイリスタ、プリントヘッド及び画像形成装置を提供することを目的とする。
請求項１記載の発明は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍であることを特徴とする発光サイリスタである。
請求項２記載の発明は、前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項１記載の発光サイリスタである。
請求項３記載の発明は、前記第３半導体層及び／又は前記第４半導体層の多層反射層の層数は、前記第１半導体層の多層反射層の層数よりも小さいことを特徴とする請求項１記載の発光サイリスタである。
請求項４記載の発明は、前記第３半導体層が多層反射層であるとともに、前記第４半導体層の一部が多層反射層であることを特徴とする請求項１記載の発光サイリスタである。
請求項５記載の発明は、前記第３半導体層と前記第４半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項１記載の発光サイリスタである。
請求項６記載の発明は、前記第２半導体層と前記第３半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項１記載の発光サイリスタである。
請求項７記載の発明は、前記第２半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第３半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項６記載の発光サイリスタである。
請求項８記載の発明は、複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
請求項９記載の発明は、像保持体を帯電する耐電手段と、複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
請求項１記載の発明によれば、ランダムな位相の光を射出してモアレの発生が防止されるとともに、従来の発光サイリスタに比べて発光効率が高まる。
請求項２記載の発明によれば、共振により発光効率が高まる。
請求項３記載の発明によれば、基板と反対側から光を取り出すことが容易化される。
請求項４記載の発明によれば、反射効率が高まり発光効率が高まる。
請求項５記載の発明によれば、第３半導体層とゲート電極とのオーミックコンタクトが容易化される。
請求項６記載の発明によれば、ｐｎ接合の場合と比べて小数キャリアの再結合が抑制される。
請求項７記載の発明によれば、ホモ接合の場合と比べて電流閉じ込め効果が高まり発光効率が高まる。
請求項８記載の発明によれば、発光素子からの光で露光した場合のプリント品質が向上する。
請求項９記載の発明によれば、発光素子からの光で露光した場合の画像品質が向上する。
第１実施形態における発光サイリスタの構成図である。 ＤＢＲのタイプを示す説明図である。 第１実施形態の発光強度を示すスペクトル図である。 従来装置の発光強度を示すスペクトル図である。 第１実施形態における変形例の構成図である。 変形例の発光強度を示すスペクトル図である。 第２実施形態における発光サイリスタの構成図である。 第２実施形態における変形例の構成図である。 第３実施形態における発光サイリスタの構成図である。 発光チップの平面図である。 プリントヘッドの構成図である。 画像形成装置の構成図である。 従来の構成図である。 従来の構成図である。
以下、図面に基づき本発明の実施形態について説明する。
１．基本構成
本実施形態の基本構成は、図１３に示された発光サイリスタに、垂直共振器を組み合わせたものである。すなわち、発光サイリスタは、基板上に第１導電型の第１半導体層、第２導電型の第２半導体層、第１導電型の第３半導体層、第２導電型の第４半導体層を順次形成し、基板及び第４半導体層に駆動電流を供給するための２つの電極を接続するとともに、第３半導体層にゲート電極を接続して構成されるが、本実施形態では、第１半導体層を多層反射層（下部多層反射層）とするとともに、第３半導体層及び／又は第４半導体層を多層反射層（上部多層反射層）とする。但し、上部多層反射層の層数は下部多層反射層の層数よりも小さくする。その理由は、発光層から射出した光は図における上方から取り出すため、上部ＤＢＲの層数を下部ＤＢＲの層数よりも小さくして上部ＤＢＲの反射率を相対的に小さくするためである。また、下部多層反射層と上部多層反射層の間の半導体層の厚さは、共振させるために発光波長の自然数倍とする。
上部多層反射層は、上記のように第３半導体層及び／又は第４半導体層に形成し得る。従って、以下では、
（１）第１半導体層と第４半導体層に多層反射層を形成する場合（第１実施形態）
（２）第１半導体層と第３半導体層に多層反射層を形成する場合（第２実施形態）
（３）第１半導体層と第３半導体層と第４半導体層に多層反射層を形成する場合（第３実施形態）
に分けて、順次説明する。
２．第１実施形態
２．１ 基本構成
図１に、第１実施形態における発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層の分布ブラッグ反射層（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｒｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）で構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。なお、以下で波長を基準として半導体層の厚さを規定した場合、発光波長の半導体媒質中における波長（＝λ０／ｎ：λ０は真空中の波長、ｎは半導体媒質の屈折率）を基準としている。
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λと同一である。
ｎ型ゲート層１０４上に、非ドープ（ノンドープ）半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ｐ型ゲート層１０６の厚さは、発光波長λの３／２である。
ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６で垂直キャビティを構成し、その厚さは、λ＋１／２λ＋３／２λ＝３λである。
ｐ型ゲート層１０６上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、多層反射層の分布ブラッグ反射層（ＤＢＲ）で構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してｐ型ゲート層１０６を露出させ、ｐ型ゲート層１０６上にゲート電極１１２が形成される。
ｐ型アノード層１０２、ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６、ｎ型カソード層１０８は、ＭＯＣＶＤ法を用いて形成され、カソード電極１１０やゲート電極１１２は蒸着法で形成される。
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
プリントヘッドにおいては、複数の発光サイリスタが並列接続されて発光素子アレイを構成する。発光サイリスタのアノード電極には基準電位Ｖｓｕｂが供給される。発光サイリスタのカソード電極１１０には点灯信号が供給される。また、発光サイリスタのゲート電極１１２には転送信号が供給される。
図２に、ｐ型アノード層（下部ＤＢＲ）１０２、ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６からなる厚さ３λのキャビティ部、ｎ型カソード層（上部ＤＢＲ）１０８を抜き出して示す。図２（ａ）は、下部ＤＢＲが下から（基板側から）順に、屈折率小、大、小、大（実際には下部ＤＢＲはペア１０層から構成されるが、説明の都合上省略してペア２層とする）と積層され、上部ＤＢＲが下から（基板側から）順に、屈折率大、小、大、小（実際には上部ＤＢＲはペア５層から構成されるが、説明の都合上、省略してペア２層とする）と積層されるタイプであり、キャビティ部を挟む下部ＤＢＲ及び上部ＤＢＲの境界層がともに屈折率大となるタイプである。キャビティ部の各層の厚さは、既述したようにｎ型ゲート層１０４がλ、ノンドープ半導体層１０５が１／２λ、ｐ型ゲート層１０６が３／２λである。この場合、発光層から射出した光は下部ＤＢＲ及び上部ＤＢＲで反射されて共振し、下部ＤＢＲ及び上部ＤＢＲとの境界において共振波の位相は節となる。
また、図２（ｂ）は、下部ＤＢＲが下から（基板側から）順に、屈折率大、小、大、小
と積層され、上部ＤＢＲが下から（基板側から）順に、屈折率小、大、小、大と積層されるタイプであり、キャビティ部を挟む下部ＤＢＲ及び上部ＤＢＲの境界層がともに屈折率小となるタイプである。この場合、発光層から射出した光は下部ＤＢＲ及び上部ＤＢＲで反射されて共振し、下部ＤＢＲ及び上部ＤＢＲとの境界において共振波の位相は腹となる。キャビティ部の各層の厚さは、例えばｎ型ゲート層１０４が５／４λ、ノンドープ半導体層１０５が１／２λ、ｐ型ゲート層１０６が５／４λ等である。上記（ａ）、（ｂ）のいずれのタイプも用い得る。
このように微小共振器を備えた発光サイリスタでは、面発光レーザと異なり、ランダムな位相の光が射出されるため、ロッドレンズアレイを通過した光は結像面で干渉することはなく、モアレも生じない。また、共振器効果による自然放出が強まり、高い出力が得られるとともに指向性も高まることから、ロッドレンズアレイへの入射光量の効率が高まり、結果的に高出力が得られる。
図３に、第１実施形態の発光サイリスタの発光強度を示す。図において、横軸は発光波長（μｍ）であり、縦軸は光強度（任意単位）である。また、図において、符号ａは伝播スペクトルを示し、符号ｂは発光スペクトルを示す。
一方、図４に、比較のために図１３に示す従来構造の発光サイリスタの発光強度を示す。図において、符号ａは伝播スペクトル、符号ｂは発光スペクトルを示す。図３と図４とを比較すると、第１実施形態の発光強度の方が大きく、従来構造の積分強度を１００％とすると、第１実施形態の発光サイリスタでは積分強度１５６％が得られる。また、従来構造の半値幅が２９ｎｍであるのに対し、第１実施形態の半値幅は１３ｎｍであり、シャープな光が得られる。
２．２ 変形例
図１の発光サイリスタは、キャビティ部の組成が全てＡｌ０．１２８Ｇａ０．８７２Ａｓのホモ接合であるが、キャビティ部をダブルへテロ接合として電流を閉じ込める構造にしてもよい。
図５に、この場合の発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、図１と同様にＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層は、Ａｌ０．２３５Ｇａ０．７６５Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λと同一である。
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、Ａｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、Ａｌ０．２３５Ｇａ０．７６５Ａｓで構成される。ｐ型ゲート層１０６の厚さは、発光波長λの３／２である。
ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６で垂直キャビティを構成し、その厚さは、λ＋１／２λ＋３／２λ＝３λである。また、ｎ型ゲート層１０４とノンドープ半導体層１０５とｐ型ゲート層１０６は互いに組成比が異なり、ダブルヘテロ構造をなす。
ｐ型ゲート層１０６上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、図１と同様にＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してｐ型ゲート層１０６を露出させ、ｐ型ゲート層１０６上にゲート電極１１２が形成される。
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
図６に、変形例の発光サイリスタの発光強度を示す。図において、横軸は発光波長（μｍ）であり、縦軸は光強度（任意単位）である。また、図において、符号ａは伝播スペクトルを示し、符号ｂは発光スペクトルを示す。図６と図４とを比較すると、変形例の発光強度の方が大きく、従来構造の積分強度を１００％とすると、変形例の発光サイリスタでは積分強度２２０％が得られる。また、従来構造の半値幅が２９ｎｍであるのに対し、変形例の半値幅は１２ｎｍであり、シャープな光が得られる。
３．第２実施形態
３．１ 基本構成
図７に、第２実施形態における発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λの１／２である。
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｎ型ゲート層１０４及びノンドープ半導体層１０５で垂直キャビティを構成し、その厚さは、１／２λ＋１／２λ＝λである。
ｐ型ゲート層１０６上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓで構成される。
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してｐ型ゲート層１０６を露出させ、ｐ型ゲート層１０６上にゲート電極１１２が形成される。
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
第１実施形態では、第４半導体層であるｎ型カソード層１０８をＤＢＲとしているが、本実施形態では、第３半導体層であるｐ型ゲート層１０６をＤＢＲとしている。垂直キャビティ内にゲート層を設けると、ゲート層の厚さが薄いことに起因して、ゲートで制御できない基板電流が流れてしまうパンチスルーが生じるおそれがある。本実施形態では、ｐ型ゲート層をＤＢＲ化することでゲート層の厚さを確保するとともにキャビティ効果を高める。
３．２ 変形例
図７の発光サイリスタは、ＤＢＲ化されたｐ型ゲート層１０６上にゲート電極１１２が形成されており、ｐ型ゲート層１０６の最上層であってゲート電極１１２との界面の層の組成が相対的に高いＡｌ組成比を有する場合、ゲート電極１１２とのオーミックコンタクトを得ることが比較的困難である。一方、第１実施形態では、ｐ型ゲート層１０６はＤＢＲではなく単層構造であるため、オーミックコンタクトをとるのが比較的容易である。そこで、ゲート電極１１２が形成されるゲート層が単層構造ではなくＤＢＲ化されている場合には、ＤＢＲ化されたｐ型ゲート層１０６上にゲートコンタクト層を形成すればよい。ゲートコンタクト層は、オーミックコンタクトを得ることが主要な目的であるため単層構造とするのが好適である。
図８に、この場合の発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層１０４は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λの１／２である。
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｎ型ゲート層１０４及びノンドープ半導体層１０５で垂直キャビティを構成し、その厚さは、１／２λ＋１／２λ＝λである。
ｐ型ゲート層１０６上に、単層構造のゲートコンタクト層１０７が形成される。そして、ゲートコンタクト層１０７上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓで構成される。
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してゲートコンタクト層１０７を露出させ、ゲートコンタクト層１０７上にゲート電極１１２が形成される。
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
４．第３実施形態
４．１ 基本構成
図９に、第３実施形態における発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層１０４は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λの１／２である。
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
ｎ型ゲート層１０４及びノンドープ半導体層１０５で垂直キャビティを構成し、その厚さは、１／２λ＋１／２λ＝λである。
ｐ型ゲート層１０６上に、ゲートコンタクト層１０７が形成される。そして、ゲートコンタクト層１０７上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成されるが、ｎ型カソード層１０８の一部、すなわちゲートコンタクト層１０７との界面側においてＤＢＲ１０８ａとする。ｎ型カソード層１０８は、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓで構成され、その一部のＤＢＲ１０８ａは、第１実施形態と同様にＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長
λの１／４である。
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してゲートコンタクト層１０７を露出させ、ゲートコンタクト層１０７上にゲート電極１１２が形成される。
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
図７や図８に示す第２実施形態では、ｐ型ゲート層１０６をＤＢＲ化しているが、ｐ型ゲート層１０６のみのＤＢＲ化では十分な反射率が得られない場合には、このようにｎ型カソード層１０８の一部をＤＢＲ化することでキャビティ効果が高まる。
４．２ 変形例
図９の発光サイリスタではｎ型カソード層１０８の一部をＤＢＲ化しているが、ｎ型カソード層１０８の全てをＤＢＲ化してもよい。この場合、図９において、ｎ型カソード層１０８の全てがＤＢＲ１０８ａとなる。これにより、一層キャビティ効果が高まる。
５．プリントヘッドの基本構成
図１０に、画像形成装置のプリントヘッドに搭載される回路基板６２及び発光部６３の平面図を示す。発光部６３は、回路基板６２上に、発光チップＣ１〜Ｃ６０を主走査方向に二列に対向させて千鳥状に配置される。信号発生回路９０は、回路基板上６２の所定位置に設けられ、発光部６３に対して各種駆動信号を供給する。発光部６３は、図１〜図９のいずれかに示された発光サイリスタを複数個並列に接続して構成される。
図１１に、回路基板６２を備えるプリントヘッド１４の構成例を示す。プリントヘッド１４は、ハウジング６１、発光部６３を有する回路基板６２、発光部６３から射出された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４を備える。ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面が一致するように設定される。ロッドレンズアレイ６４は、感光体ドラム１２の軸方向である主走査方向に沿って配置される。発光素子として面発光レーザを用いた場合、既述したようにロッドレンズアレイ６４の複数の開口部を通過して結像された場合に干渉によりモアレを生じることとなるが、本実施形態の発光サイリスタはランダムな位相の光が射出されるため、ロッドレンズアレイの通過した光は結像面でも干渉することがなく、モアレの発生が防止される。
６．画像形成装置の基本構成
図１２に、本実施形態のプリントヘッド１４を備える画像形成装置１の構成例を示す。画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、パーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信した画像データに対して予め定められた画像処理を施す画像処理部４０を備える。
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備える。画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ静電潜像を形成してトナー像を保持する感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電器１３、帯電器１３により帯電された感光体ドラム１２を露光する、図１４に示すプリントヘッド１４、プリントヘッド１４により得られた静電潜像を現像する現像器１５を備える。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれイエロー、マゼンタ、シアン、黒のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録用紙に多重転写するために、記録用紙を搬送する用紙搬送ベルト２１、用紙搬送ベルトを駆動する駆動ロール２２、感光体ドラム１２のトナー像を記録用紙に転写する転写ロール２３、記録用紙にトナー像を定着する定着器２４を備える。
画像形成プロセス部１０は、画像出力制御部３０から供給される各種制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ２や画像読取装置３から受信した画像データは、画像処理部４０により画像処理が施され、画像形成ユニット１１に供給される。例えば、画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて点灯するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒色画像に関する静電潜像が形成される。感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒色のトナー像が形成される。他の画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃについても同様である。
画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４により熱及び圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
以上、本発明の実施形態について説明したが、本発明はこれらに限定されるものではなく、他の変形例も可能である。
例えば、第１実施形態では垂直キャビティとしてのｎ型ゲート層１０４＋ノンドープ半導体層１０５＋ｐ型ゲート層１０６の厚さを３λとし、第２実施形態及び第３実施形態では垂直キャビティとしてのｎ型ゲート層１０４＋ノンドープ半導体層１０５の厚さをλとしているが、垂直キャビティの厚さは発光波長λの自然数倍であればよいので、垂直キャビティの厚さをｍλ（ｍは自然数）としてもよい。
また、本実施形態ではｐ型基板上に形成されたｐｎｐｎ構造の発光サイリスタを例にとり説明したが、ｎ型基板上に形成されたｎｐｎｐ構造の発光サイリスタでも同様に適用し得る。この場合、第１半導体層であるｎ型半導体層を多層反射層にするとともに、第３半導体層であるｎ型半導体層及び／又は第４半導体層であるｐ型半導体層を多層反射層にすればよい。要約すると、第１導電型の基板上に、順次、第１導電型の第１半導体層、第２導電型の第２半導体層、第１導電型の第３半導体層、第２導電型の第４半導体層を備えた発光サイリスタにおいて、第１半導体層を多層反射層にするとともに、第３半導体層及び／又は第４半導体層を多層反射層にすればよい。なお、本実施形態において、ある層上に別の層が形成されるという場合、ある層上に別の層が直接形成される場合に限られず、ある層上に他の層（例えばバッファ層やコンタクト層）を介して別の層が形成される場合も含まれる。
１ 画像形成装置、１０ 画像形成プロセス部、１１ 画像形成ユニット、１２ 感光体ドラム、１４ プリントヘッド、３０ 画像出力制御部、４０ 画像処理部、６２ 回路基板、６３ 発光部、６４ ロッドレンズアレイ、１００ 基板、１０２ ｐ型アノード層（第１半導体層）、１０４ ｎ型ゲート層（第２半導体層）、１０６ ｐ型ゲート層（第３半導体層）、１０８ ｎ型カソード層、１１０ カソード電極、１１２ ゲート電極。

Claims (9)

  1. 第１導電型基板と、
    前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、
    前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、
    前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、
    前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層と、
    を備え、
    前記第１半導体層は多層反射層で構成され、
    前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、
    前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である
    ことを特徴とする発光サイリスタ。
  2. 前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項１記載の発光サイリスタ。
  3. 前記第３半導体層及び／又は前記第４半導体層の多層反射層の層数は、前記第１半導体層の多層反射層の層数よりも小さいことを特徴とする請求項１記載の発光サイリスタ。
  4. 前記第３半導体層が多層反射層であるとともに、前記第４半導体層の一部が多層反射層であることを特徴とする請求項１記載の発光サイリスタ。
  5. 前記第３半導体層と前記第４半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項１記載の発光サイリスタ。
  6. 前記第２半導体層と前記第３半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項１記載の発光サイリスタ。
  7. 前記第２半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第３半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項６記載の発光サイリスタ。
  8. 複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
    前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
    を備えることを特徴とするプリントヘッド。
  9. 像保持体を帯電する耐電手段と、
    複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
    前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
    前記像保持体に形成された静電潜像を現像する現像手段と、
    前記像保持体に現像された画像を被転写体に転写する転写手段と、
    を備えることを特徴とする画像形成装置。
JP2010017221A 2010-01-28 2010-01-28 発光サイリスタ、プリントヘッド及び画像形成装置 Pending JP2011155219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010017221A JP2011155219A (ja) 2010-01-28 2010-01-28 発光サイリスタ、プリントヘッド及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010017221A JP2011155219A (ja) 2010-01-28 2010-01-28 発光サイリスタ、プリントヘッド及び画像形成装置

Publications (1)

Publication Number Publication Date
JP2011155219A true JP2011155219A (ja) 2011-08-11

Family

ID=44540958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010017221A Pending JP2011155219A (ja) 2010-01-28 2010-01-28 発光サイリスタ、プリントヘッド及び画像形成装置

Country Status (1)

Country Link
JP (1) JP2011155219A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032812A (ja) * 2013-08-07 2015-02-16 富士ゼロックス株式会社 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法
JP2016039317A (ja) * 2014-08-08 2016-03-22 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、および画像形成装置
CN108428707A (zh) * 2017-02-13 2018-08-21 富士施乐株式会社 发光部件、发光装置和图像形成装置
CN111668350A (zh) * 2019-03-06 2020-09-15 佳能株式会社 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745862A (ja) * 1993-07-30 1995-02-14 Victor Co Of Japan Ltd 半導体発光素子アレイ装置及びその製造方法
JP2001189526A (ja) * 2000-01-05 2001-07-10 Nippon Sheet Glass Co Ltd 自己走査型面発光レーザアレイ
JP2005108880A (ja) * 2003-09-26 2005-04-21 Toshiba Corp 共振器型面発光素子及び光送信器及び光トランシーバ
JP2007273840A (ja) * 2006-03-31 2007-10-18 Dowa Electronics Materials Co Ltd 垂直共振器型発光ダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745862A (ja) * 1993-07-30 1995-02-14 Victor Co Of Japan Ltd 半導体発光素子アレイ装置及びその製造方法
JP2001189526A (ja) * 2000-01-05 2001-07-10 Nippon Sheet Glass Co Ltd 自己走査型面発光レーザアレイ
JP2005108880A (ja) * 2003-09-26 2005-04-21 Toshiba Corp 共振器型面発光素子及び光送信器及び光トランシーバ
JP2007273840A (ja) * 2006-03-31 2007-10-18 Dowa Electronics Materials Co Ltd 垂直共振器型発光ダイオード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032812A (ja) * 2013-08-07 2015-02-16 富士ゼロックス株式会社 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法
JP2016039317A (ja) * 2014-08-08 2016-03-22 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、および画像形成装置
CN108428707A (zh) * 2017-02-13 2018-08-21 富士施乐株式会社 发光部件、发光装置和图像形成装置
CN108428707B (zh) * 2017-02-13 2023-08-11 富士胶片商业创新有限公司 发光部件、发光装置和图像形成装置
CN111668350A (zh) * 2019-03-06 2020-09-15 佳能株式会社 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
CN111668350B (zh) * 2019-03-06 2024-04-02 佳能株式会社 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备

Similar Documents

Publication Publication Date Title
JP5522595B2 (ja) 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
JP4890358B2 (ja) 面発光レーザアレイ、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
US8774242B2 (en) Surface emitting laser diode, optical scanning apparatus and image forming apparatus
US20130020592A1 (en) Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
US8305417B2 (en) Light-emitting device, print head and image forming apparatus
JP2012195341A (ja) 面発光型レーザ素子とその製造方法、面発光型レーザアレイ素子、光走査装置、ならびに画像形成装置
US8564013B2 (en) Light-emitting thyristor, light source head, and image forming apparatus
JP2013051398A (ja) 面発光レーザ素子、光走査装置及び画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
JP2008192780A (ja) 面発光レーザモジュール、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
JP2011155219A (ja) 発光サイリスタ、プリントヘッド及び画像形成装置
JP2011114155A (ja) 面発光型レーザーの製造方法、面発光型レーザー、面発光型レーザーアレイ素子、光走査装置及び画像形成装置
KR101616027B1 (ko) 렌즈가 집적된 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
JP2009272389A (ja) 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
US9147817B2 (en) Semiconductor light-emitting element, light source head, and image forming apparatus
JP5177358B2 (ja) 面発光レーザアレイ、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
JP2008166611A (ja) 発光素子アレイ、それを用いた光プリントヘッドおよび画像形成装置
JP2016127175A (ja) 面発光レーザアレイ、光走査装置、画像形成装置及びレーザ装置。
JP2008135596A (ja) 半導体レーザアレイ製造方法、面発光型半導体レーザアレイ、光源ユニット、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
JP2007294787A (ja) 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び光通信システム
JP2008300470A (ja) 半導体レーザ製造方法、面発光型半導体レーザ素子、光走査装置及び画像形成装置
JP2010283083A (ja) 面発光型半導体レーザー、面発光型半導体レーザーの製造方法、面発光型レーザーアレイ素子、光走査装置及び画像形成装置
JP2012204678A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
JP2016127176A (ja) 素子の製造方法、面発光レーザ素子、光走査装置、及び画像形成装置
JP2013161979A (ja) 半導体発光素子、光源ヘッド、及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203