JP6056154B2 - 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 - Google Patents

発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 Download PDF

Info

Publication number
JP6056154B2
JP6056154B2 JP2012039749A JP2012039749A JP6056154B2 JP 6056154 B2 JP6056154 B2 JP 6056154B2 JP 2012039749 A JP2012039749 A JP 2012039749A JP 2012039749 A JP2012039749 A JP 2012039749A JP 6056154 B2 JP6056154 B2 JP 6056154B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
light emitting
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012039749A
Other languages
English (en)
Other versions
JP2013042109A (ja
Inventor
近藤　崇
崇 近藤
卓 木下
卓 木下
一隆 武田
一隆 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2012039749A priority Critical patent/JP6056154B2/ja
Priority to US13/476,526 priority patent/US8659035B2/en
Priority to CN201210230065.6A priority patent/CN102891230B/zh
Publication of JP2013042109A publication Critical patent/JP2013042109A/ja
Application granted granted Critical
Publication of JP6056154B2 publication Critical patent/JP6056154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Description

本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
密着型イメージセンサやプリンタなどの書込みヘッドに、面発光素子アレイが利用されている。典型的な面発光素子アレイは、１つの基板上に線形に配列された複数の発光素子を集積して構成されている。面発光素子の代表的なものとして、発光ダイオード（ＬＥＤ）、発光サイリスタ、レーザダイオードが知られている。発光ダイオードでは、活性領域中の光放射は等方的であり、放射された光の一部分のみが最上部層から出射され、基板側に放射された光は基板に吸収されてしまう。そこで、基板上にＤＢＲミラーを形成し、基板による吸収を減らし、発光ダイオードの発光効率を改善したものがある（特許文献１）。
また、発光サイリスタは、化合物半導体層（ＧａＡｓ、ＡｌＧａＡｓなど）の積層によりＰＮＰＮ構造を形成し、ゲート電極にゲート電圧および／またはゲート電流を印加することで、アノード電極およびカソード電極から注入された電子−正孔の結合により発光させるものである。発光サイリスタの上部電極から注入されるキャリアの経路が上部電極から横方向にシフトされるように基板上に短絡電極を設け、かつ素子の直列抵抗の低減を図ったものがある（特許文献２）。このようなＰＮＰＮ構造をもつ発光サイリスタアレイに自己走査機能を持たせ、各発光サイリスタを順次点灯させる自己走査型の発光素子アレイが実用化されている。
特開平５−２７５７３９号公報 特開２００７−２５０９６１号公報
本発明は、発光効率を改善した発光素子および発光素子アレイを提供することを目的とする。
請求項１は、第１導電型の半導体基板と、前記半導体基板上に形成された第１導電型の半導体多層膜反射鏡と、前記半導体多層膜反射鏡上に形成された第１導電型の第１の半導体層と、第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、第２の半導体層上に形成された第１導電型の第３の半導体層と、第３の半導体層上に形成された第２導電型の第４の半導体層と、前記半導体基板の裏面に形成された第１の電極と、第４の半導体層上に形成された第２の電極とを有し、前記半導体多層膜反射鏡は、選択的に酸化された第１の酸化領域と第１の酸化領域に隣接する第１の導電領域とを含み、第１の導電領域は、前記半導体基板と第１の半導体層とを電気的に接続し、第１ないし第４の半導体層の少なくとも１つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第２の酸化領域と第２の酸化領域によって囲まれた第２の導電領域とを含み、第２の導電領域は、前記第１の酸化領域と重複する位置関係にある、発光素子。
請求項２は、前記電流狭窄部は、アノード側の半導体層に形成される、請求項１に記載の発光素子。
請求項３は、第１導電型の半導体基板と、前記半導体基板上に形成された第１導電型の半導体多層膜反射鏡と、前記半導体多層膜反射鏡上に形成された第１導電型の第１の半導体層と、第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、第２の半導体層上に形成された第１導電型の第３の半導体層と、第３の半導体層上に形成された第２導電型の第４の半導体層と、前記半導体基板の裏面に形成された第１の電極と、第４の半導体層上に形成された第２の電極とを有し、前記半導体多層膜反射鏡は、選択的に酸化された第１の酸化領域と第１の酸化領域に隣接する第１の導電領域とを含み、第１の導電領域は、前記半導体基板と第１の半導体層とを電気的に接続し、前記半導体多層膜反射鏡に含まれる少なくとも１つの半導体層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、発光素子。
請求項４は、第１ないし第４の半導体層の少なくとも１つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第２の酸化領域と第２の酸化領域によって囲まれた第２の導電領域とを含み、第２の導電領域は、前記第１の酸化領域と重複する位置関係にある、請求項３に記載の発光素子。
請求項５は、前記半導体多層膜反射鏡は、屈折率が相対的に高い高屈折率層と屈折率が相対的に低い低屈折率層の対を複数含み、前記第１の酸化領域は、少なくとも低屈折率層を酸化することにより形成されている、請求項１ないし４いずれか１つに記載の発光素子。
請求項６は、前記高屈折率層は、Ａｌ組成が相対的に低い低Ａｌ半導体層であり、前記低屈折率層は、Ａｌ組成が相対的に高Ａｌ半導体層である、請求項５に記載の発光素子。
請求項７は、前記半導体多層膜反射鏡の少なくとも１つの低屈折率層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、請求項１ないし６いずれか１つに記載の発光素子。
請求項８は、前記半導体多層膜反射鏡の内、第１の半導体層に近接する半導体層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、請求項７に記載の発光素子。
請求項９は、前記第１の酸化領域は、前記半導体多層膜反射鏡に至る穴から選択的に酸化されている、請求項１ないし８いずれか１つに記載の発光素子。
請求項１０は、前記第２の酸化領域は、前記半導体多層膜反射鏡上に形成された第１の柱状構造の側面から選択的に酸化されている、請求項１または４に記載の発光素子。
請求項１１は、前記第１の柱状構造上に第２の柱状構造が形成され、第２の柱状構造は第４の半導体層を含み、前記第１の酸化領域は、第２の柱状構造と重複する位置関係にある、請求項１０に記載の発光素子。
請求項１２は、前記第１の酸化領域の第１の酸化距離は、前記第２の酸化領域の第２の酸化距離よりも大きい、請求項１または４に記載の発光素子。
請求項１３は、第１導電型がｐ型であり、第２導電型がｎ型であるとき、前記電流狭窄部は、第１の半導体層内に形成される、請求項１または４に記載の発光素子。
請求項１４は、第１導電型がｎ型であり、第２導電型がｐ型であるとき、前記電流狭窄部は、第４の半導体層内に形成される、請求項１または４に記載の発光素子。
請求項１５は、請求項１ないし１４いずれか１つに記載の発光素子が前記半導体基板上にアレイ状に複数形成され、隣接する発光素子の間に前記第１の酸化領域を形成するための酸化用の穴が形成される、発光素子アレイ。
請求項１６は、酸化用の穴は、隣接する発光素子の各々の第１の酸化領域を形成するために利用されたものである、請求項１５に記載の発光素子アレイ。
請求項１７は、発光素子アレイは、自己走査型発光素子アレイである、請求項１５または１６に記載の発光素子アレイ。
請求項１８は、請求項１５ないし１７いずれか１つに記載の発光素子アレイを用いた光書込みヘッド。
請求項１９は、請求項１８に記載の光書込みヘッドを備えた画像形成装置。
請求項２０は、発光素子の製造方法であって、第１導電型の半導体基板、前記半導体基板上に形成された第１導電型の半導体多層膜反射鏡、前記半導体多層膜反射鏡上に形成された第１導電型の第１の半導体層、第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層、第２の半導体層上に形成された第１導電型の第３の半導体層、および第３の半導体層上に形成された第２導電型の第４の半導体層を有する積層体を用意し、少なくとも第４の半導体層を含む第１の柱状構造を形成する工程と、前記第１の柱状構造の下方に少なくとも第１の半導体層を含む第２の柱状構造を形成するとともに前記半導体多層膜反射鏡に至る穴を形成する工程と、前記第２の柱状構造により露出された第１の半導体層内に選択的に酸化された領域を形成するとともに前記穴を介して露出された半導体多層膜反射鏡内に選択された酸化領域を同時に形成する工程と、を有する製造方法。
請求項２１は、前記半導体多層膜反射鏡は、屈折率の高い高屈折率層と屈折率の低い低屈折率層の対を複数含み、少なくとも１つの低屈折率層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、請求項２０に記載の製造方法。
請求項１によれば、第１の酸化領域を持たない半導体多層膜反射鏡と比較して、発光効率を向上させることができる。
請求項１によれば、電流狭窄部を持たない発光素子と比較して、発光効率を向上させることができる。
請求項２、１３、１４によれば、注入される正孔の密度を高くすることができる。
請求項３、７、８によれば、半導体基板と第１の半導体層との間の電気的抵抗を小さくすることができる。
請求項５、６によれば、低屈折率層と高屈折率層の屈折率差を大きくすることができる。
請求項９によれば、穴を形成しない場合と比較して、第１の酸化領域の形成を容易に行うことができる。
請求項１０によれば、柱状構造を持たない場合と比較して第２の酸化領域の形成を容易に行うことができる。
請求項１１によれば、発光効率を向上させることができる。
請求項１２によれば、第１の酸化領域を第２の導電領域に対して重複させることができる。
請求項１５によれば、酸化用の穴を形成しない場合と比較して、複数の発光素子の第１の酸化領域を容易に形成することができる。
請求項１６によれば、発光素子の低抵抗化を図ることができる。
本発明の第１の実施例に係る発光サイリスタの構造を示す模式図であり、図２のＡ−Ａ線の概略断面図である。 本発明の第１の実施例に係る発光サイリスタアレイの概略平面図である。 本発明の第１の実施例に係る発光サイリスタの他の構成例を示す図である。 本発明の第２の実施例に係る発光サイリスタアレイの概略平面図である。 本発明の第３の実施例に係る発光サイリスタの半導体多層膜反射鏡の構成を示す断面図である。 本発明の第３の実施例に係る他の半導体多層膜反射鏡の構成を示す断面図である。 本発明の第１の実施例に係る発光サイリスタの製造工程の一例を示す図である。 本発明の第１の実施例に係る発光サイリスタの製造工程の一例を示す図である。 本発明の実施例に係る発光サイリスタの他の製造工程の一例を示す図である。 本発明の実施例に係る発光サイリスタの他の製造工程の一例を示す図である。 本実施例の発光素子アレイの概略平面図である。 本実施例の自己走査型発光素子アレイを適用した光書込みヘッドの構造を示す例である。 本実施例の自己走査型発光素子アレイを用いた光書込みヘッドを光プリンタに適用した例である。
次に、本発明の実施の形態について図面を参照して説明する。本実施の態様では、面発光素子として発光サイリスタおよび発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
図１は、本発明の第１の実施例に係る発光サイリスタの模式的な構成を示す断面図、図２は、本発明の第１の実施例に係る発光サイリスタアレイの平面図である。図２には、線形に配列された４つの発光サイリスタアレイが例示され、図１は、図２のＡ−Ａ線断面図に示された１つの発光サイリスタ１０を例示している。
本実施例の発光サイリスタ１０は、ｐ型の半導体基板１２上に、ｐ型のバッファ層１４、ｐ型の半導体多層膜反射鏡１６と、ｐ型の第１の半導体層１８、ｎ型の第２の半導体層２０、ｐ型の第３の半導体層２２、ｎ型の第４の半導体層２４を順にエピタキシャル成長で積層して形成される。半導体基板１２およびこれに積層される半導体層は、ＩＩＩ−Ｖ族の化合物半導体により構成されるが、ここでは、半導体基板１２およびこれに積層される半導体層は、ＧａＡｓまたはＡｌＧａＡｓ系から構成される。
半導体基板１２の裏面には、アノード側の電極として裏面電極３０が形成され、第４の半導体層２４上には、カソード側の電極として上部電極３２が形成される。発光サイリスタの全面は、ＳｉＯＮ等の絶縁膜により覆われるが、ここでは、メサＭ１およびメサＭ２を覆う絶縁膜３４（図中、鎖線で示す）が示されている。上部電極３２は、絶縁膜３４に形成されたコンタクトホール３３を介してその上層である金属配線３２Ａ（図２を参照）に接続される。第３の半導体層２２には、ここには図示されないが、ゲート電極が電気的に接続され、ゲート電極には、発光サイリスタを自己走査させるための駆動信号が印加される。
ｐ型のＧａＡｓ基板１２上には、好ましくはｐ型のＧａＡｓバッファ層１４が形成され、バッファ層１４上には、分布ブラック型反射鏡（Distributed Bragg Reflector：以下、ＤＢＲという）を構成するｐ型の半導体多層膜反射鏡１６が形成される。半導体多層膜反射鏡１６は、屈折率が高い半導体層と屈折率が低い半導体層の対を複数積層して構成される。本例では、高屈折率層としてＡｌ組成が低い低Ａｌ半導体層と、低屈折率層としてＡｌ組成が高い高Ａｌ半導体層を用い、例えば、低Ａｌ半導体層は、Ａｌ組成比が３０％程度のＡｌ0.3Ｇａ0.7Ａｓから構成され、高Ａｌ半導体層は、例えばＡｌＡｓから構成される。但し、高Ａｌ半導体層は、例えば、Ａｌ組成比が９８％以上のＡｌ0.98Ｇａ0.02Ａｓから構成されるものであってもよい。好ましくは、高屈折率層および低屈折率層の膜厚は、発光サイリスタが出力する光の中心波長をλとしたとき、λ／４ｎｒ（ｎｒは媒質の屈折率）である。但し、低屈折率層のｎｒは、酸化後、つまり、ＡｌｘＯｙの屈折率である。
半導体多層膜反射鏡１６の反射率は、高屈折率層と低屈折率層との屈折率差に依存し、すなわち、屈折率差が大きいほど、反射率が大きくなる。ＡｌＡｓの屈折率は、約３であり、Ａｌ0.3Ｇａ0.7Ａｓ層の屈折率は、約３．４であり、屈折率差は、約０．４であるが、ＡｌＡｓは、酸化されるとその屈折率が約１．７に低下するので、酸化されたＡｌＡｓを用いれば、より大きな屈折率差を得ることができ、これにより、少ないペア数で半導体多層膜反射鏡１４の反射率を大きくすることができる。
本実施例では、半導体多層膜反射鏡１６は、その一部が酸化された酸化ＤＢＲ１６Ａと、酸化ＤＢＲ１６Ａに隣接する導電ＤＢＲ１６Ｂとを有する。発光サイリスタアレイを製造するときに、図２に示すように、半導体多層膜反射鏡１６に至る穴４０Ａ、４０Ｂが形成され、当該穴４０Ａ、４０Ｂによって半導体多層膜反射鏡１６の一部が露出される。酸化は、この穴によって露出された部分を利用して行われる。半導体多層膜反射鏡１６を酸化するとき、ＡｌＡｓの酸化速度は、低Ａｌ組成のＡｌ0.3Ｇａ0.7Ａｓよりも著しく速いため、実質的にＡｌＡｓの酸化時間を制御することで、所望の大きさの酸化ＤＢＲ１６Ａを得ることができる。最終的に、酸化ＤＢＲ１６Ａは、ＡｌＡｓの酸化層（ＡｌｘＯｙ）と低Ａｌ組成のＡｌ0.3Ｇａ0.7Ａｓのペアに置換される。
図２の一点鎖線で示す円Ｑ１、Ｑ２は、穴４０Ａを介して半導体多層膜反射鏡１６が酸化されたときの酸化距離を示し、言い換えれば、酸化ＤＢＲ１６Ａと導電ＤＢＲ１６Ｂとの境界を示す。穴４０Ａは、隣接する２つの発光サイリスタの間に形成され、１つの穴４０Ａを利用して２つの発光サイリスタの酸化ＤＢＲ１６Ａがそれぞれ形成される。Ｑ３、Ｑ４は、穴４０Ｂを介して半導体多層膜反射鏡１６が酸化されたときの酸化距離であり、これらの酸化によって、サイリスタ１０−３、１０−４の酸化ＤＢＲ１６Ａが形成される。
こうして得られた酸化ＤＢＲ１６Ｂは、少ないペア数、例えば、３ないし５ペアで、９９％の反射率を得ることが可能になる。また、発光サイリスタ１０は、半導体レーザと異なり、比較的広帯域の波長の光を生成するが、酸化ＤＢＲ１６Ａは、このような広帯域の波長に対しても高反射率を提供する。酸化ＤＢＲ１６Ａは、後述するように、電流狭窄部２６の導電領域２６Ｂと全体または一部が重複するように形成される。あるいは、メサＭ２と重複するように形成されてもよい。また、半導体多層膜反射鏡１６のうち、酸化されなかった部分、すなわち導電ＤＢＲ１６Ｂは、半導体基板１２と第１の半導体層１８との間の電気的接続を提供する。
第１の半導体層１８は、ｐ型のＡｌＧａＡｓから構成され、その内部に、基板の主面と平行な面内に延在するｐ型のＡｌＡｓから成る電流狭窄部２６を有する。すなわち、第１の半導体層１８は、下部ＡｌＧａＡｓ層１８Ａと、その上に形成される電流狭窄部２６と、その上に形成される上部ＡｌＧａＡｓ層１８Ｂとからなる多層構造を有する。発光サイリスタアレイを製造するとき、半導体多層膜反射鏡１６上に、矩形状のメサＭ１が形成され、当該メサＭ１によって電流狭窄部２６の側面が露出される。電流狭窄部２６には、メサＭ１の側面から選択的に酸化された酸化領域２６Ａと、当該酸化領域２６Ａによって囲まれた導電領域２６Ｂとが形成される。導電領域２６Ｂは、酸化ＤＢＲ１６Ａと全体またはその一部が重複するように、言い換えれば、導電領域２６Ｂと酸化ＤＢＲ１６Ａとが対向するように、酸化ＤＢＲ１６Ａおよび／または酸化領域２６Ａの酸化が制御される。さらに好ましくは、導電領域２６Ｂは、メサＭ１上のメサＭ２の径またはサイズよりも小さくなるように形成される。アノードから注入されたキャリア（正孔）は、面積を制限された導電領域２６Ｂを通過することになるため、第２の半導体層２０へ注入されるキャリア密度を高めることができる。なお、電流狭窄部２６は、必ずしもＡｌＡｓに限らず、Ａｌ組成比が９８％以上のＡｌ0.98Ｇａ0.02Ａｓから構成されるものであってもよい。
第１の半導体層１８上には、ｎ型のＡｌＧａＡｓから成る第２の半導体層２０が所定の膜厚で形成され、第２の半導体層２０上には、ｐ型のＡｌＧａＡｓから成る第３の半導体層２２が所定の膜厚で形成される。さらに第３の半導体層２２上には、ｎ型のＡｌＧａＡｓから成る第４の半導体層２４が所定の膜厚で形成される。第４の半導体層２４は、メサＭ１上に矩形状のメサＭ２が形成されるようにエッチングされ、メサＭ２によって露出された第３の半導体層２２にはゲート電極（図示省略）が電気的に接続される。好ましくはメサＭ２は、電流狭窄部２６の導電領域２６Ｂと重複する位置、言い換えれば、メサＭ２の中心が導電領域２６Ｂの中心に略一致される。
第４の半導体層２４上には、カソード電極としての上部電極３２が形成される。なお、第４の半導体層２４には、不純物濃度が高いｎ型のＧａＡｓコンタクト層２４Ａを形成してもよい。また、上部電極３２は、電流狭窄部２６の導電領域２６Ｂと重複しないようリング形状に配置しても良く、より一層発光光量を高めることが可能となる。裏面電極３０、上部電極３２およびゲート電極は、例えばリフトオフにより、Ａｕ、ＡｕＧｅ、Ｎｉ，Ｔｉ、Ｍｏなどの金属材料を単層または積層して形成される。
裏面電極３０および上部電極３２に順方向バイアスが印加され、ゲート電極に駆動信号を印加されると、アノード側から注入されたキャリア（正孔）は、導電ＤＢＲ１６Ｂを介して第１の半導体層１８へ注入され、さらにこのキャリアは、電流狭窄部２６によってキャリア密度が高められた状態で、第２の半導体層２０へ注入され、カソード側から注入された電子と結合される。電流狭窄部２６の導電領域２６Ｂは、メサＭ１の周辺にキャリア（正孔）が注入されることを抑制し、上部電極３２の直下であるメサＭ１の中心付近でのキャリア密度が増加される。これにより、メサＭ１の中心付近での発光が強まり、その光の中で基板方向に向かう光の大部分は、酸化ＤＢＲ１６Ａによって上部電極側に向けて反射され、基板での吸収が抑制される。こうして、発光サイリスタの発光効率が向上され、光強度の高い光を最上層から得ることができる。
図２には、発光サイリスタアレイの一部として４つの発光サイリスタ１０−１〜１０−４が例示されている。隣接する発光サイリスタ間に酸化用の矩形状の穴４０Ａ、４０Ｂが形成される。穴４０Ａは、発光サイリスタ１０−１と１０−２のメサＭ１間に配置され、ここでは、メサＭ１のコーナー近傍に形成される。破線で示す円Ｑ１は、穴４０Ａを介して発光サイリスタ１０−１に形成される酸化ＤＢＲ１６Ａの範囲であり、円Ｑ２は、穴４０Ａを介して発光発光サイリスタ１０−２に形成される酸化ＤＢＲ１６Ａの範囲である。一方、矩形状の破線Ｋは、第１の半導体層１８の電流狭窄部２６の酸化領域２６Ａと導電領域２６Ｂとの境界を示し、これは、メサＭ１の外形を反映した平面形状となる。発光サイリスタ１０−１に着目すると、その導電領域２６Ｂは、Ｑ１で示す酸化ＤＢＲ１６Ａと重複する位置関係にある。また、発光サイリスタ１０−２の導電領域２６Ｂは、Ｑ２で示す酸化ＤＢＲ１６Ａと重複する位置関係にある。この重複関係は、発光サイリスタ１０−３、１０−４についても同様である。なお、重複する位置関係とは、半導体基板を真上方向から見たときに、酸化ＤＢＲ１６Ａと導電領域２６Ｂとが全体的にまたはその一部が重なり合うような位置にあることをいう。
発光サイリスタ１０−１〜１０−４のメサＭ２上には、カソード側の上部電極３２が形成され、各上部電極３２は、発光サイリスタの配列方向と平行に延在する金属配線３２Ａに接続される。
図３は、本発明の第１の実施例に係る発光サイリスタの他の構成例を示す図である。本例の発光サイリスタ１０Ａは、ｎ型のＧａＡｓ半導体基板を有する点で、図１に示す発光サイリスタ１０と異なる。本例の発光サイリスタ１０Ａは、ｎ型のＧａＡｓ半導体基板１２上に、ｎ型のＧａＡｓバッファ層１４、酸化ＤＢＲ１６Ａおよびｎ型の導電ＤＢＲ１６Ｂを含む半導体多層膜反射鏡１６、ｎ型のＧａＡｓから成る第１の半導体層１８、ｐ型のＧａＡｓから成る第２の半導体層２０、ｎ型のＧａＡｓから成る第３の半導体層２２、およびｐ型のＧａＡｓを含む第４の半導体層２４を有する。電流狭窄部２６は、アノード層である第４の半導体層２４内に形成され、例えば、ｐ型のＡｌＡｓから構成される。電流狭窄部２６は、メサＭ２の側面から選択的に酸化された酸化領域２６Ａとこれに囲まれた導電領域２６Ｂとを有する。そして、アノード側の上部電極３２から注入されたキャリア（正孔）の導電通路を狭窄し、第３の半導体層２２へ注入されるキャリア密度を増加させる。ここでも、電流狭窄部２６の導電領域２６Ｂは、酸化ＤＢＲ１６Ａと重複する位置関係にある。正孔は、電子と比べて移動度が低いので、アノード側に電流狭窄部を設けることで、より効果的に正孔と電子の結合確率を向上させることができる。但し、ｎ型の半導体層に電流狭窄部を形成することも可能である。
次に、本発明の第２の実施例に係る発光サイリスタアレイの概略平面図を図４に示す。
第２の実施例では、酸化用の穴４０Ａ、４０Ｂ、４０Ｃが、隣接する発光サイリスタ１０−２〜１０−４の間に形成されるが、その形成される位置は、メサＭ１の略中心Ｃを通る線上にある。メサＭ１の平面視が矩形状であるとき、その対角線の交点が中心Ｃとなる。破線で示す円Ｑ１〜Ｑ６は、穴４０Ａ〜４０Ｃを利用したときの酸化ＤＢＲ１６Ａの範囲を示している。１つの発光サイリスタの酸化ＤＢＲ１６Ａは、その両側に位置する穴からの酸化によって形成される。ここで、発光サイリスタ１０−２に着目すると、発光サイリスタ１０−２の酸化ＤＢＲ１６Ａは、穴４０Ａを利用したときの酸化距離であるＱ２、穴４０Ｂを利用したときの酸化距離であるＱ３によって決定される。一方、発光サイリスタ１０−２の電流狭窄部２６の酸化領域２６Ａと導電領域２６Ｂの境界は、矩形状の破線Ｋで表されている。この導電領域２６Ｂは、第１の実施例のときと同様に、その全体が酸化ＤＢＲ１６Ａと重複する位置関係にある。
第２の実施例では、酸化ＤＢＲ１６Ａが両側に位置する２つの穴を略中心とする酸化によって形成されるため、Ｑ１〜Ｑ６で示す酸化距離を第１の実施例のときよりも小さくすることができる。このことは、半導体多層膜反射鏡１６の導電ＤＢＲ１６Ｂの面積が増加することになるので、発光サイリスタの低抵抗化を図ることができる。さらに、両側の穴から酸化することで、半導体多層膜反射鏡１６には、メサＭ１内に２つの導電ＤＢＲ１６Ｂが残されるため（図４を参照）、第１の半導体層１８の両側からキャリアが注入され、効果的に電流狭窄部２６によってキャリア密度が向上され、かつ半導体基板１２と第１の半導体層１８との間の電気的抵抗を低減することができる。
次に、本発明の第３の実施例に係る発光サイリスタについて説明する。図１、図３に示したように、半導体多層膜反射鏡１６には、酸化ＤＢＲ１６Ａと導電ＤＢＲ１６Ｂが形成され、第１の半導体層１８は、導電ＤＢＲ１６Ｂを介して半導体基板１２に電気的に接続される。ここで、導電ＤＢＲ１６Ｂを通る電流経路が狭くなったり、あるいはメサＭ１の形成により残された第１の半導体層（アノード層）１８の膜厚が薄くなると、高抵抗化してしまう。しかしながら、第１の半導体層１８のドーピングレベルを高くしてしまうと、不純物による光吸収等の問題が発生してしまうため、第１の半導体層１８のドーピングレベルを高くすることができない。そこで、第３の実施例では、半導体多層膜反射鏡１６内の被酸化層の不純物ドーピングのレベルを高くすることで、半導体多層膜反射鏡１６内の被酸化層のキャリアを第１の半導体層１８に流れ易くし、電流経路の低抵抗化を図る。また、被酸化層が酸化されると不純物による光吸収はなくなるので、発光領域下部での光吸収の増加は生じない。
図４Ａは、第３の実施例による発光サイリスタに用いられる半導体多層膜反射鏡１６の断面を示している。半導体多層膜反射鏡１６は、Ａｌ組成の高い低屈折率層２００と、Ａｌ組成の低い高屈折率層２１０のペアを複数積層して構成される。好ましい態様では、低屈折率層２００は、ＡｌＡｓ層から構成され、低屈折率層２００の不純物のドーピングレベルは、高屈折率層２１０のドーピングレベルに比べて大きくされ、かつ第１の半導体層１８のドーピングレベルよりも大きくされる。低屈折率層２００のドーピングレベルは、例えば、１×１０18〜１×１０19ｃｍ-3である。半導体多層膜反射鏡１６に酸化ＤＢＲ１６Ａが形成されたとき、低屈折率層２００は、ＡｌｘＯｙに変換されるため、不純物による光の吸収は事実上なくなる。従って、生成された光は、吸収されることなく酸化ＤＢＲ１６Ａによって効率よく上方へ向けて反射され、他方、導電ＤＢＲ１６Ｂ内の低屈折率層２００のキャリアが第１の半導体層１８へ流れるため低抵抗化が図られる。なお、低屈折率層２００は、Ｇａがわずかに入ったＡｌＧａＡｓ層であってもよい。
第３の実施例の変形例を図４Ｂに示す。この変形例では、半導体多層膜反射鏡１６は、高濃度に不純物がドーピングされた低屈折率層２００と、高濃度に不純物がドーピングされていない低屈折率層２００Ａとを含んで構成される。図の例では、第１の半導体層１８に近接する３つのＡｌＡｓ層２００Ａが高濃度にドーピングされている。ドーピング濃度は、例えば、５×１０18〜１×１０19ｃｍ-3である。この場合にも、高反射層としての酸化ＤＢＲ１６Ａと低抵抗の導電ＤＢＲ１６Ｂを提供することができる。
次に、本発明の第１の実施例に係る発光サイリスタアレイの製造方法について説明する。まず、図５（ａ）に示すように、ＭＯＣＶＤにより、ｐ型のＧａＡｓ基板１２上に、ｐ型のＧａＡｓバッファ層１４、ｐ型のＡｌＡｓ層およびＡｌ0.3Ｇａ0.7Ａｓ層の複数ペアを含む半導体多層膜反射鏡１６、ｐ型下部ＧａＡｓ層１８Ａ、ｐ型のＡｌＡｓ層からなる電流狭窄部２６、ｐ型上部ＧａＡｓ層１８Ｂ、ｎ型のＧａＡｓの第２の半導体層２０、ｐ型のＧａＡｓの第３の半導体層、およびｎ型のＧａＡｓの第４の半導体層２４が形成される。
次に、図５（ｂ）に示すように、第４の半導体層２４上に矩形状のマスクパターン５０が形成され、当該マスクパターン５０を用いて第３の半導体層２２が露出する程度に異方性エッチングが行われ、矩形状のメサＭ２が形成される。次に、マスク５０を除去した後、図６（ａ）に示すように、第４の半導体層２４および第３の半導体層の一部を覆うようにマスクパターン５２が形成され、マスクパターン５２を用いて第３の半導体層２２から第１の半導体層１８に至るまで半導体層が異方性エッチングが行われ、矩形状のメサＭ２が形成される。
次に、電流狭窄部２６の酸化が行われる。半導体ウエハを例えば３４０度程度の酸化雰囲気に晒すことで、電流狭窄部２８には、メサＭ１の側面から選択的に酸化された酸化領域２６Ａが形成される。次に、マスクパターン５２を除去し、メサＭ１およびメサＭ２を覆いかつ酸化用の穴４０Ａ（４０Ｂ）を形成するためのマスクパターン５４が形成され、マスクパターン５４を用いて酸化用の穴４０Ａが形成される。酸化用の穴４０Ａは、少なくとも半導体多層膜反射鏡１６に到達する深さを有していれば良い。半導体ウエハを再び酸化処理することで、半導体多層膜反射鏡１６には、図６（ｂ）に示すように、穴４０Ａを起点とする酸化ＤＢＲ１６Ａが形成される。この酸化ＤＢＲ１６Ａは、電流狭窄部２６の導電領域２６Ｂの全体または一部と重複するように酸化制御される。
なお、上記の製造方法は、電流狭窄部２６と半導体多層膜反射鏡１６の酸化工程を別々に行う例を示したが、これらの酸化工程は同時に行われるものであってもよい。酸化を同時に行う工程を図６Ａ、図６Ｂに示す。先ず、図５（ａ）および図５（ｂ）に示す工程においてメサＭ２を形成し、次いで、図６Ａ（ａ）に示すように、所定のフォトリソ工程を用いてマスクパターン５６を形成し、２回目のエッチングを行う。このエッチングにより第３の半導体層２２内に、酸化用の穴４０Ａ、４０Ｂを形成するためのトレンチ４１を形成する。次いで、マスクパターン５６を除去した後、図６Ａ（ｂ）に示すようなマスクパターン５８を形成し、トレンチ４１を介して穴４０Ａを形成するとともに、メサＭ１が形成される。次いで、酸化工程により、メサＭ１の側面から第１の半導体層１８内に酸化領域２６Ａが形成され、同時に、穴４０Ａを介して半導体多層膜反射鏡１６内に酸化ＤＢＲ１６Ａが同時に形成される。
ここで、酸化領域２６Ａは、メサＭ１の側面から酸化されるのに対し酸化ＤＢＲ１６Ａは、穴４０Ａから酸化されるため、酸化ＤＢＲ１６Ａが導電領域２６Ｂと重複する位置関係にあるためには、酸化ＤＢＲ１６Ａの酸化距離は、酸化領域２６Ａの酸化距離よりも大きくする必要がある。被酸化Ａｌ層の酸化速度は、その膜厚およびＡｌ組成に依存する。つまり、膜厚が厚い方が酸化速度が速く、Ａｌ組成が高い方が酸化速度が速い。そこで、酸化ＤＢＲ１６Ａの膜厚もしくはＡｌ組成を、酸化領域２６Ａよりも大きくすることで、酸化ＤＢＲ１６Ａの酸化距離を酸化領域２６Ａの酸化距離よりも大きくすることができる。
上記実施例では、柱状構造としてのメサＭ１、Ｍ２が矩形状である例を示したが、メサＭ１、Ｍ２は、他の形状、例えば円柱状であってもよく、メサＭ１、Ｍ２の大きさも、上部電極３２の大きさや電流狭窄部２６の導電領域２６Ｂの大きさ等に応じて適宜選択し得る。さらに、酸化用の穴４０Ａ〜４０Ｃは、矩形状である例を示したが、これ以外の形状、例えば円形状であってもよい。さらに上記実施例では、発光サイリスタが１次元方向に配置される例を示したが、発光サイリスタが２次元に配列されるアレイであってもよい。
図７は、本実施例の発光サイリスタを有する自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ１０−１、１０−２・・・１０−ｎと、各発光サイリスタを走査するシフト部６０が形成されている。複数の発光サイリスタ１０−１〜１０−ｎは、線形に配列され、各発光サイリスタのカソード電極３２は、これと直交する方向に延在する主配線層３２Ａに接続される。主配線層３２Ａは、発光サイリスタの配列方向に平行に延在する。各発光サイリスタのゲート電極３４−１、３４−２・・・３４−ｎは、シフト部６０からの駆動信号６２−１、６２−２、・・・６２−ｎにそれぞれ接続される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。なお、シフト部の構成は、発光サイリスタと同様のサイリスタを用いることができ、例えば特開平１−２３８９６２号に記載されている。
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図８に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板７０上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ７１が、主走査方向に実装され、発光素子アレイチップ７１の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ７２が、樹脂ハウジング７３により固定されている。ロッドレンズアレイ７２の光軸上には、感光ドラム７４が設けられる。また、チップ実装基板７０の下地には発光素子アレイチップ７１の熱を放出するためのヒートシンク７５が設けられ、ハウジング７３とヒートシンク７５は、チップ実装基板７０を間に挟んで止め金具７６により固定されている。
図８に示す光書込みヘッドを用いた光プリンタを図９に示す。光プリンタには、光書込みヘッド１００が設置される。円筒形の感光ドラム１０２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器１０４で一様に帯電させる。そして、光書込みヘッド１００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器１０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１０８でカセット１１０中から送られてきた用紙１１２上に、トナーを転写する。用紙は、定着器１１４にて熱等を加えられ定着され、スタッカ１１６に送られる。一方、転写の終了したドラムは、消去ランプ１１８で帯電が全面にわたって中和され、清掃器１２０で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ，複写機などの画像形成装置にも利用することができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０、１０Ａ：発光サイリスタ
１２：半導体基板
１４：バッファ層
１６：半導体多層膜反射鏡
１６Ａ：酸化ＤＢＲ
１６Ｂ：導電ＤＢＲ
１８：第１の半導体層
２０：第２の半導体層
２２：第３の半導体層
２４：第４の半導体層
２４Ａ：コンタクト層
２６：電流狭窄部
２６Ａ：酸化領域
２６Ｂ：導電領域
３０：裏面電極
３２：上部電極
４０Ａ、４０Ｂ：酸化用の穴
Ｍ１、Ｍ２：メサ
Ｑ１〜Ｑ６：酸化ＤＢＲの範囲
Ｋ：電流狭窄部の酸化領域の境界
２００，２００Ａ：低屈折率層
２１０：高屈折率層

Claims (21)

  1. 第１導電型の半導体基板と、
    前記半導体基板上に形成された第１導電型の半導体多層膜反射鏡と、
    前記半導体多層膜反射鏡上に形成された第１導電型の第１の半導体層と、
    第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、
    第２の半導体層上に形成された第１導電型の第３の半導体層と、
    第３の半導体層上に形成された第２導電型の第４の半導体層と、
    前記半導体基板の裏面に形成された第１の電極と、
    第４の半導体層上に形成された第２の電極とを有し、
    前記半導体多層膜反射鏡は、選択的に酸化された第１の酸化領域と第１の酸化領域に隣接する第１の導電領域とを含み、第１の導電領域は、前記半導体基板と第１の半導体層とを電気的に接続し、
    第１ないし第４の半導体層の少なくとも１つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第２の酸化領域と第２の酸化領域によって囲まれた第２の導電領域とを含み、第２の導電領域は、前記第１の酸化領域と重複する位置関係にある、発光素子。
  2. 前記電流狭窄部は、アノード側の半導体層に形成される、請求項１に記載の発光素子。
  3. 第１導電型の半導体基板と、
    前記半導体基板上に形成された第１導電型の半導体多層膜反射鏡と、
    前記半導体多層膜反射鏡上に形成された第１導電型の第１の半導体層と、
    第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、
    第２の半導体層上に形成された第１導電型の第３の半導体層と、
    第３の半導体層上に形成された第２導電型の第４の半導体層と、
    前記半導体基板の裏面に形成された第１の電極と、
    第４の半導体層上に形成された第２の電極とを有し、
    前記半導体多層膜反射鏡は、選択的に酸化された第１の酸化領域と第１の酸化領域に隣接する第１の導電領域とを含み、第１の導電領域は、前記半導体基板と第１の半導体層とを電気的に接続し、
    前記半導体多層膜反射鏡に含まれる少なくとも１つの半導体層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、発光素子。
  4. 第１ないし第４の半導体層の少なくとも１つは電流狭窄部を含み、当該電流狭窄部は、選択的に酸化された第２の酸化領域と第２の酸化領域によって囲まれた第２の導電領域とを含み、第２の導電領域は、前記第１の酸化領域と重複する位置関係にある、請求項３に記載の発光素子。
  5. 前記半導体多層膜反射鏡は、屈折率が相対的に高い高屈折率層と屈折率が相対的に低い低屈折率層の対を複数含み、前記第１の酸化領域は、少なくとも低屈折率層を酸化することにより形成されている、請求項１ないし４いずれか１つに記載の発光素子。
  6. 前記高屈折率層は、Ａｌ組成が相対的に低い低Ａｌ半導体層であり、前記低屈折率層は、Ａｌ組成が相対的に高Ａｌ半導体層である、請求項５に記載の発光素子。
  7. 前記半導体多層膜反射鏡の少なくとも１つの低屈折率層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、請求項１ないし６いずれか１つに記載の発光素子。
  8. 前記半導体多層膜反射鏡の内、第１の半導体層に近接する半導体層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、請求項７に記載の発光素子。
  9. 前記第１の酸化領域は、前記半導体多層膜反射鏡に至る穴から選択的に酸化されている、請求項１ないし８いずれか１つに記載の発光素子。
  10. 前記第２の酸化領域は、前記半導体多層膜反射鏡上に形成された第１の柱状構造の側面から選択的に酸化されている、請求項１または４に記載の発光素子。
  11. 前記第１の柱状構造上に第２の柱状構造が形成され、第２の柱状構造は第４の半導体層を含み、前記第１の酸化領域は、第２の柱状構造と重複する位置関係にある、請求項１０に記載の発光素子。
  12. 前記第１の酸化領域の第１の酸化距離は、前記第２の酸化領域の第２の酸化距離よりも大きい、請求項１または４に記載の発光素子。
  13. 第１導電型がｐ型であり、第２導電型がｎ型であるとき、前記電流狭窄部は、第１の半導体層内に形成される、請求項１または４に記載の発光素子。
  14. 第１導電型がｎ型であり、第２導電型がｐ型であるとき、前記電流狭窄部は、第４の半導体層内に形成される、請求項１または４に記載の発光素子。
  15. 請求項１ないし１４いずれか１つに記載の発光素子が前記半導体基板上にアレイ状に複数形成され、隣接する発光素子の間に前記第１の酸化領域を形成するための酸化用の穴が形成される、発光素子アレイ。
  16. 酸化用の穴は、隣接する発光素子の各々の第１の酸化領域を形成するために利用されたものである、請求項１５に記載の発光素子アレイ。
  17. 発光素子アレイは、自己走査型発光素子アレイである、請求項１５または１６に記載の発光素子アレイ。
  18. 請求項１５ないし１７いずれか１つに記載の発光素子アレイを用いた光書込みヘッド。
  19. 請求項１８に記載の光書込みヘッドを備えた画像形成装置。
  20. 発光素子の製造方法であって、
    第１導電型の半導体基板、前記半導体基板上に形成された第１導電型の半導体多層膜反射鏡、前記半導体多層膜反射鏡上に形成された第１導電型の第１の半導体層、第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層、第２の半導体層上に形成された第１導電型の第３の半導体層、および第３の半導体層上に形成された第２導電型の第４の半導体層を有する積層体を用意し、
    少なくとも第４の半導体層を含む第１の柱状構造を形成する工程と、
    前記第１の柱状構造の下方に少なくとも第１の半導体層を含む第２の柱状構造を形成するとともに前記半導体多層膜反射鏡に至る穴を形成する工程と、
    前記第２の柱状構造により露出された第１の半導体層内に選択的に酸化された領域を形成するとともに前記穴を介して露出された半導体多層膜反射鏡内に選択された酸化領域を同時に形成する工程と、
    を有する製造方法。
  21. 前記半導体多層膜反射鏡は、屈折率の高い高屈折率層と屈折率の低い低屈折率層の対を複数含み、少なくとも１つの低屈折率層の不純物濃度は、第１の半導体層の不純物濃度よりも高い、請求項２０に記載の製造方法。
JP2012039749A 2011-07-21 2012-02-27 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 Active JP6056154B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012039749A JP6056154B2 (ja) 2011-07-21 2012-02-27 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US13/476,526 US8659035B2 (en) 2011-07-21 2012-05-21 Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
CN201210230065.6A CN102891230B (zh) 2011-07-21 2012-07-04 发光器件、发光器件阵列、光学记录头、图像成形装置和制造发光器件的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011159953 2011-07-21
JP2011159953 2011-07-21
JP2012039749A JP6056154B2 (ja) 2011-07-21 2012-02-27 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置

Publications (2)

Publication Number Publication Date
JP2013042109A JP2013042109A (ja) 2013-02-28
JP6056154B2 true JP6056154B2 (ja) 2017-01-11

Family

ID=47534682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012039749A Active JP6056154B2 (ja) 2011-07-21 2012-02-27 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置

Country Status (3)

Country Link
US (1) US8659035B2 (ja)
JP (1) JP6056154B2 (ja)
CN (1) CN102891230B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2645805C1 (ru) * 2014-09-25 2018-02-28 Конинклейке Филипс Н.В. Лазер с вертикальным резонатором и поверхностным излучением
JP6728604B2 (ja) * 2015-09-11 2020-07-22 富士ゼロックス株式会社 発光部品、プリントヘッドおよび画像形成装置
CN106409857A (zh) * 2016-06-15 2017-02-15 佛山市国星半导体技术有限公司 一种led芯片
JP6737008B2 (ja) * 2016-06-30 2020-08-05 富士ゼロックス株式会社 光スイッチ
JP2018018950A (ja) * 2016-07-28 2018-02-01 株式会社沖データ 半導体装置、発光素子アレイ、光プリントヘッド、及び半導体装置の製造方法
JP7171172B2 (ja) * 2016-08-29 2022-11-15 キヤノン株式会社 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置
US11043530B2 (en) * 2017-02-13 2021-06-22 Fujifilm Business Innovation Corp. Light-emitting component having light-absorbing layer, light-emitting device, and image forming apparatus
JP2019046887A (ja) * 2017-08-31 2019-03-22 株式会社沖データ 半導体発光素子、発光素子アレイ、及び光プリントヘッド
CN112993113B (zh) * 2019-12-17 2022-09-02 深圳第三代半导体研究院 一种发光二极管
CN112054102B (zh) * 2020-09-14 2022-08-16 东莞市中晶半导体科技有限公司 一种led芯片、显示模块及显示屏
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件
TWI775195B (zh) 2020-10-26 2022-08-21 錼創顯示科技股份有限公司 微型發光元件
CN112563378B (zh) * 2020-12-11 2022-02-25 西安立芯光电科技有限公司 一种氧化增光二极管制作方法
CN115566118A (zh) * 2022-10-28 2023-01-03 苏州汉骅半导体有限公司 深紫外led芯片及其制备方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316156A (en) * 1979-07-12 1982-02-16 Xerox Corporation Optical repeater integrated lasers
JP2577034B2 (ja) 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
DE68929071T2 (de) * 1988-03-18 2000-02-03 Nippon Sheet Glass Co Ltd Selbstabtastende Anordnung von lichtemittierenden Bauelementen
JPH02155263A (ja) * 1988-12-07 1990-06-14 Nec Corp 半導体光メモリ
US5404373A (en) * 1991-11-08 1995-04-04 University Of New Mexico Electro-optical device
US5239550A (en) * 1991-12-03 1993-08-24 University Of Connecticut Transistor lasers
US5226053A (en) 1991-12-27 1993-07-06 At&T Bell Laboratories Light emitting diode
JPH06291365A (ja) * 1993-03-30 1994-10-18 Omron Corp 半導体発光素子及びその製造方法、光学検知装置、光学的情報処理装置、投光器並びに光ファイバモジュール
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US5493577A (en) * 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
JPH08204228A (ja) * 1995-01-23 1996-08-09 Daido Steel Co Ltd 面発光型点光源発光ダイオード
US5565694A (en) * 1995-07-10 1996-10-15 Huang; Kuo-Hsin Light emitting diode with current blocking layer
JP3635757B2 (ja) * 1995-12-28 2005-04-06 昭和電工株式会社 ＡｌＧａＩｎＰ発光ダイオード
US5956363A (en) * 1997-08-15 1999-09-21 Motorola, Inc. Long wavelength vertical cavity surface emitting laser with oxidation layers and method of fabrication
JP3499749B2 (ja) * 1998-06-30 2004-02-23 株式会社東芝 半導体発光素子及びその製造方法
US6185241B1 (en) * 1998-10-29 2001-02-06 Xerox Corporation Metal spatial filter to enhance model reflectivity in a vertical cavity surface emitting laser
JP4136272B2 (ja) * 1999-08-30 2008-08-20 株式会社リコー 半導体発光素子
US6238944B1 (en) * 1999-12-21 2001-05-29 Xerox Corporation Buried heterostructure vertical-cavity surface-emitting laser diodes using impurity induced layer disordering (IILD) via a buried impurity source
US6931042B2 (en) * 2000-05-31 2005-08-16 Sandia Corporation Long wavelength vertical cavity surface emitting laser
TW474033B (en) * 2000-11-03 2002-01-21 United Epitaxy Co Ltd LED structure and the manufacturing method thereof
US6720585B1 (en) * 2001-01-16 2004-04-13 Optical Communication Products, Inc. Low thermal impedance DBR for optoelectronic devices
US6680963B2 (en) * 2001-07-24 2004-01-20 Lux Net Corporation Vertical-cavity surface emitting laser utilizing a reversed biased diode for improved current confinement
JP4054631B2 (ja) * 2001-09-13 2008-02-27 シャープ株式会社 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置
JP4015865B2 (ja) * 2002-03-22 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
US7262429B2 (en) * 2002-04-26 2007-08-28 Taylor Geoff W Thz detection employing modulation doped quantum well device structures
JP4062983B2 (ja) * 2002-06-20 2008-03-19 富士ゼロックス株式会社 表面発光型半導体レーザおよびその製造方法
KR20040013569A (ko) * 2002-08-07 2004-02-14 삼성전자주식회사 파장 가변형 면방출 반도체 레이저
JP4362682B2 (ja) * 2002-09-02 2009-11-11 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法ならびにその製造装置
US7170097B2 (en) * 2003-02-14 2007-01-30 Cree, Inc. Inverted light emitting diode on conductive substrate
US7542499B2 (en) * 2003-11-27 2009-06-02 Ricoh Company, Ltd. Surface-emission laser diode and surface-emission laser array, optical interconnection system, optical communication system, electrophotographic system, and optical disk system
JP3876895B2 (ja) * 2004-06-04 2007-02-07 ソニー株式会社 面発光半導体レーザ
JP4747516B2 (ja) * 2004-06-08 2011-08-17 富士ゼロックス株式会社 垂直共振器型面発光半導体レーザ装置
US7335920B2 (en) * 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
JP4839662B2 (ja) * 2005-04-08 2011-12-21 富士ゼロックス株式会社 面発光半導体レーザアレイおよびそれを用いた光伝送システム
JP2007250961A (ja) * 2006-03-17 2007-09-27 Fuji Xerox Co Ltd 発光素子アレイ
US7593436B2 (en) * 2006-06-16 2009-09-22 Vi Systems Gmbh Electrooptically Bragg-reflector stopband-tunable optoelectronic device for high-speed data transfer
JP5082344B2 (ja) * 2006-08-31 2012-11-28 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法
JP2008283028A (ja) * 2007-05-11 2008-11-20 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザの製造方法、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置および光空間伝送システム。
US7989841B1 (en) * 2007-07-31 2011-08-02 Hewlett-Packard Development Company, L.P. Fast injection optical switch
JP2009286048A (ja) * 2008-05-30 2009-12-10 Fuji Xerox Co Ltd 光源ヘッド、及び画像形成装置
KR101047634B1 (ko) * 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2010186899A (ja) * 2009-02-13 2010-08-26 Fuji Xerox Co Ltd 面発光型半導体レーザ、光半導体装置、光送信装置、光空間伝送装置、光送信システム、光空間伝送システムおよび面発光型半導体レーザの製造方法
JP4770955B2 (ja) * 2009-03-16 2011-09-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5322800B2 (ja) * 2009-06-18 2013-10-23 キヤノン株式会社 垂直共振器型面発光レーザ
JP2011155143A (ja) * 2010-01-27 2011-08-11 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2012015139A (ja) * 2010-06-29 2012-01-19 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置

Also Published As

Publication number Publication date
JP2013042109A (ja) 2013-02-28
CN102891230A (zh) 2013-01-23
US8659035B2 (en) 2014-02-25
US20130020592A1 (en) 2013-01-24
CN102891230B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
JP6056154B2 (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP5857569B2 (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US8711891B2 (en) Surface emitting laser device, surface emitting laser array, optical scanning device, and image forming apparatus
US8809089B2 (en) Method of manufacturing surface emitting laser, and surface emitting laser, surface emitting laser array, optical scanning device and image forming apparatus
JP6123559B2 (ja) 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法
US8835971B2 (en) Light emitting device
US8654802B2 (en) Vertical-cavity surface-emitting laser array, vertical-cavity surface-emitting laser device, optical transmission apparatus, and information processing apparatus
US8774242B2 (en) Surface emitting laser diode, optical scanning apparatus and image forming apparatus
JP5310960B1 (ja) 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP5327376B2 (ja) 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
JP4967538B2 (ja) 面発光素子、面発光素子を用いた画像読取装置及び画像書込装置、並びに面発光素子の製造方法
JP2011114227A (ja) 面発光型レーザーの製造方法、面発光型レーザー、面発光型レーザーアレイ素子、光走査装置及び画像形成装置
US10730316B2 (en) Light emitting thyristor having a plurality of semiconductor layers with a specific layer having the smallest bandgap, light emitting thyristor array, exposure head, and image forming device
JP2008166611A (ja) 発光素子アレイ、それを用いた光プリントヘッドおよび画像形成装置
JP2011155219A (ja) 発光サイリスタ、プリントヘッド及び画像形成装置
JP2013187342A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US20230216275A1 (en) Semiconductor light-emitting element, light-emitting device, and ranging device
JP4637517B2 (ja) 発光装置および画像記録装置
JP2002314133A (ja) 発光ダイオードアレイとその製造方法
JP5641962B2 (ja) 画像形成装置
JP2016163002A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2006093479A (ja) 発光装置および画像記録装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160125

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160817

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350