JP6728604B2 - 発光部品、プリントヘッドおよび画像形成装置 - Google Patents
発光部品、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP6728604B2 JP6728604B2 JP2015180075A JP2015180075A JP6728604B2 JP 6728604 B2 JP6728604 B2 JP 6728604B2 JP 2015180075 A JP2015180075 A JP 2015180075A JP 2015180075 A JP2015180075 A JP 2015180075A JP 6728604 B2 JP6728604 B2 JP 6728604B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- light emitting
- layer
- semiconductor layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Device Packages (AREA)
Description
このような構成において、エッチングによって分布ブラッグ反射層が露出した状態で電流狭窄層を酸化させる場合があるが、この場合、分布ブラッグ反射層における低屈折率層(高アルミニウム組成層)も一緒に酸化され、その結果、例えば、分布ブラッグ反射層上に形成する絶縁層の密着性が弱くなる場合があった。一方、分布ブラッグ反射層が酸化されないように分布ブラッグ反射層における高アルミニウム組成層のアルミニウムの組成比を下げると、反射率が低下して所望の反射率を得づらかった。
そこで本発明は、分布ブラッグ反射層を構成する高アルミニウム組成層を全て同じアルミニウム組成比で構成する場合と比較し、露出した分布ブラッグ反射層の酸化抑制と分布ブラッグ反射層の反射率低下の抑制とを両立しやすい発光部品などを提供することを目的とする。
請求項2に記載の発明は、前記第1分離部と交差し、前記第2分離部と交差しないように配線が設けられていることを特徴とする請求項1に記載の発光部品である。
請求項3に記載の発明は、基板と、当該基板上に第1多層膜反射鏡と電流狭窄層と第2多層膜反射鏡とがこの順で積層された多層膜反射鏡と、当該多層膜反射鏡上に積層された導電型が異なる複数の半導体層と当該多層膜反射鏡とが分離されて構成された島と、を備える発光手段と、前記発光手段から照射される光を結像させる光学手段と、を備え、前記多層膜反射鏡の第1多層膜反射鏡と、電流狭窄層と、第2多層膜反射鏡とは、アルミニウムを含む化合物半導体層を含んで構成され、当該第1多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層は、当該第1多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層よりアルミニウム組成比が低く、当該電流狭窄層は、当該第1多層膜反射鏡を構成する化合物半導体層及び当該第2多層膜反射鏡を構成する化合物半導体層のいずれよりもアルミニウムを高組成比で含み、前記島は、前記多層膜反射鏡の前記第2多層膜反射鏡に到達するが前記電流狭窄層に到達しない深さの第1分離部と、当該多層膜反射鏡の当該電流狭窄層に到達する深さの第2分離部とで分離され、前記第2分離部で分離された部分における前記複数の半導体層により発光素子が構成され、前記電流狭窄層は、前記第2分離部から酸化された前記発光素子に流れる電流の流れを阻止する素子部と、酸化されないで当該発光素子に流れる電流の流れを通過させる電流通過部と、を有することを特徴とするプリントヘッドである。
請求項4に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板と、当該基板上に第1多層膜反射鏡と電流狭窄層と第2多層膜反射鏡とがこの順で積層された多層膜反射鏡と、当該多層膜反射鏡上に積層された導電型が異なる複数の半導体層と当該多層膜反射鏡とが分離されて構成された島と、を備え、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、前記多層膜反射鏡の第1多層膜反射鏡と、電流狭窄層と、第2多層膜反射鏡とは、アルミニウムを含む化合物半導体層を含んで構成され、当該第1多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層は、当該第1多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層よりアルミニウム組成比が低く、当該電流狭窄層は、当該第1多層膜反射鏡を構成する化合物半導体層及び当該第2多層膜反射鏡を構成する化合物半導体層のいずれよりもアルミニウムを高組成比で含み、前記島は、前記多層膜反射鏡の前記第2多層膜反射鏡に到達するが前記電流狭窄層に到達しない深さの第1分離部と、当該多層膜反射鏡の当該電流狭窄層に到達する深さの第2分離部とで分離され、前記第2分離部で分離された部分における前記複数の半導体層により発光素子が構成され、前記電流狭窄層は、前記第2分離部から酸化された前記発光素子に流れる電流の流れを阻止する素子部と、酸化されないで当該発光素子に流れる電流の流れを通過させる電流通過部と、を有することを特徴とする画像形成装置である。
請求項2の発明によれば、第2分離部と交差するように配線を設ける場合に比較し、配線の形成が容易になる。
請求項3の発明によれば、分布ブラッグ反射層を構成するアルミニウムを高組成比で含む化合物半導体層の全てを同じアルミニウム組成比で構成する場合と比較し、プリントヘッドの信頼性が向上する。
請求項4の発明によれば、分布ブラッグ反射層を構成するアルミニウムを高組成比で含む化合物半導体層の全てを同じアルミニウム組成比で構成する場合と比較し、画像形成装置の信頼性が向上する。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
なお、以下では、アルミニウムをAlとするなど、元素記号を用いて表記する。
図1は、本実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成を示した断面図である。露光手段の一例としてのプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では、発光素子の一例としての発光サイリスタ)を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12の表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図3は、発光装置65の上面図である。
図3に例として示す発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップC1〜C40が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C40は、発光チップC1から番号順に発光チップC40までを含む。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップC1〜C40を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えているとして説明する。
発光チップC1〜C40の配列についての詳細は後述する。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1〜L128)から構成される発光部102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφI端子、φ1端子の順に設けられ、基板80の他端部からVga端子、φ2端子の順に設けられている。そして、発光部102は、φ1端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極88(後述する図6参照)が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC1〜C40が搭載され、信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)が設けられている。
信号発生回路110には、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらにまた、信号発生回路110は、発光チップC1〜C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1〜C40の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向(X方向)に予め定められた間隔で並ぶように位置が設定されている。なお、図4(b)の発光チップC1〜C40に、図4(a)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1〜L128の番号順)の方向を矢印で示している。
回路基板62には、発光チップCの基板80の裏面に設けられたVsub端子である裏面電極88(後述の図6参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
そして、回路基板62には、発光チップCに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
図5は、本実施の形態における自己走査型発光素子アレイ(SLED)が搭載された発光チップCの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)を除き、発光チップC上のレイアウト(後述する図6参照)に基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、信号発生回路110との接続の関係の説明のため、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C40の構成は、発光チップC1と同じである。
そして、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1〜T128から構成される転送サイリスタ列を備えている。
さらに、発光チップC1(C)は、電源線抵抗Rgx1〜Rgx128を備えている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
なお、発光サイリスタLなどの数は、上記に限らず、予め定められた個数とすればよい。
そして、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
転送サイリスタT、発光サイリスタLのそれぞれのアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80の裏面に設けられたVsub端子である裏面電極88(後述の図6参照)を介して電源ライン200a(図4(b)参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202(図4(b)参照)が接続され、転送信号発生部120から第2転送信号φ2が送信される。
図6(a)では、発光サイリスタL1〜L4、転送サイリスタT1〜T4を中心とした部分を示している。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端部に示している。そして、基板80の裏面に設けられたVsub端子(裏面電極88)は、基板80の外に引き出して示している。図4(a)に対応させて端子を設けるとすると、φ2端子、φI端子、電流制限抵抗R2は、基板80の右端部に設けられる。また、スタートダイオードDx0は基板80の右端部に設けられてもよい。
発光チップCは、p型の基板80上に、第1多層膜反射鏡81、電流狭窄層82、第2多層膜反射鏡83、n型の第1半導体層84、p型の第2半導体層85及びn型の第3半導体層86が順に積層されて構成され、互いに分離された複数の島(アイランド)(後述する第1アイランド301、第2アイランド302、第3アイランド303など)から構成されている。なお、第1多層膜反射鏡81、電流狭窄層82及び第2多層膜反射鏡83を多層膜反射鏡と呼ぶことがある。そして、第1多層膜反射鏡81、電流狭窄層82及び第2多層膜反射鏡83は、p型の半導体層として機能する。
なお、第1多層膜反射鏡81、電流狭窄層82及び第2多層膜反射鏡83については、後述する。
ここでは、アイランド間のエッチングされた部分を分離部と表記する。電流狭窄層82に到達することなく、第2多層膜反射鏡83の一部まで除かれた第1分離部M1と、電流狭窄層82を越えて、第1多層膜反射鏡81の一部まで除かれた第2分離部M2とがある。なお、第2分離部M2は、少なくとも電流狭窄層82に到達していればよい。ここでは、第2分離部M2は、第1多層膜反射鏡81の一部まで除かれて構成されているとする。
第1分離部M1及び第2分離部M2をそれぞれ区別しない場合は、分離部と表記する。
さらに、p型の基板80の裏面にはVsub端子となる裏面電極88が設けられている。
第1アイランド301には、発光サイリスタL1、転送サイリスタT1及び結合ダイオードDx1が設けられている。第2アイランド302には、電源線抵抗Rgx1が設けられている。第3アイランド303には、スタートダイオードDx0が設けられている。第4アイランド304には電流制限抵抗R1が、第5アイランド305には電流制限抵抗R2が設けられている。
そして、発光チップCには、第1アイランド301、第2アイランド302と同様なアイランドが複数、並列して設けられている。これらのアイランドには、発光サイリスタL2〜L128、転送サイリスタT2〜T128、結合ダイオードDx2〜Dx127及び電源線抵抗Rgx2〜Rgx128が設けられている。なお、図6(a)には、発光サイリスタL2〜L4、転送サイリスタT2〜T4、結合ダイオードDx2〜Dx4及び電源線抵抗Rgx2〜Rgx4のみを示している。
発光サイリスタL1は、n型の第3半導体層86がカソード(カソード層)として機能する。なお、n型の第3半導体層86は、島(アイランド)状に構成されて、カソード領域311となっている。そして、カソード領域311上に設けられたn型オーミック電極321をカソード端子とする。
n型の第3半導体層86を除去して露出させたp型の第2半導体層85上に設けられたp型オーミック電極331をゲート端子Gl1とする。
光は、p型オーミック電極331で覆われていないカソード領域311から、絶縁層87を通して出射する。
転送サイリスタT1は、n型の第3半導体層86がカソード(カソード層)として機能する。なお、n型の第3半導体層86は、島(アイランド)状に構成されて、カソード領域312となっている。そして、カソード領域312上に設けられたn型オーミック電極322をカソード端子とする。
n型の第3半導体層86を除去して露出させたp型の第2半導体層85上に設けられたp型オーミック電極331をゲート端子Gt1とする。
結合ダイオードDx1は、n型の第3半導体層86がカソード(カソード層)として機能する。なお、n型の第3半導体層86は、島(アイランド)状に構成されて、カソード領域313となっている。そして、カソード領域313上に設けられたn型オーミック電極323をカソード端子とする。
スタートダイオードDx0は、n型の第3半導体層86がカソード(カソード層)として機能する。なお、n型の第3半導体層86は、島(アイランド)状に構成されて、カソード領域314となっている。そして、カソード領域314上に設けられたn型オーミック電極324をカソード端子とする。
点灯信号線75は、幹部75aと複数の枝部75bとを備えている。幹部75aは発光サイリスタ列の列方向に延びるように設けられている。枝部75bは幹部75aから枝分かれして、第1アイランド301に設けられた発光サイリスタL1のカソード端子であるn型オーミック電極321と接続されている。他の発光サイリスタLのカソード端子も同様である。
点灯信号線75は、発光サイリスタ列において、発光サイリスタL1側に設けられたφI端子から接続されている。
一方、第2転送信号線73は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタTのカソード端子であるn型オーミック電極(符号なし)に接続されている。第2転送信号線73は、第5アイランド305に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
また、スタートダイオードDx0のアノード端子であるp型オーミック電極334は、第2転送信号線73に接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、結合ダイオードDx及び電源線抵抗Rgxについても同様である。
次に、発光装置65の動作について説明する。
前述したように、発光装置65は発光チップC1〜C40を備えている(図3、4参照)。
発光チップC1〜C40は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、一例として、Vsub端子である裏面電極88(図5、図6参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとして説明する。
サイリスタのアノード端子は、裏面電極88に供給される基準電位Vsub(「H」(0V))である。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(「H」(0V))に設定しているので、ゲート端子の電位は0V(「H」)になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノード端子を基準電位Vsub(「H」(0V))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)となる。なお、カソード端子の電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。
一方、オン状態のサイリスタのカソード端子に、オン状態を維持するために必要な電位より低い電位(絶対値が大きい負の電位)が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されると、サイリスタはオン状態を維持する。
そして、発光サイリスタLは、ターンオンにより点灯(発光)し、ターンオフにより消灯(非点灯)する。オン状態の発光サイリスタLが出射する光の量は、カソード領域(発光サイリスタL1のカソード領域311)の面積およびカソード端子とアノード端子との間に流す電流によって決まる。
なお、転送サイリスタTも、発光サイリスタLと同様に発光するが、カソード領域(転送サイリスタT1のカソード領域312)の面積を小さくしたり、電極(転送サイリスタT1のn型オーミック電極322)などで遮光したりすることにより、不要な光の発生が抑制されている。
図7は、発光装置65および発光チップCの動作を説明するためのタイミングチャートである。
図7では、発光チップC1の発光サイリスタL1〜L5の5個の発光サイリスタLの点灯または非点灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。なお、図7では、発光チップC1の発光サイリスタL1、L2、L3、L5を点灯させ、発光サイリスタL4を消灯(非点灯)としている。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」から「H」に移行する。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間T後ろにずらしたものに当たる。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形および期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
ここでは、発光チップC1の発光サイリスタL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、時刻eにおいて「H」を維持する。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは基準電位Vsubの「H」になり、発光チップC1〜C40のそれぞれのVsub端子は「H」になる。同様に、電源ライン200bは電源電位Vgaの「L」になり、発光チップC1〜C40のそれぞれのVga端子は「L」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれの電源線71は「L」になる(図5参照)。
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
図7に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は、動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子および電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」から「L」に移行する。すると、しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソード端子が接続された、番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるのでターンオンできない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」であるのでターンオンできない。
転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
これにより、発光サイリスタL1のしきい電圧が−1.5V、転送サイリスタT2、発光サイリスタL2のしきい電圧が−3V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−4.5V、番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧が−4.8Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により−1.5Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」であるので、発光サイリスタLはいずれもターンオンしない。
時刻cにおいて、点灯信号φI1が「H」(0V)から「L」(−3.3V)に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75が「H」から「L」に移行する。すると、しきい電圧が−1.5Vである発光サイリスタL1がターンオンして、点灯(発光)する。これにより、点灯信号線75の電位が−1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)になる。なお、発光サイリスタL2はしきい電圧が−3Vであるが、しきい電圧が−1.5Vと高い(絶対値が小さい負の電位である)発光サイリスタL1がターンオンして、点灯信号線75が−1.5Vに近い電位になるので、発光サイリスタL2はターンオンしない。
時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻dにおいて、点灯信号φI1が「L」(−3.3V)から「H」(0V)に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RIおよびφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。すると、発光サイリスタL1は、アノード端子とカソード端子とがともに「H」になるのでターンオフして消灯(非点灯)する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が−3Vになっているので、ターンオンする。これにより、ゲート端子Gt2(ゲート端子Gl2)の電位が「H」(0V)、ゲート端子Gt3(ゲート端子Gl3)の電位が−1.5V、ゲート端子Gt4(ゲート端子Gl4)の電位が−3Vになる。そして、番号が5以上のゲート端子Gt(ゲート端子Gl)の電位が−3.3Vになる。
時刻eの直後において、転送サイリスタT1およびT2がオン状態にある。
時刻fにおいて、第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード端子とカソード端子とがともに「H」になって、ターンオフする。すると、ゲート端子Gt1(ゲート端子Gl1)の電位は、電源線抵抗Rgx1を介して、電源線71の電源電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードDx1が電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲート端子Gt2(ゲート端子Gl2)が「H」(0V)である影響は、ゲート端子Gt1(ゲート端子Gl1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDxで接続されたゲート端子Gtを有する転送サイリスタTは、しきい電圧が−4.8Vになって、「L」(−3.3V)の第1転送信号φ1または第2転送信号φ2ではターンオンしなくなる。
時刻fの直後において、転送サイリスタT2がオン状態にある。
時刻gにおいて、点灯信号φI1が「H」(0V)から「L」(−3.3V)に移行すると、時刻cでの発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」(−3.3V)から「H」(0V)に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」(0V)から「L」(−3.3V)に移行すると、時刻bでの転送サイリスタT1または時刻eでの転送サイリスタT2と同様に、しきい電圧が−3Vの転送サイリスタT3がターンオンする。時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
そして、オン状態の転送サイリスタTのゲート端子Gtにゲート端子Glが接続された発光サイリスタLは、しきい電圧が−1.5Vであるので、点灯信号φIが「H」(0V)から「L」(−3.3V)に移行すると、ターンオンして点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯または非点灯に設定する。
このように、画像データに応じて点灯信号φIの波形を設定して、各発光サイリスタLの点灯または非点灯を制御している。
(第1多層膜反射鏡81、電流狭窄層82、第2多層膜反射鏡83)
図8は、第1多層膜反射鏡81、電流狭窄層82、第2多層膜反射鏡83を説明する図である。図8(a)は、第1分離部M1を示し、図8(b)は、第2分離部M2を示している。
第1多層膜反射鏡81、電流狭窄層82、第2多層膜反射鏡83は、p型の基板80上に順に積層されている。そして、第2多層膜反射鏡83上にp型の第1半導体層84が積層されている。
そして、図8(a)に示す第1分離部M1では、電流狭窄層82に到達することなく、第2多層膜反射鏡83の一部までが除かれて構成されている。図8(b)に示す第2分離部M2は、電流狭窄層82を越えて、第1多層膜反射鏡81の一部まで除かれて構成されている。
そして、発光サイリスタLにおいて、p型の基板80と第1半導体層84(p型ゲート層)との間に設けることで、p型の基板80側に向かう光を反射して、図2に示したロッドレンズアレイ64に向かう光量を増加させる。すなわち、発光サイリスタLからの光取り出し効率を向上させる。
発光チップCは、例えばGaAs、GaAlAs、AlAsなど、III−V族の化合物半導体を用いて構成される。なお、化合物半導体の導電型及び濃度は、添加される不純物により設定される。
第1多層膜反射鏡81は、低屈折率層81aと高屈折率層81bとが交互に例えば10対(ペア)積層されて構成されている。低屈折率層81aは、例えばAl0.9Ga0.1Asの高Al組成層であり、高屈折率層81bは、例えばp型のAl0.2Ga0.8Asの低Al組成層である。なお、低屈折率層81aと高屈折率層81bの膜厚(光路長)は、反射させる光の中心波長λに対して、例えば0.25(1/4)λに設定されている。なお、低屈折率層81aと高屈折率層81bとの1対(ペア)の膜厚は、約120nmである。
屈折率は、Al組成比によって変化し、Al組成比が大きいほど小さい。よって、Al組成比の異なるAlGaAs層を交互に積層することで、分布ブラッグ反射鏡が構成される。
なお、反射率は、積層されるAlGaAs層の屈折率差が大きいほど大きい。
Al組成比が大きい(濃度が高い)ほど、後述する水蒸気酸化などの方法により、Alが酸化されやすい。そして、酸化の速度(酸化されやすさ)は、Al組成比が高くなればなるほど急激に増加する。
これは、配線(電源線71、第1転送信号線72、第2転送信号線73、点灯信号線75、接続配線76、77など)を、第2分離部M2に交差させず、第1分離部M1に交差して設けるためである。
以下では、この理由を説明する。
そして、電流狭窄層82の酸化は、電流狭窄層82の側面を露出させて、側面から酸化させて行う。
このため、図8(b)に示すように、電流狭窄層82を越えて、第1多層膜反射鏡81の一部まで除かれた第2分離部M2を設けて、電流狭窄層82の側面を露出させることになる。このとき、第2分離部M2に第1多層膜反射鏡81が露出した面M2Sが形成される。なお、面M2Sには、第1多層膜反射鏡81の露出した側面が含まれるが、ここでは、第2分離部M2の底面として説明する。
よって、発光サイリスタL以外の素子に対しては、図8(a)に示すように、電流狭窄層82に到達することなく、第2多層膜反射鏡83の一部まで除かれた第1分離部M1を設けて、電流狭窄層82の側面を露出させないようにしている。
前述したように、Al組成比が高いほど、Al成分が酸化されやすく、且つ、Al組成比によって、Al成分の酸化速度(酸化されやすさ)が大きく変化する。
例えば、第2多層膜反射鏡83の低屈折率層83a(高Al組成層)のAl組成比を、例えば前述した値(0.8)に設定することで、Al成分の酸化を抑制し、絶縁層87及び配線を形成するのに支障がないようにしている。
そして、第1多層膜反射鏡81の低屈折率層81a(高Al組成層)に含まれるAl成分が、電流狭窄層82の酸化の際に酸化されたとしても、配線は、第1分離部M1と交差するため、配線の形成に影響を与えない。
よって、発光チップCの歩留まりや信頼性が向上し、プリントヘッド14及び画像形成装置1の信頼性が向上する。
また、発光サイリスタLでは、n型の第1半導体層84(n型ゲート層)とp型の第2半導体層85(p型ゲート層)との境界で発光が生じる。よって、この境界にキャリアが効率的に注入されることがよい。よって、この境界と電流狭窄層82との距離は近いほどよい。このことからも、第2多層膜反射鏡83の膜厚(ペア数)は小さいほどよい。
そして、電流狭窄層82の膜厚(光路長)は、低屈折率層81a、83aと同様に、0.25(1/4)λであってもよい。しかし、電流狭窄層82の膜厚(光路長)が薄いと、酸化の進行が遅くなるとともに、膜厚のばらつきの影響を受けやすくなる。よって、電流狭窄層82の膜厚(光路長)は、0.25(1/4)λの整数倍に設定されるとよい。
発光チップCの製造方法について説明する。
ここでは、図6(a)のP−P線での断面(P−P断面)と、Q−Q線での断面(Q−Q断面)とで説明する。P−P線での断面は、第1分離部M1での断面であって、転送サイリスタT1の断面である。Q−Q線での断面は、第2分離部M2での断面であって、発光サイリスタL1の断面である。
なお、p型の基板80、第1多層膜反射鏡81、電流狭窄層82、第2多層膜反射鏡83については、既に説明した。第1多層膜反射鏡81、電流狭窄層82、第2多層膜反射鏡83は、p型の半導体層である。
n型の第1半導体層84は、例えば膜厚(光路長)が1.25(5/4)λのn型のAl0.3Ga0.7Asである。p型の第2半導体層85は、例えば膜厚(光路長)が2.25(9/4)λのp型のAl0.14Ga0.86Asである。n型の第3半導体層86は、n型のGaAs又はAlGaAsである。
まず、フォトリソグラフィにより、図9(c1)では、転送サイリスタT1のカソード領域312に対応するフォトレジストのマスクパタン91が形成され、図9(c2)では、発光サイリスタL1のカソード領域311に対応するフォトレジストのマスクパタン92が形成される。そして、例えば、硫酸系のエッチング液(重量比において硫酸:過酸化水素水:水=1:10:300)によるウエットエッチングが行われる。これにより、図9(c1)では、転送サイリスタT1のカソード領域312が形成され、図9(c2)では、発光サイリスタL1のカソード領域311が形成される。
この後、マスクパタン91、92は除去される。
まず、フォトリソグラフィにより、図10(a1)、(a2)では、第1アイランド301の平面形状に対応するフォトレジストのマスクパタン93が形成される。マスクパタン93は、図6(a)から分かるように、発光サイリスタL1の部分から転送サイリスタT1の部分まで繋がって形成される。なお、図示していないが、他の第2アイランド302などのアイランドに対応するマスクパタンも同時に形成される。
そして、例えば、硫酸系のエッチング液(重量比において硫酸:過酸化水素水:水=1:10:300)によるウエットエッチングにより、第2多層膜反射鏡83を露出させる。これにより、図6(a)、(b)に示すように、第1アイランド301、第2アイランド302などのアイランドが分離される。
この後、マスクパタン93が除去される。
まず、フォトリソグラフィにより、発光サイリスタL1の三方の側面(図6(a)の発光サイリスタL4における矢印α、β、γの側面)を露出させるように、フォトレジストのマスクパタン94が形成される。他の発光サイリスタLについても同様である。なお、図10(b1)に示すように、P−P線での断面図に現れた転送サイリスタT1などは、エッチングされないように、マスクパタン94で覆われている。マスクパタン94は、図6(a)から分かるように、発光サイリスタL1の部分から転送サイリスタT1の部分まで繋がって形成される。
そして、例えば、リン系のエッチング液(重量比においてリン酸:過酸化水素水:水=1:10:60)によるウエットエッチングにより、露出した第2多層膜反射鏡83、電流狭窄層82を除去し、第1多層膜反射鏡81を露出させる。これにより、発光サイリスタL1の三方の側面において電流狭窄層82の側面が露出する。しかし、転送サイリスタT1などの側面は、マスクパタン94で覆われているので、電流狭窄層82の側面が露出することがない。
この後、マスクパタン94が除去される。
例えば、300〜400℃での水蒸気酸化により、AlAsである電流狭窄層82の露出した側面から酸化が進行し、発光サイリスタLの三方の周囲にAlの酸化物であるAl2O3による電流阻止部82bが形成される。
そして、p型の基板80の裏面に、裏面電極88が形成される。
さらに、第2多層膜反射鏡83において低屈折率層83a(高Al組成層)のAl組成比を、第1多層膜反射鏡81において低屈折率層81a(高Al組成層)のAl組成比に比べて、低くすることで、第1分離部M1の面M1Sが酸化によって荒れて絶縁層87や配線の形成を妨げることを抑制している。
図9に示した本実施の形態では、第2多層膜反射鏡83は、低屈折率層83aと高屈折率層83bとを交互に積層して構成されていた。そして、低屈折率層83a(高Al組成層)は、第1多層膜反射鏡81における低屈折率層81a(高Al組成層)より、Al組成比が低く設定されていた。
しかし、前述したように、第2多層膜反射鏡83の低屈折率層83a(高Al組成層)は、第1分離部M1の露出した面M1Sに、酸化によって荒れた表面が形成されることが抑制されればよい。すなわち、面M1Sとなりうる第2多層膜反射鏡83の部分における、低屈折率層83a(高Al組成層)のAl組成比を他の部分に比べて低くして、酸化を抑制してもよい。
そして、第2多層膜反射鏡83は、上部83Aと下部83Bとを備えている。そして、上部83Aは、低屈折率層83a(高Al組成層)と高屈折率層83b(低Al組成層)とが繰り返し積層されている。そして、下部83Bは、低屈折率層83c(高Al組成層)と高屈折率層83d(低Al組成層)とが繰り返し積層されている。
そして、上部83Aの低屈折率層83a(高Al組成層)のAl組成比は、下部83Bの低屈折率層83c(高Al組成層)より、低く設定されている。なお、下部83Bの低屈折率層83c(高Al組成層)のAl組成比は、第1多層膜反射鏡81の低屈折率層81a(高Al組成層)と同じとしてもよい。
そして、第1分離部M1の面M1Sが第2多層膜反射鏡83の上部83A内に形成されるようにしている。よって、第1分離部M1の面M1Sには、下部83Bの低屈折率層83c(高Al組成層)が露出することが抑制される。
そして、第2多層膜反射鏡83において、酸化の影響が及ぶ範囲(厚さ)、すなわち荒れなどが生じる範囲(厚さ)において、Al組成比が低い低屈折率層83a(高Al組成層)を含むように構成されればよい。
また、発光サイリスタLのカソード領域311の中央に、n型オーミック電極321が設けられているとしたが、n型オーミック電極321はカソード領域311の中央からずれたところに、設けられていてもよい。
また、n型オーミック電極321が設けられていなくてもよい。
また、本実施の形態では、転送サイリスタTの間を結合ダイオードDxで接続したが、抵抗など電位の変化を伝達できる部材であってもよい。
Claims (4)
- 基板と、
前記基板上に、第1多層膜反射鏡と、電流狭窄層と、第2多層膜反射鏡とがこの順で積層された多層膜反射鏡と、
前記多層膜反射鏡上に積層された導電型が異なる複数の半導体層と当該多層膜反射鏡とが分離されて構成された島と
を備え、
前記多層膜反射鏡の第1多層膜反射鏡と、電流狭窄層と、第2多層膜反射鏡とは、アルミニウムを含む化合物半導体層を含んで構成され、
前記第1多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、
前記第2多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、
前記第2多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層は、前記第1多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層よりアルミニウム組成比が低く、
前記電流狭窄層は、前記第1多層膜反射鏡を構成する化合物半導体層及び前記第2多層膜反射鏡を構成する化合物半導体層のいずれよりもアルミニウムを高組成比で含み、
前記島は、前記多層膜反射鏡の前記第2多層膜反射鏡に到達するが前記電流狭窄層に到達しない深さの第1分離部と、当該多層膜反射鏡の当該電流狭窄層に到達する深さの第2分離部とで分離され、
前記第2分離部で分離された部分における前記複数の半導体層により発光素子が構成され、
前記電流狭窄層は、前記第2分離部から酸化された前記発光素子に流れる電流の流れを阻止する素子部と、酸化されないで当該発光素子に流れる電流の流れを通過させる電流通過部と、を有する
ことを特徴とする発光部品。 - 前記第1分離部と交差し、前記第2分離部と交差しないように配線が設けられていることを特徴とする請求項1に記載の発光部品。
- 基板と、当該基板上に第1多層膜反射鏡と電流狭窄層と第2多層膜反射鏡とがこの順で積層された多層膜反射鏡と、当該多層膜反射鏡上に積層された導電型が異なる複数の半導体層と当該多層膜反射鏡とが分離されて構成された島と、を備える発光手段と、
前記発光手段から照射される光を結像させる光学手段と、を備え、
前記多層膜反射鏡の第1多層膜反射鏡と、電流狭窄層と、第2多層膜反射鏡とは、アルミニウムを含む化合物半導体層を含んで構成され、当該第1多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層は、当該第1多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層よりアルミニウム組成比が低く、当該電流狭窄層は、当該第1多層膜反射鏡を構成する化合物半導体層及び当該第2多層膜反射鏡を構成する化合物半導体層のいずれよりもアルミニウムを高組成比で含み、
前記島は、前記多層膜反射鏡の前記第2多層膜反射鏡に到達するが前記電流狭窄層に到達しない深さの第1分離部と、当該多層膜反射鏡の当該電流狭窄層に到達する深さの第2分離部とで分離され、
前記第2分離部で分離された部分における前記複数の半導体層により発光素子が構成され、
前記電流狭窄層は、前記第2分離部から酸化された前記発光素子に流れる電流の流れを阻止する素子部と、酸化されないで当該発光素子に流れる電流の流れを通過させる電流通過部と、を有する
ことを特徴とするプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
基板と、当該基板上に第1多層膜反射鏡と電流狭窄層と第2多層膜反射鏡とがこの順で積層された多層膜反射鏡と、当該多層膜反射鏡上に積層された導電型が異なる複数の半導体層と当該多層膜反射鏡とが分離されて構成された島と、を備え、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、
前記多層膜反射鏡の第1多層膜反射鏡と、電流狭窄層と、第2多層膜反射鏡とは、アルミニウムを含む化合物半導体層を含んで構成され、当該第1多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡はアルミニウムを高組成比で含む化合物半導体層とアルミニウムを低組成比で含む化合物半導体層とが交互に積層されて構成され、当該第2多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層は、当該第1多層膜反射鏡のアルミニウムを高組成比で含む化合物半導体層よりアルミニウム組成比が低く、当該電流狭窄層は、当該第1多層膜反射鏡を構成する化合物半導体層及び当該第2多層膜反射鏡を構成する化合物半導体層のいずれよりもアルミニウムを高組成比で含み、
前記島は、前記多層膜反射鏡の前記第2多層膜反射鏡に到達するが前記電流狭窄層に到達しない深さの第1分離部と、当該多層膜反射鏡の当該電流狭窄層に到達する深さの第2分離部とで分離され、
前記第2分離部で分離された部分における前記複数の半導体層により発光素子が構成され、
前記電流狭窄層は、前記第2分離部から酸化された前記発光素子に流れる電流の流れを阻止する素子部と、酸化されないで当該発光素子に流れる電流の流れを通過させる電流通過部と、を有する
ことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015180075A JP6728604B2 (ja) | 2015-09-11 | 2015-09-11 | 発光部品、プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015180075A JP6728604B2 (ja) | 2015-09-11 | 2015-09-11 | 発光部品、プリントヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055081A JP2017055081A (ja) | 2017-03-16 |
JP6728604B2 true JP6728604B2 (ja) | 2020-07-22 |
Family
ID=58317345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015180075A Active JP6728604B2 (ja) | 2015-09-11 | 2015-09-11 | 発光部品、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6728604B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7073685B2 (ja) * | 2017-11-22 | 2022-05-24 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493577A (en) * | 1994-12-21 | 1996-02-20 | Sandia Corporation | Efficient semiconductor light-emitting device and method |
JP2002164621A (ja) * | 2000-11-28 | 2002-06-07 | Furukawa Electric Co Ltd:The | 面発光半導体レーザ素子 |
JP4066654B2 (ja) * | 2001-12-19 | 2008-03-26 | 富士ゼロックス株式会社 | 面発光型半導体レーザ装置及びその製造方法 |
JP4087152B2 (ja) * | 2002-05-27 | 2008-05-21 | 古河電気工業株式会社 | 面発光半導体レーザ素子及びレーザアレイ |
JP2009266919A (ja) * | 2008-04-23 | 2009-11-12 | Sony Corp | 面発光型半導体レーザおよびその製造方法 |
JP6056154B2 (ja) * | 2011-07-21 | 2017-01-11 | 富士ゼロックス株式会社 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
US8692264B2 (en) * | 2012-03-07 | 2014-04-08 | Fuji Xerox Co., Ltd. | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus |
JP6011243B2 (ja) * | 2012-10-23 | 2016-10-19 | 富士ゼロックス株式会社 | 発光部品、プリントヘッドおよび画像形成装置 |
JP6011296B2 (ja) * | 2012-12-07 | 2016-10-19 | 富士ゼロックス株式会社 | 発光部品、プリントヘッドおよび画像形成装置 |
JP5884767B2 (ja) * | 2013-04-25 | 2016-03-15 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP6123559B2 (ja) * | 2013-08-07 | 2017-05-10 | 富士ゼロックス株式会社 | 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法 |
JP6237075B2 (ja) * | 2013-10-02 | 2017-11-29 | 富士ゼロックス株式会社 | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
-
2015
- 2015-09-11 JP JP2015180075A patent/JP6728604B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017055081A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108428707B (zh) | 发光部件、发光装置和图像形成装置 | |
JP6210120B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2017174906A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
US8305417B2 (en) | Light-emitting device, print head and image forming apparatus | |
JP6332535B2 (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 | |
JP5625778B2 (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
CN113451348A (zh) | 发光零件 | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP7039905B2 (ja) | 発光部品の製造方法 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP6222388B1 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6728604B2 (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
JP5636655B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2021052085A (ja) | 半導体発光装置、露光ヘッド及び画像形成装置 | |
JP6728831B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6011296B2 (ja) | 発光部品、プリントヘッドおよび画像形成装置 | |
JP7232086B2 (ja) | 半導体発光装置、露光ヘッド及び画像形成装置 | |
JP2020170765A (ja) | 半導体発光装置、露光ヘッド及び画像形成装置 | |
JP6696132B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
US11962731B2 (en) | Light emitting component, optical writing device using same, and image forming apparatus | |
JP7021484B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP7094694B2 (ja) | 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置 | |
JP2019057648A (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6728604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |