JP6011243B2 - 発光部品、プリントヘッドおよび画像形成装置 - Google Patents

Description

本発明は、発光部品、プリントヘッドおよび画像形成装置に関する。

公報記載の従来技術として、発光素子アレイによりネガタイプフィルムを露光し、それを現像して作成されたフィルムをその発光素子アレイにおける光量分布補正用マスクとして用いるようにした発光素子アレイの光量分布補正方法が存在する（特許文献１参照）。

他の公報記載の従来技術として、絶縁基板の上面に、多数の発光部を有する複数個のＬＥＤチップを一直線状に配置し、前記各発光部から発する光を感光体に投射するＬＥＤアレイヘッドにおいて、前記各ＬＥＤチップの発光部上面に、光出力を均一にする光出力調整部材を配備したＬＥＤアレイヘッドが存在する（特許文献２参照）。

さらに他の公報記載の従来技術として、基板の上面に、半導体薄膜から成る発光素子を複数個、配設させるとともに、これら発光素子の上面に透明な樹脂、ガラスもしくはセラミックスから成る光量補正膜を被着させ、前記発光素子の光が通過する光量補正膜の表面に該発光素子の発光輝度に応じた粗面化処理を施してなる半導体発光装置が存在する（特許文献３参照）。

特開昭６３−９２７０号公報 特開昭６３−６６９７９号公報 特開２００２−１９８５５９号公報

本発明は、複数の発光素子が列状に配列された発光素子アレイにて発光素子からレンズを介して取り出される光量の差を抑制した発光部品等を提供することを目的とする。

請求項１に記載の発明は、基板上に列状に配置された複数の発光素子と、前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする発光部品である。
請求項２に記載の発明は、基板上に列状に配置された複数の発光素子と、前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より小さくなる発光素子では、当該発光素子に対応して設けられたレンズの表面形状が当該取り出し光量が増加するように設定されていることを特徴とする発光部品である。
請求項３に記載の発明は、前記複数の発光素子と前記光取り出し手段との間に台座をさらに備えることを特徴とする請求項１又は２に記載の発光部品である。
請求項４に記載の発明は、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備える発光手段と、前記発光手段から照射される光を結像させる光学手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とするプリントヘッドである。
請求項５に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする画像形成装置である。

請求項１、２の発明によれば、抑制手段を用いない場合に比べて、複数の発光素子が列状に配列された発光素子アレイにてレンズを介して発光素子から取り出される光量の差が抑制できる。
請求項３の発明によれば、本構成を有しない場合に比べ、端子上の開口と発光素子とをより近接して配置することができる。
請求項４の発明によれば、本構成を有しない場合に比べ、プリントヘッドから取り出される光量の差が抑制できる。
請求項５の発明によれば、本構成を有しない場合に比べ、画像形成において画質の劣化が抑制できる。

第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 発光装置の上面図である。 発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。 自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第１の実施の形態が適用される発光チップの平面レイアウト図および断面図の一例である。 発光装置および発光チップの動作を説明するためのタイミングチャートである。 第１の実施の形態の発光チップにおいて、ペデスタルおよび光量調整部材を形成する方法を説明する断面図である。 第１の実施の形態の発光チップにおいて、レンズを形成する方法を説明する断面図である。 ペデスタル上にレンズを形成するためのポジ型の感光性ポリイミドの前駆体膜を塗布した状態の一例を示す図である。 それぞれの発光サイリスタに形成されたレンズの高さｈの一例を示した図である。 レンズの高さｈ（μｍ）と取り出し光量の変化率（％）との関係の一例を示す図である。 光量調整部材の一例を示す図である。 光量調整部材の他の例を示す図である。 第２の実施の形態が適用される発光チップの平面レイアウト図および断面図の一例である。 第２の実施の形態の発光チップにおいて、ペデスタルおよびレンズを形成する方法を説明する断面図である。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列して発光素子アレイとしたＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ（ＳＬＥＤ）を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。列状に設けられた複数の発光素子のそれぞれの光量間において差が小さいことが求められている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
（画像形成装置１）
図１は、第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋを備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。なお、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋをそれぞれ区別しないときは、画像形成ユニット１１と表記する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させる駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する露光手段の一例としてのプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。

（プリントヘッド１４）
図２は、プリントヘッド１４の構成の一例を示した断面図である。プリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では、発光素子の一例としての発光サイリスタ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した光源部６３に加え、光源部６３を駆動する信号発生回路１１０（後述の図３参照）などを搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、光源部６３における発光素子の発光面がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。

（発光装置６５）
図３は、発光装置６５の上面図である。
図３に例として示す発光装置６５では、光源部６３は、回路基板６２上に、４０個の発光部品の一例としての発光チップＣ１〜Ｃ４０を、主走査方向であるＸ方向に二列に千鳥に配列して構成されている。発光チップＣ１〜Ｃ４０の配列の詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ４０は、発光チップＣ１から番号順に発光チップＣ４０までを含む。

発光チップＣ１〜Ｃ４０のそれぞれの構成は同じであってよい。よって、発光チップＣ１〜Ｃ４０をそれぞれ区別しないときは、発光チップＣと呼ぶ。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。

発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。なお、発光装置６５は信号発生回路１１０を搭載していなくともよい。このときは、信号発生回路１１０は、発光装置６５の外部に設けられ、発光チップＣ１〜Ｃ４０を制御する制御信号などを、ケーブルなどを介して発光装置６５に供給する。ここでは、発光装置６５は信号発生回路１１０を備えているとして説明する。

図４は、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示している。

はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、表面形状が矩形である基板８０の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）を備えている。
これらの端子は、基板８０の一端部からφ１端子、φ２端子、φＩ端子の順に設けられ、基板８０の他端部に、Ｖｇａ端子が設けられている。そして、発光部１０２は、φＩ端子とＶｇａ端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子としての裏面電極８５（後述する図６参照）が設けられている。
端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）は、ボンディングワイヤを介して、回路基板６２上の配線（ライン）に接続される。
なお、端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）は、図４（ａ）に示した配列でなくともよく、順番が異なっていてもよい。

ここで、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面３１１（後述する図６参照）を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分又は数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。

次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ１〜Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図１に示した画像出力制御部３０および画像処理部４０より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、第１転送信号φ１、第２転送信号φ２を送信する転送信号発生部１２０を備えている。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯信号発生部１４０を備えている。なお、点灯信号φＩ１〜φＩ４０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらにまた、信号発生回路１１０は、発光チップＣ１〜Ｃ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ１〜Ｃ４０の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備えている。

次に、発光チップＣ１〜Ｃ４０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が互いに向かい合うように、１８０°回転した状態で千鳥に配列されている。そして、発光チップＣは、発光チップＣ間においても発光素子が主走査方向（Ｘ方向）に、発光チップＣ内の発光素子の間隔で並ぶように、位置が設定されている。なお、図４（ｂ）では、発光チップＣ１〜Ｃ９を示す。そして、発光チップＣ１〜Ｃ９に、矢印で図４（ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を示している。

信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）について説明する。
回路基板６２には、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。電源ライン２００ａは、発光チップＣの基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）に設けられたＶｓｕｂ端子に接続されている。
そして、回路基板６２には、発光チップＣを駆動するための電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。電源ライン２００ｂは、発光チップＣに設けられたＶｇａ端子に接続されている。

回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣに第１転送信号φ１を送信するための第１転送信号ライン２０１、第２転送信号φ２を送信する第２転送信号ライン２０２が設けられている。第１転送信号ライン２０１は、発光チップＣのφ１端子に、第２転送信号ライン２０２は、発光チップＣのφ２端子に接続されている。第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。

そしてまた、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、発光チップＣ１〜Ｃ４０のそれぞれに、点灯信号φＩ１〜φＩ４０を送信する点灯信号ライン２０４−１〜２０４−４０が設けられている。点灯信号ライン２０４−１〜２０４−４０は、それぞれ電流制限抵抗ＲＩを介して、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子に接続されている。

以上説明したように、回路基板６２上の発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０にそれぞれ個別に送信される。
なお、発光装置６５が、信号発生回路１１０を備えない場合には、電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１、第２転送信号ライン２０２、点灯信号ライン２０４−１〜２０４−４０は、信号発生回路１１０の代わりに発光装置６５上に設けられたコネクタなどに接続される。そして、このコネクタなどに接続されるケーブルを介して、外部に設けられた信号発生回路１１０に接続される。

（発光チップＣの構成）
図５は、自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明する等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を除き、発光チップＣ上のレイアウト（後述する図６参照）に基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示している。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、信号発生回路１１０との関係において発光チップＣ１を例に、発光チップＣを説明する。そこで、図５において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。

発光チップＣ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光サイリスタ列（発光部１０２（図４（ａ）参照））を備えている。
そして、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列を備えている。
なお、図５では、発光チップＣ１（Ｃ）において、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。

また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。

また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２が送信される第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備えている。

発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図５において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。

ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘと表記する。

発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴの数も１２８個である。同様に、電源線抵抗Ｒｇｘの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。

上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、ゲート端子、アノード端子、カソード端子の３端子を有する半導体素子である。

転送サイリスタＴ、発光サイリスタＬのそれぞれのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）を介して電源ライン２００ａ（図４（ｂ）参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。
一方、転送サイリスタＴの配列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。

発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１のφＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、点灯信号発生部１４０から点灯信号φＩ１を受信する。なお、他の発光チップＣ２〜Ｃ４０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号発生部１４０から点灯信号φＩ２〜φＩ４０を受信する。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。よって、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…とゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Ｇｔ１（ゲート端子Ｇｌ１）と表記して、電位が同じであることを示す。

ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌと表記する。そして、ゲート端子Ｇｔ（ゲート端子Ｇｌ）と表記して、電位が同じであることを示す。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。

転送サイリスタＴのゲート端子Ｇｔ（ゲート端子Ｇｌ）は、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。

そして、転送サイリスタ列の一端側における転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。

図５において、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。前述したように、発光サイリスタＬを備える部分が発光部１０２に該当する。

図６は、第１の実施の形態が適用される発光チップＣの平面レイアウト図および断面図の一例である。ここでは、発光チップＣと信号発生回路１１０との接続関係を示さないので、発光チップＣ１を例とすることを要しない。よって、発光チップＣと表記する。
図６（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図６（ｂ）は、図６（ａ）に示したＶＩＢ−ＶＩＢ線での断面図である。よって、図６（ｂ）の断面図には、図中下より発光サイリスタＬ１、転送サイリスタＴ１、結合ダイオードＤｘ１、電源線抵抗Ｒｇｘ１の断面が示されている。なお、図６（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。図６（ｃ）は、図６（ａ）に示したＶＩＣ−ＶＩＣ線での断面図である。

なお、図６（ａ）では、図４（ａ）に対応させて端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）を設けるとして、図６（ａ）では、発光サイリスタＬ１に近接して設けられたφＩ端子のみを表記している。他のφ１端子、φ２端子、Ｖｇａ端子は、紙面の外に設けられている（図４（ａ）参照）。
そして、基板８０の裏面に設けられたＶｓｕｂ端子は、基板８０の外に引き出して示している。

なお、φ１端子、φ２端子、φＩ端子、Ｖｇａ端子の位置は、予め定められた場所および順序で配置すればよい。φ１端子、φ２端子を、図６において右側に設ける場合は、電流制限抵抗Ｒ１、Ｒ２を基板８０の右端部に設ければよい。

発光チップＣは、図６（ｂ）、（ｃ）に示すように、ｐ型である基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層され、少なくともｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が相互に分離された複数の島（アイランド）（後述する第１アイランド３０１〜第６アイランド３０６など）から構成されている。
ｐ型の第１半導体層８１は、分離されていても、されていなくともよい。図６（ｂ）、（ｃ）では、ｐ型の第１半導体層８１は、厚さ方向に一部が除去されている。ｐ型の第１半導体層８１が基板８０を兼ねてもよい。

なお、複数のアイランドの内の一部は、ｎ型の第４半導体層８４が部分的に除去されている（例えば、後述する第１アイランド３０１）。しかし、複数のアイランドの内の他は、ｎ型の第４半導体層８４が除去されている（例えば、後述する第３アイランド３０３）。

そして、発光チップＣには、図６（ｂ）、（ｃ）に示すように、これらのアイランドの表面および側面を覆うように設けられた絶縁層８６が設けられている。そして、これらのアイランドと電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線とが、絶縁層８６に設けられたスルーホール（図６（ａ）では○で示す。）を介して接続されている。以下の説明では、絶縁層８６およびスルーホールについての説明を省略する。

さらに、絶縁層８６上には、ペデスタル（台座）９１が設けられ、さらに発光サイリスタＬの部分に、レンズ９３から取り出される光の量（光量）を調整する光量調整部材９２が設けられている。そして、光量調整部材９２上に発光サイリスタＬが出射する光を集光するためのレンズ９３が設けられている。なお、端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）上には、ボンディングワイヤとの接続を妨げないように、ペデスタル９１は設けられていない（除去されている）（後述する図７参照）。
ここで、複数のレンズ９３とそれぞれのレンズ９３に対応して設けられた光量調整部材９２とが光取り出し手段の一例である。

さらにまた、発光チップＣは、ｐ型の第３半導体層８３にオーミック接続するｐ型オーミック電極（後述するｐ型オーミック電極３３１など）およびｎ型の第４半導体層８４にオーミック接続するｎ型オーミック電極（後述するｎ型オーミック電極３２１など）を備えている。

まず、図６（ａ）、（ｂ）、（ｃ）を参照して、第１アイランド３０１〜第６アイランド３０６の構成を説明する。
第１アイランド３０１は、表面形状が長方形であって、発光サイリスタＬ１が設けられている。発光サイリスタＬ１は、基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極３２１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３１をゲート端子Ｇｌ１とする。

発光サイリスタＬは、主にｎ型の第２半導体層８２とｐ型の第３半導体層８３との界面で発光する。ここでは、カソードとして働くｎ型の第４半導体層８４から光を取り出すため、発光サイリスタＬのｎ型の第４半導体層８４表面を発光面３１１と表記する。
そして、発光面３１１の平面形状は正方形であるとし、ｎ型オーミック電極３２１が発光面３１１の中央に設けられている。

そして、図６（ｂ）、（ｃ）に示すように、発光サイリスタＬ１の発光面３１１上に、絶縁層８６、ペデスタル（台座）９１および光量調整部材９２が設けられ、そしてレンズ９３が設けられている。
ペデスタル９１、光量調整部材９２、レンズ９３については、後に詳述する。

第２アイランド３０２は、表面形状が長方形であって、転送サイリスタＴ１、結合ダイオードＤｘ１が設けられている。図６（ｂ）に示すように、転送サイリスタＴ１は、基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３１３上に設けられたｎ型オーミック電極３２３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３２をゲート端子Ｇｔ１とする。
同様に、結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域３１４上に設けられたｎ型オーミック電極３２４をカソード端子、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３２をアノード端子とする。結合ダイオードＤｘ１のアノード端子と転送サイリスタＴ１のゲート端子Ｇｔ１とはｐ型オーミック電極３３２で共通である。

第３アイランド３０３は、表面形状が中央部のくびれた長方形であって、電源線抵抗Ｒｇｘ１が設けられている。電源線抵抗Ｒｇｘ１は、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３３とｐ型オーミック電極３３４との間のｐ型の第３半導体層８３を抵抗とする。
第４アイランド３０４は、表面形状が長方形であって、スタートダイオードＤｘ０が設けられている。スタートダイオードＤｘ０は、ｎ型の第４半導体層８４の領域３１５上に設けられたｎ型オーミック電極３２５をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３５をアノード端子とする。

第５アイランド３０５および第６アイランド３０６は、表面形状が第３アイランド３０３と同様に表面形状が中央部のくびれた長方形であって、第５アイランド３０５には電流制限抵抗Ｒ１が、第６アイランド３０６には電流制限抵抗Ｒ２が設けられている。電流制限抵抗Ｒ１、電流制限抵抗Ｒ２は、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１と同様に、それぞれが２個のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。

そして、図６（ｂ）、（ｃ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
なお、発光チップＣには、第１アイランド３０１、第２アイランド３０２、第３アイランド３０３と同様なアイランドが、並列するように複数形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…、結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４，…等が、第１アイランド３０１、第２アイランド３０２、第３アイランド３０３と同様に設けられている。そして、発光サイリスタＬ１と同様に、発光サイリスタＬ２、Ｌ３、…上にそれぞれレンズ９３が設けられている。

次に、図６（ａ）を参照して、第１アイランド３０１〜第６アイランド３０６に設けた各素子間の接続関係を説明する。
点灯信号線７５は幹部７５ａと複数の枝部７５ｂとを備え、幹部７５ａは発光サイリスタ列の列方向に延びるように設けられている。枝部７５ｂは幹部７５ａから枝分かれして、第１アイランド３０１に設けられた発光サイリスタＬ１のカソード端子であるｎ型オーミック電極３２１と接続されている。他の発光サイリスタＬのカソード端子も同様にして、点灯信号線７５に接続されている。そして、点灯信号線７５はφＩ端子に接続されている。
よって、発光面３１１上を枝部７５ｂが横切るため、枝部７５ｂ（ｎ型オーミック電極３２１を含む）で覆われる（遮光される）部分からは、光を取り出すことができない。すなわち、発光サイリスタＬが発光する光は、発光面３１１の枝部７５ｂで覆われていない部分から、絶縁層８６および光量調整部材９２を介して取り出され、レンズ９３に入射する。そして、レンズ９３に入射した光は、レンズ９３により集光されて、図２に示したロッドレンズアレイ６４に入射する。

第１転送信号線７２は、第２アイランド３０２に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極３２３に接続されている。第２アイランド３０２と同様なアイランドに設けられた、他の奇数番号の転送サイリスタＴのカソード端子も第１転送信号線７２に接続されている。第１転送信号線７２は、第５アイランド３０５に設けられた電流制限抵抗Ｒ１を介してφ１端子（不図示）に接続されている。
一方、第２転送信号線７３は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタＴのカソード端子であるｎ型オーミック電極（符号なし）に接続されている。第２転送信号線７３は、第６アイランド３０６に設けられた電流制限抵抗Ｒ２を介してφ２端子（不図示）に接続されている。

電源線７１は、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１の一方の端子であるｐ型オーミック電極３３４に接続されている。他の電源線抵抗Ｒｇｘの一方の端子も電源線７１に接続されている。電源線７１はＶｇａ端子（不図示）に接続されている。

そして、第１アイランド３０１に設けられた発光サイリスタＬ１のｐ型オーミック電極３３１（ゲート端子Ｇｌ１）は、第２アイランド３０２のｐ型オーミック電極３３２（ゲート端子Ｇｔ１）に接続配線７６で接続されている。

そして、ｐ型オーミック電極３３２（ゲート端子Ｇｔ１）は、第３アイランド３０３に設けられたｐ型オーミック電極３３３（電源線抵抗Ｒｇｘ１の他方の端子）に接続配線７７で接続されている。
第２アイランド３０２に設けられたｎ型オーミック電極３２４（結合ダイオードＤｘ１のカソード端子）は、隣接して設けられている転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続配線７９で接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ等についても同様である。

第２アイランド３０２のｐ型オーミック電極３３２（ゲート端子Ｇｔ１）は、第４アイランド３０４に設けられたｎ型オーミック電極３２５（スタートダイオードＤｘ０のカソード端子）に接続配線７８で接続されている。ｐ型オーミック電極３３５（スタートダイオードＤｘ０のアノード端子）は、第２転送信号線７３に接続されている。
このようにして、発光チップＣが構成される。

次に、図６（ａ）、（ｂ）、（ｃ）により、ペデスタル９１、光量調整部材９２、レンズ９３について説明する。
ペデスタル９１は、発光サイリスタＬが発光する光を透過する材質で構成されるとともに、電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線が設けられた上に設けられ、発光面３１１とレンズ９３との間の距離を設定する。
ここでは、ペデスタル９１は、発光チップＣにおいて、端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）表面のボンディングワイヤと接続する部分を除いて、全面に設けられている。すなわち、ペデスタル９１は、ボンディングパッドである端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）上には設けられていない。なお、ペデスタル９１は、レンズ９３が設ける部分に設けてもよい。

光量調整部材９２は、それぞれが発光サイリスタＬに対応して設けられ、レンズ９３から出射され、ロッドレンズアレイ６４を介して感光体ドラム１２を露光する光量を調整する。ここでは、ロッドレンズアレイ６４を介して感光体ドラム１２を露光する光量は、レンズ９３から予め定められた方向に取り出される光量であるので、レンズ９３から取り出される光量（取り出し光量）と表記する。
後述するように、光量調整部材９２を用いない場合においては、レンズ９３から取り出される光量は、発光サイリスタＬの位置（番号）によって異なる。このため、光量調整部材９２は、レンズ９３から取り出される光量の発光サイリスタＬの位置（番号）における差を抑制するために設けられている。すなわち、光量調整部材９２を用いない場合において、取り出し光量が最も小さい発光サイリスタＬに対して、取り出し光量が大きい発光サイリスタＬについては、取り出し光量が小さくなるように光量調整部材９２を設定し、発光サイリスタＬの位置（番号）における取り出し光量の差を抑制する。
光量調整部材９２については、後に詳述する。

レンズ９３は、発光サイリスタＬが発光する光を透過する材質で構成されるとともに、発光サイリスタＬの発光面３１１に対向するように設けられている。そして、図６（ｂ）では、レンズ９３は、表面形状（プロファイル）が発光面３１１から離れる方向に凸状となっている。なお、レンズ９３の表面形状は、ロッドレンズアレイ６４を介して感光体ドラム１２を効率よく露光するように設定されればよい。このため、レンズ９３は、発光面３１１が発光する光を集光するように構成されてもよく、発散するように構成されてもよい。すなわち、レンズ９３は、表面形状を凸状としてもよく、凹状としてもよい。また、一部に孔（開口）が設けられた形状としてもよい。ここではレンズ９３は凸状であるとし、凸状の頂点９３ａが発光面３１１の中心（枝部７５ｂとｎ型オーミック電極３２１とが接続されるスルーホールの位置）に対向するとして説明する。

そして、レンズ９３の光量調整部材９２と接する部分における直径ｄｉは、発光サイリスタ列における発光サイリスタＬのピッチより大きく設定している。このため、発光サイリスタＬにそれぞれ設けられたレンズ９３は、光量調整部材９２と接する部分において、互いに重なる部分が切り取られた形状となっている。そして、後述するように、隣接する発光サイリスタＬ間でレンズ９３が互いに接して一体化して形成される。このように、光量調整部材９２と接する部分において、重なる部分が切り取られた形状であっても、レンズ９３と表記する。また、隣接する発光サイリスタＬ間でレンズ９３が一体化して形成されていても、発光サイリスタＬごとにレンズ９３が設けられているとする。

ここでは、レンズ９３のペデスタル９１の表面（レンズ９３が設けられた側の面）から頂点９３ａまでを、発光サイリスタＬ１では高さｈ１、発光サイリスタＬ２では高さｈ１より大きい高さｈ２、発光サイリスタＬ３では高さｈ２より大きい高さｈ３とする（ｈ１＜ｈ２＜ｈ３）。このように、レンズ９３の高さを、発光サイリスタＬの番号を「ｈ」に付して表記する。そして、レンズ９３の高さｈ１、ｈ２、ｈ３、…をそれぞれ区別しないときは、高さｈと表記する。
そして、番号が４以上の発光サイリスタＬでは、それぞれに対応するレンズ９３の高さｈは高さｈ３とする。よって、図６（ｃ）において、発光サイリスタＬ４に対するレンズ９３の高さｈ４は、発光サイリスタＬ３に対する高さｈ３と同じに表記している。
これらのレンズ９３の高さｈの差は、後述するように構造上生じている。
なお、レンズ９３の高さｈを、ペデスタル９１の表面からとした。しかし、光量調整部材９２の表面（レンズ９３が設けられた側の面）からとしてもよい。

なお、光量調整部材９２は、ペデスタル９１の表面に設けられているとしたが、発光サイリスタＬの発光面３１１とペデスタル９１との間またはレンズ９３の表面に設けられていてもよい。また、光量調整部材９２は、ペデスタル９１の表面、発光サイリスタＬの発光面３１１とペデスタル９１との間、または、レンズ９３の表面のいずれか複数の箇所に設けられていてもよい。

（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、発光装置６５は発光チップＣ１〜Ｃ４０を備えている（図３、４参照）。
図４に示したように、基準電位Ｖｓｕｂ、電源電位Ｖｇａは、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に共通に供給される。同様に、第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ４０は、画像データに基づいて、各発光チップＣ１〜Ｃ４０の発光サイリスタＬを点灯または非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ４０は、画像データによって相互に波形が異なる。しかし、点灯信号φＩ１〜φＩ４０は、同じタイミングで並列に送信される。
発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。

＜サイリスタ＞
発光チップＣ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、一例として、Ｖｓｕｂ端子である裏面電極８５（図６参照）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとして説明する。
本実施の形態では、発光装置６５は負の電位で駆動される。

サイリスタのアノード端子であるｐ型の第１半導体層８１はｐ型である基板８０と同電位であるので、サイリスタのアノード端子は裏面電極８５に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
サイリスタは、例えば、図６に示したように、ＧａＡｓ、ＧａＡｌＡｓなどによるｐ型半導体層（ｐ型の第１半導体層８１、ｐ型の第３半導体層８３）、ｎ型半導体層（ｎ型の第２半導体層８２、ｎ型の第４半導体層８４）を基板８０上に積層して構成される。ここでは、ｐ型半導体層とｎ型半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとして説明する。

アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。よって、ゲート端子の電位が０Ｖであると、サイリスタのしきい電圧は−１．５Ｖとなる。すなわち、−１．５Ｖより低い電位（絶対値が大きい負の電位）がカソード端子に印加されると、サイリスタはターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位となる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、オン状態のサイリスタのカソード端子の電位は−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる。なお、カソード端子の電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。

サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位（上記の−１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖまたは正の電位）が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になると、オン状態を維持するために必要な電位より高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタのカソード端子に、オン状態を維持するために必要な電位より低い電位（絶対値が大きい負の電位）が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されると、サイリスタはオン状態を維持する。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光量は、発光面３１１の面積およびカソード端子とアノード端子との間に流す電流によって決まる。

＜タイミングチャート＞
図７は、発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図７では、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。前述したように、他の発光チップＣ２〜Ｃ４０は、発光チップＣ１と並行して動作するため、発光チップＣ１の動作を説明すれば足りる。
なお、図７では、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。

図７において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯または非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。

第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１の波形について説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＣ１（発光チップＣ２〜Ｃ４０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

φ１端子（図５、図６参照）に送信される第１転送信号φ１およびφ２端子（図５、図６参照）に送信される第２転送信号φ２は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、第１転送信号φ１および第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。

第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持している。
第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を時間軸上で期間Ｔ後ろにずらしたものに当たる。第１転送信号φ１は、期間Ｔ（１）および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間であるためである。

第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図５、図６に示した転送サイリスタＴを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯または非点灯の制御（点灯制御）の対象として指定する。

次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。なお、他の発光チップＣ２〜Ｃ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。点灯信号φＩ１は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。

ここでは、発光チップＣ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持している。

では、図４、図５を参照しつつ、図７に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、以下では、発光サイリスタＬ１およびＬ２を点灯制御する期間Ｔ（１）およびＴ（２）について説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になり、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」になる。同様に、電源ライン２００ｂは電源電位Ｖｇａの「Ｌ」（−３．３Ｖ）になり、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」になる（図５参照）。

そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。

さらに、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図５参照）。

＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。

奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。

発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。

図５中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、電源線抵抗Ｒｇｘ１を介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が−１．５Ｖで、カソード端子が電源線抵抗Ｒｇｘ２を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、これらのゲート端子Ｇｔの電位は、電源線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は、ゲート端子Ｇｔ（ゲート端子Ｇｌ）の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。

（２）時刻ｂ
図７に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５および発光チップＣ１が動作を開始する。以下では、発光チップＣ１の動作を説明する。
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が、「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。
転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、アノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。

転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１（ゲート端子Ｇｌ１）の電位は、転送サイリスタＴ１のアノード端子の電位である「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）の電位が−１．５Ｖ、ゲート端子Ｇｔ３（ゲート端子Ｇｌ３）の電位が−３Ｖ、番号が４以上のゲート端子Ｇｔ（ゲート端子Ｇｌ）の電位が「Ｌ」（−３．３Ｖ）になる。
これにより、発光サイリスタＬ１のしきい電圧が−１．５Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が−３Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−４．５Ｖ、番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が−４．８Ｖになる。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５の電位が−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）になる。

（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。すると、発光サイリスタＬ１は、アノード端子とカソード端子とがともに「Ｈ」になるのでターンオフして消灯（非点灯）する。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。

（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が−３Ｖになっているので、ターンオンする。これにより、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）の電位が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３（ゲート端子Ｇｌ３）の電位が−１．５Ｖ「Ｈ」（０Ｖ）、ゲート端子Ｇｔ４（ゲート端子Ｇｌ４）の電位が−３Ｖになる。そして、番号が５以上のゲート端子Ｇｔ（ゲート端子Ｇｌ）の電位が−３．３Ｖになる。

（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。
第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード端子とカソード端子とがともに「Ｈ」になって、ターンオフする。すると、ゲート端子Ｇｔ１（ゲート端子Ｇｌ１）の電位は、電源線抵抗Ｒｇｘ１を介して、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤｘ１は、電流が流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１（ゲート端子Ｇｌ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤｘで接続されたゲート端子Ｇｔを有する転送サイリスタＴは、しきい電圧が−４．８Ｖになって、「Ｌ」（−３．３Ｖ）の第１転送信号φ１または第２転送信号φ２ではターンオンしなくなる。

（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１または時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。

なお、発光サイリスタＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、図７の発光サイリスタＬ４を点灯制御する期間Ｔ（４）における時刻ｊから時刻ｋに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬ４のしきい電圧が−１．５Ｖであっても、発光サイリスタＬ４は消灯（非点灯）のままとなる。

以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の電位）と、第１転送信号φ１または第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタＴのゲート端子Ｇｔにゲート端子Ｇｌが接続された発光サイリスタＬは、しきい電圧が−１．５Ｖであるので、点灯信号φＩが「Ｈ」から「Ｌ」に移行すると、ターンオンして点灯（発光）する。
すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯または非点灯に設定する。
このように、画像データに応じて点灯信号φＩの波形を設定して、各発光サイリスタＬの点灯または非点灯を制御している。

次に、発光チップＣの製造方法を説明するとともに、ペデスタル９１、光量調整部材９２およびレンズ９３を詳細に説明する。

（発光チップＣの製造方法）
まず、ペデスタル９１を設ける前の発光チップＣの製造方法を説明する。
例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体を用い、ｐ型である基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４を順に積層する。そののち、図６で示した複数のアイランド（第１アイランド３０１〜第６アイランド３０６および符号付さないアイランド）の間の領域において、ｎ型の第４半導体層８４、ｐ型の第３半導体層８３、ｎ型の第２半導体層８２、ｐ型の第１半導体層８１をエッチングにより除去する。これにより、相互に分離された複数のアイランドを形成する。このようなアイランドはメサと呼ばれ、このようにアイランドを形成するためのエッチングはメサエッチングと呼ばれる。なお、ｐ型の第１半導体層８１は、ｎ型の第２半導体層８２との界面から予め定められた深さにおいて除去されてもよい。図６では、ｐ型の第１半導体層８１をｎ型の第２半導体層８２との界面から予め定められた深さにおいて除去している。

複数のアイランドの内の一部（例えば、第１アイランド３０１）は、ｎ型の第４半導体層８４を部分的に除去して、ｐ型の第３半導体層８３を露出させる。他（例えば、第３アイランド３０３）は、ｎ型の第４半導体層８４を除くことにより、ｐ型の第３半導体層８３を露出させる。
そして、ｐ型オーミック電極（ｐ型オーミック電極３３１など）およびｎ型オーミック電極（ｎ型オーミック電極３２１など）を形成する。
そして、アイランドの表面および側面を覆うように、例えば二酸化シリコン（ＳｉＯ_２）などの絶縁層８６を形成する。次に、ｐ型オーミック電極（ｐ型オーミック電極３３１など）上およびｎ型オーミッ電極（ｎ型オーミック電極３２１など）上の絶縁層８６にスルーホールを設けたのち、例えばアルミニウム（Ａｌ）などの金属膜を堆積する。さらに、金属膜を、フォトリソグラフィなどにより、電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線に加工する。
このようにして、ペデスタル９１を設ける前の発光チップＣが製造される。
なお、以下では、製造の各工程段階においても発光チップＣと呼ぶ。

次に、ペデスタル９１、光量調整部材９２を形成する方法を説明する。
図８は、第１の実施の形態の発光チップＣにおいて、ペデスタル９１および光量調整部材９２を形成する方法を説明する断面図である。図６（ａ）のＶＩＣ−ＶＩＣ線での断面で説明する。ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３および発光サイリスタＬ１に最も近接して設けられたボンディングパッドとしての端子φＩを示している。

まず、ペデスタル９１を形成する方法を説明する。
ここでは、ペデスタル９１は、感光性を有する樹脂（感光性樹脂）を用いてフォトリソグラフィにより形成されるとする。
感光性樹脂には、露光光（紫外光など波長が短い光）９８が照射された部分が分解して現像液に溶解しやすくなるポジ型と、露光光９８が照射された部分が重合して現像液に不溶になるネガ型とがある。
ペデスタル９１の形成に用いる感光性樹脂は、例えばネガ型の感光性ポリイミドである。ネガ型の感光性ポリイミドは、前駆体に露光光９８を照射するとイミド化を生じて現像液に不溶になる。

図８（ａ）は、前述したよう方向で形成されたペデスタル９１を設ける前の発光チップＣである。
図８（ｂ）に示すように、発光チップＣに、ネガ型の感光性ポリイミドの前駆体膜９１ｂをスピンコーティングなどにより塗布する。
ここで用いるフォトマスク９６ａは、ボンディングパッドとなる端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）上の開口９１ａを設ける部分（図８（ｃ）参照）に露光光９８が照射されないように遮光する遮光パターン９７ａが設けられている。このフォトマスク９６ａを通して、前駆体膜９１ｂに露光光９８を照射する。すると、露光光９８が照射された前駆体膜９１ｂは、重合して現像液に不溶になる。一方、露光光９８が照射されなかったボンディングパッドとなる端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）上の開口９１ａを設ける部分は、重合が生じない。
図８（ｃ）に示すように、現像液に浸漬すると、重合が生じなかった開口９１ａを設ける部分の前駆体膜９１ｂが溶解し、開口９１ａを有するペデスタル９１が形成される。

次に、光量調整部材９２を形成する方法を説明する。
ここでは、光量調整部材９２は、複数の発光サイリスタＬのそれぞれの発光面３１１に対して予め定められた光量調整量に対応して、発光サイリスタＬが発光する光が通過する面積が異なるように構成されているとする。例えば、後述する図１３（ａ）に示すように、一つの発光面３１１を８×８のマトリクスに区切り、マトリクスのそれぞれの要素を透過または遮光のいずれかに設定することで、発光サイリスタＬの発光する光を透過する面積を１００％から０％まで６５段階に設定できる。この方法を、密度変調型と表記する。８×８のマトリクスによって光が透過する面積を変えることは、等価的に光透過率を設定することである。以下では、等価的な光透過率も光透過率と呼ぶ。

光量調整部材９２は、発光サイリスタＬの発光する光を透過しない（遮光性の）材料（遮光性材料）、例えばクロムなどの金属膜で構成されているとする。

図８（ｄ）に示したように、ペデスタル９１が形成された発光チップＣ上に、光量調整部材９２に加工される遮光性材料膜９２ａをスパッタリングなどにより形成する。
次いで、ポジ型のフォトレジスト膜９９を塗布する。そして、それぞれの発光面３１１を８×８のマトリクスに区切り、マトリクスにおけるそれぞれの要素を遮光するように遮光パターン９７ｂを設けたフォトマスク９６ｂを通して、フォトレジスト膜９９に露光光９８照射する。そして、現像液に浸漬して、フォトレジスト膜９９の露光光９８が照射された部分を除去する。
その後、遮光性材料膜９２ａを溶解するエッチング液を用いて、遮光性材料膜９２ａのフォトレジスト膜９９が除去された部分をエッチングする。
図８（ｅ）に示すように、フォトレジスト膜９９を除去することにより光量調整部材９２が形成される。これにより、レンズ９３が形成される前の発光チップＣが製造される。
なお、フォトマスク９６ｂの遮光パターン９７ｂにおけるネガ−ポジの関係を逆転させれば、フォトレジスト膜９９はネガ型としてもよい。

なお、光量調整部材９２は、発光サイリスタＬの発光面３１１上のみならず、転送サイリスタＴなどの上に設けられてもよい。このとき、転送サイリスタＴなどの部分を遮光することで、転送サイリスタＴなどに光が入射して誤動作が発生することが抑制できる。また、転送サイリスタＴなどが発光する光が感光体ドラム１２に入射して、画像形成における画質が劣化することが抑制できる。

光量調整部材９２が発光サイリスタＬの発光面３１１とペデスタル９１との間またはレンズ９３の表面に設けられる場合であっても、光量調整部材９２の形成は、上記したペデスタル９１の表面に形成する場合と同様にすればよい。

次に、レンズ９３を形成する方法を説明する。
ここでは、図６で説明したように、発光サイリスタＬ１に対応するレンズ９３が高さｈ１、発光サイリスタＬ２に対応するレンズ９３が高さｈ１より高い高さｈ２、発光サイリスタＬ３に対応するレンズ９３が高さｈ２より高い高さｈ３とする（ｈ１＜ｈ２＜ｈ３）。そして、図示していないが、番号が４以上の発光サイリスタＬでは高さｈは高さｈ３とする。
図９は、第１の実施の形態の発光チップＣにおいて、レンズ９３を形成する方法を説明する断面図である。図８と同様に、図６（ａ）のＶＩＣ−ＶＩＣ線での断面で説明する。
ここでは、レンズ９３は、感光性樹脂を用いてフォトリソグラフィにより形成するとする。なお、ここで用いるフォトリソグラフィは、グレースケールリソグラフィと呼ばれる。

グレースケールリソグラフィは、フォトリソグラフィにおいて、露光光９８の透過量（露光量）に分布を持たせたフォトマスク９６ｃを用いて行うリソグラフィである。フォトマスク９６ｃは、例えば、露光光９８の波長では解像しない微細なドットからなる遮光パターン９７ｃを有し、ドットの分布（ドット密度）により、露光光９８の光透過率を制御するものであってよい。この場合、ドット密度が低い部分は光透過率が大きく、ドット密度が高い部分は光透過率が小さい。すると、感光性樹脂がポジ型の場合、光透過率が大きい部分は現像液に溶解する量が大きく、現像後の感光性樹脂の膜厚（残膜厚）が小さくなる。一方、光透過率が小さい部分は現像液に溶解する量が小さく、現像後の感光性樹脂の膜厚（残膜厚）が大きくなる。すなわち、フォトマスク９６ｃにおける遮光パターン９７ｃを構成するドット密度によって、表面形状（プロファイル）が予め定められた形状に設定されたレンズ９３を形成することができる。
ここでは、現像後の感光性樹脂がレンズ９３の表面形状が凸状であるとして説明する。

レンズ９３の形成に用いる感光性樹脂は、例えばポジ型の感光性ポリイミドである。ここで用いるポジ型の感光性ポリイミドは、前駆体に露光光９８を照射すると、現像液に可溶になる。そして、露光光９８によって、現像後の膜厚（残膜厚）を制御できる。現像後に、加熱することで前駆体のイミド化が進み、ポリイミドになる。

図９（ａ）は、レンズ９３を形成する前の発光チップＣであって、図８（ｅ）に示した光量調整部材９２を形成した発光チップＣである。
図９（ｂ）に示すように、レンズ９３を形成する前の発光チップＣの表面に、ポジ型のポリイミドの前駆体膜９３ｂをスピンコートなどにより塗布する。
このとき、前駆体膜９３ｂの膜厚は、ペデスタル９１の開口９１ａの端に生じた段差部９１ｃの影響を受ける。すなわち、段差部９１ｃに対応する前駆体膜９３ｂの矢印Ｄで示す部分の膜厚ｔ_Ｄは、段差から離れた矢印Ｅで示す部分の膜厚ｔ_Ｅより薄い。これは、前駆体膜９３ｂが粘性を有する液体であるため、前駆体膜９３ｂが発光チップＣ上に塗布されると、矢印Ｄで示す段差部９１ｃの上と下とで表面が滑らかにつながるように表面張力の影響を受けるためである。すなわち、段差部９１ｃに近いほど前駆体膜９３ｂの厚さが小さく、段差部９１ｃから離れるにしたがい前駆体膜９３ｂの厚さが大きくなる。そして、段差部９１ｃから大きく離れると、段差部９１ｃの影響を受けなくなり、前駆体膜９３ｂの厚さの変動は小さくなる。この厚さが異なる範囲は、開口９１ａの大きさ、開口９１ａからの距離、前駆体膜９３ｂを形成する感光性ポリイミドの前駆体の粘度、塗布方法などに依存する。

その後、図９（ｂ）に示すように、ドット密度に差を設けて光透過率を制御する遮光パターン９７ｃを形成したフォトマスク９６ｃを介して、この前駆体膜９３ｂに露光光９８を照射する。そして、露光光９８が照射された前駆体膜９３ｂを現像する。
すると、図９（ｃ）に示すように、ドット密度による光透過率の違いにより、現像後の前駆体膜９３ｂの膜厚（残膜厚）が異なることで、レンズ９３が形成される。
このようにして、発光チップＣが製造される。

しかし、前述した前駆体膜９３ｂの厚さを反映して、段差部９１ｃに最も近い位置にある発光サイリスタＬ１に対するレンズ９３の高さｈ１は、発光サイリスタＬ２に対するレンズ９３の高さｈ２より低くなる。発光サイリスタＬ２に対するレンズ９３の高さｈ２と、発光サイリスタＬ３の高さｈ３との関係も同様である。

そして、このレンズ９３の高さｈが異なる範囲は、発光サイリスタＬ１〜Ｌ１０で見られる場合がある（後述する図１１参照）。すなわち、発光サイリスタＬ１１より番号が大きい発光サイリスタＬでは、レンズ９３の高さｈの変動が発光サイリスタＬ１〜Ｌ１０におけるより小さい。しかし、発光サイリスタＬ１〜Ｌ１０では、番号が大きくなるにつれて、レンズ９３の高さｈが高くなるように変化する。

ここでは、ペデスタル９１はネガ型の感光性ポリイミドで、レンズ９３はポジ型の感光性ポリイミドを用いて形成した。しかし、ペデスタル９１をポジ型の感光性ポリイミドで、レンズ９３をネガ型の感光性ポリイミドを用いて形成してもよい。また、ペデスタル９１およびレンズ９３をともに、ポジ型の感光性ポリイミドで形成してもよく、ネガ型の感光性ポリイミドで形成してもよい。
ペデスタル９１およびレンズ９３を感光性ポリイミドで構成するとして説明した。しかし、感光性樹脂としては、ポリイミド樹脂の他、フェノールエポキシ樹脂、アクリル樹脂、シクロオレフィン樹脂などを用いることができる。

＜光量調整部材９２とレンズ９３との関係＞
次に、光量調整部材９２とレンズ９３との関係について説明する。
第１の実施の形態では、発光サイリスタＬのそれぞれに対応するレンズ９３の光量調整部材９２と接する部分における直径を同じとしている。よって、レンズ９３の高さｈが異なると、レンズ９３表面の曲率半径が異なる。例えば、段差部９１ｃに近い発光サイリスタＬ１に対応するレンズ９３は、段差部９１ｃから発光サイリスタＬ１より離れた発光サイリスタＬ３のレンズ９３よりレンズの高さｈが低いので、表面の曲率半径が大きくなる。すなわち、段差部９１ｃに近い発光サイリスタＬに対応するレンズ９３は、段差部９１ｃから遠い発光サイリスタＬに対応するレンズ９３に比べ、高さｈが低く且つ曲率半径が大きい。
高さｈが低く且つ曲率半径が大きいレンズ９３は、高さｈが高く且つ曲率半径が小さいレンズ９３に比べレンズ９３の焦点距離が長くなる。このとき、光量調整部材９２を用いない場合には、それぞれの発光サイリスタＬの発光する光量が同じでも、レンズ９３からの取り出し光量（ロッドレンズアレイ６４を介して感光体ドラム１２を露光する光量）が低減することが起こりうる。すなわち、発光サイリスタＬ間で取り出し光量が異なってしまう。

ここでは、光量調整部材９２を用いない場合には、レンズ９３のペデスタル９１の表面からの高さｈが低いほど、曲率半径が大きくなって焦点距離が長くなることにより、取り出し光量が小さくなるとする。そして、ロッドレンズアレイ６４を介して感光体ドラム１２を露光する光量が小さいとして説明する。

そこで、第１の実施の形態では、光量調整部材９２を、ペデスタル９１とレンズ９３との間に設けている。そして、光量調整部材９２の光透過率を、段差部９１ｃに近く、高さｈが低いレンズ９３が形成される発光サイリスタＬに対しては、段差部９１ｃから離れて、高さｈが高いレンズ９３が形成される発光サイリスタＬより大きくなるように設定している。

すなわち、光量調整部材９２を介在させることにより、取り出し光量が最も小さい発光サイリスタＬに比べ取り出し光量が大きい発光サイリスタＬに対して、感光体ドラム１２を露光する光量を抑制する。これにより、段差部９１ｃに近く、高さｈが低いレンズ９３が形成された発光サイリスタＬと、その他の発光サイリスタＬとの間で、取り出し光量の差を、光量調整部材９２を用いない場合に比べ小さくしている。

図１０は、ペデスタル９１上にレンズ９３を形成するためのポジ型の感光性ポリイミドの前駆体膜９３ｂを塗布した状態の一例を示す図である。横軸は、ペデスタル９１の開口９１ａに生じた段差部９１ｃ（表面から厚さが減少し始める位置）を０とした距離（μｍ）である。開口９１ａ側が−、ペデスタル９１側が＋である。一方、縦軸はペデスタル９１が形成される面を０とした高さ（μｍ）である。
図１０に示すように、ペデスタル９１の厚さは、１３μｍで変動が小さい。一方、ペデスタル９１上において、前駆体膜９３ｂの厚さは、矢印Ｄで示す段差部９１ｃに近い部分で最も薄く（ペデスタル９１の厚さを加えて２２．２μｍ）、段差部９１ｃから離れるにしたがって厚くなっている。そして、段差部９１ｃから５００μｍ以上離れた部分から厚さの変動が小さくなっている（矢印Ｅで示す部分でペデスタル９１の厚さを加えて２５．５μｍ）。

このように、段差部９１ｃが１３μｍと高い場合には、その上に塗布した前駆体膜９３ｂの厚さに影響が現れやすい。

図１１は、それぞれの発光サイリスタＬに形成されたレンズ９３の高さｈの一例を示した図である。横軸は発光サイリスタＬの番号、縦軸はレンズ９３の高さｈ（μｍ）である。そして、発光サイリスタＬ１に近い側にペデスタル９１の開口９１ａによる段差部９１ｃがある。
発光サイリスタＬ１〜Ｌ１０においては、番号が大きくなるにつれレンズ９３の高さｈが高くなっている。しかし、発光サイリスタＬ１０と発光サイリスタＬ１２８とでは、レンズ９３の高さｈの差が小さい。すなわち、段差部９１ｃによるレンズ９３の高さｈへの影響は、発光サイリスタＬ１〜Ｌ９の範囲で生じている。

図１２は、レンズ９３の高さｈ（μｍ）と、取り出し光量の変化率（％）との関係の一例を示す図である。横軸は、レンズ９３の高さｈ（μｍ）、縦軸はレンズ９３の高さｈが８μｍであるときに取り出すことができる光量を基準とした光量の変化率（％）である。
レンズ９３の高さｈが６μｍであると、高さｈが８μｍであるときに比較して光量が９％低下する。一方、レンズ９３の高さｈが９μｍであると、高さｈが８μｍであるときに比較して光量が増加するが、レンズ９３の高さｈが８μｍであるときに比較して差は小さい。

このように、レンズ９３の高さｈが変化すると、取り出し光量が変化する。これは、前述したように、レンズ９３の高さｈが低くなるとレンズ９３の表面の曲率半径が小さくなって焦点距離が長くなり、ロッドレンズアレイ６４に取り込まれる光量が低下するためである。

よって、第１の実施の形態では、レンズ９３の高さｈが高い発光サイリスタＬ（図１０における番号が１０以上の発光サイリスタＬ）に対しては、取り出し光量が小さくなるように光透過率が小さい光量調整部材９２を設け、取り出し光量を小さくしている。一方、図１０における発光サイリスタＬ１〜Ｌ９に対しては、番号が小さくなるにしたがって、光透過率が大きくなるように、光量調整部材９２を設けている。
なお、取り出し光量が最も小さい発光サイリスタＬ１については、光量調整部材９２を設けなくともよい。

なお、以上説明したように、開口９１ａから離れた位置に発光サイリスタＬを設ければ、段差部９１ｃによるレンズ９３の高さｈの差が生じにくくなる。図１０に示した一例では、レンズ９３の高さｈに差が生じにくくするためには５００μｍ以上離すことが必要とされる。しかし、発光サイリスタＬと開口９１ａとを離して設けると、発光チップＣの長手方向の長さが大きくなって、一枚のウエハから得られる発光チップＣの数が少なくなってしまう。これにより、発光チップＣの価格が高くなってしまう。すなわち、発光チップＣにおいて、発光サイリスタ列と端子（φ１端子、φ２端子、φＩ端子、Ｖｇａ端子）とを近づけて設けることが求められる。

図１３は、光量調整部材９２の一例を示す図である。図１３（ａ）は密度変調型の一例、（ｂ）は図１３（ａ）の光量調整部材９２の等価的な光透過率を示す図である。
図１３（ａ）に示す密度変調型は、前述したように、発光サイリスタＬの発光面３１１をマトリクス状に分割し、マトリクスの各要素を透過または遮光に設定することで、透過または遮光の要素の数を変化させて、光透過率（等価的な光透過率）を設定する。図１３（ａ）の左側に、８×８のマトリクスを示す。そして、右側に、透過部分を白、遮光部分を黒として、光透過率を１０％刻みで変えた場合の遮光パターンを示している。なお、光透過率１００％は全面が透過であるので示していない。
なお、発光サイリスタＬの発光サイリスタ列方向のピッチを２０μｍとすると、マトリクスの各要素の一辺は２．５μｍとなる。よって、例えば光量調整部材９２をクロム膜で形成し、フォトリソグラフィによって、発光サイリスタＬの発光面３１１ごとに、密度変調型の光量調整部材９２を形成することができる。

例えば、光量調整部材９２のマトリクスの要素を透過と遮光とのいずれかに設定する場合、光量調整部材９２は、金、銀、銅、チタン、アルミニウム、タングステン、クロムなどの金属またはカーボンブラックなど、発光サイリスタＬの発光する光を透過しにくい材料の膜で構成する。そして、フォトリソグラフィにより、その膜の透過する要素に対応する部分を除去することで光量調整部材９２を形成することができる。この場合、光量調整部材９２として、０％から１００％の範囲の光透過率が得られる。
なお、金属またはカーボンブラックなどの代わりに、分布型ブラッグ反射（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｉｏｎ）を生じさせる誘電体などによる多層膜を用いてもよい。多層膜の構成は、発光サイリスタＬの発光する光の波長を反射するように設定すればよい。

一方、光量調整部材９２を、染料、顔料などを分散した樹脂の膜とし、フォトリソグラフィにより透過する要素に対応する部分を除去することで光量調整部材９２を形成することができる。この場合、染料、顔料などを分散した樹脂の膜の光透過率が９０％であれば、光量調整部材９２として、９０％とから１００％の光透過率が得られる。染料としては、アゾ色素、シアニン色素などがあり、発光サイリスタＬの発光する波長に対応させて選択すればよい。また、染料、顔料などを分散した樹脂の光透過率は、分散する染料、顔料などの量および膜とした時の膜厚により設定できる。

さらに、樹脂の膜に、この樹脂とは屈折率の異なる他の樹脂の微粒子を分散させてもよい。上記の光量調整部材９２と同様に、他の樹脂の微粒子を分散させた樹脂の膜における透過する要素に対応する部分を、フォトリソグラフィにより除去することで光量調整部材９２を形成することができる。
この場合、樹脂と他の樹脂の微粒子との屈折率の違いにより、発光サイリスタＬの発光する光が散乱される。よって、取り出し光量を小さく設定することができる。

以上説明したように、光量調整部材９２を構成する材料は、発光サイリスタＬの発光する光を反射または吸収により遮光する材料であってもよく、発光サイリスタＬの発光する光の一部を吸収する材料であってもよい。さらに、発光サイリスタＬの発光する光を散乱する材料であってもよい。

図１３（ｂ）は図１３（ａ）の光量調整部材９２における黒の要素の数に対する光透過率（図１３（ｂ）では等価的な光透過率と表記）の実測値の一例を示す図である。横軸は、光量調整部材９２における黒の要素の数、縦軸は任意単位で示した光透過率である。
原理上、光透過率は、黒の要素の数の増加に伴って小さくなる。しかし、図１３（ｂ）に示す光透過率の実測値では、黒の要素の数が５６より大きい場合における光透過率の黒の要素の数に対する変化は、黒の要素の数が５６未満である場合に比べて小さい。

図１４は、光量調整部材９２の他の例を示す図である。図１４（ａ）、（ｂ）は面積変調型の一例、（ｃ）は複合（ハイブリッド）型の一例である。
図１４（ａ）、（ｂ）に示す面積変調型は、光量調整部材９２において、光が透過または遮光する面積を変えて、光透過率を設定する。例えば、図１４（ａ）では、二つの正方形の遮光する領域（黒で示す領域）を設け、その二つの正方形の遮光する領域の大きさを変えることで、光透過率を設定している。
一方、図１４（ｂ）では、二つの同心円の間を光が透過する領域とし、二つの同心円の直径を変えることで、光透過率を設定している。二つの同心円の間を遮光の領域としてもよい。また、同心円の数を３以上としてもよい。

図１４（ｃ）に示す複合（ハイブリッド）型は、発光サイリスタＬの発光面３１１を複数の領域に分けたのち、その複数の領域のそれぞれに、図１３（ａ）に示した面積変調型を適用している。詳細な説明は省略する。
なお、図１３で説明したように、図１４（ａ）、（ｂ）、（ｃ）における光量調整部材９２を、発光サイリスタＬの発光する光を遮光する材料の代わりに、吸収する材料、散乱する材料で構成してもよい。

以上説明したように、第１の実施の形態では、発光サイリスタＬが発光する光を、それぞれの発光サイリスタＬに対応して光透過率が設定された光量調整部材９２を、ペデスタル９１とレンズ９３との間に設けることにより、取り出し光量を制御する。これにより、段差部９１ｃに起因して生じたレンズ９３の高さｈの差による取り出し光量の差を抑制する。

ここでは、取り出し光量が最も小さくなる発光サイリスタＬ１を基準にして、他の発光サイリスタＬに対して光量調整部材９２を適用するとした。後述するように、予め定められた取り出し光量より大きくなる発光サイリスタＬに対して光量調整部材９２を適用してもよい。

起因して生じるレンズ９３の高さｈの差、すなわち前駆体膜９３ｂの厚さの差は、予め分かる。よって、発光サイリスタＬごとに設定する光量調整部材９２の光透過率も予め設定することができる。

また、光量調整部材９２によって、発光サイリスタ列のそれぞれの発光サイリスタＬからの取り出し光量の差を小さく設定すると、図１に示した画像出力制御部３０などにより、発光サイリスタＬが発光する期間または発光サイリスタＬに流す電流などにより、発光サイリスタＬの出射する光量を補正することを要しない。

なお、光量調整部材９２による発光サイリスタＬの取り出し光量の設定と、画像出力制御部３０などによる発光サイリスタＬの出射する光量の設定とを併用してもよい。例えば、予め定められた取り出し光量の発光サイリスタＬを基準として、光量調整部材９２を備えない場合においてそれ以上の取り出し光量となる発光サイリスタＬに光量調整部材９２を適用して取り出し光量を設定する。そして、それ以下の取り出し光量の発光サイリスタＬに対しては、画像出力制御部３０などによって出射する光量を設定する。この場合、発光サイリスタ列における最も取り出し光量が小さい発光サイリスタＬを基準としないので、この発光サイリスタＬより取り出し光量が大きい発光サイリスタＬの発光する光量を抑制し過ぎない。

以上の説明では、光量調整部材９２を用いない場合に、レンズ９３の高さｈが高い場合に比べて、レンズ９３の高さｈが低い場合には、焦点距離が長くなってロッドレンズアレイ６４に取り込まれる光量が小さくなるとした。
逆に、レンズ９３の高さｈが高いと、ロッドレンズアレイ６４に取り込まれる光量が増加する場合には、レンズ９３の高さｈが低い発光サイリスタＬに対して光透過率が小さい光量調整部材９２を設ければよい。

［第２の実施の形態］
第１の実施の形態では、光量調整部材９２をペデスタル９１とレンズ９３との間に介在させることで、レンズ９３の高さｈの違いによって生じる取り出し光量の差を抑制した。
第２の実施の形態では、レンズ９３の表面形状（プロファイル）を制御することで、レンズ９３の高さｈの違いによって生じる感光体ドラム１２を露光する光量の差を抑制する。

前述したように、ペデスタル９１の段差部９１ｃの影響を受けて、段差部９１ｃに近いレンズ９３の高さｈが低くなる。すると、レンズ９３の直径に差を設けない場合、レンズ９３の高さｈが低いほど、レンズ９３の表面の曲率半径が大きくなる。このため、レンズ９３の焦点距離が長くなって、取り出し光量（ロッドレンズアレイ６４に取り込まれる光量）が小さくなり、感光体ドラム１２を露光する光量が小さくなった。

そこで、第２の実施の形態では、第１の実施の形態における光量調整部材９２を使用せず、段差部９１ｃに近い、高さｈが低いレンズ９３に対して、表面形状、すなわち曲率半径を、第１の実施の形態の場合に比べて小さくしている。これにより、高さｈが低いレンズ９３の焦点距離が第１の実施の形態の場合に比べて短くなり、レンズ９３の高さｈの違いに起因して、取り出し光量に差が生じることを抑制する。
ここで、表面形状が異なる複数のレンズ９３が光取り出し手段の他の一例である。

（発光チップＣの構成）
図１５は、第２の実施の形態が適用される発光チップＣの平面レイアウト図および断面図の一例である。図１５（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図１５（ｂ）は、図１５（ａ）に示したＸＶＢ−ＸＶＢ線での断面図である。よって、図１５（ｂ）の断面図には、図中下より発光サイリスタＬ１、転送サイリスタＴ１、結合ダイオードＤｘ１、電源線抵抗Ｒｇｘ１の断面が示されている。図１５（ｃ）は、図１５（ａ）に示したＸＶＣ−ＸＶＣ線での断面図である。第２の実施の形態では、図６に示した第１の実施の形態における光量調整部材９２を備えていない。
そして、レンズ９３の高さｈは、発光サイリスタＬ１、Ｌ２、Ｌ３と番号が大きくなるにつれ、高くなるとする。なお、番号が４以上の発光サイリスタＬでは、レンズ９３の高さｈは発光サイリスタＬ３の高さｈ３であるとする。
以下では、同様な部分の説明を省略し、異なる部分について説明する。

図１５に示すように、発光サイリスタＬ１、Ｌ２、Ｌ３、…のそれぞれに対応して設けられるレンズ９３は直径ｄｉであるとする。
なお、図１５から分かるように、レンズ９３は、隣接するレンズ９３と一部が重なるように設けられ、重なる部分が切り取られた形状である。よって、直径ｄｉはレンズ９３が互いに隣接しない部分における直径である。

第２の実施の形態では、例え発光サイリスタＬ１のレンズ９３の高さｈが低くても、レンズ９３側面の立ち上がりを急峻にして、レンズ９３の曲率半径ｒを小さくしている。これにより、焦点距離が短くなり、発光サイリスタＬの発光する光をロッドレンズアレイ６４に取り込まれやすくしている。

（発光チップＣの製造方法）
図１６は、第２の実施の形態の発光チップＣにおいて、ペデスタル９１およびレンズ９３を形成する方法を説明する断面図である。図１６は、図１５（ａ）に示すＸＶＣ−ＸＶＣ線での断面で示している。
図１６（ａ）〜（ｃ）は、第１の実施の形態における図８（ａ）〜（ｃ）と同じである。すなわち、図１６（ｃ）は、ペデスタル９１が形成された発光チップＣである。
次に、図１６（ｄ）に示すように、図９（ｂ）と同様に、ポジ型のポリイミドの前駆体膜９３ｂをスピンコートなどにより塗布する。すると、前駆体膜９３ｂの膜厚は、段差部９１ｃに近い部分である矢印Ｄで示す部分における膜厚ｔ_Ｄは、段差部９１ｃから離れた矢印Ｅで示す部分の膜厚ｔ_Ｅより薄くなる。

そして、図１６（ｄ）に示すように、図９（ｂ）と同様に、ドット密度により光透過率を制御した遮光パターン９７ｄを形成したフォトマスク９６ｄを介して、前駆体膜９３ｂに露光光９８を照射する。そして、露光光９８が照射された前駆体膜９３ｂを現像する。なお、遮光パターン９７ｄは、第１の実施の形態における図９（ｂ）の遮光パターン９７ｃと異なって、段差部９１ｃに近い発光サイリスタＬ（発光サイリスタＬ１、Ｌ２）に対するレンズ９３の曲率半径ｒ１、ｒ２が、段差部９１ｃから離れた発光サイリスタＬ（番号が３以上の発光サイリスタＬ）に対するレンズ９３の曲率半径ｒ３より小さくなるように設定されている。

こののち、現像すると、図１６（ｅ）に示すように、レンズ９３が形成される。このとき、段差部９１ｃに近い発光サイリスタＬ１に対応する高さｈ１のレンズ９３の曲率半径ｒ１は、隣接する発光サイリスタＬ２に対応する高さｈ２（ｈ１＜ｈ２）のレンズ９３の曲率半径ｒ２より小さくなり（ｒ１＜ｒ２）、発光サイリスタＬ２に対応する高さｈ２のレンズ９３の曲率半径ｒ２は、隣接する発光サイリスタＬ３に対応する高さｈ３（ｈ２＜ｈ３）のレンズ９３の曲率半径ｒ３より小さくなる（ｒ２＜ｒ３）。なお、番号が４以上の発光サイリスタＬのレンズ９３の高さｈは高さｈ３と同じであるので、曲率半径ｒも曲率半径ｒ３と同じである。

このように、レンズ９３の高さｈが低いほどレンズ９３の曲率半径ｒが小さくなるように設定している。これにより、レンズ９３の高さｈが低くても、レンズ９３の曲率半径ｒを調整することにより、レンズ９３の高さｈが高い場合と同様に、発光サイリスタＬの発光する光をロッドレンズアレイ６４に取りこむことができる。よって、レンズ９３の高さｈの違いに起因して、取り出し光量に差が生じることを抑制する。

ここでは、番号が４以上の発光サイリスタＬのレンズ９３の曲率半径ｒを曲率半径ｒ３としたが、前駆体膜９３ｂの厚さが段差部９１ｃの影響を受ける範囲において、取り出し光量の低下が抑制できるように曲率半径ｒを設定すればよい。

上記では、フォトマスク９６ｄにおけるドット密度を調整することで、レンズ９３の曲率半径ｒを設定した。表面張力によりレンズ９３の曲率半径ｒが設定される場合には、レンズ９３の直径ｄｉ（図１５参照）を異ならせることで、曲率半径ｒを設定してもよい。
また、曲率半径ｒのみならず、レンズ９３の表面形状（プロファイル）に凹凸をもたせるなど複雑に制御して、取り出し光量の低下が抑制できるようにしてもよい。

また、第２の実施の形態では、取り出し光量が小さくなる発光サイリスタＬのレンズ９３の表面形状を制御して取り出し光量を増加させている。このとき、取り出し光量が最も大きい発光サイリスタＬとの差が小さいほど好ましいが、取り出し光量が増加すればよい。
さらに、最も大きい取り出し光量を基準として、それより小さい取り出し光量の発光サイリスタＬのレンズ９３のすべての表面形状を設定してもよく、予め定められた取り出し光量を基準として、それより小さい取り出し光量の発光サイリスタＬのレンズ９３に適用するようにしてもよい。
そして、第１の実施の形態と同様に、画像出力制御部３０などによる発光サイリスタＬの出射する光量の設定とを併用してもよい。

第１の実施の形態では、光を吸収、遮光、散乱する光量調整部材９２を設け、予め定められた小さい取り出し光量に他の発光サイリスタＬの取り出し光量を合わせている。このため、発光サイリスタＬの出射する光量が有効に利用されない。これに対して、第２の実施の形態では、小さい取り出し光量の発光サイリスタＬのレンズ９３の表面形状を制御して、取り出し光量を大きくしているので、発光サイリスタＬの出射する光量を有効に利用できる。

発光チップＣおよび発光装置６５の動作は、第１の実施の形態と同様であるので説明を省略する。

第１の実施の形態および第２の実施の形態では、レンズ９３の高さｈの差は、ペデスタル９１に開口９１ａを設けたことに起因した段差部９１ｃによって生じるとして説明した。
しかし、段差部９１ｃによる場合でなくとも、レンズ９３に高さｈの差が生じる場合にも適用できる。

第１の実施の形態および第２の実施の形態では、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）は、アノード端子が基板８０に接続されたアノードコモンとして説明した。サイリスタ（転送サイリスタＴ、発光サイリスタＬ）は、回路の極性を変更することによって、カソード端子が基板８０に接続されたカソードコモンとしてもよい。
また、発光サイリスタＬの発光面３１１の中央に、ｎ型オーミック電極３２１が設けられているとしたが、ｎ型オーミック電極３２１は発光面３１１の中央からずれたところに、設けられていてもよい。
また、ｎ型オーミック電極３２１が設けられていなくてもよい。

さらに、第１の実施の形態および第２の実施の形態では、発光サイリスタＬと転送サイリスタＴとから構成される自己走査型発光素子アレイ（ＳＬＥＤ）で説明したが、自己走査型発光素子アレイ（ＳＬＥＤ）は、発光サイリスタＬと転送サイリスタＴの他に、制御用のサイリスタ、ダイオード、抵抗などの他の部材を含んでいてもよい。
また、第１の実施の形態および第２の実施の形態では、転送サイリスタＴの間を結合ダイオードＤｘで接続したが、抵抗など電位の変化を伝達できる部材であってもよい。

そして、第１の実施の形態および第２の実施の形態では、発光素子を発光サイリスタＬとしたが、発光素子はｐ型の半導体層とｎ型の半導体層とが積層された発光ダイオード（ＬＥＤ）であってもよい。

１…画像形成装置、１０…画像形成プロセス部、１１、１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、７１…電源線、７２…第１転送信号線、７３…第２転送信号線、７５…点灯信号線、９１…ペデスタル、９１ａ…開口、９１ｃ…段差部、９２…光量調整部材、９３…レンズ、１１０…信号発生回路、１２０…転送信号発生部、１４０…点灯信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、φ１…第１転送信号、φ２…第２転送信号、φＩ（φＩ１〜φＩ４０）…点灯信号、Ｃ（Ｃ１〜Ｃ４０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｘ…結合ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (5)

1. 基板上に列状に配置された複数の発光素子と、
   前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、
   前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする発光部品。
2. 基板上に列状に配置された複数の発光素子と、
   前記複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられて当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、
   前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より小さくなる発光素子では、当該発光素子に対応して設けられたレンズの表面形状が当該取り出し光量が増加するように設定されていることを特徴とする発光部品。
3. 前記複数の発光素子と前記光取り出し手段との間に台座をさらに備えることを特徴とする請求項１又は２に記載の発光部品。
4. 基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備える発光手段と、
   前記発光手段から照射される光を結像させる光学手段と、を備え、
   前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とするプリントヘッド。
5. 像保持体と、
   前記像保持体を帯電する帯電手段と、
   基板上に列状に配置された複数の発光素子と、当該複数の発光素子のそれぞれの発光素子の光を出射する発光面に対向してそれぞれ設けられ、当該発光素子から光を取り出す複数のレンズを備え、当該複数のレンズが、構造上、高さの異なるレンズを含み、当該レンズの高さの差に起因して生じる取り出し光量の差が抑制された光取り出し手段と、を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
   前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と、を備え、
   前記光取り出し手段は、前記複数の発光素子において、前記取り出し光量が予め定められた値より大きくなる発光素子と前記複数のレンズにおいて当該発光素子に対応して設けられたレンズとの間、または当該レンズの表面に、当該取り出し光量を小さくする光量調整部材を備えることを特徴とする画像形成装置。

Images