JP2012040698A - 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置 - Google Patents

Abstract

【課題】発光素子アレイチップを駆動させるための信号に外乱が混入した場合でも、損傷が生じにくい発光素子アレイチップ等を提供する。
【解決手段】主走査方向に列状に配される発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、…と、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、…を駆動する信号を入出力するためのボンディングパッド８２と、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、…とボンディングパッド８２とを接続する配線部と、配線部に接続し、配線部に入力する外乱から配線部および発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、…を保護するための保護素子１１３と、を備えることを特徴とする発光素子アレイチップＣ１。
【選択図】図６

Description

本発明は、発光素子アレイチップ、発光素子ヘッド、画像形成装置に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。

特許文献１には、ｐ型基板上に、ｐ型半導体層、ｎ型半導体層、ｐ型半導体層、ｎ型半導体層が積層され、ＰＮＰＮ構造を形成しており、カソード層はカソード島を構成しつつ、活性層、アノード層と同じメサ面で分離されており、その周辺部がエッチングされて、厚さの薄い部分が形成されている発光サイリスタが開示されている。
また特許文献２には、左側回路と右側回路に分かれ、左右の回路ごとに、クロックパルスφ１，φ２、スタートパルスφ_Ｓ、書込み信号φ_Ｉをそれぞれ別系統とし、電源Ｖ_ＧＫのみは共通とする自己走査型発光素子アレイチップが開示されている。

特開２００４−１７９３６８号公報 特開２００２−１１１０６３号公報

ここで、発光素子アレイチップを駆動させるための信号に、例えば、ノイズやサージなどの外乱が混入することがある。この場合、外乱により生じうる発光素子アレイチップの損傷をチップ単体にて抑制することが望まれる。

請求項１に記載の発明は、主走査方向に列状に配される複数の発光素子を有する発光素子アレイと、前記発光素子アレイを駆動する信号を入出力するための電極部と、前記発光素子アレイと前記電極部とを接続する配線部と、前記配線部に接続し、当該配線部に入力する外乱から当該配線部および前記発光素子アレイを保護するための保護素子と、を備えることを特徴とする発光素子アレイチップである。

請求項２に記載の発明は、前記発光素子は、基板上に形成されるサイリスタからなり、
前記保護素子は、前記サイリスタの少なくとも前記基板側三層と共に形成されることを特徴とする請求項１に記載の発光素子アレイチップである。
請求項３に記載の発明は、前記保護素子は、電流制限抵抗としての機能を更に有することを特徴とする請求項１または２に記載の発光素子アレイチップである。
請求項４に記載の発明は、前記保護素子は、前記発光素子を点灯させるための点灯信号を送信する配線部に接続することを特徴とする請求項１乃至３の何れか１項に記載の発光素子アレイチップである。

請求項５に記載の発明は、主走査方向に列状に配される複数の発光素子を有する発光素子アレイと、当該発光素子アレイを駆動する信号を入出力するための電極部と、当該発光素子アレイと当該電極部とを接続する配線部と、当該配線部に接続し、当該配線部に入力する外乱から当該配線部および前記発光素子アレイを保護するための保護素子と、を備える発光素子アレイチップと、当該発光素子アレイの光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を備えることを特徴とする発光素子ヘッドである。

請求項６に記載の発明は、トナー像を形成させるトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、を有し、前記トナー像形成手段は、主走査方向に列状に配される複数の発光素子を有する発光素子アレイと、当該発光素子アレイを駆動する信号を入出力するための電極部と、当該発光素子アレイと当該電極部とを接続する配線部と、当該配線部に接続し、当該配線部に入力する外乱から当該配線部および当該発光素子アレイを保護するための保護素子と、を備える発光素子アレイチップと、当該発光素子アレイの光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、を有する発光素子ヘッドを備えることを特徴とする画像形成装置である。

請求項１の発明によれば、本構成を採用しない場合に比較して、発光素子アレイチップを駆動させるための信号に外乱が混入した場合でも、損傷が生じにくい発光素子アレイチップを提供できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、保護素子を発光素子と共に作製することができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、発光素子アレイチップの駆動を行なう駆動回路の構成がより簡単になる。
請求項４の発明によれば、本構成を採用しない場合に比較して、外乱から発光素子を保護することができる。
請求項５の発明によれば、本構成を採用しない場合に比較して、より安定的に動作する発光素子ヘッドを提供することができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、より画像の乱れが少ない画像形成装置を提供することができる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 本実施の形態が適用される発光素子ヘッドの構成を示した図である。 発光素子ヘッドにおける回路基板および発光部の上面図である。 （ａ）〜（ｂ）は、本実施の形態が適用される発光チップの構造を説明した図である。 発光チップとして自己走査型発光素子アレイチップを採用した場合に回路基板上に形成される配線図を示した図である。 発光チップとして自己走査型発光素子アレイチップを採用した場合の回路構成を説明するための図である。 発光チップを駆動を行なう信号のタイミングチャートである。 発光チップを駆動させる駆動装置内の電流の流れについて説明した図である。 発光チップを駆動させる駆動装置内の電流の流れについて説明した図である。 発光チップを駆動させる駆動装置内の電流の流れについて説明した図である。 発光チップを駆動させる駆動装置内の電流の流れについて説明した図である。 保護素子の第１の形態を説明した図である。 保護素子の第２の形態を説明した図である。 保護素子の第３の形態を説明した図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜画像形成装置の説明＞
図１は本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、トナー像形成手段の一例である４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面に塗布された感光体を予め定められた電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体を露光し静電潜像を形成する発光素子ヘッド１４、発光素子ヘッド１４によって形成された静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、構成に違いはない。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録媒体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着手段の一例としての定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光する発光素子ヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

＜発光素子ヘッドの説明＞
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。この発光素子ヘッド１４は、ハウジング６１と、発光素子として複数のＬＥＤを備えた発光部６３と、発光部６３や信号発生回路１００（後述の図３参照）等を搭載する回路基板６２と、発光部６３から出射された光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子の一例としてのロッドレンズ（径方向屈折率分布型レンズ）アレイ６４とを備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。

＜発光部の説明＞
図３は、発光素子ヘッド１４における回路基板６２および発光部６３の上面図である。
図３に示すように、発光部６３は、回路基板６２上に、６０個の発光素子アレイチップの一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、回路基板６２は、発光チップＣの発光素子アレイ（後述の図４参照）を駆動する信号を生成する信号発生回路１００を搭載している。

＜発光素子アレイチップの説明＞
図４（ａ）〜（ｂ）は、本実施の形態が適用される発光チップＣの構造を説明した図である。
図４（ａ）は、発光チップＣをＬＥＤの光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＩＶｂ−ＩＶｂ断面図である。
発光チップＣには、発光素子アレイの一例として主走査方向に列状に配される複数のＬＥＤ８１が直線状に等間隔で配されている。また基板８０の両側に発光素子アレイを駆動する信号を入出力するための電極部の一例としてのボンディングパッド８２が発光素子アレイを挟むようにして配されている。そしてそれぞれのＬＥＤ８１には光が出射する側にマイクロレンズ８３が形成されている。このマイクロレンズ８３により、ＬＥＤ８１から出射した光は集光され、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ８３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ８３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ８１の波長、使用される光硬化性樹脂の屈折率等により決定される。

＜自己走査型発光素子アレイチップの説明＞
なお、本実施の形態では、発光チップＣとして例示した発光素子アレイチップとして自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。

図５は、発光チップＣとして自己走査型発光素子アレイチップを採用した場合に回路基板６２上に形成される配線図を示した図である。
図５に示したように、回路基板６２上には、信号発生回路１００から発光チップＣに対して点灯信号φＩ（φＩ１〜φＩ６０）を送信する信号ライン１０１（１０１_１〜１０１_６０）、転送信号ＣＫ１（ＣＫ１_１〜１_６）を送信する信号ライン１０２（１０２_１〜１０２_６）、転送信号ＣＫ２（ＣＫ２_１〜２_６）を送信する信号ライン１０３（１０３_１〜１０３_６）、転送信号ＣＫＳ（ＣＫＳ_１〜Ｓ_６）を送信する信号ライン１０４（１０４_１〜１０４_６）が配線されている。また回路基板６２上には、発光チップＣ（Ｃ１〜Ｃ６０）に電力を供給する＋３．３Ｖの電源ライン１０５および接地（ＧＮＤ）された電源ライン１０６が配線されている。
つまり、各発光チップＣには、信号ライン１０１を介して、各発光チップＣに対する点灯信号φＩが入力される。また、信号ライン１０２を介して転送信号ＣＫ１（ＣＫ１_１〜１_６）が、信号ライン１０３を介して転送信号ＣＫ２（ＣＫ２_１〜２_６）が、信号ライン１０４を介して転送信号ＣＫＳ（ＣＫＳ_１〜Ｓ_６）がそれぞれ各発光チップＣに入力される。転送信号ＣＫ１、転送信号ＣＫ２、転送信号ＣＫＳは、それぞれ１０個の発光チップＣを駆動することができるため、信号線１０２，１０３，１０４はそれぞれ６組ずつで足りる。

図６は、発光チップとして自己走査型発光素子アレイチップを採用した場合の回路構成を説明するための図である。なお、ここでは、発光チップＣ１を例として説明を行うが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と構成に違いはない。

図６に示すように、発光チップＣ１は、６０個の転送サイリスタＳ１〜Ｓ６０と、６０個の発光サイリスタＬ１〜Ｌ６０と、６１個のダイオードＣＲ０〜ＣＲ６０とを備える。また、発光チップＣ１は、駆動装置１１０として、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤと、コンデンサＣ１、Ｃ２と、を備える。更に発光チップＣ１は、ノイズやサージ等の外乱から転送サイリスタＳ１〜Ｓ６０、発光サイリスタ（ＬＥＤ）Ｌ１〜Ｌ６０、ダイオードＣＲ０〜ＣＲ６０を保護するための保護素子１１３を備える。なおここで発光サイリスタＬ１〜Ｌ６０は、図４で説明を行なったＬＥＤ８１に対応する。

ここで、各転送サイリスタＳ１〜Ｓ６０のアノード端子Ａ１〜Ａ６０は電源ライン１０５に接続されている。この電源ライン１０５には電源電圧ＶＤＤ（ＶＤＤ＝＋３．３Ｖ）が供給される。
奇数番目転送サイリスタＳ１、Ｓ３、…、Ｓ５９のカソード端子Ｋ１、Ｋ３、…、Ｋ５９は抵抗Ｒ１Ａを介して信号発生回路１００に接続されているが、抵抗Ｒ１Ａと信号発生回路１００との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路１１１が配されている。
さらに、偶数番目の転送サイリスタのカソード端子Ｋ２、Ｋ４、…、Ｋ６０は抵抗Ｒ２Ａを介して信号発生回路１００に接続されているが、抵抗Ｒ２Ａと信号発生回路１００との間は、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路１１２が配されている。

一方、各転送サイリスタＳ１〜Ｓ６０のゲート端子Ｇ１〜Ｇ６０は、各転送サイリスタに対応して設けられた抵抗Ｒ１〜Ｒ６０を介して電源ライン１０６に各々接続されている。なお、電源ライン１０６は接地（ＧＮＤ）されている。
また、各転送サイリスタＳ１〜Ｓ６０のゲート端子Ｇ１〜Ｇ６０と、各転送サイリスタＳ１〜Ｓ６０に対応して設けられた発光サイリスタＬ１〜Ｌ６０のゲート端子とは各々接続される。さらに、各転送サイリスタＳ１〜Ｓ６０のゲート端子Ｇ１〜Ｇ６０には、ダイオードＣＲ１〜ＣＲ６０のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲ６０のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲ６０は直列接続されている。

ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は電流制限抵抗である抵抗ＲＳを介して信号発生回路１００に接続されている。また、発光サイリスタＬ１〜Ｌ６０のカソード端子は、電流制限抵抗である抵抗ＲＩＤを介して信号発生回路１００に接続されている。そして抵抗ＲＩＤおよび発光サイリスタＬ１〜Ｌ６０の間には、保護素子１１３が配される。なお、発光サイリスタＬ１〜Ｌ６０は、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。

信号発生回路１００により生成された発光素子アレイを駆動する信号は、駆動装置１１０を介し発光チップＣに設けられたボンディングパッド８２に送出される。そしてボンディングパッド８２から転送サイリスタＳ１〜Ｓ６０、発光サイリスタＬ１〜Ｌ６０、ダイオードＣＲ０〜ＣＲ６０に対し更に送出される。よって転送サイリスタＳ１〜Ｓ６０、ダイオードＣＲ０〜ＣＲ６０、および転送サイリスタＳ１〜Ｓ６０、発光サイリスタＬ１〜Ｌ６０、ダイオードＣＲ０〜ＣＲ６０を相互に結ぶ配線は、発光素子アレイである発光サイリスタＬ１〜Ｌ６０と電極部であるボンディングパッド８２とを接続する配線部として捉えることができる。そして本実施の形態では保護素子１１３は、この配線部に接続し、配線部に入力する外乱から配線部および発光サイリスタＬ１〜Ｌ６０を保護する役割を担う。

次に、本実施の形態の作用について、図７に示すタイミングチャートを参照して説明する。
（１）初期状態では、すべての転送サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４、…、Ｓ６０には電流が流れないため、オフしている（図７（ａ））。

（２）初期状態から、転送信号ＣＫ１Ｒをローレベル（「Ｌ」）にすると（図７（ｂ））、レベルシフト回路１１１では、図８−１に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図７（ｂ）のタイミング点線部分のように、転送信号ＣＫＳをハイレベル（「Ｈ」）としてもよい。

（３）これと同時に、転送信号ＣＫＳを「Ｈ」、転送信号ＣＫ１Ｃを「Ｌ」にすると（図７（ｃ））、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。

そして、この状態において、図８−２に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートで転送サイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路１００のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
その後、転送サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序で転送サイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１１１のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

（４）予め定められた時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路１００のトライステートバッファーＢ１Ｒを「Ｌ」にする（図７（ｄ））。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１１１の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１１１のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして転送サイリスタＳ１が完全にオンし、定常状態になると各点の電位は図８−３に示したようになる。すなわち、転送サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路１１１の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。

（５）転送サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤを「Ｌ」にする（図７（ｅ））。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造の発光サイリスタＬ１のほうが早くオンし、点灯する。発光サイリスタＬ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、発光サイリスタＬ２以降の発光サイリスタはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４…、Ｌ６０は、最もゲート電圧の高い発光サイリスタのみがオン（点灯）することになる。

（６）次に、転送信号ＣＫ２Ｒを「Ｌ」にすると（図７（ｆ））、図７（ｂ）の場合のように電流が流れ、レベルシフト回路１１２のコンデンサＣ２の両端に電圧が発生する。図７（ｆ）の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図７（ｂ）の場合とは若干異なるが、動作上影響はない。これは、図７（ｆ）の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図８−４に示したように、点線の方向に転送サイリスタＳ２にゲート電流が流れるが、これがわずかであるため転送サイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。

（７）この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図７（ｇ））、転送サイリスタスイッチＳ２がターンオンする。

（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを共に「Ｈ」にすると（図７（ｈ））、転送サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、転送サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子を「Ｌ」／「Ｈ」することで、発光サイリスタＬ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、発光サイリスタＬ１がオンすることはない。

このように、本実施の形態によれば、転送信号ＣＫ１、ＣＫ２を交互に駆動することにより、転送サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４…、Ｓ６０の転送サイリスタスイッチのオン状態を遷移することができるため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４…、Ｌ６０を時分割で点灯／非点灯を選択的に制御可能となる。

＜保護素子の説明＞
次に、保護素子１１３について更に詳細に説明を行なう。
図９は、保護素子１１３の第１の形態を説明した図である。
図９は、保護素子１１３が配された発光チップＣの断面図であり、点灯信号φＩを送信する信号ライン１０１に沿った断面を示している。図９に示すように、発光チップＣは、基板８０上に点灯信号φＩを入力するためのボンディングパッド８２と、保護素子１１３と、発光サイリスタＬ１〜Ｌ６０が順に形成されている。また絶縁層１１４を介して信号ライン１０１が、ボンディングパッド８２、保護素子１１３、発光サイリスタＬ１〜Ｌ６０上に延びている。そして信号ライン１０１は、カソード端子１１５を介してボンディングパッド８２、保護素子１１３、発光サイリスタＬ１〜Ｌ６０と接続している。

本実施の形態では、保護素子１１３は、発光サイリスタＬ１〜Ｌ６０の構造を利用して、発光チップＣに内蔵して形成される。つまり発光サイリスタＬ１〜Ｌ６０は、基板８０側からｐｎｐｎ型の四層構造を採るか、またはｎｐｎｐ型の四層構造を採るかのどちらか一方である。そして保護素子１１３は、この四層構造をそのまま利用して形成することができる。これにより保護素子１１３を発光サイリスタＬ１〜Ｌ６０と共に作製することができるため、別途工程を設けることなく、例えば発光サイリスタＬ１〜Ｌ６０のダミーとして保護素子１１３を作製することが可能である。なお本実施の形態では、発光サイリスタＬ１〜Ｌ６０や保護素子１１３がｐｎｐｎ型の四層構造を採る場合で説明を行なう。

ボンディングパッド８２を通し、ノイズやサージ等の外乱が入力した場合、外乱は、信号ライン１０１を通し伝送する。ただし保護素子１１３が、ボンディングパッド８２と発光サイリスタＬ１の間に設けられているため、この外乱は、発光サイリスタＬ１に達するより早く保護素子１１３に到達する。この際、外乱の電圧が予め定められた値（例えば、２０Ｖ〜３０Ｖ）より大きい場合は、保護素子１１３がターンオンし、外乱を基板８０側に逃がすことができる。つまり保護素子１１３内部には、サイリスタの各層のｐｎ接合間で生ずる逆バイアス状態の領域が存在するため、通常信号ライン１０１に流れる点灯信号φＩの電圧では、保護素子１１３がターンオンすることはない。しかしながら予め定められた値より大きい電圧が保護素子１１３に印加された場合は、保護素子１１３がターンオンし、電流を基板８０側に逃がす。そのため発光チップＣ内部を保護することができる。また外乱が予め定められた電圧以下（例えば、２Ｖ〜３Ｖ）であった場合でも、この保護素子１１３の内部に逆バイアス状態の領域が存在するために、これにより外乱は緩和される。即ちこの場合は、保護素子１１３は、容量性の保護素子としての機能を発揮し、そのため発光チップＣ内部が損傷することは少ない。

なお実際に保護素子１１３がターンオンし、外乱を基板８０側に逃がした場合でも、保護素子１１３の保護機能が失われることは少ない。即ち、この場合、カソード端子１１５を構成する金（Ａｕ）等と信号ライン１０１を構成するアルミニウム（Ａｌ）等が合金を形成し、劣化を生ずることになるが、保護素子１１３の保護機能は、再度使用することが可能であることが多い。

上述した例では、保護素子１１３は、サイリスタの四層構造をそのまま利用していたが、これに限られるものではなく、サイリスタの少なくとも基板８０側三層を利用して形成されれば足りる。

図１０は、保護素子１１３の第２の形態を説明した図である。
図１０は、保護素子１１３が配された発光チップＣの断面図である。図１０に示した発光チップＣは、図９で示した発光チップＣに対し、保護素子１１３が三層構造を採る点で異なる。即ち、保護素子１１３は、サイリスタの基板８０側三層を利用して形成されている。
このような形態の保護素子１１３でもｐｎｐの各層のｐｎ接合間に逆バイアス状態の領域が存在するため保護素子としての機能を持たせることができる。そして図１０で示した保護素子１１３場合は、三層構造であるため基板８０との段差がより少ない。そのため図９に示した四層構造で形成する場合に比べ、信号ライン１０１を形成する際の段差がより少なくなる。そのため信号ライン１０１の断線が生じにくくなるという利点がある。

また図１１は、保護素子１１３の第３の形態を説明した図である。
図１１は、保護素子１１３が配された発光チップＣの断面図である。図１１に示した発光チップＣは、図９で示した発光チップＣに対し、保護素子１１３が、信号ライン１０１の途中に設けられる。そのため信号ライン１０１は、保護素子１１３上に連続して形成されずに、保護素子１１３の両端に接続する。このような形態を採ることで、保護素子１１３に電流制限抵抗としての機能を更に付与することができる。即ち、保護素子１１３はサイリスタの四層構造を採るが、図１１における最上層であるカソード層はシート抵抗が他の層に比べ低いため、抵抗として利用することができる。そして保護素子１１３を形成する際に、基板８０上に占める面積を調整することで、保護素子１１３に予め定められた抵抗値を持たせることができる。よってこれにより保護素子１１３は、電流制限抵抗である抵抗ＲＩＤ（図６参照）の機能をも併せて有することになる。なお本実施の形態の場合のように、保護素子１１３に電流制限抵抗としての機能を更に付与した場合は、抵抗ＲＩＤは設けなくてよい。

なお上述した例では、保護素子１１３を信号ライン１０１に接続して設けたが、これに限られるものではなく、信号ライン１０２，１０３，１０４に接続して設けてもよい。
ただし、保護素子１１３は、点灯信号φＩを送信する信号ライン１０１および転送信号ＣＫＳを送信する信号ライン１０４に接続させることがより好ましく、更に点灯信号φＩを送信する信号ライン１０１に接続させることが特に好ましい。

つまり図６に示すように転送信号ＣＫ１を送信する信号ライン１０２および転送信号ＣＫ２を送信する信号ライン１０３には電流制限抵抗としてそれぞれ抵抗Ｒ１Ａおよび抵抗Ｒ２Ａが、発光チップＣ内部に設けられている。この場合、抵抗Ｒ１Ａ、抵抗Ｒ２Ａにより外乱を緩和することができる。そのため発光チップＣ内部が損傷する可能性は比較的低い。対して、信号ライン１０１および信号ライン１０４には、発光チップＣ内部ではなく、発光チップＣ外部に電流制限抵抗としての機能を発揮しうる抵抗ＲＳおよび抵抗ＲＩＤが設けられる。そのため抵抗ＲＳおよび抵抗ＲＩＤの後段で外乱が混入した場合は、保護素子１１３を設けないと発光チップＣ内部を保護する手段が存在しないことになる。

また信号ライン１０１は、点灯信号φＩを送信するため他の信号ラインより大きな電流を流す必要性からインピーダンスが比較的低く設計される。そのため他の信号ラインより外乱の影響を受けやすく、特に発光サイリスタＬ１，Ｌ２，Ｌ３、…、Ｌ６０に損傷が生じやすい。そのため本実施の形態の保護素子１１３は、信号ライン１０１に設けることが、特に有効である。

なお電流制限抵抗でも上述したように外乱を緩和する働きがあり、本実施の形態の保護素子１１３の機能と類似の機能を果たす。しかしながら電流制限抵抗で保護素子を構成した場合は、外乱を受けた場合に断線し、発光チップが機能しなくなることがある。一方、本実施の形態の保護素子１１３では、外乱を受けた結果、外乱に対する保護機能が失われても断線を生じるわけではなく、発光チップＣはそのまま機能する。
更に、ボンディングパッド８２の後段に電流制限抵抗を作製する場合、即ち配線部に接続して電流制限抵抗を作製する場合は、予め定められた抵抗値（例えば、５０Ω〜１００Ω）を与えるためには、発光チップ中で電流制限抵抗が占有する面積が大きくなりやすい。そのため発光チップ全体のサイズも大きくなりやすい。一方、本実施の形態の保護素子１１３では、その発光チップＣ中で保護素子１１３が占有する面積は、大体発光サイリスタＬ１〜Ｌ２と同様の大きさで足りる。そのため発光チップ全体のサイズも大きくなりにくい。

またボンディングパッド８２については、本実施の形態では、発光サイリスタＬ１〜Ｌ６０を構成するｐｎｐｎ型の四層構造を利用して作製することが可能である。ただしボンディングパッド８２を保護素子として利用することは困難である場合がある。つまりボンディングパッド８２は発光チップＣの外部からの配線を接続する必要性から、その面積を大きくする必要がある。そのためボンディングパッド８２の面積によっては容量値が大きくなりすぎ、ノイズやサージ等の外乱が混入した場合でも、ターンオンしにくいことがある。更に１個のｐｎｐｎ型の四層構造を利用して複数個のボンディングパッド８２を形成する場合は、ボンディングパッド８２間で外乱が伝達するなどの二次障害が懸念される。このような場合は、ボンディングパッド８２に対し、保護素子としての機能を付与することは困難である。

１…画像形成装置、１２…感光体ドラム、１４…発光素子ヘッド、２３…転写ロール、２４…定着器、６４…ロッドレンズアレイ、８１…発光素子、８２…ボンディングパッド、１００…信号発生回路、１１３…保護素子、φＩ１〜φＩ６０…点灯信号、Ｃ１〜Ｃ６０…発光チップ、Ｓ１，Ｓ２，Ｓ３，…，Ｓ６０…転送サイリスタ、Ｌ１，Ｌ２，Ｌ３、…、Ｌ６０…発光サイリスタ

Claims (6)

1. 主走査方向に列状に配される複数の発光素子を有する発光素子アレイと、
   前記発光素子アレイを駆動する信号を入出力するための電極部と、
   前記発光素子アレイと前記電極部とを接続する配線部と、
   前記配線部に接続し、当該配線部に入力する外乱から当該配線部および前記発光素子アレイを保護するための保護素子と、
   を備えることを特徴とする発光素子アレイチップ。
2. 前記発光素子は、基板上に形成されるサイリスタからなり、
   前記保護素子は、前記サイリスタの少なくとも前記基板側三層と共に形成されることを特徴とする請求項１に記載の発光素子アレイチップ。
3. 前記保護素子は、電流制限抵抗としての機能を更に有することを特徴とする請求項１または２に記載の発光素子アレイチップ。
4. 前記保護素子は、前記発光素子を点灯させるための点灯信号を送信する配線部に接続することを特徴とする請求項１乃至３の何れか１項に記載の発光素子アレイチップ。
5. 主走査方向に列状に配される複数の発光素子を有する発光素子アレイと、当該発光素子アレイを駆動する信号を入出力するための電極部と、当該発光素子アレイと当該電極部とを接続する配線部と、当該配線部に接続し、当該配線部に入力する外乱から当該配線部および当該発光素子アレイを保護するための保護素子と、を備える発光素子アレイチップと、
   前記発光素子アレイの光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、
   を備えることを特徴とする発光素子ヘッド。
6. トナー像を形成させるトナー像形成手段と、
   前記トナー像を記録媒体に転写する転写手段と、
   前記トナー像を記録媒体に定着する定着手段と、を有し、
   前記トナー像形成手段は、
   主走査方向に列状に配される複数の発光素子を有する発光素子アレイと、当該発光素子アレイを駆動する信号を入出力するための電極部と、当該発光素子アレイと当該電極部とを接続する配線部と、当該配線部に接続し、当該配線部に入力する外乱から当該配線部および当該発光素子アレイを保護するための保護素子と、を備える発光素子アレイチップと、当該発光素子アレイの光出力を結像させて感光体を露光し静電潜像を形成させるための光学素子と、
   を有する発光素子ヘッドを備えることを特徴とする画像形成装置。

Images