JP2016163002A - 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 - Google Patents
発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2016163002A JP2016163002A JP2015043379A JP2015043379A JP2016163002A JP 2016163002 A JP2016163002 A JP 2016163002A JP 2015043379 A JP2015043379 A JP 2015043379A JP 2015043379 A JP2015043379 A JP 2015043379A JP 2016163002 A JP2016163002 A JP 2016163002A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- layer
- region
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Devices (AREA)
Abstract
【課題】電流狭窄層を設けた場合に電極構造による光量の低下および信頼性の低下を抑制する発光素子を提供する。【解決手段】発光素子は、電流狭窄層および発光領域が形成されたメサMを含み、メサの頂部に形成される金属電極は、電流狭窄層の高抵抗領域と低抵抗領域との境界Kの少なくとも一部と重複し、かつ境界Kの少なくとも一部を遮蔽しない位置関係にある。例えば、カソード電極32Lは、直線状に延在する矩形状部分230を有し、その端部が境界に重複する。【選択図】図7
Description
本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
画像形成装置の光源として用いられる発光素子アレイの発光ダイオードの光量アップを図る技術として、発光部を構成するメサの半導体層内に電流狭窄領域を設ける方式が取られている。例えば、発光層と電極の間の半導体層の一部を異なる導電性にしたり(特許文献1)、イオン注入や酸化狭窄によって発光層近傍に非電導領域を設けるものがある(特許文献2)。これらの構造では、光出射側に設けた上部電極に開口部が設けられ、開口部から効率的に光を取り出すため、開口部下部の発光層に電流が流れ込んで発光が促進されるよう、電流狭窄がなされている。また、メサの側面近傍では、エッチング時のダメージ等によって非発光中心が生成され、非発光再結合により無効電流が発生する。従って、メサの側面に電流狭窄領域(高抵抗領域)を設けることによって、非発光再結合が抑えられ、同じ注入電流に対して、電流狭窄領域が無し場合と比べて光量を増加させることができる。
メサ側面に電流狭窄領域(高抵抗領域)を設けることで、注入された電流は、中央部分に集められる。一方、上部電極は、中央部分で発光された光をできるだけ遮蔽しないようにするため、電流狭窄領域と重複する位置に形成されるのが一般的である。例えば、メサが矩形状であるとき、メサ側面に沿って枠状に電流狭窄領域が形成され、上部電極もまた電流狭窄領域に重複するように枠状に形成される。
しかしながら、上部電極を電流狭窄領域に重複するようにメサ側面に形成すると、電流狭窄領域を通過した電流が上部電極によってメサ側面の方向に引き付けられ、引き寄せられた電流が上部電極の下方の発光層に流れ込むことで、上部電極の直下でも発光し、この発光が上部電極によって遮蔽されることで光量の損失を招いている。
他方、電流狭窄領域を拡大し、上部電極の開口部に対する電流狭窄領域の開口部(低抵抗領域)を狭くすることで、上部電極による遮光を回避することが考えられる。つまり、上部電極の開口部によって、電流狭窄領域の開口部の境界部分が遮蔽されない位置(露出される位置)に移動される。電流狭窄領域の開口部の境界部分は、基板裏面全体から上部電極に流れ込む電流の密度が高くなり、電流密度が高い領域では、転位等の結晶欠陥の発生により非発光領域が増加し、これら非発光領域が経時的に拡大することで、光量低下を招き、信頼性が低下するという課題が発生する。
本発明は、電流狭窄層を設けた場合に電極構造による光量の低下および信頼性の低下を抑制する発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置を提供することを目的とする。
請求項1は、基板上に形成された半導体層を含む柱状構造と、前記柱状構造内に形成された発光領域と、前記柱状構造内に形成され、前記柱状構造の側面に沿って形成された高抵抗領域と、当該高抵抗領域によって囲まれた低抵抗領域とを含む電流狭窄層と、前記柱状構造の頂部の半導体層と電気的に接続された電極とを有し、前記高抵抗領域の少なくとも一部が前記電極と重複し、前記高抵抗領域の少なくとも一部が前記電極と重複しない位置関係にあり、前記柱状構造の頂部から光が出射される、発光素子。
請求項2は、前記電極は、直線状に延在する延在部分を含む、請求項1に記載の発光素子。
請求項3は、前記延在部分の一方の端部と当該一方の端部に対向する他方の端部は、前記高抵抗領域と重複する位置関係にある、請求項2に記載の発光素子。
請求項4は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の中央部に形成される、請求項2または3に記載の発光素子。
請求項5は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の長手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項2または3に記載の発光素子。
請求項6は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項2または3に記載の発光素子。
請求項7は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成された第1の部分と、当該第1の部分の中央部から長手方向に延在する第2の部分とを有し、前記第1の部分が前記高抵抗領域と重複する位置関係にある、請求項2に記載の発光素子。
請求項8は、前記第2の部分の端部は、前記高抵抗領域と重複する位置関係にある、請求項7に記載の発光素子。
請求項9は、前記電流狭窄層は、前記発光領域と基板との間に形成される、請求項1ないし8いずれか1つに記載の発光素子。
請求項10は、前記高抵抗領域は、前記柱状構造の側面から選択的に酸化された領域である、請求項1ないし9いずれか1つに記載の発光素子。
請求項11は、前記基板は導電性を有し、前記基板の裏面に他方の電極が形成される、請求項1ないし10いずれか1つに記載の発光素子。
請求項12は、請求項1ないし11いずれか1つに記載の発光素子を複数含む発光素子アレイであって、前記基板上に前記柱状構造が線形方向に複数形成され、前記線形方向と平行に金属配線が形成され、前記金属配線は、複数の柱状構造の各電極にそれぞれ共通に接続される、発光素子アレイ。
請求項13は、請求項12に記載の発光素子アレイを用いた光書込みヘッド。
請求項14は、請求項13に記載の光書込みヘッドを備えた画像形成装置。
請求項2は、前記電極は、直線状に延在する延在部分を含む、請求項1に記載の発光素子。
請求項3は、前記延在部分の一方の端部と当該一方の端部に対向する他方の端部は、前記高抵抗領域と重複する位置関係にある、請求項2に記載の発光素子。
請求項4は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の中央部に形成される、請求項2または3に記載の発光素子。
請求項5は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の長手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項2または3に記載の発光素子。
請求項6は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項2または3に記載の発光素子。
請求項7は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成された第1の部分と、当該第1の部分の中央部から長手方向に延在する第2の部分とを有し、前記第1の部分が前記高抵抗領域と重複する位置関係にある、請求項2に記載の発光素子。
請求項8は、前記第2の部分の端部は、前記高抵抗領域と重複する位置関係にある、請求項7に記載の発光素子。
請求項9は、前記電流狭窄層は、前記発光領域と基板との間に形成される、請求項1ないし8いずれか1つに記載の発光素子。
請求項10は、前記高抵抗領域は、前記柱状構造の側面から選択的に酸化された領域である、請求項1ないし9いずれか1つに記載の発光素子。
請求項11は、前記基板は導電性を有し、前記基板の裏面に他方の電極が形成される、請求項1ないし10いずれか1つに記載の発光素子。
請求項12は、請求項1ないし11いずれか1つに記載の発光素子を複数含む発光素子アレイであって、前記基板上に前記柱状構造が線形方向に複数形成され、前記線形方向と平行に金属配線が形成され、前記金属配線は、複数の柱状構造の各電極にそれぞれ共通に接続される、発光素子アレイ。
請求項13は、請求項12に記載の発光素子アレイを用いた光書込みヘッド。
請求項14は、請求項13に記載の光書込みヘッドを備えた画像形成装置。
請求項1によれば、柱状構造の側面に沿って形成された高抵抗領域のすべてが電極と重複する位置関係にある場合と比較して、光量を増加することができる。
請求項2によれば、枠状の電極が高抵抗領域のすべてに重複する位置関係にある場合と比較して、光量を増加することができる。
請求項3によれば、延在部分の両端部が高抵抗領域と重複する位置関係にない場合と比較して、信頼性を向上させることができる。
請求項4によれば、矩形状の中央部から電流を均等に注入することができる。
請求項5、6、7、8によれば、枠状の電極が高抵抗領域のすべてに重複する位置関係にある場合と比較して、光量を増加することができる。
請求項9によれば、基板から発光領域への流れ込む電流密度を高めることができる。
請求項10によれば、酸化工程により電流狭窄層を形成することができる。
請求項2によれば、枠状の電極が高抵抗領域のすべてに重複する位置関係にある場合と比較して、光量を増加することができる。
請求項3によれば、延在部分の両端部が高抵抗領域と重複する位置関係にない場合と比較して、信頼性を向上させることができる。
請求項4によれば、矩形状の中央部から電流を均等に注入することができる。
請求項5、6、7、8によれば、枠状の電極が高抵抗領域のすべてに重複する位置関係にある場合と比較して、光量を増加することができる。
請求項9によれば、基板から発光領域への流れ込む電流密度を高めることができる。
請求項10によれば、酸化工程により電流狭窄層を形成することができる。
多数の発光素子を同一基板上に集積した発光素子アレイは、その駆動用回路等と組み合わせてLEDプリンタ用のプリントヘッドの光源に利用されている。発光素子としては、例えば発光ダイオード(LED)を1次元的に配列した発光素子アレイでは、外部駆動用回路から画像信号に対応した信号を、一つ一つのLEDに供給しなければならないため、各LEDに給電するためのボンドパッドがLEDと同数だけ基板上に必要となる。ところが、ボンドパッドは、通常、面積が大きいため、発光素子アレイチップの面積が必然的に大きくなってしまう。チップ面積が大きくなると、1つのウェハから取得できるチップ数は減少するため、コスト低減化に限界が生じてしまう。
例えば、A3対応のプリンタの1200dpiプリントヘッドでは、1次元配列されたLEDの数は14,000個以上となり、これと同数のワイヤーをボンドパッドにボンディングする必要がある。ワイヤーボンディングの数が増える程、発光素子アレイの作製にかかるコストが大きくなる。さらに、印刷画像の品質を高めるために、高解像度の発光素子アレイを作成する場合には、ボンドパッド数が増えることによりワイヤーボンディング数が増加し、チップ面積がさらに大きくなることによりコストが増加し、これに加え、チップ上のボンドパッドのレイアウト自体に限界が見えてくる。
発光サイリスタを順次点弧させる自己走査型発光素子アレイでは、基板をアノード、最上層のn層をカソードとし、カソード層の直下のp層をゲートとするとき、しきい値以上の電流がゲートに流れないと、アノード・カソード間に電流が流れない。自己走査型発光素子アレイ(以下、SLED(Self-scanning Light Emitting Device)と呼ぶ)は、このような性質をもつサイリスタを1次元的にアレイ化し、外部からのクロック(転送信号)により順次オン状態が転送されるように構成したものである。例えば、点灯信号に基づき発光点として機能するサイリスタ(発光部サイリスタ)と、この発光部サイリスタを外部からのクロックに基づき順次点灯対象として指定するサイリスタ(シフト部サイリスタ)を備えることで、画像形成装置におけるプリントヘッドとして利用できるものである。
本発明の実施の形態におけるSLEDでは、1つ1つの発光サイリスタに対応したボンドパッドを設ける必要はなく、チップの片側もしくは両側に配置されたボンドパッドに、矩形電圧を給電することにより、発光部サイリスタを端から順次点弧(自己走査)させることができる。従って、本発明の実施の形態におけるSLEDにおいては、解像度を上げても、ボンドパッドをチップの端に寄せることができ、ボンドパッド数の増加とそれによるチップ面積の拡大、ワイヤーボンディング数の増加によるコストアップを回避することができる。
以下、本発明の実施の形態について図面を参照して説明する。本実施の態様では、発光素子として、pnpn構造の発光サイリスタを有するSLEDや発光ダイオードを例示する。pnpnを構成する半導体層は、III−V族化合物半導体によって構成されるが、本実施の形態は、化合物半導体として、GaAs、AlGaAs、AlAsを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
図1は、本発明の実施例に係るSLEDの一部の平面図、図2は、図1に示すSLEDの1つの積層構造である島(メサまたは柱状構造)のA1−A1線、A2−A2線およびA3−A3線断面図、図3(A)は、島Sn+1の酸化領域の形成を説明する平面図、図3(B)は、島Sn+1のカソード電極と配線の接続関係を示す概略平面図、図3(C)は、図3(B)のB−B線断面図、図4は、図1に示すSLEDの等価回路である。
図4を参照すると、ここには、SLED10の一部として、4つの発光素子に関する等価回路が示されている。Ln-1、Ln、Ln+1、Ln+2は発光部サイリスタ、Tn-1、Tn、Tn+1、Tn+2はシフト部サイリスタ、Gn-1、Gn、Gn+1、Gn+2は発光部サイリスタおよびシフト部サイリスタの共通のゲート、RGはゲート負荷抵抗、Dn-2、Dn-1、Dn、Dn+1は結合ダイオード、PTn-1、PTn、PTn+1、PTn+2は結合ダイオードのカソード電極直下に形成される寄生サイリスタ、Φ1は奇数ビット転送ライン、Φ2は偶数ビット転送ライン、ΦIは発光信号ライン、VGAはゲートラインである。ここで、nは、正の整数である。以下の説明において、発光部サイリスタ、シフト部サイリスタ、寄生サイリスタを総称するときは、発光部サイリスタLi、シフト部サイリスタTi、寄生サイリスタPTiと称する。
SLEDの転送機能について説明する。今、VGAが−3.3Vで、シフト部サイリスタTnがオン状態にあるとする。このときのシフト部サイリスタTnのゲートGnの電位は、-0.2V程度まで引き上げられ、結合ダイオードDnの両端には、拡散電位分の約1.5Vの電位差が発生する。このため、Gn+1=Gn−1.5V=−1.7V、Gn+2=Gn+1−1.5V=−3.2Vとなる。
シフト部サイリスタTnが点弧しているときのゲートの電位分布を図5に示す。また、図6に、ゲートに供給されるゲートラインVGAの電圧波形と、奇数ビット転送ラインΦ1、偶数ビット転送ラインΦ2、および発光信号ラインΦIに供給される周期Tの矩形電圧を示す。奇数ビット転送ラインΦ1と偶数ビット転送ラインΦ2がともにローレベルになっている時間を重なり時間と呼び、これをtaで表わしている。
ゲートラインVGAの電圧と、転送ラインΦ1、Φ2、ΦIに供給される電圧を−3.3Vとすると、シフト部サイリスタTn+2のゲート・カソード間には、0.1V程度しか印加されない。サイリスタをオンさせるためには、少なくともゲート・カソード間に拡散電位以上の電圧が印加され、かつカソード・アノード間に保持電流以上の電流が流される必要がある。このため、シフト部サイリスタTn+2は点弧できない。一方、ゲートGnよりも左側にあるダイオードDn-1には、逆バイアスがかかるので、ゲートGn-1の電位はゲートラインVGAの電圧程度(約−3.3V)となり、シフト部サイリスタTn-1はオンすることはできない。こうして、奇数ビット転送ラインΦ1が−3.3Vで、シフト部サイリスタTnがオンしている際に、偶数ビット転送ラインΦ2を0Vから−3.3Vに下げると、隣のシフト部サイリスタTn+1のみが点弧する。その後、奇数ビット転送ラインΦ1を0Vに上昇させると、シフト部サイリスタTnはオフされ、シフト部サイリスタTnからTn+1へオン状態が転送される。
シフト部サイリスタTnがオンしているとき、ゲート電位Gnが最も高い電圧に引き上げられている。従って、奇数ビット転送ラインΦ1を0Vから−3.3Vに下げると、発光部サイリスタLnのみがオンして発光する。こうして、シフト部サイリスタの列が左から右側へ順次点弧状態が転送され、シフト部サイリスタがオン状態であるビットの発光部サイリスタのみ、外部からの発光信号ラインΦIに入力された0、1データにしたがって、オンするか否かが決まる。これによって、0、1データが発光または非発光の情報に変換される。
図1には、図4に示す4ビットの素子に対応する素子アレイの平面図が示されている。SLEDは、p型のGaAs半導体基板上に、これと格子整合するようにエピタキシャル成長されたpnpn構造の半導体層を含んで構成される。半導体基板上には、半導体層をエッチングすることで、各素子に対応する島すなわちメサが形成される。図1には、図4の回路に対応して、4つの島Sn-1、Sn、Sn+1、Sn+2が形成され、これらの島Sn-1、Sn、Sn+1、Sn+2が線形に配列されている。1つの島には、発光部サイリスタLi、シフト部サイリスタTi、および結合ダイオードDiが形成される。また、結合ダイオードDiの直下にはpn層が存在するため、結合ダイオードDiを構成するpn層とともにpnpn構造が形成されることにより、ここに寄生サイリスタPTiが形成される。
奇数ビットの島Sn、Sn+2のシフト部サイリスタのカソード電極32Tには、奇数ビット転送ラインΦ1が接続され、偶数ビットの島Sn-1、Sn+1のシフト部サイリスタのカソード電極32Tには、偶数ビット転送ラインΦ2が接続される。発光部サイリスタのカソード電極32Lには、発光信号ラインΦIが接続される。また、基板上には、ゲートラインVGAに接続する島SRが形成される。ゲートラインVGAは、この島SRのp型のゲート層26にコンタクト電極CTを介して電気的に接続され、ゲート負荷抵抗RGは、p型のゲート層26を利用して形成される。ゲート負荷抵抗RGの出力端は、コンタクトCT1を介して共通のゲート電極34に接続されるとともに、隣接する結合ダイオードのカソード電極32PTに接続される。
図2(A)、(B)、(C)は、島Sn+1に形成された発光部サイリスタLn+1、シフト部サイリスタTn+1、結合ダイオードDn+1直下の寄生サイリスタPTn+2の断面構造をそれぞれ示している。図2(A)に示すように、所定のキャリア濃度(または不純物濃度)を有するp型のGaAs基板20上には、所定の膜厚、所定のキャリア濃度を有するp型のAlGaAsを含むアノード層22、所定の膜厚、所定のキャリア濃度を有するn型のAlGaAsからなるゲート層24、所定の膜厚、所定のキャリア濃度を有するp型のAlGaAsからなるゲート層26、および所定の膜厚、所定のキャリア濃度を有するn型のGaAsまたはAlGaAsからなるカソード層28(28L、28T、28PT)が形成される。
なお、ここには図示しないが、GaAs基板20とアノード層22との間にp型GaAsまたはAlGaAsのバッファ層が形成されても良く、さらにn型のゲート層24とp型のゲート層26の間にアンドープのAlGaAs層が挿入されてもよい。さらにn型カソード層28の上部には、不純物濃度が比較的高いn型のGaAsコンタクト層が形成されてもよい。発光領域は、主に、n型ゲート層24およびp型ゲート層26(両者の間にアンドープAlGaAs層が挿入された場合は、この層を含む)である。
島Sn+1、すなわちメサMは、p型のゲート層26からアノード層22の一部もしくは基板20に至るまで半導体層をエッチングすることにより矩形状に加工され、島Sn+1の最上層であるカソード層は、発光部サイリスタLn+1、シフト部サイリスタTn+1、寄生サイリスタPTn+2においてそれぞれ個別に分離されている。発光部サイリスタLn+1のカソード層28L上には、これと電気的に接続されるカソード電極32Lが形成される。カソード電極32Lは、例えば、AuGe合金から構成され、図1に示す例では、カソード電極28Lは、カソード層28Lのほぼ中央を直線状に延在する形状を有する。これにより、カソード電極32Lの両側には、光出射口33が形成される。なお、カソード電極28Lの詳細な態様については後述する。また、基板20の裏面には、グランド電位を供給する共通のアノード電極40が形成され、アノード電極40が基板20に電気的に接続される。アノード電極20は、例えば、AuZn合金から構成される。アノード電極40は、基板20の裏面全面、または少なくとも後述する非酸化領域(導電領域)30Bの面積を包含する広さの電極として各メサに対応して設けられる。なお、それぞれの島は、基板上にエピタキシャル成長によって形成された半導体層にエッチング等の加工処理を施すことで形成される。
アノード層22の一部には、電流狭窄層30が挿入される。つまり、電流狭窄層30は、第1のアノード層22Aと第2のアノード層22Bによって挟まれている。電流狭窄層30は、一例として、p型のAlAs、またはAl組成比が例えば98%以上のp型のAlGaAsから構成されるが、サイリスタの動作上障害がなく、また所望の発光光量が確保できるのであればノンドープまたはn型の層であってもよい。電流狭窄層30を構成するAlAsまたはAlGaAsのAl組成は、第1のアノード層22A、第2のアノード層22B、n型のゲート層24、p型のゲート層26、カソード層28のAl組成よりも著しく大きい。こうすることで、メサMの側面から電流狭窄層30の一部を酸化したとき、電流狭窄層30には、選択的に酸化された高抵抗の酸化領域30Aと低抵抗の非酸化領域(導電領域)30Bとが形成される。電流狭窄層30の酸化は、例えば水蒸気酸化アニールを用いて行われる。
島Sn+1は、少なくとも電流狭窄層30に到達する深さの側面を有するメサMに加工されるが、図2に示す例では、メサMは、基板20に到達する深さの側面を有している。エッチングは、電流狭窄層30の側面が全て露出する深さでもよいし、電流狭窄層30の側面の一部のみが露出する深さであってもよい。更には、電流狭窄層30の上面に丁度到達する深さであってもよい。すなわち、電流狭窄層30に到達する深さを有することにより、露出した電流狭窄層30の一部から発光部サイリスタの中心部に向けて酸化が進行する構成であればよい。
シフト部サイリスタTn+1は、図2(B)に示すように、発光部サイリスタLn+1と半導体層22、24、26を共通にし、最上層のカソード層28Tが発光部サイリスタLn+1のカソード層28Lから分離されている。ここでは、カソード層28Tは、島Sn+1のほぼ中央に矩形状に形成され、カソード層28T上には、矩形状のカソード電極32Tが形成される。カソード層28Lの直下には、電流狭窄層30の非酸化領域30Bが重複され、カソード層28Tの直下には、酸化領域30Aが形成されない。カソード層28Tの直下に酸化領域30Aが形成されると、アノード・カソード間の抵抗が高くなるため好ましくない。このため、非酸化領域30Bと重複させるようにし、電流狭窄層30による酸化領域30Aの影響がシフト部サイリスタTn+1に生じないようにする。
結合ダイオードDn+1は、島Sn+1の上部に形成される。図2(C)に示すように、結合ダイオードDn+1は、ゲート層26とカソード層28PTとのPN接合によって構成される。また、結合ダイオードDn+1のアノードは、発光部サイリスタLn+1とシフト部サイリスタTn+1に共通のゲートGn+1に接続される。結合ダイオードDn+1の直下には、さらにn型のゲート層24とp型のアノード層22が形成されるため、そこには、pnpn構造の寄生サイリスタPTn+2が形成される。寄生サイリスタPTn+2のカソード層28PTの直下には、酸化領域30Aが重複され、その直下において酸化領域30Aが完全に重複する。カソード層28PTの直下に電流経路が生じないようにすることで、寄生サイリスタPTn+2を高抵抗化し、寄生サイリスタPTn+2が容易に点弧できないようにする。
図3(A)は、島Sn+1に含まれる電流狭窄層30の酸化を説明する図である。同図に示すように、島Sn+1は、発光部サイリスタが形成される領域と、ゲート電極34やシフト部サイリスタが形成される領域との間に、対向する側面60、62から内部に向けて、幅Wが制限された窪み部50が形成される。窪み部50は、島Sn+1を形成するときに同時にエッチングにより形成され、メサMの側面と同一の深さを有する。
島Sn+1の酸化処理が行われるとき、電流狭窄層30は、島Sn+1の側面から酸化長dで酸化されるため、電流狭窄層30には、図3(A)に示すように、島Sn+1の外形を反映するような枠状の酸化領域30Aが形成される。窪み部50の幅Wを適宜調整することで、発光部サイリスタが形成される領域には、酸化領域30Aによって囲まれたほぼ矩形状の非酸化領域(導電領域)30Lが形成され、シフト部サイリスタが形成される領域には、酸化領域30Aによって囲まれたほぼ矩形状の非酸化領域(導電領域)30Tが形成される。
図3(B)は、発光部サイリスタのカソード電極32Lと金属配線64との関係を示す平面図、図3(C)は、そのB−B線断面図である。但し、シフト部サイリスタおよび結合ダイオードへの金属配線はここには示されていない。基板上には、複数の島が線形に形成され、その島の配列方向と平行に金属配線64が形成される。金属配線64は、例えば、アルミニウム(Al)から構成される。発光部サイリスタのカソード電極32Lは、発光される光の波長に対して透明であるSiO2等の絶縁膜66によって被覆される。絶縁膜66には、カソード電極32Lの端部を露出するコンタクトホールが形成され、金属配線器64は、コンタクトホールを介してカソード電極32Lに電気的に接続される。
次に、本実施例のカード電極の詳細について説明する。図7は、発光部サイリスタの頂部に形成されるカソード電極の平面図であり、図7(A)は、本実施例によるカソード電極、図7(B)は、比較例のカソード電極を示している。ここでは、便宜上、島内の寄生サイリスタとシフト部サイリスタとを省略し、発光部サイリスタが1つの矩形状のメサMに形成されるものとして説明する。
メサMは、長手方向の側面200および短手方向の側面210を有し、電流狭窄層30には、側面200、210に沿うように枠状の酸化領域30Aが形成され、酸化領域30Aによって矩形状の非酸化領域30Lが形成されている。図中の破線Kは、酸化領域30Aと非酸化領域30Lとの境界を表している。一方、メサMの最上層には、メサMの外形とほぼ等しい外形を有するカソード層28Lが形成され、カソード層28L上に1本の線形に延びるカソード電極32Lが形成される。カソード電極32Lは、カソード層28Lの短手方向のほぼ中心において、長手方向の側面200と平行になるように長手方向に延在する。カソード電極32Lの一方の端部には、図3(B)に示す金属配線64とのコンタクトのために幅広部分220が形成され、当該幅広部分220から、一様の幅の直線状の矩形状部分230が延在される。例えば、メサMの短手方向が約20μmの幅であるとき、矩形状部分230の短手方向の幅は、約2μmである。また、幅広部分220の少なくとも一部は、酸化領域30Aと重複し、幅広部分220と対向する矩形状部分230の端部は、境界Kを越えて酸化領域30Aと重複する位置関係にある。ここで、重複する位置関係とは、メサMを基板の真上方向から投影して見たとき、カソード電極の少なくとも一部が酸化領域30Aと互いに重なり合う位置関係にあることを意味する。カソード電極32Lによって露出されたカソード層28Lの領域は、光が出射される光出射口33である。カソード電極32Lおよびカソード層28Lは、発光される光の波長に対して透明である絶縁膜によって被覆され、当該絶縁膜の膜厚は、発光される光が減衰されないように適切に選択される。
これに対し、図7(B)に示す比較例では、メサの側面に沿って枠状の酸化領域30Aが形成され、メサ頂部のカソード電極CEは、メサMの全周囲にわたって酸化領域30Aと重複するように枠状に形成される。すなわち、カソード電極CEの中央に矩形状の開口部が形成され、この開口部が光出射口33となる。
図8は、電流狭窄層および発光層の電流密度分布のシミュレーションを示すグラフであり、図8(A)は、図7(A)の実施例に対応し、図8(B)は、図7(B)の比較例に対応する。グラフの横軸の位置は、メサMの長手方向中央における短手方向の位置を表し、位置0が短手方向の中央に該当する。実線は、電流狭窄層の電流密度分布、点線は、発光層の電流密度部分である。ここでの発光層は、n型ゲート層24とp型ゲート層26との間に形成されたアンドープのAlGaAs層である。
比較例のカソード電極CEの場合、電流狭窄層の非酸化領域(導電領域)30Bである開口部内へ電流が流れ込むことで、カソード電極CEによる光の遮蔽を回避している。しかし、図8(B)の実線に示すように、発光層と基板の間にある電流狭窄層での電流密度分布は、電流狭窄する端部、すなわち酸化領域30Aと非酸化領域30Bの境界Kの部分で最も高くなっている。これは、電流狭窄層の非酸化領域30Bの開口に流れ込む電流が、基板全面から発光部に集中(もしくは基板全面に拡散)するためである。図9は、その様子を模式的に示した図であり、基板20の全体からメサMに流れ込む電流は、非酸化領域30Bと酸化領域30Aの境界Kの近傍Qにおいて最も密度が高くなり、電流狭窄層を通過した電流は、カソード電極CEによってメサ側面方向にも引き寄せされる。このため、図8(B)の点線で示すように、カソード電極CEの遮蔽領域Pでも電流密度が高いままとなり、そのような電流によって、カソード層CEの下方の発光層においても発光が生じる。さらに、カソード電極CEが枠状であり、メサの全外周を囲んでいるため、カソード電極CEによる光の全体の遮蔽面積が広い。これにより、光量が低下する。
これに対し、本実施例では、メサMの短手方向の中央から長手方向に矩形状部分230が延在することで、電流がメサ中央に引き寄せられるため、図8(A)の実線に示すように、電流狭窄層の境界Kの近傍での電流密度は高くなるが、比較例のときよりは小さい。また、発光層の電流密度分布は、メサ中央から短手方向に向けて広がる。図8(A)の領域Pで示すように、発光層の電流密度の高い領域がカソード電極32Lの下方に位置して遮蔽されるが、カソード電極32Lが1本の幅の狭い矩形状部分230であるため、遮蔽面積を小さくすることができ、比較例の枠状のカソード電極CEに比べて発光部全体に占める遮蔽面積も少なくなる。このため、比較例に比べて、光出力が増加される。
例えば、1200dpiの解像度で光書き込みを行う発光素子アレイでは、通常、メサの短手方向は、解像度の制約から20μm以下、長手方向は、発光スポット形状およびトータル光量の要請から20〜50μmの矩形形状が用いられ、一般に、メサの面積が広いほど光量が増加される。さらに、メサ側面に酸化領域30Aを形成することで、メサ側面近傍に流れる電流が制限され、非発光再結合による漏れ電流を抑え、発光効率が向上される。
また、カソード電極32Lから発光層までの距離が1〜2μmの場合、発光層での電流の広がり(電流密度の最大ピークからピークの1/2の範囲)は、10数ミクロン程度である。本実施例のように、発光部の短手方向の中央から長手方向に矩形状の細長いカソード電極32Lを配置することにより、短手方向に十分に電流を広げ、発光スポット形状の偏りを抑えることができる。一方、長手方向は、電流の広がりよりも発光部が長くなるため、長手方向に電極を延ばすことが、発光部全体に電流を拡散させるのに有効となる。
通常、カソード電極直下の電流密度が高いため、本実施例でもカソード電極による光遮蔽は生じる。しかしながら、比較例のような枠状のカソード電極CEに比べて、本実施例では、発光部の面積に対するカソード電極32Lの面積の割合を小さくできることから、比較例に比べて出射光量が増大される。
また、カソード電極32Lから発光層までの距離が1〜2μmの場合、発光層での電流の広がり(電流密度の最大ピークからピークの1/2の範囲)は、10数ミクロン程度である。本実施例のように、発光部の短手方向の中央から長手方向に矩形状の細長いカソード電極32Lを配置することにより、短手方向に十分に電流を広げ、発光スポット形状の偏りを抑えることができる。一方、長手方向は、電流の広がりよりも発光部が長くなるため、長手方向に電極を延ばすことが、発光部全体に電流を拡散させるのに有効となる。
通常、カソード電極直下の電流密度が高いため、本実施例でもカソード電極による光遮蔽は生じる。しかしながら、比較例のような枠状のカソード電極CEに比べて、本実施例では、発光部の面積に対するカソード電極32Lの面積の割合を小さくできることから、比較例に比べて出射光量が増大される。
次に、本実施例のカソード電極の他の構成例について説明する。図10(A)ないし(F)は、実施例1ないし実施例6のカソード電極を示す。図11は、実施例1ないし6、及び比較例の光量(初期光量)の測定結果と信頼性の評価結果である。初期光量は、比較例の光量を基準として規格化した光量で示している。なお、測定に用いられた実施例1ないし6および比較例は、メサおよび電流狭窄層が同一構成であり、かつカソード電極(矩形状部分)の幅が等しい。また、信頼性は、後述する通り、初期光量に対し、予め定められた条件下で発光を行った後の光量低下が小さいほど、経時的に安定した発光ができるため信頼性がよいと判断した。
10(A)の実施例1は、図7(A)に示すカソード電極と同一の構成であり、この構成では、比較例の光量を100としたとき、光量は118である。光量が増加した理由は、上記したように、比較例と比べて、カソード電極32Lによる電流密度が高い領域の遮蔽面積が小さくなったことによる。
図10(B)の実施例2のカソード電極32Lは、実施例1のカソード電極32Lを、メサMの長手方向の側面側に移動させたものである。つまり、矩形状、すなわち一の字状の電極部分230をメサの長手端部近傍に設ける。カソード電極32Lが発光部の長手端部にあるため、電流分布が発光部のカソード電極側に偏るが、基板全体からカソード電極32Lに向かって電流が流れ込むため、カソード電極32Lから離れた領域の発光層でも光が発生する。カソード電極32Lの下部領域以外では光遮蔽がなくなるため、光の取り出し効率が高まる。また、カソード電極32Lの下部には酸化領域30があるため、カソード電極32Lの下部に電流が集中することは緩和される(図8(A)参照)。従って、カソード電極32Lによる光の遮蔽面積が減ることによって、カソード電極32Lを発光部中央に配置したときと同様に光出力の増加が図られ、カソード電極32Lの下部の電流集中が緩和されたことにより、カソード電極32Lを実施例1のように発光部の中央に配置したものよりもさらに光量増とすることができる。
図10(C)の実施例3のカソード電極32Lは、実施例の2のカソード電極を、メサMの短手端部近傍に移動させたものである。すなわち、発光部の短手端部に縦1の字状のカソード電極32Lが設けられている。電流の広がりは小さいが、電流狭窄層の露出面積が最も広いことで光量が増加する。なお、この構造の場合、カソード電極32Lの近傍に電流が集中するため、長手方向の発光部の長さへの光量依存が小さく、長手方向を短くし、発光部の小型化が可能になる。
図10(D)の実施例4のカソード電極32Lは、実施例3の構成に、実施例1のときよりも短い矩形状部分232を結合したものである。すなわち、縦1の字状の電極部分240から発光部中央に延伸した矩形状部分232が設けられている。実施例3に比べて、コンタクト面積を広げてコンタクト抵抗の低減が図れる他、発光部中央に伸びた矩形状部分232により、電流が拡散され、電流の集中を改善させることができる。
図10(E)の実施例5のカソード電極32Lは、メサMの長手方向に延在する矩形状部分230と、メサMの短手両端に延在する2つの矩形状部分240、250とを結合したものである。実施例2よりも発光部周囲のカソード電極の領域が広げられ、半導体層とのコンタクト領域が広がることから、コンタクト抵抗の低減を図ることができる。
図10(F)の実施例6のカソード電極32Lは、メサMの片側半分に、メサMの長手方向に延在する矩形状部分234、236と、短手端部に延在する部分240とを結合したものである。すなわち、縦1の字状の部分240から、発光部周囲に沿って延伸させた矩形状部分234、236が設けられている。実施例4の構成でさらにコンタクト面積を下げる場合、発光部中央に延伸した矩形状部分232の幅を広げる方法があるが、電極幅を広げると急激に光量が低下することから、プロセスの制約よる最小電極幅を維持したまま、コンタクト面積を広げてコンタクト抵抗を低減させることができる。実施例5、実施例6は、比較例よりも光量は大きくなるが、カソード電極の遮蔽面積およびカソード電極の配置等の理由により、実施例1ないし4よりも光量が小さくなる。
次に、本実施例のカソード電極の信頼性について説明する。電流狭窄層の境界Kの近傍は、電流密度が高くなるため、光量低下を抑制するには、カソード電極が境界Kの領域とできるだけ重複しないようにすることが望ましい。他方、電流密度が高い領域は、転位等の発生により非発光領域になり易く、経時的に劣化し易い。非発光領域が増加すると、光量が低下し、光量が一定でなくなり、信頼性が低下する。つまり、信頼性の観点からすれば、初期光量と、経時的劣化したときの光量との差ができるだけ小さいことが望ましい。
図11に示す実施例1、2、3の信頼性の順位は、各電極形状の発光素子をそれぞれ同数で複数準備し、それらを高温60℃で70時間動作させたときの、初期光量に対する光量低下の割合が一定以上となった発光素子の数で決定され、初期光量に対する光量低下の割合が一定以上となった発光素子の数が少ないほど信頼性が高いと判断した結果である。実施例1は、その割合が一番少なく、信頼性が最も高い。実施例1は、カソード電極32Lがメサ中央を遮蔽することで、実施例2よりも初期光量は若干小さいものの、その反面、信頼性は、逆転する。これは、実施例1のカソード電極が中央に位置することで、図8(A)に示すように、境界Kの近傍での電流密度がそれほど大きくならならないため、初期光量に対する光量低下(経時的劣化)が小さいためと推測される。また、実施例3よりも実施例2の信頼性が高いのは、実施例2の方が電流密度の高い領域をより多く遮蔽しているためである。また、実施例1の矩形状部分230の一端を境界Kと重ねずに、そのの手前で終端させた場合、矩形状部分230と境界Kの近傍の電流密度の高い領域との重複がなくなり、その分、初期光量は高くなるものの、電流密度の高い領域の経時的劣化による影響が光出力に反映されてしまうので、信頼性が低下する。実施例1のように、矩形状部分230の両端を境界Kと重ねていれば、電流密度の高い領域が電極で隠れるため、経時的劣化による影響が光出力に反映されにくく、信頼性は向上する。なお、電極を中央部のみに設けた構造の場合、この一点に電流が集中することになるため、この電流の集中により信頼性が低下する。
次に、本実施例のカソード電極の更なる変形例を図12に示す。図12(A)の実施例1Aは、実施例1と実施例3とを結合したカソード電極である。すなわち、発光部中央に設けた一の字状の矩形状部分230の一方の端に、発光部の短手方向に沿って電極部分240を設ける。発光素子をアレイ状に配置する場合、アレイ全体を小型化するため、配線の一部が発光部を覆った設計になる場合がある。その際、配線を形成する際の位置ズレや横方向エッチングバラツキによって被覆面積が変わり、光量変動の要因となる。そこで、カソード電極32Lにより金属配線が通る発光部領域を予めマスクしておくことにより、配線による光量バラツキを抑えることができる。
図12(B)の実施例1Bは、実施例1Aの構成にさらに短手側に縦1の字状の部分242を追加したものである。すなわち、発光部中央に設けた一の字状の矩形状部分230の両側に、発光部の短手方向に沿って電極部分240、242を設ける。発光素子をアレイ状に配置する場合、隣り合った発光部を互いに独立した信号で駆動する場合、金属配線とカソード電極32Lの接合部が発光部の両端に互い違いに設けられる(図12(E)を参照)。その場合、それぞれの配線による光量バラツキを抑えることができる。
図12(C)の実施例5Aは、実施例5のカソード電極のコーナー部分を、例えば45度に面取りしたものである。すなわち、発光部周囲に沿って電流狭窄領域上にカソード電極32Lを形成する際、カソード電極32Lの曲がった近傍の非電流狭窄領域をカソード電極32Lで遮蔽する遮蔽領域を設ける。通常、カソード電極32Lのエッジと電流狭窄領域の境界Kのエッジが近接した領域の電流密度が高くなり、またカソード電極32Lの凹凸部分近傍で電流密度が高くなる。そこで、カソード電極32Lの凹凸形状を緩和させることと、カソード電極32Lのエッジと電流狭窄層の境界Kのエッジが近接した領域を遮蔽することで、信頼性に影響する電流密度の高い領域を遮蔽する。
図12(D)は、実施例1Aのカソード電極を用いた場合の金属配線64の接続を示している。金属配線64は、線形方向に配列されるメサMと平行に延在し、カソード電極32Lの幅広部分とコンタクト領域CTを介して電気的に接続される。図12(E)は、実施例1Bのカソード電極を用いた場合の金属配線64の接続を示している。実施例1Bのカソード電極は、両側に縦1の字状の部分240、242を含み、これとオーバーラップするように一対の金属配線64A、64BがメサMの両側に延在される。金属配線64A、64Bのコンタクト領域CTが千鳥状になるように交互に形成され、金属配線64Aは、電極部分240に電気的に接続され、金属配線64Bは、電極部分242に電気的に接続される。
次に、本発明の他の実施例について説明する。図13(A)は、第2の実施例に係る発光素子の断面図であり、図2のA1−A1線に対応する。第2の実施例では、アノード層22と基板20との間に、Al組成を異にするp型のAlGaAsの対を複数対積層した分布ブラッグ型反射鏡(Distributed Bragg Reflector:以下、DBRという)300が挿入される。各層の厚さは、λ/4nrである(λは、発光する光のピーク波長、nrは媒質の屈折率)。発光部で発光した光の一部は、基板方向に進行するが、その光はDBR300によって反射され、メサ頂部から出射される。これにより光出力を増加させることができる。
図13(B)は、第3の実施例に係る発光素子の断面図である。第1の実施例の発光素子は、基板上にpnpn構造の半導体層が形成されたサイリスタから構成されたが、第3の実施例の発光素子は、基板上にpn構造の半導体層が形成された発光ダイオードから構成される。同図に示すように、アノード電極40が裏面に形成されたp型の半導体基板20上に、電流狭窄層30を含むp型のアノード層22が形成され、アノード層22上に活性層310が形成され、活性層310上にn型のカソード層320が形成され、カソード層320上にn型の不純物濃度が高いコンタクト層330が形成され、コンタクト層330上にカソード電極32Lが電気的に接続される。
上記実施例では、電流狭窄方法として酸化狭窄を示したが、イオン注入やエッチング再成長を用いてもよい。
上記実施例では、発光素子の島またはメサの平面形状を矩形状としが、この形状は、円形状または楕円状であってもよい。複数の発光素子が一列に配列された発光素子アレイでは、発光素子の島またはメサが矩形状であるとき、発光素子の間隔を非常に狭くすることができ、発光素子アレイの小型化、高集積化が図られる。例えば、1200dpiの解像度で光書き込みを行う発光素子アレイの場合、一列配置では発光素子が約21μmの間隔で並べられるため、矩形状の発光部(発光サイリスタ)の並び方向(主走査方向)1辺を18μmし、主走査方向と90度をなす方向(副走査方向)の1辺は24μmとする。また、電流狭窄層は、主走査方向の開口幅(非酸化領域)が12μmとしている。一般に、同じ注入電流に対して、発光部の面積が広いほど光量が増大するが、素子サイズが大きくなる。また、開口が狭いほど光出力が増大するが、開口が狭くなると電流密度の上昇による信頼性の低下も伴う。従って、発光素子の大きさと必要光量により、発光部の形状を調整する。
上記実施例では、電流狭窄層とカソード電極との間に発光層または発光領域が形成される例を示したが、発光層は、電流狭窄層と基板との間に形成されるものであってもよい。
上記実施例では、電流狭窄層がアノード層内に形成される例を示したが、電流狭窄層を挿入する位置としては、カソード層内、カソード層とpゲート層の境界面、pゲート層内、pゲート層とnゲート層の境界面、nゲート層内、nゲート層とアノード層の境界面のいずれであってもよい。
上記実施例では、基板として半導体基板を用いて基板の裏面にアノード電極を設ける例を示したが、絶縁基板を用いて、アノード電極とカソード電極の両方を基板に対して光の出射面側に設けてもよい。また、アノードとカソードの位置を入れ替えてもよい。すなわち、基板側から、カソード層、ゲート電極を有するゲート層、及びアノード電極を有するアノード層の順で積層されたpnpn積層構造に対して、電流狭窄層を設けてもよい。また、ゲート電極は、アノード層とカソード層の間の層であれば、p層、n層のいずれに設けてもよい。また、アノード層、ゲート層、カソード層が順に積層されたpnpn積層構造であれば、各層の間や各層内に他の層やi層が挿入されていてもよい。
上記実施例では、発光素子の島またはメサの平面形状を矩形状としが、この形状は、円形状または楕円状であってもよい。複数の発光素子が一列に配列された発光素子アレイでは、発光素子の島またはメサが矩形状であるとき、発光素子の間隔を非常に狭くすることができ、発光素子アレイの小型化、高集積化が図られる。例えば、1200dpiの解像度で光書き込みを行う発光素子アレイの場合、一列配置では発光素子が約21μmの間隔で並べられるため、矩形状の発光部(発光サイリスタ)の並び方向(主走査方向)1辺を18μmし、主走査方向と90度をなす方向(副走査方向)の1辺は24μmとする。また、電流狭窄層は、主走査方向の開口幅(非酸化領域)が12μmとしている。一般に、同じ注入電流に対して、発光部の面積が広いほど光量が増大するが、素子サイズが大きくなる。また、開口が狭いほど光出力が増大するが、開口が狭くなると電流密度の上昇による信頼性の低下も伴う。従って、発光素子の大きさと必要光量により、発光部の形状を調整する。
上記実施例では、電流狭窄層とカソード電極との間に発光層または発光領域が形成される例を示したが、発光層は、電流狭窄層と基板との間に形成されるものであってもよい。
上記実施例では、電流狭窄層がアノード層内に形成される例を示したが、電流狭窄層を挿入する位置としては、カソード層内、カソード層とpゲート層の境界面、pゲート層内、pゲート層とnゲート層の境界面、nゲート層内、nゲート層とアノード層の境界面のいずれであってもよい。
上記実施例では、基板として半導体基板を用いて基板の裏面にアノード電極を設ける例を示したが、絶縁基板を用いて、アノード電極とカソード電極の両方を基板に対して光の出射面側に設けてもよい。また、アノードとカソードの位置を入れ替えてもよい。すなわち、基板側から、カソード層、ゲート電極を有するゲート層、及びアノード電極を有するアノード層の順で積層されたpnpn積層構造に対して、電流狭窄層を設けてもよい。また、ゲート電極は、アノード層とカソード層の間の層であれば、p層、n層のいずれに設けてもよい。また、アノード層、ゲート層、カソード層が順に積層されたpnpn積層構造であれば、各層の間や各層内に他の層やi層が挿入されていてもよい。
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図14に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板70上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ71が、主走査方向に実装され、発光素子アレイチップ71の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ72が、樹脂ハウジング73により固定されている。ロッドレンズアレイ72の光軸上には、感光ドラム74が設けられる。また、チップ実装基板70の下地には発光素子アレイチップ71の熱を放出するためのヒートシンク75が設けられ、ハウジング73とヒートシンク75は、チップ実装基板70を間に挟んで止め金具76により固定されている。
図14に示す光書込みヘッドを用いた光プリンタを図15に示す。光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器108でカセット110中から送られてきた用紙112上に、トナーを転写する。用紙は、定着器114にて熱等を加えられ定着され、スタッカ116に送られる。一方、転写の終了したドラムは、消去ランプ118で帯電が全面にわたって中和され、清掃器120で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ、複写機などの画像形成装置にも利用することができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、メサの形状は、実施の形態に開示した長方形である必要はなく、正方形や円形等、他の形状であってもよい。また、電極の形状は必ずしも矩形状の形状によって構成される必要はなく、本発明の要旨の範囲内において、曲線状や他の形状であってもよい。また、実施の形態においては発光素子の一例として発光サイリスタを用いて説明したが、発光ダイオードなど他の発光素子であってもよい。また、本実施例に開示した積層構造の発光サイリスタは、自己走査型発光素子アレイ以外の発光素子アレイに適用してもよく、更には、アレイではなく単体の発光素子として、画像形成装置以外の電子機器に適用してもよい。
10:SLED
20:半導体基板
22:p型のアノード層
24:n型の半導体層(ゲート層)
26:p型の半導体層(ゲート層)
28L、28T、28PT:カソード層
30:電流狭窄層
30A:酸化領域
30B:非酸化領域(導電領域)
32L、32T、32PT:カソード電極
34:光出射口
36:ゲート電極
40:アノード電極
Li:発光部サイリスタ
Ti:シフト部サイリスタ
PTi:寄生サイリスタ
Di:結合ダイオード
K:酸化領域と非酸化領域との境界
20:半導体基板
22:p型のアノード層
24:n型の半導体層(ゲート層)
26:p型の半導体層(ゲート層)
28L、28T、28PT:カソード層
30:電流狭窄層
30A:酸化領域
30B:非酸化領域(導電領域)
32L、32T、32PT:カソード電極
34:光出射口
36:ゲート電極
40:アノード電極
Li:発光部サイリスタ
Ti:シフト部サイリスタ
PTi:寄生サイリスタ
Di:結合ダイオード
K:酸化領域と非酸化領域との境界
Claims (14)
- 基板上に形成された半導体層を含む柱状構造と、
前記柱状構造内に形成された発光領域と、
前記柱状構造内に形成され、前記柱状構造の側面に沿って形成された高抵抗領域と、当該高抵抗領域によって囲まれた低抵抗領域とを含む電流狭窄層と、
前記柱状構造の頂部の半導体層と電気的に接続された電極とを有し、
前記高抵抗領域の少なくとも一部が前記電極と重複し、前記高抵抗領域の少なくとも一部が前記電極と重複しない位置関係にあり、前記柱状構造の頂部から光が出射される、発光素子。 - 前記電極は、直線状に延在する延在部分を含む、請求項1に記載の発光素子。
- 前記延在部分の一方の端部と当該一方の端部に対向する他方の端部は、前記高抵抗領域と重複する位置関係にある、請求項2に記載の発光素子。
- 前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の中央部に形成される、請求項2または3に記載の発光素子。
- 前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の長手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項2または3に記載の発光素子。
- 前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項2または3に記載の発光素子。
- 前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成された第1の部分と、当該第1の部分の中央部から長手方向に延在する第2の部分とを有し、前記第1の部分が前記高抵抗領域と重複する位置関係にある、請求項2に記載の発光素子。
- 前記第2の部分の端部は、前記高抵抗領域と重複する位置関係にある、請求項7に記載の発光素子。
- 前記電流狭窄層は、前記発光領域と基板との間に形成される、請求項1ないし8いずれか1つに記載の発光素子。
- 前記高抵抗領域は、前記柱状構造の側面から選択的に酸化された領域である、請求項1ないし9いずれか1つに記載の発光素子。
- 前記基板は導電性を有し、前記基板の裏面に他方の電極が形成される、請求項1ないし10いずれか1つに記載の発光素子。
- 請求項1ないし11いずれか1つに記載の発光素子を複数含む発光素子アレイであって、
前記基板上に前記柱状構造が線形方向に複数形成され、
前記線形方向と平行に金属配線が形成され、
前記金属配線は、複数の柱状構造の各電極にそれぞれ共通に接続される、発光素子アレイ。 - 請求項12に記載の発光素子アレイを用いた光書込みヘッド。
- 請求項13に記載の光書込みヘッドを備えた画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043379A JP2016163002A (ja) | 2015-03-05 | 2015-03-05 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043379A JP2016163002A (ja) | 2015-03-05 | 2015-03-05 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016163002A true JP2016163002A (ja) | 2016-09-05 |
Family
ID=56847369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043379A Pending JP2016163002A (ja) | 2015-03-05 | 2015-03-05 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016163002A (ja) |
-
2015
- 2015-03-05 JP JP2015043379A patent/JP2016163002A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5853496B2 (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
US11043530B2 (en) | Light-emitting component having light-absorbing layer, light-emitting device, and image forming apparatus | |
US8659035B2 (en) | Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device | |
US10644198B2 (en) | Light-emitting element, light-emitting element array, exposure head, and image formation apparatus | |
US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
JP6123559B2 (ja) | 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法 | |
JP5857569B2 (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP5327376B2 (ja) | 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
US8305417B2 (en) | Light-emitting device, print head and image forming apparatus | |
JP5310960B1 (ja) | 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP7171172B2 (ja) | 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 | |
US8786646B2 (en) | Light-emitting chip, light-emitting device, print head and image forming apparatus | |
JP5257547B2 (ja) | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP6222388B1 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2016152244A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP2013065593A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP7268972B2 (ja) | 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置 | |
JP5299554B2 (ja) | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP2016163002A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP4732786B2 (ja) | 発光装置および画像形成装置 | |
JP7245101B2 (ja) | 半導体発光装置、露光ヘッド及び画像形成装置 | |
JP4578195B2 (ja) | 発光装置および画像記録装置 | |
JP3093439B2 (ja) | 半導体発光装置 | |
JP4637517B2 (ja) | 発光装置および画像記録装置 |