CN111817129A - 一种vcsel芯片及其制造方法 - Google Patents

Abstract

本发明提供一种VCSEL芯片及其制造方法，该VCSEL芯片包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，所述上电极的顶部设有光学吸收层，所述光学吸收层采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层的带隙小于所述VCSEL芯片工作波长所对应的光子能量。本发明能够解决高功率工作时光束质量变差的问题。

Description

一种VCSEL芯片及其制造方法

技术领域

本发明涉及半导体激光技术领域，特别是涉及一种VCSEL芯片及其制造方法。

背景技术

VCSEL全名为垂直共振腔表面放射激光(Vertical Cavity Surface EmittingLaser)，简称面射型激光，又称VCSEL芯片，与传统的边发射激光器不同，VCSEL的激光出射方向垂直于衬底表面。VCSEL芯片具有阈值电流低、面发射、发光效率高、功耗极低、光束质量好，易于光纤耦合、超窄的线宽、极高的光束质量、高偏振比和造价便宜等特点，广泛应用于激光显示、信息存储、激光通讯、光传感等领域。

其中，VCSEL芯片一般在衬底材料（如GaAs）上外延生长而成，一个典型的VCSEL芯片的外延结构包含n型DBR层、非掺杂的有源区以及p型DBR层，为了对芯片的注入电流以及芯片内部的横向光场提供限制，一般在VCSEL芯片中靠近光腔区域处，制作一个氧化圈。

VCSEL芯片一个关键技术指标就是芯片的光束质量（光束远场分布）。由于光波导中存在多个波导模式，导致光束质量从理想分布逐渐变差（如图1至图3所示），但在许多实际应用场景中，人们希望芯片产生理想的光场分布，这就要求芯片波导只支持基模。

通过减小氧化圈的孔径（通常<5μm）可以实现单模工作，但其缺点是输出功率低。为了提高芯片的输出功率，通常采用大孔径的氧化圈（例如10μm），此时，在低电流工作时，芯片基本工作在单模模式；在高电流下，由于高电流注入引起的等离子体效应以及热透镜效应以及空间烧孔效应等，芯片支持多个模式，导致光束质量变差。

发明内容

本发明的目的在于提供一种VCSEL芯片及其制造方法，以解决高功率工作时光束质量变差的问题。

本发明一方面提供一种VCSEL芯片，包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，所述上电极的顶部设有光学吸收层，所述光学吸收层采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层的带隙小于所述VCSEL芯片工作波长所对应的光子能量。

进一步地，所述光学吸收层中心预设区域内的In(x)GaAs材料被刻蚀掉，以使所述光学吸收层形成环形结构。

进一步地，所述芯片主体经刻蚀形成一台面，所述台面分布在所述n型DBR层、所述有源区以及所述p型DBR层上。

进一步地，所述光学吸收层的外径与所述台面的直径相等。

进一步地，所述光学吸收层的生长厚度为光学厚度的四分之一。

进一步地，所述VCSEL芯片发射光线的波长为900~1000nm。

进一步地，对于发射光线的波长为940nm的VCSEL芯片，x>0.105。

本发明另一方面提供一种VCSEL芯片制造方法，所述VCSEL芯片为上述的VCSEL芯片，所述制造方法包括：

在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层；

对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面；

在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈；

在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极；

在所述上电极的顶部成型光学吸收层，所述光学吸收层采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层的带隙小于所述VCSEL芯片工作波长所对应的光子能量。

其中，在所述上电极的顶部成型光学吸收层的步骤具体包括：

在所述上电极的顶部成型光学吸收层，使所述光学吸收层的外径与所述台面的直径相等；

将所述光学吸收层中心预设区域内的In(x)GaAs材料刻蚀掉，以使所述光学吸收层形成环形结构。

本发明的有益效果：在上电极的顶部设有In(x)GaAs材料的光学吸收层，该光学吸收层的带隙小于VCSEL芯片工作波长所对应的光子能量，一方面，In(x)GaAs材料对光场分布中的高阶模式有极强的吸收作用；另一方面，In(x)GaAs材料能使得高阶模区域的DBR（分布式布拉格反射器）的反射率比基模区域的DBR反射率低，从而使高阶模的阈值增益变大，激射更加困难，最终使得波导中的高阶模受到抑制，从而改善了光束的远场发散角，提升了高功率工作时光束的质量。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是芯片在理想状态下的远场分布图；

图2是芯片在光速质量初步变差情况下的远场分布图；

图3是芯片在光速质量进一步变差情况下的远场分布图；

图4是本发明第一实施例的VCSEL芯片的结构示意图；

图5是四分之一光学厚度的光学吸收层对DBR反射率的影响；

图6是光学吸收层的内径选取示意图；

图7是无光学吸收层时的远场分布图；

图8是有光学吸收层时的远场分布图；

图9是本发明第二实施例的VCSEL芯片的制造方法的流程图。

具体实施方式

为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参阅图4，本发明的第一实施例提出的VCSEL芯片，包括芯片主体10，所述芯片主体10包括从下到上依次层叠的n型DBR层11、有源区12以及p型DBR层13。

有源区12具体为非掺杂的有源区，有源区12包括发光的量子阱及其势垒层。n型DBR层11和p型DBR层13均由两种不同组份的材料（如Al0.1GaAs和Al0.9GaAs）组成，两种不同组份的材料逐层交替布置，因采用两种不同组份的材料组成，从而具有不同的折射率。

其中，所述p型DBR层13的顶部设有上电极14，所述n型DBR层11的底部设有下电极15。

此外，为了设计外形需要，芯片主体10经刻蚀形成一台面16，台面16分布在n型DBR层11、有源区12以及p型DBR层13上，本实施例中，台面16为圆柱形，可以理解的，在其他实施例中，台面16还可以为正方柱形、六方柱形等。

所述p型DBR层13和所述有源区12之间设有氧化圈17，氧化圈17的目的在于将电流限制在一定的区域范围内，具体的，可以先制作一个高Al组份的AlGaAs氧化层（比如Al0.98GaAs）。进而在随后的芯片工艺流程中，通过湿法氧化，形成绝缘的氧化圈17，其中心区域依然为AlGaAs材料。

在所述上电极14的顶部设有光学吸收层18，所述光学吸收层18采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层18的带隙小于所述VCSEL芯片工作波长所对应的光子能量。

所述光学吸收层18的生长厚度为光学厚度的约为四分之一，例如，光学吸收层18的生长厚度为光学厚度的为四分之一，如图5所示，通过在出光面引入四分之一光程厚度的In(x)GaAs材料，导致高阶模区域的DBR（分布式布拉格反射器）的反射率比基模区域的DBR反射率要低，从而使得高阶模的阈值增益变大，激射更加困难。

本实施例的VCSEL芯片发射光线的波长为900~1000nm，其中，通过限定In(x)GaAs材料中x的值，以使In(x)GaAs材料的带隙小于VCSEL芯片工作波长所对应的光子能量。例如，对于发射光线的波长为940nm的VCSEL芯片，需要In(x)GaAs材料带隙满足Eg<1.319eV，即要求x>0.105。

此外，为了最大限度地抑制芯片中的高阶模激射，同时最大限度地减少对基模的影响，所述光学吸收层18中心预设区域内的In(x)GaAs材料被刻蚀掉（即形成一孔径181），以使所述光学吸收层形成环形结构。环的外径大小与芯片的台面16的直径相同，通常为30-50μm。

而环的内径大小则需要根据实际的芯片波导所支持的高阶模式的模场尺寸进行计算与设计，具体需要根据实际的具体应用要求通过计算仿真以及实验方法来给出，其原则是，内径大小必须在一合适范围内，如果太小，会对基模光场造成较强的吸收，反之，如果太大，则对高阶模的抑制不够强烈，通常情况下，内径大小大致等于对应于基模光场90%以上的能量范围所对应的尺寸大小。图6展示了有三个波导模式时的各模场的分布以及光学吸收层18内径的大小选取示意图，图6中，曲线a为基模的光场分布，曲线b为一阶模式的光场分布，曲线c为二阶模式的光场分布，两个竖直的虚线表示了孔径181的位置，两个竖直的虚线之间的距离表示孔径181大小（即环的内径大小）。

下面以几个具体示例进行详细说明：

示例1

对于发射光线的波长为940nm的VCSEL芯片，采用三量子阱结构，DBR为由四分之一光学厚度的GaAs与四分之一光学厚度的Al0.90GaAs组成的周期材料，P-DBR（即p型DBR层13）的对数为16对，N-DBR（即n型DBR层11）的对数为38对。其中，光学吸收层18的材料组份为In(x)GaAs，这里x=0.12，厚度为66nm，台面16的直径为35μm，光学吸收层18的内径为5μm，氧化圈17的孔径为10μm。

示例2

对于发射光线的波长为940nm的VCSEL芯片，光学吸收层18材料的组份为In(x)GaAs，其中x=0.11，厚度范围为32-96nm，对应于λ/(8n)—3λ/(8n)，这里n为吸收层材料In0.11GaAs在波长940处的材料折射率，大约等于3.65。

示例3

对于发射光线的波长为905nm的VCSEL芯片，光学吸收层18材料的组份为In(x)GaAs，其中x需要大于0.055，保证In(x)GaAs材料的带隙小于波长为905nm所对应的光子能量。在本示例中，取x=0.06，光学吸收层18的厚度为31-93nm，对应于λ/(8n)—3λ/(8n)，这里n为吸收层材料In0.06GaAs在波长905处的的材料折射率，大约等于3.66。

此外，为了进一步说明光学吸收层18对高阶模的抑制作用，计算了不同情形下VCSEL芯片的阈值电流、出光功率，结果见表1，表1中的计算实例是针对发射光线的波长为940nm的VCSEL芯片，其氧化圈17的孔径为10μm， P-DBR反射率为99.3%。

表1 不同吸光层情形下高阶模的光功率

此外，请参阅图7和图8，对于无光学吸收层和光学吸收层的厚度为64 nm的情况，从图7和图8的对比可以看出，有光学吸收层（对应于表1中厚度为64nm）的远场分布明显优于无光学吸收层的远场分布。

根据上述的VCSEL芯片，在上电极的顶部设有In(x)GaAs材料的光学吸收层，该光学吸收层的带隙小于VCSEL芯片工作波长所对应的光子能量，一方面，In(x)GaAs材料对光场分布中的高阶模式有极强的吸收作用；另一方面，In(x)GaAs材料能使得高阶模区域的DBR（分布式布拉格反射器）的反射率比基模区域的DBR反射率低，从而使高阶模的阈值增益变大，激射更加困难，最终使得波导中的高阶模受到抑制，从而改善了光束的远场发散角，提升了高功率工作时光束的质量。

本发明的第二实施例提出一种VCSEL芯片制造方法，请参阅图9，所示为本发明第一实施例当中的VCSEL芯片制造方法，所述VCSEL芯片制造方法包括步骤S101~S105。

S101，在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层。

在具体实施时，可以采用分子束外延（MBE）或金属有机化学气相沉积（MOCVD）等方法按照预先设计的结构在相应的衬底材料如GaAs上外延生长而成型芯片主体。

S102，对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面。

在具体实施时，可采用干法蚀刻、湿法蚀刻、化学蚀刻等方式刻蚀掉芯片主体多余部分，以在芯片主体上形成所需台面。

S103，在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈。

其中，可以采用氧化工艺在设计位置上氧化成型至少一个氧化圈。

S104，在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极。

在具体实施时，可以采用高温喷镀的方式在p型DBR层的顶部和n型DBR层的底部喷镀电极材质，以成型该上电极和该下电极。

S105，在所述上电极的顶部成型光学吸收层，所述光学吸收层采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层的带隙小于所述VCSEL芯片工作波长所对应的光子能量。

其中，步骤S105具体可以包括：

在所述上电极的顶部成型光学吸收层，使所述光学吸收层的外径与所述台面的直径相等；

将所述光学吸收层中心预设区域内的In(x)GaAs材料刻蚀掉，以使所述光学吸收层形成环形结构。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种VCSEL芯片，包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，其特征在于，所述上电极的顶部设有光学吸收层，所述光学吸收层采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层的带隙小于所述VCSEL芯片工作波长所对应的光子能量。

2.根据权利要求1所述的VCSEL芯片，其特征在于，所述光学吸收层中心预设区域内的In(x)GaAs材料被刻蚀掉，以使所述光学吸收层形成环形结构。

3.根据权利要求2所述的VCSEL芯片，其特征在于，所述芯片主体经刻蚀形成一台面，所述台面分布在所述n型DBR层、所述有源区以及所述p型DBR层上。

4.根据权利要求3所述的VCSEL芯片，其特征在于，所述光学吸收层的外径与所述台面的直径相等。

5.根据权利要求1所述的VCSEL芯片，其特征在于，所述光学吸收层的生长厚度为光学厚度的四分之一。

6.根据权利要求1所述的VCSEL芯片，其特征在于，所述VCSEL芯片发射光线的波长为900~1000nm。

7.根据权利要求6所述的VCSEL芯片，其特征在于，对于发射光线的波长为940nm的VCSEL芯片，x>0.105。

8.一种VCSEL芯片制造方法，其特征在于，所述VCSEL芯片为权利要求1-8任一项所述的VCSEL芯片，所述制造方法包括：

在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层；

对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面；

在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈；

在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极；

在所述上电极的顶部成型光学吸收层，所述光学吸收层采用In(x)GaAs材料，x表示In的摩尔组份含量，所述光学吸收层的带隙小于所述VCSEL芯片工作波长所对应的光子能量。

9.根据权利要求8所述的VCSEL芯片制造方法，其特征在于，在所述上电极的顶部成型光学吸收层的步骤具体包括：

在所述上电极的顶部成型光学吸收层，使所述光学吸收层的外径与所述台面的直径相等；

将所述光学吸收层中心预设区域内的In(x)GaAs材料刻蚀掉，以使所述光学吸收层形成环形结构。

Images