CN112290379A - Vcsel芯片及其制造方法 - Google Patents
Vcsel芯片及其制造方法 Download PDFInfo
- Publication number
- CN112290379A CN112290379A CN202011585888.1A CN202011585888A CN112290379A CN 112290379 A CN112290379 A CN 112290379A CN 202011585888 A CN202011585888 A CN 202011585888A CN 112290379 A CN112290379 A CN 112290379A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- material layer
- chip
- layer
- type dbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 132
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 229910052738 indium Inorganic materials 0.000 claims abstract description 5
- 230000003287 optical effect Effects 0.000 claims description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 29
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 230000020169 heat generation Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002310 reflectometry Methods 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/0607—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature
- H01S5/0612—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature controlled by temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
- H01S5/0651—Mode control
- H01S5/0653—Mode suppression, e.g. specific multimode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/3013—AIIIBV compounds
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种VCSEL芯片及其制造方法，该VCSEL芯片包括芯片主体，芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，p型DBR层和有源区之间设有氧化圈，p型DBR层的顶部设有上电极，上电极的顶部设有半导体材料层，半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，半导体材料层的带隙大于VCSEL芯片工作波长所对应的光子能量，半导体材料层中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉，以使半导体材料层形成带有缺口的环形结构，半导体材料层的缺口处镀有金属电极，通过对金属电极施加电流以对半导体材料层加热，以平衡芯片工作时发热引起的热场分布。本发明能够解决高功率工作时光束质量变差的问题。
Description
技术领域
本发明涉及半导体激光技术领域，特别是涉及一种VCSEL芯片及其制造方法。
背景技术
VCSEL全名为垂直共振腔表面放射激光(Vertical Cavity Surface EmittingLaser)，简称面射型激光，又称VCSEL芯片，与传统的边发射激光器不同，VCSEL的激光出射方向垂直于衬底表面。VCSEL芯片具有阈值电流低、面发射、发光效率高、功耗极低、光束质量好，易于光纤耦合、超窄的线宽、极高的光束质量、高偏振比和造价便宜等特点，广泛应用于激光显示、信息存储、激光通讯、光传感等领域。
其中，VCSEL芯片一般在衬底材料（如GaAs）上外延生长而成，一个典型的VCSEL芯片的外延结构包含n型DBR层、非掺杂的有源区以及p型DBR层，为了对芯片的注入电流以及芯片内部的横向光场提供限制，一般在VCSEL芯片中靠近光腔区域处，制作一个氧化圈。
VCSEL芯片一个关键技术指标就是芯片的光束质量（光束远场分布）。由于光波导中存在多个波导模式，导致光束质量从理想分布逐渐变差（如图1至图3所示），但在许多实际应用场景中，人们希望芯片产生理想的光场分布，这就要求芯片波导只支持基模。
通过减小氧化圈的孔径（通常<5μm）可以实现单模工作，但其缺点是输出功率低。为了提高芯片的输出功率，通常采用大孔径的氧化圈（例如10μm），此时，在低电流工作时，芯片基本工作在单模模式；在高电流下，由于高电流注入引起的等离子体效应以及热透镜效应以及空间烧孔效应等，芯片支持多个模式，导致光束质量变差。
发明内容
本发明的目的在于提供一种VCSEL芯片及其制造方法，以解决高功率工作时光束质量变差的问题。
本发明一方面提供一种VCSEL芯片，包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，所述上电极的顶部设有半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
进一步地，所述半导体材料层的带隙比所述VCSEL芯片工作波长所对应的光子能量大10meV。
进一步地，所述芯片主体经刻蚀形成一台面，所述台面分布在所述n型DBR层、所述有源区以及所述p型DBR层上。
进一步地，所述半导体材料层的外径与所述台面的直径相等。
进一步地，所述半导体材料层的生长厚度为光学厚度的四分之一到二分之一。
进一步地，所述VCSEL芯片发射光线的波长为900~1000nm。
进一步地，对于发射光线的波长为940nm的VCSEL芯片，所述半导体材料层采用的材料为In(0.09)GaAs。
进一步地，对于发射光线的波长为850nm的VCSEL芯片，所述半导体材料层采用的材料为Al(0.027)Ga(0.0973)As。
本发明另一方面提供一种VCSEL芯片制造方法，所述VCSEL芯片为上述的VCSEL芯片，所述制造方法包括：
在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层；
对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面；
在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈；
在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极；
在所述上电极的顶部成型半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量；
将所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
本发明的有益效果：由于半导体材料层为带有缺口的环形结构，缺口处镀有金属电极，通过对金属电极施加电流以对的半导体材料层加热，能够补偿VCSEL芯片在工作时的温度沿径向逐渐减小这一分布，从而降低了由于温度分布带来的波导效应，减小了高阶模的激射的可能性；通过对半导体材料层加热，增加半导体材料层对高阶模的吸收，提高了高阶模激射阈值；此外，通过半导体材料层采用In(x)GaAl(y)As材料，半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，能够在不影响基模的情形下，降低DBR（分布式布拉格反射器）结构对高阶模光场的反射率，进一步增加了高阶模的激射阈值，最终能够有效解决高功率工作时光束质量变差的问题。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是芯片的远场分布图（理想状态下）；
图2是芯片的远场分布图（光速质量初步变差）；
图3是芯片的远场分布图（光速质量进一步变差）；
图4是本发明第一实施例的VCSEL芯片的结构示意图；
图5是图4中半导体材料层的俯视结构示意图；
图6是四分之一光学厚度的半导体材料层对DBR反射率的影响；
图7是VCSEL芯片中无加热与有加热时的温度分布图；
图8是VCSEL芯片（氧化圈的孔径为10μm，注入的用于发射激光的电流为8mA）在无加热时的近场分布图；
图9是VCSEL芯片（氧化圈的孔径为10μm，注入的用于发射激光的电流为8mA）在有加热时的近场分布图；
图10是VCSEL芯片（氧化圈的孔径为10μm）无加热与有加热时一阶模的功率与电流的关系示意图；
图11是半导体材料层的内径选取示意图；
图12是无半导体材料层时的远场分布图；
图13是有半导体材料层时的远场分布图；
图14是本发明第二实施例的VCSEL芯片的制造方法的流程图。
具体实施方式
为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图4和图5，本发明的第一实施例提出的VCSEL芯片，包括芯片主体10，所述芯片主体10包括从下到上依次层叠的n型DBR层11、有源区12以及p型DBR层13。
有源区12具体为非掺杂的有源区，有源区12包括发光的量子阱及其势垒层。n型DBR层11和p型DBR层13均由两种不同组份的材料（如Al0.1GaAs和Al0.9GaAs）组成，两种不同组份的材料逐层交替布置，因采用两种不同组份的材料组成，从而具有不同的折射率。
其中，所述p型DBR层13的顶部设有上电极14，所述n型DBR层11的底部设有下电极15。
此外，为了设计外形需要，芯片主体10经刻蚀形成一台面16，台面16分布在n型DBR层11、有源区12以及p型DBR层13上，本实施例中，台面16为圆柱形，可以理解的，在其他实施例中，台面16还可以为正方柱形、六方柱形等。
所述p型DBR层13和所述有源区12之间设有氧化圈17，氧化圈17的目的在于将电流限制在一定的区域范围内，具体的，可以先制作一个高Al组份的AlGaAs氧化层（比如Al0.98GaAs）。进而在随后的芯片工艺流程中，通过湿法氧化，形成绝缘的氧化圈17，其中心区域依然为AlGaAs材料。
在所述上电极14的顶部设有半导体材料层18，所述半导体材料层18采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层18的带隙大于所述VCSEL芯片工作波长所对应的光子能量。
所述半导体材料层18的生长厚度为光学厚度的约为四分之一到二分之一，例如，半导体材料层18的生长厚度为光学厚度的为四分之一。如图6所示，通过在出光面引入四分之一光程厚度的In(x)GaAl(y)As材料，导致高阶模区域的DBR（分布式布拉格反射器）的反射率比基模区域的DBR反射率要低，从而使得高阶模的阈值增益变大，激射更加困难。
本实施例中，所述半导体材料层18中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉（即形成一孔径181），以使所述半导体材料层18形成环形结构，且该环形结构是带有缺口182的。
所述半导体材料层18的缺口182处镀有金属电极，可以通过对所述金属电极施加电流以对所述半导体材料层18加热。
本发明针对高功率工作时光束质量变差的问题，提出了一种对不同光波导模式具有不同的损耗以及反射率的材料结构与器件结构，并通过局部加热来平衡芯片在工作时产生的温度场分布。
其特点是：1）芯片的最顶层有生长厚度约为四分之一光学厚度的半导体材料In(x)GaAl(y)As；2)材料组份的选取需要确保所述材料的带隙略大于芯片工作波长所对应的光子能量（大约10meV左右），例如，对于940nm VCSEL，可以选取可以取In(0.09)GaAs；3）顶层的半导体材料为一带有缺口的环形形状，环形的内径的大小与芯片基模光场大小相匹配；4）在环形的半导体材料的缺口处镀有金属电极，并可通过施加电流对环形材料进行加热。
上述结构能够改善VCSEL芯片的光束质量，其原理是：1）通过对环形的半导体材料进行加热，能够补偿VCSEL芯片在工作时的温度沿径向逐渐减小这一分布，从而降低了由于温度分布带来的波导效应，减小了高阶模的激射的可能性，如图7至图10所示，图7展示了本发明提供的VCSEL芯片无加热与有加热时温度分布，从图7中可以看出因温度分布引起的折射率分布于温度分布成正比。图8说明VCSEL芯片在无加热时支持基模与一阶模式，图9说明VCSEL芯片在有加热时的（注入电流8mA）仅支持基模，图10说明加热时高阶模更不容易激射；2）通过对环形的半导体材料进行加热，增加半导体材料对高阶模的吸收，提高了高阶模激射阈值；3）通过采用In(x)GaAl(y)As，能够在不影响基模的情形下，降低DBR结构对高阶模光场的反射率，增加了高阶模的激射阈值。
具体实施时，通过在芯片工艺制作流程中，将顶层的半导体材料层18中心预设区域内的In(x)GaAl(y)As材料刻蚀掉，形成环形结构。环的外径大小与芯片的台面16的直径相同，通常为30-50μm。环的内径则需要根据热场分布（环形加热圈无加热情形下）来确定，其原则是在环形加热圈加热工作时，尽量使得芯片在横向温度分布更为均匀。具体的，内径大小必须在一合适范围内，如果太小，会对基模光场造成较强的吸收，反之，如果太大，则对高阶模的抑制不够强烈。不过，内径大小大致等于对应于基模光场90%以上的能量范围所对应的尺寸大小。图11展示了有三个波导模式时的各模场的分布以及半导体材料层18内径的大小选取示意图，图11中，曲线a为基模的光场分布，曲线b为一阶模式的光场分布，曲线c为二阶模式的光场分布，两个竖直的虚线表示了孔径181的位置，两个竖直的虚线之间的距离表示孔径181大小（即环的内径大小）。
下面以几个具体示例进行详细说明：
示例1
对于发射光线的波长为940nm的VCSEL芯片，采用三量子阱结构，DBR为由四分之一光学厚度的GaAs与四分之一光学厚度的Al0.90GaAs组成的周期材料，P-DBR（即p型DBR层13）的对数为16对，N-DBR（即n型DBR层11）的对数为38对。其中，半导体材料层18的材料组份为In(0.09)GaAs，这里x=0.09，y=0，厚度为66nm。台面16的直径为35μm，半导体材料层18的内径为5μm，氧化圈17的孔径为10μm。
示例2
对于发射光线的波长为940nm的VCSEL芯片，半导体材料层18材料的组份为In(0.09)GaAs，这里x=0.09，y=0，厚度范围为32-96nm，对应于λ/(8n)—3λ/(8n)，这里n为吸收层材料In(0.09)GaAs在波长940处的材料折射率，大约等于3.65。
示例3
对于发射光线的波长为860nm的VCSEL芯片，半导体材料层18材料的组份为GaAs，这里x=0，y=0，其厚度为29-91nm, 对应于λ/(8n)—3λ/(8n)。
此外，为了进一步说明半导体材料层18对高阶模的抑制作用，计算了不同情形下VCSEL芯片的阈值电流、出光功率，结果见表1，表1中的计算实例是针对发射光线的波长为940nm的VCSEL芯片，其氧化圈17的孔径为10μm， P-DBR反射率为99.3%。
表1 不同吸光层情形下高阶模的光功率
此外，请参阅图12和图13，对于无半导体材料层和半导体材料层的厚度为64 nm的情况，从图12和图13的对比可以看出，有半导体材料层（对应于表1中厚度为64nm）的远场分布明显优于无半导体材料层的远场分布。
根据上述的VCSEL芯片，由于半导体材料层为带有缺口的环形结构，缺口处镀有金属电极，通过对金属电极施加电流以对的半导体材料层加热，能够补偿VCSEL芯片在工作时的温度沿径向逐渐减小这一分布，从而降低了由于温度分布带来的波导效应，减小了高阶模的激射的可能性；通过对半导体材料层加热，增加半导体材料层对高阶模的吸收，提高了高阶模激射阈值；此外，通过半导体材料层采用In(x)GaAl(y)As材料，半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，能够在不影响基模的情形下，降低DBR（分布式布拉格反射器）结构对高阶模光场的反射率，进一步增加了高阶模的激射阈值，最终能够有效解决高功率工作时光束质量变差的问题。
此外，需要指出的是，实测表明，当不加热时，半导体材料层的带隙大于光子能量，基本上不吸光，但当加热后，半导体材料层的带隙随温度升高就会减小，从而实现吸光。
本发明的第二实施例提出一种VCSEL芯片制造方法，请参阅图14，所示为本发明第一实施例当中的VCSEL芯片制造方法，所述VCSEL芯片制造方法包括步骤S101~S105。
S101，在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层。
在具体实施时，可以采用分子束外延（MBE）或金属有机化学气相沉积（MOCVD）等方法按照预先设计的结构在相应的衬底材料如GaAs上外延生长而成型芯片主体。
S102，对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面。
在具体实施时，可采用干法蚀刻、湿法蚀刻、化学蚀刻等方式刻蚀掉芯片主体多余部分，以在芯片主体上形成所需台面。
S103，在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈。
其中，可以采用氧化工艺在设计位置上氧化成型至少一个氧化圈。
S104，在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极。
在具体实施时，可以采用高温喷镀的方式在p型DBR层的顶部和n型DBR层的底部喷镀电极材质，以成型该上电极和该下电极。
S105，在所述上电极的顶部成型半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量；
S106，将所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种VCSEL芯片，包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，其特征在于，所述上电极的顶部设有半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
2.根据权利要求1所述的VCSEL芯片，其特征在于，所述半导体材料层的带隙比所述VCSEL芯片工作波长所对应的光子能量大10meV。
3.根据权利要求1所述的VCSEL芯片，其特征在于，所述芯片主体经刻蚀形成一台面，所述台面分布在所述n型DBR层、所述有源区以及所述p型DBR层上。
4.根据权利要求3所述的VCSEL芯片，其特征在于，所述半导体材料层的外径与所述台面的直径相等。
5.根据权利要求1所述的VCSEL芯片，其特征在于，所述半导体材料层的生长厚度为光学厚度的四分之一到二分之一。
6.根据权利要求1所述的VCSEL芯片，其特征在于，所述VCSEL芯片发射光线的波长为900~1000nm。
7.根据权利要求1所述的VCSEL芯片，其特征在于，对于发射光线的波长为940nm的VCSEL芯片，所述半导体材料层采用的材料为In(0.09)GaAs。
8.一种VCSEL芯片制造方法，其特征在于，所述VCSEL芯片为权利要求1-7任一项所述的VCSEL芯片，所述制造方法包括：
在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层；
对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面；
在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈；
在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极；
在所述上电极的顶部成型半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量；
将所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011585888.1A CN112290379B (zh) | 2020-12-29 | 2020-12-29 | Vcsel芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011585888.1A CN112290379B (zh) | 2020-12-29 | 2020-12-29 | Vcsel芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112290379A true CN112290379A (zh) | 2021-01-29 |
| CN112290379B CN112290379B (zh) | 2021-04-30 |
Family
ID=74426606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011585888.1A Active CN112290379B (zh) | 2020-12-29 | 2020-12-29 | Vcsel芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112290379B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114204414A (zh) * | 2021-11-16 | 2022-03-18 | 深圳市德明利光电有限公司 | 一种光学路径可控高导热、低电阻的vcsel制作方法及vcsel |
| CN118299936A (zh) * | 2024-04-11 | 2024-07-05 | 北京工业大学 | 一种增强型偏振可调的vcsel激光阵列芯片结构与制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258316A (en) * | 1992-03-26 | 1993-11-02 | Motorola, Inc. | Patterened mirror vertical cavity surface emitting laser |
| CN1242633A (zh) * | 1998-07-16 | 2000-01-26 | 中国科学院半导体研究所 | 单模垂直腔面发射半导体激光器 |
| US20030053503A1 (en) * | 2001-03-07 | 2003-03-20 | Ying-Jay Yang | Device structure for semiconductor lasers |
| US20050265415A1 (en) * | 2004-05-28 | 2005-12-01 | Lambkin John D | Laser diode and method of manufacture |
| US20070230529A1 (en) * | 2006-01-12 | 2007-10-04 | Seiko Epson Corporation | Surface-emitting type semiconductor laser |
| US20090168819A1 (en) * | 2006-06-06 | 2009-07-02 | Fuji Xerox Co., Ltd. | Vertical-cavity surface-emitting laser diode device |
| DE102008030844A1 (de) * | 2008-06-30 | 2009-12-31 | Osram Opto Semiconductors Gmbh | Oberflächenemittierender Halbleiterlaser mit mehreren aktiven Zonen |
| CN101651287A (zh) * | 2008-08-14 | 2010-02-17 | 索尼株式会社 | 垂直腔面发射激光器 |
| CN110829179A (zh) * | 2019-12-11 | 2020-02-21 | 长春中科长光时空光电技术有限公司 | 一种垂直腔面发射激光器及其制作方法 |
| CN111817129A (zh) * | 2020-08-31 | 2020-10-23 | 江西铭德半导体科技有限公司 | 一种vcsel芯片及其制造方法 |
-
2020
- 2020-12-29 CN CN202011585888.1A patent/CN112290379B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258316A (en) * | 1992-03-26 | 1993-11-02 | Motorola, Inc. | Patterened mirror vertical cavity surface emitting laser |
| CN1242633A (zh) * | 1998-07-16 | 2000-01-26 | 中国科学院半导体研究所 | 单模垂直腔面发射半导体激光器 |
| US20030053503A1 (en) * | 2001-03-07 | 2003-03-20 | Ying-Jay Yang | Device structure for semiconductor lasers |
| US20050265415A1 (en) * | 2004-05-28 | 2005-12-01 | Lambkin John D | Laser diode and method of manufacture |
| US20070230529A1 (en) * | 2006-01-12 | 2007-10-04 | Seiko Epson Corporation | Surface-emitting type semiconductor laser |
| US20090168819A1 (en) * | 2006-06-06 | 2009-07-02 | Fuji Xerox Co., Ltd. | Vertical-cavity surface-emitting laser diode device |
| DE102008030844A1 (de) * | 2008-06-30 | 2009-12-31 | Osram Opto Semiconductors Gmbh | Oberflächenemittierender Halbleiterlaser mit mehreren aktiven Zonen |
| CN101651287A (zh) * | 2008-08-14 | 2010-02-17 | 索尼株式会社 | 垂直腔面发射激光器 |
| CN110829179A (zh) * | 2019-12-11 | 2020-02-21 | 长春中科长光时空光电技术有限公司 | 一种垂直腔面发射激光器及其制作方法 |
| CN111817129A (zh) * | 2020-08-31 | 2020-10-23 | 江西铭德半导体科技有限公司 | 一种vcsel芯片及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| T.UCHIDA ET AL.: "Transverse mode control in longmonolithic-cavity VCSELs with temperature-profile control", 《ELECTRONICS LETTERS》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114204414A (zh) * | 2021-11-16 | 2022-03-18 | 深圳市德明利光电有限公司 | 一种光学路径可控高导热、低电阻的vcsel制作方法及vcsel |
| CN118299936A (zh) * | 2024-04-11 | 2024-07-05 | 北京工业大学 | 一种增强型偏振可调的vcsel激光阵列芯片结构与制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112290379B (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221691B2 (en) | Versatile method and system for single mode VCSELs | |
| US7432118B2 (en) | Vertical cavity surface emitting laser having a gain guide aperture interior to an oxide confinement layer | |
| JP5029254B2 (ja) | 面発光レーザ | |
| US20070153865A1 (en) | Vertical cavity surface emitting laser | |
| US7613217B2 (en) | Semiconductor surface emitting device | |
| CN111817129A (zh) | 一种vcsel芯片及其制造方法 | |
| JP4515949B2 (ja) | 面型光半導体素子 | |
| CN112290379B (zh) | Vcsel芯片及其制造方法 | |
| EP2015412B1 (en) | Semiconductor laser with narrow beam divergence. | |
| JP5304136B2 (ja) | 面発光レーザ及びその製造方法 | |
| US20090304036A1 (en) | Vertical cavity surface emitting laser device and vertical cavity surface emitting laser array | |
| KR102556555B1 (ko) | 다중 터널 접합을 구비한 vcsel 레이저 및 그 제조 방법 | |
| JP5355276B2 (ja) | 面発光レーザ | |
| JPWO2007135772A1 (ja) | 発光素子 | |
| JP5023595B2 (ja) | 面発光レーザ素子 | |
| JP5381692B2 (ja) | 半導体発光素子 | |
| JP2000353858A (ja) | 面発光レーザとその作製方法 | |
| CN111711073B (zh) | Vcsel芯片及其制造方法 | |
| Johnson et al. | Long-wavelength VCSELs at honeywell | |
| JP2005251860A (ja) | 面発光レーザ装置 | |
| CN218182710U (zh) | 一种垂直腔面发射激光器 | |
| WO2023243298A1 (ja) | 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子アレイ | |
| JP5202502B2 (ja) | 面型光半導体素子 | |
| CN110676689A (zh) | 一种垂直腔面发射半导体激光器及其制备方法 | |
| CN118801214A (zh) | 用于改善偏振稳定性的有非对称孔的垂直腔面发射激光器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Qiu Bocang Inventor after: Li Chunyong Inventor after: Shu Kai Inventor after: Ke Maolong Inventor after: Xu Huayong Inventor after: Feng Ou Inventor before: Qiu Bocang Inventor before: Li Chunyong Inventor before: Shu Kai Inventor before: Ke Maolong Inventor before: Xu Huayong Inventor before: Feng Ou |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211020 Address after: 330000 South of Fushan Avenue and West of Jinhu Lake, Xiaolan Economic and Technological Development Zone, Nanchang City, Jiangxi Province Patentee after: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Address before: 330000, 2nd floor, Derui photoelectric building, south of Fushan Avenue and west of Jinhu, Nanchang County, Nanchang City, Jiangxi Province Patentee before: Jiangxi Mingde Semiconductor Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: VCSEL chip and its manufacturing method Effective date of registration: 20230412 Granted publication date: 20210430 Pledgee: Nanchang County Sub branch of Bank of Beijing Co.,Ltd. Pledgor: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2023980037902 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20210430 Pledgee: Nanchang County Sub branch of Bank of Beijing Co.,Ltd. Pledgor: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2023980037902 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: VCSEL chip and its manufacturing method Granted publication date: 20210430 Pledgee: Bank of Beijing Limited by Share Ltd. Nanchang branch Pledgor: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2024980028462 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |