JP2007036049A - 発光装置および画像記録装置 - Google Patents

発光装置および画像記録装置 Download PDF

Info

Publication number
JP2007036049A
JP2007036049A JP2005219414A JP2005219414A JP2007036049A JP 2007036049 A JP2007036049 A JP 2007036049A JP 2005219414 A JP2005219414 A JP 2005219414A JP 2005219414 A JP2005219414 A JP 2005219414A JP 2007036049 A JP2007036049 A JP 2007036049A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
light
control signal
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005219414A
Other languages
English (en)
Other versions
JP4607696B2 (ja
Inventor
Hironori Yoshii
浩紀 喜井
Genichi Ogawa
元一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005219414A priority Critical patent/JP4607696B2/ja
Publication of JP2007036049A publication Critical patent/JP2007036049A/ja
Application granted granted Critical
Publication of JP4607696B2 publication Critical patent/JP4607696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Abstract

【課題】 装置全体の構造を複雑にすることなく、露光装置として用いる場合に優れた印画品質の記録画像が得られる発光装置を提供する。
【解決手段】 2×N個の発光素子Tから成る発光素子ブロックCを複数配列してなる発光素子アレイ11と、総本数がN+1本の制御信号伝送路Gとを含み、発光素子ブロックCにおける発光素子Tの配列方向に沿う一方から他方に向かって第n(1≦n≦2×N)番目の発光素子Tnの制御電極16と、N+1本の制御信号伝送路Gのうちの、第m(1≦m≦N+1)番目の制御信号伝送路Gmとが、以下の条件(1)および(2)を満たすように接続される。
条件(1) nが、1≦n≦Nのとき、mが、m=n
条件(2) nが、N+1≦n≦2×Nのとき、mが、m=2×N+2−n
【選択図】 図1

Description

本発明は、複数の発光素子によって構成された発光素子アレイを含む発光装置およびこの発光装置を備える画像記録装置に関する。
電子写真プリンタなどの光プリンタヘッドとして用いられている発光装置として、発光ダイオード(Light Emitting Diode:略称LED)を多数配列して形成されるLEDアレイがある。このLEDアレイは、発光ダイオードと駆動回路とを個別に接続するために、多数のボンディングパッドを有する。たとえば電子写真プリンタを、A3サイズ、600dpiの仕様にて構成した場合、ボンディングパッドと回路配線との接続箇所は、LEDのアノードまたはカソードを導通基板で共通端子とした場合でも発光素子の数が必要となり、約7300箇所にも及ぶ。このため両者を従来周知のワイヤボンディング法によって接続する作業に極めて長時間を要し、生産性を向上させることが困難である。また、前記ボンディングパッドを形成するためには、発光素子を形成するよりも大きな面積が必要となる上、電子写真プリンタによって形成すべき画像が高精細になるほど、走査方向における単位長あたりの発光素子の数が増加するため、ボンディングパッド数も増加する。
このボンディングパッド数を減少させるために、各LEDのアノードとカソードをそれぞれm×n(記号mおよびnは、正の整数)のマトリックス状に接続し、駆動信号を時分割で切り換えて、各LEDを発光させるダイナミック駆動方式のLEDアレイが提案されている。このダイナミック駆動方式のLEDアレイでは、各LEDと駆動回路とを個別に接続するLEDアレイと比較して、ボンディングパッド数を1/4程度に減少させることが可能である。しかしながら、このダイナミック駆動方式のLEDアレイでは、アノードまたはカソードをm個またはn個毎に、アレイ全体にわたって接続するための電極配線がm本またはn本必要である。この電極配線は、アノードまたはカソードに接続されており、LEDの発光強度に比例した電流が流れるため、抵抗値を低減するために、ある程度の線幅として、すなわち流路断面積を大きく形成する必要がある。このため、電極配線を形成するための面積が増し、LEDアレイが形成されたチップの表面積が増加するという問題がある。
このような問題を鑑み、第1の従来の技術では、発光素子としてPNPN構造を有する発光サイリスタを使用し、アノードおよびカソードのいずれか一方を導通基板で共通端子とし、アノードおよびカソードの他方と、ゲートをm×nのマトリックス状に接続し、ほとんど電流の流れないゲートをアレイ全体にわたって電極配線で接続することによって、電極配線の線幅を細くし、電極配線を形成する面積を低減する発光装置が提案されている(たとえば特許文献1および2参照)。
図9は、第1の従来の技術の発光装置1の基本構造の概略的な回路構成を示す等価回路図である。各発光素子Tのカソードは共通に接続されており、m個の発光素子Tのアノードを1つのブロックとして共通して接続し、n個のブロックA1,A2,…,An−1,Anを発光素子Tが一列になるように配列して発光装置を構成している。図9に示す発光装置1では、m=4に選ばれている。ブロックA1,A2,…,An−1,Anを総称する場合、およびブロックA1,A2,…,An−1,Anのうち不特定のものを示す場合、単にブロックAと記載する場合がある。各ブロックAのそれぞれにおいて、各ブロックAに含まれる発光素子Tを、配列方向の一方から他方に向かって発光素子T1〜T4と記載する。また、各ブロックAに含まれる発光素子Tの数と等しいm本の電極配線G1,G2,…,Gm−1,Gmが、発光素子Tに沿って、発光素子アレイの配列方向の全領域にわたって形成されており、各ブロックAに含まれるm個の発光素子Tの各ゲートは、それぞれ異なる電極配線G1,G2,…,Gm−1,Gmに接続されている。電極配線G1,G2,…,Gm−1,Gmを総称する場合、および電極配線G1,G2,…,Gm−1,Gmのうち不特定のものと示す場合、単に電極配線Gと記載する場合がある。m本の電極配線Gは、電極配線G1〜G4を含む。各発光素子Tのゲートの電極配線Gへの接続の順番として、発光装置1では、各ブロックA1〜Anにおいて、ともに同じ順番で接続されている。すなわち、各ブロックAの発光素子T1は、電極配線G1に接続され、各ブロックAの発光素子T2は、電極配線G2に接続され、各ブロックAの発光素子T3は、電極配線G3に接続され、各ブロックAの発光素子T4は、電極配線G4に接続される。
前記発光装置1では、電極配線G1、電極配線G2、電極配線G3および電極配線G4に、この順番に時分割で切り換えて制御信号を伝送させ、ブロックA1〜Anのアノードに同時に電圧を印加することによって、ブロックA1〜Anにおける発光素子T1〜T4を順番に発光させることができる。すなわち、まずブロックA1〜Anの各発光素子T1を同時に発光させ、次にブロックA1〜Anの各発光素子T2を同時に発光させ、次にブロックA1〜Anの各発光素子T3を同時に発光させ、次にブロックA1〜Anの各発光素子T4を同時に発光させる。
このような発光装置1では、ブロックA1〜Anの発光素子T1〜T4をそれぞれ発光させるときに、電極配線G1〜G4に時分割で順番に制御信号を伝送させ、各ブロックAのアノードに同じタイミングで電圧を印加すると、相互に隣接するブロックAで、相互に隣接する発光素子Tにおいて、発光するタイミングに大きな時間的なずれが発生する。すなわち相互に隣接するブロックAのうち、配列方向一方のブロックAの発光素子T4と、配列方向他方のブロックAの発光素子T1とでは、電極配線G1に制御信号が伝送され、電極配線G4に制御信号が伝送されるまでの間に、電極配線G2,G3に制御信号が伝送される時間だけ、発光するタイミングが大きくずれてしまう。
発光装置1を、感光体ドラムを露光する露光装置として用いると、露光中であっても感光体ドラムは、たえず回転しているため、相互に隣接する発光素子Tの発光するタイミングに大きな時間的なずれがあると、感光体ドラムが発光するタイミングのずれ時間だけ回転することによって、感光体ドラム上における相互に隣接する発光素子Tによる露光位置が不連続となり、印画品質が劣化するといった問題が発生する。
このような問題に鑑み、第2の従来の技術の発光装置2では、前述の発光装置1の構成における発光素子Tと電極配線Gとの接続を変更することによって、相互に隣接する発光素子Tの発光に、大きな時間的なずれが生じることを防止している。
図10は、第2の従来の技術の発光装置2の基本構造の概略的な回路構成を示す等価回路図である。発光装置2は、図9に示される発光装置1と同様な構成を有し、発光装置1とは発光素子Tと電極配線Gとの接続関係のみが異なる。したがって、同様な構成には、同様の参照符号を付して、その説明を省略する。
発光装置2では、各発光素子Tのゲートと、電極配線Gとの接続の順番が、相互に隣接するブロックで異なり、反対の順番で接続されている。すなわち、ブロックAi(記号iは、正の奇数で、かつi≦n)の各発光素子T1と、ブロックAj(jは、正の偶数で、かつj≦n)の各発光素子T4とが、電極配線G1に接続され、ブロックAiの各発光素子T2と、ブロックAjの各発光素子T3とが、電極配線G2に接続され、ブロックAiの各発光素子T3と、ブロックAjの各発光素子T2とが、電極配線G3に接続され、ブロックAiの各発光素子T4と、ブロックAjの各発光素子T1とが、電極配線G4に接続される。
特許第2807910号公報 特開2003−69078号公報
前記発光装置2では、各発光素子Tのゲートと、電極配線Gとの接続の順番が、相互に隣接するブロックで異なり、反対の順番で接続されることによって、相互に隣接するブロックで、相互に隣接する発光素子Tにおいて、発光するタイミングの大きな時間的なずれを無くし、感光体ドラム上における各発光素子Tによる露光位置を連続的として、感光体ドラムを露光することが可能である。
しかしながら、前記発光装置2では、相互に隣接するブロックのうち、配列方向一方のブロックAの発光素子T4と、配列方向他方のブロックAの発光素子T1とは、同じ電極配線G4に接続され、相互に隣接するブロックAのうち、配列方向一方のブロックAの発光素子T1と、配列方向他方のブロックAの発光素子T4とは、同じ電極配線G1に接続されるので、電極配線G1〜G4に時分割で順番に制御信号を伝送させ、各ブロックAのアノードに同じタイミングで電圧を印加すると、相互に隣接するブロックAで、相互に隣接する発光素子Tが同じタイミングで発光することになる。たとえば、ブロックA1の発光素子T4とブロックA2の発光素子T1は、同じタイミングで発光し、ブロックA2の発光素子T4とブロックA3の発光素子T1とは、同じタイミングで発光する。
相互に隣接する発光素子Tが同じタイミングで発光すると、お互いの発光した光が干渉し、両方の発光素子Tが発光した場合と、単独で発光した場合とで感光体ドラムを露光するエネルギーに差が生じるので、印画品質が劣化するといった問題が発生する。また、相互に隣接する発光素子Tが同じタイミングで発光することによって、他の単独のタイミングで発光する発光素子Tとは、発光時の温度変化が異なるため各発光素子Tである発光サイリスタにおけるキャリアの移動特性が異なってしまい、アノードに同じ電圧を印加したとしても発光装置内の発光素子T間で発光強度にばらつきが発生し、印画品質が劣化するといった問題が発生する。
さらに、高速で印画するために画質の解像度を、たとえば600dpi(Dots Per
Inch)から300dpiに落として印画しようとした場合、配列方向において奇数または偶数番目の発光素子Tのみを発光させる必要があり、前記発光装置1では、奇数または偶数番目の発光素子Tのゲートに接続されている電極配線Gに与える制御信号を切り換えるだけで可能であるため印画を高速化することができるが、前記発光装置2では、相互に隣接するブロックで奇数または偶数番目の発光素子Tのゲートに接続されている電極配線Gが異なるため、奇数または偶数番目の発光素子Tのみを発光させようとしても、すべての発光素子Tのゲートに接続される電極配線Gに時分割で切り換えて制御信号を伝送させる必要があり、印画の高速化が不可能であるといった問題がある。
本発明の目的は、装置の構造を複雑にすることなく、相互に隣接する発光素子間における発光するタイミングが大きくずれてしまうことを抑制するとともに、かつ同じタイミングでの発光を抑制し、露光装置として用いる場合に画像品質の良好な記録画像を得ることができ、かつ解像度低減による印画速度の高速化にも容易に対応可能な発光装置およびこの発光装置を備える画像記録装置を提供することにある。
本発明の発光装置は、発光信号が与えられる第1電極と、第2電極と、制御信号が与えられる制御電極とを有し、前記第2電極が相互に接続され、制御電極に制御信号が与えられることによって、前記発光信号の電圧または電流よりもしきい電圧またはしきい電流が低下した状態で、前記発光信号が与えられたとき発光する発光素子を複数備え、前記第1電極が相互に接続されるN(Nは、2以上の整数)個の前記発光素子の群から成る発光素子ブロック部分が複数形成され、相互に隣接する2つの前記発光素子ブロック部分によって発光素子ブロックが形成される発光素子アレイと、
前記制御信号を伝送するN+1本の制御信号伝送路とを含み、
前記発光素子ブロックにおける発光素子の配列方向に沿う一方から他方に向かって第n(1≦n≦2×N)番目の発光素子の制御電極と、N+1本の制御信号伝送路のうちの、第m(1≦m≦N+1)番目の制御信号伝送路とが、
nが、1≦n≦Nのとき、mが、m=nを満たし、
nが、N+1≦n≦2×Nのとき、mが、m=2×N+2−nを満たすように接続されることを特徴とする発光装置である。
また本発明の発光装置の発光素子は、PNPN構造を有する発光サイリスタによって形成されることを特徴とする。
また本発明の発光装置は、前記制御信号伝送路のうち、第1番目および第N+1番目の制御信号伝送路に、同時に制御信号を伝送させる制御信号伝送手段を含むことを特徴とする。
また本発明の画像形成装置は、前記発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段と、を含むことを特徴とする。
本発明によれば、各発光素子は、第2電極が相互に接続されており、制御電極に制御信号が与えられることによって、記発光信号の電圧または電流よりもしきい電圧またはしきい電流が低下した状態で、第1電極に発光信号が与えられたとき発光する。第1電極が相互に接続されるN(記号Nは、2以上の整数)個の発光素子の群によって発光素子ブロック部分が形成され、相互に隣接する2つの発光素子ブロック部分によって発光素子ブロックが形成される。したがって発光素子ブロックには、2×N個の発光素子が含まれる。
各発光素子の制御電極は、制御信号を伝送するN+1本の制御信号伝送路のうちのいずれかに接続され、前記発光素子ブロックにおける発光素子の配列方向に沿う一方から他方に向かって第n(1≦n≦2×N)番目の発光素子の制御電極と、N+1本の制御信号伝送路のうちの、第m(1≦m≦N+1)番目の制御信号伝送路とが、nが、1≦n≦Nのとき、mが、m=nを満たし、nが、N+1≦n≦2×Nのとき、mが、m=2×N+2−nを満たすように接続される。このように各発光素子の制御電極と、制御信号伝送路とを接続すると、N+1本の制御信号伝送路のうち、第1番目の制御信号伝送路には、発光素子ブロックに含まれる発光素子のうち第1番目の発光素子のみが接続され、第N+1番目の制御信号伝送路には、発光素子ブロックに含まれる発光素子のうち、第N+1番目の発光素子のみが接続されることとなる。また発光素子ブロックに含まれる発光素子のうち、第N+1番目の発光素子の配列方向の一方、つまり発光素子ブロックのうち、発光素子の配列方向の一方側の発光素子ブロック部分では、nが、n=mとなるように各発光素子が制御信号伝送路に接続されるので、発光素子の順番が大きくなるほど、制御信号伝送路の順番が大きくなるように、発光素子の制御電極と制御信号伝送路とが接続される。発光素子ブロックに含まれる発光素子のうち、第N+1番目の発光素子の配列方向の他方、つまり隣接する発光素子ブロック部分のうち、発光素子の配列方向の他方側の発光素子ブロック部分では、mが、m=2×N+2−nとなるように発光素子が制御信号伝送路に接続されるので、発光素子の順番が大きくなるほど、制御信号伝送路の順番が小さくなるように発光素子の制御電極と制御信号伝送路とが接続される。
したがって、発光素子ブロックに含まれ、相互に隣接する発光素子では、それぞれの制御電極が第k番目および第k+1番目(記号kは、1以上N以下の整数)の制御信号伝送路に個別に接続されることになるので、第1番目〜第N+1番目の制御信号伝送路に時分割で順番に制御信号を伝送させ、各発光素子ブロック部分の第1電極に同じタイミングで発光信号を与えても、相互に隣接する発光素子の発光するタイミングの時間的なずれが大きくなってしまうことを抑制することができ、さらに隣接する発光素子が同じ制御信号伝送路に接続されないので、相互に隣接する発光素子が同時に発光してしまうことを抑制することができる。また相互に隣接する発光素子ブロックで、相互に隣接する発光素子についても、同様にそれぞれの制御電極が第k番目および第k+1番目(記号kは、1以上N以下の整数)の制御信号伝送路に個別に接続されることになるので、発光素子アレイの全域にわたって、相互に隣接する発光素子間における発光するタイミングが大きくずれてしまうことを抑制するとともに、同じタイミングでの発光が抑制される。これによって本発明の発光装置を、感光体ドラムを露光する露光装置として用いると、相互に隣接する発光素子間における発光するタイミングが大きくずれてしまうことが抑制されることによって、感光体ドラムに露光される露光位置に不連続点が発生せず、かつ相互に隣接する発光素子が同時に発光することが抑制されることによって、各発光素子の発光した時の発熱のムラを抑制して、各発光素子の温度変化による発光特性を揃えることができ、さらに相互に隣接する発光素子から発生する光が干渉することが防止することができるので、感光体ドラムを精度よく露光することができ、これによって画像形成装置において、優れた画像品質の記録画像を得ることができる。
また、高速で印画するために画質の解像度を、半分に落として印画し、たとえば600dpiから300dpiに落として印画しようとした場合、発光素子アレイに含まれる発光素子のうち、配列方向に沿う一方から他方に向かって奇数番目または偶数番目の発光素子のみを発光させる必要があるが、本発明の発光装置では、前記奇数番目の発光素子の制御電極は奇数番目の制御信号伝送路と、前記偶数番目の発光素子の制御電極は偶数番目の制御信号伝送路とそれぞれ接続されているので、偶数番目または奇数番目の制御信号伝送路に伝送する制御信号を切り換えることによって達成される。したがって偶数番目または奇数番目の制御信号伝送路に伝送する制御信号を切り換えるだけで、容易に印画速度の高速化が可能である。
また本発明によれば、発光素子は、PNPN構造を有する発光サイリスタによって形成されるので、P型半導体と、N型半導体とを相互に積層した単純な構成で、前述した特性を有する発光素子を実現することができ、装置の作成が容易となる。
さらに本発明によれば、前記制御信号伝送路のうち、第1番目および第N+1番目の制御信号伝送路は、前記発光素子ブロックに含まれる発光素子のうち、それぞれ1つの発光素子の制御電極としか接続されていないので、これら第1番目および第N+1番目の制御信号伝送路に同時に制御信号を供給することによって、制御信号を切り換える回数を減少させることができ、発光装置による感光体ドラムへの露光の高速化が可能である。
また本発明によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって、帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。前記発光装置によって、感光体ドラムを精度よく露光することができるので、優れた画像品質の記録画像を得ることができる。
また本発明によれば、各発光素子を発光させるか否かは、発光素子の発光強度を決定する主電流が流れない制御電極に接続されている制御信号伝送路によって伝送される制御信号によって切り換えることができ、発光装置を実装するための回路基板側の制御信号伝送路も細くすることが可能であるので、前記回路基板を小型化することができ、さらに制御信号を切り換える駆動用IC(Integrated Circuit)についても、各発光素子を発光させるか否かを切り換えるために、発光素子に主電流を流すための発光信号を切り換える必要が無いので、駆動用ICの容量を小さくすることができ、駆動用ICの小型化および低コスト化を実現することができる。
以下、図面を参照して本発明の発光装置の実施の形態について説明する。
図1は、本発明の実施の一形態の発光装置10の基本構造の概略的な回路構成を示す等価回路図である。なお図1には、発光装置10を駆動する駆動手段17も示している。発光装置10は、発光素子アレイ11と、発光信号伝送部12と、制御信号伝送部13とを含んで構成される。発光素子アレイ11は、複数の発光素子Tを含んで構成される。複数の発光素子Tは、相互に間隔をあけて配列され、本実施の形態では、各発光素子Tは、一列に配列される。本実施の形態では各発光素子Tは、P型半導体層と、N型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって形成される。発光素子Tは、発光信号が与えられる第1電極14と、第2電極15と、制御信号が与えられる制御電極16とを有する。
発光素子アレイ11は、複数の発光素子ブロック部分B1,B2,…,Bi−1,Bi(記号iは、2以上の整数)を有する。以後、発光素子ブロック部分B1,B2,…,Bi−1,Biを総称する場合、および発光素子ブロック部分B1,B2,…,Bi−1,Biのうち不特定のものを示す場合、単に発光素子ブロック部分Bと記載する。
相互に隣接する発光素子ブロック部分Bによって、発光素子ブロックC1,C2,…,Cj−1,Cj(記号jは、正の整数であって、かつj=i/2)が形成される。以後、発光素子ブロックC1,C2,…,Cj−1,Cjを総称する場合、および発光素子ブロックC1,C2,…,Cj−1,Cjのうち不特定のものを示す場合、単に発光素子ブロックCと記載する。本実施の形態では、発光素子ブロックC1は、発光素子ブロック部分B1,B2によって形成され、発光素子ブロックC2は、発光素子ブロック部分B3,B4によって形成され、発光素子ブロックCjは、発光素子ブロック部分Bi−1,Biによって形成される。
各発光素子ブロック部分Bは、第1電極14が相互に接続されるN(記号Nは、2以上の整数)個の発光素子Tの群から成る。発光素子ブロックCは、2つの発光素子ブロック部分Bによって形成されるので、2×N個の発光素子を含んで形成される。本実施の形態では、Nが、N=4の場合、すなわち各発光素子ブロック部分Bが、それぞれ4つの発光素子Tの群から成る場合について示す。
発光信号伝送部12は、各発光素子ブロック部分B毎に個別に接続される複数本の発光信号伝送路E1,E2,…,Ei−1,Eiを含んで構成される。以後、発光信号伝送路E1,E2,…,Ei−1,Eiを総称する場合、および発光信号伝送路E1,E2,…,Ei−1,Eiのうち不特定のものを示す場合、単に発光信号伝送路Eと記載する。具体的には、発光信号伝送路E1は、発光素子ブロック部分B1の各発光素子Tの第1電極14に接続され、発光信号伝送路E2は、発光素子ブロック部分B2の各発光素子Tの第1電極14に接続され、発光信号伝送路Ei−1は、発光素子ブロック部分Bi−1の各発光素子Tの第1電極14に接続され、発光信号伝送路Eiは、発光素子ブロック部分Biの各発光素子Tの第1電極14に接続される。
制御信号伝送部13は、N+1本の制御信号伝送路G1,G2,…,GN,GN+1を含んで構成される。本実施の形態では前記Nが、N=4に選ばれるので、制御信号伝送部13は、5本の制御信号伝送路G1,G2,G3,G4,G5を含んで構成される。以後、制御信号伝送路G1,G2,…,GN,GN+1を総称する場合、および制御信号伝送路G1,G2,…,GN,GN+1のうち不特定のものを示す場合、単に制御信号伝送路Gと記載する。
発光素子ブロックCにおける発光素子Tの配列方向に沿う一方から他方に向かって第n(1≦n≦2×N)番目の発光素子Tnの制御電極16と、N+1本の制御信号伝送路Gのうちの、第m(1≦m≦N+1)番目の制御信号伝送路Gmとが、以下の条件(1)および(2)を満たすように接続される。
条件(1) nが、1≦n≦Nのとき、mが、m=n
条件(2) nが、N+1≦n≦2×Nのとき、mが、m=2×N+2−n
本実施の形態では、発光素子ブロックCに含まれ、配列方向に沿う一方から他方に向かって第n番目(1≦n≦8)の発光素子Tnの制御電極16と制御信号伝送路Gの接続については、nが、1≦n≦4のとき、すなわち発光素子ブロックCに含まれる発光素子ブロック部分Bのうち、配列方向の一方の発光素子ブロック部分Bに含まれる発光素子T1〜T4については、第n番目の発光素子Tnの制御電極16と第n番目の制御信号伝送路Gnとが接続され、すなわち発光素子T1の制御電極16は制御信号伝送路G1と接続され、発光素子T2の制御電極16は制御信号伝送路G2と接続され、発光素子T3の制御電極16は制御信号伝送路G3と接続され、発光素子T4の制御電極16は制御信号伝送路G4と接続される。またnが、5≦n≦8のとき、すなわち発光素子ブロックCに含まれる発光素子ブロック部分Bのうち、配列方向の他方の発光素子ブロック部分Bに含まれる発光素子T5〜T8については、第n番目の発光素子Tnの制御電極16と第2×N+2−n番目の制御信号伝送路G2N+2−nとが接続され、すなわち発光素子T5の制御電極16は制御信号伝送路G5と接続され、発光素子T6の制御電極16は制御信号伝送路G4と接続され、発光素子T7の制御電極16は制御信号伝送路G3と接続され、発光素子T8の制御電極16は制御信号伝送路G2と接続される。
駆動手段17は、発光信号伝送路Eと、制御信号伝送路Gとに接続され、発光信号伝送路Eに発光信号eを与え、制御信号伝送路Gに制御信号gを与える。駆動手段17は、駆動用ドライバーIC(Integrated Circuit)によって実現される。駆動手段17は、外部から、画像情報と、基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、発光信号eおよび制御信号gを同期して出力し、発光信号伝送路Eと、制御信号伝送路Gにそれぞれ与える。前記画像情報およびクロックパルス信号は、後述する画像形成装置87の制御手段96から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置87の制御手段96における制御周期よりも長く選ばれる。
駆動手段17は、制御信号伝送手段18を備える。制御信号伝送手段18は、制御信号伝送路Gのうち、第1番目および第N+1番目の制御信号伝送路G1,GN+1に、同時に制御信号gを伝送させ、本実施の形態では、N=4であるので、第1番目および第5番目の制御信号伝送路G1,G5に同時に制御信号gを伝送させる。
図2は、発光装置10の基本的構成を示す一部の平面図である。なお同図は、各発光素子Tの光の出射方向を紙面に垂直手前側として配置された発光装置10の平面を示し、発光信号伝送路E、制御信号伝送路G、発光素子Tのゲート19、オーミックコンタクト層27は図解を容易にするため、斜線を付して示されている。また図2では、発光装置10のうち、発光素子ブロックC1,C2について示している。
発光素子アレイ11に含まれる複数の発光素子Tは、相互に間隔をあけて配列されている。発光素子Tは、露光用の発光素子である。本実施の形態では、各発光素子Tは、等間隔に配列され、かつ直線状に配列される。各発光素子Tの配列方向Xは、図2において左右方向である。以後、各発光素子Tの配列方向Xを、単に配列方向Xと記載する場合がある。各発光素子Tの光の出射方向に沿う方向を厚み方向Zとし、前記配列方向Xおよび厚み方向Zに垂直な方向を幅方向Yとする。発光素子Tは、600nm〜800nmの波長の光を発光可能に形成される。
発光素子Tは、PNPN構造を有する発光サイリスタによって形成されるので、P型半導体と、N型半導体とを相互に積層した単純な構成で実現することができ、装置の作成が容易となる。発光素子Tは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。発光素子Tは制御電極が接続されるゲート19に、制御信号を与えることによって発光信号の電圧または電流よりも、しきい電圧またはしきい電流が低下した状態で、前記発光信号が与えられたとき発光する。発光信号の電圧とは、発光信号が与えられることによって、発光素子Tのアノードおよびカソード間に印加される電圧であり、発光信号の電流とは、発光信号が与えられることによって発光素子Tに与えられる電流である。
各制御信号伝送路Gは、発光素子アレイ11に沿って配列方向Xに、発光素子アレイ11の配列方向Xの一端部から他端部間にわたって延びる。各制御信号伝送路Gは、幅方向Yに間隔をあけて配列される。本実施の形態では、発光素子Tに近接する側から順番に、制御信号伝送路G1、制御信号伝送路G2、制御信号伝送路G3、制御信号伝送路G4および制御信号伝送路G5の順番に配列される。各制御信号伝送路G間の間隔は、相互に隣接する制御信号伝送路G間で短絡が生じない距離に選ばれ、たとえば10μmに選ばれる。
制御信号伝送路Gおよび発光信号伝送路Eは、金属材料および合金材料などの導電性を有する材料によって形成され、具体的には、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
以下、発光装置10の各構成について、さらに具体的に説明する。
図3は、図2の切断面線III−IIIから見た発光装置10の基本的構成を示す一部の断面図であり、図4は図2の切断面線IV−IVから見た発光装置10の基本的構成を示す一部断面図である。発光素子Tは、基板21の厚み方向Zの一表面21a上に形成される第1の一方導電型半導体層22、第1の他方導電型半導体層23、第2の一方導電型半導体層24および第2の他方導電型半導体層25を含んで構成される。
基板21は、本実施の形態では、一方導電型の半導体基板である。基板21の厚み方向Zの他表面21b上には、裏面電極26が形成される。裏面電極26は、基板21の厚み方向Zの他表面21bの全面にわたって形成される。裏面電極26は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極26は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。裏面電極26は、各発光素子Tの第2電極15である。すなわち各発光素子Tの第2電極15は、共通の電極として形成されている。
発光素子Tは、基板21の厚み方向Zの一表面21aに、第1の一方導電型半導体層22が積層され、第1の一方導電型半導体層22の厚み方向Zの一表面22a上に第1の他方導電型半導体層23が積層され、第1の他方導電型半導体層23の厚み方向Zの一表面23a上に第2の一方導電型半導体層24が積層され、第2の一方導電型半導体層24の厚み方向Zの一表面24a上に第2の他方導電型半導体層25が積層され、第2の他方導電型半導体層25の厚み方向Zの一表面25a上にオーミックコンタクト層27が積層されて構成される。
さらに具体的には、基板21は、III−V族化合物半導体およびII−VI族化合物半導体などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)およびゲルマニウム(Ge)などの半導体材料によって形成される。
第1の一方導電型半導体層22は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層22のキャリア密度は、1×1018cm−3程度のものが望ましい。
第1の他方導電型半導体層23は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層23を形成する半導体材料には、第1の一方導電型半導体層22を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層22を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層23のキャリア密度は1×1017cm−3程度のものが望ましい。
第2の一方導電型半導体層24は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層24を形成する半導体材料には、第1の他方導電型半導体層23を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層23を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層24のキャリア密度は、1×1018cm−3程度のものであることが望ましい。第2の一方導電型半導体層24は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。
第2の他方導電型半導体層25は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の他方導電型半導体層25を形成する半導体材料には、第1の他方導電型半導体層23および第2の一方導電型半導体層24を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層23および第2の一方導電型半導体層24を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層25のキャリア密度は、1×1018cm−3程度のものであることが望ましい。
オーミックコンタクト層27は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、発光信号伝送路Gとのオーミック接合を行うためのものである。オーミックコンタクト層27のキャリア密度は1×1019cm−3以上のものが望ましい。
発光素子Tの第1の一方導電型半導体層22と、第1の他方導電型半導体層23と、第2の一方導電型半導体層24との幅方向Yの一端部は、第2の他方導電型半導体層25と、オーミックコンタクト層27との幅方向Yの一端部よりも、幅方向Yの一方に突出し、制御電極接続部31を構成する。第2の一方導電型半導体層24の幅方向Yの他端部で、第2の他方導電型半導体層25が積層される部分24Aは、第2の一方導電型半導体層24のうち制御電極接続部31を構成する部分24Bよりも厚みが大きく形成される。発光素子Tのうち、第2の一方導電型半導体層24の前記制御電極接続部31を構成する部分24Bよりも厚み方向Zの一方に突出する部分と、第2の他方導電型半導体層25とによって発光部32が構成される。制御電極接続部31および発光部32は、略直方体形状を有する。発光素子Tの第2の一方導電型半導体層24は、発光素子Tのゲート19である。制御電極接続部31の配列方向Xの寸法は、発光部32の配列方向Xの寸法と同じか、もしくは発光部32の配列方向Xの寸法よりも大きく選ばれる。
配列方向Xの各発光素子Tの発光部32の間隔W1および発光素子Tの発光部32の配列方向Xの寸法W2は、発光装置10が搭載される後述する画像形成装置87において形成すべき画像の解像度によって決定され、たとえば画像の解像度が600ドットパーインチ(dpi)の場合、前記間隔W1は、約24μm(マイクロメートル)に選ばれ、前記寸法W2は、約18μmに選ばれる。
本実施の形態では、制御電極接続部31の配列方向Xの寸法は、発光部32の配列方向Xの寸法よりも大きく選ばれる。また第2の一方導電型半導体層24のうち発光部32を構成する部分は、第2の一方導電型半導体層24のうち残余の部分の配列方向Xの両端部および幅方向Yの他端部よりも内側に退避して形成され、すなわち周縁部には形成されない。制御電極接続部31の配列方向Xの寸法を、発光部32の配列方向Xの寸法よりも大きく選ぶ場合、たとえば画像の解像度が600dpiであれば、発光部32の配列方向Xの寸法は、前述したW2(=約18μm)に選ばれ、制御電極接続部31の配列方向Xの寸法は、約30μmに選ばれる。このように制御電極接続部31の配列列向Xの寸法を選ぶことによって、第2の一方導電型半導体層24と、制御電極16との接触面積を大きくして、オーミックコンタクトをとりやすくすることができる。制御電極接続部31は、相互に隣接する制御電極接続部31と製造プロセス上で分離可能であればよく、制御電極接続部31の配列方向Xの寸法は相互に隣接する制御電極接続部31と接触しない範囲で選べばよい。
第1の一方導電型半導体層22、第1の他方導電型半導体層23、第2の一方導電型半導体層24、第2の他方導電型半導体層25およびオーミックコンタクト層27は、絶縁層28によって覆われる。
絶縁層28は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層28は、発光素子Tが発する波長の光の95%以上を透過する樹脂材料によって形成され、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成される。
オーミックコンタクト層27の厚み方向Zの一表面27aには、第1電極14が接続される。絶縁層28のうち、オーミックコンタクト層27の厚み方向Zの一表面27a上に形成される部分には、貫通孔29が形成され、この貫通孔29に前記第1電極14の一部が形成されて、オーミックコンタクト層27に接触している。前記貫通孔29は、発光素子Tの配列方向Xの中央で、かつ発光素子Tの幅方向Yの中央が絶縁層28から露出するように形成されており、第1電極14からの電流を、発光素子Tの中央部に効率的に供給して、発光素子Tを発光させることができる。発光素子Tでは、主に第2の一方導電型半導体層24と、第2の他方導電型半導体層25との界面付近で、第2の一方導電型半導体層24寄りの領域において光が発生する。
第1電極14の配列方向Xの長さW3は、発光素子Tの発光部32の配列方向Xの長さW2の1/3以下に形成される。第1電極14は、発光素子Tの光の出射方向の一部を覆うが、長さW3を前述したように選ぶことによって、発光素子Tから発せられ、厚み方向一方Z1に向かう光を、遮ってしまうことを抑制することができる。
各第1電極14は、幅方向Yの他方に延びて、発光素子アレイ11の幅方向の他方で、発光素子ブロック部分Bごとに、電極接続部33を介して、相互に接続される。電極接続部33は、発光素子アレイ11に沿って、配列方向Xにおいて発光素子ブロック部分Bに含まれる配列方向Xの一端部の発光素子Tから、配列方向Xの他端部の発光素子Tまで延び、各発光素子ブロック部分Bごとに、発光素子Tの第1電極14と接続される。
電極接続部33には、発光信号伝送路Eが接続される。発光信号伝送路Eは、電極接続部33の配列方向Xの中央部に接続され、幅方向Yの他方に延びる。第1電極14および電極接続部33は、発光信号伝送路Eと同様の金属材料および合金材料などの導電性を有する材料によって形成され、発光信号伝送路Eと、一体形成される。
制御電極接続部31の第2の一方導電型半導体層24の制御電極接続部31を構成する部分24Bの厚み方向Zの一表面24Baには、制御電極16が接続される。絶縁層28のうち、第2の一方導電型半導体層24の制御電極接続部31を構成する部分24Bの厚み方向Zの一表面24Baには、貫通孔30が形成され、この貫通孔30に制御電極16が形成されて、第2の一方導電型半導体層24に接触している。制御電極16は、制御信号伝送路Gのうち、いずれか1つと、前述した条件に基づいて接続される。制御電極16は、制御信号伝送路Gと同様の金属材料および合金材料などの導電性を有する材料によって形成され、制御信号伝送路Gと、一体形成される。
発光素子Tの制御電極接続部31は、幅方向Yの一方に、それぞれが接続されるべき制御信号伝送路Gが形成される位置まで延びる。本実施の形態では、発光素子アレイ11に近接する方から、制御信号伝送路G1,制御信号伝送路G2,制御信号伝送路G3,制御信号伝送路G4および制御信号伝送路G5がこの順番で配置されるので、発光素子T1から発光素子T5までは、発光素子Tの順番が大きくなるに連れて、制御電極接続部31の幅方向Yの寸法が大きくなり、発光素子T5から発光素子T8までは、発光素子Tの順番が大きくなるに連れて、制御電極接続部31の幅方向Yの寸法が小さくなるように制御電極接続部31が形成される。また各発光素子ブロックC1〜Cjは、同様の構造を有している。
各発光素子Tは、基板21の一表面21aに、第1の一方導電型半導体層22と、第1の他方導電型半導体層23と、第2の一他方導電型半導体層24と、第2の他方導電型半導体層25およびオーミックコンタクト層27とを、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長(CVD)法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子Tを同時に形成することができるので、製造コストを低減することができる。
絶縁層28は、各半導体層を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、第1電極14および制御電極16と、発光素子Tとの接続に必要な各貫通孔29,30をフォトリソグラフィによってパターニングおよびエッチングして形成される。
制御信号伝送路Gと、発光信号伝送路Eと、第1電極14と、制御電極16と、電極接続部33とは、絶縁層28を形成した後、蒸着法などによって導電性材料を絶縁層28の表面に積層した後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、制御電極伝送路Gと発光信号伝送路Eの厚みは、ほぼ等しく形成される。
本実施の形態では、一方導電型はN型であり、他方導電型はP型である。したがって、発光素子Tは、Nゲートの光サイリスタである。発光素子Tにおいて、一方導電型をN型とし、他方導電型をP型とすると、発光信号伝送路Eが、各発光素子Tのアノードに接続される構成となり、カソード電位を零(0)ボルト(V)にすると、各発光素子Tに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Tにおいては発光信号伝送路Eがアノード端子として機能し、裏面電極26がカソード端子として機能する。
図5は、発光素子Tのアノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。なお、図5では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。また図5には、負荷線72も示されている。発光素子Tは、電流電圧電流特性を表す特性曲線と、負荷線72とが交わるオフ状態のb点と、特性曲線と負荷線72とが交わるオン状態のa点とを遷移する。アノード電圧は、カソードの電位を0(零)ボルト(V)としたときのアノードの電位を表し、アノード電流は、アノードに流れる電流を表す。
ここでは、発光信号eがハイレベルのとき、駆動手段17が第1電極14に電位V3を与え、発光信号eがローレベルのとき、駆動手段17が第1電極14に0Vの電位を与える。また制御信号gがハイ(H)レベルのとき、駆動手段17が制御電極16に5Vの電位を与え、制御信号gがロー(L)レベルのとき、駆動手段17が制御電極16に0Vの電位を与える。
制御信号gがハイ(H)レベルのとき、制御電極16の電位は5Vとなるので、第1電極14の電位はこれよりも大きく、制御電極16の電位から、第2の一方導電型半導体層24および第2の他方導電型半導体層25によって形成されるダイオードの順方向降下電圧分だけ高い電位V1を超えなければ、アノード電流が流れないので、発光信号eをハイ(H)レベルにしても、発光素子Tは、b点のオフ状態となり発光しない。また制御信号gがロー(L)レベルのとき、制御電極16の電位は0Vとなるので、第1電極14の電位はこれよりも大きく、制御電極16の電位から、第2の一方導電型半導体層24および第2の他方導電型半導体層25によって形成されるダイオードの順方向降下電圧分だけ高い電位V2を超えれば、アノード電流が流れて発光するので、発光信号eをハイ(H)レベルにすれば、発光素子Tは、a点のオン状態となりアノード電流が流れ発光する。
発光信号eがハイレベルのとき、駆動手段17が第1電極14に与える電位V3は、前記電位V2を超え、かつ電位V1未満(V2<V3<V1)に選ばれており、これによって制御信号gの信号レベルに応じて発光素子Tが発光する。
図6は、発光装置10を駆動するときの制御信号gおよび発光信号eのクロックパルスと、発光素子T1〜T8の発光強度とを示す波形図である。発光素子T1〜T8発光強度は、ハイ(H)レベルのとき発光していることを表し、ロー(L)レベルのとき発光していないことを表す。図6において、横軸は時間であって、基準時刻からの経過時間を表す。またここでは、制御信号伝送路G1〜G5のそれぞれに伝送される制御信号g1〜g5と、発光信号伝送路E1,E2のそれぞれに伝送される発光信号e1,e2とを示している。
また制御信号gおよび発光信号eについて、縦軸は、信号レベルを表す。信号レベルは、電圧の大きさを表し、制御信号gがハイ(H)レベルのとき、高電圧が制御信号伝送路Gに供給され、制御信号gがロー(L)レベルのとき、低電圧が制御信号伝送路Gに供給される。また発光信号がハイ(H)レベルのとき、高電圧が発光信号伝送路Eに供給され、発光信号eがロー(L)レベルのとき、低電圧が発光信号伝送路Eに供給される。電圧の場合では、ハイレベルは、たとえば2〜5ボルト(V)であり、ローレベルは、たとえば0(零)ボルト(V)である。
以後、本実施の形態での動作について説明する。まず時刻t1で、駆動手段17は、第1番目の制御信号伝送路G1に与えられる制御信号g1をローレベルとし、第2〜第5番目の制御信号伝送路G2〜G5にそれぞれ与えられる制御信号g2〜g5をハイレベルにする。これによって、発光素子T1のしきい電圧は、V2になり、発光素子T2〜T8のしきい電圧は、V1になる。また時刻t1では、駆動手段17は、発光信号伝送路E1,E2にそれぞれ与えられる発光信号e1,e2をローレベルにする。発光信号e1,e2をローレベルにしておくことによって、前記発光信号の電圧または電流よりも発光素子Tのしきい電圧またはしきい電流が低下した状態にはならないので、各発光素子T1〜T8は、発光しない。駆動手段17は、制御信号g1〜g5および発光信号e1,e2について、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持し、また信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。
時刻t2で、駆動手段17は、発光信号e1,e2をローレベルからハイレベルに変化させる。これによって、発光信号伝送路E1,E2に接続される発光素子T1〜T8のうち、制御信号gがローレベルである発光素子T1のしきい電圧はV2であり、発光信号e1の電圧よりも低下した状態となるので、発光素子T1が、オン状態になり、すなわちターンオンし、発光する。また制御信号gがハイレベルである発光素子T2〜T8のしきい電圧はV1であり、発光信号e1の電圧よりも高いので、オフ状態となり、すなわち発光しない。
時刻t3で、駆動手段17は、発光信号e1,e2をハイレベルからローレベルにする。これによって、第1電極14の電位が0Vとなり、第2電極15の電位と等しくなるので、発光状態にあった発光素子T1は、オフ状態になり、すなわちターンオフし、消灯する。
時刻t4で、駆動手段17は、制御信号g1をローレベルからハイレベルにすると同時に、制御信号g2をハイレベルからローレベルにする。時刻t4で、制御信号g3〜g5は、ハイレベルであって、発光信号e1,e2は、ローレベルである。時刻t4では、発光素子T1〜T8の全てが消灯している。
時刻t5で、駆動手段17は、発光信号e1,e2をローレベルからハイレベルに変化させる。これによって、発光信号伝送路E1,E2に接続される発光素子T1〜T8のうち、制御信号gがローレベルである発光素子T2,T8のみが、オン状態になり、すなわちターンオンし、発光する。それら以外の発光素子T1,T3〜T7は、制御信号g1,g3〜g5がハイレベルのため、オフ状態となり消灯している。
時刻t6で、駆動手段17は、発光信号e1,e2をハイレベルからローレベルに変化させる。これによって、発光状態にあった発光素子T2,T8は、オフ状態になり、すなわちターンオフし、消灯する。時刻t6では、発光素子T1〜T8の全てが消灯している。
時刻t7で、駆動手段17は、制御信号g2をローレベルからハイレベルにすると同時に、制御信号g3をハイレベルからローレベルにする。時刻t7〜時刻t16まで同様に、駆動手段17は、制御信号g3〜g5を順番にハイレベルからローレベルに切り換え、かつ発光制御信号g3〜g5がローレベルのときに、発光信号e1,e2をハイレベルからローレベルにすることによって、発光素子T1〜T8のすべてを順番に発光させることができる。
また本実施の形態では、駆動手段17に設けられる制御信号手段18が、時刻t13において、制御信号g1,g5を同じタイミングでハイレベルからローレベルにし、時刻t16において、制御信号g1,g5を同じタイミングでローレベルからハイレベルにする。発光素子ブロックCにおいて、駆動手段17は、発光素子T1を点灯させた後、発光素子T2,T8を点灯させ、次に発光素子T3,T7を点灯させ、次に発光素子T4,T6を点灯させ、次に発光素子T1,T5を点灯させる。時刻t13以降では、駆動手段17は、発光素子T1,T5を同時に点灯させ、発光素子T2,T8を同時に点灯させ、発光素子T3,T7を同時に点灯させ、発光素子T4,T6を同時に点灯させることができる。
制御信号g1〜g5をそれぞれ時分割して切り換える場合では、1サイクルの切り換え時間は、各制御信号g1〜g5の信号レベルを順番に切り換えるので、各制御信号gの信号レベルがハイレベルからローレベルに遷移して、再びハイレベルに遷移するまでの時間をTsとすると、Ts×5(回)の切換時間が必要であるが、本実施の形態の発光装置10では、制御信号g1,g5を同じタイミングでローレベルからハイレベルにし、また同じタイミングでローレベルからハイレベルにすることによって、1サイクルの切り換え時間を、Ts×4(回)にすることができるので、制御信号g1〜g5が切り換わる1サイクルの切り換え時間を短縮して、各発光素子T1〜T8を発光させる周期を短くすることができ、これによって第1の従来の技術と比較して、制御信号gが1つ増加しても各発光素子T1〜T8を発光させる周期が長くなってしまうことがない。制御信号伝送路G1〜G5のうち、第1番目および第5番目の制御信号伝送路G1,G5は、発光素子ブロックCに含まれる発光素子T1〜T8のうち、それぞれ1つの発光素子Tの制御電極16としか接続されていないので、これら第1番目および第5番目の制御信号伝送路G1,G5に同時に制御信号g1,g5を供給することによって、このように制御信号gを切り換える回数を減少することができ、発光装置10による感光体ドラム90への露光の高速化が可能である。
また後述する感光体ドラム90への露光量は、発光素子Tの発光強度は一定として、発光素子Tの発光する時間によって調整される。すなわち、発光素子T1〜T8では、発光信号eがハイレベルとなる時間を決定することによって、露光量が決定される。発光素子Tの発光強度によって露光量を変更する場合、発光素子Tに与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号eがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Tに与えられるので、発光素子Tを安定して発光させることができる。発光素子Tが発光する時間、言い換えれば発光信号eがハイレベルとなる時間は、制御信号gがローレベルとなる時間の80%以下に選ばれる。また各制御信号g1〜g5がローレベルとなっている時間は、等しく選ばれる。
また図6では、発光信号については、発光素子ブロックC1の発光素子T1〜T8を駆動するための発光信号伝送路E1,E2に伝送される発光信号e1,e2についてのみ示しているが、各発光素子ブロックCの発光素子T1〜T8を駆動するために発光信号伝送路E1〜Eiにそれぞれ伝送される発光信号e1〜eiは、前記発光信号e1,e2と同様の波形にすればよい。
図7は、発光装置10を有する画像形成装置87の基本的構成を示す側面図である。画像形成装置87は、電子写真方式の画像形成装置であり、発光装置10を、感光体ドラム90への露光装置に使用している。発光装置10は、駆動手段17が設けられる回路基板に実装される。
画像形成装置87は、Y(イエロ)、M(マゼンタ)、C(シアン)、K(ブラック)の4色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、4つの発光装置10Y,10M,10C,10K、集光手段であるレンズアレイ88Y,88M,88C,88K、前記発光装置10および駆動手段17が実装された回路基板およびレンズアレイ88を保持する第1ホルダ89Y,89M,89C,89K、4つの感光体ドラム90Y,90M,90C,90K、4つの現像剤供給手段91Y,91M,91C,91K、転写手段である転写ベルト92、4つのクリーナ93Y,93M,93C,93K、4つの帯電器94Y,94M,94C,94K、定着手段95および制御手段96を含んで構成される。
各発光装置10は、駆動手段17によって各色のカラー画像情報に基づいて駆動される。たとえば、4つ発光装置10の配列方向Xの長さは、たとえば200mm〜400mmに選ばれる。
各発光装置10の発光素子Tからの光は、レンズアレイ88を介して各感光体ドラム90Y,90M,90C,90Kに集光して照射される。レンズアレイ88は、たとえば発光素子の光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。
発光装置10が実装される回路基板およびレンズアレイ88は、第1ホルダ89によって保持される。ホルダ89によって、発光素子Tの光照射方向と、レンズアレイ88のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。
各感光体ドラム90Y,90M,90C,90Kは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置10Y,10M,10C,10Kからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。
各感光体ドラム90Y,90M,90C,90Kの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム90Y,90M,90C,90Kに現像剤を供給する現像剤供給手段91Y,91M,91C,91K、転写ベルト92、クリーナ93Y,93M,93C,93K、および帯電器94Y,94M,94C,94Kがそれぞれ配置される。感光体ドラム90に現像剤によって形成された画像を記録シートに転写する転写ベルト92は、4つの感光体ドラム90Y,90M,90C,90Kに対して共通に設けられる。
前記感光体ドラム90Y,90M,90C,90Kは、第2ホルダによって保持され、この第2ホルダと第1ホルダ89とは、相対的に固定される。各感光体ドラム90Y,90M,90C,90Kの回転軸方向と、各発光装置10の前記配列方向Xとがほぼ一致するようにして位置合わせされる。
転写ベルト92によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段95に搬送される。定着手段95は、記録シートに転写された現像剤を定着させる。感光体ドラム90Y,90M,90C,90Kは、回転駆動手段によって回転される。
制御手段96は、前述した駆動手段17にクロック信号および画像情報を与えるとともに、感光体ドラム90Y,90M,90C,90Kを回転駆動する回転駆動手段、現像剤供給手段91Y,91M,91C,91K、転写手段92、帯電手段94Y,94M,94C,94Kおよび定着手段95の各部を制御する。
このような構成の画像形成装置87では、各発光素子を発光状態とするか、または非発光状態とするかを、主電流が流れない制御電極16に接続されている制御信号伝送路Gを伝送する制御信号gによって切り換えるため、発光装置10を実装するための回路基板側に形成される制御信号gの伝送路も細くすることが可能で、回路基板を小型化することができ、さらにこの制御信号gを切り換える駆動IC(Integrated Circuit)についても主電流を切り換える事が無いため、ICの容量が小さくできるので、小型化および低コスト化を実現することができる。
以上のように発光装置10では、発光素子ブロックCに含まれ、相互に隣接する発光素子Tでは、それぞれの制御電極16が第k番目および第k+1番目(記号kは、1以上N以下の整数)の制御信号伝送路Gに個別に接続されることになるので、第1番目〜第N+1番目の制御信号伝送路Gに時分割で順番に制御信号gを伝送させ、各発光素子ブロック部分Bの第1電極14に同じタイミングで発光信号eを与えても、相互に隣接する発光素子Tの発光するタイミングの時間的なずれが大きくなってしまうことを抑制することができ、さらに隣接する発光素子Tが同じ制御信号伝送路Gに接続されないので、相互に隣接する発光素子Tが同時に発光してしまうことがない。相互に隣接する発光素子Tでは、一方の発光素子Tが発光する時刻から、他方の発光素子Tが発光する時刻までの時間、たとえば発光素子T1が発光する時刻t2から、発光素子T2が発光する時刻t5までの時間は、各制御信号g1〜g5がローベルになっている時間に等しく選ばれ、たとえば1μ秒(μs)に選ばれる。したがって、相互に隣接する発光素子Tの発光するタイミングの時間的なずれも1μ秒程度とすることができる。
また相互に隣接する発光素子ブロックCで、相互に隣接する発光素子Tについても、同様にそれぞれの制御電極16が第k番目および第k+1番目(記号kは、1以上N以下の整数)の制御信号伝送路Gに個別に接続されることになるので、発光素子アレイ11の全域にわたって、相互に隣接する発光素子T間における発光するタイミングが大きくずれてしまうことを抑制するとともに、同じタイミングでの発光が防止される。これによって本発明の発光装置10を、感光体ドラム90を露光する露光装置として用いると、相互に隣接する発光素子T間における発光するタイミングが大きくずれてしまうことが抑制されることによって、感光体ドラム90に露光される露光位置に不連続点が発生せず、かつ相互に隣接する発光素子Tが同時に発光することが抑制されることによって、各発光素子Tの発光した時の発熱のムラを抑制して、各発光素子Tの温度変化による発光特性を揃えることができ、さらに相互に隣接する発光素子Tから発生する光が干渉することが防止することができるので、感光体ドラム90を精度よく露光することができ、これによって画像形成装置87において、優れた画像品質の記録画像を得ることができる。
また前記制御装置10において、駆動手段17は、制御手段96からの制御指令に基づいて、高速印画モードで発光装置10を駆動することができる。制御手段96は、画像形成装置87に設けられるモード選択ボタンが操作され、高速印画モードが選択されると、発光装置10を駆動させるための制御指令を駆動手段17に与える。
図8は、高速印画モードにおいて駆動手段17が発光装置10を駆動するときの制御信号gおよび発光信号eのクロックパルスと、発光素子T1〜T8の発光強度とを示す波形図である。発光素子T1〜T8発光強度は、ハイ(H)レベルのとき発光していることを表し、ロー(L)レベルのとき発光していないことを表す。図8において、横軸は時間であって、基準時刻からの経過時間を表す。またここでは、制御信号伝送路G1〜G5のそれぞれに伝送される制御信号g1〜g5と、発光信号伝送路E1,E2のそれぞれに伝送される発光信号e1,e2とを示している。
また制御信号gおよび発光信号eについて、縦軸は、信号レベルを表す。信号レベルは、電圧の大きさを表し、制御信号gがハイ(H)レベルのとき、高電圧が制御信号伝送路Gに供給され、制御信号gがロー(L)レベルのとき、低電圧が制御信号伝送路Gに供給される。また発光信号がハイ(H)レベルのとき、高電圧が発光信号伝送路Eに供給され、発光信号eがロー(L)レベルのとき、低電圧が発光信号伝送路Eに供給される。電圧の場合では、ハイレベルは、たとえば2〜5ボルト(V)であり、ローレベルは、たとえば0(零)ボルト(V)である。
高速印画モードでは、高速で印画するために画質の解像度を、半分に落として印画し、たとえば600dpiから300dpiに落として印画する。このために、駆動手段17は、発光素子アレイ11に含まれる発光素子Tのうち、配列方向Xに沿う一方から他方に向かって奇数番目または偶数番目の発光素子Tのみを発光させる。ここでは、発光素子アレイ11に含まれる発光素子Tのうち、配列方向Xに沿う一方から他方に向かって奇数番目の発光素子Tのみを発光させる場合について説明するが、発光素子アレイ11に含まれる発光素子Tのうち、配列方向Xに沿う一方から他方に向かって偶数番目の発光素子Tのみを発光させる場合についても同様である。
まず時刻t1で、駆動手段17は、第1番目の制御信号伝送路G1に与えられる制御信号g1をローレベルとし、第2〜第5番目の制御信号伝送路G2〜G5にそれぞれ与えられる制御信号g2〜g5をハイレベルにする。これによって、発光素子T1のしきい電圧は、V2になり、発光素子T2〜T8のしきい電圧は、V1になる。また時刻t1では、駆動手段17は、発光信号伝送路E1,E2にそれぞれ与えられる発光信号e1,e2をローレベルにする。発光信号e1,e2をローレベルにしておくことによって、前記発光信号の電圧または電流よりも発光素子Tのしきい電圧またはしきい電流が低下した状態にはならないので、各発光素子T1〜T8は、発光しない。駆動手段17は、制御信号g1〜g5および発光信号e1,e2について、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持し、また信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。ここでは、前記奇数番目の発光素子Tのみを発光させるので、駆動手段17は、前記偶数番目の発光素子Tに与えられる制御信号g2,g4を常にハイレベルとしている。
時刻t2で、駆動手段17は、発光信号e1,e2をローレベルからハイレベルに変化させる。これによって、発光信号伝送路E1,E2に接続される発光素子T1〜T8のうち、制御信号gがローレベルである発光素子T1のしきい電圧はV2であり、発光信号e1の電圧よりも低下した状態となるので、発光素子T1が、オン状態になり、すなわちターンオンし、発光する。また制御信号gがハイレベルである発光素子T2〜T8のしきい電圧はV1であり、発光信号e1の電圧よりも高いので、オフ状態となり、すなわち発光しない。
時刻t3で、駆動手段17は、発光信号e1,e2をハイレベルからローレベルにする。これによって、第1電極14の電位が0Vとなり、第2電極15の電位と等しくなるので、発光状態にあった発光素子T1は、オフ状態になり、すなわちターンオフし、消灯する。
時刻t4で、駆動手段17は、制御信号g1をローレベルからハイレベルにすると同時に、制御信号g3をハイレベルからローレベルにする。時刻t4で、制御信号g2,g4,g5は、ハイレベルであって、発光信号e1,e2は、ローレベルである。時刻t4では、発光素子T1〜T8の全てが消灯している。
時刻t5で、駆動手段17は、発光信号e1,e2をローレベルからハイレベルに変化させる。これによって、発光信号伝送路E1,E2に接続される発光素子T1〜T8のうち、制御信号gがローレベルである発光素子T3,T7のみが、オン状態になり、すなわちターンオンし、発光する。それら以外の発光素子T1,T2,T4〜T6,T8は、制御信号g1,g2,g4,g5がハイレベルのため、オフ状態となり消灯している。
時刻t6で、駆動手段17は、発光信号e1,e2をハイレベルからローレベルに変化させる。これによって、発光状態にあった発光素子T3,T7は、オフ状態になり、すなわちターンオフし、消灯する。時刻t6では、発光素子T1〜T8の全てが消灯している。
時刻t7で、駆動手段17は、制御信号g3をローレベルからハイレベルにすると同時に、制御信号g1,g5をハイレベルからローレベルにする。時刻t7で、制御信号g2,g4は、ハイレベルであって、発光信号e1,e2は、ローレベルである。時刻t7では、発光素子T1〜T8の全てが消灯している。
時刻t8で、駆動手段17は、発光信号e1,e2をローレベルからハイレベルに変化させる。これによって、発光信号伝送路E1,E2に接続される発光素子T1〜T8のうち、制御信号gがローレベルである発光素子T1,T5のみが、オン状態になり、すなわちターンオンし、発光する。それら以外の発光素子T2〜T4,T6〜T8は、制御信号g2〜g4がハイレベルのため、オフ状態となり消灯している。
時刻t9で、駆動手段17は、発光信号e1,e2をハイレベルからローレベルに変化させる。これによって、発光状態にあった発光素子T1,T5は、オフ状態になり、すなわちターンオフし、消灯する。時刻t9では、発光素子T1〜T8の全てが消灯している。
時刻t10で、駆動手段17は、制御信号g1,g5をローレベルからハイレベルにすると同時に、制御信号g3をハイレベルからローレベルにする。時刻t10で、制御信号g2,g4は、ハイレベルであって、発光信号e1,e2は、ローレベルである。時刻t10では、発光素子T1〜T8の全てが消灯している。
このように発光装置10では、前記奇数番目の発光素子Tの制御電極16は奇数番目の制御信号伝送路Gに接続され、前記偶数番目の発光素子Tの制御電極16は偶数番目の制御信号伝送路Gに接続されているので、偶数番目または奇数番目の制御信号伝送路Gに伝送する制御信号gを切り換えることによって、画質の解像度を半分に落として、容易に印画速度の高速化が可能である。
本発明のさらに他の実施の形態では、前述の実施の形態の発光装置において、各半導体層は、それぞれが多層に形成されてもよい。たとえば、第1の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第1の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよく、第2の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第2の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよい。
また本発明のさらに他の実施の形態において、発光素子ブロック部分Bは、4個以上の発光素子Tによって構成されてもよい。発光素子ブロック部分Bを構成する発光素子Tの数が増加するほど、発光信号伝送路Eの数を減少させることができ装置を小型化することができ、さらに発光装置10と駆動手段17を接続するためのボンディングワイヤの数を減少させることができる。
また前記発光装置10では、複数の発光素子ブロックCを備えるが、発光素子ブロックCは1つであってもよい。また前記発光装置10では、一方導電型をN型とし、他方導電型をP型としているが、一方導電型をP型とし、他方導電型をN型として、発光装置を構成してもよい。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
本発明の実施の一形態の発光装置10の基本構造の概略的な回路構成を示す等価回路図である。 本発明の実施の一形態の発光装置10の基本的構成を示す一部の平面図である。 図2の切断面線III−IIIから見た断面図である。 図2の切断面線IV−IVから見た断面図である。 発光素子Tの、アノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。 発光装置10を駆動するときの制御信号gおよび発光信号eのクロックパルスと、発光素子T1〜T8の発光強度とを示す波形図である。 発光装置10を有する画像形成装置87の基本的構成を示す側面図である。 高速印画モードにおいて駆動手段17が発光装置10を駆動するときの制御信号gおよび発光信号eのクロックパルスと、発光素子T1〜T8の発光強度とを示す波形図である。 従来の技術の発光装置1の基本構造の概略的な回路構成を示す等価回路図である。 従来の技術の発光装置2の基本構造の概略的な回路構成を示す等価回路図である。
符号の説明
10 発光装置
11 発光素子アレイ
12 制御電極伝送部
13 発光信号伝送部
17 駆動手段
18 制御信号伝送手段
87 画像形成装置
T 発光素子
G 制御信号伝送路
E 発光信号伝送路

Claims (4)

  1. 発光信号が与えられる第1電極と、第2電極と、制御信号が与えられる制御電極とを有し、前記第2電極が相互に接続され、制御電極に制御信号が与えられることによって、前記発光信号の電圧または電流よりもしきい電圧またはしきい電流が低下した状態で、前記発光信号が与えられたとき発光する発光素子を複数備え、前記第1電極が相互に接続されるN(Nは、2以上の整数)個の前記発光素子の群から成る発光素子ブロック部分が複数形成され、相互に隣接する2つの前記発光素子ブロック部分によって発光素子ブロックが形成される発光素子アレイと、
    前記制御信号を伝送するN+1本の制御信号伝送路とを含み、
    前記発光素子ブロックにおける発光素子の配列方向に沿う一方から他方に向かって第n(1≦n≦2×N)番目の発光素子の制御電極と、N+1本の制御信号伝送路のうちの、第m(1≦m≦N+1)番目の制御信号伝送路とが、
    nが、1≦n≦Nのとき、mが、m=nを満たし、
    nが、N+1≦n≦2×Nのとき、mが、m=2×N+2−nを満たすように接続されることを特徴とする発光装置。
  2. 前記発光素子は、PNPN構造を有する発光サイリスタによって形成されることを特徴とする請求項1記載の発光装置。
  3. 前記制御信号伝送路のうち、第1番目および第N+1番目の制御信号伝送路に、同時に制御信号を伝送させる制御信号伝送手段を含むことを特徴とする請求項1または2記載の発光装置。
  4. 請求項1〜3のいずれか1つに記載の発光装置と、
    画像情報に基づいて前記発光装置を駆動する駆動手段と、
    感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
    前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
    感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
    記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。
JP2005219414A 2005-07-28 2005-07-28 発光装置および画像記録装置 Expired - Fee Related JP4607696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005219414A JP4607696B2 (ja) 2005-07-28 2005-07-28 発光装置および画像記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005219414A JP4607696B2 (ja) 2005-07-28 2005-07-28 発光装置および画像記録装置

Publications (2)

Publication Number Publication Date
JP2007036049A true JP2007036049A (ja) 2007-02-08
JP4607696B2 JP4607696B2 (ja) 2011-01-05

Family

ID=37794915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219414A Expired - Fee Related JP4607696B2 (ja) 2005-07-28 2005-07-28 発光装置および画像記録装置

Country Status (1)

Country Link
JP (1) JP4607696B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157760A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 発光装置および画像形成装置
JP2008177513A (ja) * 2006-02-20 2008-07-31 Kyocera Corp 発光素子アレイ、発光装置および画像形成装置
JP2008298629A (ja) * 2007-05-31 2008-12-11 Kyocera Corp ラインセンサおよび画像形成装置
JP2011055007A (ja) * 2010-12-13 2011-03-17 Seoul Opto Devices Co Ltd 交流駆動型の発光ダイオード

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203352A (ja) * 1987-02-20 1988-08-23 Oki Electric Ind Co Ltd 光プリンタにおける記録素子アレイの駆動方法
JP2807910B2 (ja) * 1989-12-22 1998-10-08 日本板硝子株式会社 発光素子アレイ
JP2001217460A (ja) * 2000-01-31 2001-08-10 Nippon Sheet Glass Co Ltd 発光サイリスタアレイおよびその駆動回路
JP2003069078A (ja) * 2001-08-22 2003-03-07 Sanyo Electric Co Ltd 発光素子および光プリントヘッド
JP2004179368A (ja) * 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd 発光サイリスタおよび発光素子アレイチップ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203352A (ja) * 1987-02-20 1988-08-23 Oki Electric Ind Co Ltd 光プリンタにおける記録素子アレイの駆動方法
JP2807910B2 (ja) * 1989-12-22 1998-10-08 日本板硝子株式会社 発光素子アレイ
JP2001217460A (ja) * 2000-01-31 2001-08-10 Nippon Sheet Glass Co Ltd 発光サイリスタアレイおよびその駆動回路
JP2003069078A (ja) * 2001-08-22 2003-03-07 Sanyo Electric Co Ltd 発光素子および光プリントヘッド
JP2004179368A (ja) * 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd 発光サイリスタおよび発光素子アレイチップ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157760A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 発光装置および画像形成装置
JP2008177513A (ja) * 2006-02-20 2008-07-31 Kyocera Corp 発光素子アレイ、発光装置および画像形成装置
JP2008298629A (ja) * 2007-05-31 2008-12-11 Kyocera Corp ラインセンサおよび画像形成装置
JP2011055007A (ja) * 2010-12-13 2011-03-17 Seoul Opto Devices Co Ltd 交流駆動型の発光ダイオード

Also Published As

Publication number Publication date
JP4607696B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
US8494415B2 (en) Light emitting element array, light emitting device, and image forming apparatus
JP4763404B2 (ja) 発光装置および画像形成装置
JP5086345B2 (ja) 発光素子アレイ、発光装置および画像形成装置
JP4607696B2 (ja) 発光装置および画像記録装置
JP4347328B2 (ja) 半導体装置、ledヘッドおよび画像形成装置
US6781246B2 (en) Semiconductor array device with single interconnection layer
JP2008166610A (ja) 発光素子アレイ、発光装置および画像形成装置
JP5207802B2 (ja) 発光サイリスタ、発光素子アレイ、画像形成装置、ならびに同一基板上に発光サイリスタおよび半導体抵抗素子を形成する方法
US8729569B2 (en) Light-emitting chip, print head and image forming apparatus
JP5432324B2 (ja) 発光素子アレイ、発光装置および画像形成装置
JP2021052085A (ja) 半導体発光装置、露光ヘッド及び画像形成装置
JP4885760B2 (ja) 発光素子アレイ、発光装置および画像形成装置
JP2009262419A (ja) 発光装置および画像形成装置
JP4786314B2 (ja) 発光装置および画像形成装置
JPWO2008155940A1 (ja) 発光装置およびその製造方法ならびに画像形成装置
JP4673655B2 (ja) 発光装置および画像形成装置
JP4763437B2 (ja) 光走査装置および発光装置ならびに画像形成装置
US8587628B2 (en) Driver apparatus, print head, and image forming apparatus
JP2007157761A (ja) 信号伝送路の接続構造および発光装置ならびに画像形成装置
JP2007299955A (ja) 電子装置、発光装置および画像形成装置
JP2006286982A (ja) 発光装置および画像形成装置
JP2008300448A (ja) 発光素子アレイおよび画像形成装置
JP2006339248A (ja) 発光装置および画像形成装置
JP2007203555A (ja) 発光素子アレイ、発光装置および画像形成装置
JP2006303331A (ja) 発光装置および画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees