JP2006339248A - 発光装置および画像形成装置 - Google Patents
発光装置および画像形成装置 Download PDFInfo
- Publication number
- JP2006339248A JP2006339248A JP2005159572A JP2005159572A JP2006339248A JP 2006339248 A JP2006339248 A JP 2006339248A JP 2005159572 A JP2005159572 A JP 2005159572A JP 2005159572 A JP2005159572 A JP 2005159572A JP 2006339248 A JP2006339248 A JP 2006339248A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- switch element
- signal transmission
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Device Packages (AREA)
Abstract
【課題】 装置の構造を複雑にすることなく、複数配列される発光素子のうち所定の発光素子のみを選択的に発光させることができ、生産性が向上され、低消費電力の発光装置および画像形成装置を提供する。
【解決手段】 しきい電圧またはしきい電流を外部から光学的に制御可能な複数のスイッチ素子Tを備え、各スイッチ素子Tのオン状態において発生する光によって、隣接する他のスイッチ素子Tのしきい電圧またはしきい電流を変化させるようにスイッチ素子アレイ13を構成することによって、スイッチ素子Tの発光によって、発光状態を順次転送させることができる。各スイッチ素子Tのゲート24と、各スイッチ素子に対応する各発光素子Lのゲート19とを接続手段14によって接続し、スイッチ素子Tのオン状態のときに、発光素子Lに発光信号φEを与えることによって発光素子Lを選択的に発光させることができ、全体の構造を簡便化できる。
【選択図】 図1
【解決手段】 しきい電圧またはしきい電流を外部から光学的に制御可能な複数のスイッチ素子Tを備え、各スイッチ素子Tのオン状態において発生する光によって、隣接する他のスイッチ素子Tのしきい電圧またはしきい電流を変化させるようにスイッチ素子アレイ13を構成することによって、スイッチ素子Tの発光によって、発光状態を順次転送させることができる。各スイッチ素子Tのゲート24と、各スイッチ素子に対応する各発光素子Lのゲート19とを接続手段14によって接続し、スイッチ素子Tのオン状態のときに、発光素子Lに発光信号φEを与えることによって発光素子Lを選択的に発光させることができ、全体の構造を簡便化できる。
【選択図】 図1
Description
本発明は、配列される発光素子を選択的に発光させる発光装置およびこの発光装置を備える画像形成装置に関する。
電子写真プリンタなどの光プリンタヘッドとして用いられている発光装置として、発光ダイオード(Light Emitted Diode:略称LED)を多数配列して形成されるLEDアレイがある。このLEDアレイは、発光ダイオードと駆動回路とを個別に接続するために、多数のボンディングパッドを有する。たとえば電子写真プリンタを、A3サイズ、600dpiの仕様にて構成した場合、ボンディングパッドと回路配線との接続箇所は、約7700箇所にも及び、このため両者を従来周知のワイヤボンディング法によって接続する作業に極めて長時間を要し、生産性を向上させることが困難である。また、前記ボンディングパッドを形成するためには、発光素子を形成するよりも大きな面積が必要となる上、電子写真プリンタによって形成すべき画像が高精細になるほど、走査方向における単位長あたりの発光素子の数が増加するため、ボンディングパッド数も増加する。1つのボンディングパッドを形成するために必要な面積が等しければ、前述したように画像が高精細になるほどボンディングパッドを形成するための面積が増し、LEDアレイが形成されたチップの表面積が増加するという問題がある。
このような問題に鑑み、発光素子としてPNPN構造を有する発光サイリスタを使用し、発光サイリスタによって発光の自己走査を実現することによって、光プリンタヘッドに供するときに、基板への実装が簡便となり、コンパクトに作製することができる発光装置がある(たとえば特許文献1,2,3,4,5参照)。
図21は、自己走査機能を有する第1の従来の技術の発光装置1の基本構造の概略的な回路構成を示す回路図である。スタート発光サイリスタT0と、発光サイリスタT1,T2,…,Tn−1,Tnが略直線上に配列され、所定の発光サイリスタが発光すると、この発光サイリスタからの光が配列方向に隣接する発光サイリスタに入射するように構成される。スタート発光サイリスタT0と、発光サイリスタT1,T2,…,Tn−1,Tnとをまとめて、単に発光サイリスタTと記載する場合がある。
発光サイリスタTは、光を受光してそのしきい電圧が低下する特性を有する。このため、発光している発光サイリスタTに距離的に近接する発光サイリスタのしきい電圧が低下する。各発光サイリスタTのアノードには、3本の転送クロックラインCL1,CL2,CL3がそれぞれ3つの発光サイリスタごとに繰返し接続される。各転送クロックラインCL1,CL2,CL3には、それぞれ電流源I1、I2、I3が接続され、その電流量は発光クロックパルスφEによって制御される。
図22は、発光装置1の動作を説明するための波形図である。図22において、φSは、スタート発光サイリスタT0に与えられるスタートパルスを表し、φ1〜φ3は、転送クロックラインCL1〜CL3に与えられる第1〜第3クロックパルスをそれぞれ表し、L(T0)〜L(Tn)は、それぞれ発光サイリスタTの発光強度を表す。
まず、スタートパルスφSがローレベルからハイレベルに変化し、これによって、スタート発光サイリスタT0がオフ状態からオン状態へ変化する。スタート発光サイリスタT0からの光は、隣接する発光サイリスタT1に入射し、これによって発光サイリスタT1のしきい電圧は低下する。発光サイリスタT2よりも走査方向下流側の発光サイリスタTは、発光サイリスタT1よりもスタート発光サイリスタT0から離間しているので、スタート発光サイリスタT0からの入射光は弱く、しきい電圧の低下は小さい。スタート発光サイリスタT0から離間するほど入射光は弱まり、しきい電圧の変化も小さくなる。この状態で、次に第1クロックパルスφ1がローレベルからハイレベルに変化すると、発光サイリスタT1のしきい電圧が、スタート発光サイリスタT0からの光を受光することによって低下しているので、発光サイリスタT1がオフ状態からオン状態へ変化する。転送クロックラインCL1に接続される発光サイリスタT4は、スタート発光サイリスタT0から十分離れているので、しきい電圧の低下はほとんどない。よって発光サイリスタT1のみオン状態となる。そしてスタートパルスφSをローレベルとすることによってスタート発光サイリスタT0はオン状態からオフ状態へ変化する。これによってオン状態がスタート発光サイリスタT0から発光サイリスタT1へ転送される。
同様に、図22に示すように転送クロックラインCL1〜CL3に与えられる第1〜第3クロックパルスφ1〜φ3が変化すると、発光サイリスタT1から発光サイリスタT2に、発光サイリスタT2から発光サイリスタT3に、時間とともにオン状態が、すなわち発光状態が転送される。ここで、第3クロックパルスφ3のみがハイレベルにあり、発光サイリスタT3がオン状態にあるとき、発光サイリスタT3からの光は、隣接する発光サイリスタT2、T4に最も強く入射し、これによって発光サイリスタT2,T4のしきい電圧が低下する。発光サイリスタT1,T5は、発光サイリスタT2,T4に比べ、発光サイリスタT3から遠方にあるため、発光サイリスタT3から入射する光は弱く、しきい電圧はあまり低下しない。
この状態で第1クロックパルスφ1がハイレベルに変化すると、発光サイリスタT4のしきい電圧VTH(T4)は、発光サイリスタT1のしきい電圧VTH(T1)に比べて、より低下しているので、クロックパルスのハイレベル電圧VHを、VTH(T4)<VH<VTH(T1)と設定することによって、発光サイリスタT4のみがオン状態となり、発光サイリスタT1はオフ状態を維持する。そして第3クロックパルスφ3をローレベルにすることによって、発光サイリスタT3はオフ状態になり、オン状態は発光サイリスタT3から発光サイリスタT4へ転送される。
このように第1〜第3クロックパルスφ1,φ2,φ3のハイレベルを、互いに少しずつ重なるように設定することによって、発光サイリスタTのオン状態は、発光サイリスタTの配列方向に沿って順次転送されていく。
このような発光装置1では、図22に示すように、たとえば発光サイリスタT3を強く発光させる場合、発光サイリスタT3が発光するタイミングに合わせて、発光クロックパルスφEをハイレベルにする。これによってオン状態の発光サイリスタT3のみ電流量が増加するので、発光サイリスタT3の発光強度を大きくすることができる。
しかしながら発光装置1では、図22に示される発光強度L(T0)〜L(T5)の波形図からも明らかなように、書き込みを行う発光サイリスタT以外の発光サイリスタTもある程度のバイアス光を生じる。これはオン状態を維持するための電流によって発光が生じるためであるが、発光装置1を光プリンタヘッドに適用する場合、画像品質を劣化させる原因となる。このような問題に鑑み、書き込み用の発光素子と、発光素子を選択するためにオン状態が転送されるサイリスタとを別々に設け、サイリスタを電気的に制御する第2の従来の技術の発光装置がある。
第2の従来の技術の発光装置では、発光した発光サイリスタTの光を受光して、発光した発光サイリスタTに隣接する発光サイリスタTが光励起する構成であるので、発光サイリスタT間の光の伝達効率が高いことが要求される。また前述のように、発光サイリスタTのオン状態を転送するためのバイアス光の発生によって、光プリンタヘッドに適用した場合に画像品質が悪化するという問題がある。
図23は、自己走査機能を有する第2の従来の技術の発光装置2の基本構造の概略的な回路構成を示す回路図である。発光装置2は、スイッチ用のサイリスタT1,T2,…,Tn−1,Tnが略直線状に配列されたスイッチサイリスタアレイと、発光用のサイリスタL1,L2,…,Ln−1,Lnが略直線状に配列された発光サイリスタアレイとを有する。スイッチサイリスタT1,T2,…,Tn−1,Tnを総称する場合は、単にスイッチサイリスタTと記載し、発光サイリスタL1,L2,…,Ln−1,Lnを総称する場合は、単に発光サイリスタLと記載する場合がある。
発光装置3では、スイッチサイリスタT1,T2,…,Tn−1,Tnおよび発光サイリスタL1,L2,…,Ln−1,Lnのうち、それぞれの対応したスイッチサイリスタTのゲートと、発光サイリスタLのゲートとが接続される。たとえば、走査方向の上流側からn番目に配置されるスイッチ用サイリスタTnと、同じく走査方向上流側からn番目に配置される発光サイリスタLnのゲートとが接続される。スイッチサイリスタT1のゲートは、第1信号入力ラインSに接続される。また、各々のスイッチサイリスタTのゲートは、負荷抵抗RLを介して制御用電源VGKに接続され、アノード電極には、2本の転送クロックラインCL1,CL2がそれぞれ2つのスイッチサイリスタごとに繰り返し接続される。たとえばスイッチサイリスタT1,T3は、転送クロックラインCL2に接続され、たとえばスイッチサイリスタT2,T4は、転送クロックラインCL1に接続される。
またスイッチサイリスタT2のゲートと、スイッチサイリスタT1のゲートと、転送方向指定ダイオードDを介して接続され、以後、同様に隣接するスイッチサイリスタTのゲートは、転送方向指定ダイオードDを介して接続される。転送方向指定ダイオードDは、アノードが転送方向下流側のスイッチサイリスタのゲートと接続される。発光サイリスタLのアノードは、第2信号入力ラインEに接続され、カソードは、接地される。
図24は、発光装置2の動作を説明するための波形図である。図24において、φSは、第1信号入力ラインSに与えられるスタートパルスを表し、φ1およびφ2は、転送クロックラインCL1,CL2にそれぞれ与えられる第1、第2クロックパルスをそれぞれ表し、φEは、第2信号入力ラインEに与えられる発光クロックパルスを表し、Lは、発光サイリスタT1の発光強度を表す。
転送のスタートは、スタートパルスφSがハイレベルからローレベルに変化することによって始まる。これによって、電気的にスイッチサイリスタT1のしきい電圧が低下げられる。このとき第2クロックパルスφ2をローレベルからハイレベルにすることによって、スイッチサイリスタT1がオン状態になる。スイッチサイリスタT2の走査方向下流側のスイッチサイリスタTは、転送方向指定ダイオードDによって、スイッチサイリスタT1から離れるほどダイオードDの順方向電圧降下分、スイッチサイリスタTのゲートにかかる電圧が上昇する。このため、同じ転送クロックラインCL2が接続されているスイッチサイリスタT3のゲートは、ダイオードDを2つ介してスイッチサイリスタT1のゲートと接続されるので、スイッチサイリスタT3のしきい電圧は、第1スイッチサイリスタT1のゲートよりもダイオードDの2つ分の電圧だけしきい電圧が上昇しており、第2クロックパルスφ2のハイレベルがスイッチサイリスタT3のしきい電圧以下となるようなスタートパルスを与えることによって、スイッチサイリスタT1のみがオン状態になる。
この状態で発光クロックパルスφEをローレベルからハイレベルにすると、ゲートがスイッチサイリスタT1のゲートに接続されている発光サイリスタL1のオン条件は、第1スイッチサイリスタのオン条件と同じになるため、発光サイリスタL1が点灯することになる。発光クロックパルスφEをハイレベルからローレベルに戻すことによって、発光サイリスタL1はオフ状態になり消灯する。
次にスイッチサイリスタT1からスイッチサイリスタT2へのオン状態の転送について説明する。発光サイリスタL1がオフ状態になっても第2クロックパルスφ2がハイレベルのままであれば、スイッチサイリスタT1のオン状態は保持される。このとき、スイッチサイリスタT2では、発光サイリスタT1に比べダイオード1つ分だけゲートに印加される電圧が高くなり、同じ転送クロックラインCL1が接続されているスイッチサイリスタT4は、それよりもさらにダイオード2つ分だけゲートに印加される電圧が高くなる。この状態で第1クロックパルスφ1を、ローレベルからハイレベルに変化させたとき、スイッチサイリスタT2のしきい電圧と、スイッチサイリスタT4のしきい電圧の間となるように、第1クロックパルスφ1のハイレベルを選べば、スイッチサイリスタT2のみがオン状態になる。
スイッチサイリスタT2がオン状態となった後、第2クロックパルスφ2をハイレベルからローレベルに変化させることによって、スイッチサイリスタT1は発光サイリスタL1がオフ状態となるのと同様にオフ状態になる。このときスタートパルスφSがローレベルからハイレベルに変化しているので、転送方向指定ダイオードDによって、スイッチサイリスタT1のゲートに印加される電圧は、ほぼ制御用電源VGKの電圧に等しくなり、全てのスイッチサイリスタTのうちスイッチサイリスタT2のしきい電圧が、最も低くなる。このようにして、スイッチサイリスタTのオン状態は、スイッチサイリスタT1からスイッチサイリスタT2に移る。このとき、発光クロックパルスφEをローレベルからハイレベルにすると、発光サイリスタL2がオン状態となり、発光する。
前記の動作を、スイッチサイリスタT1,T2,…,Tn−1,Tnにおいて、順次繰り返すことによってスイッチサイリスタTのオン状態が順次転送され、少ない配線で、発光サイリスタLを選択的に発光させることが可能になる(たとえば、特許文献2,3,4,5参照)。
第2の従来の技術の発光装置2では、スイッチサイリスタアレイと発光サイリスタアレイとを有するので、第1の従来の技術の発光装置1において発生するバイアス光の問題は解消される。しかしながら、スイッチサイリスタTを電気的に制御することによって、スイッチサイリスタのオン状態の転送を実現しているので、隣接するスイッチサイリスタの間に転送方向を指定するためのダイオードDを設ける必要がある。このようなダイオードDをスイッチサイリスタTが有するPNPN構造の一部を利用して形成されるので、構造が複雑となり、生産工程における工程数が多くなり生産性が低下するという問題がある。
したがって本発明の目的は、装置の構造を複雑にすることなく、可及的に少ない信号伝送路によって、複数配列される発光素子のうち所定の発光素子のみを選択的に発光させることができるとともに、生産性が向上され、かつ消費電力が可及的に抑制された発光装置およびこれを備える画像形成装置を提供することである。
本発明の発光装置は、予め定める部位にトリガ信号を与えることによって発光信号の電圧または電流よりもしきい電圧が低下し、かつ前記発光信号が与えられたとき発光する発光素子を複数有し、複数の前記発光素子が相互に間隔をあけて配列された発光素子アレイと、
各発光素子に接続され、前記発光信号を伝送する発光信号伝送路と、
予め定める部位に与えられる電圧によってしきい電圧またはしきい電流を制御可能であり、受光によって前記予め定める部位にトリガ信号を生成して、走査信号の電圧または電流よりもしきい電圧またはしきい電流が低下し、かつ前記走査信号が与えられたとき発光するスイッチ素子を複数有し、各スイッチ素子が隣接するスイッチ素子からの光を受光するように相互に間隔をあけて配列されたスイッチ素子アレイと、
各発光素子の前記予め定める部位と、各発光素子に対応する各スイッチ素子の前記予め定める部位とを接続する接続手段と、
定電圧源に接続され、各スイッチ素子の予め定める部位と接続される電源接続路と、
各スイッチ素子に接続され、配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられる前記走査信号を伝送する複数の走査信号伝送路と、
発光状態のスイッチ素子が接続される走査信号伝送路への電圧または電流の供給を停止した後、予め定める時間あけて前記発光状態のスイッチ素子の配列方向一方に隣接するスイッチ素子が接続される走査信号伝送路への電圧または電流の供給を開始する駆動手段とを含むことを特徴とする発光装置である。
各発光素子に接続され、前記発光信号を伝送する発光信号伝送路と、
予め定める部位に与えられる電圧によってしきい電圧またはしきい電流を制御可能であり、受光によって前記予め定める部位にトリガ信号を生成して、走査信号の電圧または電流よりもしきい電圧またはしきい電流が低下し、かつ前記走査信号が与えられたとき発光するスイッチ素子を複数有し、各スイッチ素子が隣接するスイッチ素子からの光を受光するように相互に間隔をあけて配列されたスイッチ素子アレイと、
各発光素子の前記予め定める部位と、各発光素子に対応する各スイッチ素子の前記予め定める部位とを接続する接続手段と、
定電圧源に接続され、各スイッチ素子の予め定める部位と接続される電源接続路と、
各スイッチ素子に接続され、配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられる前記走査信号を伝送する複数の走査信号伝送路と、
発光状態のスイッチ素子が接続される走査信号伝送路への電圧または電流の供給を停止した後、予め定める時間あけて前記発光状態のスイッチ素子の配列方向一方に隣接するスイッチ素子が接続される走査信号伝送路への電圧または電流の供給を開始する駆動手段とを含むことを特徴とする発光装置である。
また本発明の発光装置は、前記予め定める時間は、発光状態の前記スイッチ素子が接続された前記走査信号伝送路への電圧または電流の供給を停止した時刻から、発光状態にあった前記スイッチ素子に隣接する前記スイッチ素子の低下したしきい電圧またはしきい電流が、このスイッチ素子と同じ前記走査信号伝送路に接続された他のスイッチ素子のしきい電圧またはしきい電流の最低値と等しくなる時刻に達するまでの時間よりも短く選ばれることを特徴とする。
また本発明の発光装置は、前記スイッチ素子および前記発光素子は、PNPN構造を有する発光サイリスタであることを特徴とする。
また本発明の発光装置は、前記スイッチ素子および前記発光素子は、同一の基板上に集積されて構成されることを特徴とする。
また本発明の発光装置は、前記発光素子が発する光に、前記スイッチ素子が発する光が干渉しないように、前記スイッチ素子が発する光を遮光する遮光手段を含むことを特徴とする。
また本発明の画像形成装置は、前記発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする。
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする。
本発明によれば、スイッチ素子アレイの複数のスイッチ素子のうち、1つのスイッチ素子が発光したときに、この発光したスイッチ素子の光は、配列方向に相互に間隔をあけて隣接するスイッチ素子に受光される。受光したスイッチ素子は、走査信号の電圧または電流よりも、しきい電圧またはしきい電流が低下し、接続されている走査信号伝送路によって伝送される走査信号が与えられることによって発光する。複数の走査信号伝送路によって伝送される走査信号は、配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられるので、受光によってしきい電圧が低下したスイッチ素子に、走査信号が与えることができ、これによってスイッチ素子を配列方向に順番に発光させることができる。
スイッチ素子が受光すると、このスイッチ素子の予め定める部位にトリガ信号が発生し、このトリガ信号は接続手段を介して対応する発光素子の予め定める部位に与えられる。発光素子は、その予め定める部位にトリガ信号が与えられると、しきい電圧またはしきい電流が低下する。発光素子のしきい電圧またはしきい電流が、発光信号の電圧または電流よりも低下した状態で、発光信号伝送路によって伝送される発光信号を与えることによって、各発光素子を選択的に発光させることができる。
各スイッチ素子は、隣接するスイッチ素子から発する光を受光することによって、そのしきい電圧またはしきい電流を低下させることができ、各スイッチ素子の予め定める部位に、転送方向指定のためのダイオードを接続する必要がない。したがって装置の構造を複雑にすることなく、可及的に少ない信号伝送路によって、複数配列される発光素子のうち所定の発光素子のみを選択的に発光させることができる。また第2の従来の技術の発光装置と比較して、装置の構造が簡素化されるので、製造工程を少なくすることができ、装置の生産性を向上させることができる。
また各スイッチ素子の予め定める部位には、電源接続路が接続されており、電源接続路を介して定電圧源が電圧を印加することによって、各スイッチ素子の予め定める部位に電位を与えることができる。各スイッチ素子では、予め定める部位に与えられる電圧によって、しきい電圧またはしきい電流を制御可能であるので、予め定める部位に定電圧源からの電圧を与えることによって、受光していない状態において、各スイッチ素子のしきい電圧およびしきい電流を揃えることができる。したがって、発光状態となっていないスイッチ素子および受光によってしきい電圧が低下していないスイッチ素子以外のスイッチ素子を、確実に非発光状態に維持することができる。
また駆動手段が複数の走査信号伝送路に電圧または電流を供給するとき、隣接する2つのスイッチ素子において、一方のスイッチ素子への電圧または電流の供給を停止した後、予め定める時間をあけて他方のスイッチ素子への電圧または電流の供給が開始するので、隣接する2つのスイッチ素子に同時に電圧および電流を供給することがない。したがって、スイッチ素子における電力の消費量を低減することができる。
また本発明によれば、発光状態のスイッチ素子に隣接するスイッチ素子では、受光によってしきい電圧が低下し、前記発光状態のスイッチ素子が発光状態から非発光状態となると、隣接するスイッチ素子では、受光しないので低下したしきい電圧が上昇する。予め定める時間を、前述した時間よりも短く選ぶことによって、発光状態にあったスイッチ素子に隣接するスイッチ素子のしきい電圧が上昇し、同じ走査信号伝送路に接続される他のスイッチ素子のしきい電圧の最低値と等しくなる前に、この受光によってしきい電圧が低下したスイッチ素子に、走査信号を与えて発光させることができる。
また本発明によれば、PNPN構造を有する発光サイリスタによって、前記スイッチ素子および前記発光素子を実現することによって、P型半導体とN型半導体とが交互に積層される単純な構成で、前述した特性を有する前記スイッチ素子および前記発光素子を形成することができ、発光装置の作製が容易となる。
また本発明によれば、同一の基板上にスイッチ素子および発光素子が集積されて構成されるので、スイッチ素子および発光素子を高密度に形成することができ、スイッチ素子アレイでは配列方向に隣接するスイッチ素子同士が密接する。これによって各スイッチ素子は、隣接するスイッチ素子からの光を効率的に受光することができ、隣接するスイッチ素子の発光強度が小さい場合であっても、発光したスイッチ素子に隣接するスイッチ素子のしきい電圧またはしきい電流を低下させることができる。したがって、スイッチ素子を発光させるために必要な電力を小さくすることができ、より消費電力の小さな発光装置を実現することができる。また発光素子においても、配列方向に隣接する発光素子同士を密接させることができる。
特に、スイッチ素子と発光素子とが共にPNPN構造を有する構成とすることによって、スイッチ素子と発光素子と基板上に同一の製造プロセスによって形成することができ、発光装置の製造工程を可及的に少なくすることができる。
また本発明によれば、各スイッチ素子は、配列方向に沿って順番に発光するので、この光を遮光手段によって遮光し、発光素子が発する光に干渉しないようにすることによって、発光素子が発光しているときには、発光素子の光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。
また本発明によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって、帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。
またスイッチ素子は走査方向に沿って順番に発光するが、スイッチ素子と発光素子とが離間しており、発光素子の発光によって感光体ドラムが露光され、スイッチ素子の発光によって感光体ドラムが露光させることがないので、優れた品質の記録画像を得ることができる。
また感光体ドラムへの露光を行うための発光素子と、信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装するための回路基板を小型化することができ、この回路基板とのワイヤボンディングの数および回路基板に搭載すべき駆動ICの数を低減することができるので、小型化および低コスト化を実現することができる。
図1は、本発明の第1の実施の一形態の発光装置10の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光装置10の平面を示し、発光信号伝送路12、走査信号伝送路15、発光素子遮光部23、表面電極25および電源接続路27は図解を容易にするため、斜線を付して示されている。
発光装置10は、発光素子アレイ11と、発光信号伝送路12と、スイッチ素子アレイ13と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、走査スタート用スイッチ素子T0と、スタート信号伝送路16と、絶縁層17と、遮光層18と、発光素子遮光部23と、電源接続路27とを含んで構成される。スイッチ素子アレイ13と、第1〜第3走査信号伝送路15a,15b,15cと、駆動手段73とを含んで光走査型スイッチ装置が構成される。
発光素子アレイ11は、複数の発光素子L1,L2,…,Li−1,Li(記号iは、2以上の正の整数)を含んで構成され、各発光素子L1,L2,…,Li−1,Liが、相互に間隔W1をあけて配列される。以後、各発光素子L1,L2,…,Li−1,Liを総称する場合、および発光素子L1,L2,…,Li−1,Liのうち不特定のものを示す場合、単に発光素子Lと記載する場合がある。発光素子Lは、露光用の発光素子である。本実施の形態では、各発光素子Lは、等間隔に配列され、かつ直線状に配列される。各発光素子Lの配列方向Xは、図1において左右方向である。以後、各発光素子Lの配列方向Xを、単に配列方向Xと記載する場合がある。各発光素子Lの光の出射方向に沿う方向を厚み方向Zとし、前記配列方向Xおよび厚み方向Zに垂直な方向を幅方向Yとする。発光素子Lは、600nm〜800nmの波長の光を発光可能に形成される。
発光素子Lは、P型半導体層とN型半導体層とが積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。発光素子Lは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。発光素子Lは、予め定める部位であるゲート19に、トリガ信号を与えることによって発光信号φEの電圧よりもしきい電圧が低下し、かつ前記発光信号φEが与えられたとき、または発光信号φEの電流よりもしきい電流が低下し、かつ前記発光信号φEが与えられたとき発光する。発光信号φEの電圧とは、発光信号φEが与えられることによって、発光素子Lのアノードおよびカソード間に印加される電圧であり、発光信号φEの電流とは、発光信号φEが与えられることによって発光素子Lに与えられる電流である。
配列方向Xの各発光素子Lの間隔W1と、発光素子Lの配列方向Xの長さW2とは、発光装置10が搭載される後述する画像形成装置87において形成すべき画像の解像度によって決定され、たとえば画像の解像度が600ドットパーインチ(dpi)の場合、前記間隔W1は、約24μm(マイクロメートル)に選ばれ、前記長さW2は、約18μmに選ばれる。また前記長さW2は、隣接する発光素子Lの間に、発光素子遮光部23を形成可能に選ばれる。発光素子Lの配列方向Xの寸法は、発光素子Lの幅方向Yの寸法よりも小さく選ばれる。これによって、各発光素子Lを配列方向Xに近接させて、集積密度を高めたときに、発光素子Lの光量が不足してしまうことが防止される。
発光信号伝送路12は、各発光素子Lに接続され、各発光素子Lに発光信号φEを伝送する。発光信号伝送路12は、金属材料および合金材料などの導電性を有する材料によって、発光素子Lが発する波長の光を反射するように形成される。具体的には発光信号伝送路12は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
発光信号伝送路12は、各発光素子Lの幅方向Yに隣接して、発光素子アレイ11に沿って延びる信号路延在部21と、前記配列方向Xに相互に間隔をあけて信号路延在部21から幅方向一方Y1に突出して、各発光素子Lの厚み方向一端部に接続される素子接続部22を有する。
スイッチ素子アレイ13は、複数のスイッチ素子T1,T2,…,Tj−1,Tj(記号jは、2以上の正の整数)を含んで構成され、各スイッチ素子T1,T2,…,Tj−1,Tjが、隣接するスイッチ素子T1,T2,…,Tj−1,Tjからの光を受光するように相互に間隔W3をあけて配列される。以後、各スイッチ素子T1,T2,…,Tj−1,Tjを総称する場合、およびスイッチ素子T1,T2,…,Tj−1,Tjのうち不特定のものを示す場合、単にスイッチ素子Tと記載する場合がある。スイッチ素子Tは、発光スイッチ素子であり、言い換えればスイッチ用の発光素子である。本実施の形態では、各スイッチ素子Tは、等間隔に配置される。各スイッチ素子Tは、発光素子アレイ11の幅方向Yに隣接し、この発光素子アレイ11に沿って、複数の発光素子Lに対向した状態で直線状に配列される。したがって、各スイッチ素子の配列方向は、前記各発光素子Lの配列方向Xと同じである。スイッチ素子Tの配列方向Xの寸法は、スイッチ素子Tの幅方向Yの寸法よりも小さく選ばれる。これによって、各スイッチ素子Tを配列方向Xに近接させて、集積密度を高めたときに、スイッチ素子Tの光量が不足してしまうことが防止される。
スイッチ素子Tは、P型半導体層とN型半導体層とが積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。スイッチ素子Tは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。スイッチ素子Tは、受光によって予め定める部位であるゲート24にトリガ信号を発生して、走査信号伝送路15を介して与えられる走査信号φの電圧よりも、しきい電圧が低下し、かつ前記走査信号φが与えられたとき、または走査信号φの電流よりもしきい電流が低下し、かつ前記走査信号φが与えられたとき発光する。スイッチ素子Tでは、ゲート24に電圧を与える、つまりゲート24とカソードとの間に電圧を印加することによって、そのしきい電圧およびしきい電流を制御可能である。つまりゲート24とカソードとの間に印加する電圧によって、しきい電圧およびしきい電流を決定することができる。発光素子Lでは、ゲート24とカソードとの間に印加する電圧が大きくなるほど、しきい電圧およびしきい電流が大きくなる。
本実施の形態では、発光素子Lとスイッチ素子Tとの数は等しく、すなわち前記iと記号jとは等しい数に選ばれる。配列方向Xにおいて、スイッチ素子Tの中央と、発光素子Lの中央とは、幅方向Yに揃えて配列される。
配列方向Xの各スイッチ素子Tの間隔W3は、製造工程における制限を受けるので、スイッチ素子Tの厚み方向Zの高さの2倍以上に形成されるが、20μm未満に選ばれ、好ましくは10μm以下に選ばれる。本実施の形態では、スイッチ素子Tの高さを約4μmとしており、この場合には間隔W3は8μm程度になる。前記間隔W3が20μm以上になると、伝送効率が大きく低下してしまう。
スイッチ素子Tの配列方向Xの長さW4は、前記配列方向Xの各発光素子Lの間隔W1と、発光素子Lの配列方向Xの長さW2と、配列方向Xの各スイッチ素子Tの間隔W3とによって決定される。すなわち配列方向Xの各発光素子Lの間隔W1と、発光素子Lの配列方向Xの長さW2とを加算した長さと、配列方向Xの各スイッチ素子Tの間隔W3とスイッチ素子Tの配列方向Xの長さW4とを加算した長さとが、等しく選ばれる。
接続手段14は、各発光素子Lの予め定める部位であるゲート19と、各発光素子Lに対応する各スイッチ素子Tの予め定める部位であるゲート24とを、電気的に接続する。接続手段14は、具体的には発光素子L1のゲート19と、スイッチ素子T1のゲート24とを電気的に接続し、発光素子L2のゲート19と、スイッチ素子T2のゲート24とを電気的に接続し、発光素子Li−1のゲート19と、スイッチ素子Tj−1のゲート24とを電気的に接続し、発光素子Liのゲート19と、スイッチ素子Tjのゲート24とを電気的に個別に接続する。
接続手段14は、金属材料および合金材料などの導電性を有する材料によって形成される導電路によって実現される。具体的には接続手段14は、金(Au)、金とゲルマニウムとの合金(AuGe)金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
第1,第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tに接続され、配列方向Xに隣接するスイッチ素子T毎に、異なるタイミングで与えられる前記第1〜第3走査信号φ1〜φ3を伝送する。本実施の形態において、第1走査信号伝送路15aは、第1走査信号φ1を伝送し、第2走査信号伝送路15bは、第2走査信号φ2を伝送し、第3走査信号伝送路15cは、第3走査信号φ3を伝送する。第1、第2および第3走査信号伝送路15a,15b,15cを総称する場合、および第1、第2および第3走査信号伝送路15a,15b,15cのうち不特定のものを示す場合、単に走査信号伝送路15と記載し、第1〜第3走査信号φ1,φ2,φ3を総称する場合、および第1〜第3走査信号φ1,φ2,φ3のうち不特定のものを示す場合、単に走査信号φと記載する場合がある。走査信号伝送路15は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの厚み方向一方Z1で絶縁層17を介して各スイッチ素子Tに重なって形成され、配列方向Xに沿って延びる。第1、第2および第3走査信号伝送路15a,15b,15cは、幅方向Yに予め定める間隔W5をあけて配置される。予め定める間隔W5は、第1、第2および第3走査信号伝送路15a,15b,15c間で短絡が発生しない距離に選ばれ、たとえば10μmに選ばれる。第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの間では、絶縁層17に積層されて形成される。
前記各スイッチ素子Tは、厚み方向一方Z1の端部、すなわち図1の紙面に垂直な方向手前側に、表面電極25を有する。第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの前記表面電極25に順次1つずつ接続され、配列されるスイッチ素子Tに沿って、それぞれが3つおきにスイッチ素子Tに接続される。すなわち、第1走査信号伝送路15aは、スイッチ素子T1,T4,…,Tj−2に接続され(記号jは、整数かつ3×mであり、記号mは自然数)、第2走査信号伝送路15bは、スイッチ素子T2,T5,…,Tj−1に接続され、第3走査信号伝送路15cは、スイッチ素子T3,T6,…,Tjに接続される。したがって、スイッチ素子Tのうち、配列方向Xのn番目(記号nは、2以上j以下となる正の整数)に配置されるスイッチ素子Tnと、このスイッチ素子Tnの配列方向一方X1側に隣接するスイッチ素子Tn−1と、スイッチ素子Tnの配列方向他方X2側に隣接するスイッチ素子Tn+1とは、それぞれ異なる走査信号伝送路15に接続される。
走査スタート用スイッチ素子T0は、P型半導体層とN型半導体層とが積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。走査スタート用スイッチ素子T0は、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。走査スタート用スイッチ素子T0は、走査信号φの電圧よりもしきい電圧が低下し、かつ前記走査信号φが与えられたとき、または走査信号φの電流よりもしきい電流が低下し、かつ前記走査信号φが与えられたとき発光する。
走査スタート用スイッチ素子T0は、スイッチ素子アレイ13の前記配列方向Xの端部に配置されるスイッチ素子Tに光を照射するように配置される。本実施の形態では、走査スタート用スイッチ素子T0は、スイッチ素子T1に光を照射するように配置される。したがって、走査スタート用スイッチ素子T0が配置される配列方向一方X1が、光走査装置における光の走査方向の上流側となる。
走査スタート用スイッチ素子T0は、厚み方向一方Z1の端部、すなわち図1の紙面に垂直な方向手前側に、表面電極25を有する。スタート信号伝送路16は、走査スタート用スイッチ素子T0の表面電極25に接続され、走査スタート用スイッチ素子T0にスタート信号φSを伝送する。スタート信号伝送路16は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的にはスタート信号伝送路16は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
前述した発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0は、遮光性を有する絶縁層17によって覆われる。
遮光層18は、各スイッチ素子Tの厚み方向Zの一方側、すなわち各スイッチ素子Tの図1の紙面に垂直手前側から、各スイッチ素子Tを覆い、発光素子Lが発する光に、スイッチ素子Tが発する光が干渉しないように、スイッチ素子Tが発する光を遮光する。
発光素子遮光部23は、各発光素子Lの間と、発光素子アレイ11の配列方向Xの両端部の発光素子Lの配列方向Xの外方とに設けられ、発光素子Lから配列方向Xに向かう光を遮光する。発光素子遮光部23は、発光信号伝送路12から離間して設けられ、発光信号伝送路12とは、絶縁層17によって電気的に絶縁される。
電源接続路27は、各スイッチ素子Tのゲート24および走査スタート用スイッチ素子T0のゲート26に電気的に接続される。幅方向Yにおいて、電源接続路27は、走査信号伝送路15の幅方向他方Y2に設けられ、配列方向Xに沿って延びる。電源接続部27は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。
前述した発光素子L、発光信号伝送路12、スイッチ素子T、接続手段14、走査信号伝送路15、走査スタート用スイッチ素子T0、スタート信号伝送路16、絶縁層17、遮光層18、発光素子遮光部23、および電源接続路27は、1つの基板31に集積されて形成される。
以下、発光装置10の各構成について、さらに具体的に説明する。
図2は、図1の切断面線E1−E1から見た発光装置10の基本的構成を示す一部の断面図である。発光素子Lは、基板31の厚み方向Zの一表面31a上に形成される第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第3の一方導電型半導体層35および第2の他方導電型半導体層36を含んで構成される。
図2は、図1の切断面線E1−E1から見た発光装置10の基本的構成を示す一部の断面図である。発光素子Lは、基板31の厚み方向Zの一表面31a上に形成される第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第3の一方導電型半導体層35および第2の他方導電型半導体層36を含んで構成される。
基板31は、本実施の形態では、一方導電型の半導体基板である。基板31の厚み方向Zの他表面31b上には、裏面電極29が形成される。裏面電極29は、基板31の厚み方向Zの他表面31bの全面にわたって形成される。裏面電極29は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極29は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。基板31の厚み方向Zの一表面31aは、平面に形成される。
発光素子Lは、基板31の厚み方向Zの一表面31aに、第1の一方導電型半導体層32が積層され、第1の一方導電型半導体層32の厚み方向Zの一表面32a上に第1の他方導電型半導体層33が積層され、第1の他方導電型半導体層33の厚み方向Zの一表面33a上に第2の一方導電型半導体層34が積層され、第2の一方導電型半導体層34の厚み方向Zの一表面34a上に第3の一方導電型半導体層35が積層され、第3の一方導電型半導体層35の厚み方向Zの一表面35a上に第2の他方導電型半導体層36が積層され、第2の他方導電型半導体層36の厚み方向Zの一表面36aにオーミックコンタクト層37が積層されて構成される。
さらに具体的には、基板31は、III−V族化合物半導体層およびII−VI族化合物半導体層などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)、ゲルマニウム(Ge)などの半導体材料によって形成される。
第1の一方導電型半導体層32は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層32のキャリア密度は、1×1018cm−3程度のものが望ましい。
第1の他方導電型半導体層33は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層33を形成する半導体材料には、第1の一方導電型半導体層32を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層32を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層33のキャリア密度は1×1017cm−3程度のものが望ましい。
第2の一方導電型半導体層34は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層34を形成する半導体材料には、第1の他方導電型半導体層33を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層33を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層34のキャリア密度は、第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第3の一方導電型半導体層35および第2の他方導電型半導体層36の全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましい。第2の一方導電型半導体層34は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。
第3の一方導電型半導体層35は、アルミニウムガリウム砒素(AlGaAs)およびインジウムアルミニウムガリウムリン(InAlGaP)などの半導体材料によって形成される。第3の一方導電型半導体層35を形成する半導体材料には、第2の一方導電型半導体層34を形成する半導体材料のエネルギーギャップと同じ、もしくは第2の一方導電型半導体層34を形成する半導体材料のエネルギーギャップよりもエネルギーギャップの小さいものが選ばれる。第3の一方導電型半導体層35のキャリア密度は、1×1017〜1×1018cm−3程度のものが望ましい。第3の一方導電型半導体層35を、特に、AlyGa1−yAs(0<y≦0.5)から成る半導体によって形成すると、電子のキャリア密度を高めることができるので、内部量子効率を高くすることができる。
第2の一方導電型半導体層34および第3の一方導電型半導体層35を積層して形成することによって、発光素子Lにおける発光強度を向上させることができる。これによって、より小さな電力で発光素子Lを発光させることができ、消費電力を低減することができる。
第2の他方導電型半導体層36は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の他方導電型半導体層36を形成する半導体材料には、第3の一方導電型半導体層35を形成する半導体材料のエネルギーギャップと同じ、もしくは第3の一方導電型半導体層35を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層36のキャリア密度は、1×1018cm−3程度のものであることが望ましい。
オーミックコンタクト層37は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、発光信号伝送路12とのオーミック接合を行うためのものである。オーミックコンタクト層37のキャリア密度は1×1019cm−3以上のものが望ましい。
第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第3の一方導電型半導体層35、第2の他方導電型半導体層36およびオーミックコンタクト層37が積層された積層体は、略直方体形状を有する。第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第3の一方導電型半導体層35、第2の他方導電型半導体層36およびオーミックコンタクト層37は、絶縁層17によって覆われる。
絶縁層17は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層17は、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成される。
絶縁層17のうち、隣接する発光素子Lの間の部分には、幅方向Yに垂直な仮想一平面において、V字形状となり、基板31の一表面31aまで達する溝部38が形成され、この溝部38に前記発光素子遮光部23が形成される。発光素子遮光部23は、溝部38の表面に沿って形成され、基板31の一表面31aからオーミックコンタクト層37の配列方向Xの側方にわたって設けられる。発光素子遮光部23は、発光素子Lの幅方向Yの一端部および他端部間にわたって形成され、発光素子Lの幅方向Yの端部よりも発光素子Lの幅方向一方Y1および幅方向他方Y2まで延びる。このような発光素子遮光部23を形成することによって、隣接する発光素子Lが発光したときにこの光を受光することが防止され、隣接する発光素子Lが発光しても、この発光に伴って発光素子Lのしきい電圧またはしきい電流が変化してしまうことがないので、発光素子Lを選択的に安定して発光させることができる。
オーミックコンタクト層37の厚み方向Zの一表面37aには、発光信号伝送路12の素子接続部22が接続される。絶縁層17のうち、オーミックコンタクト層37の厚み方向Zの一表面37a上に形成される部分には、貫通孔39が形成され、この貫通孔39に前記素子接続部22の一部が形成されて、素子接続部22がオーミックコンタクト層37に接触している。前記貫通孔39は、発光素子Lの配列方向Xの中央で、かつ発光素子Lの幅方向Yの中央が絶縁層17から露出するように形成されており、発光信号伝送路12からの電流を、発光素子Lの中央部に効率的に供給して、発光させることができる。発光素子Lでは、主に第3の一方導電型半導体層35と、第2の他方導電型半導体層36との界面付近で、第3の一方導電型半導体層導電35寄りの領域において光が発生する。
発光信号伝送路12の素子接続部22の配列方向Xの長さW6は、発光素子Lの配列方向Xの長さW2の1/3以下に形成される。素子接続部22は、発光素子Lの光の出射方向の一部を覆うが、長さW6を前述したように選ぶことによって、発光素子Lから発せられ、厚み方向一方Z1に向かう光を、遮ってしまうことを可及的に防止する。また発光素子Lから発せられ、厚み方向一方Z1に向かい、発光信号伝送路12によって反射された光の一部は、発光素子遮光部23および基板31などによって反射されることによって、厚み方向一方Zへと向かう。
図3は、図1の切断面線E2−E2から見た発光装置10の基本的構成を示す一部の断面図である。スイッチ素子Tは、基板31の一表面31a上に形成される第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第3の一方導電型半導体層45および第2の他方導電型半導体層46を含む。
スイッチ素子Tは、基板31の厚み方向Zの一表面31a上に、第1の一方導電型半導体層42が積層され、第1の一方導電型半導体層42の厚み方向Zの一表面42a上に第1の他方導電型半導体層43が積層され、第1の他方導電型半導体層43の厚み方向Zの一表面43a上に第2の一方導電型半導体層44が積層され、第2の一方導電型半導体層44の厚み方向Zの一表面44a上に第3の一方導電型半導体層45が積層され、第3の一方導電型半導体層45の厚み方向Zの一表面45a上に第2の他方導電型半導体層46が積層され、第2の他方導電型半導体層46の厚み方向Zの一表面46a上にオーミックコンタクト層47が積層され、オーミックコンタクト層47の厚み方向Zの一表面47a上に表面電極25が積層されて構成される。第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第3の一方導電型半導体層45、第2の他方導電型半導体層46、オーミックコンタクト層47および表面電極25の積層体は、略直方体形状を有する。
スイッチ素子Tの、一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第3の一方導電型半導体層45、第2の他方導電型半導体層46およびオーミックコンタクト層47の各半導体層を構成する半導体材料のエネルギーギャップおよびキャリア密度は、スイッチ素子Tの受光感度、および外部への光の取り出し効率、ならびに発光効率を高めるように設計することが好ましい。
第1の一方導電型半導体層42は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層42のキャリア密度は、1×1018cm−3程度のものが望ましい。
第1の他方導電型半導体層43は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層43を形成する半導体材料には、第1の一方導電型半導体層42を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層42を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層43のキャリア密度は1×1017cm−3程度のものが望ましい。
第2の一方導電型半導体層44は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層44を形成する半導体材料には、第1の他方導電型半導体層43を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層43を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層44のキャリア密度は、第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44および第2の他方導電型半導体層46の全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましい。第2の一方導電型半導体層44は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。
第3の一方導電型半導体層45は、アルミニウムガリウム砒素(AlGaAs)およびインジウムアルミニウムガリウムリン(InAlGaP)などの半導体材料によって形成される。第3の一方導電型半導体層45を形成する半導体材料には、第2の一方導電型半導体層44を形成する半導体材料のエネルギーギャップと同じ、もしくは第2の一方導電型半導体層44を形成する半導体材料のエネルギーギャップよりもエネルギーギャップの小さいものが選ばれる。第3の一方導電型半導体層45のキャリア密度は、1×1017〜1×1018cm−3程度のものが望ましい。第3の一方導電型半導体層45を、特に、AlyGa1−yAs(0<y≦0.5)から成る半導体によって形成すると、電子のキャリア密度を高めることができるので、内部量子効率を高くすることができる。
第2の一方導電型半導体層44および第3の一方導電型半導体層45を積層して形成することによって、スイッチ素子Tにおける発光強度を向上させることができる。これによって、より小さな電力でスイッチ素子Tを発光させることができ、消費電力を低減することができる。
第2の他方導電型半導体層46は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の他方導電型半導体層46を形成する半導体材料には、第3の一方導電型半導体層45を形成する半導体材料のエネルギーギャップと同じ、もしくは第3の一方導電型半導体層45を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層46のキャリア密度は、1×1018cm−3程度のものであることが望ましい。
オーミックコンタクト層47は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、表面電極25とのオーミック接合を行うためのものである。オーミックコンタクト層47のキャリア密度は1×1019cm−3以上のものが望ましい。
スイッチ素子Tの第1の一方導電型半導体層42と、発光素子Lの第1の一方導電型半導体層32とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第1の他方導電型半導体層43と、発光素子Lの第1の他方導電型半導体層33とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の一方導電型半導体層44と、発光素子Lの第2の一方導電型半導体層34とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第3の一方導電型半導体層45と、発光素子Lの第3の一方導電型半導体層35とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の他方導電型半導体層46と、発光素子Lの第2の他方導電型半導体層36とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tのオーミックコンタクト層47と、発光素子Lのオーミックコンタクト層37とは、同じ半導体材料によって形成され、厚みが等しく形成される。
スイッチ素子Tでは、第3の一方導電型半導体層45および第2の他方導電型半導体層46によって主として光を発生する発光部が形成され、第1の一方導電型半導体層42と第1の他方導電型半導体層43と第2の一方導電型半導体層44とによって主として受光する受光部、言い換えればフォトトランジスタ部が形成される。
スイッチ素子Tの第1の他方導電型半導体層43の厚みは、50Å〜1000Åに選ばれる。このように第1の他方導電型半導体層43の厚みを選ぶことによって、第1の一方導電型半導体層42と第1の他方導電型半導体層43と第2の一方導電型半導体層44とによって形成されるフォトトランジスタ部の電流増幅率が大きくなり、効率よく外部からの光を受光することができる。
オーミックコンタクト層47の厚み方向Zの一表面47a上には、表面電極25がオーミック接合されて設けられる。表面電極25は、オーミックコンタクト層47の厚み方向Zの一表面47aの周縁部を除き、走査方向の下流側寄り、言い換えれば配列方向他方X2寄りで、一表面47aの面積の約半分の領域に形成される。このように表面電極25を形成することによってスイッチ素子Tの各半導体層への電界を可及的に均一化することができ、スイッチ素子Tから放射される光の発光強度を増加させることができるとともに、配列方向一方X1に隣接するスイッチ素子Tから出射され、遮光層18によって反射されて厚み方向一方Z1から到来する光を、各半導体層により多く入射させることができる。したがって、スイッチ素子Tの走査方向の下流側である配列方向他方X2では、表面電極25によって光を反射することによって、配列方向他方X2のスイッチ素子Tにより強い光を与えることができ、スイッチ素子Tの走査方向の上流側である配列方向一方では、表面電極25が形成されていないので、走査信号伝送路15または遮光層18によって反射して、厚み方向一方Z1から到来する光を効率よく受光することができる。表面電極25は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には表面電極25は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。
第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第3の一方導電型半導体層45、第2の他方導電型半導体層46、オーミックコンタクト層47および表面電極25は、絶縁層17によって覆われ、隣接するスイッチ素子Tと電気的に絶縁される。前述したように絶縁層17は、透光性を有するので、スイッチ素子Tが発光すると、この光は絶縁層17を透過して、配列方向Xに隣接するスイッチ素子Tに入射する。絶縁層17は、スイッチ素子Tが発する波長の光の95%以上を透過する樹脂材料によって形成される。
図3の矢符で示すように、スイッチ素子Tは、第3の一方導電型半導体層45および第2の他方導電型半導体層46の界面付近で、第3の一方導電型半導体層45寄りの領域から主に発光する。また第1の一方導電型半導体層42および第1の他方導電型半導体層43の界面付近でもわずかに発光する。スイッチ素子Tは、光を全方向に放射する。
絶縁層17を平坦性を有する樹脂材料によって形成することによって、絶縁層17を形成するときに、各スイッチ素子Tの間にも樹脂材料を充填して、絶縁層17を各スイッチ素子Tの間に確実に形成することができる。絶縁層17は、樹脂材料を塗付し、この樹脂材料を硬化させて形成される。樹脂材料が硬化時に収縮することによって、各スイッチ素子Tの間に形成される絶縁層17の厚み方向一方Z1の表面部には、幅方向Yに延びる凹所48が形成される。
絶縁層17を、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成することによって、各スイッチ素子Tの間隔W3を前述のように選んでも、この空隙に絶縁層17を確実に形成することができ、また第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第3の一方導電型半導体層45、第2の他方導電型半導体層46、オーミックコンタクト層47、表面電極25および基板31に絶縁層17を密着して形成することができる。絶縁層17が、スイッチ素子Tの表面から剥離してしまうと、この剥離した部分の界面によって、光が反射されてしまい、隣接するスイッチ素子Tからの光の受光量が低下してしまうおそれがあるが、このような問題が発生しない。
表面電極25の厚み方向Zの一表面25aには、第1〜第3走査信号伝送路15a,15b,15cのうちの、いずれか1つが接続される。絶縁層17のうち、表面電極25の厚み方向Zの一表面25a上に形成される部分には、貫通孔49が形成され、この貫通孔49を介して第1〜第3走査信号伝送路15a,15b,15cのうちの、いずれか1つが接続され、スイッチ素子Tと第1〜第3走査信号伝送路15a,15b,15cのうちの他の2つの走査信号伝送路15とは、絶縁層17によって電気的に絶縁される。スイッチ素子Tは絶縁層17によって覆われているので、スイッチ素子Tの厚み方向一方Z1側に、第1〜第3走査信号伝送路15a,15b,15cを積層することができる。
本実施の形態では、一方導電型はN型であり、他方導電型はP型である。発光素子Lおよびスイッチ素子Tにおいて、一方導電型をN型とし、他方導電型をP型とすると、発光信号伝送路12および走査信号伝送路15が、各素子のアノードに接続される構成となり、カソード電位を0ボルト(V)にすると、発光素子Lおよびスイッチ素子Tに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Lにおいては発光信号伝送路12がアノード端子として機能し、裏面電極29がカソード端子として機能する。またスイッチ素子Tにおいては、表面電極25が走査信号伝送路15とともにアノード端子として機能し、裏面電極29がカソード端子として機能する。
各スイッチ素子Tの厚み方向Zの一方側において、絶縁層17および走査信号伝送路15は遮光層18によって覆われる。遮光層18の材料としては、電気絶縁性を有し、スイッチ素子Tから発せられる波長の光を、2μm〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々ものが使用可能である。本実施の形態では遮光層18は、緑色のポリイミドによって形成される。遮光層18の厚みは、5μm〜10μm程度に選ばれる。
スイッチ素子Tから発せられ、厚み方向一方Z1へ向かう光は、絶縁層17と走査信号伝送路15と界面、走査信号伝送路15、絶縁層17と遮光層18との界面などによって反射されるか、遮光層18によって吸収される。各走査信号伝送路15および絶縁層17によって反射手段が形成される。これによって、スイッチ素子Tからの光が、発光素子Lから厚み方向一方Z1に出射される光に干渉してしまうことが防止される。したがって発光装置10を、後述する画像形成装置87の露光装置として用いた場合に、スイッチ素子Tからの漏れ光によって、画像の劣化が発生せず、優れた品質の画像を形成することができる。
図4は、図1の切断面線E3−E3から見た発光装置10の基本的構成を示す一部の断面図である。発光素子Lと、スイッチ素子Tとは、幅方向Yに隣接して配置される。発光素子Lと、スイッチ素子Tとは、素子間接続部28によって接続される。素子間接続部28は、第1の一方導電型半導体層52と、第1の他方導電型半導体層53と、第2の一方導電型半導体層54とを含んで構成される。素子間接続部28は、基板31の一表面31aに第1の一方導電型半導体層52が積層され、第1の一方導電型半導体層52の厚み方向Zの一表面52aに第1の他方導電型半導体層53が積層され、第1の他方導電型半導体層53の厚み方向Zの一表面53aに第2の一方導電型半導体層54が積層されて構成される。素子間接続部28は、略直方体状に形成され、配列方向Xの長さは発光素子Lの配列方向Xの長さW2よりもわずかに小さく形成される。
素子間接続部28の第1の一方導電型半導体層52は、発光素子Lの第1の一方導電型半導体層32およびスイッチ素子Tの第1の一方導電型半導体層42と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。また素子間接続部28の第1の他方導電型半導体層53は、発光素子Lの第1の他方導電型半導体層33およびスイッチ素子Tの第1の他方導電型半導体層43と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。また素子間接続部28の第2の一方導電型半導体層53は、発光素子Lの第2の一方導電型半導体層33およびスイッチ素子Tの第2の一方導電型半導体層43と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。
素子間接続部28の第2の一方導電型半導体層54によって、接続手段14が実現され、発光素子Lのゲート19とスイッチ素子Tのゲート24とが電気的に接続される。第2の一方導電型半導体層54の抵抗値は、1kΩ以下となるように選ばれる。抵抗値が高すぎると、スイッチ素子Tから発光素子Lへのトリガ信号が減衰されてしまうが、接続手段14の抵抗値を前記範囲に選ぶことによって、スイッチ素子Tから発光素子Lへのトリガ信号が減衰することなく伝達される。
このように接続手段14を構成することによって、発光素子Lのゲート19とスイッチ素子Tのゲート24とを接続するための製造工程をより少なくすることができ、また発光素子Lとスイッチ素子Tとを幅方向Yにより近接させることができるので、発光装置10を構成する発光体チップをより小さく形成して、小型化することができる。
絶縁層17は、発光素子Lおよびスイッチ素子Tの表面に沿って形成されており、また素子間接続部28の表面に沿って形成されている。絶縁層17のうち、発光素子Lのスイッチ素子T側の端部を覆う部分と、素子間接続部28に積層される部分と、スイッチ素子Tの発光素子L側の端部を覆う部分との厚みは、略等しく形成される。したがって、絶縁層17のうち、発光素子Lとスイッチ素子Tとの間の部分の配列方向Xに垂直な仮想一平面における断面は、厚み方向一方Z1に開口するコ字形状となる。
発光信号伝送路12の信号路延在部21は、絶縁層17に積層されて形成され、発光素子Lのオーミックコンタクト層37、第2の他方導電型半導体層36および第3の一方導電型半導体層35の第2の他方導電型半導体層36寄りの部分をスイッチ素子T側から覆い、幅方向Yにおいて、発光素子Lとスイッチ素子Tとの中央付近まで延びる。信号延在部21は、発光素子Lの厚み方向一方Z1の端部から、第3の一方導電型半導体層35および第2の他方導電型半導体層36の界面よりも基板31寄りの領域まで延びるので、第3の一方導電型半導体層35および第2の他方導電型半導体層36の界面付近で発光する発光素子Lからスイッチ素子T側に進む光を反射して、出射方向への光量を増加させることができる。
遮光層18は、絶縁層17の表面に沿って、発光素子L側に延び、スイッチ素子Tのオーミックコンタクト層47、第2の他方導電型半導体層46および第3の一方導電型半導体層45の第2の他方導電型半導体層46寄りの部分を発光素子L側から覆い、前記信号路延在部21のスイッチ素子T側の端部21aを覆う。遮光層18は、スイッチ素子Tの厚み方向一方Z1の端部から、第3の一方導電型半導体層45および第2の他方導電型半導体層46の界面よりも基板31寄りの領域まで延びるので、第3の一方導電型半導体層45および第2の他方導電型半導体層46の界面付近で発光するスイッチ素子Tから発光素子L側に進む光を遮光して、スイッチ素子Tの光が、発光素子Lの光に干渉してしまうことが防止され、またスイッチ素子Tの光が発光素子L側から漏れてしまうことが防止される。またスイッチ素子Tの、発光素子Lとは反対側の端部は、遮光層18によって覆われる。
スイッチ素子Tの第1の一方導電型半導体層42、第1の他方導電型半導体層43および第2の一方導電型半導体層44の発光素子Lとは反対側の端部には、電源路接続部55が設けられる。電源路接続部55は、第1の一方導電型半導体層56と、第1の他方導電型半導体層57と、第2の一方導電型半導体層58とを含んで構成される。電源路接続部55は、基板31の一表面31aに第1の一方導電型半導体層56が積層され、第1の一方導電型半導体層56の厚み方向Zの一表面56aに第1の他方導電型半導体層57が積層され、第1の他方導電型半導体層57の厚み方向Zの一表面57aに第2の一方導電型半導体層58が積層されて構成される。電源路接続部55は、略直方体状に形成され、この部分でも負荷抵抗RLを兼ねているため、配列方向Xの長さは発光素子Lの配列方向Xの長さW2よりも小さく形成される。
電源路接続部55の第1の一方導電型半導体層56は、スイッチ素子Tの第1の一方導電型半導体層42と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。また電源路接続部55の第1の他方導電型半導体層57は、スイッチ素子Tの第1の他方導電型半導体層43と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。また電源路接続部55の第2の一方導電型半導体層58は、スイッチ素子Tの第2の一方導電型半導体層43と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。したがって電源路接続部55の第2の一方導電型半導体層58は、スイッチ素子Tのゲート24に電気的に接続されている。
電源路接続部55の第2の一方導電型半導体層58の厚み方向Zの一表面58aには、絶縁層17が積層され、絶縁層17に積層されて電源接続路27が形成される。絶縁層17のうち電源路接続部55の第2の一方導電型半導体層58の厚み方向Zの一表面58aに積層される部分には、絶縁層17を厚み方向Zに貫通する貫通孔59が形成される。前記貫通孔59に、電源接続路27の一部が形成されて、電源接続路27が第2の一方導電型半導体層58に接続される。これによって、電源接続路27がスイッチ素子Tのゲート24と電気的に接続される。電源接続路27は、遮光層18によって覆われる。
電源接続路27の前記貫通孔59に形成される部分は、予め定める抵抗値を有する負荷抵抗RLを形成する。この負荷抵抗RLの抵抗値は、電源接続路27のうち貫通孔59に形成された部分における電流の流路の断面積および流路の長さによって決定される。負荷抵抗RLの抵抗値は、100kΩに選ばれ、たとえば10kΩ〜300kΩに選ばれる。負荷抵抗RLの抵抗値は、受光により発生する光電流(トリガ電流)で1〜3Vの電圧降下を起こすように設定される。たとえば、光電流が10μAだとRL=1V/10μA=100kΩとなる。負荷抵抗RLを設けることによって、受光時にスイッチ素子Tのしきい電圧またはしきい電流を変化させることができる。電源接続部27は、各スイッチ素子Tの間では、絶縁層17に積層されて形成される。
図5は、図1の切断面線E4−E4から見た発光装置10の基本的構成を示す一部の断面図である。走査スタート用スイッチ素子T0と、スイッチ素子Tとは、同様な構成であるので、同様の部分には、同様の参照符号を付して、重複する説明を省略する場合がある。
走査スタート用スイッチ素子T0は、基板31の厚み方向Zの一表面31a上に、第1の一方導電型半導体層62が積層され、第1の一方導電型半導体層62の厚み方向Zの一表面62a上に第1の他方導電型半導体層63が積層され、第1の他方導電型半導体層63の厚み方向Zの一表面63a上に第2の一方導電型半導体層64が積層され、第2の一方導電型半導体層64の厚み方向Zの一表面64a上に、第3の一方導電型半導体層65が積層され、第3の一方導電型半導体層65の厚み方向Zの一表面65a上に第2の他方導電型半導体層66が積層され、第2の他方導電型半導体層66の厚み方向Zの一表面65a上にオーミックコンタクト層67が積層され、オーミックコンタクト層67の厚み方向Zの一表面67a上に表面電極25が形成されて構成される。走査スタート用スイッチ素子T0の表面電極25は、オーミックコンタクト層61の一表面61aの周縁部を除く全領域に形成される。第1の一方導電型半導体層62、第1の他方導電型半導体層63、第2の一方導電型半導体層64、第2の他方導電型半導体層66、オーミックコンタクト層67および表面電極25の積層体は、略直方体形状を有する。第2の一方導電型半導体層64が走査スタート用スイッチ素子T0のゲート26である。
また走査スタート用スイッチ素子T0の、第1の一方導電型半導体層62、第1の他方導電型半導体層63および第2の一方導電型半導体層64の発光素子Lとは反対側の端部、すなわち幅方向他方Y2には、電源路接続部155が設けられる。電源路接続部155は、第1の一方導電型半導体層156と、第1の他方導電型半導体層157と、第2の一方導電型半導体層158とを含んで構成される。電源路接続部155は、基板31の一表面31aに第1の一方導電型半導体層156が積層され、第1の一方導電型半導体層156の厚み方向Zの一表面156aに第1の他方導電型半導体層157が積層され、第1の他方導電型半導体層157の厚み方向Zの一表面157aに第2の一方導電型半導体層158が積層されて構成される。電源路接続部155は、略直方体状に形成され、前述した電源路接続部55と等しく形成される。
電源路接続部155の第1の一方導電型半導体層156は、走査スタート用スイッチ素子T0の第1の一方導電型半導体層62と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。また電源路接続部155の第1の他方導電型半導体層157は、スイッチ素子Tの第1の他方導電型半導体層63と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。また電源路接続部155の第2の一方導電型半導体層158は、スイッチ素子Tの第2の一方導電型半導体層64と、同じ半導体材料によって形成され、また厚みが等しく形成され、一体的に形成される。したがって電源路接続部155の第2の一方導電型半導体層158は、走査スタート用スイッチ素子T0のゲート26に電気的に接続されている。
電源路接続部155の第2の一方導電型半導体層158の厚み方向Zの一表面158aには、絶縁層17が積層され、絶縁層17に積層されて電源接続路27が形成される。絶縁層17のうち電源路接続部155の第2の一方導電型半導体層158の厚み方向Zの一表面158aに積層される部分には、絶縁層17を厚み方向Zに貫通する貫通孔159が形成される。前記貫通孔159に、電源接続路27の一部が形成されて、電源接続路27が第2の一方導電型半導体層158に接続される。これによって、電源接続路27が走査スタート用スイッチ素子T0のゲート26と電気的に接続される。
電源接続路27の前記貫通孔159に形成される部分は、予め定める抵抗値を有する負荷抵抗RLを形成する。この負荷抵抗RLの抵抗値は、電源接続路27のうち貫通孔159に形成された部分における電流の流路の断面積および流路の長さによって決定される。負荷抵抗RLを設けることによって、走査スタート用スイッチ素子T0が発光しているときに、負荷抵抗RLによって、電圧降下をおこし、電源接続路27の電圧が低下することが防止される。
走査スタート用スイッチ素子T0の幅方向Yの長さは、スイッチ素子Tの幅方向Yの長さよりも長く形成される。走査スタート用スイッチ素子T0の幅方向Yの一端は、スイッチ素子T0の幅方向Yの一端と、配列方向Xに揃う。したがって、走査スタート用スイッチ素子T0の幅方向Yの端部は、スイッチ素子Tの幅方向Yの端部よりも、幅方向他方Y2に突出する。このスイッチ素子Tの幅方向Yの端部よりも、幅方向Yの他方に突出する部分に、絶縁層17を介して、スタート信号伝送路16が積層される。
走査スタート用スイッチ素子T0は、絶縁層17に覆われる。走査スタート用スイッチ素子T0の厚み方向一方に積層される絶縁層17に積層して走査信号伝送路15およびスタート信号伝送路16が形成される。スタート信号伝送路16は、走査信号伝送路15の幅方向他方Y2に、走査信号伝送路15に離間して設けられる。
絶縁層17のうち走査スタート用スイッチ素子T0の厚み方向一方Z1に積層される部分には、貫通孔69が形成され、この貫通孔69にスタート信号伝送路16の一部が形成されて、スタート信号伝送路16が、走査スタート用スイッチ素子T0の走査スタート用スイッチ素子T0の表面電極25に接続される。走査スタート用スイッチ素子T0、走査信号伝送路15およびスタート信号伝送路16は、遮光層18によって覆われる。
スイッチ素子Tの第1の一方導電型半導体層42と、走査スタート用スイッチ素子T0の第1の一方導電型半導体層62とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第1の他方導電型半導体層43と、走査スタート用スイッチ素子T0の第1の他方導電型半導体層63とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の一方導電型半導体層44と、走査スタート用スイッチ素子T0の第2の一方導電型半導体層64とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第3の一方導電型半導体層45と、走査スタート用スイッチ素子T0の第3の一方導電型半導体層65とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の他方導電型半導体層46と、走査スタート用スイッチ素子T0の第2の他方導電型半導体層66とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tのオーミックコンタクト層47と、走査スタート用スイッチ素子T0のオーミックコンタクト層67とは、同じ半導体材料によって形成され、厚みが等しく形成される。
各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0は、基板31の一表面31aに、第1の一方導電型半導体層32,42,52,56,62,156、第1の他方導電型半導体層33,53,43,57,63,157、第2の一方導電型半導体層34,44,54,58,64,158を、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長(CVD)法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして素子間接続部28および導電路接続部55,155を形成した後、第3の一方導電型半導体層35,45,65、第2の他方導電型半導体層36,46,66、オーミックコンタクト層37,47,67を、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長(CVD)法などによって順次積層して、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0と、素子間接続部28および導電路接続部55,155とを同時に形成することができるので、製造コストを低減することができる。各半導体層を形成した後、導電体層を蒸着法などによって形成し、フォトリソグラフィによってパターニングおよびエッチングして、表面電極25を形成する。
絶縁層17は、表面電極25を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、発光信号伝送路12と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、電源接続路27と、発光素子L、スイッチ素子Tまたは走査スタート用スイッチ素子T0との接続に必要な各貫通孔39,49,59,69,159をフォトリソグラフィによってパターニングおよびエッチングして形成される。
発光信号伝送路12と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子遮光部23と、電源接続路27とは、絶縁層17を形成した後、発光信号伝送路12と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、電源接続路27とを形成するための導電性材料を、蒸着法などによって絶縁層17の表面に積層して、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、発光信号伝送路12と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子遮光部23と、電源接続路27の厚みは、ほぼ等しく形成される。
図6は、発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0の、アノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。なお、図6では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。また図6には、負荷線72も示されている。発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0は、電圧電流特性を表す特性曲線と、負荷線72とが交わるオフ状態のb点と、特性曲線と負荷線72とが交わるオン状態のa点とを遷移する。アノード電圧は、カソードの電位を0(零)ボルト(V)としたときのアノードの電位を表し、アノード電流は、アノードに流れる電流を表す。なお、スイッチ素子Tおよび走査スタート用スイッチ素子T0では、ゲート24,26とカソードである裏面電極29との間に、後述する定電圧源70によって、負荷抵抗RLを介して電圧が印加されている状態を示している。
発光素子L、スイッチ素子Tおよび初期のしきい電圧(ブレークオーバ電圧)と、走査スタート用スイッチ素子T0のしきい電圧とをVBOとする。初期のしきい電圧とは、発光素子Lでは、ゲート19にトリガ信号が与えられていない状態のしきい電圧であり、スイッチ素子Tでは受光していない状態のしきい電圧である。
発光素子Lでは、ゲート19にトリガ信号を与えることによって、しきい電圧がVBOから、図6の矢符P1で示すように、このVBOよりも小さな電圧であるVTHへとしきい電圧が低下し、スイッチ素子Tでは、受光することによって、しきい電圧が、VBOから、図6の矢符P1で示すように、このVBOよりも小さな電圧であるVTHへと低下する。
図7は、図1に示される発光装置10の基本的構成を示す一部の等価回路を示す回路図である。発光装置10は、駆動手段73をさらに含む。駆動手段73は、第1〜第3走査信号伝送路15a,15b,15cと、発光信号伝送路12と、スタート信号伝送路16とに接続され、第1〜第3走査信号伝送路15a,15b,15cに走査信号φを与え、スタート信号伝送路16にスタート信号φSを与え、発光信号伝送路12に発光信号φEをそれぞれ与える。駆動手段73は、駆動用ドライバーIC(Integrated Circuit)によって実現される。
駆動手段73は、外部から基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、第1〜第3走査信号φ1〜φ3およびスタート信号φSを同期して出力し、走査信号伝送路15およびスタート信号伝送路16にそれぞれ与える。前記クロックパルス信号は、後述する画像形成装置87の制御手段96から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置87の制御手段96における制御周期よりも長く選ばれる。また駆動手段73は、クロックパルス信号とともに与えられる画像情報に基づいて、発光信号φEを出力して、発光信号伝送路12に与える。
第1〜第3走査信号伝送路15a,15b,15cには、各スイッチ素子Tと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段73は、抵抗素子Rφを介して第1〜第3走査信号伝送路15a,15b,15cに接続される。抵抗素子Rφは、駆動手段73から走査信号伝送路15に過電流が流れてしまうことを防止するとともに、各スイッチ素子Tに印加される電圧を分圧する分圧抵抗としての機能を有する。
また発光信号伝送路12にも、各発光素子Lと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段73は、抵抗素子Rφを介して発光信号伝送路12に接続される。抵抗素子Rφは、駆動手段73から発光信号伝送路12に過電流が流れてしまうことを防止するとともに、各発光素子Lに印加される電圧を分圧する分圧抵抗としての機能を有する。
電源接続路27には、定電圧源70が接続され、各スイッチ素子Tのゲート24および走査スタート用スイッチ素子T0のゲート26には、負荷抵抗RLを介して定電圧源70によって電圧が印加され、これによってゲート24,26には負荷抵抗RLによって分圧された電圧が与えられる。電源接続路27には定電圧源70の陽極が接続される。定電圧源70が、各スイッチ素子Tのゲート24および走査スタート用スイッチ素子T0のゲート26に定電圧を与えることによって、各スイッチ素子Tおよび走査スタート用スイッチ素子T0の初期のしきい電圧または初期のしきい電流を可及的に揃えることができる。各スイッチ素子Tおよび走査スタート用スイッチ素子T0では、ゲート24,26に与えられる電圧によって、初期のしきい電圧または初期のしきい電流が決定する。定電圧源70は、各スイッチ素子Tのゲート24と裏面電極29との間、および走査スタート用スイッチ素子T0のゲート26と裏面電極29との間に電圧を印加する。ゲート24,26に与えられる電圧が高くなるほど、スイッチ素子Tおよび走査スタート用スイッチ素子T0では、初期のしきい電圧または初期のしきい電流が高くなる。本実施の形態では、定電圧源70の電圧は、3V〜10V(ボルト)程度に選ばれ、たとえば5Vに選ばれる。GaAsによってスイッチ素子Tを形成する場合、定電圧源70の電圧+約1.5V(サイリスタの順方向降伏電圧:拡散電位)=初期のVBOとなる。したがって、定電圧源70の電圧は、走査信号φのハイレベルの電圧と受光によるしきい電圧低下分を考慮して決定される。たとえば、受光による電圧低下が2Vとすると、定電圧源70の電圧は、受光時のしきい電圧VTH=5V(定電圧源)−2V(受光時の電圧降下=光電流×負荷抵抗RL)+1.5V(拡散電位)=約4.5Vとなる。このときに走査信号φのハイレベルを5Vとすると5V(φ)>4.5Vでkのスイッチ素子TをONすることができる。他のスイッチ素子Tは、受光していないのでしきい電圧が5+1.5=6.5V>5V(φ)となりONしない。
このように各スイッチ素子Tのゲート24および走査スタート用スイッチ素子T0のゲート26に停電圧源70によって電圧を印加することによって、発光状態となっていないスイッチ素子Tおよび走査スタート用スイッチ素子T0、ならびに受光によってしきい電圧が低下していないスイッチ素子T以外のスイッチ素子Tを、確実に非発光状態に維持することができる。
図8は、駆動手段73が、スタート信号伝送路16に与えるスタート信号φS、第1走査信号伝送路15aに与える第1走査信号φ1、第2走査信号伝送路15bに与える第2走査信号φ2、第3走査信号伝送路15cに与える第3走査信号φ3および発光信号伝送路12に与える発光信号φEと、発光素子L1の発光強度と、走査スタート用スイッチ素子T0およびスイッチ素子T1〜T4の発光強度とを示す波形図である。発光素子L1および走査スタート用スイッチ素子T0ならびにスイッチ素子T1〜T4の発光強度は、ハイ(H)レベルのとき発光していることを表し、ロー(L)レベルのとき発光していないことを表す。図8において、横軸は時間であって、基準時刻からの経過時間を表す。
またスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEについて、縦軸は、信号レベルを表す。信号レベルは、電圧または電流の大きさを表し、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがハイ(H)レベルのとき、高電圧または高電流が信号伝送路に供給され、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがロー(L)レベルのとき、低電圧または低電流が信号伝送路に供給される。スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがLレベルのとき、伝送路に供給される電圧または電流は、各素子のしきい電圧またはしきい電流よりも小さい。電圧の場合では、ハイレベルは、たとえば3V〜10Vである。電圧の場合では、ローレベルは、たとえば0Vである。
本実施の形態では、Hレベルのときのスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEの電圧をたとえば5ボルト(V)とし、Lレベルのスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEの電圧をたとえば0(零)ボルト(V)とする。第1〜第3走査信号φ1〜φ3の波形は同じであって、それぞれ位相が異なる。
本実施の形態では、駆動手段73は、第1〜第3走査信号φ1〜φ3のハイレベルとなる部分が重ならないように第1〜第3走査信号φ1〜φ3を、走査信号伝送路15に与える。すなわち、第1走査信号φ1がハイレベルのとき、第2および第3走査信号φ2,φ3は、ローレベルであり、第2走査信号φ2がハイレベルのとき、第1および第3走査信号φ1,φ3は、ローレベルであり、第3走査信号φ3がハイレベルのとき、第1および第2走査信号φ1,φ2は、ローレベルとなるように駆動手段73は各走査信号φを出力する。
以後、駆動手段73の動作について説明する。まず時刻t0で、駆動手段73は、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEをローレベルとする。駆動手段73は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持する。また駆動手段73は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。
時刻t1で、駆動手段73は、スタート信号φSのみをローレベルからハイレベルに変化させる。これによって、走査スタート用スイッチ素子T0が、オン状態になり、すなわちターンオンし、発光する。
走査スタート用スイッチ素子T0の光は、隣接するスイッチ素子アレイ13の配列方向Xの端部に配置されるスイッチ素子T1に最も強く入射する。スイッチ素子アレイ13の他のスイッチ素子Tでは、配列方向Xに走査スタート用スイッチ素子T0から離間した位置に配置されるスイッチ素子Tほど、走査スタート用スイッチ素子T0から照射される光の強度が小さくなる。スイッチ素子Tでは、受光すると光励起によって各半導体層に、受光強度に応じたキャリアが生成される。キャリアの生成によって、第2の一方導電型半導体層44に蓄積される電子が、第2の一方導電型半導体層44のフェルミ準位を下げ、これによって第1の他方導電型半導体層43と第2の一方導電型半導体層44との接合部分において、なだれ現象が発生しやすくなる。このため、スイッチ素子Tは、光を受光することによってしきい電圧またはしきい電流が低下し、また受光する光強度が大きくなるほど、しきい電圧またはしきい電流の降下が大きくなるという特性を有する。
次に走査スタート用スイッチ素子T0からスイッチ素子T1への発光状態の転送について説明する。走査スタート用スイッチ素子T0が発光すると、この光をスイッチ素子T1が受光し、スイッチ素子T1のしきい電圧またはしきい電流が低下する。
時刻t2において、スイッチ素子T1のしきい電圧はVTH(T1)となっている。第1走査信号伝送路15aには、スイッチ素子T1,T4,…,Tj−2が接続されているが、スイッチ素子T4,…,Tj−2は、走査スタート用スイッチ素子T0から十分に離れているので、走査スタート用スイッチ素子T0からの光を受光することによって、しきい電圧は、ほとんど変化しない。
時刻t2において、スタート信号φSをハイレベルからローレベルにする。これによって時刻t2で、走査スタート用スイッチ素子T0がオフ状態となり、すなわちターンオフし、消灯する。
時刻t2が経過した後、時刻t3で、駆動手段73は、第1走査信号φ1をローレベルからハイレベルにする。走査スタート用スイッチ素子T0は消灯しているが、スイッチ素子T1の受光によって低下したしきい電圧は、時刻t2から時刻の経過とともに徐々に上昇する。発光状態のスイッチ素子Tに隣接するスイッチ素子Tでは、受光によってしきい電圧またはしきい電流が低下し、発光状態のスイッチ素子Tが発光状態から非発光状態となると、前記隣接するスイッチ素子Tでは、受光しないので低下したしきい電圧が、徐々に上昇する。時刻t2から時刻t3までの予め定める時間を、発光状態にあったスイッチ素子Tに隣接するスイッチ素子Tのしきい電圧が上昇し、同じ走査信号伝送路15に接続される他のスイッチ素子Tのしきい電圧の最低値と等しくなる時刻までの時間よりも短く選ぶことによって、隣接するスイッチ素子Tからの光によってしきい電圧またはしきい電流が低下したスイッチ素子Tに、走査信号φを与えて発光させることができる。
第1走査信号φ1のハイレベルは、第1走査信号伝送路15aに接続されるスイッチ素子T1を除く他のスイッチ素子T4,…,Tj−2のしきい電圧またはしきい電流の最低値よりも、高い電圧または大きな電流に選ばれる。
このようにして、走査スタート用スイッチ素子T0から、スイッチ素子T1へと発光状態が遷移する。また時刻t2において、駆動手段73は、スタート信号φSをハイレベルからローレベルにし、以後、スイッチ素子T1を発光させる必要があるときまで、走査スタート用スイッチ素子T0のオフ状態を維持する。
スイッチ素子T1は、受光によってゲート24にトリガ信号を発生し、時刻t3においてオン状態となると、ハイレベルとされた走査信号φがローレベルになるまでは、オン状態を維持する。オン状態となると、スイッチ素子T1のゲート24の電圧は、ほぼ0ボルト(V)になる。ここで前記ゲート24の電圧とは、ゲート24と接地される裏面電極29との電位差である。スイッチ素子T1のゲート24は、発光素子L1のゲート19に接続されているので、スイッチ素子T1のゲート24の電圧は、発光素子L1のゲート19の電圧と等しくなる。このようにスイッチ素子T1は、発光素子L1のゲート19と裏面電極29とに印加される電圧を変化させる。
発光素子L1を発光させる場合、駆動手段73は、第1走査信号φ1をローレベルからハイレベルにした時刻t3が経過した後、時刻t4で、発光信号φEをローレベルからハイレベルにする。
発光素子L1は、スイッチ素子T1がオン状態であるので、前述したように発光素子L1のゲート19はほぼ0(零)ボルト(V)となる。このときスイッチ素子T2,…,Tj−1,Tjは、オフ状態であり、時刻t4における発光素子L1のしきい電圧をVTH(L1)とし、時刻t4における発光素子L2,…,Li−1,Liのしきい電圧をそれぞれVTH(L2),…,VTH(Li−1),VTH(Li)とすると、発光信号φEのハイレベルVHを、発光素子L1のしきい電圧よりも大きく、発光素子L2,…,Li−1,Liのしきい電圧のうち、最低値のものよりも小さな値に選ぶことによって、発光素子L1のみを選択的にオン状態として、発光させることができる。
時刻t5において、駆動手段73が発光信号φEをローレベルにすると、発光素子L1は、オフ状態となり、消灯する。感光体ドラム90への露光量は、発光素子L1の発光強度は一定として、発光素子L1の発光する時間によって調整される。すなわち、発光信号φEがハイレベルとなる時刻t4から時刻t5までの間の時間を決定することによって、露光量が決定される。発光素子L1の発光強度によって露光量を変更する場合、発光素子L1に与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号φEがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Lに与えられるので、発光素子L1を安定して発光させることができる。発光素子Lが発光する時間、言い換れば発光信号φEがハイレベルとなる時間は、走査信号φがハイレベルとなる時間の80%以下に選ばれる。
時刻t5が経過した後、駆動手段73は、時刻t6で第1走査信号φ1をローレベルにすると、スイッチ素子T1が消灯し、時刻t6が経過した後、時刻t7で、第2走査信号φ2をハイレベルにすると、スイッチ素子T2が点灯する。これによって、スイッチ素子T1からスイッチ素子T2へと発光状態が移る。
時刻t7が経過した後、駆動手段73は、時刻t8で第2走査信号φ2をローレベルにすると、スイッチ素子T2が消灯し、時刻t8が経過した後、時刻t9で、第3走査信号φ3をハイレベルにすると、スイッチ素子T3が点灯する。これによって、スイッチ素子T2からスイッチ素子T3へと発光状態が移る。
時刻t9が経過した後、駆動手段73は、時刻t10で第3走査信号φ3をローレベルにすると、スイッチ素子T3が消灯し、時刻t10が経過した後、時刻t11で再び第1走査信号φ1をハイレベルにすると、スイッチ素子T4が発光する。
第1〜第3走査信号φ1〜φ3がハイレベルとなる時間は、たとえば1μ秒に選ばれる。
時刻t6と時刻t7との間の時間、時刻t8と時刻t9との間の時間、および時刻t10と時刻t11との間の時間は、前述した時刻t2と時刻t3との間の時間と等しく選ばれ、たとえば0.1μ秒〜1μ秒程度に選ばれる。
このように駆動手段73が、第1〜第3走査信号φ1〜φ3を繰り返して与えることによって、スイッチ素子T4,…,Tj−1,Tjにおいても、オン状態が配列方向Xに沿って順次転送される。スイッチ素子Tが発光しているとき、発光信号伝送路12の発光信号φEをローレベルからハイレベルにすることによって、この発光しているスイッチ素子Tに対応する、すなわち発光しているスイッチ素子Tに接続されている発光素子Lのみを選択的に発光させることができる。
発光しているスイッチ素子Tの配列方向Xの両側に位置するスイッチ素子Tは、いずれも励起状態となってしまうが、第1〜第3走査信号伝送路15a,15b,15cによって、前述したように第1〜第3走査信号φ1〜φ3を伝送させて、各スイッチ素子Tに第1〜第3走査信号φ1〜φ3を与えることによって、配列方向Xの一方から他方へと、スイッチ素子Tの発光状態の転送を行うことができる。
図9は、第1走査信号伝送路15aに接続されるスイッチ素子T1,T4,T7のしきい電圧の変化を表す波形図である。図9において、横軸は時間であって、基準時刻からの経過時間を表す。なお同図には、スタート信号φSおよび第1〜第3走査信号φ1〜φ3も示している。同図に示す時刻t1,t3,t8,t9,t11は、前述した図8に示す時刻t1,t3,t8,t9,t11にそれぞれ対応する。各スイッチ素子T1,T4,T7の初期のしきい電圧をVBOとし、隣接するスイッチ素子Tまたは走査スタート用スイッチ素子T0からの受光することによって低下したしきい電圧をV1とする。
時刻t1で走査スタート用スイッチ素子T0が発光するので、走査スタート用スイッチ素子T0の光を受光することによって、スイッチ素子T1のしきい電圧が徐々に低下し、時刻taでスイッチ素子T1のしきい電圧は、V1になる。第1走査信号φ1がハイレベルになる時刻t3まで、スイッチ素子T1のしきい電圧はV1に維持される。
時刻t3で、第1走査信号φ1がローレベルからハイレベルになることによって、スイッチ素子T1が発光し、スイッチ素子T1のしきい電圧は、さらに低下して時刻tbで、V2となる。時刻tbにおいて、スイッチ素子T4,T7のしきい電圧は、VBOである。
時刻t8で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T1のしきい電圧は、時間の経過にともなって、V2から徐々に上昇する。
時刻t9でスイッチ素子T3が発光するので、スイッチ素子T3の光を受光することによって、スイッチ素子T4のしきい電圧が徐々に低下し、時刻tcでスイッチ素子T3のしきい電圧は、V1になる。
時刻t11では、スイッチ素子T4のしきい電圧は、V1であり、スイッチ素子T1のしきい電圧は、V1よりも高くVBOよりも低いV3であり、スイッチ素子T7のしきい電圧は、VBOである。
時刻t11で、第1走査信号φ1をローレベルからハイレベルにするが、このハイレベルの電圧を、第1走査信号伝送路15aに接続されているスイッチ素子Tのうち、隣接するスイッチ素子Tからの光の受光していないスイッチ素子Tのうちで、最もしきい電圧の低いスイッチ素子T1のしきい電圧V3よりも高くすることによって、スイッチ素子T4のみを発光させることができる。スイッチ素子T4は、発光するとしきい電圧がさらに低下して時刻tdで、V2となる。
時刻t12で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T4のしきい電圧は、時間の経過にともなって、V2から徐々に上昇する。
図10は、スイッチ素子Tの順方向電圧−電流特性と、各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧VHの範囲を示すグラフである。なお、図10では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。同図の特性曲線によって示されるように、スイッチ素子Tは、一般的なサイリスタと同様のS字形負性抵抗を有している。スイッチ素子Tは、このスイッチ素子Tを構成する半導体層に光を照射することによって、しきい電圧またはしきい電流を低下させることできる。これによって前述したように、スイッチ素子Tは、特性曲線と負荷線72とが交わるオフ状態のb点から、特性曲線と負荷線72とが交わるオン状態のa点に遷移するので、スイッチとして機能する。
スイッチ素子Tの初期のしきい電圧をVB0とし、スイッチ素子Tに光を照射することによって最もしきい電圧が低下した状態のしきい電圧をV1とし、同じ走査信号伝送路15に接続されているスイッチ素子Tのうち、2番目にしきい電圧が低いスイッチ素子Tのしきい電圧をV3とする。このV3は、光を受光することによって、わずかにしきい電圧が低下した状態のスイッチ素子T、またはターンオフ時、すなわちいったんオン状態となった後、初期状態に回復しつつあるスイッチ素子Tのしきい電圧である。
スイッチ素子Tに接続される各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧VHは、図10の符号P2で示す範囲、すなわち前記電圧V3よりも高い電圧に設定される。また電圧VHは、前記スイッチ素子Tの定格電圧よりも低く選ばれる。たとえば電圧VHを高くすると、スイッチ素子Tのオフ状態からオン状態へのスイッチング速度を高くすることができ、これによってスイッチ素子Tにおける発光状態の遷移を高速化することができるので、光走査を高速化することができる。たとえば5ミリアンペア(mA)で、1メガヘルツ(MHz)のクロック信号で動作させる場合、前記電圧VHは10V程度に選ばれ、抵抗素子Rφの抵抗値は、1.6kΩに選ばれる。走査信号φの電圧は、高くなるほど、スイッチ素子Tに流入する電流を制限する必要があるので、抵抗素子Rφの抵抗値を大きくする必要がある。このため抵抗素子Rφの抵抗値は、光走査の速度をより高速化する必要がある場合、抵抗素子Rφの抵抗値と光スイッチ素子Tの容量値とによって決定される時定数を考慮して決定される。
本実施の形態では、前述のように走査信号φのハイレベルの電圧を設定するので、スイッチ素子Tが受光して光励起した状態のときのしきい電圧もしくはしきい電流が、初期のしきい電圧またはしきい電流の80%程度にしかならない場合であっても、スイッチ素子Tによって発光状態の転送を実現することができる。したがって、スイッチ素子Tは、高い受光感度を備えていなくても、発光状態の転送を行うことができる。スイッチ素子Tは、発光素子Lと同じ半導体材料によって形成され、同様な構造を有する。発光素子Lでは、高い発光効率を求められるので、発光効率を高めるように発光素子Lを設計すると、発光素子Lと同じ構成によって実現されるスイッチ素子Tでの受光感度が低下してしまう。逆に、スイッチ素子Tの受光感度を高めるようにスイッチ素子Tを設計すると、スイッチ素子Tと同じ構成によって実現される発光素子Lの発光効率が低下してしまう。本発明では、スイッチ素子Tは、高い受光感度を備えていなくてもよいので、発光素子Lの発光効率を高めるための設計の自由度が向上し、より小さな電力で発光素子Lを効率よく発光させて、発光装置10の消費電力を低減することができる。
図11および図12は、第1および第2走査信号伝送路15a,15bに第1および第2走査信号φ1,φ2をそれぞれ与えたときに、隣接する2つのスイッチ素子Tに与えられる電圧を測定した実験結果を示す波形図である。図11は、駆動手段73が走査信号伝送路15に出力する第1および第2走査信号φ1,φ2の波形を示す。図11に示すように、第1走査信号伝送路15aには、予め定める第1の周期Taでハイレベルとローレベルとを繰り返す第1走査信号φ1を与え、第2走査信号伝送路15bには、予め定める第2の周期Tbでハイレベルとローレベルとを繰り返す第2走査信号φ2を与える。ここでは実験のため、予め定める第1周期Taおよび予め定める第2周期Tbとは異なる間隔にしており、第1走査信号φ1のハイレベルの電圧Vaは、スイッチ素子Tのしきい電圧よりも高く設定され、第2走査信号φ2のハイレベルの電圧Vbは、スイッチ素子Tの初期のしきい電圧よりも低く設定される。予め定める第1周期Taは、5μ秒とし、予め定める第2周期Tbは、2.5μ秒としている。第1および第2走査信号φ1,φ2がハイレベルとなる時間は、1μ秒としている。
図12は、図11に示す第1走査信号φ1と、第2走査信号φ2とを相対的に変位させ、すなわち位相を変えて各走査信号伝送路15に与えたときに、走査信号伝送路15において測定した第1走査信号φ1および第2走査信号φ2の波形を表す。
時刻t1で、第1走査信号φ1をローレベルからハイレベルとすると、時刻t2で第1走査信号φ1が与えられているスイッチ素子Tが点灯し、時刻t3で第1走査信号φ1をハイレベルからローレベルとすると、第1走査信号φ1が与えられているスイッチ素子Tは消灯する。
第2走査信号φ2をローレベルからハイレベルにし、スイッチ素子Tが点灯したときに測定される第2走査信号φ2の電圧はVcとなり、第2走査信号φ2がローレベルからハイレベルにしたときに、スイッチ素子Tが消灯したままのときに測定される第2走査信号φ2の電圧はVdとなる。
時刻t2と時刻t3との間で、第2走査信号φ2をハイレベルにすると、第2走査信号φ2が与えられるスイッチ素子Tは、点灯し、測定される第2走査信号φ2の電圧は、Vcであった。これは時刻t3までは、第1走査信号φ1が与えられるスイッチ素子Tが点灯しているので、当然の結果である。
しかしながら、時刻t3が経過した後の、時刻t4で第2走査信号φ2をローレベルからハイレベルにしても、第2走査信号φ2が与えられるスイッチ素子Tは、点灯し、測定される第2走査信号φ2の電圧は、Vcとなった。
時刻t3以降、時刻t4までの間は、第1走査信号φ1が与えられたスイッチ素子Tは、消灯している。しかしながら、時刻t4においても、第2走査信号φ2が与えられるスイッチ素子Tは、点灯した。
したがって、時刻t3から、時刻t4までの間では、受光していないにもかかわらず、第2走査信号φ2が与えられるスイッチ素子Tのしきい電圧は、第2走査信号φ2の電圧よりも低下していることがわかる。
したがって、第1走査信号φ1および第2走査信号φ2のハイレベルを重ねず、すなわち、第1走査信号φ1の電圧をハイレベルからローレベルにした後、第2走査信号φ2の電圧をローレベルからハイレベルにしても、スイッチ素子Tの発光状態は、転送される。
前記時刻t3から、時刻t4までの間の時間Tdは、1μ秒程度である。
前記時刻t3から、時刻t4までの間の時間Tdは、1μ秒程度である。
このように駆動手段73は、複数の走査信号伝送路15に電圧または電流を供給するとき、隣接する2つのスイッチ素子Tにおいて、一方のスイッチ素子Tへの電圧または電流の供給を停止した後、予め定める時間をあけて他方のスイッチ素子Tへの電圧または電流の供給を開始するので、隣接する2つのスイッチ素子Tに同時に電圧および電流を供給することがない。したがって、スイッチ素子Tにおける電力の消費量を低減することができ、装置の消費電力を低減することができる。
図13は、前記発光装置10を構成する発光体チップ75の構成を示す平面図である。なお、図1に示される発光装置10の基本的構成を示す一部は、同図においてa1,a2,a3,a4,a5およびa6によって外囲される部分である。また図13では、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ75の平面を示し、発光素子L、スイッチ素子T、信号伝送路接続部76および電源接続部100は図解を容易にするため、斜線を付して示されている。
発光体チップ75は、第1発光体チップ部77と第2発光体チップ部78と、信号伝送路接続部76とを有する。第1発光体チップ部77は、前述した図1に示す部分であり、a1,a2,a3,a4,a5およびa6によって外囲される部分である。第2発光体チップ部78は、第1発光体チップ部77と同様な構成であって、第1発光体チップ部77を紙面に垂直なZ方向に延びる軸線周りに180度角変位させた形状を有する。第1発光体チップ部77と第2発光体チップ部78との発光素子アレイ11は、発光体チップ75の幅方向Yの中央で、直線状に配列されている。したがって発光体チップ75の各スイッチ素子Tは、各発光素子Lの配列方向Xおよびこの配列方向Xに垂直な幅方向Yに、発光素子アレイ11の一方側および他方側に分割して配置されている。発光体チップ75は、図1に示す発光装置10の基本的構成を示す一部と、この基本的構成を示す一部を紙面に垂直なZ方向に延びる軸線周りに180度角変位させて、発光素子アレイ11を直線状に配列させた形状を有する。
発光素子アレイ11の幅方向Yの他方側に配置される第1発光体チップ部77のスイッチ素子アレイ13を、第1スイッチ素子アレイ13aと記載し、発光素子アレイ11の幅方向Yの一方側に配置される第2発光体チップ部78のスイッチ素子アレイ13を第2スイッチ素子アレイ13bと記載する。本実施の形態では、第1および第2スイッチ素子アレイ13a,13bのスイッチ素子Tの数は等しく選ばれる。第1スイッチ素子アレイ13aは、発光体チップ75の配列方向Xの他端部75bから、配列方向Xの中央部75cまで延びる。第2スイッチ素子アレイ13bは、発光体チップ75の配列方向Xの一端部75aから、配列方向Xの中央部75cまで延びる。
第1スイッチ素子アレイ13aの配列方向Xの一方に第1走査スタート用スイッチ素子T0が設けられ、第2スイッチ素子アレイ13bの配列方向Xの他方に第2走査スタート用スイッチ素子T0が設けられる。第1スイッチ素子アレイ13aでは、配列方向Xの一端部から他端部に向かってスイッチ素子T1,T2,…,Tj−1,Tjがこの順番で配列され、第2スイッチ素子アレイ13bでは、配列方向Xの他端部から一端部に向かってT1,T2,…,Tj−1,Tjがこの順番で配列される。
発光体チップ75は、略直方体形状を有し、厚み方向Zの一表面部79に、信号伝送路接続部76が設けられる。
第1および第2発光体チップ部77,78の発光素子アレイ11が配列されて成る発光素子アレイ11は、配列方向Xにおいて発光体チップ75の一端部75aおよび他端部75b間にわたって、形成される。配列方向Xにおける発光体チップ75の一端から配列方向Xの一端の発光素子Lまでの距離と、配列方向Xにおける発光体チップ75の他端から配列方向Xの他端の発光素子Lまでの距離とは、距離W7に選ばれ、かつ隣接する発光素子Lの間の距離W1よりも小さく選ばれ、好ましくは距離W1の1/2程度に選ばれる。
幅方向Yにおいて、第1および第2発光体チップ部77,78の各スイッチ素子Tに設けられる電源路接続部55のスイッチ素子Tとは反対側の端部から、発光体チップ75の幅方向Yの一端までの距離W8は、前記遮光層18を設けることができるように選ばれる。
第1および第2スイッチ素子アレイ13a,13bの配列方向Xに沿ってそれぞれ隣接した領域80A,80Bには、信号伝送路接続部76および電源接続部100が第1および第2発光素子アレイ11に沿って設けられる。信号伝送路接続部76は、走査信号伝送路15、発光信号伝送路12およびスタート信号伝送路16と外部からの信号伝送路であるボンディングワイヤとをそれぞれ接続する部分であり、ワイヤボンディングに用いられるボンディングパッドである。電源接続部100は、電源接続路27と、外部からの電源接続路であるボンディングワイヤとを接続する部分であり、ワイヤボンディングに用いられるボンディングパッドである。
信号伝送路接続部76および電源接続部100は、金属材料および合金材料などの導電性を有する材料によって形成され、具体的には、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。
信号伝送路接続部76は、第1および第2スタート信号伝送路接続部81a,81bと、第1および第2走査信号伝送路接続部82a,82bと、第1および第2発光信号伝送路接続部83a,83bとを含んで構成される。第1および第2スタート信号伝送路接続部81a,81bと、第1および第2走査信号伝送路接続部82a,82bと、第1および第2発光信号伝送路接続部83a,83bとは、厚み方向Zの一方側から見て矩形状に形成され、それぞれ等しい大きさに形成される。
電源接続部100は、第1および第2電源接続部100a,100bを含んで構成される。電源接続部100は、厚み方向Zの一方側から見て矩形状に形成され、第1および第2スタート信号伝送路接続部81a,81bと、第1および第2走査信号伝送路接続部82a,82bと、第1および第2発光信号伝送路接続部83a,83bと、それぞれ等しい大きさに形成される。
第1スイッチ素子アレイ13aの配列方向一方X1に隣接する領域80Aには、第1スタート信号伝送路接続部81aと、第1走査信号伝送路接続部82aと、第2発光信号伝送路接続部83bと、第1電源接続部100aとが設けられる。第1スイッチ素子アレイ13の配列方向一方X1には、走査スタート用スイッチ素子T0の配列方向一端から配列方向Xに距離W9離間して、第1スタート信号伝送路接続部81aが設けられる。第1スタート信号伝送路接続部81aの配列方向一方X1に第1走査信号伝送路接続部82aが設けられる。第1走査信号伝送路接続部82aは、第1〜第3伝送路接続部84a,84b,84cを含んで構成される。第1走査信号伝送路接続部82aの配列方向一方X1に第1電源接続部100aが設けられる。第1スタート信号伝送路接続部81a、第1〜第3伝送路接続部84a,84b,84cおよび第1電源接続部100aは、配列方向Xに相互に間隔をあけて設けられ、等間隔に設けられる。
本実施の形態では、配列方向一方X1から配列方向他方X2に向かって第1伝送路接続部84a、第2伝送路接続部84bおよび第3伝送路接続部84cがこの順番で配列される。第1発光体チップ部77のスタート信号伝送路16は、第1スタート信号伝送路接続部81aに接続され、第1発光体チップ部77の第1走査信号伝送路15aは、第1伝送路接続部84aに接続され、第1発光体チップ部77の第2走査信号伝送路15bは、第2伝送路接続部84bに接続され、第1発光体チップ部77の第3走査信号伝送路15cは、第3伝送路接続部84cに接続される。このように接続することによって、各伝送路接続部84a,84b,84cから各スイッチ素子Tまでの伝送路の長さのばらつきを抑えることができる。第1発光体チップ部77の電源接続路27は、第1電源接続部100aに接続される。
また第1走査信号伝送路接続部82aの配列方向Xの一方で、発光体チップ75の配列方向Xの一端部75aには、第2発光信号伝送路接続部83bが設けられる。第2発光信号伝送路接続部83bは、第2発光体チップ部78の発光信号伝送路12に接続される。第2発光信号伝送路接続部83bは、発光体チップ75の配列方向Xの一端から距離W10離間して設けられる。前記距離W10は、前記距離W7よりも大きく選ばれる。
第1スタート信号伝送路接続部81a、第1走査信号伝送路接続部82a、第2発光信号伝送路接続部83bおよび第1電源接続部100aは、発光素子Lが設けられる領域外に設けられており、発光素子アレイ11から幅方向Yに距離W11離間して設けられている。距離W11は、発光素子Lが発光したときに、この光が信号伝送路接続部76によって遮光されてしまい、光量が低下してしまわないように選ばれる。
第2スイッチ素子アレイ13bの配列方向他方X2に隣接する領域80Bには、第2スタート信号伝送路接続部81bと、第2走査信号伝送路接続部82bと、第1発光信号伝送路接続部83aと、第2電源接続部100bとが設けられる。第2スイッチ素子アレイ13bの配列方向他方X2には、走査スタート用スイッチ素子T0の配列方向Xの一端から配列方向Xに距離W9離間して、第2スタート信号伝送路接続部81bが設けられる。第2スタート信号伝送路接続部81bの配列方向他方X2に第2走査信号伝送路接続部82bが設けられる。第2走査信号伝送路接続部82bは、第4〜第6伝送路接続部85a,85b,85cを含んで構成される。第2走査信号伝送路接続部82bの配列方向他方X2に第2電源接続部100bが設けられる。第2スタート信号伝送路接続部82b、第4〜第6伝送路接続部85a,85b,85cおよび第1電源接続部100aは、配列方向Xに相互に間隔をあけて設けられ、ここでは等間隔に設けられる。
本実施の形態では、配列方向他方X2から配列方向X1に向かって第4伝送路接続部85a、第5伝送路接続部85bおよび第6伝送路接続部85cがこの順番で配列される。第2発光体チップ部78のスタート信号伝送路16は、第2スタート信号伝送路接続部81bに接続され、第2発光体チップ部78の第1走査信号伝送路15aは、第4伝送路接続部85aに接続され、第2発光体チップ部78の第2走査信号伝送路15bは、第5伝送路接続部85bに接続され、第2発光体チップ部78の第3走査信号伝送路15cは、第6伝送路接続部85cに接続される。このように接続することによって、各信号伝送路接続部76から各スイッチ素子Tまでの伝送路の長さのばらつきを抑えることができる。第2発光体チップ部78の電源接続路27は、第2電源接続部100bに接続される。
また第2走査信号伝送路接続部82bの配列方向他方X2で、発光体チップ75の配列方向Xの他端部75bには、第1発光信号伝送路接続部83aが設けられる。第1発光信号伝送路接続部83aは、第1発光体チップ部77の発光信号伝送路12に接続される。第1発光信号伝送路接続部83aは、発光体チップ75の配列方向他端から距離W10離間して設けられる。
第2スタート信号伝送路接続部81b、第2走査信号伝送路接続部82bおよび第1発光信号伝送路接続部83aおよび第2電源接続部100bは、発光素子Lが設けられる領域外に設けられており、発光素子アレイ11から幅方向に距離W11離間して設けられる。
信号伝送路接続部76および電源接続部100が形成される領域80A,80Bにおいて、各発光信号伝送路12と、各第1〜第3走査信号伝送路15a,15b,15cと、各スタート信号伝送路16とである各信号伝送路、および電源接続部100は、それぞれ電気絶縁性を有する絶縁膜によって相互に絶縁される。信号伝送路接続部76と各信号伝送路とは、絶縁膜に形成される貫通孔を介して接続され、電源接続部100と電源接続路27とは、絶縁膜に形成される貫通孔を介して接続される。
このように本実施の形態の発光装置10における発光体チップ75の各スイッチ素子アレイ13は、各発光素子Lの配列方向Xおよびこの配列方向Xに垂直な幅方向Yに、発光素子アレイ11の一方側および他方側に分割して配置され、各スイッチ素子アレイ13の前記配列方向Xに沿って隣接した領域80A,80Bに、発光素子アレイ11に沿って信号伝送路接続部76および電源接続部100が設けられるので、発光素子アレイ11の配列方向Xの端部を、発光体チップ75の端部に配置することができるとともに、前記幅方向Yに発光素子アレイ11の一方側および他方側に信号伝送路接続部76を設ける構成としたときに、配列方向Xに垂直な方向の発光体チップ75の大きさを、可及的に小さくする形成することができる。
発光素子アレイ11を発光体チップ75の幅方向Yの一端部に形成すると、発光体チップ75を、このウエハから切り出すときに、発光素子Lの配列方向Xである長辺部の形状を、発光素子Lにダメージが与えられないように、精密にかつチッピングが生じないようにダイシングするか、あるいは切り出し後にラッピングを行うなどの工程を追加する必要がある。本実施の形態では、発光素子アレイ11は、発光体チップ75の幅方向Yの中央部に形成されるので、ウエハからの切り出しの際に、発光素子Lがダメージを受けにくいので、ダイシングが容易となり、また歩留まりを向上させることができるとともに、製造工程を増加させることがない。
図14は、発光体チップ75を複数有する発光体チップ組立体86の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ組立体86の平面を示し、発光素子アレイ11、第1および第2スイッチ素子アレイ13a,13bおよび信号伝送路接続部76は図解を容易にするため、斜線を付して示されている。
発光体チップ組立体86は、図13に示される発光体チップ75を複数有し、各発光体チップ75の各発光素子Lを直線状に配列して構成される。発光体チップ組立体86は、プリント配線基板などの回路基板に、発光体チップ75の裏面電極29を臨ませて、各発光体チップ75の各発光素子Lを直線状に並べて実装される。
複数の発光体チップ75では、配列方向Xの一端部75aおよび他端部75bに発光素子Lが配置されるので、発光素子アレイ11を配列方向Xに沿って並べたときに、隣接する発光体チップ75の配列方向Xの端部の発光素子Lを可及的に近づけることができ、発光体チップ75を1列に並べても、隣接する発光体チップ75の発光素子Lの間の距離W12を所定の範囲内とすることができるので、発光体チップ75を千鳥状に配列する必要がなく、発光体チップ75を回路基板上に配列する工程を簡便化できる。距離W12は、前記間隔W1程度に選ばれ、正確には、W12=W1−W7×2で光軸間距離がチップ内と同じになるように配列される。
また発光体チップ75を配列して後述する画像形成装置87の露光装置として用いるときに、各発光体チップ75の発光素子Lを1列に並べることができるので、レンズアレイ88を介した感光体ドラム90への露光では、発光体チップ75ごとに光軸ズレが生じない。これによって複数の発光体チップ75の感光体ドラムへの露光特性を揃えることができるので、形成される画像の画質を向上させることができる。さらに、感光体ドラムを露光するときに配列方向Xに沿って、複数の発光体チップ75は同じラインのデータを読み込めばよいので、発光装置10に複数のラインデータを記憶するためのメモリ機能が必要なく、装置の構成を簡素化することができる。
発光体チップ組立体86は、電子写真方式の画像形成装置用の光プリンタヘッドなどのラインヘッドとしての露光装置に用いられる。発光体チップ組立体86の配列方向Xの幅W13は、画像形成装置87において形成する画像の幅によって決定される。
各発光体チップ75の信号伝送路接続部76および電源接続部100は、外部信号伝送路であるボンディングワイヤによって、回路基板の接続すべき部分に電気的に接続される。回路基板には、前述した駆動手段73が実装される。駆動手段73は、ボンディングワイヤを介して、各信号伝送路接続部76に信号を与える。駆動手段73を、発光体チップ75が実装される回路基板に設けることによって、駆動手段73から各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0までの信号伝送路の距離を短くして、駆動手段73から信号伝送路接続部76までの信号伝送路によって伝送される信号にノイズが重畳されてしまうことを抑制することができる。また回路基板には、レギュレータなどの定電圧源70が設けられ、ボンディングワイヤを介して、電源接続部100に接続される。
図15は、発光装置10を有する画像形成装置87の基本的構成を示す側面図である。画像形成装置87は、電子写真方式の画像形成装置であり、発光装置10を、感光体ドラム90への露光装置に使用している。発光装置10は、発光体チップ組立体86および駆動手段73を含んで構成される。発光体チップ組立体86および駆動手段73は、回路基板に実装される。
画像形成装置87は、Y(イエロ)、M(マゼンタ)、C(シアン)、K(ブラック)の4色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、4つの発光装置10Y,10M,10C,10K、集光手段であるレンズアレイ88C,88M,88Y,88K、前記発光体チップ組立体86および駆動手段73が実装された回路基板31およびレンズアレイ88を保持する第1ホルダ89C,89M,89Y,89K、4つの感光体ドラム90C,90M,90Y,90K、4つの現像剤供給手段91C,91M,91Y,91K、転写手段である転写ベルト92、4つのクリーナ93C,93M,93Y,93K、4つの帯電器94C,94M,94Y,94K、定着手段95および制御手段96を含んで構成される。
各発光体チップ組立体86は、駆動手段73によって各色のカラー画像情報に基づいて駆動される。たとえば、4つの発光体チップ組立体86の配列方向Xの長さW11は、たとえば200mm〜400mmに選ばれる。
各発光体チップ組立体86の発光素子Lからの光は、レンズアレイ88を介して各感光体ドラム90C,90M,90Y,90Kに集光して照射される。レンズアレイ88は、たとえば発光素子Lの光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。
発光体チップ組立体86が実装される回路基板およびレンズアレイ88は、第1ホルダ89によって保持される。ホルダ89によって、発光素子Lの光照射方向と、レンズアレイ88のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。
各感光体ドラム90C,90M,90Y,90Kは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置10Y,10M,10C,10Kからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。
各感光体ドラム90C,90M,90Y,90Kの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム90C,90M,90Y,90Kに現像剤を供給する現像剤供給手段91C,91M,91Y,91K、転写ベルト92、クリーナ93C,93M,93Y,93K、および帯電器94C,94M,94Y,94Kがそれぞれ配置される。感光体ドラム90に現像剤によって形成された画像を記録シートに転写する転写ベルト92は、4つの感光体ドラム90C,90M,90Y,90Kに対して共通に設けられる。
前記感光体ドラム90C,90M,90Y,90Kは、第2ホルダによって保持され、この第2ホルダと第1ホルダ89とは、相対的に固定される。各感光体ドラム90C,90M,90Y,90Kの回転軸方向と、各発光体チップ組立体86の前記配列方向Xとがほぼ一致するようにして位置合わせされる。
転写ベルト92によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段95に搬送される。定着手段95は、記録シートに転写された現像剤を定着させる。感光体ドラム90C,90M,90Y,90Kは、回転駆動手段によって回転される。
制御手段96は、前述した駆動手段73にクロック信号および画像情報を与えるとともに、感光体ドラム90C,90M,90Y,90Kを回転駆動する回転駆動手段、現像剤供給手段91C,91M,91Y,91K、転写手段92、帯電手段94C,94M,94Y,94Kおよび定着手段95の各部を制御する。
このような構成の画像形成装置87では、露光装置として使用される発光装置10からバイアス光および漏れ光が発生しないので、高画質の画像を形成することができる。また発光サイリスタによるスイッチ素子Tおよび発光素子Lを集積化した発光装置10を露光装置に用いているので、このような露光装置は、安価に製造することができ、これによって画像形成装置87の製造コストを低減することができる。
各スイッチ素子Tは、隣接するスイッチ素子Tから発する光を受光することによって、そのしきい電圧またはしきい電流を低下させることができ、各スイッチ素子Tの予め定める部位に、転送方向指定のためのダイオードを接続する必要がない。したがって装置の構造を複雑にすることなく、可及的に少ない信号伝送路によって、複数配列される発光素子を選択的に発光させることができる。また従来の技術の発光装置と比較して、装置の構造が簡素化されるので、製造工程を少なくすることができ、装置の生産性を向上させることができる。
またP型半導体とN型半導体とが積層される単純な構成で、前記スイッチ素子Tおよび前記発光素子Lならびにスタート用スイッチ素子T0を実現することによって、発光装置10の作製が容易であり、スイッチ素子Tと発光素子Lとスタート用スイッチ素子T0とを基板31上に同一の製造プロセスによって形成することができ、発光装置10の製造工程を可及的に少なくすることができる。
さらに、同一の基板31上にスイッチ素子Tおよび発光素子Lならびにスタート用スイッチ素子T0が集積されて構成されるので、各素子を高密度に形成することができ、スイッチ素子アレイ13では配列方向Xに隣接するスイッチ素子T同士を密接させることができる。これによって各スイッチ素子Tは、隣接するスイッチ素子Tからの光を効率的に受光することができ、隣接するスイッチ素子Tの発光強度が小さい場合であっても、発光したスイッチ素子Tに隣接するスイッチ素子Tのしきい電圧またはしきい電流を低下させることができる。したがって、スイッチ素子Tを発光させるために必要な電力を小さくすることができ、より消費電力の小さな発光装置10を実現することができる。また発光素子Lにおいても、配列方向Xに隣接する発光素子L同士を密接させることができるので、画像形成装置87に用いて画像の解像度を向上させることができる。
また各スイッチ素子Tは、配列方向Xに沿って順番に発光するので、この光を遮光層18によって遮光し、発光素子Lが発する光に干渉しないようにすることによって、発光素子Lが発光しているときには、発光素子Lの光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。また遮光層18によって、バイアス光が漏れることが防止されるので、画像形成装置87では、画像の品位を低下させることがなく、良好な品質の画像を形成することができる。
また絶縁層17は、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路15および発光信号伝送路12との間に設けられ、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路15および発光信号伝送路12が短絡してしまうことが防止される。
各走査信号伝送路15および絶縁層17ならびに発光信号伝送路12によって反射手段が形成されるので、反射手段を作製するために特別に反射層などを形成する必要がなく、既存の構成を利用して形成することができる。したがって、発光装置10の作製工程が増加することなく、反射手段を形成することができる。
また発光装置10では、隣接するスイッチ素子Tからの光を受光したときのしきい電圧またはしきい電流を、隣接するスイッチ素子Tからの光を受光していない状態におけるしきい電圧またはしきい電流の80%程度まで下げることができれば、受光によってしきい電圧またはしきい電流が低下したスイッチ素子Tを選択的に発光させることができるので、スイッチ素子Tが高い受光感度を有さなくても、スイッチ素子Tを配列方向Xに沿って、順番に発光させることができる。したがって、スイッチ素子Tの受光感度に影響されず、スイッチ素子Tの発光状態を、スイッチ素子Tの配列方向Xに沿って順番に遷移させることができ、光走査の信頼性が向上される。
図16は、本発明の第2の実施の実施の形態の発光装置におけるスイッチ素子Tの順方向電圧−電流特性と、各スイッチ素子Tに与えられる走査信号φのハイレベルの電圧VHの範囲を示すグラフである。本実施の形態の発光装置は、前述した第1または第2の実施の形態の発光装置において、駆動手段73が出力する走査信号φのハイレベルの電圧VHの範囲のみが異なり、他の構成は同じであるのでその説明を省略する。
本実施の形態では、同じ走査信号伝送路15に接続されているスイッチ素子Tのうち、隣接するスイッチ素子Tが発光することによって、この光を受光してしきい電圧が最も低下したスイッチ素子Tのしきい電圧V1と、2番目に低いしきい電圧V3を有するスイッチ素子Tのしきい電圧との間の電圧、すなわち図16の符号P3で示される範囲の電圧を、走査信号φのハイレベルの電圧に選ぶ。
このように走査信号φのハイレベルの電圧を選ぶことによって、受光によって最もしきい電圧が低下しているスイッチ素子Tのみを、選択的に発光させることができる。このような構成であっても、前述した実施の形態の発光装置と同様な効果を得ることができる。
図17は、本発明の第3の実施の形態の発光装置100における発光体チップ101の基本的構成を示す平面図である。本実施の形態の発光装置100と前述の図1に示される第1の実施の形態の発光装置10とは、装置の基本構成は同様であって、発光体チップにおける発光素子アレイ11、スイッチ素子アレイ13、走査スタート用スイッチ素子T0の配置構成と、信号伝送路接続部72の構成が異なるのみであるので、発光装置10と同様の構成には、同様の参照符号を付してその説明を省略する。
なお、図1に示される発光装置10の基本的構成を示す一部は、同図においてb1,b2,b3,b4,b5およびb6によって外囲される部分である。また図17では、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ101の平面を示し、発光素子L、スイッチ素子T、接続手段14、信号伝送路接続部104および電源接続部120は図解を容易にするため、斜線を付して示されている。
発光体チップ101は、第1発光体チップ部102と、第2発光体チップ部103と、信号伝送路接続部104とを有する。第1発光体チップ部102は、前述した図1に示す部分であり、b1,b2,b3,b4,b5およびb6によって外囲される部分である。第2発光体チップ部103は、第1発光体チップ部102と同様な構成であって、走査スタート用スイッチ素子T0を発光素子アレイ13の配列方向一方X1ではなく発光素子アレイ13の配列方向他方X2側に配置した構成である。第1発光体チップ部102の発光素子アレイ11を第1発光素子アレイ11aと記載し、第1発光体チップ部102のスイッチ素子アレイ13を第1スイッチ素子アレイ13aと記載し、第2発光体チップ部103の発光素子アレイ11を第2発光素子アレイ11bと記載し、第2発光体チップ部103のスイッチ素子アレイ13を第2スイッチ素子アレイ13bと記載する。
第1発光素子アレイ11aと、第2発光素子アレイ11bとは、配列方向Xに沿って直線状に配列される。第1スイッチ素子アレイ13aと、第2スイッチ素子アレイ13bとは、配列方向Xに沿って直線状に配列される。
発光体チップ101は、略直方体形状を有し、この厚み方向Zの一表面部105に、信号伝送路接続部104および電源接続部120が設けられる。
第1発光体チップ部102は、発光体チップ101の配列方向Xの他端部101bに設けられ、第2発光体チップ部103は、配列方向Xにおいて発光体チップ101の一端部101aに設けられる。
第1発光素子アレイ11の配列方向Xの長さW14と、第2発光素子アレイ11の配列方向Xの長さW15と、第1発光素子アレイ11の配列方向Xの他端の発光素子Lと、第2発光素子アレイ11の配列方向Xの一端の発光素子Lとの間の距離W16とが等しくなるように各発光素子アレイ11が配置される。配列方向Xにおいて、第1および第2発光素子アレイ11a,11bの間の発光体チップ101の中央部101cに信号伝送路接続部104および電源接続部120が設けられる。
信号伝送路接続部104は、走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108を含んで構成される。走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108は、ワイヤボンディングによって、外部信号伝送路であるボンディングワイヤが接続されるボンディングパッドである。信号伝送路接続部104である走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108は、厚み方向Zの一方から見た形状が略矩形状に形成される。電源接続部120は、電源接続路27と、外部からの電源接続路であるボンディングワイヤとを接続する部分であり、ワイヤボンディングに用いられるボンディングパッドである。信号伝送路接続部104および電源接続部120は、金属材料および合金材料などの導電性を有する材料によって形成され、具体的には、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。
走査信号伝送路接続部106、発光信号伝送路接続部107、スタート信号伝送路接続部108および電源接続部120は、配列方向Xに間隔をあけて配列され、発光素子Lが設けられる領域外に設けられている。発光体チップ101の中央部101cに走査信号伝送路接続部106が設けられる。
走査信号伝送路接続部106は、第1〜第3走査信号伝送路接続部106a,106b,106cを有する。第1〜第3走査信号伝送路接続部106a,106b,106cは、配列方向Xに間隔をあけて配列される。発光体チップ101には、前述した抵抗素子Rφが形成され、第1走査信号伝送路接続部106aには、第1および第2発光体チップ部102,103の第1走査信号伝送路15aがそれぞれ抵抗素子Rφを介して接続される。第2走査信号伝送路接続部106bには、第1および第2発光体チップ部102,103の第2走査信号伝送路15bが抵抗素子Rφを介して接続される。第3走査信号伝送路接続部106cには、第1および第2発光体チップ部102,103の第3走査信号伝送路15cが抵抗素子Rφを介して接続される。
各抵抗素子Rφは、第1〜第3走査信号伝送路15a,15b,15cと第1〜第3走査信号伝送路接続部106a,106b,106cとをそれぞれ接続する信号伝送路によって形成され、その抵抗値は、電流の流路の断面積によって決定される。抵抗素子Rφを発光体チップ101に形成することによって、発光体チップ101が実装される回路基板などに抵抗素子Rφを別途形成する必要がなく、装置を小型化することができる。抵抗素子Rφは、第1〜第3走査信号伝送路15a,15b,15cと同じ材料によって形成され、第1〜第3走査信号伝送路15a,15b,15cをフォトリソグラフィによって形成するときに、同時に形成される。
第1発光体チップ部102および第2発光体チップ部103とは、配列方向Xに垂直な仮想一平面に関して面対称に設けられる。すなわち、第1スイッチ素子アレイ13aでは、配列方向Xの一端部から他端部に向かってスイッチ素子T1,T2,…,Tj−1,Tjがこの順番で配列され、第2スイッチ素子アレイ13bでは、配列方向Xの他端部から一端部に向かって発光スイッチ素子T1,T2,…,Tj−1,Tjが、この順番で配列される。
第2走査信号伝送路接続部106bは、配列方向Xにおける発光体チップ101の中央に設けられ、第2走査信号伝送路接続部106bの配列方向一方X1に第3走査信号伝送路接続部106cが設けられ、第2走査信号伝送路接続部106bの配列方向他方X2に第1走査信号伝送路接続部106aが設けられる。
第1〜第3走査信号伝送路接続部106a,106b,106cに、駆動手段73からの第1〜第3走査信号φ1〜φ3がそれぞれ与えられると、この第1〜第3走査信号φ1〜φ3は、第1および第2発光体チップ部102,103の第1〜第3走査信号伝送路15a,15b,15cに同時に与えられる。したがって、走査信号伝送路接続部106の数を可及的に少なく構成することができる。
発光信号伝送路接続部107は、第1および第2発光信号伝送路接続部107a,107bを含んで構成され、走査信号伝送路接続部106の配列方向Xの他方に第1発光信号伝送路接続部107aが設けられ、走査信号伝送路接続部106の配列方向Xの一方に第2発光信号伝送路接続部107bが設けられる。第1発光信号伝送路接続部107aは、第1発光体チップ部102の発光信号伝送路12に接続される。第2発光信号伝送路接続部107bは、第2発光体チップ部103の発光信号伝送路12に接続される。
走査信号伝送路接続部106の配列方向Xの他方で、発光信号伝送路接続部107との間には、スタート信号伝送路接続部108が設けられる。第1および第2発光体チップ部102,103のスタート信号伝送路16は、スタート信号伝送路接続部108に接続される。スタート信号伝送路接続部108に、駆動手段73からスタート信号φSが与えられると、このスタート信号φSは、第1および第2発光体チップ部102,103のスタート信号伝送路16に同時に与えられる。したがって、スタート信号伝送路接続部108の数を可及的に少なく構成することができる。
走査信号伝送路信号106の配列方向Xの一方で、発光信号伝送路接続部107との間には、電源接続部120が設けられる。第1および第2発光体チップ部102,103の電源接続路27は、電源接続部120に接続される。電源接続部120に、定電圧源70から電圧が印加され、すなわち裏面電極29との間に電圧が印加されると、第1および第2発光体チップ部102,103の電源接続路27に電圧が印加される。
信号伝送路接続部104が形成される第1発光体チップ部102および第2発光体チップ部103の間の領域において、各発光信号伝送路12と、各第1〜第3走査信号伝送路15a,15b,15cと、各スタート信号伝送路16と、電源接続路27とは、それぞれ電気絶縁性を有する絶縁膜によって相互に絶縁される。信号伝送路接続部104と各発光信号伝送路12、各第1〜第3走査信号伝送路15a,15b,15cおよび各スタート信号伝送路16の各信号伝送路とは、絶縁膜に形成される貫通孔を介して接続される。また電源接続路27と、電源接続部120とは、絶縁膜に形成される貫通孔を介して接続される。
発光装置100では、走査信号伝送路接続部106、スタート信号伝送路接続部108および電源接続部120は、第1発光体チップ部102および第2発光体チップ部103において共通に用いられ、発光信号伝送路接続部107は、第1発光体チップ部102および第2発光体チップ部103に、別々に設けられる。これによって、第1発光体チップ部102と第2発光体チップ部103とで、共通の走査信号φを用いてスイッチ素子Tのオン状態を転送しながら、第1発光体チップ部102と第2発光体チップ部103とにおいて、それぞれ別々に発光信号φEを与えることができるので、第1発光体チップ部102と第2発光体チップ部103との各発光素子Lを個別に発光させることができる。これによって、画像形成装置において感光体ドラムを露光する時間を短縮することができる。
発光体チップ101の幅方向Yの寸法は、発光素子Lの幅方向Yの一端からスイッチ素子Tに設けられる電源路接続部55の幅方向Yの他端までの距離よりもわずかに大きく形成される。発光素子Lの幅方向Yの一端から発光体チップ101の幅方向Yの一端までの距離W17と、スイッチ素子Tに設けられる電源路接続部55の幅方向Yの他端から、発光体チップ101の幅方向Yの他端までの距離W18とは、略等しく選ばれ、前述した絶縁層17および遮光層18を設けるために必要な大きさに選ばれる。前記信号伝送路接続部104は、幅方向で、発光素子Lの幅方向Yの一端からスイッチ素子Tに設けられる電源路接続部55の幅方向Yの他端まで間の領域に形成される。
図18は、発光体チップ101を複数有する発光体チップ組立体109の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ組立体109の平面を示し、第1および第2発光素子アレイ11a,11b、第1および第2スイッチ素子アレイ13a,13bおよび信号伝送路接続部104は図解を容易にするため、斜線を付して示されている。
発光体チップ組立体109は、前記図17に示される発光体チップ101を複数有し、各発光体チップ101が、前記発光素子Lの配列方向Xを揃えて、発光素子アレイ11の配列方向Xの長さW14,W15と略等しい間隔W19をあけて2列に配列され、一方の列の発光体チップ101の間の領域111に、他方の列の発光体チップ101の発光素子アレイ11が臨むように千鳥状に配置される。発光体チップ組立体109は、プリント配線基板などの回路基板に、発光体チップ101の裏面電極36を臨ませて実装される。前記間隔W19は、所定の発光体チップ101の配列方向Xの配列方向一端に設けられる発光素子Lの配列方向Xの一端から、前記所定の発光体チップ101の配列方向Xの一方に隣接して配置される発光体チップ101の、配列方向Xの配列方向Xの他端に設けられる発光素子Lの配列方向Xの他端までの距離である。各発光体チップ101は、幅方向一方Y1の列の発光体チップ101の幅方向Yの他端部と、幅方向他方Y2の列の発光体チップ101の幅方向Yの一端部とが、幅方向Yに予め定める間隔、たとえば前記間隔W1程度あけて配置される。
発光体チップ組立体109の発光体チップ101の幅方向一方Y1で、配列される各発光チップ101は、幅方向他方Y2に発光素子アレイ11が設けられ、幅方向一方Y1にスイッチ素子アレイ13が設けられるように配列される。また発光体チップ組立体109の発光体チップ101の幅方向他方Y2で、配列される発光チップ101は、幅方向一方Y1に発光素子アレイ11が設けられ、幅方向他方Y2にスイッチ素子アレイ13が設けられるように配列される。各列の半導体チップ101は、他方の列側に発光素子Lを臨ませて配置される。これによって、一方の列の発光体チップ101の発光素子アレイ11と、他方の列の発光体チップ101の発光素子アレイ11とを可及的に近接させることができる。幅方向Yに隣接する発光体チップ101の発光素子アレイ11の間隔ΔYは、発光素子Lの配列方向Xの間隔W1の1または2倍程度に選ばれる。たとえば600dpiのとき、間隔ΔYは42.3μmに選ばれる。前記間隔ΔYは、発光素子Lの光軸間の距離である。
発光体チップ組立体109は、プリント配線基板などの回路基板に、発光チップ101を前述のように並べて形成される。発光体チップ組立体109は、電子写真方式の画像形成装置用の光プリンタヘッドなどのラインヘッドとしての露光装置に用いられる。発光体チップ組立体109の配列方向Xの幅W20は、画像形成装置87において形成する画像の幅によって決定される。
各発光体チップ101の信号伝送路接続部104および電源接続部120は、外部信号伝送路であるボンディングワイヤによって、回路基板の接続すべき部分に電気的に接続される。回路基板には、前述した駆動手段73が実装される。駆動手段73は、ボンディングワイヤを介して、各信号伝送路接続部104に信号を与える。駆動手段73を、発光体チップ101が実装される回路基板に設けることによって、駆動手段73から各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0までの信号伝送路の距離を短くして、駆動手段73から信号伝送路接続部104までの信号伝送路によって伝送される信号にノイズが重畳されてしまうことを抑制することができる。また回路基板には、レギュレータなどの定電圧源70が設けられ、ボンディングワイヤを介して、電源接続部120に接続される。
図19および図20は、コレット112に吸着させた発光体チップ101を示す断面図である。発光体チップ組立体109を作製するため、発光体チップ101を回路基板113に実装するとき、すなわちダイピックアップおよびダイボンディングするときに、発光体チップ101は、取り付け装置114によって搬送される。取り付け装置114は、コレット112、コレット112に吸引力を導く真空ポンプなどの吸引源115、およびコレット112を移動させるロボットアームなどの搬送手段116を含む。
図19は、発光体チップ101の配列方向Xに垂直な仮想一平面における断面を概略的に示す図であり、図20は発光体チップ101の幅方向Yに垂直な仮想一平面における断面を概略的に示す図である。
図20に示すように発光体チップ101は、配列方向Xの中央部101cに発光素子Lおよびスイッチ素子Tが存在しない領域が設けられている。発光素子Lおよびスイッチ素子Tが設けられていない中央部101cの、厚み方向Zの表面部105にコレット112を当接させて、吸引源115からの吸引力をコレット112に導き、コレット112に吸着させることによって、発光素子Lおよびスイッチ素子Tにダメージを与えることがなくコレット112に吸着させて保持させることができる。またコレット112が当接することによって、発光体チップ101の中央部101cの側面部117が欠けたとしても、発光素子Lおよびスイッチ素子Tにダメージを与えることがない。
発光体チップLの厚み方向Zの寸法W21に比べて幅方向Yの寸法W22が小さくなるほど、発光体チップ101を回路基板113上に並べる時に倒れやすくなるが、本発明では複数の発光体チップ101を、2列の千鳥状に並べて回路基板31に実装された発光体チップ組立体109では、一方の列の各発光体チップ101と他方の列の各発光体チップ101とは、配列方向Xの2/3の領域が、幅方向Yに重なるので、コレット112によって回路基板31上に発光体チップ101を載置したときに、発光体チップ101が倒れにくくなる。これによって発光体チップ組立体109の組み立て時間を短縮して、生産性を向上させることができる。
発光体チップ101は、ウエハに形成された複数の発光体チップ101の前駆体を、ダイシングによって切り出して形成される。このため前述した間隔ΔYを可及的に小さくするためには、発光チップ101の発光素子アレイ11の各発光素子Lの幅方向Yの端部が、発光体チップ101の幅方向Yの端面に可及的に近づくように切り出さなければならない。このため、図19および図20に示すように発光体チップ101をダイピックアップおよびダイマウントするために、発光体チップ101の中央部101cをコレット112によって真空吸着させた時、発光素子Lの表面を汚染したり、発光体チップ101の側面部117が欠けたりすることによって発光素子Lにダメージを与えることない。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、発光信号伝送路12と発光素子遮光部23とを一体に形成してもよい。この場合、発光素子遮光部23と、基板31とが接触しないように、発光素子遮光部23が形成される溝部23の底部を絶縁層17の一部によって形成することによって、発光信号伝送路12と基板31との短絡を防止する。発光素子遮光部23は、厚み方向Zにおいて、オーミックコンタクト層37から第3の一方導電型半導体層35と、第2の他方導電型半導体層36とによって形成される発光部よりも基板31側まで延びるように形成されれば、同様の効果を達成することができる。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、基板31と発光素子Lの第1の一方導電型半導体層32との間、基板31とスイッチ素子Tの第1の一方導電型半導体層42との間、基板31と走査スタート用スイッチ素子T0の第1の一方導電型半導体層62との間に、第1の一方導電型半導体から成るバッファ層を設ける構成としてもよい。このような構成とすることによって、基板31上により結晶性の向上された半導体層を形成することができ、発光素子Lおよびスイッチ素子Tならびに走査スタート用スイッチ素子T0の特性をより均一にすることができる。
このバッファ層、もしくは第1の一方導電型半導体層42のシート抵抗を、第2の一方導電型半導体層44よりも小さくすることによって、スイッチ素子Tの基板31と垂直方向に流れる電流を走査信号伝送路15の接続された表面電極25が存在する領域に集中することができるため、発光効率を高められる。
本発明のさらに他の実施の形態の発光装置では、前述した実施の形態の発光装置において、基板31として、絶縁性を有する基板または半絶縁性を有する基板を用いてもよい。前記基板は、たとえば半絶縁性のガリウム砒素(GaAs)、窒化ガリウム(GaN)、サファイアなどによって形成される。このような基板を用いる場合には、前述した裏面電極36を基板31の厚み方向Zの他表面31bに形成しないで、発光素子Lの第1の一方導電型半導体層32、スイッチ素子Tの第1の一方導電型半導体層42、走査スタート用スイッチ素子T0の第1の一方導電型半導体層62に、カソード電極を形成する。このような構成であっても、同様な効果を達成することができる。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、発光素子Lのオーミックコンタクト層37に積層して、発光信号伝送路12とともにアノード端子として機能する金属層を形成してもよい。このような構成とすると、発光素子Lの各半導体層への電界を均一化することができ、発光素子Lから放射される光の発光強度を増加させることができる。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、遮光層18を、スイッチ素子Tが発する波長の光の反射率が高く、絶縁層17よりも屈折率の低い材料によって形成してもよい。たとえば絶縁層17は、ポリイミドによって形成される。絶縁層17によって、光が吸収されるのではなく、光が反射されるので、スイッチ素子Tからの光が、スイッチ素子Tから厚み方向一方Z1に出射される光に干渉してしまうことを防止するだけでなく、隣接するスイッチ素子Tに入射される光量がより多くなるので、スイッチ素子Tの受光効率を高めることができる。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、一方導電型をP型とし、他方導電型をN型としてもよい。一方導電型をP型とし他方導電型をN型としても、バイアス電圧の極性を、一方導電型をN型とし他方導電型とP型としたときとは反対とすることによって、前述の各実施の形態の発光装置と同様の効果を得ることができる。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、前記駆動手段73が出力する発光信号φEのハイレベルの電圧または電流は、発光信号伝送路12に接続されるスイッチ素子Tによってトリガ信号が与えられた発光素子Lを除く他の発光素子Lのしきい電圧またはしきい電流うちの最低値よりも、高い電圧または高い電流に選ばれてもよい。発光信号伝送路12は、抵抗素子Rφを介して接続手段14に接続されており、トリガ信号が与えられることによってしきい電圧またはしきい電流が低下した発光素子Lが接続される発光信号伝送路12に、この発光信号伝送路12に接続される他の発光素子Lのしきい電圧またはしきい電流の最低値よりも高い電圧または電流の発光信号φEを与えると、発光信号φEは、抵抗素子Rφを介して、発光信号伝送路12に与えられ、発光素子Lには、抵抗素子Rφによって分圧された電圧が与えられる。各発光素子Lには、抵抗素子Rφによって分圧された電圧が徐々に印加されることとなり、発光信号伝送路12に接続される複数の発光素子Lのうち、トリガ信号が与えられた発光素子Lに与えられる電圧または電流が、最も早くこの発光素子Lのしきい電圧またはしきい電流よりも大きくなる。これによって、しきい電圧またはしきい電流が最も低い発光素子Lのみが発光し、他の発光素子Lは、発光しない。このため駆動手段73による発光信号φEの制御が容易となる。
本発明のさらに他の実施の形態の発光装置では、前記各実施の形態の発光装置において、前記駆動手段73が出力する走査信号φのハイレベルは、走査信号伝送路15に接続されるスイッチ素子Lのうち、全てスイッチ素子Tのしきい電圧またはしきい電流よりも、高い電圧または電流に選ばれてもよい。このような構成であっても、同様の効果を達成することができ、さらに駆動手段73によって走査信号φのハイレベルの電圧または電流を、スイッチ素子Tの変動するしきい電圧またはしきい電流に関係なく決定することができるので、駆動手段73の設計が容易となる。
本発明のさらに他の実施の形態の発光装置では、前記各実施の形態の発光装置において、駆動手段73を発光体チップ75,101が実装される回路基板に設けるのではなく、画像形成装置本体の制御手段96が設けられる回路基板などに設ける構成としてもよい。駆動手段73を発光体チップ75,101が設けられる回路基板とは異なる場所に設けることによって、発光体チップ75,101が設けられる回路基板をより小型化することができ、感光体ドラム90の周囲において配置しやすくなる。
本発明のさらに他の実施の形態の発光装置では、前記各実施の形態の発光装置において、定電圧源70を発光体チップ75,101が実装される回路基板に設けるのではなく、画像形成装置本体の回路基板などに設ける構成としてもよい。定電圧源70を発光体チップ75,101が設けられる回路基板とは異なる場所に設けることによって、発光体チップ75,101が設けられる回路基板をより小型化することができ、感光体ドラム90の周囲において配置しやすくなる。
本発明の各実施の形態の発光装置では、発光素子Liと、スイッチ素子Tjとの数を等しく構成しているが、本発明のさらに他の実施の形態の発光装置では、スイッチ素子Tに複数の発光素子Lを対応させてもよい。すなわち、1つのスイッチ素子Tのゲート24と、複数の発光素子Lのゲート19を接続してもよい。このような構成とすることによって、複数の発光素子Lを同時に発光させることができる。
本発明のさらに他の実施の形態では、前述の各実施の形態の発光装置において、各半導体層は、それぞれが多層に形成されてもよい。たとえば、第1の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第1の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよく、第2の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第2の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよい。
本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置の構成を組合せて構成されてもよい。たとえば第3の実施の形態の発光装置の駆動手段は、第2の実施の形態の発光装置における駆動手段であってもよい。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
10,100 発光装置
11 発光素子アレイ
12 発光信号伝送路
13 スイッチ素子アレイ
14 接続手段
15 走査信号伝送路
T0 走査スタート用スイッチ素子
16 スタート信号伝送路
17 絶縁層
18 遮光層
27 電源接続路
L 発光素子
T スイッチ素子
11 発光素子アレイ
12 発光信号伝送路
13 スイッチ素子アレイ
14 接続手段
15 走査信号伝送路
T0 走査スタート用スイッチ素子
16 スタート信号伝送路
17 絶縁層
18 遮光層
27 電源接続路
L 発光素子
T スイッチ素子
Claims (6)
- 予め定める部位にトリガ信号を与えることによって発光信号の電圧または電流よりもしきい電圧が低下し、かつ前記発光信号が与えられたとき発光する発光素子を複数有し、複数の前記発光素子が相互に間隔をあけて配列された発光素子アレイと、
各発光素子に接続され、前記発光信号を伝送する発光信号伝送路と、
予め定める部位に与えられる電圧によってしきい電圧またはしきい電流を制御可能であり、受光によって前記予め定める部位にトリガ信号を生成して、走査信号の電圧または電流よりもしきい電圧またはしきい電流が低下し、かつ前記走査信号が与えられたとき発光するスイッチ素子を複数有し、各スイッチ素子が隣接するスイッチ素子からの光を受光するように相互に間隔をあけて配列されたスイッチ素子アレイと、
各発光素子の前記予め定める部位と、各発光素子に対応する各スイッチ素子の前記予め定める部位とを接続する接続手段と、
定電圧源に接続され、各スイッチ素子の予め定める部位と接続される電源接続路と、
各スイッチ素子に接続され、配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられる前記走査信号を伝送する複数の走査信号伝送路と、
発光状態のスイッチ素子が接続される走査信号伝送路への電圧または電流の供給を停止した後、予め定める時間あけて前記発光状態のスイッチ素子の配列方向一方に隣接するスイッチ素子が接続される走査信号伝送路への電圧または電流の供給を開始する駆動手段とを含むことを特徴とする発光装置。 - 前記予め定める時間は、発光状態の前記スイッチ素子が接続された前記走査信号伝送路への電圧または電流の供給を停止した時刻から、発光状態にあった前記スイッチ素子に隣接する前記スイッチ素子の低下したしきい電圧またはしきい電流が、このスイッチ素子と同じ前記走査信号伝送路に接続された他のスイッチ素子のしきい電圧またはしきい電流の最低値と等しくなる時刻に達するまでの時間よりも短く選ばれることを特徴とする請求項1記載の発光装置。
- 前記スイッチ素子および前記発光素子は、PNPN構造を有する発光サイリスタであることを特徴とする請求項1または2記載の発光装置。
- 前記スイッチ素子および前記発光素子は、同一の基板上に集積されて構成されることを特徴とする請求項1〜3のいずれか1つに記載の発光装置。
- 前記発光素子が発する光に、前記スイッチ素子が発する光が干渉しないように、前記スイッチ素子が発する光を遮光する遮光手段を含むことを特徴とする請求項1〜4のいずれか1つに記載の発光装置。
- 請求項1〜5のいずれか1つに記載の発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159572A JP2006339248A (ja) | 2005-05-31 | 2005-05-31 | 発光装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159572A JP2006339248A (ja) | 2005-05-31 | 2005-05-31 | 発光装置および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339248A true JP2006339248A (ja) | 2006-12-14 |
Family
ID=37559578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005159572A Pending JP2006339248A (ja) | 2005-05-31 | 2005-05-31 | 発光装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339248A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097347A1 (ja) * | 2006-02-20 | 2007-08-30 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
JP2008201121A (ja) * | 2007-01-25 | 2008-09-04 | Seiko Epson Corp | ラインヘッド及び該ラインヘッドを用いた画像形成装置 |
WO2009001599A1 (ja) * | 2007-06-25 | 2008-12-31 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
-
2005
- 2005-05-31 JP JP2005159572A patent/JP2006339248A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097347A1 (ja) * | 2006-02-20 | 2007-08-30 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
US8494415B2 (en) | 2006-02-20 | 2013-07-23 | Kyocera Corporation | Light emitting element array, light emitting device, and image forming apparatus |
JP2008201121A (ja) * | 2007-01-25 | 2008-09-04 | Seiko Epson Corp | ラインヘッド及び該ラインヘッドを用いた画像形成装置 |
WO2009001599A1 (ja) * | 2007-06-25 | 2008-12-31 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
US20100177155A1 (en) * | 2007-06-25 | 2010-07-15 | Kyocera Corporation | Light Emitting Element Array, Light Emitting Device, and Image Forming Apparatus |
JP5086345B2 (ja) * | 2007-06-25 | 2012-11-28 | 京セラ株式会社 | 発光素子アレイ、発光装置および画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825005B2 (ja) | 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置 | |
US8415680B2 (en) | Semiconductor composite apparatus, print head, and image forming apparatus | |
US7180099B2 (en) | Semiconductor apparatus with thin semiconductor film | |
WO2007097347A1 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP4763404B2 (ja) | 発光装置および画像形成装置 | |
JP4731949B2 (ja) | 半導体装置、ledヘッド、及びこれを用いた画像形成装置 | |
JP5086345B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP2008166610A (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP2006339248A (ja) | 発光装置および画像形成装置 | |
JP2006286982A (ja) | 発光装置および画像形成装置 | |
JP2006297721A (ja) | 光走査型スイッチ装置および発光装置ならびに画像形成装置 | |
JP4673655B2 (ja) | 発光装置および画像形成装置 | |
JP4443304B2 (ja) | 発光装置および画像形成装置 | |
JP4732786B2 (ja) | 発光装置および画像形成装置 | |
JP4607696B2 (ja) | 発光装置および画像記録装置 | |
JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 | |
JP2013065593A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
JP5432324B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP4885760B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP2006286981A (ja) | 発光装置および画像形成装置 | |
JP2006286983A (ja) | 光走査型スイッチ装置および発光装置ならびに画像形成装置 | |
JP4704110B2 (ja) | 光走査装置の駆動方法および光走査装置 | |
JP2006286980A (ja) | 発光装置および画像形成装置 | |
JP4578195B2 (ja) | 発光装置および画像記録装置 | |
JP2007173748A (ja) | 発光サイリスタ、光走査型スイッチ装置、発光装置および画像形成装置 |