JP2007203555A - 発光素子アレイ、発光装置および画像形成装置 - Google Patents

Abstract

【課題】 少ない駆動用ＩＣを用いて、時分割で駆動することができる発光素子アレイを提供する。
【解決手段】 発光選択素子Ｓがセレクト電極１２に与えられるセレクト信号に応答して発光すると、この光は各発光素子Ｔに照射され、各発光素子Ｔにおいて受光される。各発光素子Ｔは、発光選択素子Ｓからの光を受光すると、しきい電圧またはしきい電流が低下し、しきい電圧またはしきい電流が低下した状態で、アノード電極２に第１駆動信号が与えられ、カソード電極３に第２駆動信号が与えられることによって、各発光素子Ｔをそれぞれ発光させることができる。各アレイチップのアノード電極２およびカソード電極３に共通の第１および第２駆動信号を与えても、セレクト信号が与えられ発光する発光選択素子Ｓからの光を受光している発光素子Ｔのみを発光させることができるので、複数の発光素子アレイを少ない駆動用ＩＣで駆動することができる。
【選択図】 図１

Description

本発明は、複数の発光素子によって構成される発光素子アレイと、それを備える発光装置およびこの発光装置を備える画像形成装置に関する。

電子写真プリンタなどの光プリンタヘッドとして用いられている発光装置として、発光ダイオード（Light Emitting Diode：略称ＬＥＤ）を多数配列して形成されるＬＥＤアレイがある。このＬＥＤアレイは、発光ダイオードと駆動回路とを個別に接続するために、多数のボンディングパッドを有する。たとえば電子写真プリンタを、Ａ３サイズ、６００ｄｐｉ（dot par inch）の仕様にて構成した場合、ボンディングパッドと回路配線との接続箇所は、ＬＥＤのアノード電極またはカソード電極を導通基板によって共通電極とした場合であっても発光素子と同数が必要となり、約７３００箇所にも及ぶ。このため両者を周知のワイヤボンディング法によって接続する作業に極めて長時間を要し、生産性を向上させることが困難である。また前記ボンディングパッドを形成するためには、発光素子を形成するよりも大きな面積が必要となる上、電子写真プリンタによって形成すべき画像が高精細になるほど、走査方向における単位長あたりの発光素子の数が増加するため、ボンディングパッド数も増加する。

第１の従来の技術として、ボンディングパッド数を減少させるために、各ＬＥＤにマトリックス状のマトリクス配線を接続し、また複数のＬＥＤをコモン配線に共通にして、マトリクス配線に与える駆動ＩＣの駆動信号を時分割で切り換え、各ＬＥＤを発光させるダイナミック駆動方式の発光素子アレイがある。このダイナミック駆動方式の発光素子アレイでは、各ＬＥＤと駆動回路とを個別に接続する前述したＬＥＤアレイと比較して、ボンディングパッドの数を１／４程度に減少させることが可能である（たとえば特許文献１参照）。

また第２の従来の技術として、各ＬＥＤにトランジスタがそれぞれ接続されて構成される発光素子アレイを、時分割で駆動するダイナミック駆動方式の発光装置がある（たとえば特許文献２参照）。この発光装置では、発光素子アレイに、ＮＡＮＤゲートなどから成るスイッチ素子を内蔵した駆動用ＩＣが接続され、この駆動用ＩＣに内蔵されるスイッチ素子が、ストローブ信号（ＳＴＢ）とゲート信号との論理積をとり、このストローブ信号が真値をとる間のみゲート信号を出力することによって、発光素子アレイをダイナミック駆動することができる。

また第３の従来の技術として発光素子に接続される配線の占有面積を低減するために、発光素子としてＰＮＰＮ構造を有する発光サイリスタを使用し、アノード電極およびカソード電極のいずれか一方を導通基板によって共通に形成し、アノード電極およびカソード電極の他方と、ゲート電極とをマトリックス状に接続し、ほとんど電流の流れないゲート電極を発光素子アレイ全体にわたって電極配線を用いて接続することによって、電極配線の線幅を細くし、かつ電極配線を形成する面積を低減する発光素子アレイがある（たとえば特許文献３および４参照）。

特開平１１−２６８３３３号公報 特開平６−１７７４３１号公報 特許第２８０７９１０号公報 特開２００１−２１７４５７号公報

第１および第３の従来の技術では、各発光素子アレイの数が増加すると、これらの発光素子アレイに駆動信号を与えるための各接続端子の数が、各発光素子アレイの端子数と等しい数だけ増加してしまうこととなる。発光素子アレイの端子数が増加すると、駆動用ＩＣの端子数も各発光素子アレイの端子数と等しい数だけ増加させる必要があり、駆動用ＩＣの端子数と１つの発光素子アレイの端子数とが等しい場合では、発光素子アレイの数だけ駆動用ＩＣが必要となる。したがって複数の発光素子アレイを用いて発光装置を構成したときに、多くの駆動用ＩＣが必要となり、また発光素子アレイと駆動用ＩＣとを接続する配線数が増大して装置全体が複雑化したり、装置が大きくなったりするという問題点がある。

また第２の従来の技術では、スイッチ素子を内蔵した駆動用ＩＣを、それぞれの発光素子アレイに接続することとなるが、発光素子アレイの数が増大するとそれに対して接続される駆動用ＩＣの数が増大して装置全体が複雑化したり、大きくなったりするという問題点がある。また、各発光素子アレイに対して個別に駆動用ＩＣを接続することとなるために発光素子アレイと駆動用ＩＣとを接続する配線数が増大して装置全体が複雑化したり大きくなったりするという問題点もある。

本発明の目的は、発光素子を駆動する駆動用ＩＣの数を増大させる必要がなく、少ない駆動用ＩＣによって、時分割で駆動することができる発光素子アレイおよびそれを用いた小型な発光装置ならびにその発光装置を備える画像形成装置を提供することである。

本発明の発光素子アレイは、信号入力電極を有し、前記信号入力電極に与えられる選択信号に応答して発光する発光選択素子と、
アノード電極およびカソード電極を有し、相互に間隔をあけて配列され、かつ前記発光選択素子からの光を受光可能に設けられ、受光によってしきい電圧またはしきい電流が低下した状態で、前記アノード電極およびカソード電極の少なくともいずれか一方に与えられる駆動信号に応答して発光する複数の発光素子と、
前記各発光素子の前記アノード電極および前記カソード電極の少なくともいずれか一方に接続され、駆動信号を伝送する信号伝送用の配線部とを含むことを特徴とする。

また、本発明の発光素子アレイは、前記構成において、前記複数の発光素子は、前記アノード電極が相互に接続されるｎ個（ｎは２以上の整数）の発光素子から成る発光素子ブロックを複数構成し、
前記各発光素子ブロックに含まれる複数の前記発光素子のうちのいずれかの前記カソード電極が共通に接続されることを特徴とする。

また、本発明の発光素子アレイは、前記各構成において、前記発光素子と前記発光選択素子との間に設けられ、前記発光選択素子が発する光を複数の発光素子に導く光導波体をさらに含むことを特徴とする。

また、本発明の発光素子アレイは、前記各構成において、前記発光素子および前記発光選択素子は、同じ層構成を有する発光サイリスタによって形成され、
前記発光選択素子を形成する発光サイリスタは、ゲート電極が前記アノード電極または前記カソード電極のいずれか一方に接続されることを特徴とする。

本発明の発光装置は、前記発光素子アレイを複数備える発光素子アレイ体と、
前記各発光素子アレイの前記配線部に駆動信号を与える発光駆動回路と、
前記各発光素子アレイの前記信号入力電極に個別に接続され、前記信号入力電極に選択信号を与える選択駆動回路とを含むことを特徴とするものである。

本発明の画像形成装置は、前記発光装置と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含み、
前記発光駆動回路および選択駆動回路は、画像情報に基づいて駆動信号および選択信号を出力することを特徴とするものである。

本発明によれば、発光選択素子が信号入力電極に与えられる予め定める信号に応答して発光すると、この光は隣接する各発光素子に照射され、各発光素子において受光される。各発光素子は、発光選択素子からの光を受光すると、しきい電圧またはしきい電流が低下する。受光によってしきい電圧またはしきい電流が低下した状態で、アノード電極およびカソード電極の少なくともいずれか一方に駆動信号が与えられることによって、各発光素子をそれぞれ発光させることができる。このような発光素子アレイを複数用いて発光装置を構成すると、各発光素子アレイごとに駆動信号を与える駆動用ＩＣを接続せずに、１つの発光素子アレイが有する信号伝送用の配線部の端子数と同じ端子数の駆動用ＩＣを、各発光素子アレイの配線部の端子を共通に接続し、各発光素子アレイの配線部に共通の駆動信号を与えても、各発光選択素子からの光を受光している発光素子アレイの発光素子のみを発光させることができるので、少ない駆動用ＩＣで発光素子アレイを駆動することができる。

また各発光素子アレイが有する信号伝送用の配線部の端子の総数と、駆動用ＩＣの端子数とを等しくする必要がないので、各発光素子アレイと駆動用ＩＣとを接続する配線の数は、１つの発光素子アレイと駆動用ＩＣとを接続する場合と比較して、発光素子アレイの数と配線部の配線の数とを乗算した値となるのではなく、各信号入力電極の数だけ、すなわち発光素子アレイの数だけしか増加しない。したがって複数の発光素子アレイを用いて発光装置を形成するときに、駆動用ＩＣとを接続する配線が増大してしまうことを抑制することができ、配線に必要な実装面積を低減して装置を小型に形成することができるようになる。

本発明によれば、発光素子ブロックは、アノード電極が共通に接続されるｎ個（ｎは２以上の整数）の発光素子から成り、各発光素子ブロックに含まれる複数の発光素子のうちのいずれかの前記カソード電極が共通に接続される。発光素子アレイ内において、複数の発光素子ブロックを時分割で駆動をする方式として、各発光素子ブロックの所定の発光素子のカソード電極をそれぞれ共通化するので、１つの発光素子アレイ内に含まれる発光素子の数が多くなっても、配線部の配線数の増加を抑制することができ、発光素子アレイを小型に形成することができる。

また本発明によれば、発光素子と発光選択素子との間に、発光選択素子が発する光を複数の発光素子に導く光導波体を設けることによって、発光選択素子からの光を複数の発光素子に効率的に照射することができ、発光選択素子の消費電力を抑制したり、発光素子を小型化したりすることができるので、発光素子アレイを小型に形成することができる。

また本発明によれば、発光サイリスタは発光機能およびスイッチ機能の両方を有しており、ゲート電極が前記アノード電極またはカソード電極のいずれか一方に接続して発光選択素子を形成することによって、同じ層構成を有する、すなわち積層されるＰ型およびＮ型半導体の積層構造が同じ発光サイリスタを、発光素子および発光選択素子のいずれにも用いることができる。したがって、同じ製造工程でスイッチ素子および発光素子の両方を安定に製造することでき、生産性の向上された発光素子アレイを実現することができる。発光選択素子は、ゲート電極が前記アノード電極または前記カソード電極のいずれか一方に接続されることによって、発光サイリスタのうち発光機能のみを用いることができる。

また本発明によれば、発光素子アレイに含まれる発光選択素子が選択信号に応答して、各発光素子を発光させることができる状態にするか否かを発光素子アレイ側で選択する働きをするので、複数の発光素子アレイにおいて配線部を共通の駆動用ＩＣに接続しても、駆動用ＩＣを共用して安定に動作させることができ、また駆動用ＩＣを実装する基板の層数を少なくしたり、駆動用ＩＣを実装する基板の面積を小さくしたりすることができるので、小型でかつ安定に動作する発光装置となる。

また本発明によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。

発光装置は、小型であって、安定に動作する信頼性の高いものであるので、このような発光装置を備える画像形成装置を小型に形成することができ、また良好な画像を安定に形成することができる画像形成装置となる。

図１は、本発明の実施の一形態の発光素子アレイである発光素子アレイチップ１の概略的な回路構成を示す等価回路図である。以後、発光素子アレイチップ１を、単にアレイチップ１と記載する場合がある。

アレイチップ１は、複数の発光素子Ｔ１，Ｔ２，…，Ｔｍ−１，Ｔｍ（記号ｍは、２以上の整数）と、複数の発光選択素子Ｓ１，Ｓ２，…，Ｓｍ−１，Ｓｍと、複数のアノード電極配線ＡＥ１，ＡＥ２，…ＡＥｋ−１，ＡＥｋ（記号ｋは、２以上の整数）と、複数のカソード電極配線ＣＥ１，ＣＥ２，…，ＣＥｎ，ＣＥｎ−１（記号ｎは、２以上の整数）と、セレクト電極配線ＳＥと、グランド電極配線ＧＥと、複数のアノード配線接続用ボンディングパッドＡ１，Ａ２，…Ａｋ−１，Ａｋと、複数のカソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ−１，Ｃｎと、セレクト配線接続用ボンディングパッドＣＳと、図示しないグランド配線接続用ボンディングパッドＧＮＤとを含んで構成される。

発光素子Ｔ１，Ｔ２，…，Ｔｍ−１，Ｔｍ、発光選択素子Ｓ１，Ｓ２，…，Ｓｍ−１，Ｓｍ、アノード電極配線ＡＥ１，ＡＥ２，…ＡＥｋ−１，ＡＥｋ、カソード電極配線ＣＥ１，ＣＥ２，…，ＣＥｎ，ＣＥｎ−１、アノード配線接続用ボンディングパッドＡ１，Ａ２，…Ａｋ−１，Ａｋ、およびカソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ，Ｃｎ−１のそれぞれについては、それぞれを総称して指す場合および不特定のものを指す場合に、単に発光素子Ｔ、発光選択素子素子Ｓ、アノード電極配線ＡＥ、カソード電極配線ＣＥ、アノード配線接続用ボンディングパッドＡ、カソード配線接続用ボンディングパッドＣと記載する場合がある。本実施の形態では記号ｎは、「４」に選ばれ、すなわちカソード電極配線ＣＥは、４つ設けられる。アノード配線接続用ボンディングパッドＡ、カソード配線接続用ボンディングパッドＣ、セレクト配線接続用ボンディングパッドＣＳおよびグランド配線接続用ボンディングパッドＧＮＤの各ボンディングパッドは、アレイチップ１の端子である。

各発光素子Ｔは、アノード電極２およびカソード電極３を有し、相互に間隔をあけて配列される。発光素子Ｔは、発光サイリスタによって実現される。発光素子Ｔのゲート電極４は、開放端としている。各発光素子Ｔは、受光によってしきい電圧またはしきい電流が低下し、アノード電極２およびカソード電極３間に、しきい電圧またはしきい電流よりも高い電圧または電流が与えられたとき発光する。

図２は、発光素子Ｔのアノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。なお図２では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。アノード電圧は、カソードの電位を０（零）ボルト（Ｖ）としたときのアノードの電位を表し、アノード電流は、アノードに流れる電流を表す。発光素子Ｔの初期のしきい電圧（ブレークオーバ電圧）をＶ_ＢＯとする。初期のしきい電圧とは、発光素子Ｔが受光していない状態のしきい電圧である。発光素子Ｔは、逆阻止３端子サイリスタと同様な負性抵抗特性を有する。発光素子Ｔのしきい電圧は、受光によってＶ_ＢＯから、図２の矢符Ｐ１で示すように、このＶ_ＢＯよりも小さな電圧であるＶ_ＴＨへと低下する。また発光素子Ｔのしきい電流も同様に、受光によって低下する。

複数の発光素子Ｔは、アノード電極２が相互に接続されるｎ個（記号ｎは、２以上の整数）から成る複数の発光素子ブロックＢ１，Ｂ２，…，Ｂｋ−１，Ｂｋを構成する。複数の発光素子ブロックＢ１，Ｂ２，…，Ｂｋ−１，Ｂｋを総称して指す場合および不特定のものを指す場合には、単に発光素子ブロックＢと記載する場合がある。発光素子ブロックＢの数は、カソード電極配線ＣＥの数に等しく選ばれる。本実施の形態では、ｎ＝４に選ばれるので、各発光素子ブロックＢには４つの発光素子Ｔが含まれている。

アノード電極配線ＡＥおよびカソード電極配線ＣＥは、信号伝送用の配線部を構成する。アノード電極配線ＡＥは、後述する第１駆動用ＩＣ６１から与えられる第１駆動信号を伝送し、カソード電極配線ＣＥは、第２駆動用ＩＣ６２から与えられる第２駆動信号を伝送する。

アノード電極配線ＡＥは、各発光素子ブロックＢ毎に前記アノード電極２に個別に接続される。

カソード電極配線ＣＥは、各発光素子ブロックＢに含まれる複数の発光素子Ｔのうちのいずれかのカソード電極３に共通に接続される。カソード電極配線ＣＥｊ（記号ｊは、ｎ以下の自然数）は、各発光素子ブロックＢの発光素子Ｔうち、発光素子Ｔの配列方向Ｘの一方Ｘ１から他方Ｘ２に向かってｊ番目に配列される発光素子Ｔのカソード電極３にそれぞれ接続される。このようにアノード電極配線ＡＥおよびカソード電極配線ＣＥを発光素子Ｔに接続することによって、複数の発光素子Ｔのうち、所定の発光素子Ｔのアノード電極２およびカソード電極３間に電圧または電流を選択的に導くことができる。

発光選択素子Ｓは、信号入力電極であるセレクト電極１２と、接地側電極１３とを有する。各発光選択素子Ｓは、各発光素子Ｔに光を照射可能に設けられる。発光選択素子Ｓは、信号入力電極２に与えられる予め定める信号であるセレクト信号に応答して発光する。発光選択素子Ｓは、発光サイリスタによって実現され、セレクト電極１２はアノード電極に対応し、接地側電極１３はカソード電極に対応する。発光選択素子Ｓを形成する発光サイリスタのうちゲート電極１４と、接地側電極１３とが短絡配線１１によって接続される。したがって発光選択素子Ｓは、ダイオードとして機能する。

各セレクト電極１２は、セレクト電極配線ＳＥに共通に接続される。各接地側電極１３は、共通のグランド電極配線ＧＥに接続され、接地される。

アノード電極配線ＡＥは、対応するアノード配線接続用ボンディングパッドＡにそれぞれ接続される。アノード電極配線ＡＥｉ_１（記号ｉ_１は、ｋ以下の正の整数）は、アノード配線接続用ボンディングパッドＡｉに接続される。カソード電極配線ＣＥｉ_２（記号ｉ_２は、ｎ以下の正の整数）は、対応するカソード配線接続用ボンディングパッドＣｉ_２にそれぞれ接続される。またセレクト電極配線ＳＥは、セレクト配線接続用ボンディングパッドＣＳに接続される。またグランド電極配線ＧＥは、グランド配線接続用ボンディングパッドＧＮＤに接続される。

図３は、発光素子アレイチップ１を示す平面図である。なお同図は、各発光素子Ｔの光の出射方向を紙面に垂直手前側として配置された発光素子アレイチップ１の平面を示し、アノード電極配線ＡＥ、カソード電極配線ＣＥおよびグランド電極配線ＣＳは、図解を用意するため斜線を付して示されている。また同図において絶縁膜２８は、図解を容易にするため省略して示している。

発光素子Ｔと、発光選択素子Ｓと、アノード電極配線ＡＥと、カソード電極配線ＣＥと、セレクト電極配線ＳＥと、グランド電極配線ＧＥと、アノード配線接続用ボンディングパッドＡ、カソード配線接続用ボンディングパッドＣと、セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤとは、基板２１の厚み方向Ｚの一表面２１ａ上に設けられる。

各発光素子Ｔは等間隔に配列され、相互に予め定める第１の間隔Ｗ１をあけて直線状に配列される。予め定める第１の間隔Ｗ１は、配列方向Ｘにおける最小間隔である。発光素子Ｔは、後述する画像形成装置８７において感光体ドラム９０の露光に用いられる。各発光素子Ｔの配列方向Ｘを、単に配列方向Ｘと記載する場合がある。各発光素子Ｔの光の出射方向に沿う方向を厚み方向Ｚとし、前記配列方向Ｘおよび厚み方向Ｚに垂直な方向を幅方向Ｙとする。発光素子Ｔは、６００ｎｍ〜８００ｎｍの波長の光を発光可能に形成される。

前記配列方向Ｘおよび厚み方向Ｚに垂直な方向を幅方向Ｙと記載する。発光素子Ｔは、アレイチップ１の幅方向Ｙの中央部６に設けられる。各発光素子Ｔの幅方向Ｙの一方Ｙ１に、各発光素子Ｔから予め定める第２の間隔Ｗ２をあけて、各発光選択素子Ｓがそれぞれ設けられる。発光素子Ｔと発光選択素子Ｓとは、同様の大きさに選ばれる。発光選択素子Ｓは、配列方向Ｘに沿って、相互に予め定める第１の間隔Ｗ１をあけて直線状に配列される。発光素子Ｔの配列方向Ｘの中央をとおり、配列方向Ｘに垂直な仮想一平面上に、この発光素子Ｔに幅方向Ｙの一方に設けられる発光選択素子Ｓの配列方向Ｘの中央が配置される。

発光素子Ｔおよび発光選択素子Ｓは、厚み方向Ｚの一方Ｚ１から見た形状が、略矩形状に形成され、厚み方向Ｚの一方Ｚ１から見た各週縁辺が配列方向Ｘまたは幅方向Ｙに沿って延びる。

各発光素子Ｔの幅方向Ｙの他方Ｙ２には、配列方向Ｘに沿って各カソード電極配線ＣＥの一部を構成する配列方向接続配線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４が基板２１の厚み方向Ｚの一表面２１ａに積層して設けられる。配列方向接続配線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４を総称する場合および不特定のものを指す場合に、単に接続配線ＧＣと記載する場合がある。各配列方向接続配線ＧＣは、発光素子Ｔの配列方向Ｘに沿って、発光素子アレイチップ１の配列方向Ｘの一端部８から他端部９間にわたって延びる。各配列方向接続配線ＧＣは、幅方向Ｙに予め定める第３の間隔Ｗ３をあけて配列される。

本実施の形態では、発光素子Ｔに近接する側から順番に、配列方向接続配線ＧＣ１、配列方向接続配線ＧＣ２、配列方向接続配線ＧＣ３、配列方向接続配線ＧＣ４の順番に配列される。前記予め定める第３の間隔Ｗ３は、相互に隣接する接続配線ＧＣ間で短絡が生じない距離に選ばれ、たとえば１０μｍに選ばれる。

各配列方向接続配線ＧＣには、幅方向Ｙに沿って各カソード電極配線ＣＥの残部を構成する幅方向接続配線ＷＣ１，ＷＣ２，ＷＣ３，ＷＣ４が接続される。幅方向接続配線ＷＣ１，ＷＣ２，ＷＣ３，ＷＣ４を総称する場合および不特定のものを指す場合に、単に幅方向接続配線ＷＣと記載する場合がある。幅方向接続配線ＣＷは、図示しない絶縁膜２８に積層されて所定の配列方向接続配線ＧＣと電気的に絶縁され、絶縁膜２８に形成される貫通孔４０ａを介して各発光素子Ｔの幅方向Ｙの他方Ｙ２の端部１５に接続され、この端部１５から幅方向Ｙの他方Ｙ２に延び、対応する配列方向接続配線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４に貫通孔４０ｂを介して接続される。すなわち幅方向接続配線ＷＣ１と配列方向接続配線ＧＣ１とが接続され、幅方向接続配線ＷＣ２と配列方向接続配線ＧＣ２とが接続され、幅方向接続配線ＷＣ３と配列方向接続配線ＧＣ３とが接続され、幅方向接続配線ＷＣ４と配列方向接続配線ＧＣ４とが接続される。また各発光素子ブロックＢに含まれる発光素子Ｔのうち配列方向Ｘの一方Ｚ１側の発光素子Ｔから順番に、幅方向接続配線ＷＣ１，ＷＣ２，ＷＣ３，ＷＣ４がそれぞれ接続される。幅方向接続配線ＷＣは、カソード電極３と一体に形成され、配列方向Ｘに相互に間隔をあけて設けられる。

配列方向接続配線ＧＣ１の幅方向Ｙの他方Ｙ２には、アレイチップ１の幅方向Ｙの他方Ｙ２の端部１５に、配列方向Ｘに沿ってアノード配線接続用ボンディングパッドＡ、カソード配線接続用ボンディングパッドＣと、セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤとが配列方向Ｘに所定の間隔をあけて設けられる。アノード配線接続用ボンディングパッドＡ、カソード配線接続用ボンディングパッドＣと、セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤとは、絶縁膜２８に積層して設けられ、厚み方向Ｚの一方Ｚ１から見て矩形状に形成され、その各辺が配列方向Ｘまたは幅方向Ｙに平行に延びる。

各幅方向接続配線ＷＣ１のうちのいずれか１つは、アレイチップ１の幅方向Ｙの他方Ｙ２の端部１５まで延び、カソード配線接続用ボンディングパッドＣ１に接続される。また各幅方向接続配線ＷＣ２のうちのいずれか１つは、アレイチップ１の幅方向Ｙの他方Ｙ２の端部１５まで延び、カソード配線接続用ボンディングパッドＣ２に接続される。各幅方向接続配線ＷＣ３のうちのいずれか１つは、アレイチップ１の幅方向Ｙの他方Ｙ２の端部１５まで延び、カソード配線接続用ボンディングパッドＣ３に接続される。各幅方向接続配線ＷＣ４のうちのいずれか１つは、アレイチップ１の幅方向Ｙの他方Ｙ２の端部１５まで延び、カソード配線接続用ボンディングパッドＣ４に接続される。

各発光素子Ｔは、発光素子発光部１６を有する。発光素子発光部１６は、幅方向Ｙの一方Ｙ１寄りに設けられる。発光素子Ｔの厚み方向Ｚの一方Ｚ１の表面部のうち、前記発光素子発光部１６には、アノード電極２と一体に形成されるアノード電極配線ＡＥが接続される。アノード電極配線ＡＥは、図示しない絶縁膜２８に積層してカソード電極配線ＣＥと電気的に絶縁される。アノード電極配線ＡＥは、各発光素子Ｔ上に設けられ、絶縁膜２８に形成される貫通孔４０ｃを介して発光素子発光部１６と接続される第１アノード電極配線部分１７ａと、配列方向Ｘに沿って延び、発光素子ブロックＢに含まれる各第１アノード電極配線部分１７ａを相互に接続する第２アノード電極配線部分１７ｂと、第２アノード電極配線部分１７ｂの配列方向Ｘの中央部から幅方向Ｙの他方Ｙ２に、アレイチップ１の幅方向Ｙの他方Ｙ２の端部１５まで延びて、アノード配線接続用ボンディングパッドＡに接続される第３アノード電極配線部分１７ｃとを含んで構成される。第１〜第３アノード電極配線部分１７ａ〜１７ｃおよびアノード配線接続用ボンディングパッドＡとは、一体に形成される。

発光選択素子Ｓは、発光選択素子発光部１８を有する。発光選択素子発光部１８は、幅方向Ｙの一方Ｙ２寄りに設けられる。発光素子Ｔの厚み方向Ｚの一方Ｚ１の表面部のうち、前記発光選択素子発光部１８には、セレクト電極１２と一体に形成されるセレクト電極配線ＳＥが接続される。セレクト電極配線ＳＥは、図示しない絶縁膜２８に積層して、アレイチップ１の長手方向Ｘの両端部８，９間にわたって形成され、かつ厚み方向Ｚの一方Ｚ１から見て発光選択素子発光部１８の幅方向Ｙの両端部間にわたって設けられて、発光選択素子発光部１８を厚み方向Ｚの一方Ｚ１から覆う。セレクト電極配線ＳＥは、絶縁膜２８に形成される貫通孔４０ｄを介して発光選択素子発光部１８に接続される。またセレクト電極配線ＳＥの幅方向Ｙの他方Ｙ２の端部５１は、幅方向Ｙにおいて発光素子発光部１６と発光選択素子発光部１８との中間部まで延びて形成される。セレクト電極配線ＳＥは、発光選択素子Ｓから厚み方向Ｚの一方に向かう光を遮光する。

セレクト電極配線ＳＥには、セレクト電極配線接続部１９が接続される。セレクト電極配線接続部１９は、隣接する所定の発光選択素子Ｓの間および隣接する所定の発光素子Ｔの間をとおってセレクト電極配線ＳＥから、幅方向Ｙの他方Ｙ２の端部１５まで延びて、セレクト電極ＣＳに接続される。セレクト電極配線接続部１９は、基板２１の一表面２１ａに積層され、隣接する所定の発光選択素子Ｓの間および隣接する所定の発光素子Ｔの間に形成される第１セレクト電極配線接続部分１９ａと、図示しない絶縁膜２８に積層されて配列方向接続配線ＧＣと電気的に絶縁される第２セレクト電極配線接続部分１９ｂと、絶縁膜２８に形成される貫通孔４０ｅに形成され第１セレクト電極配線接続部分１９ａとセレクト電極配線ＳＥとを接続する第１セレクト電極配線部分１９ｃと、絶縁膜２８に形成される貫通孔４０ｆに形成され第１セレクト電極配線接続部分１９ａと第２セレクト電極配線接続部分１９ｂとを接続する第４セレクト電極配線部分１９ｄとを含んで構成される。セレクト電極配線接続部１９を設けることによって、セレクト電極配線ＳＥをアレイチップ１の幅方向Ｙの他端部１５に設けられるセレクト配線接続用ボンディングパッドＣＳに接続することができる。

グランド電極配線ＧＥは、発光選択素子Ｓの幅方向Ｙの他方Ｙ２で、アレイチップ１の幅方向Ｙの他端部２０に設けられる。グランド電極配線ＧＥは、接地側電極１３と一体に形成される。発光選択素子Ｓの幅方向Ｙの他端部４１およびグランド電極配線ＧＥは、短絡配線１１によって接続される。グランド電極配線ＧＥは、アレイチップ１の配列方向Ｘの両端部８，９にわたって配列方向Ｘに沿って延びて形成される。短絡配線１４は、図示しない絶縁膜２８に積層して設けられ、幅方向Ｙに沿って延びて絶縁膜２８に形成される貫通孔４０ｇ，４０ｈを介して、グランド電極配線ＧＥと、発光選択素子Ｓのゲート電極１４とにそれぞれ接続される。

またグランド電極配線ＧＥには、グランド電極配線接続部４３が接続される。グランド電極配線接続部４３は、隣接する所定の発光選択素子Ｓの間および隣接する所定の発光素子Ｔの間をとおってセレクト電極配線ＳＥから、幅方向Ｙの他方Ｙ２の端部１５まで延びて、グランド電極ＧＮＤに接続される。グランド電極配線接続部４３は、基板２１の一表面２１ａに積層され、隣接する所定の発光選択素子Ｓの間および隣接する所定の発光素子Ｔの間に形成される第１グランド電極配線接続部分４３ａと、図示しない絶縁膜２８に積層されて配列方向接続配線ＧＣと電気的に絶縁される第２グランド電極配線接続部分４３ｂと、第１セレクト電極配線接続部分４３ａとグランド電極配線ＧＥとを接続する第２グランド電極配線部分４３ｃと、絶縁膜２８に形成される貫通孔４０ｉに形成され、第１グランド電極配線接続部分４３ａと第２グランド電極配線接続部分４３ｂとを接続する第４グランド電極配線部分４３ｄとを含んで構成される。グランド電極配線接続部４３を設けることによって、グランド電極配線ＧＥをアレイチップ１の幅方向Ｙの他端部１５に設けられるグランド配線接続用ボンディングパッドＧＮＤに接続することができる。

アノード電極配線ＡＥと、カソード電極配線ＣＥと、セレクト電極配線ＳＥと、グランド電極配線ＧＥと、アノード配線接続用ボンディングパッドＡと、カソード配線接続用ボンディングパッドＣと、セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤと、セレクト電極配線接続部１９と、グランド電極配線接続部４３とは、金属材料および合金材料などの導電性を有する材料を用いて形成され、具体的には、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、クロム（Ｃｒ）ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）などによって形成される。セレクト電極配線ＳＥの厚みは、０．１μｍ〜１．５μｍ程度に選ばれる。これによって、発光選択素子Ｓからの光を好適に遮光することができる。

図４は、図３の切断面線ＩＶ−ＩＶから見た発光素子アレイチップ１を示す断面図であり、図５は図３の切断面線Ｖ−Ｖから見た発光素子アレイチップ１を示す断面図である。発光素子Ｔおよび発光選択素子Ｓは、同じ層構成を有し、すなわち積層されるＰ型およびＮ型半導体の積層構造が同じ発光サイリスタによって実現される。

発光素子Ｔおよび発光選択素子Ｓは、高抵抗率を有する半絶縁性の半導体基板２１の厚み方向Ｚの一表面２１ａ上に、第１の一方導電型半導体層２２，３２と、第１の他方導電型半導体層２３，３３と、第２の一方導電型半導体層２４，３４と、第２の他方導電型半導体層２５，３５と、オーミックコンタクト層２７，３７とが、前記一表面２１側からこの順番で積層されるＰＮＰＮ構造を有する発光サイリスタを含んで実現される。発光素子Ｔおよび発光選択素子Ｓは、Ｐ型半導体と、Ｎ型半導体とを相互に積層した単純な構成で実現することができるので、装置の作成が容易となる。

発光素子Ｔは、発光機能およびスイッチ機能の両方を兼ね備える発光サイリスタによって実現され、発光選択素子Ｓは、発光機能およびスイッチ機能の両方を兼ね備える発光サイリスタのうち、発光機能のみを用いるように、ゲート電極１４と接地側電極１３とを短絡配線１４によって短絡させて実現される。発光素子Ｔと発光選択素子Ｓとを同じ層構成である発光サイリスタを用いて形成するので、製造時に発光素子Ｔと発光選択素子Ｓとを同じ条件下で作製しやすくなり、発光特性にばらつきが生じにくく、各発光素子Ｔおよび発光選択素子Ｓの発光特性が安定化する。すなわち、発光選択素子Ｓおよび発光素子Ｔを、同じ薄膜形成プロセスによって、同時に作製することができるので、生産性を向上させることができる。

基板２１は、III−Ｖ族化合物半導体およびII−ＶＩ族化合物半導体などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、ガリウムリン（ＧａＰ）、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）などの半導体材料によって形成される。基板２１の一表面２１ａのうち、発光素子Ｔおよび発光選択素子Ｓが積層される部分は、残余の部分よりも厚みが大きく形成される。本実施の形態では、基板２１は半絶縁性を有するガリウム砒素によって形成される。

発光素子Ｔおよび発光選択素子Ｓは、基板２１の厚み方向Ｚの一表面上に形成される第１の一方導電型半導体層２２，３２、第１の他方導電型半導体層２３，３３、第２の一方導電型半導体層２４，３４および第２の他方導電型半導体層２５，３５を少なくとも含んで構成される。本実施の形態では、Ｐ型およびＮ型のうち、Ｎ型を一方導電型とし、Ｐ型を他方導電型に選んでおり、これによって発光素子Ｔおよび発光選択素子Ｓに電圧または電流を印加する電源に、正電源を用いることができる。

第１の一方導電型半導体層２２，３２は、ガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびインジウムガリウムリン（ＩｎＧａＰ）などの半導体材料によって形成される。第１の一方導電型半導体層２２のキャリア密度は、１×１０^１８ｃｍ^−３程度のものが望ましい。本実施の形態では、第１の一方導電型半導体層２２は、基板２１側に形成される第１領域２２Ａ，３２Ａと、基板２１から離反する側に形成される第２領域２２Ｂ，３２Ｂとを含み、第１領域２２Ａ，３２Ａはガリウム砒素によって形成され、第２領域２２Ｂ，３２Ｂはアルミニウムガリウム砒素によって形成される。

第１の他方導電型半導体層２３，３３は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第１の他方導電型半導体層２３，３３を形成する半導体材料には、第１の一方導電型半導体層２２，３２を形成する半導体材料のエネルギーギャップと同じ、もしくは第１の一方導電型半導体層２２，３２を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第１の他方導電型半導体層３３のキャリア密度は１×１０^１７ｃｍ^−３程度のものが望ましい。

第２の一方導電型半導体層２４，３４は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第２の一方導電型半導体層２４，３４を形成する半導体材料には、第１の他方導電型半導体層２３，３３を形成する半導体材料のエネルギーギャップと同じ、もしくは第１の他方導電型半導体層２３，３３を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第２の一方導電型半導体層２４，３４のキャリア密度は、１×１０^１８ｃｍ^−３程度のものであることが望ましい。第２の一方導電型半導体層２４，３４は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。本実施の形態では、第２の一方導電型半導体層２４，３４は、基板２１側に形成される第３領域２４Ａ，３４Ａと、基板２１から離反する側に形成される第４領域２４Ｂ，３４Ｂとを含み、第３および第４領域２４Ａ，３４Ａ，２４Ｂ，３４Ｂは、アルミニウムガリウム砒素によって形成される。第４領域２４Ｂ，３４Ｂの不純物濃度を、第３領域２４Ａ，３４Ａの不純物濃度よりも高濃度にする。

第２の他方導電型半導体層２５，３５は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第２の他方導電型半導体層２５，３５を形成する半導体材料には、第１の他方導電型半導体層２３，３３および第２の一方導電型半導体層２４，３４を形成する半導体材料のエネルギーギャップと同じ、もしくは第１の他方導電型半導体層２３，３３および第２の一方導電型半導体層２４，３４を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第２の他方導電型半導体層２５，３５のキャリア密度は、１×１０^１８ｃｍ^−３程度のものであることが望ましい。本実施の形態では、第２の他方導電型半導体層２５，３５は、基板２１側に形成される第５領域２５Ａ，３５Ａと、基板２１から離反する側に形成される第６領域２５Ｂ，３５Ｂとを含み、第５および第６領域２５Ａ，３５Ａ，２６Ｂ，３６Ｂは、アルミニウムガリウム砒素によって形成される。第６領域２５Ｂ，３５Ｂのバンドギャップは、第５領域２５Ａ，３５Ａのバンドギャップと略同一またはそれよりも広幅に設定され、第６領域２５Ｂ，３５Ｂの不純物濃度は、第５領域２５Ａ，３５Ａの不純物濃度と略同一またはそれよりも高濃度に設定される。

第１の他方導電型半導体層２３，３３と第２の一方導電型半導体層２４，３４のバンドギャップが略同一に選ばれ、第１の一方導電型半導体層２２，３２と第２の他方導電型半導体層２５，３５のバンドギャップは、第１の他方導電型半導体層２３，３３と第２の一方導電型半導体層２４，３４のバンドギャップよりも広く選ばれる。

オーミックコンタクト層２７，３７は、ガリウム砒素（ＧａＡｓ）およびインジウムガリウムリン（ＩｎＧａＰ）などの半導体材料によって形成される他方導電型の半導体層であり、アノード電極２およびセレクト電極１２とのオーミック接合を行うためのものである。オーミックコンタクト層２７，３７のキャリア密度は１×１０^１９ｃｍ^−３以上のものが望ましい。

絶縁膜２８は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層２８は、発光素子Ｔが発する波長の光の９５％以上を透過する樹脂材料によって形成され、ポリイミドおよびベンゾシクロブテン（ＢＣＢ）などによって形成される。絶縁膜２８は、厚み方向Ｚの一方Ｚ１側から発光素子Ｔ、発光選択素子Ｓおよび配列方向接続配線ＧＣを覆って設けられる。

発光素子Ｔのうち第１の他方導電型半導体層２３、第２の一方導電型半導体層２４、第２の他方導電型半導体層２５およびオーミックコンタクト層２７は、第１の一方導電型半導体層２２の幅方向Ｙの他方Ｙ２の端部を除く部分に積層される。絶縁膜２８のうち、第１の一方導電型半導体層２２の幅方向Ｙの他端Ｙ２に積層される部分に前記貫通孔４０ａが形成されて、この貫通孔４０ａを介して幅方向接続配線ＷＣが第１の一方導電型半導体層２２に接続される。

また第２の他方導電型半導体層２５は、第２の一方導電型半導体層２４の厚み方向Ｚの一方Ｚ１の表面の外周の一部から内側にわずかに退避して形成され、第１の他方導電型半導体層２４の厚み方向Ｚの一方Ｚ１の表面のうち、幅方向Ｙの一方Ｙ１他端部および配列方向Ｘの両端部を除いた部分に積層される。これによって、発光素子Ｔに流れる暗電流を抑制することができ、発光素子Ｔの受光感度を向上させることができる。

発光選択素子Ｓのうち第１の他方導電型半導体層３３、第２の一方導電型半導体層３４、第２の他方導電型半導体層３５およびオーミックコンタクト層３７は、第１の一方導電型半導体層３２の幅方向Ｙの一方Ｙ１の端部を除く部分に積層される。第１の一方導電型半導体層３２の幅方向Ｙの一方Ｙ１の端部には、グランド電極配線ＧＥの一部が積層して設けられる。第１の一方導電型半導体層３２とグランド電極配線ＧＥとが接続される。また第２の他方導電型半導体層３５およびオーミックコンタクト層３７は、第２の一方導電型半導体層３４の幅方向Ｙの一方Ｙ１の端部を除く部分に積層される。絶縁膜２８のうち、第１の一方導電型半導体層３２の幅方向Ｙの一方Ｙ１の端部に積層される部分に、前記グランド電極配線ＧＥに臨んで前記貫通孔４０ｈが形成され、第２の一方導電型半導体層３４の幅方向Ｙの一方Ｙ１の端部に積層される部分に前記貫通孔４０ｇが形成されて、これら貫通孔４０ｈ，４０ｇを介して短絡配線１１がグランド電極配線ＧＥと、第２の一方導電型半導体層３４の厚み方向Ｚの一方Ｚ１の表面とにそれぞれ接続される。また第２の他方導電型半導体層３５は、第１の他方導電型半導体層３４の厚み方向Ｚの一方の表面のうち、幅方向Ｙの他方Ｙ２の端部および配列方向Ｘの両端部を除いて積層される。

オーミックコンタクト層２７の厚み方向Ｚの一表面２７ａには、アノード電極２が接続され、オーミックコンタクト層３７の厚み方向Ｚの一表面３７ａには、セレクト電極１２が接続される。絶縁層２８のうち、オーミックコンタクト層２７，３７の厚み方向Ｚの一表面２７ａ，３７ａ上に形成される部分には、貫通孔４０ｃ，４０ｄがそれぞれ形成され、この貫通孔４０ｃ，４０ｄに第１アノード電極配線部分１７ａと一体に形成されるアノード電極２、セレクト電極配線ＳＥと一体に形成されるセレクト電極１２の一部がそれぞれ形成されて、オーミックコンタクト層２７，３７に接触している。貫通孔４０ｃは、発光素子Ｔの配列方向Ｘの中央で、かつ発光素子Ｔの幅方向Ｙの中央が絶縁膜２８から露出するように形成されており、アノード電極２からの電流を、発光素子Ｔの中央部に効率的に供給して、発光素子Ｔを発光させることができる。第１アノード電極配線部分１７ａの配列方向Ｘの長さＷ４は、発光素子Ｌの配列方向Ｘの長さＷ５の１／３以下に形成される。これによって第１アノード電極配線部分１７ａを設けても発光素子Ｔからの光を厚み方向Ｚの一方Ｚ１に出射させることができる。発光素子Ｌの配列方向Ｘの長さＷ５は、発光素子Ｌの配列方向Ｘにおける最大寸法である。

発光素子Ｔと発光選択素子Ｓとの間には、絶縁膜２８が充填されている。セレクト電極配線ＳＥの幅方向Ｙの他方Ｙ２の端部５１は、幅方向Ｙにおいて発光素子発光部１６と発光選択素子発光部１８との中央まで延び、幅方向Ｙの一方Ｙ１の端部５１は、第２の他方導電型半導体層３５のオーミックコンタクト層３７寄りの一部およびオーミックコンタクト層３７を、幅方向Ｙの一方Ｙ１側から覆う。

発光素子Ｔおよび発光選択素子Ｓでは、主に第２の一方導電型半導体層２４，３４と、第２の他方導電型半導体層２５，３５との界面付近で、第２の一方導電型半導体層２４，３４寄りの領域において光が発生する。したがって第２の一方導電型半導体層２４，３４と、第２の他方導電型半導体層２５，３５が、発光部をそれぞれ構成する。また発光素子Ｔでは、第１の一方導電型半導体層２２と第１の他方導電型半導体層２３と第２の一方導電型半導体層２４とによって主として受光する受光部、言い換えればフォトトランジスタ部が形成される。

各発光素子Ｔおよび発光選択素子Ｓは、基板２１の一表面２１ａに、第１の一方導電型半導体層２２と、第１の他方導電型半導体層２３と、第２の一他方導電型半導体層２４と、第２の他方導電型半導体層２５およびオーミックコンタクト層２７とを、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長（ＣＶＤ）法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子Ｔおよび発光選択素子Ｓを同時に形成することができるので、製造コストを低減することができる。

絶縁層２８は、各半導体層を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、発光素子Ｔまたは発光選択素子Ｓとの接続に必要な各貫通孔をフォトリソグラフィによってパターニングおよびエッチングして形成される。

セレクト配線接続用ボンディングパッドＣＳには、予め定める信号であるセレクト信号が与えられる。グランド配線接続用ボンディングパッドＧＮＤは、接地される。各発光選択素子Ｓは、セレクト電極配線ＣＳを介して与えられるセレクト信号に応答して発光する発光状態または発光しない非発光状態となる。各発光選択素子Ｓが発光すると、各発光選択素子Ｓの光はそれぞれ隣接する発光素子Ｔに照射される。各発光選択素子Ｓが発光する発光状態を、セレクト状態と記載する場合がある。各発光選択素子Ｓが発光しない非発光状態を、非セレクト状態と記載する場合がある。各発光素子Ｔは、各発光選択素子Ｓからの光を受光すると、前述したようにしきい電圧またはしきい電流が低下する。本実施の形態では、１つの発光素子Ｔに対し、１つの発光選択素子Ｓが隣接して配置されるので、発光素子Ｔが、発光選択素子Ｓの発する光を確実に受光することができ、発光選択素子Ｓが発光したときに発光素子Ｔのしきい電圧またはしきい電流を確実に低下させることができ、安定した動作を実現することができる。

アノード配線接続用ボンディングパッドＡには、第１駆動信号が与えられ、セレクト配線接続用ボンディングパッドＣＳには、第２駆動信号が与えられる。第１駆動信号および第２駆動信号が与えられることによって各発光素子Ｔのアノード電極２およびカソード電極３間に印加される電圧の最大値または電流の最大値は、発光素子Ｔが発光駆動素子Ｓからの光を受光していないときのしきい電圧（初期しきい電圧）またはしきい電圧（初期しきい電流）よりも小さく、かつ発光素子Ｔが発光駆動素子Ｓからの光を受光しているときのしきい電圧またはしきい電圧よりも大きく選ばれる。これによって各発光選択素子Ｓがセレクト状態のときのみ、各発光素子Ｔが発光可能な発光可能状態となる。

発光素子ブロックＢは、アノード電極２が共通に接続されるｎ個の発光素子Ｔから成り、各発光素子ブロックＢに含まれる複数の発光素子Ｔのうちのいずれかの前記カソード電極３が共通に接続される。発光素子アレイ１内において、複数の発光素子ブロックＢを時分割で駆動をする方式として、各発光素子ブロックＢの所定の発光素子Ｔのカソード電極３をそれぞれ共通化するので、１つの発光素子アレイ１内に含まれる発光素子Ｔの数が多くなっても、アノード電極配線ＡＥおよびカソード電極配線ＣＥの増加、およびアノード配線接続用ボンディングパッドＡおよびカソード配線接続用ボンディングパッドＣの増加を抑制することができ、発光素子アレイ１を小型に形成することができる。

図６は、本発明の実施の一形態の発光装置６０を模式的に示すブロック回路図である。発光装置６０は、複数のアレイチップＬ１，Ｌ２，…，Ｌｇ−１，Ｌｇ（記号ｇは、２以上の正の整数）と、発光用駆動回路である第１駆動用ＩＣ（Integrated Circuit）６１および第２駆動用ＩＣ６２と、選択用駆動回路である選択駆動用ＩＣ６３とを含んで構成される。各アレイチップＬ１，Ｌ２，…，Ｌｇ−１，Ｌｇについて、それぞれを総称して指す場合および不特定のものを指す場合に、単にアレイチップＬと記載する。各アレイチップＬは、前述した図１に示すアレイチップ１である。各アレイチップＬ１，Ｌ２，…，Ｌｇ−１，Ｌｇに含まれるセレクト配線接続用ボンディングパッドＣＳをそれぞれＣＳ１，ＣＳ２，…，ＣＳｇ−１，ＣＳｇと記載する。

各アレイチップＬは、配列方向Ｘに沿って発光素子Ｔが一列に配列されて、各発光素子Ｔからの光の出射方向を揃えて図示しない回路基板に実装される。また第１および第２駆動用ＩＣ６１，６２と、選択駆動用ＩＣ６３とは、前記回路基板に実装される。第１駆動用ＩＣ６１は、１つのアレイチップＬに含まれるアノード配線接続用ボンディングパッドＡと同数の第１信号出力端子ａ１，ａ２，…，ａｋ−１，ａｋを有し、各第１信号出力端子ａ１，ａ２，…，ａｋ−１，ａｋは、各アレイチップＬの前記アノード配線接続用ボンディングパッドＡ１，Ａ２，…Ａｋ−１，Ａｋにそれぞれ接続される。すなわち所定の第１信号出力端子ａｉ_３（記号ｉ_３は、ｋ以下の自然数）は、各アレイチップＬのアノード配線接続用ボンディングパッドＡｉ_３にそれぞれ接続される。第１信号出力端子ａ１，ａ２，…，ａｋ−１，ａｋは、回路基板に形成されるパターン配線およびこのパターン配線とアノード配線接続用ボンディングパッドＡ１，Ａ２，…Ａｋ−１，Ａｋとを接続するボンディングワイヤとを介して、アノード配線接続用ボンディングパッドＡ１，Ａ２，…Ａｋ−１，Ａｋと接続される。第１信号出力端子ａ１，ａ２，…，ａｋ−１，ａｋについて、それぞれを総称して指す場合および不特定のものを指す場合に、単に第１信号出力端子ａと記載する場合がある。

第２駆動用ＩＣ６２は、カソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ−１，Ｃｎと同数の第２信号出力端子ｃ１，ｃ２，…，ｃｎ−１，ｃｎを有し、第２信号出力端子ｃ１，ｃ２，…，ｃｎ−１，ｃｎは、各アレイチップＬのカソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ−１，Ｃｎにそれぞれ接続される。本実施の形態では、ｎ＝４であり、第２駆動用ＩＣ６２は、第２信号出力端子ｃ１，ｃ２，ｃ３，ｃ４を有する。すなわち所定のカソード配線接続用ボンディングパッドＣｉ_４（記号ｉ_４は、ｎ以下の自然数）は、各アレイチップＬの信号出力端子ｃｉ_４にそれぞれ接続される。第２信号出力端子ｃ１，ｃ２，…，ｃｎ−１，ｃｎは、回路基板に形成されるパターン配線およびこのパターン配線とカソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ−１，Ｃｎとを接続するボンディングワイヤとを介して、カソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ−１，Ｃｎと接続される。第２信号出力端子ｃ１，ｃ２，…，ｃｎ−１，ｃｎについて、それぞれを総称して指す場合および不特定のものを指す場合に、単に第２信号出力端子ｃと記載する場合がある。

選択駆動用ＩＣ６３は、セレクト配線接続用ボンディングパッドＣＳ１，ＣＳ２，…，ＣＳｇ−１，ＣＳｇと同数のセレクト信号出力端子ｃｓ１，ｃｓ２，…，ｃｓｇ−１，Ｃｃｓｇを有し、セレクト信号出力端子ｃｓ１，ｃｓ２，…，ｃｓｇ−１，ｃｓｇは、各アレイチップＬのセレクト配線接続用ボンディングパッドＣＳ１，ＣＳ２，…，ＣＳｇ−１，ＣＳｇにそれぞれ接続される。すなわち所定のセレクト信号出力端子ｃｓｉ_５（記号ｉ_５は、ｇ以下の自然数）は、セレクト配線接続用ボンディングパッドＣＳｉ_５に接続される。セレクト信号出力端子ｃｓ１，ｃｓ２，…，ｃｓｇ−１，ｃｓｇは、回路基板に形成されるパターン配線およびこのパターン配線とセレクト配線接続用ボンディングパッドＣＳ１，ＣＳ２，…，ＣＳｇ−１，ＣＳｇとを接続するボンディングワイヤとを介して、セレクト配線接続用ボンディングパッドＣＳ１，ＣＳ２，…，ＣＳｇ−１，ＣＳｇと接続される。セレクト信号出力端子ｃｓ１，ｃｓ２，…，ｃｓｇ−１，ｃｓｇについて、それぞれを総称して指す場合および不特定のものを指す場合に、単にセレクト信号出力端子ｃｓと記載する場合がある。

第１駆動用ＩＣ６１は、後述する制御手段９６から与えられる画像情報に基づいて各第１信号出力端子ａ１，ａ２，…，ａｋ−１，ａｋから第１駆動信号を出力する。第２駆動用ＩＣ６２は、後述する制御手段９６から与えられる画像情報に基づいて各第２信号出力端子ｃ１，ｃ２，ｃ３，ｃ４から第２駆動信号を出力する。また選択駆動用ＩＣ６３は、後述する制御手段９６から与えられる画像情報に基づいて各セレクト信号出力端子ｃｓ１，ｃｓ２，…，ｃｓｇ−１，ｃｓｇからセレクト信号を出力する。

図７は、発光装置６０の動作を示すタイミングチャートである。図７では、第１および第２駆動用ＩＣ６１，６２ならびに選択駆動用ＩＣ６３のぞれぞれの出力端子、すなわち第１信号出力端子ａ、第２信号出力端子ｃ、およびセレクト信号出力端子ｃｓから出力される第１および第２駆動信号およびセレクト信号の波形、ならびにグランド配線接続用ボンディングパッドＧＮＤに与えられる電位を表す。図６において、横軸は時間であって、基準時刻からの経過時間を表し、縦軸は、信号レベルを表す。信号レベルは、電圧の大きさを表し、第１および第２駆動用ＩＣ６１，６２は、定電流を出力する。また選択駆動用ＩＣ６３は、定電圧を出力する。

第１駆動信号（アノード信号）がハイ（Ｈ）レベルのとき、予め定める電流が第１信号出力端子ａから出力され、第１駆動信号がロー（Ｌ）レベルのとき、第１信号出力端子ａから電流は出力されない。第１駆動信号がＨレベルのとき、５ｍＡの定電流が第１信号出力端子ａから出力される。また第２駆動信号（カソード信号）がＨレベルのとき、予め定める電流が第２信号出力端子ｃから出力され、第２駆動信号がＬレベルのとき、第２信号出力端子ｃから出力されない。第２駆動信号がＨレベルのとき、１ｍＡの定電流が第２信号出力端子ｃから出力される。またセレクト信号がＨレベルのとき、予め定める電圧がセレクト信号出力端子ｃｓから出力され、Ｌレベルのとき零（０）Ｖがセレクト信号出力端子ｃｓから出力される。セレクト信号がＨレベルのとき、接地電位に対して５Ｖの電圧がセレクト信号出力端子ｃｓから出力される。第１および第２駆動信号の信号レベルがハイレベルとのときに、各発光素子Ｔのアノード電極２およびカソード電極３間に与えられる電圧およびアノード電極２またはカソード電極３に流れる電流は、各発光素子Ｔが発光選択素子Ｓからの光を受光して低下したしきい電圧またはしきい電流よりも大きく、かつ各発光素子Ｔが受光していないときの初期のしきい電圧またはしきい電流よりも小さく選ばれる。

各発光素子Ｔは、セレクト状態であって、かつ第１駆動信号がＨレベルであって、かつ第２駆動信号がＬレベルのときに、しきい電流よりも高い電流が流れて発光する。また各発光素子Ｔは、セレクト状態であっても、第１および第２駆動信号がＬレベルであれば電流が与えられないので、発光しない。また各発光素子Ｔは、セレクト状態であり、第１駆動信号がＨレベルであっても、第２駆動信号がＨレベルであれば、発光素子に与えられる電流がしきい電流よりも小さな電流となり、発光しない。また発光素子Ｔは、セレクト状態でないときは、第１および第２駆動信号の信号レベルにかかわらず発光しない。

第１駆動用ＩＣ６１，６２ならびに選択駆動用ＩＣ６３がそれぞれ出力する第１駆動信号ならびにセレクト信号の信号レベルをそれぞれＬレベルとし、かつ第２駆動用ＩＣ６２が出力する第２駆動信号の信号レベルをＨレベルとしている状態から、時刻ｔ０で、選択駆動用ＩＣ６３が、セレクト信号出力端子ｃｓ１から出力されるセレクト信号をＨレベルにすると、アレイチップＬ１の各発光選択素子Ｓが発光して、各発光素子Ｔがセレクト状態となり、すなわちアレイチップＬ１の各発光素子Ｌのしきい電圧またはしきい電流が低下する。

時刻ｔ０が経過した後、時刻ｔ１で、第２駆動用ＩＣ６２が第２信号出力端子ｃ１から出力される第２駆動信号をＬレベルにする。

時刻ｔ１が経過した後、時刻ｔ２で、第１駆動用ＩＣ６１が、Ｌレベルの第２駆動信号が与えられている発光素子Ｔのうち、発光させるべき発光素子Ｔに電気的に接続される第１信号出力端子ａから出力される第１駆動信号をＨレベルにする。たとえば時刻ｔ３の第１駆動用ＩＣ６１の各第１信号出力端子ａ１から出力される第１駆動信号をＨレベルにすると、アレイチップＬ１の各発光素子ブロックＢのうち、カソード配線接続用ボンディングパッドＣ１に接続される全ての発光素子Ｔを発光させることができる。アレイチップＬ１を除くアレイチップＬの所定の発光素子Ｔにも、Ｈレベルの第１駆動信号およびＬレベルの第２駆動信号が与えられるが、アレイチップＬ１を除くアレイチップＬ１では、発光素子Ｔは、セレクト状態ではないので発光しない。

時刻ｔ２が経過した後、時刻ｔ３で、第１駆動用ＩＣ６１が前記時刻ｔ３においてＬレベルにしている第２駆動信号を、Ｈレベルにする。これによって、各発光素子Ｔは消灯する。

時刻ｔ３が経過した後、時刻ｔ４で、時刻ｔ１において第２駆動用ＩＣ６２が第２信号出力端子ｃ１から出力される第２駆動信号をＨレベルにして、また第２信号出力端子ｃ２から出力される第２駆動信号をＬレベルにする。

以後、同様に第２駆動用ＩＣ６２は、第２信号出力端子ｃ２，ｃ３，ｃ４から出力される第２駆動信号のＨレベルとＬレベルとを順番に切換え、すなわち第２信号出力端子ｃ２から出力される第２駆動信号をＨレベルにするとき、第２信号出力端子ｃ３から出力される第２駆動信号をＬレベルにして、第２信号出力端子ｃ３から出力される第２駆動信号をＨレベルにするとき、第２信号出力端子ｃ４から出力される第２駆動信号をＬレベルにする。第２信号出力端子ｃ１，ｃ２，ｃ３，ｃ４からカソード電極３に与えられる第２駆動信号がそれぞれＬレベルのときに、アノード電極３にＨレベルの第１駆動信号が与えられた発光素子Ｔを選択的に発光させることができる。第２駆動用ＩＣ６２が各第２信号出力端子ｃ１，ｃ２，ｃ３，ｃ４から出力される第２駆動信号がＬレベルとなる時間およびＨレベルとなる時間は等しく選ばれる。第２駆動用ＩＣ６２は、第２信号出力端子ｃ１，ｃ２，ｃ３，ｃ４からそれぞれ出力される各第２駆動信号が、予め定める周期でＨレベルおよびＬレベルを繰返すように出力する。

第２駆動用ＩＣ６２が第２信号出力端子ｃ１，ｃ２，ｃ３，ｃ４から出力される第２駆動信号のＨレベルとＬレベルとを順番に切換え、時刻ｔ５で第２信号出力端子ｃ４から出力される第２駆動信号をＨレベルにした後、時刻ｔ６で、時刻ｔ０において選択駆動用ＩＣ６３が、セレクト信号出力端子ｃｓ１から出力されるセレクト信号をＬレベルにするとともに、セレクト信号出力端子ｃｓ２から出力されるセレクト信号をＨレベルにする。これによって、アレイチップＬ２の各発光選択素子Ｓが消灯して、非セレクト状態となり、アレイチップＬ２の各発光選択素子Ｓが発光して、各発光素子Ｔがセレクト状態となり、すなわちアレイチップＬ２の各発光素子Ｌのしきい電圧またはしきい電流が低下する。

以後、同様に選択駆動用ＩＣ６３は、各セレクト信号出力端子ｃｓから出力されるセレクト信号のＨレベルとＬレベルとを順番に切換える。選択駆動用ＩＣ６３が各セレクト信号出力端子ｃｓから出力されるセレクト信号がＨレベルとなる時間およびＬレベルとなる時間は等しく選ばれる。選択駆動用ＩＣ６３は、セレクト信号出力端子ｃｓからそれぞれ出力される各セレクト信号が、予め定める周期でＨレベルおよびＬレベルを繰返すように出力する。

第２駆動用ＩＣ６２は、ｇ個のアレイチップＬで共有される１組の接続配線ＧＣ１〜ＧＣ４に共通に接続されており、ｇ個のアレイチップＬで共有する接続配線ＧＣに、複数のアレイチップＬのいずれかで受け取られる第２駆動信号を出力する。この第２駆動信号を受け取るか否かは、各アレイチップＬに設けられたセレクト配線接続用ボンディングパッドＣＳに入力されるセレクト信号に応答してアレイチップＬで選択される。

アレイチップＬは、このアレイチップＬに含まれる発光選択素子Ｓがセレクト信号によって選択される時間、すなわち発光選択素子Ｓが発光している時間に、発光素子Ｔがアノード電極２およびカソード電極３にそれぞれ与えられる第１および第２の駆動信号を受けて発光することができるセレクト状態となるように動作する。発光素子Ｔは、セレクト状態であるときにのみ、第１駆動信号および第２駆動信号に応答して発光素子Ｔは発光する。各アレイチップＬに発光選択素子Ｓを設けて、この発光選択素子ＳによってアレイチップＬにおいて、第１駆動信号および第２駆動信号に応答して発光素子Ｔを発光させるか否かを選択することができる。

１つのアレイチップＬが有するアノード配線接続用ボンディングパッドＡと同じ数の第１駆動信号出力端子ａを有する第１駆動用ＩＣ６１と、カソード配線接続用ボンディングパッドＣと同じ数の第２駆動信号出力端子ｃを備える第２駆動用ＩＣ６２と、複数のアレイチップＬ１と同数のセレクト信号出力端子ｓｃを備える選択駆動用ＩＣ６３とによって、各発光素子Ｔを選択的に発光させることができる。第１駆動用ＩＣと第２駆動用ＩＣとを、各アレイチップＬに共通に接続し、各アレイチップＬの発光素子Ｔのアノード電極２に共通の第１駆動信号を与え、カソード電極３に共通の第２駆動信号を与えても、各選択素子からの光を受光しているアレイチップＬの発光素子Ｔのみを選択的に発光させることができるので、第１および第２駆動用ＩＣ６１，６２から時分割で第１および第２駆動信号を各アレイチップＬに共通に与えて、各アレイチップＬの発光素子Ｔを時分割で駆動することができ、少ない駆動用ＩＣで発光素子アレイを駆動することができる。

またアノード配線接続用ボンディングパッドＡの総数と第１駆動用ＩＣ６１の第１駆動信号出力端子ａとを等しくする必要がなく、カソード配線接続用ボンディングパッドＣの総数と、第２駆動用ＩＣ６２の第２駆動信号出力端子ｃの総数とを等しくする必要がないので、各アレイチップＬと第１および第２駆動用ＩＣ６１，６２とを接続する配線の数は、１つのアレイチップＬと第１および第２駆動用ＩＣ６１，６２とを接続する場合と比較して、アレイチップＬの数と１つのアレイチップＬに含まれるアノード配線接続用ボンディングパッドＡの数およびカソード配線接続用ボンディングパッドＣの数を加算した数とを乗算した値となるのではなく、セレクト配線接続用ボンディングパッドＣＳの数だけ、アレイチップＬの数だけしか増加しない。したがって複数のアレイチップＬを用いて発光装置６０を形成するときに、アレイチップと駆動用ＩＣとを接続する配線が増大してしまうことを抑制することができ、配線に必要な実装面積を低減して装置を小型に形成することができる。

以上のように本実施の形態の発光装置６０は、駆動用ＩＣおよび駆動用ＩＣを実装する多層配線基板の層数を少なくしたり、駆動用ＩＣを実装する基板の表面積を小さくしたりすることができるので小型に形成され、複数のアレイチップＬに同じ駆動用ＩＣから出力される駆動信号を与えることができるので、複数のアレイチップＬにおける動作のばらつきがなく、安定に動作させることができる。また駆動用ＩＣの数が低減されると、駆動用ＩＣを接続する接続箇所が低減されるので、生産性を向上させ、また接続箇所の不具合によって発生する歩留まりの低下を抑制することができる。

本発明の他の実施の形態では、前述の図１に示す実施の形態において、１つの発光選択素子Ｓからの光を複数の発光素子Ｔが受光する構成としてもよい。発光選択素子Ｓによって、１つのアレイチップ１に含まれる全ての発光素子Ｔのしきい電圧またはしきい電流を、第１および第２駆動信号に応答して発光することができる程度に低下させることができればよく、１つの発光選択素子Ｓであっても複数の発光素子Ｔをセレクト状態にすることができるのであれば、１つの発光選択素子Ｓからの光を複数の発光素子Ｔが受光する構成としても同様の効果を達成することができる。この場合には、発光選択素子Ｓの数を低減することができるので、消費電力を低減することができる。

本発明のさらに他の実施の形態では、前述した各実施の形態において、発光選択素子Ｓを発光サイリスタではなく発光ダイオード（ＬＥＤ）によって実現してもよい。

図８は、本発明の実施の一形態の画像形成装置８７の基本的構成を示す側面図である。画像形成装置８７は、電子写真方式の画像形成装置であり、前述した発光装置６０を備え、この発光装置６０を、感光体ドラム９０への露光装置に使用している。

画像形成装置８７は、Ｙ（イエロ）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の４色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、４つの発光装置６０Ｙ，６０Ｍ，６０Ｃ，６０Ｋ、集光手段であるレンズアレイ８８Ｙ，８８Ｍ，８８Ｃ，８８Ｋ、前記各色に対応する４つの発光装置６０Ｙ，６０Ｍ，６０Ｃ，６０Ｋが実装された回路基板およびレンズアレイ８８を保持する第１ホルダ８９Ｙ，８９Ｍ，８９Ｃ，８９Ｋ、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋ、４つの現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写手段である転写ベルト９２、４つのクリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、４つの帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋ、定着手段９５および制御手段９６を含んで構成される。

各発光装置６０は、第１および第２駆動用ＩＣ６１，６２ならびに選択駆動用ＩＣ６３に各色のカラー画像情報が与えられて動作する。たとえば、４つ発光装置６０の配列方向Ｘの長さは、たとえば２００ｍｍ〜４００ｍｍに選ばれる。

各発光装置６０の発光素子Ｔからの光は、レンズアレイ８８を介して各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに集光して照射される。レンズアレイ８８は、たとえば発光素子の光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。

発光装置６０が実装される回路基板およびレンズアレイ８８は、第１ホルダ８９によって保持される。ホルダ８９によって、発光素子Ｔの光照射方向と、レンズアレイ８８のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。

各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置６０Ｙ，６０Ｍ，６０Ｃ，６０Ｋからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。

各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに現像剤を供給する現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写ベルト９２、クリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、および帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋがそれぞれ配置される。感光体ドラム９０に現像剤によって形成された画像を記録シートに転写する転写ベルト９２は、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに対して共通に設けられる。

前記感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、第２ホルダによって保持され、この第２ホルダと第１ホルダ８９とは、相対的に固定される。各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの回転軸方向と、各発光装置６０の前記配列方向Ｘとがほぼ一致するようにして位置合わせされる。

転写ベルト９２によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段９５に搬送される。定着手段９５は、記録シートに転写された現像剤を定着させる。感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、回転駆動手段によって回転される。

制御手段９６は、前述した第１および第２駆動用ＩＣ６１，６２ならびに選択駆動用ＩＣ６３に画像情報を与えるとともに、感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋを回転駆動する回転駆動手段、現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写手段９２、帯電手段９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋおよび定着手段９５の各部を制御する。

このような構成の画像形成装置８７では、発光装置６０が、小型であって、安定に動作する信頼性の高いものであるので、良好な画像を安定に形成することができるものとなる。

図９は、本発明の他の実施の形態の発光素子アレイである発光素子アレイチップ１００の概略的な構成を示す等価回路図である。本実施の形態において、前述した実施の形態と同様な構成については、同様の参照符号を付してその説明を省略する。以後、発光素子アレイチップ１００を単にアレイチップ１００と記載する場合がある。

アレイチップ１００は、複数の発光素子Ｔ１，Ｔ２，…，Ｔｍ−１，Ｔｍ（記号ｍは、２以上の整数）と、１つの発光選択素子Ｓと、アノード電極配線ＡＥ１，ＡＥ２，…ＡＥｍ−１，ＡＥｍと、１つのカソード電極配線ＣＥと、セレクト電極配線ＳＥと、グランド電極配線ＧＥと、複数のアノード配線接続用ボンディングパッドＡ１，Ａ２，…Ａｍ−１，Ａｍと、カソード配線接続用ボンディングパッドＣと、セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤと、短絡配線１１を含んで構成される。本実施の形態では、記号ｍ＝４に選ばれ、すなわちアレイチップ１００は、４つの発光素子Ｔ１〜Ｔ４を備える。

各発光素子Ｔのカソード電極３は、１つのカソード電極配線ＣＥに共通に接続される。発光選択素子Ｓは、各発光素子Ｔに隣接し、各発光素子に光を照射可能に設けられる。各発光素子Ｔは、発光選択素子Ｓがセレクト信号に応答して発光するとこの光を受光してセレクト状態になる。発光素子Ｔは、セレクト状態となったときに、アノード電極配線ＡＥ１を介してアノード電極２に駆動信号が与えられるか、カソード電極配線ＣＥを介してカソード電極３に駆動信号が与えられるか、またはカソード電極配線ＣＥおよびアノード電極配線ＡＥ１をそれぞれ介して駆動信号がアノード電極２またはカソード電極３に駆動信号がそれぞれ与えられることによって発光する。

図１０は、発光素子アレイチップ１００を示す平面図である。なお同図は、各発光素子Ｔの光の出射方向を紙面に垂直手前側として配置された発光素子アレイチップ１００の平面を示し、絶縁膜２８は、図解を容易にするため省略して示している。発光素子アレイチップ１００は、光導波体１０２を含んで構成される。

各発光素子Ｔは等間隔に配列され、相互に予め定める第１の間隔Ｗ１をあけて直線状に配列される。発光素子Ｔは、配列方向Ｘにおいて基板２１の両端部８，９にわたって形成される。スイッチ素子Ｓは、複数の発光素子Ｔから成る発光素子群１０１の幅方向Ｙの一方Ｙ１に設けられ、配列方向Ｘの中央が、前記発光素子群１０１の配列方向Ｘの中央を通る仮想一平面上に設けられる。

各発光素子Ｔと発光選択素子Ｓとの間には、光導波体１０２が設けられる。光導波体１０２は、基板２１の一表面２１ａに積層して設けられる。光導波体１０２は、光導波体１０２は、前記各発光素子Ｔの幅方向Ｙの一方Ｙ１の端面１０３と、発光選択素子Ｓの幅方向Ｙの他方Ｙ２の端面１０４とに密着して設けられ、発光選択素子Ｓの発光による光を、各発光素子Ｔに導波させる。光導波体１０２は、発光素子側導波部１０２ａと、発光選択素子側導波部１０２ｂと、共通導波部１０２ｃとを含む。発光素子側導波部１０２ａは、各発光素子Ｔに個別に設けられ、各発光素子Ｔの幅方向Ｙの一方Ｙ１の端面１０３に密着して設けられ、配列方向Ｘにおいて発光素子Ｔに対向し、配列方向Ｘの長さが発光素子Ｔの配列方向Ｘの長さと等しく選ばれ、かつ厚み方向Ｚの長さが発光素子Ｔの厚み方向Ｚの長さと等しく選ばれる。発光素子側導波部１０２ａは、発光選択素子Ｓの幅方向Ｙの他方Ｙ２の端面１０４に密着して設けられ、配列方向Ｘにおいて発光選択素子Ｓに対向し、配列方向Ｘの長さが発光選択素子Ｔの配列方向Ｘの長さと等しく選ばれ、かつ厚み方向Ｚの長さが発光選択素子Ｓの厚み方向Ｚの長さと等しく選ばれる。共通導波部１０２ｃは、各発光素子側導波部１０２ａと発光選択素子側導波部１０２ｂとの間に設けられ、配列方向Ｘに延びて各発光素子側導波部１０２ａの幅方向Ｙの一方Ｙ１の端部と、発光選択素子側導波部１０２ｂの幅方向Ｙの他方Ｙ２の端部とにそれぞれ連なって設けられる。共通導波部１０２ｃの厚み方向Ｚの長さは、各発光素子側導波部１０２ａと発光選択素子側導波部１０２ｂの厚み方向の長さと等しく選ばれる。また各発光素子側導波部１０２ａと発光選択素子側導波部１０２ｂと、共通導波部１０２ｃとは、一体形成される。

光導波体１０２を単に直方体形状とするのではなく、発光素子側導波部１０２ａと、発光選択素子側導波部１０２ｂとを設けることによって、発光選択素子Ｓの発光を複数の発光素子Ｔに効果的に分岐して導波させることができるため、１つの発光選択素子Ｓで多くの発光素子Ｔの選択状態を制御することができ、発光選択素子Ｓの駆動用の電力を低減することができる。

光導波体１０２は、光導波体１０２の屈折率は、この光導波体１０２の発光素子Ｔおよび発光選択素子Ｓならびに基板２１を除く周囲の屈折率よりも大きく選ばれ、かつ絶縁膜２８よりも、発光選択素子Ｓから出射された波長の光に対して透過率の高い材料を用いて形成される。また光導波体１０２は、良好な電気絶縁性を有し、これによって光導波体１０２に積層して電気配線を形成することができる。このような導波体１０２は、たとえばポリイミド樹脂によって形成される。また光導波体１０２の前記周囲には、空気層および反射率の高い金属層のうちの少なくともいずれかが形成される。このようにすれば、発光選択素子Ｓから出射して光導波体１０２に入射した光は、光導波体１０２の外周面と周囲の空気層または金属層との界面で反射を繰り返しながら各発光素子Ｔに導波する。

各発光素子Ｔの幅方向Ｙの他方Ｙ２には、配列方向Ｘに沿って各カソード電極配線ＣＥの一部を構成する配列方向接続配線ＧＣが基板２１の厚み方向Ｚの一表面２１ａに積層して設けられる。各配列方向接続配線ＧＣには、幅方向Ｙに沿って各カソード電極配線ＣＥの残部を構成する幅方向接続配線ＷＣ１，ＷＣ２，ＷＣ３，ＷＣ４が接続される。幅方向接続配線ＣＷは、図示しない絶縁膜２８に積層されて各配列方向接続配線ＧＣと電気的に絶縁され、絶縁膜２８に形成される貫通孔４０ａを介して各発光素子Ｔ１，Ｔ２，Ｔ３，Ｔ４の幅方向Ｙの他方Ｙ２の端部１５にそれぞれが接続され、この端部１５から幅方向Ｙの他方Ｙ２に延び、共通の配列方向接続配線ＧＣに貫通孔４０ｂを介して接続される。

配列方向接続配線ＧＣの幅方向Ｙの他方Ｙ２には、アレイチップ１００の幅方向Ｙの他方Ｙ２の端部１５に、配列方向Ｘに沿ってアノード配線接続用ボンディングパッドＡ２，Ａ３と、カソード配線接続用ボンディングパッドＣとが配列方向Ｘに所定の間隔をあけて設けられる。

光導波体１０２の幅方向Ｙの一方Ｙ１には、アレイチップ１００の配列方向Ｙの両端部８，９にそれぞれアノード配線接続用ボンディングパッドＡ１，Ａ４と、セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤとが、互いに間隔をあけて設けられる。アノード配線接続用ボンディングパッドＡ１，Ａ４は、光導波路１０２に隣接して、発光選択素子Ｓの配列方向Ｘの両側にそれぞれ設けられる。セレクト配線接続用ボンディングパッドＣＳと、グランド配線接続用ボンディングパッドＧＮＤとは、アレイチップ１００の幅方向Ｙの一方Ｙ１の端部で、前記アノード配線接続用ボンディングパッドＡ１，Ａ４の幅方向Ｙの一方Ｙ１にそれぞれ設けられる。

アノード電極配線ＡＥ１〜ＡＥ４は、対応する発光素子Ｔ１〜Ｔ４と、アノード配線接続用ボンディングパッドＡ１〜Ａ４にそれぞれ接続される。

セレクト電極配線ＳＥは、図示しない絶縁膜２８に積層して、発光選択素子Ｓを厚み方向Ｚの一方Ｚ１側から覆うように設けられる。セレクト電極配線ＳＥと、セレクト電極ＣＳとは、セレクト電極配線接続部１９によって電気的に接続される。セレクト電極配線ＳＥと、セレクト電極ＣＳと、セレクト電極配線接続部１９とは一体形成される。

発光選択素子Ｓの幅方向Ｙの一方Ｙ１の端部４１には、接地側電極１３と一体に形成されるグランド電極ＧＥが接続される。グランド電極配線ＧＥと、グランド電極ＧＮＤとは一体形成される。

アレイチップ１００は、セレクト配線接続用ボンディングパッドＣＳから入力されるセレクト信号に応じて、発光選択素子Ｓが発光し、この発光による光を発光素子Ｔが受光して発光素子Ｔがセレクト状態になったときにのみ、アノード電極用ボンディングパッドＡ１〜Ａ４およびカソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ，Ｃｎ−１の少なくともいずれか一方から入力される駆動信号に応じて発光素子Ｔ１〜Ｔ４のいずれかが発光するように動作する。駆動信号の電圧または電流は、各発光素子Ｔが発光選択素子Ｓからの光を受光して低下したしきい電圧またはしきい電流よりも大きく、かつ各発光素子Ｔが受光していないときの初期のしきい電圧またはしきい電流よりも小さく選ばれる。

たとえばアノード電極用ボンディングパッドＡおよびカソード配線接続用ボンディングパッドＣのうち、いずれか一方を接地すると、アノード電極用ボンディングパッドＡおよびカソード配線接続用ボンディングパッドＣのいずれか他方にのみ駆動信号を与えればよいので、発光装置の構成を簡略化することができる。

アレイチップ１００によれば、前述したアレイチップ１と同様に、アレイチップ１００に設けられた発光選択素子Ｓが、セレクト信号によって選択される時間にのみ、発光素子Ｔがアノード電極用ボンディングパッドＡ１〜Ａ４およびカソード配線接続用ボンディングパッドＣ１，Ｃ２，…，Ｃｎ，Ｃｎ−１の少なくともいずれか一方から入力される駆動信号に応じて発光することができるセレクト状態となる。したがって、複数のアレイチップ１００を並べて発光装置を構成するときに、各アレイチップ１００に駆動信号を出力する駆動用ＩＣをそれぞれ個別に用意しなくても、駆動用ＩＣと、駆動用ＩＣおよびアレイチップ１００を接続する配線とを共用して、時分割で駆動することができる。これによって、少ない駆動用ＩＣで、複数のアレイチップ１００を時分割で駆動することができる。また発光選択素子Ｓと発光素子Ｔとの間に光導波体１０２を設けることによって、１つの発光選択素子Ｓからの光を複数の発光素子Ｔに導波させて発光選択素子Ｓからの光を複数の発光素子Ｔに効率的に照射することができるので、発光選択素子Ｓの数を少なくすることでき、これによって消費電力の抑制し、また発光素子アレイを小型化することができる。

図１１は、本発明のさらに他の実施の形態の発光素子アレイである発光素子アレイチップ１２０の概略的な回路構成を示す等価回路図である。以後、発光素子アレイチップ１２０を、単にアレイチップ１２０と記載する場合がある。本実施の形態のアレイチップ１２０と、前述の図１に示す実施の形態のアレイチップ１とは、各発光素子Ｔと、カソード電極配線ＣＥとの接続の形態が異なるのみであって、その他の構成は同様であるので、同様の部分には同様の参照符号を付してその説明を省略する。

相互に隣接する発光素子ブロックＢによって、発光素子ブロック体Ｄ１，Ｄ２，…，Ｄｑ−１，Ｄｑ（記号ｑは、正の整数であって、かつｑ＝ｋ／２）が形成される。以後、発光素子ブロック体Ｄ１，Ｄ２，…，Ｄｑ−１，Ｄｑを総称する場合および不特定のものを示す場合、単に発光素子ブロック体Ｄと記載する。本実施の形態では、発光素子ブロック体Ｄ１は、発光素子ブロックＢ１，Ｂ２によって形成され、発光素子ブロック体Ｄｑは、発光素子ブロックＢｋ−１，Ｂｋによって形成される。

アレイチップ１２０は、ｎ＋１本のカソード電極配線ＣＥ１，ＣＥ２，…，ＣＥｎ，ＣＥｎ＋１を有する。発光素子ブロック体Ｄにおける発光素子Ｔの配列方向Ｘに沿う一方から他方に向かって第ｈ（１≦ｈ≦２×ｎ）番目の発光素子Ｔｈのカソード電極３と、ｎ＋１本のカソード電極配線ＣＥのうちの、第ｒ（１≦ｒ≦ｎ＋１）番目のカソード電極配線ＣＥｒとが、以下の条件（１）および（２）を満たすように接続される。
条件（１） ｈが、１≦ｈ≦ｎのとき、ｒが、ｒ＝ｈ
条件（２） ｈが、ｎ＋１≦ｈ≦２×ｎのとき、ｒが、ｒ＝２×ｎ＋２−ｈ

本実施の形態では、ｎ＝４に選ばれる。したがって発光素子ブロック体Ｃに含まれ、配列方向Ｘに沿う一方Ｘ１から他方Ｘ２に向かって第ｈ番目（１≦ｈ≦８）の発光素子Ｔｈのカソード電極３と、カソード電極配線ＣＥとの接続については、ｈが、１≦ｈ≦４のとき、すなわち発光素子ブロック体Ｃ１に含まれる発光素子ブロックＢのうち、配列方向Ｘの一方Ｘ１の発光素子ブロックＢに含まれる発光素子Ｔについては、第ｈ番目の発光素子Ｔｈのカソード電極３と第ｈ番目のカソード電極配線ＣＥｈとが接続される。たとえば発光素子ブロックＢ１において、発光素子Ｔ１のカソード電極３は、カソード電極配線ＣＥ１と接続され、発光素子Ｔ２のカソード電極３は、カソード電極配線ＣＥ２と接続され、発光素子Ｔ３のカソード電極３は、カソード電極配線ＣＥ３と接続され、発光素子Ｔ４のカソード電極３は、カソード電極配線ＣＥ４と接続される。またｈが、５≦ｈ≦８のとき、すなわち発光素子ブロック体Ｄに含まれる発光素子ブロックＢのうち、配列方向Ｘの他方Ｙ２の発光素子ブロックＢに含まれる発光素子Ｔについては、第ｈ番目の発光素子Ｔｈのカソード電極３と第２×ｎ＋２−ｈ番目のカソード電極配線ＣＥ２×ｎ＋２−ｈとが接続される。たとえば発光素子ブロックＢ２において、発光素子Ｔ５のカソード電極３は、カソード電極配線ＣＥ５と接続され、発光素子Ｔ６のカソード電極３は、カソード電極配線ＣＥ４と接続され、発光素子Ｔ７のカソード電極３は、カソード電極配線ＣＥ３と接続され、発光素子Ｔ８のカソード電極３は、カソード電極配線ＣＥ２と接続される。

以上のようにアレイチップ１２０では、発光素子ブロックＢに含まれ、相互に隣接する発光素子Ｔでは、それぞれの一方の発光素子Ｔのカソード電極３が第ｒ番目のカソード電極配線ＣＥに接続され、他方の発光素子Ｔのカソード電極３が第ｒ＋１番目のカソード電極配線ＣＥに接続されるので、第１番目〜第Ｎ＋１番目のカソード電極配線ＣＥに時分割で順番にＨレベルの第２駆動信号を伝送させて、各発光素子ブロックＢのアノード電極１４に同じタイミングでＨレベルの第１駆動信号を与えても、相互に隣接する発光素子Ｔが同時に発光してしまうことがなく、また相互に隣接する発光素子Ｔの発光するタイミングの時間的なずれが大きくなってしまうことを抑制することができる。

また相互に隣接する発光素子ブロックＢで、相互に隣接する発光素子Ｔについても、同様にそれぞれのカソード電極３が第ｒ番目および第ｒ＋１番目のカソード電極配線ＣＥに個別に接続されることになるので、アレイチップ１２０の全域にわたって、相互に隣接する発光素子Ｔ間における発光するタイミングが大きくずれてしまうことを抑制するとともに、同じタイミングでの発光が防止される。チップアレイ１２０を、感光体ドラム９０を露光する露光装置として用いると、相互に隣接する発光素子Ｔ間における発光するタイミングが大きくずれてしまうことが抑制されることによって、感光体ドラム９０に露光される露光位置に不連続点が発生せず、かつ相互に隣接する発光素子Ｔが同時に発光することが抑制される。したがって各発光素子Ｔの発光した時の発熱のムラを抑制して、各発光素子Ｔの温度変化による発光特性を揃えることができ、さらに相互に隣接する発光素子Ｔから発生する光が干渉することが防止することができる。したがってチップアレイ１２０では、チップアレイ１と同様な効果を達成することができるだけではなく、さらに感光体ドラム９０を精度よく露光することができ、これによって画像形成装置８７において、優れた画像品質の記録画像を得ることができる。

図１２は、本発明の他の実施の形態の発光装置１３０を模式的に示すブロック回路図である。本実施の形態の発光装置１３０は、前述した実施の形態の発光装置６０と同様な構成であって、発光装置６０とは第１駆動用ＩＣ６１の第１信号出力端子ａの端子数と、選択駆動用ＩＣ６３の選択信号出力端子ｃｓの端子数と、発光素子アレイＬと第１駆動用ＩＣ６１および第２駆動用ＩＣとの接続形態が異なるのみであるので、同様の構成には同様の参照符号を付して、その説明を省略する。

発光装置１３０は、複数のアレイチップＬ１，Ｌ２，…，Ｌｇ−１，Ｌｇと、２つの第１駆動用ＩＣ６１ａ，６１ｂと、第２駆動用ＩＣ６２と、選択駆動用ＩＣ６３とを含んで構成される。本実施の形態では、記号ｇ，ｋは、偶数に選ばれる。また、ｇ＝４×ｋに選ばれる。

第１駆動用ＩＣ６１ａ，６１ｂの端子数は、それぞれ前述した実施の形態の第１駆動用ＩＣ６１の端子数の２倍に選ばれる。すなわち第１および第２駆動用ＩＣ６１ａ，６１ｂは、それぞれ第１信号出力端子ａ１，ａ２，…，ａ２×ｋ−１，ａ２×ｋを有する。第１駆動用ＩＣ６１ａ，６１ｂは、ｇ個のアレイチップＬのうち、２／ｇ個のアレイチップＬと接続される。

第１駆動用ＩＣ６１ａの所定の第１信号出力端子ａｉ_５（記号ｉ_６は、ｋ以下の自然数）は、各アレイチップＬのうち、アレイチップＬ１，Ｌ２，…，Ｌｇ／４−１，Ｌｇ／４のアノード配線接続用ボンディングパッドＡｉ_５にそれぞれ接続される。また第１駆動用ＩＣ６１ａの所定の第１信号出力端子ａｉ_６（記号ｉ_６は、ｋ＋１以上、２×ｋ以下の自然数）は、各アレイチップＬのうち、アレイチップＬｇ／４＋１，Ｌｇ／４＋２，…，Ｌｇ／２−１，Ｌｇ／２のアノード配線接続用ボンディングパッドＡｉ_６−ｋにそれぞれ接続される。

また第２駆動用ＩＣ６１ｂの所定の第１信号出力端子ａｉ_７（記号ｉ_７は、ｋ以下の自然数）は、各アレイチップＬのうち、アレイチップＬｇ／２＋１，Ｌｇ／２＋２，…，Ｌｇ×３／４−１，Ｌｇ×３／４のアノード配線接続用ボンディングパッドＡｉ_７にそれぞれ接続される。また第１駆動用ＩＣ６１ｂの所定の第１信号出力端子ａｉ_８（記号ｉ_８は、ｋ＋１以上、２×ｋ以下の自然数）は、各アレイチップＬのうち、Ｌｇ３／４＋１，Ｌｇ３／４＋２，…，Ｌｇ−１，Ｌｇのアノード配線接続用ボンディングパッドＡｉ_８−ｋにそれぞれ接続される。

選択駆動用ＩＣ６３の端子数は、前述した実施の形態の選択駆動用ＩＣ６３の端子数の１／４に選ばれる。すなわち選択駆動用ＩＣ６３は、それぞれセレクト信号出力端子ｃｓ１，ｃｓ２，…，ｃｓｇ／４−１，ｃｓｇ／４を有する。また選択駆動用ＩＣ６３の所定のセレクト信号出力端子ｃｓｉ_９は（記号ｉ_９は、ｇ／４以下の自然数）は、各発光素子アレイＬのうち発光素子アレイＬｉ_９，Ｌｋ＋ｉ_９，Ｌｇ／２＋ｉ_９，Ｌｇ／２＋ｋ＋ｉ_９にそれぞれ接続される。各発光素子アレイＬのうち発光素子アレイＬｉ_９，Ｌｋ＋ｉ_９，Ｌｇ／２＋ｉ_９，Ｌｇ／２＋ｋ＋ｉ_９のカソード配線接続用ボンディングパッドＣには共通の第２駆動信号が与えられるが、アノード配線接続用ボンディングパッドＡが、異なる第１信号出力端子ａに接続されるので、共通の第２駆動信号が与えられたとしても、選択駆動用ＩＣ６３からのセレクト信号によってアレイチップＬｉ_９，Ｌｋ＋ｉ_９，Ｌｇ／２＋ｉ_９，Ｌｇ／２＋ｋ＋ｉ_９の全ての発光素子Ｔがセレクト状態となったとしても、これらの発光素子Ｔを発光させるか否かを個別に選択することができる。

本実施の形態の発光装置１３０では、第１駆動用ＩＣ６１ａ，６１ｂならびに選択駆動用ＩＣ６３によって、各アレイチップＬｉ_９，Ｌｋ＋ｉ_９，Ｌｇ／２＋ｉ_９，Ｌｇ／２＋ｋ＋ｉ_９を同時にセレクト状態として、これらのアレイチップＬｉ_９，Ｌｋ＋ｉ_９，Ｌｇ／２＋ｉ_９，Ｌｇ／２＋ｋ＋ｉ_９に共通に与えられる第２駆動信号に合わせて、信号レベルの異なる第１駆動信号を与えることができるので、全ての発光素子Ｔを選択的に発光させるために要する時間を、図６に示す前述の実施の形態の発光装置６０と比較して、４分の１に低減することができる。感光体ドラム９０を露光するときの露光速度を向上させることができ、画像形成装置において画像形成に要する時間を短縮することができる。

本発明の他の実施の形態の発光装置において、第１駆動用ＩＣ６１の数は、２個に限らず、３つ以上の複数個であってもよい。

また本発明の他の実施の形態では、前述した実施の形態の画像形成装置８７の発光装置６０を、図１２に示される実施の形態の発光装置１３０に代えて画像形成装置を構成してもよい。これによって、前述した効果に加えて、より短時間で画像を形成することができる。また本発明の他の実施の形態では、前述した実施の形態の発光装置６０，１２０において、発光素子アレイ１を、前述した実施の形態の発光素子アレイ１００に代えて構成してもよい。

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

本発明の実施の一形態の発光素子アレイである発光素子アレイチップ１の概略的な回路構成を示す等価回路図である。 発光素子Ｔのアノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。 発光素子アレイチップ１を示す平面図である。 図３の切断面線ＩＶ−ＩＶから見た発光素子アレイチップ１を示す断面図である。 図３の切断面線Ｖ−Ｖから見た発光素子アレイチップ１を示す断面図である。 本発明の実施の一形態の発光装置６０を模式的に示すブロック回路図である。 発光装置６０の動作を示すタイミングチャートである。 本発明の実施の一形態の画像形成装置８７の基本的構成を示す側面図である。 本発明の他の実施の形態の発光素子アレイである発光素子アレイチップ１００の概略的な構成を示す等価回路図である。 発光素子アレイチップ１００を示す平面図である。 本発明のさらに他の実施の形態の発光素子アレイである発光素子アレイチップ１２０の概略的な回路構成を示す等価回路図である。 本発明の他の実施の形態の発光装置１３０を模式的に示すブロック回路図である。

符号の説明

１，１００ 発光素子アレイチップ
Ｔ 発光素子
Ｓ 発光選択素子
Ｂ 発光素子ブロック
２ アノード電極
３ カソード電極
１０２ 導波体
６１ 第１駆動用ＩＣ
６２ 第２駆動用ＩＣ
６３ 選択駆動用ＩＣ

Claims (6)

1. 信号入力電極を有し、前記信号入力電極に与えられる選択信号に応答して発光する発光選択素子と、
   アノード電極およびカソード電極を有し、相互に間隔をあけて配列され、かつ前記発光選択素子からの光を受光可能に設けられ、受光によってしきい電圧またはしきい電流が低下した状態で、前記アノード電極および前記カソード電極の少なくともいずれか一方に与えられる駆動信号に応答して発光する複数の発光素子と、
   前記各発光素子の前記アノード電極および前記カソード電極の少なくともいずれか一方に接続され、駆動信号を伝送する信号伝送用の配線部とを含むことを特徴とする発光素子アレイ。
2. 前記複数の発光素子は、前記アノード電極が相互に接続されるｎ個（ｎは２以上の整数）の発光素子から成る発光素子ブロックを複数構成し、
   前記各発光素子ブロックに含まれる複数の前記発光素子のうちのいずれかの前記カソード電極が共通に接続されることを特徴とする請求項１記載の発光素子アレイ。
3. 前記発光素子と前記発光選択素子との間に設けられ、前記発光選択素子が発する光を複数の発光素子に導く光導波体をさらに含むことを特徴とする請求項１または２記載の発光素子アレイ。
4. 前記発光素子および前記発光選択素子は、同じ層構成を有する発光サイリスタによって形成され、
   前記発光選択素子を形成する発光サイリスタは、ゲート電極が前記アノード電極または前記カソード電極のいずれか一方に接続されることを特徴とする請求項１〜３のいずれか１つに記載の発光素子アレイ。
5. 請求項１〜４のいずれか１つに記載の発光素子アレイを複数備える発光素子アレイ体と、
   前記各発光素子アレイの前記配線部に駆動信号を与える発光用駆動回路と、
   前記各発光素子アレイの前記信号入力電極に個別に接続され、前記信号入力電極に選択信号を与える選択用駆動回路とを含むことを特徴とする発光装置。
6. 請求項５記載の発光装置と、
   感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
   前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
   感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
   記録シートに転写された現像剤を定着させる定着手段とを含み、
   前記発光駆動回路および選択駆動回路は、画像情報に基づいて駆動信号および選択信号を出力することを特徴とする画像形成装置。

Images