JP2001308385A - 自己走査型発光装置 - Google Patents
自己走査型発光装置Info
- Publication number
- JP2001308385A JP2001308385A JP2000121987A JP2000121987A JP2001308385A JP 2001308385 A JP2001308385 A JP 2001308385A JP 2000121987 A JP2000121987 A JP 2000121987A JP 2000121987 A JP2000121987 A JP 2000121987A JP 2001308385 A JP2001308385 A JP 2001308385A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- light emitting
- dimensionally
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】自己走査型発光装置では、サイリスタ機能を優
先しなければならないため、ｐｎｐｎ４層構造の条件が
発光出力を最大とする条件とは必ずしも一致しない。ま
た、ｐｎｐｎ構造内部で発光した光が外部に出射するま
でに、光吸収や光散乱などの影響を受けやすく、外部光
出射効率が悪い。 【解決手段】ｐｎｐｎｐｎ６層半導体構造の発光素子を
構成し、両端のｐ型第１層とｎ型第６層、および中央の
ｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発
光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ
機能を担わせる。従来の自己走査型発光装置の発光サイ
リスタをこの発光素子で置き換えることにより、光出力
の高い自己走査型発光素子を実現できる。
先しなければならないため、ｐｎｐｎ４層構造の条件が
発光出力を最大とする条件とは必ずしも一致しない。ま
た、ｐｎｐｎ構造内部で発光した光が外部に出射するま
でに、光吸収や光散乱などの影響を受けやすく、外部光
出射効率が悪い。 【解決手段】ｐｎｐｎｐｎ６層半導体構造の発光素子を
構成し、両端のｐ型第１層とｎ型第６層、および中央の
ｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発
光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ
機能を担わせる。従来の自己走査型発光装置の発光サイ
リスタをこの発光素子で置き換えることにより、光出力
の高い自己走査型発光素子を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、自己走査型発光装
置、特に光出力効率を改善した自己走査型発光素子に関
するものである。
置、特に光出力効率を改善した自己走査型発光素子に関
するものである。
【０００２】
【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。発
光素子の１例として、発光ダイオード（ＬＥＤ）が挙げ
られる。通常、１次元に配列したＬＥＤアレイが使用さ
れるが、外部駆動用ＩＣから画像信号に対応した信号を
アレイ内の各々のＬＥＤへ供給するため、ＬＥＤアレイ
チップ内にＬＥＤと同一数のボンディングパッドを形成
する必要がある。解像度６００ｄｐｉの場合、ＬＥＤの
配列ピッチは４２．３μｍであり、ボンディングパッド
（ＢＰ）の配列方向の一辺の長さを８０μｍとするとＢ
Ｐの配列ピッチは８０μｍ以上となり、ＬＥＤ配列方向
と平行方向に最低２列のＢＰ配列が必要になる。
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。発
光素子の１例として、発光ダイオード（ＬＥＤ）が挙げ
られる。通常、１次元に配列したＬＥＤアレイが使用さ
れるが、外部駆動用ＩＣから画像信号に対応した信号を
アレイ内の各々のＬＥＤへ供給するため、ＬＥＤアレイ
チップ内にＬＥＤと同一数のボンディングパッドを形成
する必要がある。解像度６００ｄｐｉの場合、ＬＥＤの
配列ピッチは４２．３μｍであり、ボンディングパッド
（ＢＰ）の配列方向の一辺の長さを８０μｍとするとＢ
Ｐの配列ピッチは８０μｍ以上となり、ＬＥＤ配列方向
と平行方向に最低２列のＢＰ配列が必要になる。
【０００３】このため、ＬＥＤアレイチップの面積が必
然的に大きくなりコスト低減化に限界が見えていた。ま
た、Ａ３対応の６００ｄｐｉプリントヘッドを作製する
場合、１次元配列した発光点の数は７０００個以上にな
るが、これと同一数のワイヤーボンディング（ＷＢ）が
外部駆動ＩＣと接続するために必要となり、ＷＢ工程へ
の負荷が極めて高くなる。また、印刷画像の品質を高め
るためには、より解像度の高い発光素子アレイが必要と
なるが、ＢＰ数の増加すなわちチップ面積の増大による
ＬＥＤアレイのコストアップや、ＷＢ数の増大による更
なるＷＢ工程への負荷増など、コスト面あるいは技術面
から見て商品化可能なプリントヘッドの作製は容易では
ない。
然的に大きくなりコスト低減化に限界が見えていた。ま
た、Ａ３対応の６００ｄｐｉプリントヘッドを作製する
場合、１次元配列した発光点の数は７０００個以上にな
るが、これと同一数のワイヤーボンディング（ＷＢ）が
外部駆動ＩＣと接続するために必要となり、ＷＢ工程へ
の負荷が極めて高くなる。また、印刷画像の品質を高め
るためには、より解像度の高い発光素子アレイが必要と
なるが、ＢＰ数の増加すなわちチップ面積の増大による
ＬＥＤアレイのコストアップや、ＷＢ数の増大による更
なるＷＢ工程への負荷増など、コスト面あるいは技術面
から見て商品化可能なプリントヘッドの作製は容易では
ない。
【０００４】以上のようなＬＥＤアレイに関する課題を
解決するため、本発明の出願人は発光素子アレイの構成
要素としてｐｎｐｎ構造を持つ発光サイリスタを採用す
ることにより発光点の自己走査ができるという発明を開
示し（特開平１−２３８９６２号公報、特開平２−１４
５８４号公報、特開平２−９２６５０号公報、特開平２
−９２６５１号公報）、光プリンタ用光源として実装上
簡便となること、発光素子チップ面積を小さくできるこ
と、発光素子ピッチを細かくできること、コンパクトな
発光装置を作製できること等を示した。
解決するため、本発明の出願人は発光素子アレイの構成
要素としてｐｎｐｎ構造を持つ発光サイリスタを採用す
ることにより発光点の自己走査ができるという発明を開
示し（特開平１−２３８９６２号公報、特開平２−１４
５８４号公報、特開平２−９２６５０号公報、特開平２
−９２６５１号公報）、光プリンタ用光源として実装上
簡便となること、発光素子チップ面積を小さくできるこ
と、発光素子ピッチを細かくできること、コンパクトな
発光装置を作製できること等を示した。
【０００５】さらに、スイッチ素子（サイリスタ）アレ
イを転送部として、発光素子（発光サイリスタ）アレイ
と分離した構造の自己走査型発光装置を提案している
（特開平２−２６３６６８号公報）。
イを転送部として、発光素子（発光サイリスタ）アレイ
と分離した構造の自己走査型発光装置を提案している
（特開平２−２６３６６８号公報）。
【０００６】図８に、自己走査型発光装置の一構成の等
価回路図を示す。この発光装置は、発光サイリスタ素子
Ｔ（１）、Ｔ（２）・・・のアレイで構成される。図で
はアレイの一部のみを示す。発光サイリスタ素子間は、
ダイオードＤ１，Ｄ２・・・により接続している。ＶGA
は電源（通常−５Ｖ）であり、負荷抵抗ＲLを経て各発
光サイリスタ素子のゲート電極に接続されている。発光
サイリスタ素子Ｔ（１）のゲート電極にはスタートパル
スφSが加えられ、カソード電極には、交互にクロック
パルスφ１、φ２が加えられている。
価回路図を示す。この発光装置は、発光サイリスタ素子
Ｔ（１）、Ｔ（２）・・・のアレイで構成される。図で
はアレイの一部のみを示す。発光サイリスタ素子間は、
ダイオードＤ１，Ｄ２・・・により接続している。ＶGA
は電源（通常−５Ｖ）であり、負荷抵抗ＲLを経て各発
光サイリスタ素子のゲート電極に接続されている。発光
サイリスタ素子Ｔ（１）のゲート電極にはスタートパル
スφSが加えられ、カソード電極には、交互にクロック
パルスφ１、φ２が加えられている。
【０００７】動作を簡単に説明する。まずクロックパル
スφ１の電圧がロー（Ｌ）レベルで、発光サイリスタ素
子Ｔ（２）がオン状態であるとする。この時、Ｔ（２）
のゲート電極電位はＶGAの−５Ｖからほぼ０Ｖにまで上
昇する。この電位上昇の影響はダイオードＤ２によって
Ｔ（３）のゲート電極に伝えられ、その電位を約−１Ｖ
（ダイオードＤ２の順方向立ち上がり電圧（拡散電位に
等しい））に設定する。しかし、ダイオードＤ１は逆バ
イアス状態であるため、Ｔ（１）のゲート電極の電位は
影響を受けず、−５Ｖのままとなる。
スφ１の電圧がロー（Ｌ）レベルで、発光サイリスタ素
子Ｔ（２）がオン状態であるとする。この時、Ｔ（２）
のゲート電極電位はＶGAの−５Ｖからほぼ０Ｖにまで上
昇する。この電位上昇の影響はダイオードＤ２によって
Ｔ（３）のゲート電極に伝えられ、その電位を約−１Ｖ
（ダイオードＤ２の順方向立ち上がり電圧（拡散電位に
等しい））に設定する。しかし、ダイオードＤ１は逆バ
イアス状態であるため、Ｔ（１）のゲート電極の電位は
影響を受けず、−５Ｖのままとなる。
【０００８】発光サイリスタのオン電位は、ゲート電極
電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるか
ら、次のクロックパルスφ２のＬレベル電位は約−２Ｖ
（発光サイリスタ素子Ｔ（３）をオンさせるために必要
な電圧）以上で、かつ約−４Ｖ（発光サイリスタ素子Ｔ
（５）をオンさせるために必要な電圧）以下に設定して
おけば、発光サイリスタ素子Ｔ（３）のみがオンし、こ
れ以外の発光サイリスタ素子はオフのままにすることが
できる。したがって、２本のクロックパルスでオン状
態、すなわち発光状態が転送されることになる。
電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるか
ら、次のクロックパルスφ２のＬレベル電位は約−２Ｖ
（発光サイリスタ素子Ｔ（３）をオンさせるために必要
な電圧）以上で、かつ約−４Ｖ（発光サイリスタ素子Ｔ
（５）をオンさせるために必要な電圧）以下に設定して
おけば、発光サイリスタ素子Ｔ（３）のみがオンし、こ
れ以外の発光サイリスタ素子はオフのままにすることが
できる。したがって、２本のクロックパルスでオン状
態、すなわち発光状態が転送されることになる。
【０００９】スタートパルスφSは、このような転送動
作を開始させるためのパルスであり、スタートパルスφ
SをＬレベル（約−５Ｖ）にすると同時にクロックパル
スφ２をＬレベル（約−２〜−４Ｖ）とし、発光サイリ
スタ素子Ｔ（１）をオンさせる。その後すぐ、スタート
パルスφSはＨレベルに戻される。
作を開始させるためのパルスであり、スタートパルスφ
SをＬレベル（約−５Ｖ）にすると同時にクロックパル
スφ２をＬレベル（約−２〜−４Ｖ）とし、発光サイリ
スタ素子Ｔ（１）をオンさせる。その後すぐ、スタート
パルスφSはＨレベルに戻される。
【００１０】発光状態に入ると、各発光サイリスタの発
光強度はφ１、φ２のクロックラインに流す電流量、す
なわち電流制限抵抗Ｒ１，Ｒ２で決められ、任意の強度
にて画像書き込みが可能となる。また、発光状態を次の
素子に転送するためには、各クロックラインの電圧を一
度０Ｖまで上げ、発光している発光サイリスタ素子を一
旦オフにしておく必要がある。
光強度はφ１、φ２のクロックラインに流す電流量、す
なわち電流制限抵抗Ｒ１，Ｒ２で決められ、任意の強度
にて画像書き込みが可能となる。また、発光状態を次の
素子に転送するためには、各クロックラインの電圧を一
度０Ｖまで上げ、発光している発光サイリスタ素子を一
旦オフにしておく必要がある。
【００１１】自己走査型発光装置の他の態様を図９に示
す。図８の構成に加え、もう一群の発光サイリスタ素子
Ｌ（１）、Ｌ（２）・・・のアレイを設けている。Ｔ
（１）、Ｔ（２）・・・のゲート電極とＬ（１）、Ｌ
（２）・・・のゲート電極は互いに配線Ｇ（１）、Ｇ
（２）・・・で接続されている。この構成ではＴ
（１）、Ｔ（２）・・・をスイッチ素子専用として転送
動作に用い、Ｌ（１）、Ｌ（２）・・・を発光素子専用
に使用する。いま、スイッチ素子Ｔ（２）がオン状態に
あるとすると、図８の場合と同様にＴ（２）のゲート電
極電位は、ＶGA（ここでは−５Ｖと想定する）より上昇
し、ほぼ０Ｖとなる。したがって、書き込み信号φIの
電圧が、ｐｎ接合の拡散電位（約−１Ｖ）以下であれ
ば、発光素子Ｌ（２）を発光状態とすることができる。
す。図８の構成に加え、もう一群の発光サイリスタ素子
Ｌ（１）、Ｌ（２）・・・のアレイを設けている。Ｔ
（１）、Ｔ（２）・・・のゲート電極とＬ（１）、Ｌ
（２）・・・のゲート電極は互いに配線Ｇ（１）、Ｇ
（２）・・・で接続されている。この構成ではＴ
（１）、Ｔ（２）・・・をスイッチ素子専用として転送
動作に用い、Ｌ（１）、Ｌ（２）・・・を発光素子専用
に使用する。いま、スイッチ素子Ｔ（２）がオン状態に
あるとすると、図８の場合と同様にＴ（２）のゲート電
極電位は、ＶGA（ここでは−５Ｖと想定する）より上昇
し、ほぼ０Ｖとなる。したがって、書き込み信号φIの
電圧が、ｐｎ接合の拡散電位（約−１Ｖ）以下であれ
ば、発光素子Ｌ（２）を発光状態とすることができる。
【００１２】これに対し、スイッチ素子Ｔ（１）のゲー
ト電極は約−５Ｖであり、Ｔ（３）のゲート電極は約−
１Ｖとなる。したがって、発光素子Ｌ（１）の書き込み
電圧は−６Ｖ、発光素子Ｌ（３）の書き込み電圧は−２
Ｖとなる。これから、発光素子Ｌ（２）のみに書き込め
る書き込み信号φIの電圧は、−１〜−２Ｖの範囲とな
る。発光素子Ｌ（２）がオン、すなわち発光状態に入る
と、発光強度は書き込み信号φIに流す電流量、すなわ
ち抵抗ＲIで決められ、任意の強度にて画像書き込みが
可能となる。また、発光状態を次の発光素子に転送する
ためには、書き込み信号φIラインの電圧を一度０Ｖま
で上げ、発光している発光素子を一旦オフにしておく必
要がある。
ト電極は約−５Ｖであり、Ｔ（３）のゲート電極は約−
１Ｖとなる。したがって、発光素子Ｌ（１）の書き込み
電圧は−６Ｖ、発光素子Ｌ（３）の書き込み電圧は−２
Ｖとなる。これから、発光素子Ｌ（２）のみに書き込め
る書き込み信号φIの電圧は、−１〜−２Ｖの範囲とな
る。発光素子Ｌ（２）がオン、すなわち発光状態に入る
と、発光強度は書き込み信号φIに流す電流量、すなわ
ち抵抗ＲIで決められ、任意の強度にて画像書き込みが
可能となる。また、発光状態を次の発光素子に転送する
ためには、書き込み信号φIラインの電圧を一度０Ｖま
で上げ、発光している発光素子を一旦オフにしておく必
要がある。
【００１３】以上の等価回路では、発光サイリスタは、
アノードを共通に接地しているが、極性を変えることに
よって、カソードを接地するような構成とできること
は、当業者には明らかであろう。
アノードを共通に接地しているが、極性を変えることに
よって、カソードを接地するような構成とできること
は、当業者には明らかであろう。
【００１４】
【発明が解決しようとする課題】上記いずれの場合も電
気的にはサイリスタ機能を基本としており、発光機能は
サイリスタ機能に付随した機能として扱われていた。す
なわち、サイリスタ機能を発現させるためにｐｎｐｎ４
層構造の不純物濃度や膜厚が決定され、サイリスタがオ
ンした時に発生する光を利用するものである。サイリス
タ機能を優先しなければならないため、ｐｎｐｎ４層構
造の不純物濃度や膜厚が発光出力を最大とする条件とは
必ずしも一致しない。また、発光領域が中心２層のｐｎ
層である場合が多いため、ｐｎｐｎ深層内部で発光した
光が外部に出射するまでに、光吸収や光散乱などの影響
を受けやすく、その結果外部光出力効率が悪いなどの課
題があった。
気的にはサイリスタ機能を基本としており、発光機能は
サイリスタ機能に付随した機能として扱われていた。す
なわち、サイリスタ機能を発現させるためにｐｎｐｎ４
層構造の不純物濃度や膜厚が決定され、サイリスタがオ
ンした時に発生する光を利用するものである。サイリス
タ機能を優先しなければならないため、ｐｎｐｎ４層構
造の不純物濃度や膜厚が発光出力を最大とする条件とは
必ずしも一致しない。また、発光領域が中心２層のｐｎ
層である場合が多いため、ｐｎｐｎ深層内部で発光した
光が外部に出射するまでに、光吸収や光散乱などの影響
を受けやすく、その結果外部光出力効率が悪いなどの課
題があった。
【００１５】本発明の目的は、上記自己走査型発光装置
の特徴を損なうことなく、発光機能は通常のｐｎ接合発
光ダイオードに担わせることにより、光出力を増大させ
た新たな構造の自己走査型発光装置を提供することにあ
る。
の特徴を損なうことなく、発光機能は通常のｐｎ接合発
光ダイオードに担わせることにより、光出力を増大させ
た新たな構造の自己走査型発光装置を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明の第１の態様は、
スイッチングのためのしきい電圧もしくはしきい電流が
外部から電気的に制御可能な３端子スイッチ素子多数個
を、一次元もしくは二次元的に配列した発光素子アレイ
である。隣接するスイッチ素子のしきい電圧もしくはし
きい電流を制御する制御電極を、電圧もしくは電流に対
して一方向性をもつ電気的手段にて互いに接続する。前
記一次元もしくは二次元的に配列された各スイッチ素子
の残りの２端子のうちの一方に、発光ダイオードの一方
の電極を接続する。
スイッチングのためのしきい電圧もしくはしきい電流が
外部から電気的に制御可能な３端子スイッチ素子多数個
を、一次元もしくは二次元的に配列した発光素子アレイ
である。隣接するスイッチ素子のしきい電圧もしくはし
きい電流を制御する制御電極を、電圧もしくは電流に対
して一方向性をもつ電気的手段にて互いに接続する。前
記一次元もしくは二次元的に配列された各スイッチ素子
の残りの２端子のうちの一方に、発光ダイオードの一方
の電極を接続する。
【００１７】該接続した電極に外部から２相のクロック
パルスを、それぞれ１素子おきに供給する。一方の相の
クロックパルスにより、あるスイッチ素子がオン状態に
なり、それにしたがって発光ダイオードが発光している
とき、そのスイッチ素子近傍のスイッチ素子のしきい電
圧もしくはしきい電流を、前記電気的手段を介して変化
させる。他方の相のクロックパルスにより、前記あるス
イッチ素子に隣接するスイッチ素子をオン状態にさせ、
それにしたがって該スイッチ素子に接続した発光ダイオ
ードを発光させる自己走査型発光装置が形成できる。
パルスを、それぞれ１素子おきに供給する。一方の相の
クロックパルスにより、あるスイッチ素子がオン状態に
なり、それにしたがって発光ダイオードが発光している
とき、そのスイッチ素子近傍のスイッチ素子のしきい電
圧もしくはしきい電流を、前記電気的手段を介して変化
させる。他方の相のクロックパルスにより、前記あるス
イッチ素子に隣接するスイッチ素子をオン状態にさせ、
それにしたがって該スイッチ素子に接続した発光ダイオ
ードを発光させる自己走査型発光装置が形成できる。
【００１８】本発明の第２の態様は、スイッチングのた
めのしきい電圧もしくはしきい電流が外部から電気的に
制御可能な第１群の３端子スイッチ素子多数個を一次元
もしくは二次元的に配列した発光素子アレイである。隣
接するスイッチ素子のしきい電圧もしくはしきい電流を
制御する制御電極を、電圧もしくは電流に対して一方向
性をもつ電気的手段にて互いに接続する。
めのしきい電圧もしくはしきい電流が外部から電気的に
制御可能な第１群の３端子スイッチ素子多数個を一次元
もしくは二次元的に配列した発光素子アレイである。隣
接するスイッチ素子のしきい電圧もしくはしきい電流を
制御する制御電極を、電圧もしくは電流に対して一方向
性をもつ電気的手段にて互いに接続する。
【００１９】前記一次元もしくは二次元的に配列された
各スイッチ素子の残りの２端子のうちの一方に外部から
２相のクロックパルスを、それぞれ１素子おきに供給
し、一方の相のクロックパルスにより、あるスイッチ素
子がオン状態になり、そのスイッチ素子近傍のスイッチ
素子のしきい電圧もしくはしきい電流を、前記電気的手
段を介して変化させる。他方の相のクロックパルスによ
り、前記あるスイッチ素子に隣接するスイッチ素子をオ
ン状態にさせる。
各スイッチ素子の残りの２端子のうちの一方に外部から
２相のクロックパルスを、それぞれ１素子おきに供給
し、一方の相のクロックパルスにより、あるスイッチ素
子がオン状態になり、そのスイッチ素子近傍のスイッチ
素子のしきい電圧もしくはしきい電流を、前記電気的手
段を介して変化させる。他方の相のクロックパルスによ
り、前記あるスイッチ素子に隣接するスイッチ素子をオ
ン状態にさせる。
【００２０】さらにスイッチングのためのしきい電圧も
しくはしきい電流が外部から電気的に制御可能な第２群
の３端子スイッチ素子多数個を一次元もしくは二次元的
に配列する。この第２群のスイッチ素子の各制御電極を
前記第１群のスイッチ素子の対応する制御電極に接続す
る。第２群の各スイッチ素子の残りの２端子のうちの一
方に、発光ダイオードの第１の電極を接続し、該発光ダ
イオードの第２の電極に外部から電流注入パルスを供給
する。発光ダイオードの第１の電極と接続した第２群の
スイッチ素子の電極にも抵抗を介して電流注入パルスを
供給し、第１群のスイッチ素子がオン状態のとき、対応
する発光ダイオードが電流注入パルスによって発光させ
る自己走査型発光装置が形成できる。
しくはしきい電流が外部から電気的に制御可能な第２群
の３端子スイッチ素子多数個を一次元もしくは二次元的
に配列する。この第２群のスイッチ素子の各制御電極を
前記第１群のスイッチ素子の対応する制御電極に接続す
る。第２群の各スイッチ素子の残りの２端子のうちの一
方に、発光ダイオードの第１の電極を接続し、該発光ダ
イオードの第２の電極に外部から電流注入パルスを供給
する。発光ダイオードの第１の電極と接続した第２群の
スイッチ素子の電極にも抵抗を介して電流注入パルスを
供給し、第１群のスイッチ素子がオン状態のとき、対応
する発光ダイオードが電流注入パルスによって発光させ
る自己走査型発光装置が形成できる。
【００２１】ここで３端子スイッチ素子としてはｐｎｐ
ｎ構造サイリスタが使用でき、このサイリスタと前記発
光ダイオードを半絶縁性基板上に形成することにより上
記２つの態様の自己走査型発光装置が実現できる。
ｎ構造サイリスタが使用でき、このサイリスタと前記発
光ダイオードを半絶縁性基板上に形成することにより上
記２つの態様の自己走査型発光装置が実現できる。
【００２２】さらに本発明の第３の態様は、ｎ型半導体
基板上にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第
４層、ｎ型第５層、ｐ型第６層を順に積層し、ｎ型基板
もしくはｎ型第１層、ｎ型第３層、およびｐ型第４層、
ｐ型第６層表面に電極を設けたｐｎｐｎｐｎ構造発光素
子を多数個を一次元もしくは二次元的に配列した発光素
子アレイである。隣接する素子のｎ型第３層に設けた電
極を、ダイオードにより互いに接続する。
基板上にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第
４層、ｎ型第５層、ｐ型第６層を順に積層し、ｎ型基板
もしくはｎ型第１層、ｎ型第３層、およびｐ型第４層、
ｐ型第６層表面に電極を設けたｐｎｐｎｐｎ構造発光素
子を多数個を一次元もしくは二次元的に配列した発光素
子アレイである。隣接する素子のｎ型第３層に設けた電
極を、ダイオードにより互いに接続する。
【００２３】前記一次元もしくは二次元的に配列された
発光素子のｐ型第４層およびｐ型第６層に設けた電極に
抵抗を介して外部から２相のクロックパルスを、それぞ
れ１素子おきに供給する。一方の相のクロックパルスに
より、ある発光素子が発光しているとき、その発光素子
近傍の発光素子のしきい電圧を、前記ダイオードを介し
て変化させ、他方の相のクロックパルスにより、前記あ
る発光素子に隣接する発光素子を発光させる自己走査型
発光装置が形成できる。この態様は本発明第１の態様に
対応して、スイッチ素子と発光ダイオードを新たに１素
子に統合したものである。
発光素子のｐ型第４層およびｐ型第６層に設けた電極に
抵抗を介して外部から２相のクロックパルスを、それぞ
れ１素子おきに供給する。一方の相のクロックパルスに
より、ある発光素子が発光しているとき、その発光素子
近傍の発光素子のしきい電圧を、前記ダイオードを介し
て変化させ、他方の相のクロックパルスにより、前記あ
る発光素子に隣接する発光素子を発光させる自己走査型
発光装置が形成できる。この態様は本発明第１の態様に
対応して、スイッチ素子と発光ダイオードを新たに１素
子に統合したものである。
【００２４】また本発明の第４の態様では、ｎ型基板上
にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第４層を
積層してなるｐｎｐｎ構造３端子サイリスタ多数個を一
次元もしくは二次元的に配列する。隣接するサイリスタ
のｎ型第３層に設けたゲート電極を、ダイオードを介し
て互いに接続する。
にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第４層を
積層してなるｐｎｐｎ構造３端子サイリスタ多数個を一
次元もしくは二次元的に配列する。隣接するサイリスタ
のｎ型第３層に設けたゲート電極を、ダイオードを介し
て互いに接続する。
【００２５】前記一次元もしくは二次元的に配列された
各サイリスタのｐ型第４層に設けた電極に外部から２相
のクロックパルスを、それぞれ１素子おきに供給する。
一方の相のクロックパルスにより、あるサイリスタがオ
ン状態になり、そのサイリスタ近傍のサイリスタのしき
い電圧を、前記ダイオードを介して変化させ、他方の相
のクロックパルスにより、前記あるサイリスタに隣接す
るサイリスタをオン状態にさせる。
各サイリスタのｐ型第４層に設けた電極に外部から２相
のクロックパルスを、それぞれ１素子おきに供給する。
一方の相のクロックパルスにより、あるサイリスタがオ
ン状態になり、そのサイリスタ近傍のサイリスタのしき
い電圧を、前記ダイオードを介して変化させ、他方の相
のクロックパルスにより、前記あるサイリスタに隣接す
るサイリスタをオン状態にさせる。
【００２６】前記ｎ型半導体基板上にｎ型第１層、ｐ型
第２層、ｎ型第３層、ｐ型第４層、ｎ型第５層、ｐ型第
６層を順に積層し、ｎ型基板もしくはｎ型第１層、ｎ型
第３層、およびｐ型第４層、ｐ型第６層表面に電極を設
けたｐｎｐｎｐｎ構造発光素子を多数個を一次元もしく
は二次元的に配列する。前記発光素子のｎ型第３層に設
けた電極を前記サイリスタの対応するゲート電極に接続
する。
第２層、ｎ型第３層、ｐ型第４層、ｎ型第５層、ｐ型第
６層を順に積層し、ｎ型基板もしくはｎ型第１層、ｎ型
第３層、およびｐ型第４層、ｐ型第６層表面に電極を設
けたｐｎｐｎｐｎ構造発光素子を多数個を一次元もしく
は二次元的に配列する。前記発光素子のｎ型第３層に設
けた電極を前記サイリスタの対応するゲート電極に接続
する。
【００２７】前記発光素子のｐ型第６層とｐ型第４層に
設けた電極にそれぞれ抵抗を介して電流注入パルスを外
部から供給し、前記サイリスタがオン状態のとき、対応
する発光素子が電流注入パルスによって発光する自己走
査型発光装置が形成できる。この態様は本発明第２の態
様に対応して、スイッチ素子と発光ダイオードを新たに
１素子に統合したものである。上記、各態様において、
半導体の導電型であるｐ型とｎ型は互いに反転してもよ
い。
設けた電極にそれぞれ抵抗を介して電流注入パルスを外
部から供給し、前記サイリスタがオン状態のとき、対応
する発光素子が電流注入パルスによって発光する自己走
査型発光装置が形成できる。この態様は本発明第２の態
様に対応して、スイッチ素子と発光ダイオードを新たに
１素子に統合したものである。上記、各態様において、
半導体の導電型であるｐ型とｎ型は互いに反転してもよ
い。
【００２８】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。図１に本実施例の発光素子構造を示
す。ｎ形基板（図１（ａ））またはｐ形基板（図１
（ｂ））を使うことで、基板上のｐｎｐｎｐｎ層の並び
が変わるが、どちらでもサイリスタ機能を有する発光素
子を作製することが可能である。最上部のｐ+ｎ+層８，
９が発光機能を担うダイオード部４０であり、その下部
のｐｎｐｎ層が素子のスイッチング機能を担うサイリス
タ部３０である。
照して説明する。図１に本実施例の発光素子構造を示
す。ｎ形基板（図１（ａ））またはｐ形基板（図１
（ｂ））を使うことで、基板上のｐｎｐｎｐｎ層の並び
が変わるが、どちらでもサイリスタ機能を有する発光素
子を作製することが可能である。最上部のｐ+ｎ+層８，
９が発光機能を担うダイオード部４０であり、その下部
のｐｎｐｎ層が素子のスイッチング機能を担うサイリス
タ部３０である。
【００２９】以下では、ｐ形基板を用いた実際の実験結
果をもとに説明する。まず、ｐ形基板上にＭＯＣＶＤ法
を用いてｐｎｐｎｐｎエピタキシャル層を形成する。形
成した素子層構造を図２に、各層の特性値を表１に示し
た。なお、図１では基板１からアノード層４までの同一
導電型の層は一体として示してある。
果をもとに説明する。まず、ｐ形基板上にＭＯＣＶＤ法
を用いてｐｎｐｎｐｎエピタキシャル層を形成する。形
成した素子層構造を図２に、各層の特性値を表１に示し
た。なお、図１では基板１からアノード層４までの同一
導電型の層は一体として示してある。
【００３０】つぎにｐ型第３層６の表面をエッチングに
より露出させ、ｐ型オーミック電極を形成してサイリス
タ部３０のゲート電極３６とする。さらにｎ型第４層７
の表面をエッチングにより露出させ、ｎ型オーミック電
極を設ける。この電極３２はサイリスタ部３０のカソー
ド電極であるとともに発光ダイオード部４０のアノード
電極としての機能を兼ねる。最表面のｎ型第６層９にも
ｎ型オーミック電極を設け、発光ダイオード部４０のカ
ソード電極４２とする。基板裏面または基板上のｐ型第
１層１〜４にｐ型オーミック電極を形成しサイリスタ部
３０のアノード電極３５とする。
より露出させ、ｐ型オーミック電極を形成してサイリス
タ部３０のゲート電極３６とする。さらにｎ型第４層７
の表面をエッチングにより露出させ、ｎ型オーミック電
極を設ける。この電極３２はサイリスタ部３０のカソー
ド電極であるとともに発光ダイオード部４０のアノード
電極としての機能を兼ねる。最表面のｎ型第６層９にも
ｎ型オーミック電極を設け、発光ダイオード部４０のカ
ソード電極４２とする。基板裏面または基板上のｐ型第
１層１〜４にｐ型オーミック電極を形成しサイリスタ部
３０のアノード電極３５とする。
【００３１】従来は、基板１からカソード層７まででサ
イリスタを形成し、ｐゲート層６とｎゲート層５で発生
した波長７８０ｎｍの光を光出力として利用していた。
本発明では、ｐダイオード層８とｎダイオード層９を新
たに加えることで、サイリスタ上に発光ダイオード機能
を付加させている。この構成では、発光ダイオードにお
ける光出力波長を７８０ｎｍとなるように設定してある
ため、サイリスタでの発光も併せて光出力として利用で
きる。このような基板をパターニングすることで４端子
発光素子を形成した。
イリスタを形成し、ｐゲート層６とｎゲート層５で発生
した波長７８０ｎｍの光を光出力として利用していた。
本発明では、ｐダイオード層８とｎダイオード層９を新
たに加えることで、サイリスタ上に発光ダイオード機能
を付加させている。この構成では、発光ダイオードにお
ける光出力波長を７８０ｎｍとなるように設定してある
ため、サイリスタでの発光も併せて光出力として利用で
きる。このような基板をパターニングすることで４端子
発光素子を形成した。
【００３２】
【表１】
【００３３】つぎにこの素子を自己走査型発光素子アレ
イに適用した場合について説明する。図３は転送部と発
光部を分離しないタイプの自己走査型発光装置の構成を
示している。すなわち、図８の発光サイリスタ素子Ｔ
（１）、Ｔ（２）・・・を本発明の発光素子Ｆ（１）、
Ｆ（２）・・・で置き換えた構成である。図４は発光素
子Ｆ（１）、Ｆ（２）・・・をサイリスタＴ１、Ｔ２・
・・と発光ダイオードＬ１、Ｌ２・・・の直列接続で表
した等価回路図である。サイリスタ部の特性を発現させ
るｐｎｐｎ層は、従来と同様の組成とする。これにより
サイリスタ部は従来同等のサイリスタ特性をもち、安定
な転送動作が行えることを確認できた。
イに適用した場合について説明する。図３は転送部と発
光部を分離しないタイプの自己走査型発光装置の構成を
示している。すなわち、図８の発光サイリスタ素子Ｔ
（１）、Ｔ（２）・・・を本発明の発光素子Ｆ（１）、
Ｆ（２）・・・で置き換えた構成である。図４は発光素
子Ｆ（１）、Ｆ（２）・・・をサイリスタＴ１、Ｔ２・
・・と発光ダイオードＬ１、Ｌ２・・・の直列接続で表
した等価回路図である。サイリスタ部の特性を発現させ
るｐｎｐｎ層は、従来と同様の組成とする。これにより
サイリスタ部は従来同等のサイリスタ特性をもち、安定
な転送動作が行えることを確認できた。
【００３４】発光素子Ｆ（１）、Ｆ（２）・・・のサイ
リスタ部のカソード電極と発光ダイオード部のカソード
電極はそれぞれ抵抗ＲとＲ１またはＲ２を介してφ１端
子もしくはφ２端子に接続する。図の回路では抵抗Ｒは
すべての発光素子にそれぞれ設けている。この場合、抵
抗Ｒは抵抗ＲLと同様に半導体チップ内に集積するのが
望ましいが、抵抗Ｒ１、Ｒ２同様に共通な１本の抵抗を
使用する構成をとることもできる。抵抗Ｒ１、Ｒ２は発
光ダイオードの発光時の電流を決定する。図の例ではア
レイに対して各１本を共通に使用している。発光ダイオ
ードの発光光量を調整するためには、Ｒ１，Ｒ２はチッ
プに内蔵せず外付けの抵抗である方が望ましい。
リスタ部のカソード電極と発光ダイオード部のカソード
電極はそれぞれ抵抗ＲとＲ１またはＲ２を介してφ１端
子もしくはφ２端子に接続する。図の回路では抵抗Ｒは
すべての発光素子にそれぞれ設けている。この場合、抵
抗Ｒは抵抗ＲLと同様に半導体チップ内に集積するのが
望ましいが、抵抗Ｒ１、Ｒ２同様に共通な１本の抵抗を
使用する構成をとることもできる。抵抗Ｒ１、Ｒ２は発
光ダイオードの発光時の電流を決定する。図の例ではア
レイに対して各１本を共通に使用している。発光ダイオ
ードの発光光量を調整するためには、Ｒ１，Ｒ２はチッ
プに内蔵せず外付けの抵抗である方が望ましい。
【００３５】図５，図６は転送部と発光部を分離したタ
イプに対応する本発明の自己走査型発光装置の構成およ
び等価回路図を示している。図９の発光サイリスタＬ
（１）、Ｌ（２）・・・を発光素子Ｆ（１）、Ｆ（２）
・・・で置き換えた構成である。転送部は図９と同じサ
イリスタであり、ｐダイオード層およびｎダイオード層
は不要である。ただし必ずしもこれらの層を物理的に除
去する必要はない。このタイプでは転送用サイリスタか
らの発光は望ましくないが、ｐ、ｎダイオード層はこれ
を遮光するのに有効である。
イプに対応する本発明の自己走査型発光装置の構成およ
び等価回路図を示している。図９の発光サイリスタＬ
（１）、Ｌ（２）・・・を発光素子Ｆ（１）、Ｆ（２）
・・・で置き換えた構成である。転送部は図９と同じサ
イリスタであり、ｐダイオード層およびｎダイオード層
は不要である。ただし必ずしもこれらの層を物理的に除
去する必要はない。このタイプでは転送用サイリスタか
らの発光は望ましくないが、ｐ、ｎダイオード層はこれ
を遮光するのに有効である。
【００３６】本構造で発光部のパターニング形状を同一
にして、光出力を比較すると、従来構造ではφI電流が
１０ｍＡのとき各発光素子の平均光出力は約９０μＷで
あったのに対して、本発明の素子では同一電流に対して
約１２０μＷと３０％以上光量が増加していることを確
認した。
にして、光出力を比較すると、従来構造ではφI電流が
１０ｍＡのとき各発光素子の平均光出力は約９０μＷで
あったのに対して、本発明の素子では同一電流に対して
約１２０μＷと３０％以上光量が増加していることを確
認した。
【００３７】本実施例では、ＭＯＣＶＤ法によるエピタ
キシャル層を利用したが、高キャリア濃度のダイオード
層を形成するために、拡散法を併用することでも可能で
ある。拡散法を併用することで、工程は増加するが、エ
ピタキシャル膜よりも高キャリア濃度の層を形成できる
ので、光出力の更なる向上の点では有利である。また、
発光ダイオード部をダブルへテロ構造として、電子およ
び正孔の閉じこめ効率を向上させることで、光出力の更
なる向上を実現できる。
キシャル層を利用したが、高キャリア濃度のダイオード
層を形成するために、拡散法を併用することでも可能で
ある。拡散法を併用することで、工程は増加するが、エ
ピタキシャル膜よりも高キャリア濃度の層を形成できる
ので、光出力の更なる向上の点では有利である。また、
発光ダイオード部をダブルへテロ構造として、電子およ
び正孔の閉じこめ効率を向上させることで、光出力の更
なる向上を実現できる。
【００３８】さらに、主たる発光機能を発光ダイオード
に担わすため、サイリスタ部は発光にとらわれずにサイ
リスタ機能を重視した設計ができるようになるので、安
定したスイッチング動作を有する動作範囲の広い発光サ
イリスタアレイを作製できる。
に担わすため、サイリスタ部は発光にとらわれずにサイ
リスタ機能を重視した設計ができるようになるので、安
定したスイッチング動作を有する動作範囲の広い発光サ
イリスタアレイを作製できる。
【００３９】なお、本発明のｐｎｐｎｐｎ構造素子は図
４、図６の等価回路図に示すように機能的にはｐｎｐｎ
構造サイリスタとｐｎ構造発光ダイオードを直列接続し
たものと考えられる。したがって両者を積層せず別々に
形成してもよい。アレイ化することを考慮すると、両素
子を同一基板上に形成する必要がある。発光ダイオード
のアノード、カソードはともにサイリスタのカソードと
電気的に分離されていなければならないので、基板とし
ては半絶縁性ＧａＡｓ基板を用いる必要がある。この基
板上にｐｎｐｎの４層をエピタキシャル成長し、発光ダ
イオード部はサイリスタの基板側２層を利用する。
４、図６の等価回路図に示すように機能的にはｐｎｐｎ
構造サイリスタとｐｎ構造発光ダイオードを直列接続し
たものと考えられる。したがって両者を積層せず別々に
形成してもよい。アレイ化することを考慮すると、両素
子を同一基板上に形成する必要がある。発光ダイオード
のアノード、カソードはともにサイリスタのカソードと
電気的に分離されていなければならないので、基板とし
ては半絶縁性ＧａＡｓ基板を用いる必要がある。この基
板上にｐｎｐｎの４層をエピタキシャル成長し、発光ダ
イオード部はサイリスタの基板側２層を利用する。
【００４０】素子構造を図７に示す。基板７０が半絶縁
性であるので、サイリスタ５０と発光ダイオード６０の
基板７０に接する側の層から電極５２，６２を取り出す
必要がある。また、サイリスタ５０と発光ダイオード６
０が物理的に分離されるため、発光時にサイリスタ部と
発光ダイオード部の異なる２点が光る。本素子を光書き
込みなどに利用する場合、これは望ましくないので、サ
イリスタのカソードに接続する抵抗を動作に支障のない
範囲でできるだけ大きくしてサイリスタ部の発光を抑え
るか、もしくはサイリスタ部を覆う遮光膜を設ける必要
がある。
性であるので、サイリスタ５０と発光ダイオード６０の
基板７０に接する側の層から電極５２，６２を取り出す
必要がある。また、サイリスタ５０と発光ダイオード６
０が物理的に分離されるため、発光時にサイリスタ部と
発光ダイオード部の異なる２点が光る。本素子を光書き
込みなどに利用する場合、これは望ましくないので、サ
イリスタのカソードに接続する抵抗を動作に支障のない
範囲でできるだけ大きくしてサイリスタ部の発光を抑え
るか、もしくはサイリスタ部を覆う遮光膜を設ける必要
がある。
【００４１】このように上記ｐｎｐｎｐｎ構造素子に比
べると難点もあるが、従来同様の層数で構成できるのが
利点である。表１にも示すようにサイリスタの下２層は
キャリア濃度を高く設定できるので、発光ダイオードを
構成するには適している。
べると難点もあるが、従来同様の層数で構成できるのが
利点である。表１にも示すようにサイリスタの下２層は
キャリア濃度を高く設定できるので、発光ダイオードを
構成するには適している。
【００４２】
【発明の効果】本発明によれば、自己走査型発光素子ア
レイの発光素子としてｐｎｐｎｐｎ６層構造素子を用い
る。この素子は、基板表面側のｐｎ２層を発光ダイオー
ドとして利用し、残りのｐｎｐｎ４層構造をサイリスタ
として利用する。これによりｐｎ２層は発光ダイオード
としての機能が十分に発揮でき、光出力を増大させるこ
とが可能となった。またサイリスタ部はスイッチング素
子として最適化できるため、安定な自己走査動作が維持
できる。
レイの発光素子としてｐｎｐｎｐｎ６層構造素子を用い
る。この素子は、基板表面側のｐｎ２層を発光ダイオー
ドとして利用し、残りのｐｎｐｎ４層構造をサイリスタ
として利用する。これによりｐｎ２層は発光ダイオード
としての機能が十分に発揮でき、光出力を増大させるこ
とが可能となった。またサイリスタ部はスイッチング素
子として最適化できるため、安定な自己走査動作が維持
できる。
【図１】本発明の発光素子の構造を示す図である。
【図２】本発明の発光素子の層構造を示す図である。
【図３】本発明の自己走査型発光装置の構成を示す図で
ある。
ある。
【図４】本発明の自己走査型発光装置の等価回路図であ
る。
る。
【図５】本発明の自己走査型発光装置の他の構成を示す
図である。
図である。
【図６】本発明の自己走査型発光装置の他の構成の等価
回路図である。
回路図である。
【図７】本発明の発光素子の他の構造を示す図である。
【図８】従来の自己走査型発光装置の等価回路図であ
る。
る。
【図９】従来の自己走査型発光装置の他の構成の等価回
路図である。
路図である。
５０ サイリスタ ６０ 発光ダイオード ７０ 半絶縁性半導体基板
Claims (5)
- 【請求項１】スイッチングのためのしきい電圧もしくは
しきい電流が外部から電気的に制御可能な３端子スイッ
チ素子多数個を一次元もしくは二次元的に配列し、 隣接するスイッチ素子のしきい電圧もしくはしきい電流
を制御する制御電極を、電圧もしくは電流に対して一方
向性をもつ電気的手段にて互いに接続し、 前記一次元もしくは二次元的に配列された各スイッチ素
子の残りの２端子のうちの一方に、発光ダイオードの一
方の電極を接続し、該接続した電極に外部から２相のク
ロックパルスを、それぞれ１素子おきに供給し、 一方の相のクロックパルスにより、あるスイッチ素子が
オン状態になり、それにしたがって発光ダイオードが発
光しているとき、そのスイッチ素子近傍のスイッチ素子
のしきい電圧もしくはしきい電流を、前記電気的手段を
介して変化させ、 他方の相のクロックパルスにより、前記あるスイッチ素
子に隣接するスイッチ素子をオン状態にさせ、それにし
たがって該スイッチ素子に接続した発光ダイオードを発
光させることを特徴とする自己走査型発光装置。 - 【請求項２】スイッチングのためのしきい電圧もしくは
しきい電流が外部から電気的に制御可能な第１群の３端
子スイッチ素子多数個を一次元もしくは二次元的に配列
し、 隣接するスイッチ素子のしきい電圧もしくはしきい電流
を制御する制御電極を、電圧もしくは電流に対して一方
向性をもつ電気的手段にて互いに接続し、 前記一次元もしくは二次元的に配列された各スイッチ素
子の残りの２端子のうちの一方に外部から２相のクロッ
クパルスを、それぞれ１素子おきに供給し、 一方の相のクロックパルスにより、あるスイッチ素子が
オン状態になり、そのスイッチ素子近傍のスイッチ素子
のしきい電圧もしくはしきい電流を、前記電気的手段を
介して変化させ、 他方の相のクロックパルスにより、前記あるスイッチ素
子に隣接するスイッチ素子をオン状態にさせ、 スイッチングのためのしきい電圧もしくはしきい電流が
外部から電気的に制御可能な第２群の３端子スイッチ素
子多数個を一次元もしくは二次元的に配列し、 前記第２群のスイッチ素子の各制御電極を前記第１群の
スイッチ素子の対応する制御電極に接続し、 前記第２群の各スイッチ素子の残りの２端子のうちの一
方に、発光ダイオードの第１の電極を接続し、該発光ダ
イオードの第２の電極に外部から電流注入パルスを供給
し、発光ダイオードの第１の電極と接続した第２群のス
イッチ素子の電極に抵抗を介して書込みパルスを供給
し、 第１群のスイッチ素子がオン状態のとき、対応する発光
ダイオードが電流注入パルスによって発光することを特
徴とする自己走査型発光装置。 - 【請求項３】前記３端子スイッチ素子はｐｎｐｎ構造サ
イリスタであり、該スイッチ素子と前記発光ダイオード
を半絶縁性基板上に形成したことを特徴とする請求項１
または２に記載の自己走査型発光装置。 - 【請求項４】第１の導電型半導体基板上に第１の導電型
第１層、第２の導電型第２層、第１の導電型第３層、第
２の導電型第４層、第１の導電型第５層、第２の導電型
第６層を順に積層し、前記基板もしくは前記第１の導電
型第１層、第３層、および前記第２の導電型第４層、第
６層表面に電極を設けたｐｎｐｎｐｎ６層構造発光素子
を多数個を一次元もしくは二次元的に配列し、 隣接する素子の前記第１の導電型第３層に設けた電極
を、ダイオードにより互いに接続し、 前記一次元もしくは二次元的に配列された発光素子の前
記第２の導電型第４層および第６層に設けた電極に抵抗
を介して外部から２相のクロックパルスを、それぞれ１
素子おきに供給し、 一方の相のクロックパルスにより、ある発光素子が発光
しているとき、その発光素子近傍の発光素子のしきい電
圧を、前記ダイオードを介して変化させ、 他方の相のクロックパルスにより、前記ある発光素子に
隣接する発光素子を発光させることを特徴とする自己走
査型発光装置。 - 【請求項５】第１の導電型基板上に第１の導電型第１
層、第２の導電型第２層、第１の導電型第３層、第２の
導電型第４層を積層してなるｐｎｐｎ構造３端子サイリ
スタ多数個を一次元もしくは二次元的に配列し、 隣接するサイリスタの第１の導電型第３層に設けたゲー
ト電極を、ダイオードを介して互いに接続し、 前記一次元もしくは二次元的に配列された各サイリスタ
の第２の導電型第４層に設けた電極に外部から２相のク
ロックパルスを、それぞれ１素子おきに供給し、 一方の相のクロックパルスにより、あるサイリスタがオ
ン状態になり、そのサイリスタ近傍のサイリスタのしき
い電圧を、前記ダイオードを介して変化させ、 他方の相のクロックパルスにより、前記あるサイリスタ
に隣接するサイリスタをオン状態にさせ、 前記第１の導電型半導体基板上に第１の導電型第１層、
第２の導電型第２層、第１の導電型第３層、第２の導電
型第４層、第１の導電型第５層、第２の導電型第６層を
順に積層し、前記基板もしくは前記第１の導電型第１
層、第３層、および前記第２の導電型第４層、第６層表
面に電極を設けたｐｎｐｎｐｎ構造発光素子を多数個を
一次元もしくは二次元的に配列し、 前記発光素子の前記第１の導電型第３層に設けた電極を
前記サイリスタの対応するゲート電極に接続し、 前記発光素子の前記第２の導電型第６層と第４層に設け
た電極にそれぞれ抵抗を介して電流注入パルスを外部か
ら供給し、 前記サイリスタがオン状態のとき、対応する発光素子が
電流注入パルスによって発光することを特徴とする自己
走査型発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121987A JP4649701B2 (ja) | 2000-04-24 | 2000-04-24 | 自己走査型発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121987A JP4649701B2 (ja) | 2000-04-24 | 2000-04-24 | 自己走査型発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308385A true JP2001308385A (ja) | 2001-11-02 |
| JP4649701B2 JP4649701B2 (ja) | 2011-03-16 |
Family
ID=18632529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121987A Expired - Fee Related JP4649701B2 (ja) | 2000-04-24 | 2000-04-24 | 自己走査型発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4649701B2 (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128175A (ja) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | 発光素子および自己走査型発光素子アレイチップ |
| JP2005535135A (ja) * | 2002-08-05 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び基板フレームストリップ |
| KR100614944B1 (ko) | 2004-10-28 | 2006-08-25 | 주식회사 성진테크윈 | 고주파용 트리거소자 |
| CN100418238C (zh) * | 2004-04-14 | 2008-09-10 | 富士施乐株式会社 | 自扫描型发光器件阵列的驱动方法 |
| US7695990B2 (en) | 2002-08-05 | 2010-04-13 | Osram Opto Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| JP2011023713A (ja) * | 2009-06-19 | 2011-02-03 | Sumitomo Chemical Co Ltd | 発光デバイスおよび発光デバイスの製造方法 |
| JP2011243910A (ja) * | 2010-05-21 | 2011-12-01 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| JP2017174907A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| WO2017169670A1 (ja) * | 2016-03-29 | 2017-10-05 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP6222388B1 (ja) * | 2017-02-13 | 2017-11-01 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2018019086A (ja) * | 2017-09-06 | 2018-02-01 | 富士ゼロックス株式会社 | 積層構造体、発光部品、プリントヘッド及び画像形成装置 |
| JP6341345B1 (ja) * | 2017-03-07 | 2018-06-13 | 富士ゼロックス株式会社 | 発光装置、画像形成装置及び光照射装置 |
| US10038305B2 (en) | 2016-03-22 | 2018-07-31 | Fuji Xerox Co., Ltd. | Light emitting component, print head, and image forming apparatus |
| JP6369613B1 (ja) * | 2017-09-21 | 2018-08-08 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| US10079473B2 (en) | 2016-06-30 | 2018-09-18 | Fuji Xerox Co., Ltd. | Light-emitting component and light-emitting device |
| US10236321B2 (en) | 2017-02-13 | 2019-03-19 | Fuji Xerox Co., Ltd. | Light-emitting component, light-emitting device, and image forming apparatus |
| JP2019057653A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
| JP2019057647A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019096743A (ja) * | 2017-11-22 | 2019-06-20 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019110230A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社沖データ | 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 |
| JP2019111664A (ja) * | 2017-12-20 | 2019-07-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| US10389353B2 (en) | 2016-06-30 | 2019-08-20 | Fuji Xerox Co., Ltd. | Optical switch |
| EP3410496A4 (en) * | 2016-06-30 | 2019-08-28 | Fuji Xerox Co., Ltd. | LIGHT-EMITTING COMPONENT, PRINT HEAD, IMAGING DEVICE AND LAMINATED SUBSTRATE FOR SEMICONDUCTOR LAYER |
| US11050217B2 (en) | 2019-01-25 | 2021-06-29 | Fujifilm Business Innovation Corp. | Light-emitting device, optical apparatus, optical measurement apparatus, and image forming apparatus |
| US11769990B2 (en) | 2020-03-17 | 2023-09-26 | Fujifilm Business Innovation Corp. | Light-emitting element array, light emitting device, optical device, measurement device and information processing apparatus |
| US11908967B2 (en) | 2021-04-14 | 2024-02-20 | Fujifilm Business Innovation Corp. | Light-emitting device and measurement device |
| US11929589B2 (en) | 2020-03-24 | 2024-03-12 | Fujifilm Business Innovation Corp. | Light-emitting component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271184A (en) * | 1975-12-10 | 1977-06-14 | Mitsubishi Electric Corp | Semiconductor photosensitive light emitting element |
| JPS5825287A (ja) * | 1982-07-12 | 1983-02-15 | Mitsubishi Electric Corp | 半導体感光発光素子 |
| JPH0584971A (ja) * | 1991-03-26 | 1993-04-06 | Nippon Sheet Glass Co Ltd | 発光素子アレイの駆動方法 |
| JPH05232884A (ja) * | 1992-02-18 | 1993-09-10 | Denki Kagaku Kogyo Kk | サイリスタ付きｌｅｄドットマトリックス表示体 |
-
2000
- 2000-04-24 JP JP2000121987A patent/JP4649701B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271184A (en) * | 1975-12-10 | 1977-06-14 | Mitsubishi Electric Corp | Semiconductor photosensitive light emitting element |
| JPS5825287A (ja) * | 1982-07-12 | 1983-02-15 | Mitsubishi Electric Corp | 半導体感光発光素子 |
| JPH0584971A (ja) * | 1991-03-26 | 1993-04-06 | Nippon Sheet Glass Co Ltd | 発光素子アレイの駆動方法 |
| JPH05232884A (ja) * | 1992-02-18 | 1993-09-10 | Denki Kagaku Kogyo Kk | サイリスタ付きｌｅｄドットマトリックス表示体 |
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005535135A (ja) * | 2002-08-05 | 2005-11-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び基板フレームストリップ |
| US7695990B2 (en) | 2002-08-05 | 2010-04-13 | Osram Opto Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| JP4653484B2 (ja) * | 2002-08-05 | 2011-03-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び半導体素子の製造のための方法 |
| JP2004128175A (ja) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | 発光素子および自己走査型発光素子アレイチップ |
| CN100418238C (zh) * | 2004-04-14 | 2008-09-10 | 富士施乐株式会社 | 自扫描型发光器件阵列的驱动方法 |
| KR100614944B1 (ko) | 2004-10-28 | 2006-08-25 | 주식회사 성진테크윈 | 고주파용 트리거소자 |
| JP2011023713A (ja) * | 2009-06-19 | 2011-02-03 | Sumitomo Chemical Co Ltd | 発光デバイスおよび発光デバイスの製造方法 |
| JP2011243910A (ja) * | 2010-05-21 | 2011-12-01 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| US10038305B2 (en) | 2016-03-22 | 2018-07-31 | Fuji Xerox Co., Ltd. | Light emitting component, print head, and image forming apparatus |
| CN113552783A (zh) * | 2016-03-22 | 2021-10-26 | 富士胶片商业创新有限公司 | 发光部件 |
| JP2017174907A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| CN113552784A (zh) * | 2016-03-22 | 2021-10-26 | 富士胶片商业创新有限公司 | 发光部件 |
| JP2017183436A (ja) * | 2016-03-29 | 2017-10-05 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| WO2017169670A1 (ja) * | 2016-03-29 | 2017-10-05 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| CN108369976A (zh) * | 2016-03-29 | 2018-08-03 | 富士施乐株式会社 | 发光部件、打印头和图像形成设备 |
| US10471734B2 (en) | 2016-03-29 | 2019-11-12 | Fuji Xerox Co., Ltd. | Light emitting component, print head and image forming apparatus |
| CN108369976B (zh) * | 2016-03-29 | 2020-08-11 | 富士施乐株式会社 | 发光部件、打印头和图像形成设备 |
| EP3410496A4 (en) * | 2016-06-30 | 2019-08-28 | Fuji Xerox Co., Ltd. | LIGHT-EMITTING COMPONENT, PRINT HEAD, IMAGING DEVICE AND LAMINATED SUBSTRATE FOR SEMICONDUCTOR LAYER |
| US10389353B2 (en) | 2016-06-30 | 2019-08-20 | Fuji Xerox Co., Ltd. | Optical switch |
| US10468853B2 (en) | 2016-06-30 | 2019-11-05 | Fuji Xerox Co., Ltd. | Light emitting component, print head, image forming apparatus and semiconductor layer laminate substrate |
| US10079473B2 (en) | 2016-06-30 | 2018-09-18 | Fuji Xerox Co., Ltd. | Light-emitting component and light-emitting device |
| US10438990B2 (en) | 2017-02-13 | 2019-10-08 | Fuji Xerox Co., Ltd. | Light-emitting component, light-emitting device, and image forming apparatus |
| US11043530B2 (en) | 2017-02-13 | 2021-06-22 | Fujifilm Business Innovation Corp. | Light-emitting component having light-absorbing layer, light-emitting device, and image forming apparatus |
| US10236321B2 (en) | 2017-02-13 | 2019-03-19 | Fuji Xerox Co., Ltd. | Light-emitting component, light-emitting device, and image forming apparatus |
| JP2018133376A (ja) * | 2017-02-13 | 2018-08-23 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| US10374002B2 (en) | 2017-02-13 | 2019-08-06 | Fuji Xerox Co., Ltd. | Layered structure including thyristor and light-emitting element, light-emitting component, light-emitting device, and image forming apparatus |
| JP6222388B1 (ja) * | 2017-02-13 | 2017-11-01 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2018144477A (ja) * | 2017-03-07 | 2018-09-20 | 富士ゼロックス株式会社 | 発光装置、画像形成装置及び光照射装置 |
| US10466613B2 (en) | 2017-03-07 | 2019-11-05 | Fuji Xerox Co., Ltd. | Light-emitting device, image forming apparatus, and light irradiation apparatus |
| JP6341345B1 (ja) * | 2017-03-07 | 2018-06-13 | 富士ゼロックス株式会社 | 発光装置、画像形成装置及び光照射装置 |
| JP2018019086A (ja) * | 2017-09-06 | 2018-02-01 | 富士ゼロックス株式会社 | 積層構造体、発光部品、プリントヘッド及び画像形成装置 |
| US10451993B2 (en) | 2017-09-21 | 2019-10-22 | Fuji Xerox Co., Ltd. | Light-emitting component, printhead, and image forming apparatus |
| US10554846B2 (en) | 2017-09-21 | 2020-02-04 | Fuji Xerox Co.,Ltd. | Light-emitting component, printhead, image forming apparatus, and method for manufacturing light-emitting component |
| JP2019057647A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019057652A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7039905B2 (ja) | 2017-09-21 | 2022-03-23 | 富士フイルムビジネスイノベーション株式会社 | 発光部品の製造方法 |
| JP2019057653A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
| JP6369613B1 (ja) * | 2017-09-21 | 2018-08-08 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7021485B2 (ja) | 2017-09-21 | 2022-02-17 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7073685B2 (ja) | 2017-11-22 | 2022-05-24 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019096743A (ja) * | 2017-11-22 | 2019-06-20 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| US10809642B2 (en) | 2017-11-22 | 2020-10-20 | Fuji Xerox Co., Ltd. | Light emitting component, print head, image forming apparatus, and light irradiating device |
| JP2019110230A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社沖データ | 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 |
| JP7021529B2 (ja) | 2017-12-20 | 2022-02-17 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019111664A (ja) * | 2017-12-20 | 2019-07-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| US11050217B2 (en) | 2019-01-25 | 2021-06-29 | Fujifilm Business Innovation Corp. | Light-emitting device, optical apparatus, optical measurement apparatus, and image forming apparatus |
| US11769990B2 (en) | 2020-03-17 | 2023-09-26 | Fujifilm Business Innovation Corp. | Light-emitting element array, light emitting device, optical device, measurement device and information processing apparatus |
| US11929589B2 (en) | 2020-03-24 | 2024-03-12 | Fujifilm Business Innovation Corp. | Light-emitting component |
| US11908967B2 (en) | 2021-04-14 | 2024-02-20 | Fujifilm Business Innovation Corp. | Light-emitting device and measurement device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4649701B2 (ja) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4649701B2 (ja) | 自己走査型発光装置 | |
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| JP6210120B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP6332535B2 (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 | |
| US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| US20130049027A1 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP2019057652A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
| JP5327376B2 (ja) | 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| JP4362905B2 (ja) | 自己走査型発光装置、書き込み用光源および光プリンタ | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP2019057647A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
| JP4140358B2 (ja) | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ | |
| JP2001308375A (ja) | 発光素子および発光素子アレイ | |
| JP2004128175A (ja) | 発光素子および自己走査型発光素子アレイチップ | |
| JP2013065593A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP2001326383A (ja) | 発光ダイオードアレイ | |
| TW493283B (en) | Edge light emitting device with increased light emission efficiency and self-scanning type light emitting device array using the edge light emitting device | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4649701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |