JP2019096743A - 発光部品、プリントヘッド及び画像形成装置 - Google Patents
発光部品、プリントヘッド及び画像形成装置 Download PDFInfo
- Publication number
- JP2019096743A JP2019096743A JP2017225144A JP2017225144A JP2019096743A JP 2019096743 A JP2019096743 A JP 2019096743A JP 2017225144 A JP2017225144 A JP 2017225144A JP 2017225144 A JP2017225144 A JP 2017225144A JP 2019096743 A JP2019096743 A JP 2019096743A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- thyristor
- transfer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 238000012546 transfer Methods 0.000 claims description 405
- 239000004065 semiconductor Substances 0.000 claims description 97
- 230000009467 reduction Effects 0.000 claims description 75
- 150000001875 compounds Chemical class 0.000 claims description 66
- 230000003287 optical effect Effects 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 896
- 238000005253 cladding Methods 0.000 description 63
- 239000012535 impurity Substances 0.000 description 54
- 230000004048 modification Effects 0.000 description 49
- 238000012986 modification Methods 0.000 description 49
- 239000000203 mixture Substances 0.000 description 45
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 40
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 31
- 230000008878 coupling Effects 0.000 description 29
- 238000010168 coupling process Methods 0.000 description 29
- 238000005859 coupling reaction Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 28
- 230000000903 blocking effect Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 24
- 230000007547 defect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 241000764773 Inna Species 0.000 description 12
- 230000007704 transition Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 9
- 229910000673 Indium arsenide Inorganic materials 0.000 description 9
- 238000000605 extraction Methods 0.000 description 9
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000007017 scission Effects 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical class C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 2
- 102100038374 Pinin Human genes 0.000 description 2
- 101710173952 Pinin Proteins 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical class C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 1
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical class C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical class N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
- G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/455—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using laser arrays, the laser array being smaller than the medium to be recorded
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/80—Details relating to power supplies, circuits boards, electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/42—Arrays of surface emitting lasers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/04—Arrangements for exposing and producing an image
- G03G2215/0402—Exposure devices
- G03G2215/0407—Light-emitting array or panel
- G03G2215/0409—Light-emitting diodes, i.e. LED-array
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
そこで本発明は、基準電位が整流特性を有する素子を制御する素子に供給される場合に比べ、動作不良が生じにくい発光部品などを提供する。
請求項2に記載の発明は、複数の前記サイリスタは、順にオン状態が転送されることで、複数の前記発光素子を順にオン状態とする請求項1に記載の発光部品である。
請求項3に記載の発明は、複数の前記サイリスタのそれぞれに接続され、順に転送されるオン状態となることで、接続されたサイリスタをオン状態に移行可能な状態にさせる複数の転送サイリスタを備えることを特徴とする請求項1に記載の発光部品である。
請求項4に記載の発明は、前記発光素子と前記サイリスタとの直列接続に印加される電圧により、当該サイリスタをオン状態に移行させることで、当該発光素子を発光、又は、発光量を増加させることを特徴とする請求項1乃至3のいずれか1項に記載の発光部品である。
請求項5に記載の発明は、前記発光素子と前記サイリスタとは、トンネル接合層又は金属的な導電性を有するIII−V族化合物層を介して直列接続されていることを特徴とする請求項1に記載の発光部品である。
請求項6に記載の発明は、前記サイリスタは、複数の半導体層が積層された積層半導体層で構成され、当該積層半導体層は、当該サイリスタの立ち上がり電圧を低減する電圧低減層を備えることを特徴とする請求項1に記載の発光部品である。
請求項7に記載の発明は、前記発光素子は、複数の半導体層が積層された他の積層半導体層で構成され、前記電圧低減層は、当該他の積層半導体層を構成するいずれの半導体層よりもバンドギャップエネルギが小さいことを特徴とする請求項6に記載の発光部品である。
請求項8に記載の発明は、前記電圧低減層は、前記発光素子の発光層を構成する半導体層よりバンドギャップエネルギが小さいことを特徴とする請求項6に記載の発光部品である。
請求項9に記載の発明は、前記発光素子は、電流経路が狭窄されていることを特徴とする請求項1乃至3のいずれか1項に記載の発光部品である。
請求項10に記載の発明は、請求項1に記載の発光部品を含む発光手段と、前記発光手段から出射される光を結像させる光学手段とを備えるプリントヘッドである。
請求項11に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、請求項1に記載の発光部品を含み、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項2の発明によれば、サイリスタが順にオン状態が転送されない場合に比べ、発光チップのサイズが小さくできる。
請求項3の発明によれば、転送サイリスタを用いない場合に比べ、発光素子の発光/非発光の点灯制御ができる。
請求項4の発明によれば、直列接続に印加する電圧で制御しない場合に比べ、点灯制御が容易になる。
請求項5の発明によれば、トンネル接合層又は金属的な導電性を有するIII−V族化合物層を介さない場合に比べ、発光のために印加する電圧が低減できる。
請求項6の発明によれば、電圧低減層を備えない場合に比べ、駆動に用いる素子のオン状態における電圧が低減できる。
請求項7、8の発明によれば、電圧低減層をバンドギャップエネルギで設定しない場合に比べ、電圧低減層の選定が容易になる。
請求項9の発明によれば、電流経路を狭窄しない場合に比べ、低消費電力化ができる。
請求項10の発明によれば、基準電位が整流特性を有する素子を制御する素子に供給される場合に比べ、プリントヘッドの動作不良が生じにくい。
請求項11の発明によれば、基準電位が整流特性を有する素子を制御する素子に供給される場合に比べ、画像形成装置の動作不良が生じにくい。
なお、以下では、アルミニウムをAlとするなど、元素記号を用いて表記する。
ここでは、発光部品の一例である発光チップCを、一例として画像形成装置1に適用するとして説明する。
(画像形成装置1)
図1は、第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備える。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させる駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備える。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱及び圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成の一例を示した断面図である。露光手段の一例としてのプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(第1の実施の形態では、発光素子はレーザダイオードLD)を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12の表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備える。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備える。
図3は、発光装置65の一例の上面図である。
図3に例として示す発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップC1〜C40(区別しない場合は、発光チップCと表記する。)が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。発光チップC1〜C40の構成は同じであってよい。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップC1〜C40は、発光チップC1から番号順に発光チップC40までを含む。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップCを制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えるとして説明する。
発光チップCの配列についての詳細は後述する。
発光チップCは、表面形状が矩形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子(第1の実施の形態ではレーザダイオードLD1〜LD128(区別しない場合は、レーザダイオードLDと表記する。))を含んで構成される発光部102を備える。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子)を備える。なお、これらの端子は、基板80の一端部からφI端子、φ1端子の順に設けられ、基板80の他端部からVga端子、φ2端子の順に設けられている。そして、発光部102は、φ1端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極91(後述する図6参照)が設けられている。
ここで、レーザダイオードLDは、発光素子(発光に用いる素子)の一例である。
前述したように、発光装置65の回路基板62には、信号発生回路110及び発光チップC1〜C40が搭載され、信号発生回路110と発光チップC1〜C40とを接続する配線(ライン)が設けられている。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備える。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C40に、点灯信号φI1〜φI40(区別しない場合は、点灯信号φIと表記する。)をそれぞれ送信する点灯信号発生部140を備える。
さらにまた、信号発生回路110は、発光チップC1〜C40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC1〜C40の駆動のための電源電位Vgaを供給する電源電位供給部170を備える。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においてもレーザダイオードLDが主走査方向(X方向)に予め定められた間隔で並ぶように位置が設定されている。なお、図4(b)に示す発光チップC1〜C40に、図4(a)に示したレーザダイオードLDの並び(レーザダイオードLD1〜LD128の番号順)の方向を矢印で示している。
回路基板62には、信号発生回路110の基準電位供給部160から、発光チップCの基板80の裏面に設けられたVsub端子である裏面電極91(後述の図6参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
そして、回路基板62には、信号発生回路110の電源電位供給部170から、発光チップCに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
図5は、第1の実施の形態に係る自己走査型発光素子アレイ(SLED:Self-Scanning Light Emitting Device)が搭載された発光チップCの回路構成を説明する等価回路図である。以下において説明する各素子は、端子(φ1端子、φ2端子、Vga端子、φI端子)を除き、発光チップC上のレイアウト(後述する図6参照)に基づいて配置されている。なお、端子(φ1端子、φ2端子、Vga端子、φI端子)の位置は、図4(a)と異なるが、信号発生回路110との接続の関係の説明のため、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C40の構成は、発光チップC1と同じである。
そして、発光チップC1(C)は、設定サイリスタS1〜S128(区別しない場合は、設定サイリスタSと表記する。)を備える。レーザダイオードLD1〜LD128及び設定サイリスタS1〜S128は、同じ番号のレーザダイオードLDと設定サイリスタSとが直列接続されている。ここでは、レーザダイオードLDのカソードと設定サイリスタSのアノードとが接続されている。なお、後述する図6(b)に示すように、設定サイリスタSは、基板80上に列状に配列されたレーザダイオードLD上に積層されている。よって、設定サイリスタS1〜S128も列状に配列されている。
そして、発光チップC1(C)は、レーザダイオードLD1〜LD128と同様な構造の下部ダイオードUD1〜UD128(区別しない場合は、下部ダイオードUDと表記する。)を備える。下部ダイオードUD1〜UD128及び転送サイリスタT1〜T128は、同じ番号の下部ダイオードUDと転送サイリスタTとが直列接続されている。
なお、後述する図6(b)に示すように、転送サイリスタTは、基板80上に列状に配列された下部ダイオードUD上に積層されている。よって、下部ダイオードUD1〜UD128も列状に配列されている。
また、発光チップC1(C)は、転送サイリスタT1〜T128をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードD1〜D127(区別しない場合は、結合ダイオードDと表記する。)を備える。
さらに、発光チップC1(C)は、電源線抵抗Rg1〜Rg128(区別しない場合は、電源線抵抗Rgと表記する。)を備える。
ここでは、設定サイリスタS1〜S128、転送サイリスタT1〜T128、下部ダイオードUD1〜UD128、電源線抵抗Rg1〜Rg128、結合ダイオードD1〜D127、スタートダイオードSD、電流制限抵抗R1、R2により駆動部101が構成される。なお、駆動部101における設定サイリスタS及び転送サイリスタTを駆動素子と表記し、駆動部101における設定サイリスタS及び転送サイリスタTが発光部102を駆動すると表記する。そして、駆動部101が発光部102の駆動に関する特性を駆動特性、発光部102の発光に関する特性を発光特性と表記する。
レーザダイオードLDなどの数は、上記に限らず、予め定められた個数とすればよい。そして、転送サイリスタTの数は、レーザダイオードLDの数より多くてもよい。
なお、後述するように、ダイオード(レーザダイオードLD、下部ダイオードUD、結合ダイオードD、スタートダイオードSD)、サイリスタ(設定サイリスタS、転送サイリスタT)は、電極として構成されたアノード端子、ゲート端子、カソード端子を必ずしも備えない場合がある。よって、以下では、端子を略して( )内で表記する場合がある。
レーザダイオードLD、下部ダイオードUDのそれぞれのアノードは、発光チップC1(C)の基板80に接続される(アノードコモン)。これらのアノードは、基板80の裏面に設けられたVsub端子である裏面電極91(後述の図6(b)参照)を介して電源ライン200a(図4(b)参照)に接続される。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
なお、この接続はp型の基板80を用いた際の構成であり、n型の基板を用いる場合は極性が逆となり、不純物を添加していないイントリンシック(i)型の基板を用いる場合には、基板の駆動部101及び発光部102が設けられる側に、基準電位Vsubを供給する電源ライン200aと接続される端子が設けられる。
設定サイリスタSのそれぞれのカソードは、点灯信号線75に接続されている。点灯信号線75は、φI端子に接続されている。発光チップC1では、φI端子は、発光チップC1(C)の外側に設けられた電流制限抵抗RIを介して点灯信号ライン204−1に接続され、点灯信号発生部140から点灯信号φI1が送信される(図4(b)参照)。点灯信号φI1は、レーザダイオードLD1〜LD128に点灯のための電流を供給する。なお、他の発光チップC2〜C40のφI端子には、それぞれ電流制限抵抗RIを介して点灯信号ライン204−2〜204−40が接続され、点灯信号発生部140から点灯信号φI2〜φI40が送信される(図4(b)参照)。
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン202(図4(b)参照)が接続され、転送信号発生部120から第2転送信号φ2が送信される。
そして、図6(a)では、矢印でレーザダイオードLDの光が出射する方向を示す。ここでは、レーザダイオードLDの光が出射する面を劈開面としている。レーザダイオードLDの光が出射する面を劈開面とする理由は後述する。
そして、図6(a)、(b)の図中には、主要な素子や端子を名前により表記している。なお、基板80の表面において、レーザダイオードLD(レーザダイオードLD1〜LD4)の配列の方向がx方向、x方向と直交する方向がy方向である。そして、基板80の裏面から表面に向かう方向をz方向とする。なお、xy平面に沿った方向を横方向、z方向を上方、−z方向を下方と呼ぶことがある。
p型の基板80(基板80)上に、レーザダイオードLD、下部ダイオードUDを構成するp型のアノード層81(pアノード層81)、発光層82、n型のカソード層83(nカソード層83)が設けられている。
そして、nカソード層83上に、トンネル接合(トンネルダイオード)層84(トンネル接合層84)が設けられている。
さらに、トンネル接合層84上に、設定サイリスタS、転送サイリスタT、結合ダイオードD1、電源線抵抗Rg1を構成するp型のアノード層85(pアノード層85)、n型のゲート層86(nゲート層86)、p型のゲート層87(pゲート層87)、n型のカソード層88(nカソード層88)が順に設けられている。
なお、以下では、( )内の表記を用いる。他の場合も同様とする。
後述するように、保護層90を除去しないで、レーザダイオードLDの光を保護層90を介して出射させる場合には、保護層90は、レーザダイオードLDが出射する光に対して透光性であることがよい。
そして、相互に分離された複数のアイランド(島)(後述するアイランド301、302、303、…)になるように、アイランド間の半導体層がエッチング(メサエッチング)により除去されている。また、pアノード層81が基板80を兼ねてもよい。
なお、結合ダイオードD、電源線抵抗Rgを構成する場合には、後述するように異なる機能を有する。
アイランド301には、レーザダイオードLD1及び設定サイリスタS1が設けられている。アイランド302には、下部ダイオードUD1、転送サイリスタT1及び結合ダイオードD1が設けられている。アイランド303には、電源線抵抗Rg1が設けられている。アイランド304には、スタートダイオードSDが設けられている。アイランド305には電流制限抵抗R1が、アイランド306には電流制限抵抗R2が設けられている。
そして、発光チップCには、アイランド301、302、303と同様なアイランドが、並列して複数形成されている。これらのアイランドには、レーザダイオードLD2、LD3、LD4、…、設定サイリスタS2、S3、S4、…、転送サイリスタT2、T3、T4、…、下部ダイオードUD2、UD3、UD4、…、結合ダイオードD2、D3、D4、…等が、アイランド301、302、303と同様に設けられている。
アイランド301に設けられたレーザダイオードLD1は、pアノード層81、発光層82、nカソード層83で構成されている。設定サイリスタS1は、レーザダイオードLD1のnカソード層83上に積層されたトンネル接合層84を介して積層されたpアノード層85、nゲート層86、pゲート層87、nカソード層88から構成されている。そして、nカソード層88(領域311)上に設けられたn型のオーミック電極321(nオーミック電極321)をカソード電極とする。
そして、nカソード層88を除去して露出させたpゲート層87上に設けられたp型のオーミック電極331(pオーミック電極331)をゲートGs1の電極(ゲート端子Gs1と表記することがある。)とする。
なお、電流狭窄層81bについては、後述する。
同じく、アイランド302に設けられた結合ダイオードD1は、pゲート層87、nカソード層88から構成される。そして、nカソード層88(領域314)上に設けられたnオーミック電極324をカソード端子とする。さらに、nカソード層88を除去して露出させたpゲート層87上に設けられたpオーミック電極332をアノード端子とする。つまり、結合ダイオードD1は、pゲート層87をアノードとし、nカソード層88をカソードとする。ここでは、結合ダイオードD1のアノード端子であるpオーミック電極332は、ゲートGt1(ゲート端子Gt1)と同じである。
アイランド305に設けられた電流制限抵抗R1、アイランド306に設けられた電流制限抵抗R2は、アイランド303に設けられた電源線抵抗Rg1と同様に設けられ、それぞれが2個のpオーミック電極(符号なし)間のpゲート層87を抵抗とする。
点灯信号線75は、幹部75aと複数の枝部75bとを備える。幹部75aは設定サイリスタS/レーザダイオードLDの列方向に延びるように設けられている。枝部75bは幹部75aから枝分かれして、アイランド301に設けられた設定サイリスタS1のカソード端子であるnオーミック電極321と接続されている。他の設定サイリスタSのカソード端子も同様に点灯信号線75に接続されている。そして、点灯信号線75は、φI端子に接続されている。
一方、第2転送信号線73は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタTのカソード端子であるnオーミック電極(符号なし)に接続されている。第2転送信号線73は、アイランド306に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
アイランド302に設けられた結合ダイオードD1のカソード端子であるnオーミック電極324は、隣接する転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続配線79で接続されている。
ここでは説明を省略するが、他のレーザダイオードLD、設定サイリスタS、転送サイリスタT、結合ダイオードD等についても同様である。
なお、上記の接続及び構成は、p型の基板80を用いた際のものであり、n型の基板を用いる場合は、極性が逆となる。また、i型の基板を用いる場合は、基板の駆動部101及び発光部102が設けられる側に、基準電位Vsubを供給する電源ライン200aと接続される端子が設けられる。そして、接続及び構成は、p型の基板を用いる場合、n型の基板を用いる場合のどちらかと同様になる。
図7は、第1の実施の形態に係る発光チップCにおいて、レーザダイオードLD1及び設定サイリスタS1が設けられたアイランド301、転送サイリスタTなどが設けられたアイランド302及び電源線抵抗Rg1が設けられたアイランド303の拡大断面図である。また、図7は、図6(a)のVIB−VIB線での断面図であるが、図6(b)とは逆の−x方向から見た断面図である。
アイランド301に示すようにレーザダイオードLD1は、クラッド層として働くpアノード層81、発光層82、クラッド層として働くnカソード層83で構成されている。よって、pアノード層81をpアノード(クラッド)層81、nカソード(クラッド)層83と表記し、図7において、pアノード(クラッド)層81をp(クラッド)、nカソード(クラッド)層83をn(クラッド)と表記する。
設定サイリスタS1は、pアノード層85、nゲート層86、pゲート層87、nカソード層88から構成されている。図7では、pアノード層85をpアノード又はp、nゲート層86をnゲート又はn、pゲート層87をpゲート又はp、nカソード層88をnカソード又はnと表記する。
ここで、トンネル接合層84を説明する。
図8は、レーザダイオードLDと設定サイリスタSとの積層構造をさらに説明する図である。図8(a)は、レーザダイオードLDと設定サイリスタSとの積層構造における模式的なエネルギーバンド図、図8(b)は、トンネル接合層84の逆バイアス状態におけるエネルギーバンド図、図8(c)は、トンネル接合層84の電流電圧特性を示す。
図8(a)のエネルギーバンド図に示すように、図7のnオーミック電極321と裏面電極91との間に、レーザダイオードLDと設定サイリスタSとが順バイアスになるように電圧を印加すると、トンネル接合層84のn++層84aとp++層84bとの間が逆バイアスになる。
一方、図8(b)に示すように、トンネル接合層84(トンネル接合)は、逆バイアス(−V)されると、p++層84b側の価電子帯(バレンスバンド)の電位Evが、n++層84a側の伝導帯(コンダクションバンド)の電位Ecより上になる。そして、p++層84bの価電子帯(バレンスバンド)から、n++層84a側の伝導帯(コンダクションバンド)に電子がトンネルする。そして、逆バイアス電圧(−V)が増加するほど、電子がトンネルしやすくなる。つまり、図8(c)に示すように、トンネル接合層84(トンネル接合)は、逆バイアスにおいて、電流が流れやすい。
以上説明したように、レーザダイオードLDと設定サイリスタSとは、トンネル接合層84を介して、電気的に直列接続されている。
後述するように、設定サイリスタSは、接続された転送サイリスタTがターンオンしてオン状態になると、オン状態への移行が可能な状態(移行可能な状態)になる。そして、点灯信号φIが後述するように「L」になると、設定サイリスタSがターンオンしてオン状態になるとともに、レーザダイオードLDを点灯させる(点灯を設定する)。
次に、サイリスタ(転送サイリスタT、設定サイリスタS)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子(アノード)、カソード端子(カソード)、ゲート端子(ゲート)の3端子を有する半導体素子であって、例えば、GaAs、GaAlAs、AlAsなどによるp型の半導体層(pアノード層85、pゲート層87)、n型の半導体層(nゲート層86、nカソード層88)を基板80上に積層して構成されている。つまり、サイリスタは、pnpn構造を成している。ここでは、p型の半導体層とn型の半導体層とで構成されるpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとして説明する。
アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧以下の電位(絶対値で以上となる負の電位)がカソードに印加されるとオン状態に移行(ターンオン)する。ここで、サイリスタのしきい電圧は、ゲートの電位からpn接合の順方向電位Vd(1.5V)を引いた値である。
オン状態になると、サイリスタのゲートは、アノード端子の電位に近い電位になる。ここでは、アノードは0Vであるので、ゲートは、0Vになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からpn接合の順方向電位Vd(1.5V)を引いた電位に近い電位となる。ここでは、アノードは0Vであるので、オン状態のサイリスタのカソードは、−1.5Vに近い電位(絶対値が1.5Vより大きい負の電位)となる。なお、カソードの電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。
一方、オン状態のサイリスタのカソードに、オン状態を維持するために必要な電位以下の電位(絶対値で以上となる負の電位)が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されると、サイリスタはオン状態を維持する。
なお、他のレーザダイオードLDと設定サイリスタSとでも同様である。
次に、発光装置65の動作について説明する。
前述したように、発光装置65は発光チップC1〜C40を備える(図3、4参照)。
発光チップC1〜C40は並列に駆動されるので、発光チップC1の動作を説明すれば足りる。
<タイミングチャート>
図9は、発光装置65及び発光チップCの動作を説明するタイミングチャートである。
図9では、発光チップC1のレーザダイオードLD1〜LD5の5個のレーザダイオードLDの点灯(発光)又は非点灯(非発光)を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。なお、図9では、発光チップC1のレーザダイオードLD1、LD2、LD3、LD5を点灯させ、レーザダイオードLD4を非点灯としている。
ここでは、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻eで「H」(0V)から「L」(−5V)に移行する。そして、期間T(2)の終了時刻iにおいて「L」から「H」に移行する。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間T後ろにずらしたものに当たる。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
ここでは、発光チップC1のレーザダイオードLD1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻cで「H」(0V)から「L」(−5V)に移行する。そして、時刻dで「L」から「H」に移行し、時刻eにおいて「H」を維持する。
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−5V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは基準電位Vsubの「H」(0V)になり、発光チップC1〜C40のそれぞれのVsub端子は「H」になる。同様に、電源ライン200bは電源電位Vgaの「L」(−5V)になり、発光チップC1〜C40のそれぞれのVga端子は「L」になる(図4参照)。これにより、発光チップC1〜C40のそれぞれの電源線71は「L」になる(図5参照)。
設定サイリスタSのアノード(pアノード層85)は、トンネル接合層84を介して、レーザダイオードLDのカソード(nカソード(クラッド)層83)に接続され、レーザダイオードLDのアノード(nアノード(クラッド)層81)は、「H」に設定されたVsub端子に接続されている。
転送サイリスタTのアノード(pアノード層85)は、トンネル接合層84を介して、下部ダイオードUDのカソード(nカソード(クラッド)層83)に接続され、下部ダイオードUDのアノード(nアノード(クラッド)層81)は、「H」に設定されたVsub端子に接続されている。
図9に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−5V)に移行する。これにより発光装置65は、動作を開始する。
第1転送信号φ1が「H」から「L」に移行すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72の電位が、「H」(0V)から「L」(−5V)に移行する。すると、転送サイリスタT1に印加されている電圧は−5Vであるので、しきい電圧が−3Vである転送サイリスタT1がターンオンする。このとき、下部ダイオードUD1に電流が流れてオフ状態からオン状態に移行する。転送サイリスタT1がターンオンすることで、第1転送信号線72の電位は、転送サイリスタT1のカソードの電位(下部ダイオードUD1に印加された電位である−1.7V)からpn接合の順方向電位Vd(1.5V)を引いた−3.2Vに近い電位(絶対値が3.2Vより大きい負の電位)になる。ここでは、第1転送信号線72の電位は、−3.2Vになるとする。
一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」(0V)であって、第2転送信号線73が「H」(0V)であるのでターンオンできない。
これにより、設定サイリスタS1のしきい電圧が−3.2V、転送サイリスタT2及び設定サイリスタS2のしきい電圧が−4.7V、転送サイリスタT3及び設定サイリスタS3のしきい電圧が−6.2V、番号が4以上の転送サイリスタT及び設定サイリスタSのしきい電圧が−6.5Vになる。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により−3.2Vになっている。つまり、オフ状態の転送サイリスタTに印加される電圧は、−3.2Vであるので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」(0V)であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」(0V)であるので、いずれのレーザダイオードLDも点灯しない。
時刻cにおいて、点灯信号φI1が「H」(0V)から「L」(−5V)に移行する。
点灯信号φI1が「H」から「L」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」(0V)から「L」(−5V)に移行する。すると、−5Vが設定サイリスタS1に印加され、しきい電圧が−1.5Vである設定サイリスタS1がターンオンして、レーザダイオードLD1が点灯(発光)する。これにより、点灯信号線75の電位が−3.2Vに近い電位になる。ここでは、点灯信号線75の電位は、−3.2Vになるとする。なお、設定サイリスタS2はしきい電圧が−4.7Vであるが、設定サイリスタS2に印加される電圧は、−3.2Vになるので、設定サイリスタS2はターンオンしない。
時刻cの直後において、転送サイリスタT1、下部ダイオードUD1、設定サイリスタS1がオン状態にあって、レーザダイオードLD1が点灯(発光)している。
時刻dにおいて、点灯信号φI1が「L」(−5V)から「H」(0V)に移行する。
点灯信号φI1が「L」から「H」に移行すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が−3.2Vから「H」に移行する。すると、設定サイリスタS1のカソード及びレーザダイオードLD1のアノードがともに「H」になるので設定サイリスタS1がターンオフするとともに、レーザダイオードLD1が消灯する(非点灯(非発光)になる)。レーザダイオードLD1の点灯(発光)期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」(0V)から「L」(−5V)に移行する。ここで、レーザダイオードLD1を点灯制御する期間T(1)が終了し、レーザダイオードLD2を点灯制御する期間T(2)が開始する。
第2転送信号φ2が「H」から「L」に移行すると、φ2端子を介して第2転送信号線73の電位が「H」から「L」に移行する。前述したように、転送サイリスタT2は、しきい電圧が−4.7Vになっているので、ターンオンする。このとき、下部ダイオードUD2にも電流が流れてオフ状態からオン状態に移行する。
これにより、ゲート端子Gt2(ゲート端子Gs2)の電位が「H」(0V)から下部ダイオードUD2に印加された電位である−1.7V、ゲートGt3(ゲートGs3)の電位が−3.2V、ゲートGt4(ゲートGs4)の電位が−4.7Vになる。そして、番号が5以上のゲートGt(ゲートGs)の電位が−5Vになる。
時刻eの直後において、転送サイリスタT1、T2、下部ダイオードUD1、UD2がオン状態にある。
時刻fにおいて、第1転送信号φ1が「L」(−5V)から「H」(0V)に移行する。
第1転送信号φ1が「L」から「H」に移行すると、φ1端子を介して第1転送信号線72の電位が「L」から「H」に移行する。すると、オン状態の転送サイリスタT1は、アノード及びカソードがともに「H」になって、ターンオフする。このとき、下部ダイオードUD1のアノード及びカソードもともに「H」になって、オン状態からオフ状態に移行する。
すると、ゲートGt1(ゲートGs1)の電位は、電源線抵抗Rg1を介して、電源線71の電源電位Vga(「L」(−5V))に向かって変化する。これにより、結合ダイオードD1が電流の流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲートGt2(ゲートGs2)が−1.7Vである影響は、ゲートGt1(ゲートGs1)には及ばなくなる。すなわち、逆バイアスの結合ダイオードDで接続されたゲートGtを有する転送サイリスタTは、しきい電圧が−6.5Vになって、第1転送信号φ1又は第2転送信号φ2が「L」(−5V)になっても、ターンオンしなくなる。
時刻fの直後において、転送サイリスタT2、下部ダイオードUD2がオン状態にある。
時刻gにおいて、点灯信号φI1が「H」(0V)から「L」(−5V)に移行すると、時刻cでのレーザダイオードLD1及び設定サイリスタS1と同様に、設定サイリスタS2がターンオンして、レーザダイオードLD2が点灯(発光)する。
そして、時刻hにおいて、点灯信号φI1が「L」(−5V)から「H」(0V)に移行すると、時刻dでのレーザダイオードLD1及び設定サイリスタS1と同様に、設定サイリスタS2がターンオフして、レーザダイオードLD2が消灯する。
さらに、時刻iにおいて、第1転送信号φ1が「H」(0V)から「L」(−5V)に移行すると、時刻bでの転送サイリスタT1又は時刻eでの転送サイリスタT2と同様に、しきい電圧が−3Vの転送サイリスタT3がターンオンする。時刻iで、レーザダイオードLD2を点灯制御する期間T(2)が終了し、レーザダイオードLD3を点灯制御する期間T(3)が開始する。
以降は、これまで説明したことの繰り返しとなる。
そして、オン状態の転送サイリスタTのゲートGtにゲートGsが接続された設定サイリスタSは、しきい電圧が−1.5Vであるので、点灯信号φIが「H」(0V)から「L」(−5V)に移行するとターンオンし、設定サイリスタSに直列接続されたレーザダイオードLDが点灯(発光)する。
なお、「H」(0V)の点灯信号φIは、設定サイリスタSをオフ状態に維持するとともに、レーザダイオードLDを非点灯に維持する。すなわち、点灯信号φIは、レーザダイオードLDの点灯/非点灯を設定する。
このように、画像データに応じて点灯信号φIを設定して、各レーザダイオードLDの点灯又は非点灯を制御する。
ここで、レーザダイオードLDと設定サイリスタSとを直列接続する順番について説明する。
図5及び図6で説明したように、第1の実施の形態に係る発光チップCでは、基準電位Vsubが供給される側にレーザダイオードLDを設け、点灯信号φIが供給(印加)される側(点灯信号線75が接続される側)に設定サイリスタSを設けた。つまり、図6で説明したように、レーザダイオードLDを構成するp型の基板80上にpアノード(クラッド)層81、発光層82、nカソード(クラッド)層83が積層されている。そして、トンネル接合層84を介して、設定サイリスタSを構成するpアノード層85、nゲート層86、pゲート層87、nカソード層88が積層されている。図5に示したように、基板80の裏面電極91から基準電位Vsubが供給され、nカソード層88のnオーミック電極321に「H」(0V)又は「L」(−5V)になる点灯信号φI(発光チップC1では、点灯信号φI1)が印加される。
なお、発光チップC′では、下部ダイオードUDは、転送サイリスタTの上側に設けられるが、発光チップCとの関係で下部ダイオードUDと表記する。
図9に示したタイミングチャートにおいて、時刻cの点灯信号φI1が「H」(0V)から「L」(−5V)に移行する前において、点灯信号φI1は、「H」(0V)である。すなわち、設定サイリスタS1とレーザダイオードLD1との直列接続の両端子間は、共に「H」(0V)である。つまり、設定サイリスタS1のアノードは、基板80の裏面電極91の基準電位Vsub(「H」(0V))であり、点灯信号線75に接続されたレーザダイオードLD1のカソードは、点灯信号φI1の「H」(0V)である。このため、設定サイリスタS1とレーザダイオードLD1との接続点U′は、「H」(0V)である。他の、設定サイリスタSとレーザダイオードLDとの直列接続も同じである。
つまり、オン状態の転送サイリスタTのゲートGtの電位が0Vになれば、設定サイリスタSのしきい電圧は、−1.5Vとなる。時刻cの前においては、転送サイリスタSのゲートGsの電位は0Vであるので、設定サイリスタSは、しきい電圧である−1.5V以下(絶対値で以上である負の電圧)が印加されればターンオンする。その直後、設定サイリスタSのアノードとカソードとの間の電圧は−0.8Vとなり、差分の−0.7VがレーザダイオードLDに印加され、点灯信号線75が−2.5VになったときレーザダイオードLDに印加される電圧は−1.7Vとなり電流が流れ始める。
すなわち、点灯信号φIの「L」は、−2.5V以下(絶対値で以上の負の電圧)であれば、設定サイリスタSをターンオンさせるとともに、レーザダイオードLDの点灯(発光)が維持される。
なお、転送サイリスタTも同様に第1転送信号φ1又は第2転送信号φ2が「L」になった際、先に転送サイリスタTがオンし、しきい電圧と、アノードとカソードとの間の電圧との差だけ、下部ダイオードUDに印加されるので、第1転送信号φ1又は第2転送信号φ2に最低必要な電圧は、アノードとカソードとの間の電圧と、下部ダイオードUDに電流を流す電圧との和である。
次に、下部ダイオードUDの転送サイリスタTの動作への影響を説明する。
図5及び図6に示した第1の実施の形態に係る発光チップCでは、基準電位Vsubが供給される側に下部ダイオードUDを設け、第1転送信号φ1又は第2転送信号φ2が印加される側(第1転送信号線72又は第2転送信号線73が接続される側)に転送サイリスタTを設けた。
一方、図10に示した比較のために示した発光チップC′では、基準電位Vsubが供給される側に転送サイリスタTを設け、第1転送信号φ1又は第2転送信号φ2が印加される側(第1転送信号線72又は第2転送信号線73が接続される側)に下部ダイオードUDを設けている。
図9に示したタイミングチャートにおいて、時刻bで第1転送信号φ1が「H」(0V)から「L」(−5V)に移行し、第1転送信号線72が「H」(0V)から「L」(−5V)になると、前述のレーザダイオードLDと同様に、奇数番号の下部ダイオードUDが順バイアスとなって電流が流れる。そして、下部ダイオードUDと転送サイリスタTとの接続点(下部ダイオードUD1と転送サイリスタT1との接続点V′と同様な接続点)に電荷が蓄積される。
時刻bで第1転送信号φ1が「H」(0V)から「L」(−5V)に移行し、第1転送信号線72が「H」(0V)から「L」(−5V)になると、転送サリスタT1がターンオンして、転送サイリスタT1及び下部ダイオードUD1に電流が流れる。このとき、他の奇数番号の下部ダイオードUDは、オフ状態の転送サイリスタTを介して、第1転送信号線72に接続されている。よって、下部ダイオードUDと転送サイリスタTとの接続点(下部ダイオードUD1と転送サイリスタT1との接続点V′と同様な接続点)に電荷が蓄積されることがない。
第1の実施の形態に係る発光チップCの製造方法について説明する。
図11、図12及び図13は、発光チップCの製造方法を説明する図である。図11(a)は、積層半導体層形成工程、図11(b)は、nオーミック電極形成工程、図11(c)は、積層半導体層分離工程、図12(d)は、電流阻止部形成工程、図12(e)は、pゲート層出しエッチング工程、図12(f)は、pオーミック電極形成工程、図13(g)は、保護層90形成工程、図13(h)は、配線及び裏面電極形成工程、図13(i)は、光出射面形成工程である。
ここでは、図7に示したアイランド301、302の断面図で説明する。これらのアイランドの断面図は、図6(a)のVIB−VIB線での断面図であるが、図6(b)とは逆の−x方向から見た断面図である。なお、アイランド303は、アイランド302と同様であるので省略する。また、不純物の導電型をp、nで表記する。
以下順に説明する。
pアノード(クラッド)層81の下側p(クラッド)層81a、上側p(クラッド)層81cは、例えば不純物濃度5×1017/cm3のp型のAl0.9GaAsである。Al組成は、0〜1の範囲で変更してもよい。なお、GaInPなどでもよい。
電流狭窄層81bは、例えばAlAs又はAlの不純物濃度が高いp型のAlGaAsである。Alが酸化されてAl2O3が形成されることにより、電気抵抗が高くなって、電流経路を狭窄するものであればよい。
nゲート層86は、例えば不純物濃度1×1017/cm3のn型のAl0.9GaAsである。Al組成は、0〜1の範囲で変更してもよい。なお、GaInPなどでもよい。
pゲート層87は、例えば不純物濃度1×1017/cm3のp型のAl0.9GaAsである。Al組成は、0〜1の範囲で変更してもよい。なお、GaInPなどでもよい。
nカソード層88は、例えば不純物濃度1×1018/cm3のn型のAl0.9GaAsである。Al組成は、0〜1の範囲で変更してもよい。なお、GaInPなどでもよい。
nオーミック電極は、例えばnカソード層88などn型の半導体層とオーミックコンタクトが取りやすいGeを含むAu(AuGe)などである。
そして、nオーミック電極は、例えばリフトオフ法などにより形成される。
電流狭窄層81bの酸化は、例えば、300〜400℃での水蒸気酸化により、AlAs、AlGaAsなどである電流狭窄層81bのAlを酸化させることで行う。このとき、露出した側面から酸化が進行し、アイランド301、302などのアイランドの周囲にAlの酸化物であるAl2O3による電流阻止部βが形成される。電流狭窄層81bの酸化されなかった部分が、電流通過部αとなる。なお、図12(d)から図13(i)では、電流阻止部βがアイランドの側面から距離が異なるように記載されているが、これは図示の便宜のためである。酸化はアイランド301、302などのアイランドの側面から同じ距離進行するので、形成される電流阻止部βのアイランドの側面からの距離は、同じになる。
このエッチングは、硫酸系のエッチング液(重量比において硫酸:過酸化水素水:水=1:10:300)を用いたウェットエッチングで行ってもよく、例えば塩化ホウ素を用いた異方性ドライエッチングで行ってもよい。
pオーミック電極は、例えばpゲート層87などp型の半導体層とオーミックコンタクトが取りやすいZnを含むAu(AuZn)などである。
そして、pオーミック電極は、例えばリフトオフ法などにより形成される。
そして、nオーミック電極321、323、324など及びpオーミック電極331、332などの上の保護層90にスルーホール(開口)が設けられる。
配線は、Al、Auなどである。
このとき、劈開は、レーザダイオードLDからの光の出射方向に電流阻止部βが含まれないように行われる。
この場合、駆動特性と発光特性とを別々に(独立して)設定しえない。このため、駆動の高速化、光の高出力化、高効率化、低消費電力化、低コスト化などが図りづらい。
なお、トンネル接合層84を設けないと、レーザダイオードLDと設定サイリスタSとの間の接合が逆バイアスになる。このため、レーザダイオードLDと設定サイリスタSとに電流を流すためには、逆バイアスの接合が降伏する電圧を印加することになる。すなわち、駆動電圧が高くなってしまう。
すなわち、レーザダイオードLDと設定サイリスタSとをトンネル接合層84を介して積層することで、トンネル接合層84を介さない場合に比べて、点灯信号φIの電圧が低く抑えられる。
また、トンネル接合層84のように、不純物濃度を他の層よりも高くするためには、低温成長せざるを得ない。すなわち、成長条件(温度、成長速度、比率)を変えねばならない。このため、トンネル接合層84上に設けられる半導体層は、最適な成長条件からずれてしまう。
この結果、トンネル接合層84上に設けられる半導体層は、欠陥が多く含まれることになる。
上記の発光チップCにおいては、トンネル接合層84を介して、レーザダイオードLD、下部ダイオードUD上に設定サイリスタS、転送サイリスタTを積層した。
トンネル接合層84の代わりに、金属的な導電性を有し、III−V族の化合物半導体層にエピタキシャル成長するIII−V族化合物層を用いてもよい。この場合、上記の説明における「トンネル接合層84」を「金属的導電性III−V族化合物層84」に置き換えればよい。
図14は、金属的導電性III−V族化合物層を構成する材料を説明する図である。図14(a)は、InNの組成比xに対するInNAsのバンドギャップ、図14(b)は、InNの組成比xに対するInNSbのバンドギャップ、図14(c)は、VI族元素及びIII−V族化合物の格子定数をバンドギャップに対して示す図である。
図14(a)は、組成比x(x=0〜1)のInNと組成比(1−x)のInAsとの化合物であるInNAsに対するバンドギャップエネルギ(eV)を示す。
図14(b)は、組成比x(x=0〜1)のInNと組成比(1−x)のInSbとの化合物であるInNSbに対するバンドギャップエネルギ(eV)を示す。
図14(a)に示すように、InNAsは、例えばInNの組成比xが約0.1〜約0.8の範囲において、バンドギャップエネルギが負になる。
図14(b)に示すように、InNSbは、例えばInNの組成比xが約0.2〜約0.75の範囲において、バンドギャップエネルギが負になる。
すなわち、InNAs及びInNSbは、上記の範囲において、金属的な導電特性(導電性)を示すことになる。
なお、上記の範囲外のバンドギャップエネルギが小さい領域では、熱エネルギによって電子がエネルギを有するため、わずかなバンドギャップを遷移することが可能であり、バンドギャップエネルギが負の場合や金属と同様に電位に勾配がある場合には電流が流れやすい特性を有している。
そして、InNAs及びInNSbに、Al、Ga、Ag、Pなどが含まれても、組成次第でバンドギャップエネルギを0近傍もしくは負に維持することができ、電位に勾配があれば電流が流れる。
これに対して、同様にIII−V族化合物であるInNの格子定数は、閃亜鉛鉱構造において約5.0Å、InAsの格子定数は、約6.06Åである。よって、InNとInAsとの化合物であるInNAsの格子定数は、GaAsなどの5.6Å〜5.9Åに近い値になりうる。
また、III−V族化合物であるInSbの格子定数は、約6.48Åである。よって、InNの格子定数の約5.0Åであるので、InSbとInNとの化合物であるInNSbの格子定数を、GaAsなど5.6Å〜5.9Åに近い値になりうる。
前述したように、レーザダイオードLDなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、サイリスタ(設定サイリスタS、転送サイリスタT)は、ターンオンして、レーザダイオードLDや下部ダイオードに電流が供給できればよい。すなわち、サイリスタ(設定サイリスタS、転送サイリスタT)は、欠陥の影響を受けにくい。
また、上記の発光チップCにおいては、トンネル接合層84を介して、レーザダイオードLD、下部ダイオードUD上に、設定サイリスタS、転送サイリスタTを積層した。よって、電源電位Vga、第1転送信号φ1、第2転送信号φ2及び点灯信号φIに用いる電圧が絶対値において大きくなった。前述したように、「L」(−5V)を用いていた。
そこで、電源電位Vga、第1転送信号φ1、第2転送信号φ2、点灯信号φIに用いる電圧を絶対値において低減するために、サイリスタ(設定サイリスタS、転送サイリスタT)に印加される電圧を低減する電圧低減層89を用いてもよい。
電圧低減層89は、設定サイリスタSのpアノード層85とnゲート層86との間に設けられている。なお、転送サイリスタTにおいても同様である。
電圧低減層89は、pアノード層85の一部として、pアノード層85と同様の不純物濃度のp型であってもよく、nゲート層86の一部として、nゲート層86と同様の不純物濃度のn型であってもよい。また、電圧低減層89はi層であってもよい。
図16は、サイリスタの構造とサイリスタの特性を説明する図である。図16(a)は、電圧低減層89を備えるサイリスタSAの断面図、図16(b)は、電圧低減層89を備えないサイリスタSBの断面図、図16(c)は、サイリスタ特性である。図16(a)、(b)は、例えば、レーザダイオードLDに積層されていない設定サイリスタSの断面に相当する。よって、裏面電極91は、pアノード層85の裏面に設けられているとする。
図16(a)に示すように、サイリスタSAは、pアノード層85とnゲート層86との間に、電圧低減層89を備える。なお、電圧低減層89は、pアノード層85と同様な不純物濃度のp型であれば、pアノード層85の一部として働き、nゲート層86と同様な不純物濃度のn型であれば、nゲート層86の一部として働く。電圧低減層89はi層であってもよい。
図16(b)に示すサイリスタSBは、電圧低減層89を備えない。
図16(c)に示すように、サイリスタSAでは、pアノード層85、nゲート層86、pゲート層87、nカソード層88に比べ、バンドギャップエネルギが小さい層である電圧低減層89を設けている。よって、サイリスタSAの立ち上がり電圧Vr(A)は、電圧低減層89を備えないサイリスタSBの立ち上がり電圧Vr(B)に比べて低い。さらに、電圧低減層89は、一例として、発光層82のバンドギャップよりも小さいバンドギャップを有する層である。
これにより、サイリスタ及び発光素子がオンした状態で、サイリスタ及び発光素子に印加する電圧が低減される。
GaAsの格子定数は、約5.65Åである。AlAsの格子定数は、約5.66Åである。よって、この格子定数に近い材料は、GaAs基板に対してエピタキシャル成長しうる。例えば、GaAsとAlAsとの化合物であるAlGaAsやGeは、GaAs基板に対してエピタキシャル成長しうる。
また、InPの格子定数は、約5.87Åである。この格子定数に近い材料は、InP基板に対してエピタキシャル成長しうる。
また、GaNの格子定数は、成長面によって異なるが、a面が3.19Å、c面が5.17Åである。この格子定数に近い材料はGaN基板に対してエピタキシャル成長しうる。
例えば、GaAsのバンドギャップエネルギは、約1.43eVである。よって、電圧低減層89を用いないと、サイリスタの立ち上がり電圧Vrは、約1.43Vとなる。しかし、網点で示す範囲の材料を、サイリスタを構成する層とするか、又は、含むことで、サイリスタの立ち上がり電圧Vrは、0V超且つ1.43V未満としうる(0V<Vr<1.43V)。
これにより、サイリスタがオン状態にある時の、電力消費が低減される。
前述したように、レーザダイオードLDなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、サイリスタ(設定サイリスタS、転送サイリスタT)は、ターンオンして、レーザダイオードLDや下部ダイオードUDに電流が供給できればよい。よって、電圧低減層89を含むサイリスタを発光層として用いるのではなく、電圧低減のために用いるのであれば、サイリスタを構成する半導体層に欠陥が含まれてもよい。
図18は、変形例1−1を説明するレーザダイオードLDと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例1−1では、電流狭窄層(変形例1−1では電流狭窄層85b)は、pアノード(クラッド)層81の代わりにpアノード層85に設けられている。すなわち、pアノード層85が下側pアノード層85a、電流狭窄層85b、上側pアノード層85cで構成されている。他の構成は、第1の実施の形態に係る発光チップCと同様である。
なお、電流狭窄層は、レーザダイオードLDのnカソード(クラッド)層83や設定サイリスタSのnカソード層88に設けてもよい。
図19は、変形例1−2を説明するレーザダイオードLDと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例1−2では、電流狭窄層81bの代りに、電流通過部αに対応する部分にトンネル接合層84が設けられている。他の構成は、第1の実施の形態に係る発光チップCと同様である。
前述したように、トンネル接合層84は、逆バイアス状態において電流が流れやすい。しかし、トンネル接合でないnカソード(クラッド)層83とpアノード層85との接合は、降伏を生じない逆バイアスの状態において電流が流れにくい。
よって、電流通過部αに対応する部分にトンネル接合層84を設けると、レーザダイオードLDに流れる電流が中央部に制限される。
図20は、変形例1−3を説明するレーザダイオードLDと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例1−3では、nカソード(クラッド)層83を分布ブラッグ反射層(DBR:Distributed Bragg Reflector)(以下では、DBR層と表記する。)としている。DBR層は、屈折率差を設けた半導体層を複数積層して構成される。そして、DBR層は、レーザダイオードLDの出射する光を反射するように構成されている。他の構成は、第1の実施の形態に係る発光チップCと同様である。
第1の実施の形態に係る発光チップCでは、発光素子をレーザダイオードLDとした。第2の実施の形態に係る発光チップCでは、発光素子を発光ダイオードLEDとしている。
発光チップCにおける発光ダイオードLED(下部ダイオードUDを含む)と設定サイリスタS(転送サイリスタTを含む)との積層された構成を除く他の構成は、第1の実施の形態と同様であって、レーザダイオードLDを発光ダイオードLEDに置き換えればよい。よって、同様な部分の説明を省略し、異なる部分を説明する。
第2の実施の形態に係る発光チップCでは、p型の基板80上に、発光ダイオードLEDを構成するpアノード層81、発光層82、nカソード層83が積層され、トンネル接合層84を介して、設定サイリスタSを構成するpアノード層85、nゲート層86、pゲート層87、nカソード層88が積層されている。これらの層は、モノリシックに積層されている。
そして、pアノード層81は、下側pアノード層81a、電流狭窄層81b、上側pアノード層81cで構成されている。
nカソード層83は、例えば不純物濃度1×1018/cm3のn型のAl0.9GaAsである。Al組成は、0〜1の範囲で変更してもよい。なお、GaInPなどでもよい。
なお、他は、第1の実施の形態と同様である。
この場合、光は、トンネル接合層84を通過して出射する。トンネル接合層84は、高濃度に不純物を含むため、光を吸収するおそれがある。この場合であっても、光量が小さくてもよい用途には用いうる。例えば、光量が放射エネルギでnW又はμWなどでもよい用途に使用しうる。他の変形例及び他の実施の形態でも同様である。
トンネル接合層84、金属的導電性III−V族化合物層、電圧低減層89での光の吸収を回避する方法として、nオーミック電極321の中央開口部の一部又は全部において、設定サイリスタSのnカソード層88、pゲート層87、nゲート層86、pアノード層85、トンネル接合層84の厚さ方向における一部又は全部をエッチングによって取り除いてもよい。トンネル接合層84の代わりに金属的導電性III−V族化合物層を用いる場合は、金属的導電性III−V族化合物層の厚さ方向に一部もしくは全部をエッチングによって取り除けばよい。さらに、電圧低減層89を用いる場合にも、同様に取り除けばよい。
図21に示した積層半導体層が引っ繰り返されて、転写基板100に対して、逆に積層されることになる。よって、転写基板100の裏面に裏面電極91を設ける場合には、転写基板100はn型となる。すなわち、カソードコモンとなり、回路の極性が逆になる。
なお、この構造においても、電流狭窄層を設ける位置を変更してもよく、電流狭窄層としてトンネル接合層84や金属的導電性III−V族化合物層を用いてもよく、電圧低減層89を設けてもよい。
また、転写基板100への貼り付け構造は、他の実施の形態にも適用できる。
以下では、第2の実施の形態に係る発光チップCの変形例を説明する。
図23は、変形例2−1を説明する発光ダイオードLEDと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例2−1では、発光層82を2つのDBR層で挟んでいる。すなわち、pアノード層81及びnカソード層83がDBR層として構成されている。pアノード層81は、電流狭窄層81bを含んでいる。すなわち、pアノード層81は、下側pアノード層81a、電流狭窄層81b、上側pアノード層81cの順で積層され、下側pアノード層81a、上側pアノード層81cがDBR層として構成されている。
なお、下側pアノード層81a、上側pアノード層81c、nカソード層83を、下側pアノード(DBR)層81a、上側pアノード(DBR)層81c、nカソード(DBR)層83と表記することがある。
また、電流狭窄層81bを設けているので、非発光再結合に消費される電力が抑制されて、低消費電力化及び光取り出し効率が向上する。
図24は、変形例2−2を説明する発光ダイオードLEDと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例2−2では、図23に示した発光チップCのnカソード(DBR)層81をDBR層としないnカソード層83とし、その代りnカソード層88をDBR層としている。よって、nカソード層88をnカソード(DBR)層88と表記する。他の構成は、第1の実施の形態に係る発光チップCと同様である。
なお、発光ダイオードLEDからの光が、トンネル接合層84、金属的導電性III−V族化合物層、電圧低減層89などにより吸収されて、出射する光量が低下することがある。この場合であっても、光量が小さくてもよい用途には用いうる。
図25は、変形例2−3を説明する発光ダイオードLEDと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例2−3では、図23に示した発光チップCのnカソード(DBR)層83をDBR層としないnカソード層83としている。他の構成は、第1の実施の形態に係る発光チップCと同じである。
また、発光層82から出射した光の内、基板80側に向う光が反射されて、出射口側に向かう。よって、pアノード層81がDBR層でない場合に比べ、光利用効率が向上する。
なお、発光ダイオードLEDからの光が、トンネル接合層84、金属的導電性III−V族化合物層、電圧低減層89などにより吸収されて、出射する光量が低下することがある。よって、光量が小さくてもよい用途に使用すればよい。
また、発光ダイオードLEDからの光が、トンネル接合層84、金属的導電性III−V族化合物層、電圧低減層89などにより吸収されて、出射する光量が低下する場合には、nカソード(DBR)層83をDBR層とし、pアノード層81をDBR層とせず、転写基板100を用いて、積層半導体層を引っ繰り返して逆に積層した状態で製造してもよい。
第1の実施の形態に係る発光チップCでは、発光素子をレーザダイオードLDとし、第2の実施の形態に係る発光チップCでは、発光素子を発光ダイオードLEDとした。第3の実施の形態に係る発光チップCでは、発光素子として垂直共振器面発光レーザVCSEL(Vertical Cavity Surface Emitting Laser)としている。
発光チップCにおける垂直共振器面発光レーザVCSEL(下部ダイオードUDを含む)と設定サイリスタS(転送サイリスタTを含む)との積層された構成を除く他の構成は、第1の実施の形態と同様であって、レーザダイオードLDを垂直共振器面発光レーザVCSELに置き換えればよい。よって、同様な部分の説明を省略し、異なる部分を説明する。
垂直共振器面発光レーザVCSELと設定サイリスタSとが積層されている。
基本的な構成は、図22に示した第2の実施の形態に係る発光チップCと同様であるので説明を省略する。
垂直共振器面発光レーザVCSELは、2つのDBR層(pアノード(DBR)層81とnカソード(DBR)層83)とで挟まれた発光層82において、光を共振させてレーザ発振させている。2つのDBR層(pアノード(DBR)層81とnカソード(DBR)層83)との反射率が例えば99%以上になるとレーザ発振する。
また、第1の実施の形態における変形例1−1と同様に、設定サイリスタSのpアノード層85に、電流狭窄層を設けてもよい。また、発光ダイオードLEDのnカソード層83、設定サイリスタSのnカソード層88に、電流狭窄層を設けてもよい。
また、垂直共振器面発光レーザVCSELからの光が、トンネル接合層84、金属的導電性III−V族化合物層、電圧低減層89などにより吸収されて、出射する光量が低下する場合には、転写基板100を用いて、積層半導体層を引っ繰り返して製造してもよい。
トンネル接合層84、金属的導電性III−V族化合物層、電圧低減層89での光の吸収を回避する方法として、nオーミック電極321の中央開口部の一部又は全部において、設定サイリスタSのnカソード層88、pゲート層87、nゲート層86、pアノード層85、トンネル接合層84の厚さ方向における一部又は全部をエッチングによって取り除いてもよい。トンネル接合層84の代わりに金属的導電性III−V族化合物層を用いる場合は、金属的導電性III−V族化合物層の厚さ方向に一部もしくは全部をエッチングによって取り除けばよい。さらに、電圧低減層89を用いる場合にも、同様に取り除けばよい。
図27は、変形例3−1を説明する垂直共振器面発光レーザVCSELと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例3−1の基本的な構成は、図23に示した第2の実施の形態に係る発光チップCの変形例2−2と同様であるので説明を省略する。
垂直共振器面発光レーザVCSELは、2つのDBR層(pアノード(DBR)層81とnカソード(DBR)層88)とで挟まれた発光層82において、光を共振させてレーザ発振させている。
図28は、変形例3−2を説明する垂直共振器面発光レーザVCSELと設定サイリスタSとが積層されたアイランド301の拡大断面図である。
変形例3−2の基本的な構成は、図19に示した第1の実施の形態に係る発光チップCの変形例1−2と同様であって、pアノード層81とpアノード層85をDBR層としている。他の構成は、変形例1−2と同様であるので説明を省略する。
垂直共振器面発光レーザVCSELは、発光層82とnカソード層83とを挟む2つのDBR層(pアノード(DBR)層81とpアノード(DBR)層85)において、光を共振させてレーザ発振させている。
なお、トンネル接合層84を電流狭窄に使用しているので、非発光再結合に消費される電力が抑制され、低消費電力化及び光取り出し効率が向上する。
第1の実施の形態から第3の実施の形態では、転送サイリスタTは、下部ダイオードUDの上に構成されていて、下部ダイオードUDと転送サイリスタTとは直列接続されていた。このため、転送サイリスタTに供給される第1転送信号φ1、第2転送信号φ2の「L」の電位は、直列接続された下部ダイオードUDと転送サイリスタTとに印加された。このため、例えば、「L」(−5V)であった。
発光チップC1(C)は、レーザダイオードLD1〜LD128で構成される発光部102(図4(a)参照)を備える。また、発光チップC1(C)は、設定サイリスタS1〜S128、転送サイリスタT1〜T128、結合ダイオードD1〜D127、電源線抵抗Rg1〜Rg128、スタートダイオードSD、電流制限抵抗R1、R2により構成される駆動部101を備える。
すなわち、第4の実施の形態に係る発光チップCは、図5に示した第1の実施の形態に係る発光チップCが備える下部ダイオードUD1〜UD128を備えない。
第4の実施の形態に係る発光チップCの平面レイアウトは、図6(a)に示した第1の実施の形態に係る発光チップCの平面レイアウトと同じである。よって、説明を省略する。
図30に示す第4の実施の形態に係る発光チップCのアイランド301、302の断面図は、図6(a)のVIB−VIB線での断面である。ただし、図6(b)とは、逆の−x方向から見た断面図である。
これにより、転送サイリスタTのpアノード層85は、基板80の裏面電極91に供給される基準電位Vsub(「H」(0V))に設定される。
そして、転送サイリスタTの下にある下部ダイオードUDは、pアノード層81、発光層82、nカソード層83の側面が接続配線51により短絡(ショート)されている。これにより、下部ダイオードUDは、存在するが動作しないようになっている。なお、アイランド302の側面の全面が、保護層90で覆われていてもよい。そして、接続配線51は、下部ダイオードUDが動作しないようにすればよく、他の部分に設けられてもよい。
なお、接続配線51は、アイランド302の下部ダイオードUD1のnカソード(クラッド)層83に接続されてもよい。
図9に示した第1の実施の形態に係る発光チップCの動作を説明するタイミングチャートにおいて、第1転送信号φ1及び第2転送信号φ2の「L」が「L′」になっている。前述のように、第1転送信号φ1及び第2転送信号φ2は、転送サイリスタTのアノードとカソードとの間に印加される。よって、第1の実施の形態に係る発光チップCの第1転送信号φ1及び第2転送信号φ2より、絶対値が小さい電圧でよい。すなわち、下部ダイオードUDに印加される電圧(ここでは、1.7Vとした。)が不要になる。この例では、「L′」(−3.3V)となる。なお、発光チップCの動作は、第1転送信号φ1及び第2転送信号φ2の「L」(−5V)を「L′」(−3.3V)とするとともに、下部ダイオードUDの動作を無視すればよい。
動作させるための第1転送信号φ1及び第2転送信号φ2が低電圧化され、低消費電力化される。
第1の実施の形態から第4の実施の形態では、設定サイリスタSが発光素子(レーザダイオードLD、発光ダイオードLED、垂直共振器面発光レーザVCSEL)に積層されて、直列接続されていた。
第5の実施の形態に係る発光チップCは、発光素子と設定サイリスタSとが積層されないで、接続配線で直列接続されている。
以下では、発光素子をレーザダイオードLDとして説明する。
なお、接続配線74は、アイランド301bの下部ダイオードUD′1のnカソード(クラッド)層83に接続されてもよい。
また、第5の実施の形態は、各アイランドのトンネル接合層84を有さなくても動作するので、結晶品質を劣化させること無く、寿命が長くなる、歩留まりが改善するなどの利点を有する。
つまり、レーザダイオードLDと設定サイリスタSとは、積層されることで直列接続されてもよく、接続配線で直列接続されてもよい。
なお、発光素子は、レーザダイオードLDの代わりに、前述した変形例や他の実施の形態で説明した発光ダイオードLEDや垂直共振器面発光レーザVCSELであってもよい。
第1の実施の形態から第5の実施の形態に係る発光チップCは、転送サイリスタTのオン状態を順に転送(伝播)させて駆動された。
第6の実施の形態に係る発光チップCは、転送サイリスタTを備えない。他の構成は、第1の実施の形態と同様であるので、以下では発光チップCを説明する。
この場合、第1転送信号φ1、第2転送信号φ2により転送サイリスタTとして機能する設定サイリスタSがオン状態になると、レーザダイオードLDが点灯(発光)する。なお、設定サイリスタSに供給される第1転送信号φ1、第2転送信号φ2に点灯信号φIを重畳させることで、レーザダイオードLDの発光量を制御してもよい。
このようにすることで、発光チップCに用いる素子数が少なくなり、発光チップCのサイズが小さくなる。
また、転送サイリスタTの間を結合ダイオードDで接続したが、抵抗など電位の変化を伝達できる部材で接続してもよい。
pアノード層81は、例えば、例えば不純物濃度1×1018/cm3のp型のAl0.9GaNである。Al組成は、0〜1の範囲で変更してもよい。
GaN基板上では酸化狭窄層を電流狭窄層として使用することが困難であるため、トンネル接合層を電流狭窄に用いた構成(図19、図28)や金属的導電性III−V族化合物層を電流狭窄に用いた構成が望ましい構造である。又は、イオン注入を電流狭窄方法として使用することも有効である。
nゲート層86は、例えば不純物濃度1×1017/cm3のn型のAl0.9GaNである。Al組成は、0〜1の範囲で変更してもよい。
pゲート層87は、例えば不純物濃度1×1017/cm3のp型のAl0.9GaNである。Al組成は、0〜1の範囲で変更してもよい。
nカソード層88は、例えば不純物濃度1×1018/cm3のn型のAl0.9GaNである。Al組成は、0〜1の範囲で変更してもよい。
pアノード層81は、例えば不純物濃度1×1018/cm3のp型のInGaAsPである。Ga組成、Al組成は、0〜1の範囲で変更してもよい。
InP基板上では酸化狭窄層を電流狭窄層として使用することが困難であるため、トンネル接合層を電流狭窄に用いた構成(図19、図28)や金属的導電性III−V族化合物層を電流狭窄に用いた構成が望ましい構造である。又は、イオン注入を電流狭窄方法として使用することも有効である。
nゲート層86は、例えば不純物濃度1×1017/cm3のn型のInGaAsPである。Ga組成、Al組成は、0〜1の範囲で変更してもよい。
pゲート層87は、例えば不純物濃度1×1017/cm3のp型のInGaAsPである。Ga組成、Al組成は、0〜1の範囲で変更してもよい。
nカソード層88は、例えば不純物濃度1×1018/cm3のn型のInGaAsPである。Ga組成、Al組成は、0〜1の範囲で変更してもよい。
さらに、それぞれの実施の形態を、他の実施の形態と組み合わせて用いてもよい。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」(0V)であって、時刻eで「H」(0V)から「L」(−5V)に移行する。そして、期間T(2)の終了時刻iから少し遅れて「L」から「H」に移行する。
第1転送信号φ1と第2転送信号φ2とを比較すると、第2転送信号φ2は、第1転送信号φ1を時間軸上で期間T後ろにずらしたものに当たる。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間であるためである。
Claims (11)
- 基板と、
前記基板上に設けられ、一方の端子が予め定められた基準電位に接続された整流特性を有する複数の発光素子と、
前記発光素子の他方の端子とそれぞれが直列接続され、オン状態となることで接続された当該発光素子を発光、又は、当該発光素子の発光量を増加させる複数のサイリスタと
を備える発光部品。 - 複数の前記サイリスタは、順にオン状態が転送されることで、複数の前記発光素子を順にオン状態とする請求項1に記載の発光部品。
- 複数の前記サイリスタのそれぞれに接続され、順に転送されるオン状態となることで、接続されたサイリスタをオン状態に移行可能な状態にさせる複数の転送サイリスタを備えることを特徴とする請求項1に記載の発光部品。
- 前記発光素子と前記サイリスタとの直列接続に印加される電圧により、当該サイリスタをオン状態に移行させることで、当該発光素子を発光、又は、発光量を増加させることを特徴とする請求項1乃至3のいずれか1項に記載の発光部品。
- 前記発光素子と前記サイリスタとは、トンネル接合層又は金属的な導電性を有するIII−V族化合物層を介して直列接続されていることを特徴とする請求項1に記載の発光部品。
- 前記サイリスタは、複数の半導体層が積層された積層半導体層で構成され、当該積層半導体層は、当該サイリスタの立ち上がり電圧を低減する電圧低減層を備えることを特徴とする請求項1に記載の発光部品。
- 前記発光素子は、複数の半導体層が積層された他の積層半導体層で構成され、前記電圧低減層は、当該他の積層半導体層を構成するいずれの半導体層よりもバンドギャップエネルギが小さいことを特徴とする請求項6に記載の発光部品。
- 前記電圧低減層は、前記発光素子の発光層を構成する半導体層よりバンドギャップエネルギが小さいことを特徴とする請求項6に記載の発光部品。
- 前記発光素子は、電流経路が狭窄されていることを特徴とする請求項1乃至3のいずれか1項に記載の発光部品。
- 請求項1に記載の発光部品を含む発光手段と、
前記発光手段から出射される光を結像させる光学手段と
を備えるプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
請求項1に記載の発光部品を含み、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225144A JP7073685B2 (ja) | 2017-11-22 | 2017-11-22 | 発光部品、プリントヘッド及び画像形成装置 |
PCT/JP2018/027772 WO2019102648A1 (ja) | 2017-11-22 | 2018-07-24 | 発光部品、プリントヘッド、画像形成装置及び光照射装置 |
CN201880059520.6A CN111095701B (zh) | 2017-11-22 | 2018-07-24 | 发光部件、打印头、图像形成装置以及光照射装置 |
US16/746,577 US10809642B2 (en) | 2017-11-22 | 2020-01-17 | Light emitting component, print head, image forming apparatus, and light irradiating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225144A JP7073685B2 (ja) | 2017-11-22 | 2017-11-22 | 発光部品、プリントヘッド及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019096743A true JP2019096743A (ja) | 2019-06-20 |
JP7073685B2 JP7073685B2 (ja) | 2022-05-24 |
Family
ID=66631927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017225144A Active JP7073685B2 (ja) | 2017-11-22 | 2017-11-22 | 発光部品、プリントヘッド及び画像形成装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10809642B2 (ja) |
JP (1) | JP7073685B2 (ja) |
CN (1) | CN111095701B (ja) |
WO (1) | WO2019102648A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12082512B2 (en) * | 2019-10-24 | 2024-09-03 | Microsoft Technology Licensing, Llc | Semiconductor-superconductor hybrid device |
CN114336270B (zh) * | 2020-09-30 | 2023-11-24 | 苏州华太电子技术股份有限公司 | 硅基半导体激光器及其制作方法 |
US11984701B2 (en) * | 2021-08-23 | 2024-05-14 | Xerox Corporation | System for electronically controlling and driving independently addressable semiconductor lasers |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1019664A (ja) * | 1996-07-04 | 1998-01-23 | Canon Inc | 発光素子アレー検査装置 |
JP2001308385A (ja) * | 2000-04-24 | 2001-11-02 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
JP2008246903A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Xerox Co Ltd | 画像形成装置、露光装置、光学装置および光学装置の製造方法 |
JP2011066163A (ja) * | 2009-09-16 | 2011-03-31 | Fuji Xerox Co Ltd | 発光チップ、プリントヘッドおよび画像形成装置 |
JP2012020498A (ja) * | 2010-07-15 | 2012-02-02 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
JP2012204821A (ja) * | 2011-03-28 | 2012-10-22 | Fuji Xerox Co Ltd | 発光チップ、プリントヘッドおよび画像形成装置 |
US20130240832A1 (en) * | 2010-04-09 | 2013-09-19 | Stc.Unm | Integration of led driver circuit with led |
JP2017055081A (ja) * | 2015-09-11 | 2017-03-16 | 富士ゼロックス株式会社 | 発光部品、プリントヘッドおよび画像形成装置 |
JP2017174907A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP2017183436A (ja) * | 2016-03-29 | 2017-10-05 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0917212B1 (en) | 1988-03-18 | 2002-12-11 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
US5814841A (en) | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
JP2577034B2 (ja) | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
JP4164997B2 (ja) * | 2000-09-05 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
JP4165436B2 (ja) * | 2004-04-14 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド |
CN2701634Y (zh) * | 2004-05-20 | 2005-05-25 | 张芙生 | 高速激光打标机 |
JP2006213036A (ja) * | 2005-02-07 | 2006-08-17 | Fuji Photo Film Co Ltd | プリンタ |
JP4428351B2 (ja) * | 2006-03-07 | 2010-03-10 | セイコーエプソン株式会社 | 発光装置、電子機器、及び駆動方法 |
JP2009286048A (ja) | 2008-05-30 | 2009-12-10 | Fuji Xerox Co Ltd | 光源ヘッド、及び画像形成装置 |
JP5821279B2 (ja) * | 2011-05-24 | 2015-11-24 | 日亜化学工業株式会社 | 発光ダイオード駆動装置 |
JP2016181544A (ja) * | 2015-03-23 | 2016-10-13 | ファナック株式会社 | 定電流制御電源およびレーザ発振器 |
JP2017174906A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
CN107069427B (zh) * | 2017-01-24 | 2020-02-28 | 中国科学院半导体研究所 | 宽光谱晶闸管激光器的制备方法 |
JP7021529B2 (ja) * | 2017-12-20 | 2022-02-17 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP7087690B2 (ja) * | 2018-06-04 | 2022-06-21 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光計測装置及び画像形成装置 |
JP7293589B2 (ja) * | 2018-08-29 | 2023-06-20 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光計測装置、画像形成装置及び発光デバイス |
-
2017
- 2017-11-22 JP JP2017225144A patent/JP7073685B2/ja active Active
-
2018
- 2018-07-24 WO PCT/JP2018/027772 patent/WO2019102648A1/ja active Application Filing
- 2018-07-24 CN CN201880059520.6A patent/CN111095701B/zh active Active
-
2020
- 2020-01-17 US US16/746,577 patent/US10809642B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1019664A (ja) * | 1996-07-04 | 1998-01-23 | Canon Inc | 発光素子アレー検査装置 |
JP2001308385A (ja) * | 2000-04-24 | 2001-11-02 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
JP2008246903A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Xerox Co Ltd | 画像形成装置、露光装置、光学装置および光学装置の製造方法 |
JP2011066163A (ja) * | 2009-09-16 | 2011-03-31 | Fuji Xerox Co Ltd | 発光チップ、プリントヘッドおよび画像形成装置 |
US20130240832A1 (en) * | 2010-04-09 | 2013-09-19 | Stc.Unm | Integration of led driver circuit with led |
JP2012020498A (ja) * | 2010-07-15 | 2012-02-02 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
JP2012204821A (ja) * | 2011-03-28 | 2012-10-22 | Fuji Xerox Co Ltd | 発光チップ、プリントヘッドおよび画像形成装置 |
JP2017055081A (ja) * | 2015-09-11 | 2017-03-16 | 富士ゼロックス株式会社 | 発光部品、プリントヘッドおよび画像形成装置 |
JP2017174907A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP2017183436A (ja) * | 2016-03-29 | 2017-10-05 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7073685B2 (ja) | 2022-05-24 |
US20200225602A1 (en) | 2020-07-16 |
US10809642B2 (en) | 2020-10-20 |
WO2019102648A1 (ja) | 2019-05-31 |
CN111095701A (zh) | 2020-05-01 |
CN111095701B (zh) | 2021-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6245319B1 (ja) | 発光部品、プリントヘッド、画像形成装置及び半導体積層基板 | |
CN108428707B (zh) | 发光部件、发光装置和图像形成装置 | |
CN107219741B (zh) | 发光部件、打印头和图像形成装置 | |
JP6210120B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6369613B1 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6332535B2 (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 | |
CN113451348A (zh) | 发光零件 | |
US10809642B2 (en) | Light emitting component, print head, image forming apparatus, and light irradiating device | |
JP7021529B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP7021485B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP7039905B2 (ja) | 発光部品の製造方法 | |
JP6222388B1 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6728831B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6332543B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP6501019B2 (ja) | 発光部品及び半導体積層基板 | |
JP7059584B2 (ja) | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 | |
JP7059547B2 (ja) | 積層構造体、発光部品、プリントヘッド及び画像形成装置 | |
JP7021484B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7073685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |