JP4164997B2 - 自己走査型発光素子アレイの駆動方法および駆動回路 - Google Patents
自己走査型発光素子アレイの駆動方法および駆動回路 Download PDFInfo
- Publication number
- JP4164997B2 JP4164997B2 JP2000267949A JP2000267949A JP4164997B2 JP 4164997 B2 JP4164997 B2 JP 4164997B2 JP 2000267949 A JP2000267949 A JP 2000267949A JP 2000267949 A JP2000267949 A JP 2000267949A JP 4164997 B2 JP4164997 B2 JP 4164997B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer unit
- unit thyristor
- thyristor
- voltage
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイの低消費電力駆動方法、特に、３．３Ｖ電源系でダイオード結合自己走査型発光素子アレイを駆動する方法および駆動回路に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタヘッド等の書き込み用光源として利用されている。本発明者らは、発光素子アレイの構成要素としてｐｎｐｎ構造を持つ３端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（発光サイリスタ）アレイを転送部として、発光部である発光素子（発光サイリスタ）アレイと分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号公報）。これらの提案に係る自己走査型発光素子アレイは、５Ｖ電源系の駆動用ＩＣで駆動されるように構成されている。
【０００４】
しかし、駆動用ＩＣの電源電圧は５Ｖ系から３．３Ｖ系へ、さらに低電圧へと変化している。これは、電源電圧を下げることで消費電力を下げることができるためである。このため、発光サイリスタも３．３Ｖ電源系で、駆動できることが望ましい。
【０００５】
図１に、５Ｖで駆動され、かつ、転送部と発光部を分離したタイプのダイオード結合自己走査型発光素子アレイの等価回路図を示す。この自己走査型発光素子アレイは、スイッチ素子Ｔ1 ，Ｔ2 ，Ｔ3 …、書込み用発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …からなる。転送部の構成は、ダイオード接続を用いている。すなわち、スイッチ素子ゲート電極間は、ダイオードＤ1 ，Ｄ2 ，Ｄ3 …で接続されている。ＶGKは電源（通常５Ｖ）であり、負荷抵抗ＲL を経て各スイッチ素子のゲート電極Ｇ1 ，Ｇ2 ，Ｇ3 …に接続されている。また、スイッチ素子のゲート電極Ｇ1 ，Ｇ2 ，Ｇ3 …は、書込み用発光素子のゲート電極にも接続される。スイッチ素子Ｔ1 のゲート電極にはスタートパルスφS が加えられ、スイッチ素子のアノード電極には、交互に転送用クロックパルスφ１，φ２が加えられ、書込み用発光素子のアノード電極には、書込み信号φI が加えられている。なお、図中、Ｒ１，Ｒ２，ＲS ，ＲI は電流制限用抵抗である。
【０００６】
なお、スイッチ素子および発光素子のいずれも３端子発光サイリスタが用いられる。
【０００７】
動作を簡単に説明する。まず転送用クロックパルスφ１の電圧がＨレベルで、スイッチ素子Ｔ2 がオン状態であるとする。このとき、ゲート電極Ｇ2 の電位はＶGKの５Ｖからほぼ０Ｖにまで低下する。この電位降下の影響はダイオードＤ2 によってゲート電極Ｇ3 に伝えられ、その電位を約１Ｖに（ダイオードＤ2 の順方向立上り電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ1 は逆バイアス状態であるためゲート電極Ｇ1 への電位の接続は行われず、ゲート電極Ｇ1 の電位は約５Ｖのままとなる。発光サイリスタのオン電圧は、ゲート電極電圧＋ゲート・アノード間のｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ２のＨレベル電圧は約２Ｖ（スイッチ素子Ｔ3 をオンせるために必要な電圧）以上でありかつ約４Ｖ（スイッチ素子Ｔ5 をオンさせるために必要な電圧）以下に設定しておけばスイッチ素子Ｔ3 のみがオンし、これ以外のスイッチ素子はオフのままにすることができる。従って２本の転送用クロックパルスでオン状態が転送されることになる。
【０００８】
スタートパルスφS は、このような転送動作を開示させるためのパルスであり、スタートパルスφS をＬレベル（約０Ｖ）にすると同時に転送用クロックパルスφ2 をＨレベル（約２〜約４Ｖ）とし、スイッチ素子Ｔ1 をオンさせる。その後すぐ、スタートパルスφS はＨレベルに戻される。
【０００９】
いま、スイッチ素子Ｔ2 がオン状態にあるとすると、ゲート電極Ｇ2 の電位は、ＶGKより低下し、約０Ｖとなる。したがって、書込み信号φI の電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、発光素子Ｌ2 を発光状態とすることができる。
【００１０】
これに対し、ゲート電極Ｇ1 は約５Ｖであり、ゲート電極Ｇ3 は約１Ｖとなる。したがって、発光素子Ｌ1 の書込み電圧は約６Ｖ、発光素子Ｌ3 の書込み電圧は約２Ｖとなる。これから、発光素子Ｌ2 のにみ書込める書込み信号φI の電圧は、１〜２Ｖの範囲となる。発光素子Ｌ2 がオン、すなわち発光状態に入ると、発光強度は書込み信号φI に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φI ラインの電圧を一度０Ｖにまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【００１１】
【発明が解決しようとする課題】
ダイオード結合型の自己走査型発光素子アレイの動作電圧の最小値は、転送部サイリスタの転送時のオン電圧Ｖt により律せられる。ｎ番目（ｎは、１以上の整数）のサイリスタＴn がオンした状態で（ｎ＋１）番目のサイリスタＴn+1 がオンする電圧Ｖt は、ゲート電極電圧ＶG ＋ゲート・アノード間のｐｎ接合の拡散電位（順方向立上り電圧）ＶD で近似されることは前述した。
【００１２】
より正確には、サイリスタのオン電圧Ｖt は、
【００１３】
【数１】
Ｖt ＝ＶG ＋ＶD ＋ＲP ・Ｉth
で表される。ここに、ＲP はゲート寄生抵抗、Ｉthはしきい電流である。また、ゲート電極電圧ＶG は、
【００１４】
【数２】
ＶG ＝ＧGON ＋ＶD
で表される。ここに、ＶGON は、オンしているサイリスタＴn のゲート電極電圧である。サイリスタの作製に、ＧａＡｓ系の材料を使った場合、ＶD ＝１．２Ｖ、ＶGON ＝０．３Ｖ、Ｉth ＝１０μＡ程度であり、Ｖt ＝２．８Ｖ程度となる。
【００１５】
サイリスタＴn+1 がオンするためには、サイリスタＴn がオンしている間に、サイリスタＴn+1 のアノードの電圧がオン電圧Ｖt を越える必要がある。このサイリスタＴn+1 が接続されているクロックパルスφｋ（ｋ＝１または２）ラインを充電し、サイリスタＴn+1 が点灯可能となる時間として、クロックφ１，φ２が同時にＨレベルとなる重なり時間ｔａが決められている。すなわち、クロックパルスφｋラインの容量をＣｋ、電流制限抵抗をＲｋとすると、φｋクロックパルスラインがＨレベルになってからｔ秒後のφｋクロックパルスラインの電圧Ｖｋは、
Ｖｋ＝ＶH （１−ｅｘｐ（−ｔ／ＲｋＣｋ））
となる。ただし、ＶH は、Ｈレベルの電圧である。すなわち、重なり時間ｔａは次式を満たす範囲の値となる。
【００１６】
Ｖt ＜ＶH （１−ｅｘｐ（−ｔａ／ＲｋＣｋ））
この重なり時間ｔａの間は、発光部サイリスタは点灯できないため、ｔａが大きくなると、発光可能な時間の割合が減ってしまう。
【００１７】
３．３Ｖ系の電源で使用するには、±１０％程度の電圧変動が起こることを想定して、最低３．０Ｖでの動作を保証しなければならない。電源電圧３．０Ｖで駆動すると、２．８Ｖにまで充電するには、重なり時間ｔａを大きく取らなければならなくなる。
【００１８】
この重なり時間ｔａを小さくするためには、クロックパルスφ１，φ２の電流制限抵抗Ｒ１，Ｒ２の値を小さくすればよいが、これを小さくすると、オンした後にサイリスタに流れる電流値が大きくなり、消費電力が増える。
【００１９】
また、抵抗Ｒ１，Ｒ２の値を小さくしていっても、別の要因で重なり時間ｔａの減少は頭打ちとなる。これは、以下の理由による。すなわち、サイリスタがオンするには、ゲート・アノード間のｐｎ接合が順方向にバイアスされる必要がある。２ｎ番目のサイリスタがオンした状態で、（２ｎ＋１）番目のサイリスタをオンさせるためにクロックパルスφ１をＨレベルにする場合について考える。クロックパルスφ１がＬレベルの状態では、（２ｎ＋１）番目のサイリスタのゲート電圧ＶG はアノード電圧ＶA よりも高い電圧となっている。このためゲート・アノード間のｐｎ接合は逆バイアスとなり、ある電荷を蓄えた容量ＣP に見える。この容量はゲート寄生抵抗ＲP を通じて充放電されるため、おおよそＲP ×ＣP の時定数を持つ。このため、ＲP ×ＣP ＜Ｒ１×Ｃ１では、ＲP ×ＣP の時定数が律速となる。
【００２０】
本発明の目的は、３．３Ｖ電源系でダイオード結合自己走査型発光素子アレイを駆動する方法であって、重なり時間ｔａを小さくできる駆動方法を提供することにある。
【００２１】
本発明の他の目的は、このような駆動方法を実現する駆動回路を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の前記転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の当該転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶ t とした場合に、当該クロックパルスのラインを、当該転送部サイリスタをオンさせる前に、当該電圧Ｖ t よりも小さい電圧値に、予備充電することを特徴とする自己走査型発光素子アレイの駆動方法である。
【００２３】
このとき、前記予備充電する際の電圧値が、前記電圧Ｖ t よりも０．２Ｖ以上低いことを特徴とすることが好ましい。
また、前記電圧Ｖ t は、３．３Ｖであることが好ましい。
【００２４】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶ t とした場合に、当該電圧Ｖ t を供給する第１の電源電圧と、前記電圧Ｖ t より小さい電圧を供給する第２の電源電圧と、前記第１および第２の電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Ｖ t より小さい電圧値に、予備充電した後、当該電圧Ｖ t にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路である。
【００２５】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶ t とした場合に、前記電圧Ｖ t を供給する電源電圧と、前記電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Ｖ t より小さい電圧値に、予備充電した後、当該電圧Ｖ t にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路である。
このとき、前記スイッチ回路が、２個の電流源よりなることが好ましい。
また、前記電圧Ｖ t は、３．３Ｖであることが好ましい。
【００２６】
【発明の実施の形態】
本発明の駆動方法によれば、オン電圧Ｖt を超えない電圧で予めクロックパルスライン充電しておくことにより、低い電源電圧で使用するときも、重なり時間ｔａを短くできるようにする。
【００２７】
すなわち、２ｎ番目のスイッチ素子がオンしており、（２ｎ＋１）番目のスイッチ素子を点灯させるとき、重なり時間ｔａを十分大きくした場合のφ１ライン電圧の時間変化を図２に示す。φ１ラインを予め２Ｖまで充電してある場合、サイリスタは約２５ｎｓでオンしているが、予め充電していない場合は約５５ｎｓかかってオンしている。重なり時間ｔａは、このオンするまでの時間以上重なっていればよいため、予備充電することにより、重なり時間ｔａを小さくすることができる。
【００２８】
図１のダイオード結合自己走査型発光素子アレイについて、電源電圧ＶGKを３Ｖとした場合に、電流制限用抵抗Ｒ１の値と、予備充電しておく電圧（１，２，２．５Ｖ）と、転送に必要な重なり時間ｔａの最小値との関係を調べた。結果を図３に示す。予備充電なし（０Ｖ）の場合は、Ｒ１＝１００Ωと小さくしても、ｔａは４０ｎｓ程度にまでしか小さくならない。しかし、２．５Ｖの予備充電を行うと、Ｒ１＝５００Ωでも１０ｎｓ程度まで小さくできる。
【００２９】
ここで、予備充電の電圧は、オン電圧Ｖt よりも小さな値が選ばれるが、ノイズなどの影響によって、誤点灯が起こらないように、オン電圧Ｖt よりも０．２Ｖ以上低い値が望ましい。
【００３０】
【実施例１】
図１のダイオード結合自己走査型発光素子アレイを駆動する回路の一例を図４に示す。図４は、自己走査型発光素子アレイチップ１０と駆動回路１２とを示し、チップ１０にはφ１，φ２，ＶGK，φS ，φI のパッドを示している。
【００３１】
この駆動回路１２によれば、電源は電源Ｖp １（＋３．３Ｖ）および電源ＶP ２（＋２．５Ｖ）の２つを用意する。スタートパルスφS および書込み信号φI の形成に関しては、ＣＭＯＳのインバータバッファ６０を用いる。インバータ６０は、ＰチャンネルＭＯＳＦＥＴ６１とＮチャンネルＭＯＳＦＥＴ６２とよりなり、ＰチャンネルＭＯＳＦＥＴ６１のドレインは電源ＶP １に接続され、ＮチャンネルＭＯＳＦＥＴ６２のソースは、接地されている。これらＭＯＳＦＥＴのゲートは、共に制御信号端子２０，４０に接続されている。ＰチャンネルＭＯＳＦＥＴ６１のソースと、ＮチャンネルＭＯＳＦＥＴ６２のドレインとの接続点は、チップ１０のφS パッドに電流制限用抵抗ＲS を介して接続されている。
【００３２】
クロックパルスφ１，φ２の形成に関しては、コントロール端子付きの３個のアナログスイッチ７１，７２，７３を組み合わせた回路７０を用いた。アナログスイッチ７１，７２，７３は、コントロール端子がＨレベルのときオン、Ｌレベルのときオフになるタイプのものを用いた。スイッチ７２，７３の一端は、電源ＶP ２，電源ＶP １にそれぞれ接続され、これらスイッチの他端は共に、スイッチ７１の一端に、およびチップ１０のφ１パッドに電流制限用抵抗Ｒ１を介して接続され、スイッチ７１の他端は接地される。スイッチ７１，７２，７３の各コントロール端子は、端子（３０，３１，３２），（５０，５１，５２）にそれぞれ接続される。
【００３３】
駆動波形を、図５に示す。図５の上部の波形は、チップ１０に供給されるφS ，φ１，φ２，φI の波形を示し、図５の下部の波形Ｖ（２０），Ｖ（３０）…は、駆動回路１２の各端子２０，３０…における制御信号の入力波形である。
【００３４】
スタートパルスφS は、制御電圧Ｖ（２０）がＨレベルになると、ＦＥＴ６１がオフ，ＦＥＴ６０がオンとなって、３．３Ｖから０Ｖに立ち下がり、スイッチ素子Ｔ1 が、クロックパルスφ１によりオンするようにする。スタートパルスφS は、クロックパルスφ１が立下がると同時に３．３Ｖに戻される。
【００３５】
制御電圧Ｖ（３０），Ｖ（３１），Ｖ（３２）のレベルが図示のように変化することにより、まずスイッチ７１，７３をオフ，スイッチ７２をオンして、φ１ラインを０Ｖから２．５Ｖに予備充電しておき、続いてスイッチ７２をオフ，スイッチ７３をオンして、φ１ラインを３．３Ｖに立ち上げる。また、φ２ラインも同様に制御電圧Ｖ（５０），Ｖ（５１），Ｖ（５２）のレベルが図示のように変化することにより、０Ｖから２．５Ｖに予備充電され、続いて３．３Ｖに立ち上がる。
【００３６】
ｔａは、３．３Ｖのクロックパルスφ１と３．３Ｖのクロックパルスφ２とが重なる時間を示している。ｔｂは、クロックパルスφ１，φ２が立ち下がってクロックパルスφI が立ち上がるまでの時間を、ｔｅは、クロックパルスφ１，φ２が０Ｖになる時間を、Ｔは書込み信号φI の周期を示している。時間ｔｂは、先に点灯していた発光素子の影響を消すのに必要な時間であり、時間Ｔは１発光点に与えられた時間である。
【００３７】
本実施例によれば、φ１，φ２ラインを＋２．５Ｖに予備充電しているので、図２で説明したようにこれらラインの電圧が３．３Ｖに立上がる時間が速くなる。したがって、重なり時間ｔａを短くすることができる。
【００３８】
本実施例では、ｔａ＝３０ｎｓ，ｔｂ＝１０ｎｓ，ｔｅ＝１００ｎｓ，Ｔ＝２５０ｎｓでの動作を確認した。
【００３９】
【実施例２】
実施例１では、３．３Ｖと２．５Ｖの２つの電源を用意したが、３．３Ｖの単一電源とするのが望ましい。そこで、クロックパルスφ１，φ２の駆動用にダイオードによるレベルシフタを内蔵したバッファ回路を用いる。回路を図６に示す。図６は、チップ１０と駆動回路１４とを示し、チップ１０にはφ１，φ２，ＶGK，φS ，φI のパッドを示している。
【００４０】
図中、８０は、レベルシフタ内蔵インバータバッファ回路である。この回路は、２段のダイオード８１，８２よりなるレベルシフタと、これに直列に接続されたＰチャンネルＭＯＳＦＥＴ８３およびＮチャンネルＭＯＳＦＥＴ８４と、レベルシフタとＰチャンネルＭＯＳＦＥＴ８３との直列回路に並列に接続されたＰチャンネルＭＯＳＦＥＴ８５とから構成されている。ダイオード８１のアノードとＰチャンネルＭＯＳＦＥＴ８５のソースとは電源ＶP （＋３．３Ｖ）に接続されている。
【００４１】
ＰチャンネルＭＯＳＦＥＴ８３，８５のゲートは制御信号端子（３３，３４），（５３，５４）にそれぞれ接続されている。
【００４２】
レベルシフタを構成するダイオード８１，８２による電圧降下は１段あたり０．６Ｖ程度であるので、２段で１．２Ｖ下がっている。すなわち、電源が３．３Ｖのとき、ダイオード・レベルシフタを通った電圧は、２．１Ｖとなっている。
【００４３】
駆動波形を、図７に示す。クロックパルスφ１用のインバータバッファ回路８０の場合、制御電圧Ｖ（３４）がＨレベルのとき、制御電圧Ｖ（３３）をＨレベルとすると、ＦＥＴ８３はオフ，ＦＥＴ８４はオンとなるので、φ１ラインは０Ｖとなり、制御電圧Ｖ（３３）をＬレベルにすると、ＦＥＴ８３がオン，ＦＥＴ８４がオフとなってφ１ラインは２．１Ｖとなる。さらに、制御電圧Ｖ（３４）をＬレベルにすると、ＦＥＴ８５がオンとなってφ１ラインは３．３Ｖとなる。
【００４４】
ここで、ダイオードの段数を２段に選んだのは、電源電圧が３．０〜３．６Ｖの範囲で振れたとき、レベルシフト後の電圧がＶt （＝２．８Ｖ）を越えないようにするためである。
【００４５】
【実施例３】
実施例１，２では、駆動回路に電圧信号を与えて駆動した。本実施例では、クロックパルスφ１，φ２用の回路については電流信号で駆動する。回路図を図８に示す。クロックパルスφ１，φ２用の駆動回路として、コントロール端子付きの電流源９１（２００μＡ），電流９２（１ｍＡ）を並列に接続したものを用いた。
【００４６】
電流源９１のコントロール端子は、制御信号端子３３，３５に接続され、電流源９２のコントロール端子は、制御信号端子３６，５６に接続されている。これら電流源９１，９２は、コントロール端子がＨレベルならば所定の電流２００μＡ，１ｍＡをそれぞれ流し、Ｌならば流さない。
【００４７】
駆動波形を、図１０に示す。
【００４８】
図９に示すサイリスタの電圧−電流特性より、電圧Ｖ（３５），Ｖ（５５）をＨレベルにして２００μＡの電流を流したときのスイッチ素子であるサイリスタのアノード端子電圧は、およそ２．５Ｖとなる。この状態では、サイリスタは完全にオンしていない。このため、このサイリスタに接続されているサイリスタ（発光素子）は、点灯することはできない。次に、電圧Ｖ（３６），Ｖ（５６）をＨレベルにして、１．０ｍＡの電流を流すとスイッチ素子であるサイリスタをオンすることができ、したがって、発光素子であるサイリスタを点灯することができる。
【００４９】
この方式では、結局、２．５Ｖでφ１，φ２ラインを予備充電したのと同じ結果となる。
【００５０】
【実施例４】
実施例１，２の駆動波形では、転送部のサイリスタのオン状態を保つために、常に３．３Ｖを加えている。しかし、サイリスタのオン状態は、保持電流（図９の電圧−電流特性では約４００μＡ）以上流しておけば保持される。このため、ｔａの期間の後は、電流値を保持電流以上とすれば十分である。したがって、実施例１，２の回路において、駆動回路の制御信号を変更するだけで、ｔａ期間後のφ１，φ２の電圧を下げて、消費電力を減らすことができる。
【００５１】
実施例１の駆動回路を用いて、図１１の波形の制御信号で駆動した。図示のＶ（３０），Ｖ（３１），Ｖ（３２）およびＶ（５０），Ｖ（５１），Ｖ（５２）の波形で、図示のφ１，φ２の波形が得られる。図５のφ１，φ２の波形と比較すれば明らかなように、３．３Ｖの持続期間が短くなっている。
【００５２】
スイッチ素子がオン時のφ１，φ２ラインの電圧は、約１．６Ｖである。したがって電流制限抵抗Ｒ１，Ｒ２の値が５００Ωの場合、スイッチ素子がオン時の電流は３．３Ｖ時で３．４ｍＡ、２．５Ｖ時で１．８ｍＡとなり、サイリスタに流れる電流値が小さくなるので、転送部での消費電力が約半分にまで減った。
【００５３】
同様に、実施例２の回路を用いて、３．３Ｖの持続時間を短くすることができる。この場合にも、転送部での消費電力を削減することができる。
【００５４】
【発明の効果】
本発明によれば、３．３Ｖ電源系でダイオード結合自己走査型発光素子アレイを駆動する方法であって、重なり時間ｔａを小さくできる駆動方法を実現でき、さらには、このような駆動方法を実現する駆動回路を提供することが可能となる。
【図面の簡単な説明】
【図１】ダイオード結合自己走査型発光素子アレイの等価回路図である。
【図２】重なり時間ｔａを十分大きくした場合のφ１ライン電圧の時間変化を示す図である。
【図３】電流制限用抵抗Ｒ１の値と、予備充電しておく電圧と、転送に必要な重なり時間ｔａの最小値との関係を示す図である。
【図４】ダイオード結合自己走査型発光素子アレイを駆動する回路の一例を示す図である。
【図５】図４の駆動回路の制御信号波形を示す図である。
【図６】ダイオード結合自己走査型発光素子アレイを駆動する回路の他の例を示す図である。
【図７】図６の駆動回路の制御信号波形を示す図である。
【図８】ダイオード結合自己走査型発光素子アレイを駆動する回路の他の例を示す図である。
【図９】サイリスタの電圧−電流特性を示す図である。
【図１０】図８の駆動回路の制御信号波形を示す図である。
【図１１】図４の駆動回路の制御信号波形の他の例を示す図である。
【符号の説明】
１０ 自己走査型発光素子アレイチップ
１２，１４ 駆動回路
２０，３０，３１，３２，４０，５０，５１，５２ 制御信号端子
６０ ＣＭＯＳインバータバッファ
６１ ＰチャンネルＭＯＳＦＥＴ
６２ ＮチャンネルＭＯＳＦＥＴ
７０ アナログスイッチ組合わせ回路
７１，７２，７３ アナログスイッチ
８０ レベルシフタ内蔵インバータバッファ回路
８１ ダイオード
９１，９２ 電流源
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイの低消費電力駆動方法、特に、３．３Ｖ電源系でダイオード結合自己走査型発光素子アレイを駆動する方法および駆動回路に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタヘッド等の書き込み用光源として利用されている。本発明者らは、発光素子アレイの構成要素としてｐｎｐｎ構造を持つ３端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（発光サイリスタ）アレイを転送部として、発光部である発光素子（発光サイリスタ）アレイと分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号公報）。これらの提案に係る自己走査型発光素子アレイは、５Ｖ電源系の駆動用ＩＣで駆動されるように構成されている。
【０００４】
しかし、駆動用ＩＣの電源電圧は５Ｖ系から３．３Ｖ系へ、さらに低電圧へと変化している。これは、電源電圧を下げることで消費電力を下げることができるためである。このため、発光サイリスタも３．３Ｖ電源系で、駆動できることが望ましい。
【０００５】
図１に、５Ｖで駆動され、かつ、転送部と発光部を分離したタイプのダイオード結合自己走査型発光素子アレイの等価回路図を示す。この自己走査型発光素子アレイは、スイッチ素子Ｔ1 ，Ｔ2 ，Ｔ3 …、書込み用発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …からなる。転送部の構成は、ダイオード接続を用いている。すなわち、スイッチ素子ゲート電極間は、ダイオードＤ1 ，Ｄ2 ，Ｄ3 …で接続されている。ＶGKは電源（通常５Ｖ）であり、負荷抵抗ＲL を経て各スイッチ素子のゲート電極Ｇ1 ，Ｇ2 ，Ｇ3 …に接続されている。また、スイッチ素子のゲート電極Ｇ1 ，Ｇ2 ，Ｇ3 …は、書込み用発光素子のゲート電極にも接続される。スイッチ素子Ｔ1 のゲート電極にはスタートパルスφS が加えられ、スイッチ素子のアノード電極には、交互に転送用クロックパルスφ１，φ２が加えられ、書込み用発光素子のアノード電極には、書込み信号φI が加えられている。なお、図中、Ｒ１，Ｒ２，ＲS ，ＲI は電流制限用抵抗である。
【０００６】
なお、スイッチ素子および発光素子のいずれも３端子発光サイリスタが用いられる。
【０００７】
動作を簡単に説明する。まず転送用クロックパルスφ１の電圧がＨレベルで、スイッチ素子Ｔ2 がオン状態であるとする。このとき、ゲート電極Ｇ2 の電位はＶGKの５Ｖからほぼ０Ｖにまで低下する。この電位降下の影響はダイオードＤ2 によってゲート電極Ｇ3 に伝えられ、その電位を約１Ｖに（ダイオードＤ2 の順方向立上り電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ1 は逆バイアス状態であるためゲート電極Ｇ1 への電位の接続は行われず、ゲート電極Ｇ1 の電位は約５Ｖのままとなる。発光サイリスタのオン電圧は、ゲート電極電圧＋ゲート・アノード間のｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ２のＨレベル電圧は約２Ｖ（スイッチ素子Ｔ3 をオンせるために必要な電圧）以上でありかつ約４Ｖ（スイッチ素子Ｔ5 をオンさせるために必要な電圧）以下に設定しておけばスイッチ素子Ｔ3 のみがオンし、これ以外のスイッチ素子はオフのままにすることができる。従って２本の転送用クロックパルスでオン状態が転送されることになる。
【０００８】
スタートパルスφS は、このような転送動作を開示させるためのパルスであり、スタートパルスφS をＬレベル（約０Ｖ）にすると同時に転送用クロックパルスφ2 をＨレベル（約２〜約４Ｖ）とし、スイッチ素子Ｔ1 をオンさせる。その後すぐ、スタートパルスφS はＨレベルに戻される。
【０００９】
いま、スイッチ素子Ｔ2 がオン状態にあるとすると、ゲート電極Ｇ2 の電位は、ＶGKより低下し、約０Ｖとなる。したがって、書込み信号φI の電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、発光素子Ｌ2 を発光状態とすることができる。
【００１０】
これに対し、ゲート電極Ｇ1 は約５Ｖであり、ゲート電極Ｇ3 は約１Ｖとなる。したがって、発光素子Ｌ1 の書込み電圧は約６Ｖ、発光素子Ｌ3 の書込み電圧は約２Ｖとなる。これから、発光素子Ｌ2 のにみ書込める書込み信号φI の電圧は、１〜２Ｖの範囲となる。発光素子Ｌ2 がオン、すなわち発光状態に入ると、発光強度は書込み信号φI に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φI ラインの電圧を一度０Ｖにまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【００１１】
【発明が解決しようとする課題】
ダイオード結合型の自己走査型発光素子アレイの動作電圧の最小値は、転送部サイリスタの転送時のオン電圧Ｖt により律せられる。ｎ番目（ｎは、１以上の整数）のサイリスタＴn がオンした状態で（ｎ＋１）番目のサイリスタＴn+1 がオンする電圧Ｖt は、ゲート電極電圧ＶG ＋ゲート・アノード間のｐｎ接合の拡散電位（順方向立上り電圧）ＶD で近似されることは前述した。
【００１２】
より正確には、サイリスタのオン電圧Ｖt は、
【００１３】
【数１】
Ｖt ＝ＶG ＋ＶD ＋ＲP ・Ｉth
で表される。ここに、ＲP はゲート寄生抵抗、Ｉthはしきい電流である。また、ゲート電極電圧ＶG は、
【００１４】
【数２】
ＶG ＝ＧGON ＋ＶD
で表される。ここに、ＶGON は、オンしているサイリスタＴn のゲート電極電圧である。サイリスタの作製に、ＧａＡｓ系の材料を使った場合、ＶD ＝１．２Ｖ、ＶGON ＝０．３Ｖ、Ｉth ＝１０μＡ程度であり、Ｖt ＝２．８Ｖ程度となる。
【００１５】
サイリスタＴn+1 がオンするためには、サイリスタＴn がオンしている間に、サイリスタＴn+1 のアノードの電圧がオン電圧Ｖt を越える必要がある。このサイリスタＴn+1 が接続されているクロックパルスφｋ（ｋ＝１または２）ラインを充電し、サイリスタＴn+1 が点灯可能となる時間として、クロックφ１，φ２が同時にＨレベルとなる重なり時間ｔａが決められている。すなわち、クロックパルスφｋラインの容量をＣｋ、電流制限抵抗をＲｋとすると、φｋクロックパルスラインがＨレベルになってからｔ秒後のφｋクロックパルスラインの電圧Ｖｋは、
Ｖｋ＝ＶH （１−ｅｘｐ（−ｔ／ＲｋＣｋ））
となる。ただし、ＶH は、Ｈレベルの電圧である。すなわち、重なり時間ｔａは次式を満たす範囲の値となる。
【００１６】
Ｖt ＜ＶH （１−ｅｘｐ（−ｔａ／ＲｋＣｋ））
この重なり時間ｔａの間は、発光部サイリスタは点灯できないため、ｔａが大きくなると、発光可能な時間の割合が減ってしまう。
【００１７】
３．３Ｖ系の電源で使用するには、±１０％程度の電圧変動が起こることを想定して、最低３．０Ｖでの動作を保証しなければならない。電源電圧３．０Ｖで駆動すると、２．８Ｖにまで充電するには、重なり時間ｔａを大きく取らなければならなくなる。
【００１８】
この重なり時間ｔａを小さくするためには、クロックパルスφ１，φ２の電流制限抵抗Ｒ１，Ｒ２の値を小さくすればよいが、これを小さくすると、オンした後にサイリスタに流れる電流値が大きくなり、消費電力が増える。
【００１９】
また、抵抗Ｒ１，Ｒ２の値を小さくしていっても、別の要因で重なり時間ｔａの減少は頭打ちとなる。これは、以下の理由による。すなわち、サイリスタがオンするには、ゲート・アノード間のｐｎ接合が順方向にバイアスされる必要がある。２ｎ番目のサイリスタがオンした状態で、（２ｎ＋１）番目のサイリスタをオンさせるためにクロックパルスφ１をＨレベルにする場合について考える。クロックパルスφ１がＬレベルの状態では、（２ｎ＋１）番目のサイリスタのゲート電圧ＶG はアノード電圧ＶA よりも高い電圧となっている。このためゲート・アノード間のｐｎ接合は逆バイアスとなり、ある電荷を蓄えた容量ＣP に見える。この容量はゲート寄生抵抗ＲP を通じて充放電されるため、おおよそＲP ×ＣP の時定数を持つ。このため、ＲP ×ＣP ＜Ｒ１×Ｃ１では、ＲP ×ＣP の時定数が律速となる。
【００２０】
本発明の目的は、３．３Ｖ電源系でダイオード結合自己走査型発光素子アレイを駆動する方法であって、重なり時間ｔａを小さくできる駆動方法を提供することにある。
【００２１】
本発明の他の目的は、このような駆動方法を実現する駆動回路を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の前記転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の当該転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶ t とした場合に、当該クロックパルスのラインを、当該転送部サイリスタをオンさせる前に、当該電圧Ｖ t よりも小さい電圧値に、予備充電することを特徴とする自己走査型発光素子アレイの駆動方法である。
【００２３】
このとき、前記予備充電する際の電圧値が、前記電圧Ｖ t よりも０．２Ｖ以上低いことを特徴とすることが好ましい。
また、前記電圧Ｖ t は、３．３Ｖであることが好ましい。
【００２４】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶ t とした場合に、当該電圧Ｖ t を供給する第１の電源電圧と、前記電圧Ｖ t より小さい電圧を供給する第２の電源電圧と、前記第１および第２の電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Ｖ t より小さい電圧値に、予備充電した後、当該電圧Ｖ t にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路である。
【００２５】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶ t とした場合に、前記電圧Ｖ t を供給する電源電圧と、前記電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Ｖ t より小さい電圧値に、予備充電した後、当該電圧Ｖ t にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路である。
このとき、前記スイッチ回路が、２個の電流源よりなることが好ましい。
また、前記電圧Ｖ t は、３．３Ｖであることが好ましい。
【００２６】
【発明の実施の形態】
本発明の駆動方法によれば、オン電圧Ｖt を超えない電圧で予めクロックパルスライン充電しておくことにより、低い電源電圧で使用するときも、重なり時間ｔａを短くできるようにする。
【００２７】
すなわち、２ｎ番目のスイッチ素子がオンしており、（２ｎ＋１）番目のスイッチ素子を点灯させるとき、重なり時間ｔａを十分大きくした場合のφ１ライン電圧の時間変化を図２に示す。φ１ラインを予め２Ｖまで充電してある場合、サイリスタは約２５ｎｓでオンしているが、予め充電していない場合は約５５ｎｓかかってオンしている。重なり時間ｔａは、このオンするまでの時間以上重なっていればよいため、予備充電することにより、重なり時間ｔａを小さくすることができる。
【００２８】
図１のダイオード結合自己走査型発光素子アレイについて、電源電圧ＶGKを３Ｖとした場合に、電流制限用抵抗Ｒ１の値と、予備充電しておく電圧（１，２，２．５Ｖ）と、転送に必要な重なり時間ｔａの最小値との関係を調べた。結果を図３に示す。予備充電なし（０Ｖ）の場合は、Ｒ１＝１００Ωと小さくしても、ｔａは４０ｎｓ程度にまでしか小さくならない。しかし、２．５Ｖの予備充電を行うと、Ｒ１＝５００Ωでも１０ｎｓ程度まで小さくできる。
【００２９】
ここで、予備充電の電圧は、オン電圧Ｖt よりも小さな値が選ばれるが、ノイズなどの影響によって、誤点灯が起こらないように、オン電圧Ｖt よりも０．２Ｖ以上低い値が望ましい。
【００３０】
【実施例１】
図１のダイオード結合自己走査型発光素子アレイを駆動する回路の一例を図４に示す。図４は、自己走査型発光素子アレイチップ１０と駆動回路１２とを示し、チップ１０にはφ１，φ２，ＶGK，φS ，φI のパッドを示している。
【００３１】
この駆動回路１２によれば、電源は電源Ｖp １（＋３．３Ｖ）および電源ＶP ２（＋２．５Ｖ）の２つを用意する。スタートパルスφS および書込み信号φI の形成に関しては、ＣＭＯＳのインバータバッファ６０を用いる。インバータ６０は、ＰチャンネルＭＯＳＦＥＴ６１とＮチャンネルＭＯＳＦＥＴ６２とよりなり、ＰチャンネルＭＯＳＦＥＴ６１のドレインは電源ＶP １に接続され、ＮチャンネルＭＯＳＦＥＴ６２のソースは、接地されている。これらＭＯＳＦＥＴのゲートは、共に制御信号端子２０，４０に接続されている。ＰチャンネルＭＯＳＦＥＴ６１のソースと、ＮチャンネルＭＯＳＦＥＴ６２のドレインとの接続点は、チップ１０のφS パッドに電流制限用抵抗ＲS を介して接続されている。
【００３２】
クロックパルスφ１，φ２の形成に関しては、コントロール端子付きの３個のアナログスイッチ７１，７２，７３を組み合わせた回路７０を用いた。アナログスイッチ７１，７２，７３は、コントロール端子がＨレベルのときオン、Ｌレベルのときオフになるタイプのものを用いた。スイッチ７２，７３の一端は、電源ＶP ２，電源ＶP １にそれぞれ接続され、これらスイッチの他端は共に、スイッチ７１の一端に、およびチップ１０のφ１パッドに電流制限用抵抗Ｒ１を介して接続され、スイッチ７１の他端は接地される。スイッチ７１，７２，７３の各コントロール端子は、端子（３０，３１，３２），（５０，５１，５２）にそれぞれ接続される。
【００３３】
駆動波形を、図５に示す。図５の上部の波形は、チップ１０に供給されるφS ，φ１，φ２，φI の波形を示し、図５の下部の波形Ｖ（２０），Ｖ（３０）…は、駆動回路１２の各端子２０，３０…における制御信号の入力波形である。
【００３４】
スタートパルスφS は、制御電圧Ｖ（２０）がＨレベルになると、ＦＥＴ６１がオフ，ＦＥＴ６０がオンとなって、３．３Ｖから０Ｖに立ち下がり、スイッチ素子Ｔ1 が、クロックパルスφ１によりオンするようにする。スタートパルスφS は、クロックパルスφ１が立下がると同時に３．３Ｖに戻される。
【００３５】
制御電圧Ｖ（３０），Ｖ（３１），Ｖ（３２）のレベルが図示のように変化することにより、まずスイッチ７１，７３をオフ，スイッチ７２をオンして、φ１ラインを０Ｖから２．５Ｖに予備充電しておき、続いてスイッチ７２をオフ，スイッチ７３をオンして、φ１ラインを３．３Ｖに立ち上げる。また、φ２ラインも同様に制御電圧Ｖ（５０），Ｖ（５１），Ｖ（５２）のレベルが図示のように変化することにより、０Ｖから２．５Ｖに予備充電され、続いて３．３Ｖに立ち上がる。
【００３６】
ｔａは、３．３Ｖのクロックパルスφ１と３．３Ｖのクロックパルスφ２とが重なる時間を示している。ｔｂは、クロックパルスφ１，φ２が立ち下がってクロックパルスφI が立ち上がるまでの時間を、ｔｅは、クロックパルスφ１，φ２が０Ｖになる時間を、Ｔは書込み信号φI の周期を示している。時間ｔｂは、先に点灯していた発光素子の影響を消すのに必要な時間であり、時間Ｔは１発光点に与えられた時間である。
【００３７】
本実施例によれば、φ１，φ２ラインを＋２．５Ｖに予備充電しているので、図２で説明したようにこれらラインの電圧が３．３Ｖに立上がる時間が速くなる。したがって、重なり時間ｔａを短くすることができる。
【００３８】
本実施例では、ｔａ＝３０ｎｓ，ｔｂ＝１０ｎｓ，ｔｅ＝１００ｎｓ，Ｔ＝２５０ｎｓでの動作を確認した。
【００３９】
【実施例２】
実施例１では、３．３Ｖと２．５Ｖの２つの電源を用意したが、３．３Ｖの単一電源とするのが望ましい。そこで、クロックパルスφ１，φ２の駆動用にダイオードによるレベルシフタを内蔵したバッファ回路を用いる。回路を図６に示す。図６は、チップ１０と駆動回路１４とを示し、チップ１０にはφ１，φ２，ＶGK，φS ，φI のパッドを示している。
【００４０】
図中、８０は、レベルシフタ内蔵インバータバッファ回路である。この回路は、２段のダイオード８１，８２よりなるレベルシフタと、これに直列に接続されたＰチャンネルＭＯＳＦＥＴ８３およびＮチャンネルＭＯＳＦＥＴ８４と、レベルシフタとＰチャンネルＭＯＳＦＥＴ８３との直列回路に並列に接続されたＰチャンネルＭＯＳＦＥＴ８５とから構成されている。ダイオード８１のアノードとＰチャンネルＭＯＳＦＥＴ８５のソースとは電源ＶP （＋３．３Ｖ）に接続されている。
【００４１】
ＰチャンネルＭＯＳＦＥＴ８３，８５のゲートは制御信号端子（３３，３４），（５３，５４）にそれぞれ接続されている。
【００４２】
レベルシフタを構成するダイオード８１，８２による電圧降下は１段あたり０．６Ｖ程度であるので、２段で１．２Ｖ下がっている。すなわち、電源が３．３Ｖのとき、ダイオード・レベルシフタを通った電圧は、２．１Ｖとなっている。
【００４３】
駆動波形を、図７に示す。クロックパルスφ１用のインバータバッファ回路８０の場合、制御電圧Ｖ（３４）がＨレベルのとき、制御電圧Ｖ（３３）をＨレベルとすると、ＦＥＴ８３はオフ，ＦＥＴ８４はオンとなるので、φ１ラインは０Ｖとなり、制御電圧Ｖ（３３）をＬレベルにすると、ＦＥＴ８３がオン，ＦＥＴ８４がオフとなってφ１ラインは２．１Ｖとなる。さらに、制御電圧Ｖ（３４）をＬレベルにすると、ＦＥＴ８５がオンとなってφ１ラインは３．３Ｖとなる。
【００４４】
ここで、ダイオードの段数を２段に選んだのは、電源電圧が３．０〜３．６Ｖの範囲で振れたとき、レベルシフト後の電圧がＶt （＝２．８Ｖ）を越えないようにするためである。
【００４５】
【実施例３】
実施例１，２では、駆動回路に電圧信号を与えて駆動した。本実施例では、クロックパルスφ１，φ２用の回路については電流信号で駆動する。回路図を図８に示す。クロックパルスφ１，φ２用の駆動回路として、コントロール端子付きの電流源９１（２００μＡ），電流９２（１ｍＡ）を並列に接続したものを用いた。
【００４６】
電流源９１のコントロール端子は、制御信号端子３３，３５に接続され、電流源９２のコントロール端子は、制御信号端子３６，５６に接続されている。これら電流源９１，９２は、コントロール端子がＨレベルならば所定の電流２００μＡ，１ｍＡをそれぞれ流し、Ｌならば流さない。
【００４７】
駆動波形を、図１０に示す。
【００４８】
図９に示すサイリスタの電圧−電流特性より、電圧Ｖ（３５），Ｖ（５５）をＨレベルにして２００μＡの電流を流したときのスイッチ素子であるサイリスタのアノード端子電圧は、およそ２．５Ｖとなる。この状態では、サイリスタは完全にオンしていない。このため、このサイリスタに接続されているサイリスタ（発光素子）は、点灯することはできない。次に、電圧Ｖ（３６），Ｖ（５６）をＨレベルにして、１．０ｍＡの電流を流すとスイッチ素子であるサイリスタをオンすることができ、したがって、発光素子であるサイリスタを点灯することができる。
【００４９】
この方式では、結局、２．５Ｖでφ１，φ２ラインを予備充電したのと同じ結果となる。
【００５０】
【実施例４】
実施例１，２の駆動波形では、転送部のサイリスタのオン状態を保つために、常に３．３Ｖを加えている。しかし、サイリスタのオン状態は、保持電流（図９の電圧−電流特性では約４００μＡ）以上流しておけば保持される。このため、ｔａの期間の後は、電流値を保持電流以上とすれば十分である。したがって、実施例１，２の回路において、駆動回路の制御信号を変更するだけで、ｔａ期間後のφ１，φ２の電圧を下げて、消費電力を減らすことができる。
【００５１】
実施例１の駆動回路を用いて、図１１の波形の制御信号で駆動した。図示のＶ（３０），Ｖ（３１），Ｖ（３２）およびＶ（５０），Ｖ（５１），Ｖ（５２）の波形で、図示のφ１，φ２の波形が得られる。図５のφ１，φ２の波形と比較すれば明らかなように、３．３Ｖの持続期間が短くなっている。
【００５２】
スイッチ素子がオン時のφ１，φ２ラインの電圧は、約１．６Ｖである。したがって電流制限抵抗Ｒ１，Ｒ２の値が５００Ωの場合、スイッチ素子がオン時の電流は３．３Ｖ時で３．４ｍＡ、２．５Ｖ時で１．８ｍＡとなり、サイリスタに流れる電流値が小さくなるので、転送部での消費電力が約半分にまで減った。
【００５３】
同様に、実施例２の回路を用いて、３．３Ｖの持続時間を短くすることができる。この場合にも、転送部での消費電力を削減することができる。
【００５４】
【発明の効果】
本発明によれば、３．３Ｖ電源系でダイオード結合自己走査型発光素子アレイを駆動する方法であって、重なり時間ｔａを小さくできる駆動方法を実現でき、さらには、このような駆動方法を実現する駆動回路を提供することが可能となる。
【図面の簡単な説明】
【図１】ダイオード結合自己走査型発光素子アレイの等価回路図である。
【図２】重なり時間ｔａを十分大きくした場合のφ１ライン電圧の時間変化を示す図である。
【図３】電流制限用抵抗Ｒ１の値と、予備充電しておく電圧と、転送に必要な重なり時間ｔａの最小値との関係を示す図である。
【図４】ダイオード結合自己走査型発光素子アレイを駆動する回路の一例を示す図である。
【図５】図４の駆動回路の制御信号波形を示す図である。
【図６】ダイオード結合自己走査型発光素子アレイを駆動する回路の他の例を示す図である。
【図７】図６の駆動回路の制御信号波形を示す図である。
【図８】ダイオード結合自己走査型発光素子アレイを駆動する回路の他の例を示す図である。
【図９】サイリスタの電圧−電流特性を示す図である。
【図１０】図８の駆動回路の制御信号波形を示す図である。
【図１１】図４の駆動回路の制御信号波形の他の例を示す図である。
【符号の説明】
１０ 自己走査型発光素子アレイチップ
１２，１４ 駆動回路
２０，３０，３１，３２，４０，５０，５１，５２ 制御信号端子
６０ ＣＭＯＳインバータバッファ
６１ ＰチャンネルＭＯＳＦＥＴ
６２ ＮチャンネルＭＯＳＦＥＴ
７０ アナログスイッチ組合わせ回路
７１，７２，７３ アナログスイッチ
８０ レベルシフタ内蔵インバータバッファ回路
８１ ダイオード
９１，９２ 電流源
Claims (7)
- アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、
各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、
アノードおよびカソードを有する複数のダイオードを用いて、各々の前記転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の当該転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、
前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、
アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、
前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、
前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、
前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶtとした場合に、当該クロックパルスのラインを、当該転送部サイリスタをオンさせる前に、当該電圧Ｖtよりも小さい電圧値に、予備充電することを特徴とする自己走査型発光素子アレイの駆動方法。 - 前記予備充電する際の電圧値が、前記電圧Ｖ t よりも０．２Ｖ以上低いことを特徴とする請求項１記載の自己走査型発光素子アレイの駆動方法。
- 前記電圧Ｖtは、３．３Ｖであることを特徴とする請求項１または２記載の自己走査型発光素子アレイの駆動方法。
- アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、
各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、
アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、
前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソー ド電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、
アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、
前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、
前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、
前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶt とした場合に、当該電圧Ｖt を供給する第１の電源電圧と、
前記電圧Ｖt より小さい電圧を供給する第２の電源電圧と、
前記第１および第２の電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Ｖt より小さい電圧値に、予備充電した後、当該電圧Ｖt にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路。 - アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、
各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、
アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、
前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からｍ相（ｍは２以上の整数）のクロックパルスのラインを、それぞれ当該転送部サイリスタｍ個毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、
アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、
前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを１対１で接続し、
前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、
前記転送部サイリスタをオンさせる前記クロックパルスの電圧をＶt とした場合に、前記電圧Ｖt を供給する電源電圧と、
前記電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Ｖt より小さい電圧値に、予備充電した後、当該電圧Ｖtにするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路。 - 前記スイッチ回路が、２個の電流源よりなることを特徴とする請求項５記載の自己走査型発光素子アレイの駆動回路。
- 前記電圧Ｖt は、３．３Ｖであることを特徴とする請求項４ないし６のいずれか１項記載の自己走査型発光素子アレイの駆動回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267949A JP4164997B2 (ja) | 2000-09-05 | 2000-09-05 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
| EP01961338A EP1316430A1 (en) | 2000-09-05 | 2001-09-04 | Self-scanned light-emitting device array, its driving method, and driving circuit |
| CNB200610103145XA CN100469584C (zh) | 2000-09-05 | 2001-09-04 | 自扫描型发光元件阵列的驱动方法 |
| CNB2006101031479A CN100522629C (zh) | 2000-09-05 | 2001-09-04 | 自扫描型发光元件阵列芯片 |
| US10/363,611 US7286259B2 (en) | 2000-09-05 | 2001-09-04 | Self-scanned light-emitting device array, its driving method, and driving circuit |
| CNB2006101031483A CN100448683C (zh) | 2000-09-05 | 2001-09-04 | 光写入头以及棒形透镜与发光元件阵列的布置方法 |
| CNB018026516A CN100396497C (zh) | 2000-09-05 | 2001-09-04 | 一种自扫描型发光元件阵列的驱动方法 |
| PCT/JP2001/007633 WO2002020272A1 (fr) | 2000-09-05 | 2001-09-04 | Reseau de dispositifs luminescents auto-balayes, son procede et son circuit d'entrainement |
| TW090121959A TW513798B (en) | 2000-09-05 | 2001-09-05 | Self-scanned light-emitting device array, its driving method, and driving circuit |
| US11/840,538 US20070296803A1 (en) | 2000-09-05 | 2007-08-17 | Self-scanning light-emitting element array and driving method and circuit of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267949A JP4164997B2 (ja) | 2000-09-05 | 2000-09-05 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002079704A JP2002079704A (ja) | 2002-03-19 |
| JP4164997B2 true JP4164997B2 (ja) | 2008-10-15 |
Family
ID=18754781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000267949A Expired - Fee Related JP4164997B2 (ja) | 2000-09-05 | 2000-09-05 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4164997B2 (ja) |
| CN (3) | CN100522629C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3975669B2 (ja) * | 2000-11-01 | 2007-09-12 | 富士ゼロックス株式会社 | 発光素子アレイ駆動装置 |
| JP2006013166A (ja) * | 2004-06-25 | 2006-01-12 | Sharp Corp | 発光ダイオード駆動回路、及びそれを備えた光送信デバイス、並びに電子機器 |
| JP4998501B2 (ja) * | 2009-03-27 | 2012-08-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書込みヘッドおよび光プリンタ |
| JP5333075B2 (ja) * | 2009-09-04 | 2013-11-06 | 富士ゼロックス株式会社 | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 |
| JP5103502B2 (ja) * | 2010-05-21 | 2012-12-19 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP5085689B2 (ja) * | 2010-06-30 | 2012-11-28 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP5615221B2 (ja) * | 2011-03-30 | 2014-10-29 | 株式会社沖データ | 駆動回路、駆動装置、プリントヘッド及び画像形成装置 |
| JP7073685B2 (ja) * | 2017-11-22 | 2022-05-24 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2020120018A (ja) * | 2019-01-25 | 2020-08-06 | 富士ゼロックス株式会社 | 発光装置、光学装置、光計測装置及び画像形成装置 |
| JP7324093B2 (ja) * | 2019-09-02 | 2023-08-09 | キヤノン株式会社 | 駆動装置および記録装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742060A (en) * | 1980-08-27 | 1982-03-09 | Ricoh Co Ltd | Electrophotographic type printer |
| JPS59227473A (ja) * | 1983-06-08 | 1984-12-20 | Fuji Xerox Co Ltd | プラズマデイスプレイを用いた書込み用光学装置 |
| JPH02147259A (ja) * | 1988-11-29 | 1990-06-06 | Nec Corp | Ｌｅｄヘッド |
| JP2683781B2 (ja) * | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
| US5949259A (en) * | 1997-11-19 | 1999-09-07 | Atmel Corporation | Zero-delay slew-rate controlled output buffer |
-
2000
- 2000-09-05 JP JP2000267949A patent/JP4164997B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-04 CN CNB2006101031479A patent/CN100522629C/zh not_active Expired - Fee Related
- 2001-09-04 CN CNB200610103145XA patent/CN100469584C/zh not_active Expired - Fee Related
- 2001-09-04 CN CNB2006101031483A patent/CN100448683C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100469584C (zh) | 2009-03-18 |
| CN1880094A (zh) | 2006-12-20 |
| CN100522629C (zh) | 2009-08-05 |
| JP2002079704A (ja) | 2002-03-19 |
| CN1880092A (zh) | 2006-12-20 |
| CN1880093A (zh) | 2006-12-20 |
| CN100448683C (zh) | 2009-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613253B2 (ja) | 電流制御素子の駆動回路及び画像表示装置 | |
| JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
| JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| JP2710566B2 (ja) | 駆動回路 | |
| US7012587B2 (en) | Matrix display device, matrix display driving method, and matrix display driver circuit | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| US5126727A (en) | Power saving drive circuit for tfel devices | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP2846136B2 (ja) | 発光素子アレイの駆動方法 | |
| JP4284983B2 (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
| JPH084153B2 (ja) | 発光ダイオ−ド駆動回路 | |
| US6452342B1 (en) | Self-scanning light-emitting device | |
| JP2001301231A (ja) | 自己走査型発光素子アレイおよび駆動方法 | |
| KR20010080322A (ko) | 자기 주사형 발광 장치 | |
| JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP3975669B2 (ja) | 発光素子アレイ駆動装置 | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
| JP3604474B2 (ja) | 自己走査型発光装置 | |
| JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JP3020177B2 (ja) | スイッチ素子アレイの駆動法 | |
| JPH0954565A (ja) | 負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4164997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |