JP4164997B2 - 自己走査型発光素子アレイの駆動方法および駆動回路 - Google Patents
自己走査型発光素子アレイの駆動方法および駆動回路 Download PDFInfo
- Publication number
- JP4164997B2 JP4164997B2 JP2000267949A JP2000267949A JP4164997B2 JP 4164997 B2 JP4164997 B2 JP 4164997B2 JP 2000267949 A JP2000267949 A JP 2000267949A JP 2000267949 A JP2000267949 A JP 2000267949A JP 4164997 B2 JP4164997 B2 JP 4164997B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer unit
- unit thyristor
- thyristor
- voltage
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイの低消費電力駆動方法、特に、3.3V電源系でダイオード結合自己走査型発光素子アレイを駆動する方法および駆動回路に関する。
【0002】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ICと組み合わせて光プリンタヘッド等の書き込み用光源として利用されている。本発明者らは、発光素子アレイの構成要素としてpnpn構造を持つ3端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願(特開平1−238962号公報、特開平2−14584号公報、特開平2−92650号公報、特開平2−92651号公報)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【0003】
さらに本発明者らは、スイッチ素子(発光サイリスタ)アレイを転送部として、発光部である発光素子(発光サイリスタ)アレイと分離した構造の自己走査型発光素子アレイを提案している(特開平2−263668号公報)。これらの提案に係る自己走査型発光素子アレイは、5V電源系の駆動用ICで駆動されるように構成されている。
【0004】
しかし、駆動用ICの電源電圧は5V系から3.3V系へ、さらに低電圧へと変化している。これは、電源電圧を下げることで消費電力を下げることができるためである。このため、発光サイリスタも3.3V電源系で、駆動できることが望ましい。
【0005】
図1に、5Vで駆動され、かつ、転送部と発光部を分離したタイプのダイオード結合自己走査型発光素子アレイの等価回路図を示す。この自己走査型発光素子アレイは、スイッチ素子T1 ,T2 ,T3 …、書込み用発光素子L1 ,L2 ,L3 …からなる。転送部の構成は、ダイオード接続を用いている。すなわち、スイッチ素子ゲート電極間は、ダイオードD1 ,D2 ,D3 …で接続されている。VGKは電源(通常5V)であり、負荷抵抗RL を経て各スイッチ素子のゲート電極G1 ,G2 ,G3 …に接続されている。また、スイッチ素子のゲート電極G1 ,G2 ,G3 …は、書込み用発光素子のゲート電極にも接続される。スイッチ素子T1 のゲート電極にはスタートパルスφS が加えられ、スイッチ素子のアノード電極には、交互に転送用クロックパルスφ1,φ2が加えられ、書込み用発光素子のアノード電極には、書込み信号φI が加えられている。なお、図中、R1,R2,RS ,RI は電流制限用抵抗である。
【0006】
なお、スイッチ素子および発光素子のいずれも3端子発光サイリスタが用いられる。
【0007】
動作を簡単に説明する。まず転送用クロックパルスφ1の電圧がHレベルで、スイッチ素子T2 がオン状態であるとする。このとき、ゲート電極G2 の電位はVGKの5Vからほぼ0Vにまで低下する。この電位降下の影響はダイオードD2 によってゲート電極G3 に伝えられ、その電位を約1Vに(ダイオードD2 の順方向立上り電圧(拡散電位に等しい))に設定する。しかし、ダイオードD1 は逆バイアス状態であるためゲート電極G1 への電位の接続は行われず、ゲート電極G1 の電位は約5Vのままとなる。発光サイリスタのオン電圧は、ゲート電極電圧+ゲート・アノード間のpn接合の拡散電位(約1V)で近似されるから、次の転送用クロックパルスφ2のHレベル電圧は約2V(スイッチ素子T3 をオンせるために必要な電圧)以上でありかつ約4V(スイッチ素子T5 をオンさせるために必要な電圧)以下に設定しておけばスイッチ素子T3 のみがオンし、これ以外のスイッチ素子はオフのままにすることができる。従って2本の転送用クロックパルスでオン状態が転送されることになる。
【0008】
スタートパルスφS は、このような転送動作を開示させるためのパルスであり、スタートパルスφS をLレベル(約0V)にすると同時に転送用クロックパルスφ2 をHレベル(約2〜約4V)とし、スイッチ素子T1 をオンさせる。その後すぐ、スタートパルスφS はHレベルに戻される。
【0009】
いま、スイッチ素子T2 がオン状態にあるとすると、ゲート電極G2 の電位は、VGKより低下し、約0Vとなる。したがって、書込み信号φI の電圧が、pn接合の拡散電位(約1V)以上であれば、発光素子L2 を発光状態とすることができる。
【0010】
これに対し、ゲート電極G1 は約5Vであり、ゲート電極G3 は約1Vとなる。したがって、発光素子L1 の書込み電圧は約6V、発光素子L3 の書込み電圧は約2Vとなる。これから、発光素子L2 のにみ書込める書込み信号φI の電圧は、1〜2Vの範囲となる。発光素子L2 がオン、すなわち発光状態に入ると、発光強度は書込み信号φI に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φI ラインの電圧を一度0Vにまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【0011】
【発明が解決しようとする課題】
ダイオード結合型の自己走査型発光素子アレイの動作電圧の最小値は、転送部サイリスタの転送時のオン電圧Vt により律せられる。n番目(nは、1以上の整数)のサイリスタTn がオンした状態で(n+1)番目のサイリスタTn+1 がオンする電圧Vt は、ゲート電極電圧VG +ゲート・アノード間のpn接合の拡散電位(順方向立上り電圧)VD で近似されることは前述した。
【0012】
より正確には、サイリスタのオン電圧Vt は、
【0013】
【数1】
Vt =VG +VD +RP ・Ith
で表される。ここに、RP はゲート寄生抵抗、Ithはしきい電流である。また、ゲート電極電圧VG は、
【0014】
【数2】
VG =GGON +VD
で表される。ここに、VGON は、オンしているサイリスタTn のゲート電極電圧である。サイリスタの作製に、GaAs系の材料を使った場合、VD =1.2V、VGON =0.3V、Ith =10μA程度であり、Vt =2.8V程度となる。
【0015】
サイリスタTn+1 がオンするためには、サイリスタTn がオンしている間に、サイリスタTn+1 のアノードの電圧がオン電圧Vt を越える必要がある。このサイリスタTn+1 が接続されているクロックパルスφk(k=1または2)ラインを充電し、サイリスタTn+1 が点灯可能となる時間として、クロックφ1,φ2が同時にHレベルとなる重なり時間taが決められている。すなわち、クロックパルスφkラインの容量をCk、電流制限抵抗をRkとすると、φkクロックパルスラインがHレベルになってからt秒後のφkクロックパルスラインの電圧Vkは、
Vk=VH (1−exp(−t/RkCk))
となる。ただし、VH は、Hレベルの電圧である。すなわち、重なり時間taは次式を満たす範囲の値となる。
【0016】
Vt <VH (1−exp(−ta/RkCk))
この重なり時間taの間は、発光部サイリスタは点灯できないため、taが大きくなると、発光可能な時間の割合が減ってしまう。
【0017】
3.3V系の電源で使用するには、±10%程度の電圧変動が起こることを想定して、最低3.0Vでの動作を保証しなければならない。電源電圧3.0Vで駆動すると、2.8Vにまで充電するには、重なり時間taを大きく取らなければならなくなる。
【0018】
この重なり時間taを小さくするためには、クロックパルスφ1,φ2の電流制限抵抗R1,R2の値を小さくすればよいが、これを小さくすると、オンした後にサイリスタに流れる電流値が大きくなり、消費電力が増える。
【0019】
また、抵抗R1,R2の値を小さくしていっても、別の要因で重なり時間taの減少は頭打ちとなる。これは、以下の理由による。すなわち、サイリスタがオンするには、ゲート・アノード間のpn接合が順方向にバイアスされる必要がある。2n番目のサイリスタがオンした状態で、(2n+1)番目のサイリスタをオンさせるためにクロックパルスφ1をHレベルにする場合について考える。クロックパルスφ1がLレベルの状態では、(2n+1)番目のサイリスタのゲート電圧VG はアノード電圧VA よりも高い電圧となっている。このためゲート・アノード間のpn接合は逆バイアスとなり、ある電荷を蓄えた容量CP に見える。この容量はゲート寄生抵抗RP を通じて充放電されるため、おおよそRP ×CP の時定数を持つ。このため、RP ×CP <R1×C1では、RP ×CP の時定数が律速となる。
【0020】
本発明の目的は、3.3V電源系でダイオード結合自己走査型発光素子アレイを駆動する方法であって、重なり時間taを小さくできる駆動方法を提供することにある。
【0021】
本発明の他の目的は、このような駆動方法を実現する駆動回路を提供することにある。
【0022】
【課題を解決するための手段】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の前記転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の当該転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からm相(mは2以上の整数)のクロックパルスのラインを、それぞれ当該転送部サイリスタm個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを1対1で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をV t とした場合に、当該クロックパルスのラインを、当該転送部サイリスタをオンさせる前に、当該電圧V t よりも小さい電圧値に、予備充電することを特徴とする自己走査型発光素子アレイの駆動方法である。
【0023】
このとき、前記予備充電する際の電圧値が、前記電圧V t よりも0.2V以上低いことを特徴とすることが好ましい。
また、前記電圧V t は、3.3Vであることが好ましい。
【0024】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からm相(mは2以上の整数)のクロックパルスのラインを、それぞれ当該転送部サイリスタm個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを1対1で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をV t とした場合に、当該電圧V t を供給する第1の電源電圧と、前記電圧V t より小さい電圧を供給する第2の電源電圧と、前記第1および第2の電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧V t より小さい電圧値に、予備充電した後、当該電圧V t にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路である。
【0025】
本発明は、アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からm相(mは2以上の整数)のクロックパルスのラインを、それぞれ当該転送部サイリスタm個毎に順繰りに接続し、ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを1対1で接続し、前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、前記転送部サイリスタをオンさせる前記クロックパルスの電圧をV t とした場合に、前記電圧V t を供給する電源電圧と、前記電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧V t より小さい電圧値に、予備充電した後、当該電圧V t にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路である。
このとき、前記スイッチ回路が、2個の電流源よりなることが好ましい。
また、前記電圧V t は、3.3Vであることが好ましい。
【0026】
【発明の実施の形態】
本発明の駆動方法によれば、オン電圧Vt を超えない電圧で予めクロックパルスライン充電しておくことにより、低い電源電圧で使用するときも、重なり時間taを短くできるようにする。
【0027】
すなわち、2n番目のスイッチ素子がオンしており、(2n+1)番目のスイッチ素子を点灯させるとき、重なり時間taを十分大きくした場合のφ1ライン電圧の時間変化を図2に示す。φ1ラインを予め2Vまで充電してある場合、サイリスタは約25nsでオンしているが、予め充電していない場合は約55nsかかってオンしている。重なり時間taは、このオンするまでの時間以上重なっていればよいため、予備充電することにより、重なり時間taを小さくすることができる。
【0028】
図1のダイオード結合自己走査型発光素子アレイについて、電源電圧VGKを3Vとした場合に、電流制限用抵抗R1の値と、予備充電しておく電圧(1,2,2.5V)と、転送に必要な重なり時間taの最小値との関係を調べた。結果を図3に示す。予備充電なし(0V)の場合は、R1=100Ωと小さくしても、taは40ns程度にまでしか小さくならない。しかし、2.5Vの予備充電を行うと、R1=500Ωでも10ns程度まで小さくできる。
【0029】
ここで、予備充電の電圧は、オン電圧Vt よりも小さな値が選ばれるが、ノイズなどの影響によって、誤点灯が起こらないように、オン電圧Vt よりも0.2V以上低い値が望ましい。
【0030】
【実施例1】
図1のダイオード結合自己走査型発光素子アレイを駆動する回路の一例を図4に示す。図4は、自己走査型発光素子アレイチップ10と駆動回路12とを示し、チップ10にはφ1,φ2,VGK,φS ,φI のパッドを示している。
【0031】
この駆動回路12によれば、電源は電源Vp 1(+3.3V)および電源VP 2(+2.5V)の2つを用意する。スタートパルスφS および書込み信号φI の形成に関しては、CMOSのインバータバッファ60を用いる。インバータ60は、PチャンネルMOSFET61とNチャンネルMOSFET62とよりなり、PチャンネルMOSFET61のドレインは電源VP 1に接続され、NチャンネルMOSFET62のソースは、接地されている。これらMOSFETのゲートは、共に制御信号端子20,40に接続されている。PチャンネルMOSFET61のソースと、NチャンネルMOSFET62のドレインとの接続点は、チップ10のφS パッドに電流制限用抵抗RS を介して接続されている。
【0032】
クロックパルスφ1,φ2の形成に関しては、コントロール端子付きの3個のアナログスイッチ71,72,73を組み合わせた回路70を用いた。アナログスイッチ71,72,73は、コントロール端子がHレベルのときオン、Lレベルのときオフになるタイプのものを用いた。スイッチ72,73の一端は、電源VP 2,電源VP 1にそれぞれ接続され、これらスイッチの他端は共に、スイッチ71の一端に、およびチップ10のφ1パッドに電流制限用抵抗R1を介して接続され、スイッチ71の他端は接地される。スイッチ71,72,73の各コントロール端子は、端子(30,31,32),(50,51,52)にそれぞれ接続される。
【0033】
駆動波形を、図5に示す。図5の上部の波形は、チップ10に供給されるφS ,φ1,φ2,φI の波形を示し、図5の下部の波形V(20),V(30)…は、駆動回路12の各端子20,30…における制御信号の入力波形である。
【0034】
スタートパルスφS は、制御電圧V(20)がHレベルになると、FET61がオフ,FET60がオンとなって、3.3Vから0Vに立ち下がり、スイッチ素子T1 が、クロックパルスφ1によりオンするようにする。スタートパルスφS は、クロックパルスφ1が立下がると同時に3.3Vに戻される。
【0035】
制御電圧V(30),V(31),V(32)のレベルが図示のように変化することにより、まずスイッチ71,73をオフ,スイッチ72をオンして、φ1ラインを0Vから2.5Vに予備充電しておき、続いてスイッチ72をオフ,スイッチ73をオンして、φ1ラインを3.3Vに立ち上げる。また、φ2ラインも同様に制御電圧V(50),V(51),V(52)のレベルが図示のように変化することにより、0Vから2.5Vに予備充電され、続いて3.3Vに立ち上がる。
【0036】
taは、3.3Vのクロックパルスφ1と3.3Vのクロックパルスφ2とが重なる時間を示している。tbは、クロックパルスφ1,φ2が立ち下がってクロックパルスφI が立ち上がるまでの時間を、teは、クロックパルスφ1,φ2が0Vになる時間を、Tは書込み信号φI の周期を示している。時間tbは、先に点灯していた発光素子の影響を消すのに必要な時間であり、時間Tは1発光点に与えられた時間である。
【0037】
本実施例によれば、φ1,φ2ラインを+2.5Vに予備充電しているので、図2で説明したようにこれらラインの電圧が3.3Vに立上がる時間が速くなる。したがって、重なり時間taを短くすることができる。
【0038】
本実施例では、ta=30ns,tb=10ns,te=100ns,T=250nsでの動作を確認した。
【0039】
【実施例2】
実施例1では、3.3Vと2.5Vの2つの電源を用意したが、3.3Vの単一電源とするのが望ましい。そこで、クロックパルスφ1,φ2の駆動用にダイオードによるレベルシフタを内蔵したバッファ回路を用いる。回路を図6に示す。図6は、チップ10と駆動回路14とを示し、チップ10にはφ1,φ2,VGK,φS ,φI のパッドを示している。
【0040】
図中、80は、レベルシフタ内蔵インバータバッファ回路である。この回路は、2段のダイオード81,82よりなるレベルシフタと、これに直列に接続されたPチャンネルMOSFET83およびNチャンネルMOSFET84と、レベルシフタとPチャンネルMOSFET83との直列回路に並列に接続されたPチャンネルMOSFET85とから構成されている。ダイオード81のアノードとPチャンネルMOSFET85のソースとは電源VP (+3.3V)に接続されている。
【0041】
PチャンネルMOSFET83,85のゲートは制御信号端子(33,34),(53,54)にそれぞれ接続されている。
【0042】
レベルシフタを構成するダイオード81,82による電圧降下は1段あたり0.6V程度であるので、2段で1.2V下がっている。すなわち、電源が3.3Vのとき、ダイオード・レベルシフタを通った電圧は、2.1Vとなっている。
【0043】
駆動波形を、図7に示す。クロックパルスφ1用のインバータバッファ回路80の場合、制御電圧V(34)がHレベルのとき、制御電圧V(33)をHレベルとすると、FET83はオフ,FET84はオンとなるので、φ1ラインは0Vとなり、制御電圧V(33)をLレベルにすると、FET83がオン,FET84がオフとなってφ1ラインは2.1Vとなる。さらに、制御電圧V(34)をLレベルにすると、FET85がオンとなってφ1ラインは3.3Vとなる。
【0044】
ここで、ダイオードの段数を2段に選んだのは、電源電圧が3.0〜3.6Vの範囲で振れたとき、レベルシフト後の電圧がVt (=2.8V)を越えないようにするためである。
【0045】
【実施例3】
実施例1,2では、駆動回路に電圧信号を与えて駆動した。本実施例では、クロックパルスφ1,φ2用の回路については電流信号で駆動する。回路図を図8に示す。クロックパルスφ1,φ2用の駆動回路として、コントロール端子付きの電流源91(200μA),電流92(1mA)を並列に接続したものを用いた。
【0046】
電流源91のコントロール端子は、制御信号端子33,35に接続され、電流源92のコントロール端子は、制御信号端子36,56に接続されている。これら電流源91,92は、コントロール端子がHレベルならば所定の電流200μA,1mAをそれぞれ流し、Lならば流さない。
【0047】
駆動波形を、図10に示す。
【0048】
図9に示すサイリスタの電圧−電流特性より、電圧V(35),V(55)をHレベルにして200μAの電流を流したときのスイッチ素子であるサイリスタのアノード端子電圧は、およそ2.5Vとなる。この状態では、サイリスタは完全にオンしていない。このため、このサイリスタに接続されているサイリスタ(発光素子)は、点灯することはできない。次に、電圧V(36),V(56)をHレベルにして、1.0mAの電流を流すとスイッチ素子であるサイリスタをオンすることができ、したがって、発光素子であるサイリスタを点灯することができる。
【0049】
この方式では、結局、2.5Vでφ1,φ2ラインを予備充電したのと同じ結果となる。
【0050】
【実施例4】
実施例1,2の駆動波形では、転送部のサイリスタのオン状態を保つために、常に3.3Vを加えている。しかし、サイリスタのオン状態は、保持電流(図9の電圧−電流特性では約400μA)以上流しておけば保持される。このため、taの期間の後は、電流値を保持電流以上とすれば十分である。したがって、実施例1,2の回路において、駆動回路の制御信号を変更するだけで、ta期間後のφ1,φ2の電圧を下げて、消費電力を減らすことができる。
【0051】
実施例1の駆動回路を用いて、図11の波形の制御信号で駆動した。図示のV(30),V(31),V(32)およびV(50),V(51),V(52)の波形で、図示のφ1,φ2の波形が得られる。図5のφ1,φ2の波形と比較すれば明らかなように、3.3Vの持続期間が短くなっている。
【0052】
スイッチ素子がオン時のφ1,φ2ラインの電圧は、約1.6Vである。したがって電流制限抵抗R1,R2の値が500Ωの場合、スイッチ素子がオン時の電流は3.3V時で3.4mA、2.5V時で1.8mAとなり、サイリスタに流れる電流値が小さくなるので、転送部での消費電力が約半分にまで減った。
【0053】
同様に、実施例2の回路を用いて、3.3Vの持続時間を短くすることができる。この場合にも、転送部での消費電力を削減することができる。
【0054】
【発明の効果】
本発明によれば、3.3V電源系でダイオード結合自己走査型発光素子アレイを駆動する方法であって、重なり時間taを小さくできる駆動方法を実現でき、さらには、このような駆動方法を実現する駆動回路を提供することが可能となる。
【図面の簡単な説明】
【図1】ダイオード結合自己走査型発光素子アレイの等価回路図である。
【図2】重なり時間taを十分大きくした場合のφ1ライン電圧の時間変化を示す図である。
【図3】電流制限用抵抗R1の値と、予備充電しておく電圧と、転送に必要な重なり時間taの最小値との関係を示す図である。
【図4】ダイオード結合自己走査型発光素子アレイを駆動する回路の一例を示す図である。
【図5】図4の駆動回路の制御信号波形を示す図である。
【図6】ダイオード結合自己走査型発光素子アレイを駆動する回路の他の例を示す図である。
【図7】図6の駆動回路の制御信号波形を示す図である。
【図8】ダイオード結合自己走査型発光素子アレイを駆動する回路の他の例を示す図である。
【図9】サイリスタの電圧−電流特性を示す図である。
【図10】図8の駆動回路の制御信号波形を示す図である。
【図11】図4の駆動回路の制御信号波形の他の例を示す図である。
【符号の説明】
10 自己走査型発光素子アレイチップ
12,14 駆動回路
20,30,31,32,40,50,51,52 制御信号端子
60 CMOSインバータバッファ
61 PチャンネルMOSFET
62 NチャンネルMOSFET
70 アナログスイッチ組合わせ回路
71,72,73 アナログスイッチ
80 レベルシフタ内蔵インバータバッファ回路
81 ダイオード
91,92 電流源
Claims (7)
- アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、
各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、
アノードおよびカソードを有する複数のダイオードを用いて、各々の前記転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の当該転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、
前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からm相(mは2以上の整数)のクロックパルスのラインを、それぞれ当該転送部サイリスタm個毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、
アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、
前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを1対1で接続し、
前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、
前記転送部サイリスタをオンさせる前記クロックパルスの電圧をVtとした場合に、当該クロックパルスのラインを、当該転送部サイリスタをオンさせる前に、当該電圧Vtよりも小さい電圧値に、予備充電することを特徴とする自己走査型発光素子アレイの駆動方法。 - 前記予備充電する際の電圧値が、前記電圧V t よりも0.2V以上低いことを特徴とする請求項1記載の自己走査型発光素子アレイの駆動方法。
- 前記電圧Vtは、3.3Vであることを特徴とする請求項1または2記載の自己走査型発光素子アレイの駆動方法。
- アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、
各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、
アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、
前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソー ド電極のいずれか一方に、外部からm相(mは2以上の整数)のクロックパルスのラインを、それぞれ当該転送部サイリスタm個毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、
アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、
前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを1対1で接続し、
前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、
前記転送部サイリスタをオンさせる前記クロックパルスの電圧をVt とした場合に、当該電圧Vt を供給する第1の電源電圧と、
前記電圧Vt より小さい電圧を供給する第2の電源電圧と、
前記第1および第2の電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Vt より小さい電圧値に、予備充電した後、当該電圧Vt にするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路。 - アノード電極、カソード電極およびゲート電極を有する転送部サイリスタ多数個を、一次元的に配列し、
各々の前記転送部サイリスタのゲート電極を、負荷抵抗を介して電源ラインに接続し、
アノードおよびカソードを有する複数のダイオードを用いて、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの一方の側に隣接する他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該アノード、当該他の転送部サイリスタ側がカソードとなるように接続し、且つ、各々の転送部サイリスタのゲート電極と当該転送部サイリスタの他方の側に隣接するさらに他の転送部サイリスタのゲート電極とを、当該転送部サイリスタ側が当該カソード、当該さらに他の転送部サイリスタ側が当該アノードとなるように接続し、
前記一次元的に配列された多数個の前記転送部サイリスタのアノード電極またはカソード電極のいずれか一方に、外部からm相(mは2以上の整数)のクロックパルスのラインを、それぞれ当該転送部サイリスタm個毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送部サイリスタがオンしているとき、当該ある転送部サイリスタの一方に隣接する他の転送部サイリスタのゲート電極または当該ある転送部サイリスタの他方に隣接するさらに他の転送部サイリスタのゲート電極に印加する電圧または流れる電流を、前記ダイオードを介して変化させ、他の相のクロックパルスにより、当該他の転送部サイリスタまたは当該さらに他の転送部サイリスタのいずれか一方をオンさせ、
アノード端子、カソード端子およびゲート端子を有する発光部サイリスタ多数個を、一次元的に配列し、
前記転送部サイリスタのゲート電極と前記発光部サイリスタのゲート端子とを1対1で接続し、
前記一次元的に配列された多数個の発光部サイリスタのアノード端子またはカソード端子のいずれか一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイの駆動回路において、
前記転送部サイリスタをオンさせる前記クロックパルスの電圧をVt とした場合に、前記電圧Vt を供給する電源電圧と、
前記電源電圧を用いて、前記クロックパルスのラインを、前記転送部サイリスタをオンさせる前に、前記電圧Vt より小さい電圧値に、予備充電した後、当該電圧Vtにするスイッチ回路とを備えることを特徴とする自己走査型発光素子アレイの駆動回路。 - 前記スイッチ回路が、2個の電流源よりなることを特徴とする請求項5記載の自己走査型発光素子アレイの駆動回路。
- 前記電圧Vt は、3.3Vであることを特徴とする請求項4ないし6のいずれか1項記載の自己走査型発光素子アレイの駆動回路。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000267949A JP4164997B2 (ja) | 2000-09-05 | 2000-09-05 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
EP01961338A EP1316430A1 (en) | 2000-09-05 | 2001-09-04 | Self-scanned light-emitting device array, its driving method, and driving circuit |
CNB200610103145XA CN100469584C (zh) | 2000-09-05 | 2001-09-04 | 自扫描型发光元件阵列的驱动方法 |
CNB2006101031479A CN100522629C (zh) | 2000-09-05 | 2001-09-04 | 自扫描型发光元件阵列芯片 |
US10/363,611 US7286259B2 (en) | 2000-09-05 | 2001-09-04 | Self-scanned light-emitting device array, its driving method, and driving circuit |
CNB2006101031483A CN100448683C (zh) | 2000-09-05 | 2001-09-04 | 光写入头以及棒形透镜与发光元件阵列的布置方法 |
CNB018026516A CN100396497C (zh) | 2000-09-05 | 2001-09-04 | 一种自扫描型发光元件阵列的驱动方法 |
PCT/JP2001/007633 WO2002020272A1 (fr) | 2000-09-05 | 2001-09-04 | Reseau de dispositifs luminescents auto-balayes, son procede et son circuit d'entrainement |
TW090121959A TW513798B (en) | 2000-09-05 | 2001-09-05 | Self-scanned light-emitting device array, its driving method, and driving circuit |
US11/840,538 US20070296803A1 (en) | 2000-09-05 | 2007-08-17 | Self-scanning light-emitting element array and driving method and circuit of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000267949A JP4164997B2 (ja) | 2000-09-05 | 2000-09-05 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002079704A JP2002079704A (ja) | 2002-03-19 |
JP4164997B2 true JP4164997B2 (ja) | 2008-10-15 |
Family
ID=18754781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000267949A Expired - Fee Related JP4164997B2 (ja) | 2000-09-05 | 2000-09-05 | 自己走査型発光素子アレイの駆動方法および駆動回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4164997B2 (ja) |
CN (3) | CN100522629C (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3975669B2 (ja) * | 2000-11-01 | 2007-09-12 | 富士ゼロックス株式会社 | 発光素子アレイ駆動装置 |
JP2006013166A (ja) * | 2004-06-25 | 2006-01-12 | Sharp Corp | 発光ダイオード駆動回路、及びそれを備えた光送信デバイス、並びに電子機器 |
JP4998501B2 (ja) * | 2009-03-27 | 2012-08-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書込みヘッドおよび光プリンタ |
JP5333075B2 (ja) * | 2009-09-04 | 2013-11-06 | 富士ゼロックス株式会社 | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 |
JP5103502B2 (ja) * | 2010-05-21 | 2012-12-19 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
JP5085689B2 (ja) * | 2010-06-30 | 2012-11-28 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
JP5615221B2 (ja) * | 2011-03-30 | 2014-10-29 | 株式会社沖データ | 駆動回路、駆動装置、プリントヘッド及び画像形成装置 |
JP7073685B2 (ja) * | 2017-11-22 | 2022-05-24 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP2020120018A (ja) * | 2019-01-25 | 2020-08-06 | 富士ゼロックス株式会社 | 発光装置、光学装置、光計測装置及び画像形成装置 |
JP7324093B2 (ja) * | 2019-09-02 | 2023-08-09 | キヤノン株式会社 | 駆動装置および記録装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742060A (en) * | 1980-08-27 | 1982-03-09 | Ricoh Co Ltd | Electrophotographic type printer |
JPS59227473A (ja) * | 1983-06-08 | 1984-12-20 | Fuji Xerox Co Ltd | プラズマデイスプレイを用いた書込み用光学装置 |
JPH02147259A (ja) * | 1988-11-29 | 1990-06-06 | Nec Corp | Ledヘッド |
JP2683781B2 (ja) * | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
US5949259A (en) * | 1997-11-19 | 1999-09-07 | Atmel Corporation | Zero-delay slew-rate controlled output buffer |
-
2000
- 2000-09-05 JP JP2000267949A patent/JP4164997B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-04 CN CNB2006101031479A patent/CN100522629C/zh not_active Expired - Fee Related
- 2001-09-04 CN CNB200610103145XA patent/CN100469584C/zh not_active Expired - Fee Related
- 2001-09-04 CN CNB2006101031483A patent/CN100448683C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100469584C (zh) | 2009-03-18 |
CN1880094A (zh) | 2006-12-20 |
CN100522629C (zh) | 2009-08-05 |
JP2002079704A (ja) | 2002-03-19 |
CN1880092A (zh) | 2006-12-20 |
CN1880093A (zh) | 2006-12-20 |
CN100448683C (zh) | 2009-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3613253B2 (ja) | 電流制御素子の駆動回路及び画像表示装置 | |
JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
JP2710566B2 (ja) | 駆動回路 | |
US7012587B2 (en) | Matrix display device, matrix display driving method, and matrix display driver circuit | |
JP3308801B2 (ja) | 記録素子アレイ | |
US5126727A (en) | Power saving drive circuit for tfel devices | |
JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
JP2846136B2 (ja) | 発光素子アレイの駆動方法 | |
JP4284983B2 (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
JPH084153B2 (ja) | 発光ダイオ−ド駆動回路 | |
US6452342B1 (en) | Self-scanning light-emitting device | |
JP2001301231A (ja) | 自己走査型発光素子アレイおよび駆動方法 | |
KR20010080322A (ko) | 자기 주사형 발광 장치 | |
JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
JP4406969B2 (ja) | El表示装置 | |
JP3975669B2 (ja) | 発光素子アレイ駆動装置 | |
JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
JP2914234B2 (ja) | El表示装置 | |
JP4158308B2 (ja) | 自己走査型発光装置 | |
JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
JP3604474B2 (ja) | 自己走査型発光装置 | |
JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
JP3020177B2 (ja) | スイッチ素子アレイの駆動法 | |
JPH0954565A (ja) | 負荷駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4164997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |