JP2710566B2 - 駆動回路 - Google Patents

駆動回路

Info

Publication number
JP2710566B2
JP2710566B2 JP6235271A JP23527194A JP2710566B2 JP 2710566 B2 JP2710566 B2 JP 2710566B2 JP 6235271 A JP6235271 A JP 6235271A JP 23527194 A JP23527194 A JP 23527194A JP 2710566 B2 JP2710566 B2 JP 2710566B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
voltage
signal
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6235271A
Other languages
English (en)
Other versions
JPH07168538A (ja
Inventor
チャウドゥリー ビベック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Ltd Great Britain
Original Assignee
SGS Thomson Microelectronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Ltd filed Critical SGS Thomson Microelectronics Ltd
Publication of JPH07168538A publication Critical patent/JPH07168538A/ja
Application granted granted Critical
Publication of JP2710566B2 publication Critical patent/JP2710566B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、駆動回路に関し、特
に、エレクトロルミネッセンス材料として、例えば、Ｚ
ｎＳ（硫化亜鉛）を用いたフラットパネルのエレクトロ
ルミネッセンスディスプレイを駆動するための高電圧連
続調グレースケール用駆動回路に適用して好適な駆動回
路に関する。
【０００２】
【従来の技術】周知のように、このようなディスプレイ
を駆動するためには、エレクトロルミネッセンス材料間
に電位差を供給する必要がある。いわゆるグレースケー
ル駆動回路は、ディスプレイから異なるエレクトロルミ
ネッセンスの出力を行うために異なる制御信号に対応し
て異なる電位差を出力するように構成されている。
【０００３】従来のグレースケール用駆動回路は、レベ
ルシフタとしての入力段、このレベルシフタに接続さ
れ、サンプルホールドスイッチとして動作する容量回路
およびボルテージフォロワとしての出力段とから構成さ
れている。
【０００４】この駆動回路は、以下の信号を受け取って
次のように動作する。 （１）レベルシフタに供給されるパルス幅変調論理信号
によりレベルがシフトされたときに、サンプルホールド
スイッチ（サンプルホールド回路ともいう。）のサンプ
ル期間が制御される。 （２）前記パルス幅変調論理信号により決定される期間
にサンプルホールドスイッチにより、ランプ状に変化す
るアナログ電圧（単にランプ電圧ともう。）がサンプル
され、かつ保持（ホールド）される。
【０００５】サンプルホールドスイッチによって保持さ
れた信号は、ボルテージフォロワを通じて出力節点に供
給される。ボルテージフォロワには、エレクトロルミネ
ッセンス材料間に印加する必要な電位差、約６０Ｖを供
給するための高圧電源が供給されている。この高圧電源
は、一般に、フラットパネルシステムにおける消費電力
を低減するために変調されている。ボルテージフォロワ
に供給されるこの変調電圧に応じて上昇および下降する
電圧がフラットパネルに供給される。
【０００６】この高圧電源は、通常、ランプ電圧ではあ
るが、サンプルホールドスイッチに供給されるアナログ
ランプ電圧とは位相が異なっている。
【０００７】
【発明が解決しようとする課題】上述のボルテージフォ
ロワはＭＯＳトランジスタで構成される。このＭＯＳト
ランジスタのチップサイズは、ディスプレイに要求され
る高電圧を伝達するため大きい必要があり、そのため、
寄生容量が大きくなってしまう。
【０００８】寄生容量が大きい場合、変調電源の電圧変
化が機能の不正確さを発生させてしまう。出力節点が寄
生容量を通じてサンプルホールドスイッチに保持された
信号と結合されてしまうためであり、これによりボルテ
ージフォロワから出力される出力駆動電圧が影響を受け
る。サンプルホールドスイッチが容量とトランジスタと
から構成されているとき、容量は、パルス幅変調論理信
号の制御に基づいてアナログランプ電圧から供給される
信号を充電するばかりではなく、寄生容量を通じて、ボ
ルテージフォロワに供給される電源の変調分に基づく不
正確さを発生させる信号を充電してしまうという問題が
ある。
【０００９】この問題を解決するために、従来、ボルテ
ージフォロワの寄生容量に比較して数倍大きい値のサン
プルホールドスイッチ用容量を使用している。
【００１０】しかしながら、実際上、出力トランジスタ
としてチップサイズの大きいものが要求されるため、ボ
ルテージフォロワの寄生容量が大きくなり、そのため、
サンプルホールド回路にも大きな容量が必要になってし
まい、サンプルホールド回路が半導体チップ上の集積回
路として形成される場合、結果としてチップ面積が大き
くなる無駄が発生するという問題があった。
【００１１】この発明はこのような課題を考慮してなさ
れたものであり、小さなチップサイズの容量、すなわ
ち、コンデンサを使用することのできる駆動回路を提供
することを目的とする。
【００１２】
【課題を解決するための手段】この発明は、例えば、図
面に示すように、制御信号ＤＲＩＶＥ−ＩＮが供給され
る入力節点を有する入力段２と、前記入力段に接続され
るとともに、第１の電源ＶＲＡＭＰが供給され、かつ制
御信号ＤＲＩＶＥ−ＩＮの制御に基づいて第１の電源Ｖ
ＲＡＭＰにより充電されるように配された容量回路４
と、第２の電源Ｖｐｐが供給され、かつ容量回路４に蓄
積された電荷に依存する駆動信号Ｐｏｕｔを出力するよ
うに配された出力段６と、容量回路４と出力段６との間
に配されるバッファ回路８とを有し、 第１および第２の
電源ＶＲＡＭＰ、Ｖｐｐは、ランプ状に変化する電源で
あることを特徴とする。
【００１３】また、この発明は、第１の電源ＶＲＡＭＰ
がバッファ回路８に供給されることを特徴とする。
【００１４】さらに、この発明は、容量回路４は、容量
２４と、この容量２４と第１の電源ＶＲＡＭＰとの間に
接続されるスイッチ２６とを有し、このスイッチ２６
が、制御信号ＤＲＩＶＥ−ＩＮによりサンプルホールド
スイッチとして動作するようにされていることを特徴と
する。
【００１５】さらにまた、この発明は、第１と第２の電
源ＶＲＡＭＰ、Ｖｐｐが、それぞれ異なるタイミングを
有することを特徴とする。
【００１６】さらにまた、この発明は、制御信号ＤＲＩ
ＶＥ−ＩＮがパルス幅変調信号であり、第１の電源ＶＲ
ＡＭＰが前記パルス幅に依存した時間によりサンプルさ
れることを特徴とする。
【００１７】さらにまた、この発明は、第１および第２
の電源ＶＲＡＭＰ、Ｖｐｐの電圧が制御信号ＤＲＩＶＥ
−ＩＮよりも実質的に高い電圧レベルとされ、かつ、入
力段２がレベルシフト回路１８、２０を含むことを特徴
とする。
【００１８】さらにまた、この発明は、制御信号ＤＲＩ
ＶＥ−ＩＮは約５Ｖの信号レベルを有し、第１および第
２の電源ＶＲＡＭＰ、Ｖｐｐは、約６０Ｖまで変化する
ことを特徴とする。
【００１９】さらにまた、この発明は、バッファ回路８
が、ボルテージフォロワ回路構成の第１および第２のＭ
ＯＳトランジスタを有することを特徴とする。
【００２０】さらにまた、この発明は、出力段６が、ボ
ルテージフォロワ回路構成の第１および第２のＭＯＳト
ランジスタを有することを特徴とする。
【００２１】さらにまた、この発明は、出力段６のトラ
ンジスタのチップサイズが、バッファ回路８のトランジ
スタのチップサイズよりも実質的に大きいことを特徴と
する。
【００２２】さらにまた、この発明は、バッファ回路８
および出力段６のトランジスタがＢＣＤ（バイポーラＣ
ＭＯＳ−ＤＭＯＳ）トランジスタであることを特徴とす
る。さらにまた、この発明は、第１および第２の電源Ｖ
ＲＡＭＰ、Ｖｐｐは実質的に制御信号ＤＲＩＶＥ−ＩＮ
よりも高い電圧レベルとされることを特徴とする。 さら
にまた、この発明は、第１および第２の電源ＶＲＡＭ
Ｐ、Ｖｐｐは、制御信号ＤＲＩＶＥ−ＩＮよりも少なく
とも１０倍の電圧レベルまで変化されることを特徴とす
る。 さらにまた、この発明は、バッファ回路８には第１
の電源ＶＲＡＭＰより電気が供給され、バッファ回路８
の入力節点は容量回路４の容量２４に蓄積された電圧信
号を受け取るように接続されて、容量２４に蓄積された
電圧信号について、出力段６の寄生容量による影響が少
なくされ、容量値が相当に小さくされることを特徴とす
る。 さらにまた、この発明は、制御信号ＤＲＩＶＥ−Ｉ
Ｎが供給される入力節点を有する入力段２と、入力段２
と第１の高電圧電源ＶＲＡＭＰとに接続され、制御信号
ＤＲＩＶＥ−ＩＮに応答して第１の高電圧電源ＶＲＡＭ
Ｐにより充電される容量回路４と、第２の高電圧電源Ｖ
ｐｐに接続され、容量回路４に蓄積された電荷に比例す
る駆動信号Ｐｏｕｔを供給するための大きな寄生容量を
創成するチップサイズの大きな少なくとも１つのトラン
ジスタを含む出力段６と、容量回路４と出力段６との間
に接続されるバッファ回路８とを有し、第１の高電圧電
源ＶＲＡＭＰと第２の高電圧電源Ｖｐｐが、それぞれ、
異なるタイミングによりランプ状に変化する電源とさ
れ、バッファ回路８が、出力段６の寄生容量から容量回
路４への影響を防止して容量回路４の信号と出力段６と
を減結合させることを特徴とする。 さらにまた、この発
明は、出力段６がフラットパネルのエレクトロルミネッ
センスディスプレイに接続されることを特徴とする。
【００２３】
【作用】この発明によれば、入力段２の入力節点２９に
接続される容量回路４に蓄積された電荷（信号）に基づ
く駆動信号Ｐｏｕｔを出力する出力段６と容量回路４と
の間にバッファ回路８を配している。このため、容量回
路４に蓄積される信号と出力段６間の結合を少なくする
ことができる。したがって、容量回路４が、出力段６の
寄生容量の影響をほとんど受けなくなる。
【００２４】また、この発明によれば、第１の電源ＶＲ
ＡＭＰがランプ電源であり、容量回路４が、制御信号Ｄ
ＲＩＶＥ−ＩＮに基づく信号によりホールドされるサン
プルホールドスイッチとして動作する。制御信号ＤＲＩ
ＶＥ−ＩＮがパルス幅変調信号であり、このパルス幅に
関連して第１の電源ＶＲＡＭＰが保持される。
【００２５】バッファ回路８は、出力段６用の第２の電
源Ｖｐｐで駆動することができるが、バッファ回路８を
容量回路４に供給されている第１の電源ＶＲＡＭＰによ
り駆動することで特別の効果が得られる。すなわち、第
２の電源の消費電力を少なくするような変調を掛けるこ
とができる。
【００２６】変調電源Ｖｐｐと出力節点４０と容量回路
４との間の結合を少なくすることにより、容量回路４の
容量２４のサイズをかなり小さくすること、言い換えれ
ば、チップ面積をかなり節約することができる。
【００２７】バッファ回路８は、それ自体はあまり大き
なチップ面積を必要としないので、例えば、小さなチッ
プ面積のＭＯＳ構造のトランジスタを用いたボルテージ
フォロワ構成とすることができる。
【００２８】この発明に採用される回路は、任意のＭＯ
Ｓ技術で構成することができるが、特に、ＢＣＤ（ｂｉ
ｐｏｌａｒ ＣＭＯＳ−ＤＭＯＳ）技術を採用した場合
には、出力段のコストを低減することができ、さらに、
良好なアイソレーション特性を有するので、ラッチアッ
プを防止することもできる。
【００２９】この発明によれば、従来の技術による１つ
の駆動回路に用いられるチップの大きさで２つの駆動回
路を作成することができる。これは、特に、回路中での
容量を小さくすることができたことがその理由である。
【００３０】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
【００３１】図１は、この発明の一実施例の構成を示し
ている。
【００３２】図１例のグレースケール駆動回路は、基本
的には、レベルシフト回路を含む入力段２と、入力段２
に接続される容量回路４および容量回路４に接続される
出力段６とから構成され、容量回路４と出力段６との間
には、バッファ回路８が挿入されている。
【００３３】入力段２中のレベルシフト回路は、ＤＭＯ
Ｓ構造の入力トランジスタ１８、２０を有している。ト
ランジスタ２０のゲート端子には、パルス幅変調論理信
号ＤＲＩＶＥ−ＩＮ（以下、単に、信号ＤＲＩＶＥ−Ｉ
Ｎともいう。）が供給され、トランジスタ１８のゲート
端子には、インバータ２２を通じて、信号ＤＲＩＶＥ−
ＩＮの反転信号が供給される。信号ＤＲＩＶＥ−ＩＮの
信号振幅は約５Ｖｐ−ｐ（５Ｖ）である。
【００３４】また、レベルシフト回路は、第１と第２の
トランジスタ１０、１２を含み、これらのトランジスタ
１０、１２は、それぞれ、第３と第４のトランジスタ１
４、１６と交差結合配列状態で結線されている。トラン
ジスタ１４、１６のゲートは共通接続され、その共通節
点１５には、基準信号ＶＲＥＦが供給されている。
【００３５】トランジスタ１０、１２、１４、１６は、
それぞれの端子に接続されるシリコン基体で高電圧特性
を有するＰチャネルデバイスである。
【００３６】入力段２に対する電力（電源）としては、
約６０Ｖまでランプ状に変化する、言い換えれば、傾斜
信号的に変化するアナログランプ電源（第１の電源とも
いう。）ＶＲＡＭＰが供給される。
【００３７】この電源ＶＲＡＭＰは、容量回路４にも供
給される。容量回路４は、容量２４と、この容量２４と
節点２８間に接続されるトランジスタ２６とを有し、節
点２８には、電源ＶＲＡＭＰが供給される。容量２４と
トランジスタ２６とは、共同してサンプルホールドスイ
ッチとして働く。トランジスタ２６のゲート端子には、
入力段２中の節点２９からレベルシフト信号が供給され
る。トランジスタ２６と容量２４間の節点２５には、容
量２４に保持されるサンプル電圧が現れる。
【００３８】バッファ回路８の電源としても電源ＶＲＡ
ＭＰが供給される。バッファ回路８の入力節点３０には
節点２５が接続され、容量２４に蓄積された信号電圧を
受け取る。出力節点３２が出力段６の入力節点３８に接
続されている。
【００３９】バッファ回路８は、ボルテージフォロワ接
続にされているＤＭＯＳトランジスタ３４とＣＭＯＳト
ランジスタ３６とを有している。これらのトランジスタ
３４、３６のチップサイズは、入力段２やサンプルホー
ルドスイッチを構成するトランジスタに比較して小さ
い。これらのトランジスタ３４、３６の標準的なチップ
サイズは、幅１３．５ミクロン×長さ４．５ミクロンで
ある。
【００４０】バッファ回路８の出力節点３２は、出力段
６の入力節点３８に接続される。出力段６は、出力節点
４０を有し、この出力節点４０を通じて、図示していな
いフラットパネルディスプレイを駆動するためのグレー
スケール電圧Ｐｏｕｔを出力する。
【００４１】出力段６を構成するＤＭＯＳトランジスタ
４２のサイズは、トランジスタ１８、２０、３４の１２
倍のチップサイズを有している。また、ＣＭＯＳトラン
ジスタ４４は、他のＣＭＯＳトランジスタのチップサイ
ズより大きく、例えば、幅４３０ミクロン×長さ４．５
ミクロンの大きさになっている。トランジスタ４２、４
４はボルテージフォロワ接続になっている。チップサイ
ズをこのように大きくするのは、フラットパネルディス
プレイを駆動するのに必要な大きな電圧を供給するため
である。
【００４２】出力段６には、例えば、６０Ｖの高電圧の
電源（第２の電源ともいう。）Ｖｐｐが供給されるが、
その電源Ｖｐｐは、消費電力を節約するために変調され
ている。すなわち、実際に出力段６からフラットパネル
ディスプレイを駆動するときにのみ十分な電源Ｖｐｐが
供給されるようになっている。
【００４３】次に、上述の実施例の動作について図２を
も参照して詳しく説明する。
【００４４】図２は、第１の電源ＶＲＡＭＰと、上述し
たパルス幅変調論理信号としての制御信号ＤＲＩＶＥ−
ＩＮと、第２の電源Ｖｐｐと、レベルシフト回路に対す
る基準電圧ＶＲＥＦの波形を示している。なお、これら
のタイミング波形は、図１例の駆動回路の動作説明に供
される一例を示すものであり、他の回路に対しては、他
のタイミング波形になる。
【００４５】図２中、時点Ｔ０において、第１の電源Ｖ
ＲＡＭＰが０Ｖから立ち上がる。同時に、パルス幅変調
論理信号ＤＲＩＶＥ−ＩＮが入力段２に供給される。こ
の信号ＤＲＩＶＥ−ＩＮがレベルシフトされてその出力
が節点２９に表れ、トランジスタ（トランジスタスイッ
チともいう。）２６を導通状態にする。
【００４６】これにより、容量２４が、信号ＤＲＩＶＥ
−ＩＮのパルスの後縁、すなわち、時点Ｔ１まで、電源
ＶＲＡＭＰが上昇している間充電される。パルスの後
縁、すなわち、時点Ｔ１でトランジスタ２６はオフ状態
にされ、そのときの電圧ＶＳが容量２４に保持される。
電源ＶＲＡＭＰは、約６０Ｖの最大電圧になる時点Ｔ２
まで上昇を続ける。ただし、時点Ｔ１と時点Ｔ２間に容
量２４は充電されない。電源ＶＲＡＭＰは、一定期間
（所定期間）６０Ｖに保持された後、ランプ状に下降す
る。
【００４７】パルス幅変調論理信号ＤＲＩＶＥ−ＩＮ
は、電源、例えば、電源ＶＲＡＭＰのレベルに近づける
ために、入力段２のレベルシフト回路によってレベルシ
フトされる。この場合、図２中、点線で示す基準電圧Ｖ
ＲＥＦは、電源ＶＲＡＭＰと一定の電圧差をもってラン
プ状に比例的に上昇する。この一定の電圧差は、レベル
シフト回路中のトランジスタ１０、１２、１４、１６の
バイアスを保持することができる差電圧になっている。
【００４８】第２の電源Ｖｐｐは、時点Ｔ０後からある
時間後の時点Ｔ０′からランプ状に上昇する。そして、
最大約６０Ｖまで上昇し、一定時間その電圧を保持した
後、電源ＶＲＡＭＰがその最大レベルにある間のある時
点から下降する。電源Ｖｐｐが最大レベルであるとき、
節点２５に保持されていた信号がバッファ回路８の節点
３２と出力段６の出力節点４０を通じて出力信号Ｐｏｕ
ｔとして出力される。この出力信号Ｐｏｕｔがフラット
パネルディスプレイ等に対しての駆動信号として用いら
れる。この第２の電源Ｖｐｐはランプ状に下降する。
【００４９】なお、図２例の波形図は、１サイクルの動
作を示したものであり、以下、これを繰り返す。
【００５０】
【発明の効果】以上説明したように、この発明によれ
ば、バッファ回路が容量回路と出力段との間に接続され
ている。バッファ回路を設けているので、容量回路の容
量（値）を小さくすることができる。
【００５１】このため、例えば、この駆動回路を半導体
集積回路で構成した場合には、回路全体のチップサイズ
を小さくすることができるという効果が達成される。
【図面の簡単な説明】
【図１】この発明の一実施例による駆動回路の構成を示
す回路図である。
【図２】図１例の動作説明に供される波形図である。
【符号の説明】
２…入力段 ４…容量回路 ６…出力段 ８…バッファ回路 １０、１２、１４、１６…ＰＭＯＳトランジスタ １８、２０、３４、４２…ＤＭＯＳトランジスタ ２２…インバータ ２４…容量 ３６、４４…ＣＭＯＳトランジスタ ＤＲＩＶＥ−ＩＮ…制御信号（パルス幅変調論理信号） Ｐｏｕｔ…駆動信号 ＶＲＥＦ…基準信
号 ＶＲＡＭＰ…第１の電源 Ｖｐｐ…第２の電
源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−58286（ＪＰ，Ａ) 特開 平５−210086（ＪＰ，Ａ) 特開 平５−35218（ＪＰ，Ａ) 特開 平６−314080（ＪＰ，Ａ) 特開 平３−214193（ＪＰ，Ａ) 特開 平２−264294（ＪＰ，Ａ)

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】制御信号が供給される入力節点を有する入
    力段と、 前記入力段に接続されるとともに、第１の電源が供給さ
    れ、かつ前記制御信号の制御に基づいて前記第１の電源
    により充電されるように配された容量回路と、 第２の電源が供給され、かつ前記容量回路に蓄積された
    電荷に依存する駆動信号を出力するように配された出力
    段と、 前記容量回路と前記出力段との間に配されるバッファ回
    路とを有し、 前記第１および第２の電源は、ランプ状に変化する電源
    である ことを特徴とする駆動回路。
  2. 【請求項２】前記第１の電源が前記バッファ回路に供給
    されることを特徴とする請求項１記載の駆動回路。
  3. 【請求項３】前記容量回路は、容量と、この容量と前記
    第１の電源との間に接続されるスイッチとを有し、この
    スイッチが、前記制御信号によりサンプルホールドスイ
    ッチとして動作するようにされていることを特徴とする
    請求項１または２記載の駆動回路。
  4. 【請求項４】前記第１と第２の電源は、それぞれ、異な
    るタイミングを有することを特徴とする請求項１〜３の
    いずれか１項に記載の駆動回路。
  5. 【請求項５】前記制御信号がパルス幅変調信号であり、
    前記第１の電源が前記パルス幅に依存した時間によりサ
    ンプルされることを特徴とする請求項１〜４のいずれか
    １項に記載の駆動回路。
  6. 【請求項６】前記第１および第２の電源の電圧が前記制
    御信号よりも実質的に高い電圧レベルとされ、 かつ、前記入力段がレベルシフト回路を含むことを特徴
    とする請求項１〜５のいずれか１項に記載の駆動回路。
  7. 【請求項７】前記制御信号は約５Ｖの信号レベルを有
    し、前記第１および第２の電源の電圧は約６０Ｖまで変
    化することを特徴とする請求項６記載の駆動回路。
  8. 【請求項８】前記バッファ回路は、ボルテージフォロワ
    回路構成の第１および第２のＭＯＳトランジスタを有す
    ることを特徴とする請求項１〜７のいずれか１項に記載
    の駆動回路。
  9. 【請求項９】前記出力段は、ボルテージフォロワ回路構
    成の第１および第２のＭＯＳトランジスタを有すること
    を特徴とする請求項１〜８のいずれか１項に記載の駆動
    回路。
  10. 【請求項１０】前記出力段のトランジスタのチップサイ
    ズは、前記バッファ回路のトランジスタのチップサイズ
    よりも実質的に大きいことを特徴とする請求項８または
    ９記載の駆動回路。
  11. 【請求項１１】前記バッファ回路および前記出力段のト
    ランジスタはＢＣＤ（バイポーラＣＭＯＳ−ＤＭＯＳ）
    トランジスタであることを特徴とする請求項８〜１０の
    いずれか１項に記載の駆動回路。
  12. 【請求項１２】 前記第１および第２の電源は実質的に前
    記制御信号よりも高い電圧レベルとされることを特徴と
    する請求項１〜５のいずれか１項に記載の駆動回路。
  13. 【請求項１３】 前記第１および第２の電源は、前記制御
    信号よりも少なくとも１０倍の電圧レベルまで変化され
    ることを特徴とする請求項１２記載の駆動回路。
  14. 【請求項１４】 前記バッファ回路には前記第１の電源よ
    り電気が供給され、 前記バッファ回路の入力節点は前記容量回路の前記容量
    に蓄積された電圧信号 を受け取るように接続されて、 前記容量に蓄積された電圧信号について、前記出力段の
    寄生容量による影響が少なくされ、前記容量値が相当に
    小さくされることを特徴とする請求項１３記載の駆動回
    路。
  15. 【請求項１５】 制御信号が供給される入力節点を有する
    入力段と、 前記入力段と第１の高電圧電源とに接続され、前記制御
    信号に応答して前記第１の高電圧電源により充電される
    容量回路と、 第２の高電圧電源に接続され、前記容量回路に蓄積され
    た電荷に比例する駆動信号を供給するための大きな寄生
    容量を創成するチップサイズの大きな少なくとも１つの
    トランジスタを含む出力段と、 前記容量回路と前記出力段との間に接続されるバッファ
    回路とを有し、前記第１の高電圧電源と前記第２の高電
    圧電源が、それぞれ、異なるタイミングによりランプ状
    に変化する電源とされ、前記バッファ回路が、前記出力
    段の寄生容量から前記容量回路への影響を防止して前記
    容量回路の前記信号と前記出力段とを減結合させること
    を特徴とする駆動回路。
  16. 【請求項１６】 前記出力段がフラットパネルのエレクト
    ロルミネッセンスディスプレイに接続されることを特徴
    とする請求項１〜１５のいずれか１項に記載の駆動回
    路。
JP6235271A 1993-10-01 1994-09-29 駆動回路 Expired - Fee Related JP2710566B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB939320246A GB9320246D0 (en) 1993-10-01 1993-10-01 A driver circuit
GB9320246:3 1993-10-01

Publications (2)

Publication Number Publication Date
JPH07168538A JPH07168538A (ja) 1995-07-04
JP2710566B2 true JP2710566B2 (ja) 1998-02-10

Family

ID=10742823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6235271A Expired - Fee Related JP2710566B2 (ja) 1993-10-01 1994-09-29 駆動回路

Country Status (5)

Country Link
US (1) US5587676A (ja)
EP (1) EP0646905B1 (ja)
JP (1) JP2710566B2 (ja)
DE (1) DE69417671T2 (ja)
GB (1) GB9320246D0 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4438669C1 (de) * 1994-10-28 1996-08-01 Sgs Thomson Microelectronics Treiberschaltung
DE19547768C1 (de) * 1995-12-20 1997-05-28 Sgs Thomson Microelectronics Elektrische Schaltvorrichtung
JP3662326B2 (ja) * 1996-01-09 2005-06-22 株式会社ルネサステクノロジ レベル変換回路
EP0789456B1 (en) * 1996-02-12 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. CMOS voltage translator circuit
US5734278A (en) * 1996-08-28 1998-03-31 Lenihan, Iii; William E. Low-power, high-reliability switching rotary phase shifter device
US5933043A (en) * 1996-10-22 1999-08-03 Kabushiki Kaisha Toshiba High speed level shift circuit
JP4074690B2 (ja) 1997-09-17 2008-04-09 株式会社ルネサステクノロジ 電圧レベル変換回路
US6020762A (en) * 1998-06-26 2000-02-01 Micron Technology, Inc. Digital voltage translator and its method of operation
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
AU2001292884A1 (en) * 2000-09-20 2002-04-02 Molecular Reflections Microfabricated ultrasound array for use as resonant sensors
US6384631B1 (en) * 2001-04-27 2002-05-07 National Semiconductor Corporation Voltage level shifter with high impedance tri-state output and method of operation
US6777992B2 (en) * 2002-04-04 2004-08-17 The Regents Of The University Of Michigan Low-power CMOS flip-flop
FR2840468B1 (fr) * 2002-05-28 2004-08-27 St Microelectronics Sa Dispositif amplificateur inverseur haute tension
US20040090402A1 (en) * 2002-11-04 2004-05-13 Ifire Technology Inc. Method and apparatus for gray-scale gamma correction for electroluminescent displays
JP4545548B2 (ja) * 2004-10-21 2010-09-15 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体装置
FR2878666A1 (fr) * 2004-12-01 2006-06-02 St Microelectronics Sa Etage de sortie haut potentiel et application a la commande d'ecrans de visualisation, tels que par exemple des ecrans plasmas
US7622977B2 (en) * 2005-10-27 2009-11-24 The Regents Of The University Of Michigan Ramped clock digital storage control
WO2008101548A1 (en) * 2007-02-22 2008-08-28 Mueta B.V. Level shift circuit
US7973565B2 (en) * 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
US7639059B1 (en) * 2007-09-12 2009-12-29 National Semiconductor Corporation Fast settling reference voltage buffer with wide reference range
JP2013507888A (ja) 2009-10-12 2013-03-04 サイクロス セミコンダクター， インコーポレイテッド 共振クロックネットワークを従来モードで作動させるためのアーキテクチャ
KR102431311B1 (ko) * 2015-01-15 2022-08-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373340A (en) * 1976-12-11 1978-06-29 Toshiba Corp Abnormal voltage detection circuit
US4180762A (en) * 1978-05-05 1979-12-25 Interstate Electronics Corp. Driver circuitry for plasma display panel
US4591745A (en) * 1984-01-16 1986-05-27 Itt Corporation Power-on reset pulse generator
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
US4633107A (en) * 1984-11-20 1986-12-30 Harris Corporation CMOS power-up reset circuit for gate arrays and standard cells
DE3668739D1 (de) * 1985-03-06 1990-03-08 Fujitsu Ltd Komparatorschaltung mit verbesserten ausgangseigenschaften.
JPS62142415A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp クロツク信号周期識別回路
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US4736117A (en) * 1986-11-14 1988-04-05 National Semiconductor Corporation VDS clamp for limiting impact ionization in high density CMOS devices
JPH01226218A (ja) * 1988-03-07 1989-09-08 Canon Inc レベルシフト用集積回路
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
JP2856744B2 (ja) * 1988-12-02 1999-02-10 株式会社東芝 ピーク検出回路
US5003195A (en) * 1989-03-10 1991-03-26 Honeywell Inc. Pin diode attenuator RF pulse generator with pulse rise and fall time control
JP2520167B2 (ja) * 1989-04-04 1996-07-31 シャープ株式会社 表示装置のための駆動回路
US5034624A (en) * 1989-05-31 1991-07-23 Texas Instruments Incorporated Apparatus and method for assuring stable clock generator during oscillator start-up
US5081380A (en) * 1989-10-16 1992-01-14 Advanced Micro Devices, Inc. Temperature self-compensated time delay circuits
JPH03179814A (ja) * 1989-12-07 1991-08-05 Nec Corp レベルシフト回路
US5134319A (en) * 1990-01-10 1992-07-28 Fujitsu Limited Bicmos differential amplifier having improved switching speed
JPH03214193A (ja) * 1990-01-19 1991-09-19 Nec Corp 液晶パネル駆動回路
JPH0458286A (ja) * 1990-06-28 1992-02-25 Fuji Xerox Co Ltd Ｅｌ発光装置
IT1243692B (it) * 1990-07-27 1994-06-21 St Microelectronics Srl Dospositivo per il pilotaggio di un circuito flottante con un segnale digitale
JP3235121B2 (ja) * 1991-07-31 2001-12-04 日本電気株式会社 液晶駆動回路
JPH05210086A (ja) * 1992-01-31 1993-08-20 Canon Inc 画像表示装置の駆動方法
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
US5302861A (en) * 1992-11-25 1994-04-12 National Semiconductor Corporation Power on reset circuit with sharply sloped voltage transfer function
JPH06314080A (ja) * 1993-04-14 1994-11-08 Internatl Business Mach Corp <Ibm> 液晶表示装置

Also Published As

Publication number Publication date
EP0646905B1 (en) 1999-04-07
DE69417671D1 (de) 1999-05-12
DE69417671T2 (de) 1999-09-09
GB9320246D0 (en) 1993-11-17
EP0646905A1 (en) 1995-04-05
US5587676A (en) 1996-12-24
JPH07168538A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
JP2710566B2 (ja) 駆動回路
EP0030813B1 (en) Boosting circuits
US7893732B2 (en) Driver circuit
JP2921510B2 (ja) ブートストラップ回路
US20160284306A1 (en) Display device compensating clock signal with temperature
US6163190A (en) Hysteresis comparator circuit consuming a small current
US8718223B2 (en) Semiconductor device and display device
US6885723B2 (en) Shift-register circuit
JPS5937895B2 (ja) 遅延回路
EP0066974B1 (en) Improved substrate bias generator
KR0128512B1 (ko) 승압회로
US7034571B2 (en) Level converting circuit efficiently increasing an amplitude of a small-amplitude signal
US6359491B1 (en) Voltage level shifter and poly-silicon display
KR100328537B1 (ko) 전압 레벨 컨버터
US6535019B2 (en) Switching control method of a level shifter and corresponding improved self-controlled level shifter
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
US6191624B1 (en) Voltage comparator
JP3269162B2 (ja) エレクトロルミネッセンス表示パネル駆動回路
US7847603B2 (en) Driving circuits in electronic device
EP0678969B1 (en) BiMOS semiconductor integrated circuit having boosted voltage line
US20240007104A1 (en) Universal power fet driver ic architecture
JP2009260615A (ja) レベル変換回路および画像表示装置
EP0814479A2 (en) Semiconductor circuit having circuit supplying voltage higher than power supply voltage
JP3396555B2 (ja) 半導体ポンプ回路
JP2834258B2 (ja) ゲート回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees