DE19547768C1

DE19547768C1 - Elektrische Schaltvorrichtung

Info

Publication number: DE19547768C1
Application number: DE19547768A
Authority: DE
Inventors: Udo John
Original assignee: SGS Thomson Microelectronics GmbH
Current assignee: STMicroelectronics GmbH
Priority date: 1995-12-20
Filing date: 1995-12-20
Publication date: 1997-05-28
Anticipated expiration: 2015-12-21
Also published as: US6020779A; EP0780978A2; EP0780978B1; EP0780978A3

Description

Die Erfindung betrifft eine elektrische Schaltvorrichtung mit einer einen Schaltsteueranschluß aufweisenden Schaltereinrichtung, deren Schalten von einer Steuerschaltung gesteuert wird.

Es gibt Anwendungen, bei denen eine elektrische Last mittels eines hochpotentialseitigen, also auf der Seite hohen Potentials der Last liegenden, Schalters in Form eines NMOS-Transistors, also eines N- Kanal-MOS-Transistors, geschaltet wird. Bei einem hochpotentialseitig angeordneten NMOS liegt dessen Source üblicherweise an der hochpotentialseitigen Versorgungsspannungsquelle. Um den NMOS- Transistor leitend schalten zu können, muß dessen Gate eine Steuerspannung zugeführt werden, die um mindestens den zum Leiten dieses Transistors führenden Einschaltspannungsschwellenwert über der an dessen Source befindlicher Spannung liegen muß. D.h., dem Gate dieses NMOS-Transistors muß eine Steuerspannung zugeführt werden, die höher ist als die hochpotentialseitige Versorgungsspannung. Zu diesem Zweck wird eine Spannungserhöhungsschaftung benötigt, beispielsweise in Form einer Bootstrap-Schaltung, eines induktiven Gleichspannungs-Gleichspannungs-Konverters oder einer Ladungspumpschaltung. Für kostengünstige integrierte Schaltungen verwendet man am liebsten eine Ladungspumpschaltung, da sie keine externen Komponenten benötigt. Wenn die integrierte Schaltung mit niedrigen Versorgungsspannungen auskommen muß, muß dafür Sorge getragen werden, daß man zu minimalen internen Spannungsabfällen kommt.

Herkömmliche Ladungspumpschaltungen weisen eine T-Schaltung mit zwei in Reihe geschalteten Dioden im Längszweig und einem dazwischen befindlichen Pumpkondensator im Querzweig auf. Die eine Diode ist auf ihrer vom Pumpkondensator abliegenden Seite mit einer Versorgungsspannungsquelle verbunden und läßt Ladespannung zum Kondensator durch, ohne daß dieser wieder über die Versorgungsspannungsquelle entladen werden könnte. Die zweite Diode dient der Entkopplung des Lade- oder Pumpkondensators von einer Last, die an das vom Pumpkondensator abliegende Ende der zweiten Diode angeschlossen wird. Bei der herkömmlichen Ladungspumpschaltung läßt sich daher ein Spannungsabfall gleich einem zweifachen Diodenspannungsabfall nicht vermeiden.

Man könnte nun Schalter wie DMOS-Transistoren anstelle von Dioden verwenden. Allerdings müßte man solche Schalter ihrerseits mittels einer zusätzlichen Ladungspumpschaftung treiben. Das Schalten solcher Schalttransistoren zu Erwirkung einer Gleichrichtung, die bei der herkömmlichen Ladungspumpschaltung von den Dioden bewirkt wird, führt zu einer Erhöhung von EMR (elektromagnetische Störstrahlung) im Bereich der Schaltgrundfrequenz.

Solche Probleme überwindet eine aus der JP 5-83104A bekannte elektrische Schaltungsvorrichtung mit einer einen Schaltsteueranschluß aufweisenden Schaltereinrichtung; mit einer zwischen einen ersten Spannungsquellenanschluß und einen zweiten Spannungsquellenanschluß einer Spannungsquelle geschalteten Steuerschaltung, die einen mit einem binären Schaltsteuersignal beaufschlagbaren Steuersignaleingang und einen auf den Schaltsteueranschluß der Schaltereinrichtung wirkenden Schaltsignalausgang aufweist und zwei zueinander parallel geschaltete Steuerschaltungszweige enthält, die je eine Reihenschaltung mit einem ersten Schalter, einem für den ersten Schalter als schaltbare Lastimpedanz dienenden zweiten Schalter und einem zwischen erstem Schalter und zweitem Schalter befindlichen Schaltungsknoten aufweisen, wobei der Schaltsignalausgang mit dem einen der beiden Schaltungsknoten verbunden ist, die zweiten Schalter je einen Lastimpedanzschaltsteueranschluß aufweisen und dadurch kreuzgekoppelt sind, daß deren Lastimpedanzschaltsteueranschlüsse mit dem Schaltungsknoten des je anderen Steuerschaltungszweiges verbunden sind, die ersten Schalter mittels des Schaltsteuersignals gegenläufig leitend und sperrend schaltbar sind, derart, daß dann, wenn einer der beiden ersten Schalter leitend geschaltet ist, der jeweils andere erste Schalter sperrend geschaltet ist und umgekehrt, und die zweiten Schalter aufgrund ihrer Kreuzkopplung miteinander und aufgrund ihrer Reihenschaltung mit den ersten Schaltern einerseits gegenläufig zueinander leitend und sperrend schaltbar sind, derart, daß dann, wenn einer der beiden zweiten Schalter leitend geschaltet ist, der jeweils andere zweite Schalter sperrend geschaltet ist und umgekehrt, und andererseits gegenläufig zu den ersten Schaltern leitend und sperrend schaltbar sind, derart, daß in jedem Steuerschaltungszweig dann, wenn dessen erster Schalter leitend geschaltet ist, dessen zweiter Schalter sper rend geschaltet ist und umgekehrt.

Diese Schaltereinrichtung der bekannten Schaltvorrichtung erzeugt im leitenden Zustand praktisch keinen Spannungsabfall, da ein leitend geschalteter MOS-Transistor, durch welchen die Schaltereinrichtung vorzugsweise gebildet wird, nur eine sehr geringe Impedanz aufweist. Aufgrund der Ansteuerung der Schaltereinrichtung mit einer Steuerschaltung der oben genannten Art wird zum Leitend-Schalten der Schaftereinrichtung keine höhere Spannung benötigt als diejenige Spannung, welche von der Schaltereinrichtung geschaltet wird.

Wenn man passive Schaltungskomponenten, wie Dioden, durch aktive Schaltungskomponenten wie Transistorschafter ersetzt, kommt es im allgemeinen zu zusätzlichem Leistungsverbrauch. Dies ist nicht der Fall bei der oben genannten Schaltvorrichtung, deren Steuerschaftung derart aufgebaut ist, daß sie das Schalten der Schaltereinrichtung leistungslos bewirkt. Denn in jedem der beiden Steuerschaltungszweige ist immer einer der Schalter nicht-leitend geschaltet.

Vorzugsweise sind sowohl die Schaltereinrichtung als auch die Schalter der Steuerschaltung durch MOS-Transistoren gebildet. Nun kann es vorkommen, daß an den Schaltungsknoten, also auch am Gate des die Schaltereinrichtung bildenden MOS-Transistors, unerwünscht hohe Spannungen auftreten, die die MOS-Transistoren beeinträchtigen.

Um den die Schaltereinrichtung bildenden MOS-Transistor und die die zweiten Schalter bildenden, auf der Hochpotentialseite befindlichen MOS-Transistoren vor schädlich hohen Spannungen zu schützen, ist erfindungsgemäß in jedem der beiden Steuerschaltungszweige der Steuerschaltung zwischen dem den ersten Schalter bildenden MOS- Transistor und dem den zweiten Schalter bildenden MOS-Transistor ein Schutztransistor, vorzugsweise in Form eines weiteren MOS-Transistors, vorgesehen, der mittels einer zwischen die Hochpotentialseite der Spannungsquelle und das Gate des Schutztransistors geschalteten Vorspannungsquelle dauerhaft leitend gehalten wird. Die an den Schaltungsknoten der beiden Steuerschaltungszweige und damit am Gate des die Schaltereinrichtung bildenden MOS-Transistors und an den die zweiten Schalter bildenden MOS-Transistoren auftretenden Spannungen können daher maximal so groß sein wie die Differenz zwischen dem Spannungswert der Vorspannungsquelle und dem Einschaltschwellenwert der Gate-Source-Spannung des jeweiligen Schutztransistors. Durch geeignete Bemessung der Vorspannungsquelle kann auf diese Weise dafür gesorgt werden, daß an allen Schaltungskomponenten, die auf der Hochpotentialseite der Schutztransistoren liegen, nur verträgliche Spannungswerte auftreten können.

Wenn die erfindungsgemäße Schaltvorrichtung zum Durchschalten einer Pumpspannung zu einer kapazitiven Last durchgeschaltet wird, beispielsweise zum Gate eines hochpotentialseitigen NMOS- Schalttransistors, kann es vorkommen, daß die Pumpspannung unter den Momentanwert der Spannung über der kapazitiven Last abfällt. MOS- Transistoren, wie sie für die zweiten Schalter verwendet werden, weisen parasitäre Source-Substrat-Dioden (im folgenden SSD genannt) auf, über welche die abgesunkene Pumpspannung auf das Gate des die Schaltereinrichtung bildenden MOS-Transistors gelangen könnte, so daß dieser aufgrund der höheren Ladespannung der kapazitiven Last unerwünschterweise in einen invers leitenden Zustand gelangen könnte. Um dies zu verhindern, ist bei einer bevorzugten Ausführungsform in jedem Steuerschaltungszweig zwischen der Pumpspannungsquelle und dem zweiten Schafter eine Diode angeordnet, welche eine Pumpspannung, die auf Werte unterhalb der Lastkapazitätsspannung abgesunken ist, vom Gate des die Schaltereinrichtung bildenden MOS- Transistors fernhält.

Wenn die hochpotentialseitige Pumpspannung so weit abfällt, daß die Diode in dem Schaltsteuerzweig, der mit dem Gate des die Schaltereinrichtung bildenden MOS-Transistors verbunden ist, sperrt, gibt es für den Fall, daß der erste Schalter dieses Steuerschaltungszweiges sperrend geschaltet ist, sowohl auf der Hochpotentialseite als auch auf der Niederpotentialseite des Gates des die Schaltereinrichtung bildenden MOS-Transistors ein sperrendes Element, nämlich die Diode bzw. den ersten Schalter dieses Schaltsteuerzweiges. Als Folge davon ergibt sich am Gate dieses MOS- Transistors ein undefiniertes Potential. In Abhängigkeit von Kapazitäten, Leckströmen und parasitären Effekten könnte es zu einem inversen Leiten des die Schaltereinrichtung bildenden MOS-Transistors kommen, obwohl sich dieser im Sperrzustand befinden sollte. Um dies zu verhindern ist bei einer bevorzugten Ausführungsform der Erfindung zwischen den Schaltsteueranschluß der Schaltereinrichtung und den Lastanschluß die Hauptstrecke eines Sicherheitstransistors geschaltet, dessen Steuerelektrode an den hochpotentialseitigen Pumpspannungsanschluß angeschlossen ist und der im leitenden Zustand die Lastkapazitätsspannung an das Gate des die Schaltereinrichtung bildenden MOS-Transistors beträgt, so daß ein inverses Leiten dieses MOS-Transistors verhindert wird.

Weitere Ausführungsformen und Weiterbildungen der Erfindung sind den Unteransprüchen entnehmbar.

Die erfindungsgemäße Schaltvorrichtung ist vielseitig einsetzbar. Bei einer Anwendungsmöglichkeit werden die beiden Dioden einer herkömmlichen Ladungspumpschaltung je durch eine erfindungsgemäße Schaltvorrichtung ersetzt (Anspruch 13). Man kann die erfindungsgemäße Schaltvorrichtung aber auch zur Steuerung eines hochpotentialseitigen MOS-Schalttransistors verwenden (Anspruch 14). Man kann aber einen solchen hochpotentialseitigen MOS-Schalttransistor auch durch die erfindungsgemäße Schaltvorrichtung ersetzen (Anspruch 15).

Die Erfindung wird nun anhand von Ausführungsformen näher erläutert.

In den Zeichnungen zeigen:

Fig. 1 ein Schaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßen Schaltvorrichtung;

Fig. 2 eine Impedanzkennlinie der Schaltvorrichtung nach Fig. 1, wenn diese leitend geschaltet ist;

Fig. 3 Impedanzkennlinien der Schaltvorrichtung nach Fig. 1, wenn diese nicht-leitend geschaltet ist;

Fig. 4a eine herkömmliche Ladungspumpschaltung mit Dioden;

Fig. 4b Ladungspumpschaltung dieser Art, bei welcher die Dioden durch eine erfindungsgemäße Schaltvorrichtung ersetzt sind;

Fig. 5a einen hochpotentialseitigen MOS-Transistor mit herkömmlicher EIN/AUS-Steuerung;

Fig. 5b einen derartigen hochpotentialseitigen MOS-Transistor mit einer EIN/AUS-Steuerung mittels einer erfindungsgemäßen Schaltvorrichtung;

Fig. 6a einen herkömmlichen hochpotentialseitigen MOS-Schalter; und

Fig. 6b eine Schaltung, bei welcher der MOS-Schalter der Fig. 6a durch eine erfindungsgemäße Schaltvorrichtung ersetzt ist.

Eine Ausführungsform einer erfindungsgemäßen Schaltvorrichtung, wie sie in Fig. 1 gezeigt ist, weist einen Versorgungsspannungseingang VS, einen Ausgang OUT, an den eine zu schaltende Last anschließbar ist, und einen Steuersignaleingang C auf. Zwischen VS und OUT ist eine Schaltereinrichtung in Form eines P-Kanal-MOS-Transistors M geschaltet, wobei dessen Source S mit VS und dessen Drain D mit OUT verbunden ist.

Das Gate von M ist an einen Schaltsignalausgang A einer Steuerschaltung angeschlossen, mittels welcher M in Abhängigkeit davon, ob am Steuersignaleingang C ein Binärwert "1" bzw. H oder ein Binärwert "0" oder L anliegt, leitend oder sperrend geschaltet wird. Die Steuerschaltung ist zwischen den Versorgungsspannungseingang VS und einen Masseanschluß GND geschaltet. Die Steuerschaltung umfaßt zwei parallel zueinander geschaltete Steuerschaltungszweige. Jeder dieser beiden Steuerschaltungszweige weist je eine Reihenschaltung mit einem ersten Schalter M1 bzw. M2 auf der Niederpotential- oder Masseseite, einen für den ersten Schalter M1 bzw. M2 als schaltbare Lastimpedanz dienenden zweiten Schalter M3 bzw. M4 auf der Hochpotentialseite, einen Schutztransistor M5 bzw. M6 zwischen erstem und zweitem Schalter und eine Diode D1 bzw. D2 zwischen dem zweiten Schalter und VS auf. Bei der dargestellten Ausführungsform sind sowohl die beiden ersten Schalter M1 und M2 als auch die beiden zweiten Schalter M3 und M4 durch MOS-Transistoren gebildet.

Die Gateanschlüsse von M1 und M2 sind mit dem Steuersignaleingang C verbunden, und zwar der Gateanschluß von M1 direkt und der Gateanschluß von M2 über einen Inverter INV. Die Gateanschlüsse der Schutztransistoren M5 und M6 sind gemeinsam über eine Vorspannungsquelle VC an den Versorgungsspannungseingang VS angeschlossen. Dabei ist der positive Anschluß von VC mit VS und der negative Anschluß von VC mit den Gateanschlüssen von M5 und M6 verbunden.

Zwischen den Transistoren M3 und M5 des ersten Steuerschaltungszweiges befindet sich ein erster Schaltungsknoten S1. Zwischen den Transistoren M4 und M6 des zweiten Steuerschaltungszweiges befindet sich ein zweiter Schaltungsknoten S2.

Die als zweite Schalter M3 und M4 dienenden MOS-Transistoren sind kreuzgekoppelt derart, daß der Gateanschluß von M3 mit dem Schaltungsknoten S2 und der Gateanschluß von M4 mit dem Schaltungsknoten S1 verbunden ist.

Zwischen OUT und S1 ist ein Sicherheitstransistor M7 in Form eines MOS-Transistors geschaltet. Dessen Drananschluß D ist mit OUT verbunden, während dessen Source S mit S1 verbunden ist. Der Gateanschluß von M7 ist mit VS verbunden.

Normalerweise sind bei einem MOS-Transistor dessen Source und dessen Substrat elektrisch miteinander verbunden, wie es in Fig. 1 für die beiden Schalter M3 und M4 sowie für die beiden Schutztransistoren M5 und M6 dadurch symbolhaft dargestellt ist, daß deren Substratpfeile mit dem Sourceanschluß S des jeweiligen Transistors verbunden sind. Die Transistoren M und M7 unterscheiden sich von diesem Normalfall dadurch, daß deren Bulk- oder Substratanschlüsse und deren Sourceanschlüsse elektrisch voneinander getrennt und mit separaten Kontakten versehen sind. Daher sind bei diesen beiden Transistoren M und M7 die Substratpfeile in Form eines vierten Anschlusses dargestellt, der im Fall des Transistors M über eine Diode D3 mit VS und im Fall des Transistors M7 über eine Diode D4 mit OUT verbunden ist.

Bei den Dioden D1 und D2 handelt es sich um Diffusionsdioden, während die Dioden D3 und D4 durch Schottky-Dioden gebildet sind. Dabei liegen die Anoden der drei Dioden D1, D2 und D3 am Versorgungsspannungseingang VS, während die Anode der Diode D4 an OUT liegt.

Die Transistoren M1 und M2 sind N-Kanal-MOS-Transistoren. Die restlichen Transistoren M und M3 bis M7 sind P-Kanal-MOS- Transistoren.

MOS-Transistoren weisen parasitäre Dioden auf, die in Fig. 1 bei denjenigen Transistoren eingezeichnet sind, bei welchen sie eine Rolle für die später erläuterte Funktion der in Fig. 1 gezeigten Schaltvorrichtung haben. Diese parasitären Dioden bilden einerseits eine Diodenstrecke vom Drainanschluß zum Substratanschluß, hier Drain- Substrat-Diode-DSD genannt, und andererseits eine Diodenstrecke vom Sourceanschluß zum Substratanschluß, hier Source-Substrat-Diode-SSD genannt. In der Regel sind die Sourcezone und eine Substratkontaktierungszone elektrisch miteinander verbunden, und zwar üblicherweise dadurch, daß sie eine gemeinsame Kontaktierungsmetallisierung aufweisen. Diese schließt die parasitäre Source-Substrat-Diode SSD kurz, wie dies für die Transistoren M3 und M4 symbolisch dargestellt ist. Deren Drain-Substrat-Diode DSD stellt daher eine parasitäre Verbindung zwischen Drain und Source eines solchen Transistors dar.

Sind dagegen die Sourcezone und die Substratkontaktierungszone voneinander elektrisch getrennt, wie dies der Fall für die Transistoren M und M7 ist, bestehen parasitäre Verbindungen zwischen Drain und Substrat einerseits und Substrat und Source andererseits über die parasitären Drain-Substrat-Dioden DSD bzw. die parasitären Source- Substrat-Dioden SSD.

Bei entsprechenden Spannungsverhältnissen innerhalb der Schaltung können solche parasitären Dioden leiten und dazu führen, daß die eigentlichen Leit- und Sperr-Funktionen von MOS-Transistoren verfälscht werden.

Die Vorspannungsquelle VC weist einen derartigen Spannungswert auf, daß die Schutztransistoren M5 und M6 dauerhaft leiten. Über den Gate- Source-Strecken dieser Transistoren liegt daher eine Gate-Source- Spannung, die mindestens so groß ist wie die zum Leiten dieser Transistoren erforderliche Schwellenwertspannung. An den Sourceanschlüssen S der beiden Transistoren M5 und M6 liegt daher maximal eine Spannung gleich der Differenz zwischen dem Spannungswert von VC und der Schwellenwertspannung der Transistoren M5 und M6. Geht man beispielsweise von einer Schwellenwertspannung von 2V und einem Spannungswert der Vorspannungsquelle VC von 10V aus, tritt an den Sourceanschlüssen von M5 und M6 eine Spannung von höchstens 8V auf. Dies auch dann, wenn der Versorgungsspannungseingang VS auf viel höheren Spannungen liegen sollte. Die Schutztransistoren M5 und M6 schützen daher sowohl das Gate von M als auch die auf der Hochpotentialseite der Schutztransistoren M5 und M6 liegenden Komponenten, nämlich die Transistoren M3 und M4 sowie die Dioden D1 und D2.

Bei einer praktischen Realisierung der in Fig. 1 gezeigten Schaltung ist somit der Spannungswert der Vorspannungsquelle VC so zu wählen, daß nach Abzug der zum Leiten von M5 und M6 führenden Gate-Source- Schwellenwertspannung an den Sourceanschlüssen von M5 und M6 nur noch eine für das Gate von M und für die Transistoren M3 und M4 und die Dioden D1 und D2 verträgliche Spannung übrig bleibt.

Es wird nun die Wirkungsweise der in Fig. 1 gezeigten Schaltung erläutert. Dabei wird angenommen, daß an OUT eine kapazitive Last angeschlossen ist, beispielsweise das Gate eines hochpotentialseitigen MOS-Schalttransistors, der mittels der Schaltvorrichtung nach Fig. 1 leitend und sperrend geschaltet werden soll. Damit die an VS angeschlossene Versorgungsspannungsquelle, beispielsweise in Form einer Ladungspumpschaltung, möglichst wenig belastet wird, soll die Schaltsteuerung leistungslos und ohne einen Spannungsabfall, wie er beispielsweise durch Dioden verursacht würde, erfolgen. Des weiteren soll die an OUT angeschlossene kapazitive Last von der Schaltvorrichtung nach Fig. 1 auch dann nicht entladen werden, wenn die an VS anliegende Versorgungsspannung bis in den Bereich der über der kapazitiven Last und damit an OUT auftretenden Last abfällt oder gar darunter.

Das EIN/AUS-Schalten des Schalttransistors M erfolgt über ein binäres Schaltsteuersignal, das dem Steuersignaleingang C zugeführt wird. Weist das Schaltsteuersignal hohes Potential H auf, dem beispielsweise der Binärwert "1" zugeordnet ist, sind M1 leitend und M2 nicht leitend geschaltet. Da die beiden Schutztransistoren M5 und M6 immer leitend geschaltet sind, gelangt auf diese Weise an den ersten Schaltungsknoten S1 und damit über den Schaltsignalausgang A an das Gate von M niedriges Potential, bei dem es sich praktisch um Massepotential handelt. Das niedrige Potential an S1 bewirkt, daß M4 leitet, so daß an S2 hohes Potential liegt, praktisch der an VS auftretende Spannungswert. Dies führt zum Sperren von M3. Am Gate von M wird dadurch ein definiertes niedriges Potential sichergestellt, so daß M sicher leitet und von VS über M und OUT ein Ladestrom in die an OUT angeschlossene kapazitive Last fließen kann.

Dafür ist Voraussetzung, daß das Potential an VS so weit über dem über M1 und M5 an S1 durchgeschalteten Massepotential liegt, daß die Gate- Source-Spannung von M über dem Schwellenwert für das Leiten von M liegt. Unter dieser Voraussetzung leiten die Dioden D1 und D2.

Liegt am Steuersignaleingang C ein Steuersignal mit einem niedrigen Potential L bzw. mit dem Binärwert "0", sperrt M1, während M2 leitet. Damit liegt am Schaltungsknoten S2 niedriges Potential, so daß M3 leitet. Aufgrund des gleichzeitigen Sperrens von M1 und Leitens von M3 liegt der Schaltungsknoten S1 auf hohem Potential, so daß M und M4 sperren. Die Verbindung zwischen VS und OUT ist daher gesperrt.

Um M schalten zu können, muß auf der Hochpotentialseite von M5 eine schaltbare Impedanz vorhanden sein, die im Sperrzustand so hoch ist, daß am Gate von M ein ausreichend niedriges Potential L für das Leiten von M sichergestellt wird. Diese schaltbare Impedanz wird durch M3 gebildet. Um M in den Sperrzustand zu schalten, muß M3 leitend geschaltet werden. Hierfür wird der in Fig. 1 rechte Schaltsteuerzweig verwendet.

Infolge der Kreuzkoppelung von M3 und M4 durch das Verbinden von deren Gateanschlüssen mit dem Schaltungsknoten des je anderen Schaltsteuerzweiges wird ein bistabiles Verhalten der Steuerschaltung erreicht. Solange das Potential von VS ausreichend über dem Potential von OUT liegt, wird daher von der Schaltsteuerschaltung mit den ersten Transistoren M1, M2 und den zweiten Transistoren M3, M4 immer ein sicheres Schalten von M in Abhängigkeit von dem an C anliegenden binären Steuersignal sichergestellt.

Aufgrund des gegenläufigen EIN/AUS-Schaltens von M1 und M2 und als Folge der Kreuzkopplung von M3 und M4 wird erreicht, daß in jedem der beiden Schaltsteuerzweige von den beiden Transistoren M1 und M3 bzw. M2 und M4 immer einer leitend und der andere sperrend geschaltet ist. In keinem der über das Steuersignal an C gesteuerten Schaltzustände der Steuerschaltung gibt es eine leitende Verbindung zwischen VS und GND, so daß diese Steuerschaltung immer leistungslos arbeitet.

Die Dioden D1, D2 und D3 sind vorgesehen, um zu verhindern, daß der Transistor M dann, wenn das Potential an VS unter das Potential an OUT abfällt, in einen invers leitenden Zustand gelangt, obwohl er durch Anlegen eines Steuersignals mit niedrigem Potential L an den Steuersignaleingang C sperren sollte. Bei diesen Potentialverhältnissen an VS und OUT würden die parasitären Drain-Substrat-Dioden DSD von M3 und M4 leiten. Als Folge davon träte am Gate von M eine Spannung auf, die niedriger als die an OUT anliegende Spannung ist, was M in einen invers leitenden Zustand brächte und zu einer Belastung oder Entladung der an OUT liegenden kapazitiven Last führte. Die Dioden D1 und D2 verhindern diesen Effekt, indem sie sperren, wenn das an VS liegende Potential zu niedrig wird.

Wenn bei einem niedrigen Potential des Steuersignals am Steuersignaleingang C M1 sperrt und aufgrund der Tatsache, daß das an VS liegende Potential niedriger als das an OUT auftretende Potential ist, die Diode D1 sperrt, ist das Potential am Schaltungsknoten S1 und damit am Gate von M floatend oder undefiniert. Welches Potential sich am Gate von M einstellt, hängt von Effekten ab, die nicht voraussagbar sind, beispielsweise kapazitive Effekte, parasitäre Effekte, Leckströme usw. Dies könnte dazu führen, daß M trotz der Einfügung der Diode D1 doch invers leitet. Dies wird mit Hilfe des Sicherheitstransistors M7 verhindert. Da das Gate von M7 mit VS verbunden ist, kommt es dann, wenn das Potential an VS kleiner ist als das Potential an OUT, zum inversen Leiten von M7, wodurch das an OUT liegende Potential über M7 auf den Schaltungsknoten S1 und damit an das Gate von M gelangt. Infolge dessen befinden sich Drain und Gate von M auf gleichem Potential, nämlich auf dem an OUT liegenden Potential. Dies verhindert, daß M invers leitet.

Wenn das Substrat des Transistors M mit dessen Source elektrisch verbunden wäre, wie es für einen MOS-Transistor der Normalfall ist, entstünde dann, wenn die Spannung an VS unter die Spannung an OUT absinkt, über die Drain-Source-Diode DSD des Transistors M eine leitende Verbindung zwischen VS und OUT, was zu einer Entladung der an OUT liegenden kapazitiven Last über DSD von M zu VS führen würde. Um dies zu verhindern, wird für M ein MOS-Transistor verwendet, dessen Source und Substrat elektrisch voneinander getrennt und mit getrennten elektrischen Anschlüssen versehen sind, so daß dessen Source-Substrat-Diode SSD nicht in der sonst üblichen Weise elektrisch überbrückt ist. Da von der parasitären Diode SSD von M die Anode zu VS weist, diese parasitäre Diode SSD also nicht leitet, wenn das Potential an VS unter das Potential von OUT abfällt, bildet diese parasitäre Diode eine Sperre gegen eine Entladung der kapazitiven Last an OUT nach VS.

Die Diode D3 ist vorgesehen, damit bei einem Abfall des Potentials von VS unter das Potential von OUT nicht trotz elektrischer Trennung von Source und Substrat des Transistors M das Potential von VS an den Drainanschluß von M gelangt, und zwar über die parasitäre Drain- Substrat-Diode DSD. Bei derartigen Potentialverhältnissen an VS und OUT sperrt die Diode D3. Ein Entladungsweg für die an OUT angeschlossene kapazitive Last zum Versorgungsspannungseingang VS ist somit sicher unterbunden.

Würde man für den Sicherheitstransistor M7 einen MOS-Transistor verwenden, bei dem in üblicher Weise Substrat und Source elektrisch miteinander verbunden sind, würde es dann, wenn das Steuersignal am Steuersignaleingang C hohes Potential aufweist und aufgrund des Leitens von M1 in etwa Massepotential am Schaltungsknoten S1 liegt, über die parasitäre Drain-Substrat-Diode DSD von M7 zu einer leitenden Verbindung zwischen OUT und GND kommen, was zu einer Entladung der an OUT angeschlossenen kapazitiven Last zu GND (Masse) führen würde. Dies wird dadurch verhindert, daß auch für M7 ein MOS- Transistor verwendet wird, bei dem Source und Substrat elektrisch voneinander getrennt und mit getrennten elektrischen Anschlüssen versehen sind. Die sich dadurch elektrisch auswirkende parasitäre Substrat-Source-Diode SSD von M7 kann daher eine Sperre gegen eine leitende Verbindung zwischen OUT und GND bilden.

Wäre der separat von der Sourcezone kontaktierte Substrat- oder Bulk- Bereich von M7 direkt mit OUT verbunden, geriete die parasitäre Source-Substrat-Diode SSD von M7 in den leitenden Zustand, wenn das Potential an OUT zu negativ wird. Es könnte dann zu parasitären Effekten kommen, die sich nachteilig auf die an OUT angeschlossenen Schaltungen auswirken könnten. Dies wird durch Anordnung der Diode D4 vermieden. Die Dioden D3 und D4, mittels welchen die separat kontaktierten Source- und Bulk-Bereiche von M und M7 mit VS bzw. OUT verbunden sind, sind vorzugsweise Schottky-Dioden, weil diese eine niedrigere Durchlaßschwellenspannung als PN-Dioden aufweisen. Würde man beispielsweise für D3 eine PN-Diode verwenden, läge der separat kontaktierte Source-Bereich von M auf einem Potential, das um eine PN-Dioden-Durchlaßspannung niedriger ist als das Potential von VS. Damit könnte die parasitäre Source-Substrat-Diode SSD von M unerwünscht leiten. Da aber die Schottky-Dioden-Durchlaßspannung von D3 niedriger ist als die PN-Dioden-Durchlaßspannung der parasitären Source-Substrat-Diode SSD von M, ist die Spannungsdifferenz zwischen Source und Substrat bzw. Bulk von M zu niedrig, um SSD in den leitenden Zustand zu bringen.

Aus gleichen Überlegungen wird für D4 eine Schottky-Diode verwendet.

Die Fig. 2 und 3 zeigen Impedanzkennlinien der in Fig. 1 dargestellten Schaltvorrichtung. Fig. 2 zeigt eine Impedanzkennlinie für den Fall, daß am Steuersignaleingang C hohes Potential H oder ein Binärwert "1" liegt, der Schalttransistor M somit leitend geschaltet ist. Fig. 3 zeigt Impedanzkennlinien für den Fall, daß am Steuersignaleingang C niedriges Potential L oder der Binärwert "0" anliegt und der Schalttransistor M daher sperren soll. Die Fig. 2 und 3 zeigen Ströme in Abhängigkeit von der am Lastausgang OUT liegenden Spannung V_OUT. Fig. 2 zeigt den infolge des Leitens von M am Lastanschluß OUT fließenden Strom I_OUT. Fig. 3 zeigt den bei sperrend geschaltetem Schalttransistor M am Lastausgang OUT fließenden Strom I_OUT und den bei sperrendem M am Versorgungsspannungseingang S fließenden Strom I_VS.

Aus Fig. 2 ist entnehmbar, daß die Schaltvorrichtung gemäß Fig. 1 bei Spannungswerten von V_OUT, die im Bereich der am Versorgungsspannungseingang VS liegenden Spannung V_VS liegen, sich wie ein linearer Widerstand verhält und in Abhängigkeit davon, ob V_OUT größer oder kleiner als V_VS ist, Strom in der einen oder der anderen Richtung leitet. In diesem mittleren Bereich der Impedanzkennlinie von Fig. 2 verhält sich die Schaltvorrichtung nach Fig. 1 also wie ein mechanischer elektrischer Schalter.

Fig. 3 zeigt, daß bei gesperrtem M sowohl für den Lastanschluß OUT als auch für den Versorgungsspannungseingang VS gesehen nur sehr kleine Ströme im pA-Bereich fließen, praktisch also kein Strom fließt, die Schaltvorrichtung nach Fig. 1 also praktisch sperrt.

Die erfindungsgemäße Schaltvorrichtung läßt sich überall dort vorteilhaft einsetzen, wo im leitend geschalteten Zustand ein geringer Spannungsabfall, ein hoher Schutz gegen Leiten im gesperrten Zustand und ein möglichst geringer Leistungsverbrauch gefragt sind. Mit solchen Eigenschaften eignet sich die erfindungsgemäße Schaltvorrichtung beispielsweise besonders für geschaltete Gleichrichter, Ladungspumpschaltungen und ganz allgemein für hochpotentialseitige Schalter mit niedrigem Leistungsbedarf, wie sie z. B. im Automobilbereich benötigt werden.

In den Fig. 4a bis 6b sind einige Einsatzmöglichkeiten für die erfindungsgemäße Schaltvorrichtung schematisch angedeutet. Die mit a bezeichneten Figuren zeigen herkömmliche Schaltungen, während die mit b bezeichneten Figuren mit der erfindungsgemäßen Schaltvorrichtung aufgebaute Schaltungen gleicher Grundfunktion darstellen, wobei das Schaltsymbol des in einem Rechteckblock untergebrachten Schalters je eine erfindungsgemäße Schaltvorrichtung bedeutet.

Die Fig. 4a und 4b zeigen je eine Ladungspumpschaltung mit einem Dioden verwendeten herkömmlichen Aufbau bzw. mit einem erfindungsgemäße Schaltvorrichtungen verwendenden neuen Aufbau. Fig. 5a und 5b zeigen eine Steuereinrichtung für das Schalten eines hochpotentialseitigen MOS-Transistors mit herkömmlicher Schaltvorrichtung bzw. erfindungsgemäßer Schaltvorrichtung. Die Fig. 6a und 6b zeigen einen hochpotentialseitigen Schalter in herkömmlichem Aufbau mit einem MOS-Transistor und in neuem Aufbau mit einer erfindungsgemäßen Schaltvorrichtung.

Claims

1. Elektrische Schaltvorrichtung

a. mit einer einen Schaltsteueranschluß aufweisenden Schalter einrichtung (M);
b. mit einer zwischen einen ersten Spannungsquellenanschluß (VS) und einen zweiten Spannungsquellenanschluß (GND) einer Spannungsquelle geschalteten Steuerschaltung, die
- b1. einen mit einem binären Schaltsteuersignal beaufschlagbaren Steuersignaleingang (C) und einen auf den Schaltsteueran schluß der Schaltereinrichtung (M) wirkenden Schaltsignalaus gang (A) aufweist und
- b.2 zwei zueinander parallel geschaltete Steuerschaltungszweige enthält,
- b.3 die je eine Reihenschaltung mit einem ersten Schalter (M1, M2), einem für den ersten Schalter (M1, M2) als schaltbare Lastimpedanz dienenden zweiten Schalter (M3, M4) und einem zwischen erstem Schalter (M1, M2) und zweitem Schalter (M3, M4) befindlichen Schaltungsknoten (S1, S2) aufweisen;

wobei:

c. der Schaltsignalausgang (A) mit dem einen (S1) der beiden Schaltungsknoten (S1, S2) verbunden ist;
d. die zweiten Schalter (M3, M4) je einen Lastimpedanzschalt steueranschluß aufweisen und dadurch kreuzgekoppelt sind, daß deren Lastimpedanzschaltsteueranschlüsse mit dem Schaltungs knoten (S1, S2) des je anderen Steuerschaltungszweiges ver bunden sind;
e. die ersten Schalter (M1, M2) mittels des Schaltsteuersignals gegenläufig leitend und sperrend schaftbar sind, derart, daß dann, wenn einer der beiden ersten Schalter (M1, M2) leitend geschaltet ist, der jeweils andere erste Schalter (M1, M2) sper rend geschaltet ist und umgekehrt; und
f. die zweiten Schalter (M3, M4) aufgrund ihrer Kreuzkopplung miteinander und aufgrund ihrer Reihenschaltung mit den ersten Schaltern (M1, M2)
- f.1 einerseits gegenläufig zueinander leitend und sperrend schalt bar sind, derart, daß dann, wenn einer der beiden zweiten Schalter leitend geschaltet ist, der jeweils andere zweite Schal ter (M3, M4) sperrend geschaltet ist und umgekehrt,
- f.2 und andererseits gegenläufig zu den ersten Schaltern (M1, M2) leitend und sperrend schaltbar sind, derart, daß in jedem Steu erschaltungszweig dann, wenn dessen erster Schalter (M1, M2) leitend geschaltet ist, dessen zweiter Schalter (M3, M4) sper rend geschaltet ist und umgekehrt,

dadurch gekennzeichnet, daß in jedem der beiden Steuerschaltungszweige zwischen dem Schaltungsknoten (S1, S2) und dem ersten Schalter (M1, M2) die Hauptstrecke eines eine Steuerelektrode aufweisenden Schutz transistors (M5, M6) angeordnet ist, deren Steuerelektroden gemeinsam über eine Vorspannungsquelle (VC) mit dem ersten Spannungsquellenanschluß (VS) verbunden sind, wobei der Vorspannungswert der Vorspannungsquelle (VC) derart bemessen ist, daß die beiden Schutztransistoren (M5, M6) immer leiten und an deren zum jeweiligen Schaltungsknoten (S1, S2) weisender Seite daher immer ein Spannungswert auftritt, der maximal so hoch ist wie die Differenz zwischen dem Spannungswert der Vorspannungsquelle (VC) und der Schwellenwertspannung der Schutztransistoren.

2. Schaltvorrichtung nach Anspruch 1, bei welcher die Schaltereinrichtung (M) und die ersten und zweiten Schalter (M1-M4) je durch einen Schalttransistor gebildet sind.

3. Schaltvorrichtung nach Anspruch 1, bei welcher die Schaltereinrichtung (M) und die Schalttransistoren je durch einen MOS-Transistor gebildet und der die Schaltereinrichtung (M) bildende MOS-Transistor und die die zweiten Schalter (M3, M4) bildenden MOS-Transistoren von einem ersten Kanaltyp und die die ersten Schalter (M1, M2) bildenden MOS-Transistoren vom entgegengesetzten Kanaltyp sind.

4. Schaltvorrichtung nach einem der Ansprüche 1 bis 3, bei welcher ein Steueranschluß eines (M1) der beiden ersten Schal ter (M1, M2) direkt und ein Steueranschluß des anderen (M2) der beiden ersten Schalter (M1, M2) über einen Inverter (INV) mit dem Steuersignaleingang verbunden ist.

5. Schaltvorrichtung nach einem der Ansprüche 1 bis 4, bei welcher die Schutztransistoren (M5, M6) je durch einen MOS- Transistor mit einer Gateelektrode als Steuerelektrode gebildet und vom selben Kanaltyp wie die die Schaltereinrichtung (M) und die zweiten Schalter (M3, M4) bildenden MOS-Transistoren sind.

6. Schaltvorrichtung nach einem der Ansprüche 1 bis 4, bei welcher in jedem der beiden Steuerschaltungszweige zwischen dem zweiten Schalter (M3, M4) und dem ersten Spannungsquellen anschluß (VS) eine Diode (D1, D2) angeordnet ist, deren Anode zu demjenigen der beiden Spannungsquellenanschlüsse (VS, GND) weist, dessen Potential positiv bezüglich des anderen der beiden Spannungsquellenanschlüsse (VS, GND) ist.

7. Schaltvorrichtung nach einem der Ansprüche 1 bis 6, bei welcher die Schaltstrecke der Schaltereinrichtung (M) zwischen den ersten Spannungsquellenanschluß (VS) und einen Lastanschluß (OUT) für eine zu schaltende Last geschaltet ist.

8. Schaltvorrichtung nach Anspruch 7, bei welcher die Schaltereinrichtung (M) durch einen MOS-Transi stor gebildet ist, dessen Sourcekontakt und dessen Substratkontakt elektrisch voneinander getrennt sind, wobei der Substratkontakt über eine dritte Diode (D3) mit dem ersten Spannungsquellenanschluß (VS) verbunden ist und die Anode der dritten Diode (D3) zu demje nigen der beiden Spannungsquellenanschlüsse (VS, GND) weist, dessen Potential positiv bezüglich des anderen der beiden Span nungsquellenanschlüsse (VS, GND) ist.

9. Schaltvorrichtung nach Anspruch 8, bei welcher die dritte Diode (D3) durch eine Schottky-Diode gebil det ist.

10. Schaltvorrichtung nach einem der Ansprüche 2 bis 9, bei welcher zwischen den Schaltsteueranschluß der Schaltereinrich tung (M) und den Lastanschluß (OUT) die Hauptstrecke eines Si cherheitstransistors (M7) geschaltet ist, dessen Steuerelektrode an den ersten Spannungsquellenanschluß (VS) angeschlossen ist und der ein inverses Leiten des die Schaltereinrichtung (M) bildenden MOS- Transistors verhindert.

11. Schaltvorrichtung nach Anspruch 10, bei welcher der Sicherheitstransistor (M7) durch einen MOS-Transi stor gebildet ist, dessen Sourcekontakt und dessen Substratkontakt elektrisch voneinander getrennt sind, wobei der Substratkontakt über eine vierte Diode (D4) mit dem Lastanschluß (OUT) verbunden ist und die Anode der vierten Diode (D4) zu dem Lastanschluß (OUT) weist.

12. Schaltvorrichtung nach Anspruch 11, bei welcher die vierte Diode (D4) durch eine Schottky-Diode gebil det ist.

13. Schaltvorrichtung nach einem der Ansprüche 1 bis 12 als Schaltungseinrichtung in einer Ladungspumpschaltung zur Erzeugung einer Pumpspannung, deren Pumpspannungswert größer ist als der Spannungswert einer die Ladungspumpschaltung speisenden Versorgungsspannungsquelle, mit einer T-Schaltung, die in an sich bekannter Weise eine Reihenschaltung mit zwei Schaltungseinrichtungen und einen einen Endes an einen Verbindungspunkt zwischen den beiden Schaltungseinrichtungen angeschlossenen Pumpkondensator aufweist.

14. Schaltvorrichtung nach einem der Ansprüche 1 bis 12 als Schaltsteuervorrichtung zum Steuern des Leitend- und Sperrend- Schaltens eines auf der Seite hohen Potentials einer zu schaltenden Last befindlichen MOS-Schalttransistors, dessen nicht mit der Last verbundene Hauptstreckenelektrode mit einem Versorgungsspannungsanschluß verbunden ist und dessen Gate zum Leitend-Schalten des MOS-Schaltungstransistors eine Gatespannung benötigt, die über dem Spannungswert des Versorgungsspannungsanschlusses liegt, wobei der Spannungsquellenanschluß (VS) durch einen Pumpspannungsausgang einer Ladungspumpschaltung gebildet wird.

15. Schaltvorrichtung nach einem der Ansprüche 1 bis 12 als Schalter auf der Seite hohen Potentials einer zu schaltenden Last.