JPH0583104A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0583104A JPH0583104A JP3269990A JP26999091A JPH0583104A JP H0583104 A JPH0583104 A JP H0583104A JP 3269990 A JP3269990 A JP 3269990A JP 26999091 A JP26999091 A JP 26999091A JP H0583104 A JPH0583104 A JP H0583104A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- integrated circuit
- semiconductor integrated
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 プルアップ抵抗又はプルダウン抵抗をオープ
ンドレイン端子に接続できる半導体集積回路において、
ソフトウエアでプルアップ抵抗又はプルダウン抵抗の接
続と非接続とを選択できるようにすることを目的とす
る。 【構成】 半導体集積回路１３の電源電圧とグランドと
の間で振幅する半導体集積回路内部の制御信号を、外部
電位供給端子１１から入力される電圧からグランドの振
幅に変換するレベルシフタを備えている。このレベルシ
フタは、トランジスタ１〜４、制御信号入力端子５及び
インバータ６により構成されており、その出力信号はＰ
チャンネルＭＯＳトランジスタ１０のゲートに入力され
る。このＰチャンネルＭＯＳトランジスタ１０のＮウエ
ルは外部電位供給端子に接続され、ソースはプルアップ
抵抗９に接続され、ドレインは外部出力端子１２に接続
されている。
ンドレイン端子に接続できる半導体集積回路において、
ソフトウエアでプルアップ抵抗又はプルダウン抵抗の接
続と非接続とを選択できるようにすることを目的とす
る。 【構成】 半導体集積回路１３の電源電圧とグランドと
の間で振幅する半導体集積回路内部の制御信号を、外部
電位供給端子１１から入力される電圧からグランドの振
幅に変換するレベルシフタを備えている。このレベルシ
フタは、トランジスタ１〜４、制御信号入力端子５及び
インバータ６により構成されており、その出力信号はＰ
チャンネルＭＯＳトランジスタ１０のゲートに入力され
る。このＰチャンネルＭＯＳトランジスタ１０のＮウエ
ルは外部電位供給端子に接続され、ソースはプルアップ
抵抗９に接続され、ドレインは外部出力端子１２に接続
されている。
Description
【０００１】
【産業上の利用分野】本発明は、特に、オープンドレイ
ン端子のプルアップ抵抗又はプルダウン抵抗を内蔵する
半導体集積回路に関する。
ン端子のプルアップ抵抗又はプルダウン抵抗を内蔵する
半導体集積回路に関する。
【０００２】
【従来の技術】図３は、従来のこの種の半導体集積回路
を示す回路図である。
を示す回路図である。
【０００３】ＮチャンネルＭＯＳトランジスタ４２はド
レインが外部出力端子４５に接続され、ソースがグラン
ドに接続され、ゲートが半導体集積回路４８の内部の信
号を受ける入力端子４１に接続されている。また、Ｎチ
ャンネルＭＯＳトランジスタ４２のドレインはスイッチ
４４の一端にも接続され、スイッチ４４の他端はプルア
ップ抵抗４３の一端に接続されている。プルアップ抵抗
４３の他端は電源電圧に接続されている。
レインが外部出力端子４５に接続され、ソースがグラン
ドに接続され、ゲートが半導体集積回路４８の内部の信
号を受ける入力端子４１に接続されている。また、Ｎチ
ャンネルＭＯＳトランジスタ４２のドレインはスイッチ
４４の一端にも接続され、スイッチ４４の他端はプルア
ップ抵抗４３の一端に接続されている。プルアップ抵抗
４３の他端は電源電圧に接続されている。
【０００４】このように構成された従来の半導体集積回
路においては、外部端子４５の出力レベルとして、ハイ
出力時は半導体集積回路４８の電源電圧レベル、ロー出
力時はグランドレベルを使用する場合は、スイッチ４４
をオンさせる。そうすると、入力端子４１にハイレベル
が入力された場合は、ＮチャンネルＭＯＳトランジスタ
４２がオフし、外部端子４５はプルアップ抵抗４３を介
して電源電圧レベルになる。入力端子４１にローレベル
が入力されると、ＮチャンネルＭＯＳトランジスタ４２
がオンし、外部端子４５はグランドレベルになる。
路においては、外部端子４５の出力レベルとして、ハイ
出力時は半導体集積回路４８の電源電圧レベル、ロー出
力時はグランドレベルを使用する場合は、スイッチ４４
をオンさせる。そうすると、入力端子４１にハイレベル
が入力された場合は、ＮチャンネルＭＯＳトランジスタ
４２がオフし、外部端子４５はプルアップ抵抗４３を介
して電源電圧レベルになる。入力端子４１にローレベル
が入力されると、ＮチャンネルＭＯＳトランジスタ４２
がオンし、外部端子４５はグランドレベルになる。
【０００５】外部端子４５の出力レベルとして、ハイ出
力時は半導体集積回路４８の電源電圧より高い電圧レベ
ル、ロー出力時はグランドレベルを使用する場合は、ス
イッチ４４をオフにし、外部端子４５に半導体集積回路
４８の電源電圧より高い電圧レベルに接続された外付け
のプルアップ抵抗４７を接続する。そうすると、入力端
子４１にハイレベルが入力された場合は、Ｎチャンネル
ＭＯＳトランジスタ４２はオフし、外部端子４５は外付
けプルアップ抵抗４７を介して、半導体集積回路４８の
電源電圧より高い電圧レベルになる。入力端子４１にロ
ーレベルが入力された場合は、ＮチャンネルＭＯＳトラ
ンジスタ４２はオンし、外部端子４５はグランドレベル
になる。
力時は半導体集積回路４８の電源電圧より高い電圧レベ
ル、ロー出力時はグランドレベルを使用する場合は、ス
イッチ４４をオフにし、外部端子４５に半導体集積回路
４８の電源電圧より高い電圧レベルに接続された外付け
のプルアップ抵抗４７を接続する。そうすると、入力端
子４１にハイレベルが入力された場合は、Ｎチャンネル
ＭＯＳトランジスタ４２はオフし、外部端子４５は外付
けプルアップ抵抗４７を介して、半導体集積回路４８の
電源電圧より高い電圧レベルになる。入力端子４１にロ
ーレベルが入力された場合は、ＮチャンネルＭＯＳトラ
ンジスタ４２はオンし、外部端子４５はグランドレベル
になる。
【０００６】但し、この場合、電源電圧より高いレベル
が外部端子４５に印加されるため、スイッチ４４は半導
体集積回路の製造段階で、アルミニウム配線の接続又は
非接続等により、物理的にオン又はオフにする必要があ
る。
が外部端子４５に印加されるため、スイッチ４４は半導
体集積回路の製造段階で、アルミニウム配線の接続又は
非接続等により、物理的にオン又はオフにする必要があ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来のプルアップ抵抗４３又はプルダウン抵抗をドレイン
である端子に接続する半導体集積回路においては、半導
体集積回路の製造段階のアルミニウム配線の工程等でプ
ルアップ抵抗又はプルダウン抵抗の内蔵又は非内蔵を選
択してしまうため、半導体集積回路の製造後に、これを
ソフトウェアで切り替えることができないという問題点
があった。
来のプルアップ抵抗４３又はプルダウン抵抗をドレイン
である端子に接続する半導体集積回路においては、半導
体集積回路の製造段階のアルミニウム配線の工程等でプ
ルアップ抵抗又はプルダウン抵抗の内蔵又は非内蔵を選
択してしまうため、半導体集積回路の製造後に、これを
ソフトウェアで切り替えることができないという問題点
があった。
【０００８】また、ドレインの外部端子４５に半導体集
積回路４８の電源電圧より高い電圧がかかる場合には、
外付けのプルアップ抵抗４７を接続する必要があり、回
路の基盤面積が大きくなるという欠点があった。
積回路４８の電源電圧より高い電圧がかかる場合には、
外付けのプルアップ抵抗４７を接続する必要があり、回
路の基盤面積が大きくなるという欠点があった。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、ソフトウェアでプルアップ抵抗又はプルダ
ウン抵抗の接続又は非接続を選択することができる半導
体集積回路を提供することを目的とする。
のであって、ソフトウェアでプルアップ抵抗又はプルダ
ウン抵抗の接続又は非接続を選択することができる半導
体集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る半導体集積
回路は、Ｎ（又はＰ）チャンネルＭＯＳトランジスタの
ドレインを外部出力端子とするＰ（又はＮ）基盤の半導
体集積回路において、プルアップ抵抗（又はプルダウン
抵抗）の一端に接続された外部電位供給端子と、そのＮ
ウエル（又はＰウエル）が前記外部電位供給端子に接続
されそのソースが前記プルアップ抵抗（又はプルダウン
抵抗）の他端に接続されそのドレインが前記Ｎ（又は
Ｐ）チャンネルＭＯＳトランジスタのドレインに接続さ
れたＰ（又はＮ）チャンネルＭＯＳトランジスタと、回
路内部の制御信号をその電源電圧レベルから前記外部電
位供給端子に入力された電圧レベルに変換してこの変換
した制御信号を前記Ｐ（又はＮ）チャンネルＭＯＳトラ
ンジスタのゲートへ出力するレベルシフタとを有するこ
とを特徴とする。
回路は、Ｎ（又はＰ）チャンネルＭＯＳトランジスタの
ドレインを外部出力端子とするＰ（又はＮ）基盤の半導
体集積回路において、プルアップ抵抗（又はプルダウン
抵抗）の一端に接続された外部電位供給端子と、そのＮ
ウエル（又はＰウエル）が前記外部電位供給端子に接続
されそのソースが前記プルアップ抵抗（又はプルダウン
抵抗）の他端に接続されそのドレインが前記Ｎ（又は
Ｐ）チャンネルＭＯＳトランジスタのドレインに接続さ
れたＰ（又はＮ）チャンネルＭＯＳトランジスタと、回
路内部の制御信号をその電源電圧レベルから前記外部電
位供給端子に入力された電圧レベルに変換してこの変換
した制御信号を前記Ｐ（又はＮ）チャンネルＭＯＳトラ
ンジスタのゲートへ出力するレベルシフタとを有するこ
とを特徴とする。
【００１１】
【作用】本発明においては、電源電圧とグランドとの間
で振幅する半導体集積回路内部の制御信号を、レベルシ
フタが外部電位供給端子に入力された電圧とグランドと
の間の振幅に変換し、このレベルシフタの出力信号をＰ
（又はＮ）チャンネルＭＯＳトランジスタのゲートに入
力する。これにより、回路内部の制御信号がハイ（又は
ロー）レベルのときに、前記Ｐ（又はＮ）チャンネルＭ
ＯＳトランジスタがオフして、前記プルアップ抵抗（又
はプルダウン抵抗）が外部出力端子から切り離される。
一方、前記制御信号がロー（又はハイ）レベルの場合に
は、前記Ｐ（又はＮ）チャンネルＭＯＳトランジスタが
オンして、外部出力端子にプルアップ抵抗（又はプルダ
ウン抵抗）が接続され、外部出力端子には、外部電位供
給端子に入力された電圧に基づいて、半導体集積回路の
電源電圧より高い電圧（又はグランドレベルより低い電
圧）が出力される。
で振幅する半導体集積回路内部の制御信号を、レベルシ
フタが外部電位供給端子に入力された電圧とグランドと
の間の振幅に変換し、このレベルシフタの出力信号をＰ
（又はＮ）チャンネルＭＯＳトランジスタのゲートに入
力する。これにより、回路内部の制御信号がハイ（又は
ロー）レベルのときに、前記Ｐ（又はＮ）チャンネルＭ
ＯＳトランジスタがオフして、前記プルアップ抵抗（又
はプルダウン抵抗）が外部出力端子から切り離される。
一方、前記制御信号がロー（又はハイ）レベルの場合に
は、前記Ｐ（又はＮ）チャンネルＭＯＳトランジスタが
オンして、外部出力端子にプルアップ抵抗（又はプルダ
ウン抵抗）が接続され、外部出力端子には、外部電位供
給端子に入力された電圧に基づいて、半導体集積回路の
電源電圧より高い電圧（又はグランドレベルより低い電
圧）が出力される。
【００１２】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１３】図１は本発明の第１の実施例に係るプルア
ップ抵抗選択回路を示す回路図である。ＮチャンネルＭ
ＯＳトランジスタ８はそのドレインが外部出力端子１２
に接続され、ソースとウェルがグランドに接続され、ゲ
ートが半導体集積回路１３の内部の信号を受ける入力端
子７に接続されている。また、ＮチャンネルＭＯＳトラ
ンジスタ８のドレインはスイッチであるＰチャンネルＭ
ＯＳトランジスタ１０のドレインに接続され、Ｐチャン
ネルＭＯＳトランジスタ１０のソースはプルアップ抵抗
９の一端に接続され、プルアップ抵抗９の他端は外部電
位供給端子１１に接続されている。外部電位供給端子１
１はＰチャンネルＭＯＳトランジスタ１０のＮウェルに
も接続されている。
ップ抵抗選択回路を示す回路図である。ＮチャンネルＭ
ＯＳトランジスタ８はそのドレインが外部出力端子１２
に接続され、ソースとウェルがグランドに接続され、ゲ
ートが半導体集積回路１３の内部の信号を受ける入力端
子７に接続されている。また、ＮチャンネルＭＯＳトラ
ンジスタ８のドレインはスイッチであるＰチャンネルＭ
ＯＳトランジスタ１０のドレインに接続され、Ｐチャン
ネルＭＯＳトランジスタ１０のソースはプルアップ抵抗
９の一端に接続され、プルアップ抵抗９の他端は外部電
位供給端子１１に接続されている。外部電位供給端子１
１はＰチャンネルＭＯＳトランジスタ１０のＮウェルに
も接続されている。
【００１４】また、外部電位供給端子１１には２つのＰ
チャンネルＭＯＳトランジスタ１，２のソースとウェル
が接続されている。ＰチャンネルＭＯＳトランジスタ１
のドレインはＮチャンネルＭＯＳトランジスタ３のドレ
インに接続されている。ＮチャンネルＭＯＳトランジス
タ３のソースとウェルはグランドに接続され、ゲートは
半導体集積回路１３の内部の制御信号を受ける制御信号
入力端子５に接続されている。ＰチャンネルＭＯＳトラ
ンジスタ２のドレインはＮチャンネルＭＯＳトランジス
タ４のドレインに接続されている。ＮチャンネルＭＯＳ
トランジスタ４はそのソースとウェルがグランドに接続
され、ゲートはインバータ６を介して、半導体集積回路
１３の内部の制御信号を受ける制御信号入力端子５とに
接続されている。ＰチャンネルＭＯＳトランジスタ１の
ドレインとＮチャンネルＭＯＳトランジスタ３のドレイ
ンとの接点から得られる出力は、ＰチャンネルＭＯＳト
ランジスタ２のゲートに入力されている。Ｐチャンネル
ＭＯＳトランジスタ２のドレインとＮチャンネルＭＯＳ
トランジスタ４のドレインとの接点から得られる出力
は、ＰチャンネルＭＯＳトランジスタ１のゲートとＰチ
ャンネルＭＯＳトランジスタ１０のゲートに入力されて
いる。
チャンネルＭＯＳトランジスタ１，２のソースとウェル
が接続されている。ＰチャンネルＭＯＳトランジスタ１
のドレインはＮチャンネルＭＯＳトランジスタ３のドレ
インに接続されている。ＮチャンネルＭＯＳトランジス
タ３のソースとウェルはグランドに接続され、ゲートは
半導体集積回路１３の内部の制御信号を受ける制御信号
入力端子５に接続されている。ＰチャンネルＭＯＳトラ
ンジスタ２のドレインはＮチャンネルＭＯＳトランジス
タ４のドレインに接続されている。ＮチャンネルＭＯＳ
トランジスタ４はそのソースとウェルがグランドに接続
され、ゲートはインバータ６を介して、半導体集積回路
１３の内部の制御信号を受ける制御信号入力端子５とに
接続されている。ＰチャンネルＭＯＳトランジスタ１の
ドレインとＮチャンネルＭＯＳトランジスタ３のドレイ
ンとの接点から得られる出力は、ＰチャンネルＭＯＳト
ランジスタ２のゲートに入力されている。Ｐチャンネル
ＭＯＳトランジスタ２のドレインとＮチャンネルＭＯＳ
トランジスタ４のドレインとの接点から得られる出力
は、ＰチャンネルＭＯＳトランジスタ１のゲートとＰチ
ャンネルＭＯＳトランジスタ１０のゲートに入力されて
いる。
【００１５】次に、上述の如く構成された半導体集積回
路の動作について説明する。制御信号入力端子５にハイ
レベルが入力されたときは、ＮチャンネルＭＯＳトラン
ジスタ３はオン、ＮチャンネルＭＯＳトランジスタ４の
ゲートにはローレベルが入力されるのでオフする。この
とき、ローレベルがＰチャンネルＭＯＳトランジスタ２
のゲートに入力されるのでオンし、ＰチャンネルＭＯＳ
トランジスタ１のゲートとＰチャンネルＭＯＳトランジ
スタ１０のゲートに外部電位供給端子１１の電圧レベル
が供給される。外部電位供給端子１１には外部出力端子
１２にかかるハイレベルの電圧レベル（半導体集積回路
の電源電圧以上の電圧）が入力されているので、Ｐチャ
ンネルＭＯＳトランジスタ１とＰチャンネルＭＯＳトラ
ンジスタ１０はオフして、外部出力端子１２からプルア
ップ抵抗９が切り離される。
路の動作について説明する。制御信号入力端子５にハイ
レベルが入力されたときは、ＮチャンネルＭＯＳトラン
ジスタ３はオン、ＮチャンネルＭＯＳトランジスタ４の
ゲートにはローレベルが入力されるのでオフする。この
とき、ローレベルがＰチャンネルＭＯＳトランジスタ２
のゲートに入力されるのでオンし、ＰチャンネルＭＯＳ
トランジスタ１のゲートとＰチャンネルＭＯＳトランジ
スタ１０のゲートに外部電位供給端子１１の電圧レベル
が供給される。外部電位供給端子１１には外部出力端子
１２にかかるハイレベルの電圧レベル（半導体集積回路
の電源電圧以上の電圧）が入力されているので、Ｐチャ
ンネルＭＯＳトランジスタ１とＰチャンネルＭＯＳトラ
ンジスタ１０はオフして、外部出力端子１２からプルア
ップ抵抗９が切り離される。
【００１６】このときは、外部出力端子１２は通常のド
レインの端子として使用でき、任意の抵抗値の外付けプ
ルアップ抵抗を接続できる。
レインの端子として使用でき、任意の抵抗値の外付けプ
ルアップ抵抗を接続できる。
【００１７】制御信号入力端子５にローレベルが入力さ
れたとき、ＮチャンネルＭＯＳトランジスタ３はオフに
なり、ＮチャンネルＭＯＳトランジスタ４のゲートには
ハイレベルが入力されるのでオンする。このとき、ロー
レベルのグランドレベルがＰチャンネルＭＯＳトランジ
スタ１のゲートとＰチャンネルＭＯＳトランジスタ１０
のゲートに入力され、ＰチャンネルＭＯＳトランジスタ
１とＰチャンネルＭＯＳトランジスタ１０はオンする。
これにより、ＰチャンネルＭＯＳトランジスタ２のゲー
トには外部電位供給端子１１からハイレベルが入力され
てオフし、またＰチャンネルＭＯＳトランジスタ１０は
オンしているので、外部出力端子１２にはプルアップ抵
抗９が接続される。
れたとき、ＮチャンネルＭＯＳトランジスタ３はオフに
なり、ＮチャンネルＭＯＳトランジスタ４のゲートには
ハイレベルが入力されるのでオンする。このとき、ロー
レベルのグランドレベルがＰチャンネルＭＯＳトランジ
スタ１のゲートとＰチャンネルＭＯＳトランジスタ１０
のゲートに入力され、ＰチャンネルＭＯＳトランジスタ
１とＰチャンネルＭＯＳトランジスタ１０はオンする。
これにより、ＰチャンネルＭＯＳトランジスタ２のゲー
トには外部電位供給端子１１からハイレベルが入力され
てオフし、またＰチャンネルＭＯＳトランジスタ１０は
オンしているので、外部出力端子１２にはプルアップ抵
抗９が接続される。
【００１８】このときは、プルアップ抵抗９を半導体集
積回路１３に内蔵した状態になり、外部出力端子１２よ
りハイレベルの電圧レベルを外部電位供給端子１１に入
力することによって、半導体集積回路１３の電源電圧よ
り高い電圧を外部出力端子１２から出力できる。
積回路１３に内蔵した状態になり、外部出力端子１２よ
りハイレベルの電圧レベルを外部電位供給端子１１に入
力することによって、半導体集積回路１３の電源電圧よ
り高い電圧を外部出力端子１２から出力できる。
【００１９】図２は本発明の第２の実施例に係るプルダ
ウン抵抗選択回路を示す回路図である。
ウン抵抗選択回路を示す回路図である。
【００２０】ＰチャンネルＭＯＳトランジスタ２８はそ
のドレインが外部出力端子３２に接続され、ソースとウ
ェルが半導体集積回路３３の電源電圧に接続され、ゲー
トが半導体集積回路３３の内部の信号を受ける入力端子
２７に接続されている。また、ＰチャンネルＭＯＳトラ
ンジスタ２８のドレインはスイッチであるＮチャンネル
ＭＯＳトランジスタ３０のドレインに接続され、Ｎチャ
ンネルＭＯＳトランジスタ３０のソースはプルダウン抵
抗２９の一端に接続され、プルダウン抵抗２９の他端は
外部電位供給端子３１に接続されている。外部電位供給
端子３１はＮチャンネルＭＯＳトランジスタ３０のウェ
ルにも接続されている。
のドレインが外部出力端子３２に接続され、ソースとウ
ェルが半導体集積回路３３の電源電圧に接続され、ゲー
トが半導体集積回路３３の内部の信号を受ける入力端子
２７に接続されている。また、ＰチャンネルＭＯＳトラ
ンジスタ２８のドレインはスイッチであるＮチャンネル
ＭＯＳトランジスタ３０のドレインに接続され、Ｎチャ
ンネルＭＯＳトランジスタ３０のソースはプルダウン抵
抗２９の一端に接続され、プルダウン抵抗２９の他端は
外部電位供給端子３１に接続されている。外部電位供給
端子３１はＮチャンネルＭＯＳトランジスタ３０のウェ
ルにも接続されている。
【００２１】また、外部電位供給端子３１には２つのＮ
チャンネルＭＯＳトランジスタ２１，２２のソースとウ
ェルが接続されている。ＮチャンネルＭＯＳトランジス
タ２１のドレインはＰチャンネルＭＯＳトランジスタ２
３のドレインに接続されている。ＰチャンネルＭＯＳト
ランジスタ２３のソースとウェルは半導体集積回路３３
の電源電圧に接続され、ゲートは半導体集積回路３３の
内部の制御信号を受ける制御信号入力端子２５に接続さ
れている。ＮチャンネルＭＯＳトランジスタ２２のドレ
インはＰチャンネルＭＯＳトランジスタ２４のドレイン
に接続されている。ＰチャンネルＭＯＳトランジスタ２
４のソースとウェルは半導体集積回路３３の電源電圧に
接続され、ゲートはインバータ２６を介して、半導体集
積回路３３の内部の制御信号を受ける制御信号入力端子
２５に接続されている。ＮチャンネルＭＯＳトランジス
タ２１のドレインとＰチャンネルＭＯＳトランジスタ２
３のドレインとの接点から得られる出力は、Ｎチャンネ
ルＭＯＳトランジスタ２２のゲートに入力されている。
ＮチャンネルＭＯＳトランジスタ２２のドレインとＰチ
ャンネルＭＯＳトランジスタ２４のドレインとの接点か
ら得られる出力は、ＮチャンネルＭＯＳトランジスタ２
１のゲートとＮチャンネルＭＯＳトランジスタ３０のゲ
ートに入力されている。
チャンネルＭＯＳトランジスタ２１，２２のソースとウ
ェルが接続されている。ＮチャンネルＭＯＳトランジス
タ２１のドレインはＰチャンネルＭＯＳトランジスタ２
３のドレインに接続されている。ＰチャンネルＭＯＳト
ランジスタ２３のソースとウェルは半導体集積回路３３
の電源電圧に接続され、ゲートは半導体集積回路３３の
内部の制御信号を受ける制御信号入力端子２５に接続さ
れている。ＮチャンネルＭＯＳトランジスタ２２のドレ
インはＰチャンネルＭＯＳトランジスタ２４のドレイン
に接続されている。ＰチャンネルＭＯＳトランジスタ２
４のソースとウェルは半導体集積回路３３の電源電圧に
接続され、ゲートはインバータ２６を介して、半導体集
積回路３３の内部の制御信号を受ける制御信号入力端子
２５に接続されている。ＮチャンネルＭＯＳトランジス
タ２１のドレインとＰチャンネルＭＯＳトランジスタ２
３のドレインとの接点から得られる出力は、Ｎチャンネ
ルＭＯＳトランジスタ２２のゲートに入力されている。
ＮチャンネルＭＯＳトランジスタ２２のドレインとＰチ
ャンネルＭＯＳトランジスタ２４のドレインとの接点か
ら得られる出力は、ＮチャンネルＭＯＳトランジスタ２
１のゲートとＮチャンネルＭＯＳトランジスタ３０のゲ
ートに入力されている。
【００２２】次に、上述の如く構成された半導体集積回
路の動作について説明する。制御信号入力端子２５にロ
ーレベルが入力されたときは、ＰチャンネルＭＯＳトラ
ンジスタ２３はオンし、ＰチャンネルＭＯＳトランジス
タ２４のゲートにはハイレベルが入力されるのでオフす
る。このとき、ハイレベルがＮチャンネルＭＯＳトラン
ジスタ２２のゲートに入力されるのでオンし、Ｎチャン
ネルＭＯＳトランジスタ２１のゲートとＮチャンネルＭ
ＯＳトランジスタ３０のゲートに外部電位供給端子３１
の電圧レベルが供給される。外部電位供給端子３１には
外部出力端子３２にかかるローレベルの電圧レベル（半
導体集積回路のグランド以下の電圧）が入力されている
ので、ＮチャンネルＭＯＳトランジスタ２１とＮチャン
ネルＭＯＳトランジスタ３０はオフして、外部出力端子
３２からプルダウン抵抗２９が切り離される。
路の動作について説明する。制御信号入力端子２５にロ
ーレベルが入力されたときは、ＰチャンネルＭＯＳトラ
ンジスタ２３はオンし、ＰチャンネルＭＯＳトランジス
タ２４のゲートにはハイレベルが入力されるのでオフす
る。このとき、ハイレベルがＮチャンネルＭＯＳトラン
ジスタ２２のゲートに入力されるのでオンし、Ｎチャン
ネルＭＯＳトランジスタ２１のゲートとＮチャンネルＭ
ＯＳトランジスタ３０のゲートに外部電位供給端子３１
の電圧レベルが供給される。外部電位供給端子３１には
外部出力端子３２にかかるローレベルの電圧レベル（半
導体集積回路のグランド以下の電圧）が入力されている
ので、ＮチャンネルＭＯＳトランジスタ２１とＮチャン
ネルＭＯＳトランジスタ３０はオフして、外部出力端子
３２からプルダウン抵抗２９が切り離される。
【００２３】このときは、外部出力端子３２は通常のド
レインの端子として使用でき、任意の抵抗値の外付けプ
ルダウン抵抗を接続できる。
レインの端子として使用でき、任意の抵抗値の外付けプ
ルダウン抵抗を接続できる。
【００２４】制御信号入力端子２５にハイレベルが入力
されたとき、ＰチャンネルＭＯＳトランジスタ２３はオ
フ、ＰチャンネルＭＯＳトランジスタ２４のゲートには
ローレベルが入力されるのでオンする。このとき、ハイ
レベルがＮチャンネルＭＯＳトランジスタ２１のゲート
とＮチャンネルＭＯＳトランジスタ３０のゲートに入力
され、ＮチャンネルＭＯＳトランジスタ２１とＮチャン
ネルＭＯＳトランジスタ３０はオンして、Ｎチャンネル
ＭＯＳトランジスタ２２のゲートには外部電位供給端子
３１からローレベルが入力されてオフし、Ｐチャンネル
ＭＯＳトランジスタ３０がオンすることによって、外部
出力端子３２にはプルダウン抵抗２９が接続される。
されたとき、ＰチャンネルＭＯＳトランジスタ２３はオ
フ、ＰチャンネルＭＯＳトランジスタ２４のゲートには
ローレベルが入力されるのでオンする。このとき、ハイ
レベルがＮチャンネルＭＯＳトランジスタ２１のゲート
とＮチャンネルＭＯＳトランジスタ３０のゲートに入力
され、ＮチャンネルＭＯＳトランジスタ２１とＮチャン
ネルＭＯＳトランジスタ３０はオンして、Ｎチャンネル
ＭＯＳトランジスタ２２のゲートには外部電位供給端子
３１からローレベルが入力されてオフし、Ｐチャンネル
ＭＯＳトランジスタ３０がオンすることによって、外部
出力端子３２にはプルダウン抵抗２９が接続される。
【００２５】このときは、プルダウン抵抗２９を半導体
集積回路３３に内蔵した状態になり、外部出力端子３２
よりローレベルの電圧レベルを外部電位供給端子３１に
入力することによって、半導体集積回路３３のグランド
レベルより低い電圧を外部出力端子３２から出力でき
る。
集積回路３３に内蔵した状態になり、外部出力端子３２
よりローレベルの電圧レベルを外部電位供給端子３１に
入力することによって、半導体集積回路３３のグランド
レベルより低い電圧を外部出力端子３２から出力でき
る。
【００２６】
【発明の効果】以上説明したように本発明は、半導体集
積回路の電源電圧端子以外の外部電位供給端子と、電源
電圧を外部電位供給端子から入力される電圧にレベル変
換するレベルシフタとを備え、ドレイン端子にプルアッ
プ抵抗又はプルダウン抵抗の接続又は非接続を選択する
スイッチをＭＯＳトランジスタで構成し、ＭＯＳトラン
ジスタのウェルとソースの電源を外部電位供給端子から
取るようにしたので、プルダウン抵抗又はぷるアップ抵
抗の接続又は非接続を選択するスイッチの切り替えをソ
フトウェアで制御できるという効果を有する。
積回路の電源電圧端子以外の外部電位供給端子と、電源
電圧を外部電位供給端子から入力される電圧にレベル変
換するレベルシフタとを備え、ドレイン端子にプルアッ
プ抵抗又はプルダウン抵抗の接続又は非接続を選択する
スイッチをＭＯＳトランジスタで構成し、ＭＯＳトラン
ジスタのウェルとソースの電源を外部電位供給端子から
取るようにしたので、プルダウン抵抗又はぷるアップ抵
抗の接続又は非接続を選択するスイッチの切り替えをソ
フトウェアで制御できるという効果を有する。
【００２７】また、ドレインの外部出力端子に半導体集
積回路の電源電圧より高い電圧又はグランドより低い電
圧がかかるときに、外付けプルアップ抵抗又は外付けの
プルダウン抵抗をつける必要がなくなり、回路の基盤面
積が小さくなるという効果を有する。
積回路の電源電圧より高い電圧又はグランドより低い電
圧がかかるときに、外付けプルアップ抵抗又は外付けの
プルダウン抵抗をつける必要がなくなり、回路の基盤面
積が小さくなるという効果を有する。
【図１】本発明の第１の実施例に係る半導体集積回路を
示す回路図である。
示す回路図である。
【図２】本発明の第２の実施例に係る半導体集積回路を
示す回路図である。
示す回路図である。
【図３】従来の半導体集積回路を示す回路図である。
１，２，３，２３，２４，２８；ＰチャンネルＭＯＳト
ランジスタ ３，４，８，２１，２２，３０，４２；ＮチャンネルＭ
ＯＳトランジスタ １５，２５；制御信号入力端子 １６，２６；インバータ ７，２７，４１；入力端子 ９，４３；プルアップ抵抗 １１，３１；外部電位供給端子 １２，３２，４５；外部出力端子 １３；Ｐ基盤半導体集積回路 ２９；プルダウン抵抗 ３３；Ｎ基盤半導体集積回路 ４４；スイッチ ４６；半導体集積回路 ４７；外付けプルアップ抵抗
ランジスタ ３，４，８，２１，２２，３０，４２；ＮチャンネルＭ
ＯＳトランジスタ １５，２５；制御信号入力端子 １６，２６；インバータ ７，２７，４１；入力端子 ９，４３；プルアップ抵抗 １１，３１；外部電位供給端子 １２，３２，４５；外部出力端子 １３；Ｐ基盤半導体集積回路 ２９；プルダウン抵抗 ３３；Ｎ基盤半導体集積回路 ４４；スイッチ ４６；半導体集積回路 ４７；外付けプルアップ抵抗
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 6959−5Ｊ Ｈ０３Ｋ 19/094 Ａ
Claims (2)
- 【請求項１】 ＮチャンネルＭＯＳトランジスタのドレ
インを外部出力端子とするＰ基盤の半導体集積回路にお
いて、プルアップ抵抗の一端に接続された外部電位供給
端子と、そのＮウエルが前記外部電位供給端子に接続さ
れそのソースが前記プルアップ抵抗の他端に接続されそ
のドレインが前記ＮチャンネルＭＯＳトランジスタのド
レインに接続されたＰチャンネルＭＯＳトランジスタ
と、回路内部の制御信号をその電源電圧レベルから前記
外部電位供給端子に入力された電圧レベルに変換してこ
の変換した制御信号を前記ＰチャンネルＭＯＳトランジ
スタのゲートへ出力するレベルシフタとを有することを
特徴とする半導体集積回路。 - 【請求項２】 ＰチャンネルＭＯＳトランジスタのドレ
インを外部出力端子とするＮ基盤の半導体集積回路にお
いて、プルダウン抵抗の一端に接続された外部電位供給
端子と、そのＰウエルが前記外部電位供給端子に接続さ
れそのソースが前記プルダウン抵抗の他端に接続されそ
のドレインが前記ＰチャンネルＭＯＳトランジスタのド
レインに接続されたＮチャンネルＭＯＳトランジスタ
と、回路内部の制御信号をその電源電圧レベルから前記
外部電位供給端子に入力された電圧レベルに変換してこ
の変換した制御信号を前記ＮチャンネルＭＯＳトランジ
スタのゲートへ出力するレベルシフタとを有することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26999091A JP3190710B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26999091A JP3190710B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583104A true JPH0583104A (ja) | 1993-04-02 |
| JP3190710B2 JP3190710B2 (ja) | 2001-07-23 |
Family
ID=17480031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26999091A Expired - Lifetime JP3190710B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190710B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08251000A (ja) * | 1995-03-13 | 1996-09-27 | Nec Corp | バスドライバ及びバス伝送システム |
| DE19547768C1 (de) * | 1995-12-20 | 1997-05-28 | Sgs Thomson Microelectronics | Elektrische Schaltvorrichtung |
| EP0999644A1 (en) * | 1998-10-28 | 2000-05-10 | STMicroelectronics S.r.l. | Level shifter electronic device having a very low consumption |
| KR100482361B1 (ko) * | 1997-09-10 | 2005-09-14 | 삼성전자주식회사 | 오픈드레인및풀업회로 |
| JP2007036433A (ja) * | 2005-07-25 | 2007-02-08 | Seiko Epson Corp | 外部信号検出回路およびリアルタイムクロック |
-
1991
- 1991-09-20 JP JP26999091A patent/JP3190710B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08251000A (ja) * | 1995-03-13 | 1996-09-27 | Nec Corp | バスドライバ及びバス伝送システム |
| DE19547768C1 (de) * | 1995-12-20 | 1997-05-28 | Sgs Thomson Microelectronics | Elektrische Schaltvorrichtung |
| EP0780978A2 (de) | 1995-12-20 | 1997-06-25 | Sgs-Thomson Microelectronics Gmbh | Elektrische Schaltvorrichtung |
| EP0780978A3 (de) * | 1995-12-20 | 1999-05-19 | Sgs-Thomson Microelectronics Gmbh | Elektrische Schaltvorrichtung |
| US6020779A (en) * | 1995-12-20 | 2000-02-01 | Stmicroelectronics Gmbh | Electrical switching device with control signal input |
| KR100482361B1 (ko) * | 1997-09-10 | 2005-09-14 | 삼성전자주식회사 | 오픈드레인및풀업회로 |
| EP0999644A1 (en) * | 1998-10-28 | 2000-05-10 | STMicroelectronics S.r.l. | Level shifter electronic device having a very low consumption |
| US6285233B1 (en) | 1998-10-28 | 2001-09-04 | Stmicroelectronics S.R.L. | Low consumption electronic level shifter device |
| JP2007036433A (ja) * | 2005-07-25 | 2007-02-08 | Seiko Epson Corp | 外部信号検出回路およびリアルタイムクロック |
| JP4701898B2 (ja) * | 2005-07-25 | 2011-06-15 | セイコーエプソン株式会社 | 外部信号検出回路およびリアルタイムクロック |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190710B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196547B2 (en) | Level shifter and buffer circuit | |
| US4777389A (en) | Output buffer circuits for reducing ground bounce noise | |
| US4988888A (en) | CMOS output circuit with intermediate potential setting means | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| JPS62159516A (ja) | レベル変換回路 | |
| JPH07321636A (ja) | 電流スイッチング回路 | |
| JP2623918B2 (ja) | 出力バッファ回路 | |
| EP0196113A2 (en) | Tri-state buffer circuit | |
| US5057713A (en) | Bipolar MOS logic circuit and semiconductor integrated circuit | |
| JPH0583104A (ja) | 半導体集積回路 | |
| JPH0746104A (ja) | プログラマブル入力回路 | |
| US5475330A (en) | Integrated circuit with voltage setting circuit | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| JPH06224730A (ja) | 出力バッファ回路 | |
| JPH05291939A (ja) | Ｃｍｏｓセルフブースト回路 | |
| JP2551586B2 (ja) | インタフエ−ス回路 | |
| US6188245B1 (en) | Bus circuit which prevents current from flowing from a power supply of one circuit to a power supply of another circuit for a predetermined period | |
| KR0141889B1 (ko) | 이미터 결합 논리 출력 버퍼 회로 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPH02224524A (ja) | 半導体集積装置用入力バッファ | |
| JP3123599B2 (ja) | 半導体集積回路 | |
| JPH0661436A (ja) | Ｔｔｌ−ｃｍｏｓ出力段 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| US20020089354A1 (en) | Apparatus and method of providing a four input logic function | |
| JP2696274B2 (ja) | 単一のバイｃｍｏｓインバータの伝搬遅延を伴う非反転バイｃｍｏｓゲート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |