具体实施方式
下面据附图说明本发明的实施例。
(第一实施例)
本实施例是不变更图3的自扫描型发光元件阵列芯片的电路结构,而使每一芯片的能同时发光的发光元件为2个的自扫描型发光元件阵列的驱动方法。
第一例
将具备有图3的1200dpi、256发光元件的自扫描型发光元件阵列芯片多个排列成的发光元件的光写入头,按1200dpi分辨率驱动的波形例表示在图4,按600dpi分辨率驱动的波形例表示在图5。本实施例通过分别应用这2种波形,在使用1200dpi的自扫描型发光元件阵列按600dpi的分辨率表示图像时,将相邻的2个发光元件视作1单元块而同时点亮,由此来实现1200dpi分辨率时加倍的印刷速率。
此外,在本例中,时钟脉冲
对于构成光写入头的多个自扫描型发光元件芯片是共享的。
首先参看图4说明1200dpi分辨率下的驱动波形。写入信号
的波形以周期T重复,传送部时钟脉冲
的波形以周期2T重复。图中的时间t
a是在传送部晶闸管T
n-1导通时,为使下一个晶闸管T
n导通而需要的重叠时间;时间t
b则是从传送部晶闸管T
n导通到发光部晶闸管Ln导通的待机时间。在此t
a、t
b期间,发光部晶闸管不能发光,而只能在余剩的期间T-(t
a+t
b)之间发光。这些驱动波形的特征是“发光部晶闸管L
n发光时,处于导通状态的晶闸管只是T
n”。
下面参看图5说明600dpi分辨率下的驱动波形。此波形对于写入信号
以及传送部时钟脉冲
的重复周期都为2T。现在设相邻传送部晶闸管T
2n-3、T
2n-2同时导通。图中的初始时间t
e是用于使晶闸管T
2n-3断开所必须的时间,下一个时间t
a是使晶闸管T
2n-1导通所需的重叠时间,再下一个时间t
e是使晶闸管T
2n-2断开所需的时间,又下一个时间t
a是使晶闸管T
2n导通所需的重叠时间,而余剩的时间2T-2(t
a+t
e)则是相邻2个发光部晶闸管L
2n-1-与L
2n能同时发光的时间。
上述驱动波形的特征是“发光部晶闸管L
2n-1与L
2n能同时发光,而此时传送部晶闸管T
2n-1与T
2n同时导通”。但由于相邻的2个发光部晶闸管L
2n-1、L
2n同时发光,写入信号
的电流也必须分流向2个晶闸管,因此
线路的驱动电路需根据分辨率而具有1个发光时的电流I
L和2个发光时的电流2I
L两种电平。
图6表示上述自扫描型发光元件阵列的
线路的驱动电路的例子。此驱动电路由2个反相器60、61,3个MOSFET62-63、64以及2个限流电阻R
Ia、R
Ib构成。V
1a、V
Ib是控制端子,V
I是输出端子且与图3的
端子连接。
设定控制端子V
Ia为H电平后,输出端子V
I则经电阻R
Ia与正电源(+V
DD)连接。再设定控制端子V
Ib为H电平,而电阻R
Ia与电阻R
Ib并联。设电阻R
Ia与R
Ib的电阻值相同,于是此并联电阻的值成为1个电阻值的1/2,从而
电流变为2倍。
于是,根据此驱动电路,为使1个发光部晶闸管发光,可将控制端子VIa设为H电平。而为使相邻的2个晶闸管同时发光,则可将控制端子VIa、VIb同时设定为H电平。
图7表示由2个电流源J
a、J
b,与各电流源的输出连接的开关Swa、SWb组成的
线路驱动电路的另一例子。各个开关由控制端子V
Ia、V
Ib进行断/通控制。即当控制端子为H电平时,开关接通。
通过使控制端子V
Ia为H电平,开关Swa通,电流源J
a的电流流到
端子。再有,设控制端子V
Ib为H电平,从电流源J
a与J
b有电流流出,设各电流源的电流相同,就有2倍的电流流到
端子。
于是根据此驱动电路,与图6的驱动电路相同,为使1个晶闸管发光,可将控制端子VIa设为H电平;而为使相邻的2个晶闸管同时发光,则可使控制端子VIa、VIb同时设定到H电平。
现考虑采用图6或图7的驱动电路,按1200dpi×1200dpi(主扫描方向×副扫描方向)的分辨率,依图4的驱动波形驱动每分钟印刷20张A4纸(纵向)的情形。A4纸的纵向约相当13800行。由于是以3秒扫描完它(每分钟20张),每行的印刷时间为220μs,而每一发光部晶闸管的周期T成为850ns,设ta=tb=100ns,则1个发光部晶闸管的可发光时间约650ns。
其次考虑以600dpi×1200dpi(副扫描方向的分辨率相同)的分辨率进行印刷的情形。此时,按图5的驱动波形驱动,设ta=tb=100ns,则2T=650ns+400ns,而每行的印刷时间成为1050ns×128=134μs。这是1200dpi×1200dpi时的约1/1.6的时间,若设分辨率为600dpi×1200dpi,则可获得1.6倍的印刷速度。
若是ta、tb、te相对于发光时间小到可忽视的程度,则可使印刷速度大致提高1倍。
如上所述,根据本例,由于能不变更电路通过使用1200dpi的发光元件阵列可以求得600dpi的图像,即使是在制作600dpi专用的光头的情形,也能通过与1200dpi的光头的部件通用化而降低成本。
第2例
在第一例中说明了,时钟脉冲
对于构成光写入头的多个自扫描型发光元件阵列芯片共用的情形。由于时钟脉冲
是共用的,所以具有使电路结构简化的优点。
此第2例考虑在各个自扫描型发光元件阵列芯片中对时钟脉冲
独立地给予电路结构的情形。在例1中是把相邻2个发光部晶闸管L
2n-1与L
2n看作1个单元使之同时发光。但当此1个单元中只是晶闸管L
2n-1或只是晶闸管L
2n发光,才能有效地原样地利用芯片的分辨率进行高速印刷。于是,对应于各发光状态,通过使时钟脉冲
控制端子V
Ia、V
Ib的波形变化,用同时使2个发光部晶闸管能发光的方式,能以芯片原来的分辨率进行印刷。
图8中表示了变化的时钟脉冲控制端子VIa、VIb的四种波形图案0、I、II、III。波形图案0表示了L2n-1与L2n同时不发光、波形图案I是晶闸管L2n-1发光、波形图案II是晶闸管L2n发光、波形图案III是晶闸管L2n-1与L2n同时发光的情形。
波形图案0的情形中,使时钟脉冲
为L电平、
为H电平、由传送部进行导通状态的传送,而控制端子V
Ia、V
Ib共同为L电平,让写入信号
原样地保持L电平。此时,发光部晶闸管L
2n-1、L
2n都不发光。
波形图案I的情形中,只是传送部晶闸管T
2n-1处于导通状态,使控制端子V
Ia为H电平而控制端子V
Ib为L电平,且使写入信号
为H电平,使发光部晶闸管L
2n-1发光,在发光部晶闸管L
2n-1不发光后,即将传送部的导通状态变换到晶闸管T
2n。
波形图案II与图案I的情形相反,首先从传送部晶闸管T
2n-1转移到晶闸管T
2n的导通状态,在此状态下控制端子V
Ia为H电平同时写入信号
也成H电平,只有发光部晶闸管L
2n发光。
波形图案III的情形与例1相同,传送部晶闸管T2n-1、T2n同时处于导通状态,将控制端子VIa与VIb设为H电平且设写入信号为H电平,则发光部晶闸管L2n-1与L2n同时发光。在此波形图案中,为使2个发光部晶闸管发光,要流过2倍的电流。而让控制端子VIa与VIb同时上升到H电平。
以上四种图案的组合例表示在图9。表示了根据时钟脉冲
控制端子V
Ia、V
Ib的波形变化,相邻2个发光部晶闸管L
2n-1与L
2n闪烁的情形。○与●分别表明发光与不发光。不论如何组合这四种图案,可知传送部为每个块按2个晶闸管进行传送。
根据本实施例的驱动方法,在自扫描型发光元件阵列中,由于对每一芯片能同时使2个晶闸管同时发光,在降低分辨率的情形下能提高印刷速度。
(第2实施例)
本实施例涉及到的自扫描型发光元件阵列芯片,是在图3的自扫描型发光元件阵列的电路结构中,通过附加电阻能使每一芯片可同时发光的发光元件数为2个。
图10中表示了本实施例的自扫描型发光元件阵列芯片的等价电路,从本质上说,它与图3的电路大致相同,因而对于与图3中相同的部件附以与图3中相同的标号来表示。
根据本实施例,在图3的电路中于
线路34与发光部晶闸管的阳极端子之间,分别设有适当值的电阻R
A。在此种结构的自扫描型发光元件阵列中,现将传送部闸管T
n导通时此晶闸管T
n与控制极连接的发光部晶闸管L
n的I-V特性的例子以实线38表示在图11的曲线图中。图11中,横轴表示
电流,纵轴表示
电压。由于传送部晶闸管T
n导通,发光部晶闸管L
n具有与简单的二极管的I-V特性相同的直线状I-V特性。具体地说,二极管的扩散电位约1V,直线的斜率相当于R
A的电阻值(以下R
A也表示其本身的电阻值),在此图中为50Ω。另一方面,发光部晶闸管L
n的右邻的晶闸管L
n+1的控制极,由于只是结合二极管D
n的电压降部分(约1V)涉及到高电压,因而
线路上不加以约2V的电压就不会导通。设晶闸管L
n+1与L
n同时发光,则当
电流增大时,
的电压若超过晶闸管L
n+1的导通电压(阈电压)即可。此时,I-V特性曲线从图11中以实线38所示的特性则转换为虚线39所示特性。
在RA=0时即图3中电路的情形,若是忽略发光部晶闸管的内阻,则I-V特性曲线成为水平的,于是不论有多大电流流过,也不会超过晶闸管Ln+1的阈电压。这就是已往自扫描型发光元件阵列中每一芯片只能有一个晶闸管发光的原因。
在图10的电路中,可将电阻值R
A选择成,使流过1个发光部晶闸管中的电流不会使相邻的晶闸管发光,而在有2倍的电流流过其中时,则可使相邻的晶闸管也发光。具体地说,设用来使晶闸管发光的
电流为I
L时,当以V
th(n+1)表示晶闸管L
n+1的阈电压而以V
D表晶闸管的pn结扩散电位时,相对于
VD+RA×IL<Vth(n+1)<VD+RA×2IL
解RA,得到
(Vth(n+1)-VD)/IL>RA>(Vth(n+1)-VD)/2IL
例如设Vth(n+1)=2.1V、IL=15mA而VD=1V,则
73.3Ω>RA>36.7Ω
将此电阻RA附加到pnpn结构的3端子发光部晶闸管中的第一例如图12A、12B所示。图12A为平面图,图12B为图12A的A-A’剖面图。
3端子发光部晶闸管基本上是在n型半导体基片40之上顺次叠置n型半导体基片41、p型半导体层42、n型半导体层43、p型半导体层44。在保护膜45上设有线路(A1配线)46、到发光部晶闸管的阳极47的A1配线48以及到控制极49的A1配线50。电阻RA由设于A1配线46和A1配线48之间保护膜45上的CrSiO金属陶瓷构成的薄膜电阻51形成。这里的电阻体虽然采用了CrSiO金属陶瓷,但也可采用其他的金属陶瓷(AuSiO、AgSiO等),此外也可把Ni、Cr、NiCr、W、Pt、Pd等的金属薄膜用作电阻体。再有,n型半导体基片40的里侧上可以设置共用的内侧电极52。
图13A、13B表示电阻RA的其他结构例子,图13A为平面图,图13B为图13A的B-B’线剖面图。本例中的电阻RA是由插入A1配线48与阳极47之间的Ni电阻体53构成。在此也能采用与前述电阻体相同的材料。
电阻RA也可以通过调节阳极层44的杂质浓度而调节与阳极47之间的接触电阻形成,此外,电阻RA也可以由导通时发光部晶闸管的寄生电阻实现。
在图13A-13B的例子中,到阳极47的A1配线48要注意是直接连接到A1配线46上的。其他的结构则与图12A、12B相同。
在图10的发光元件阵列中,写入信号的驱动电路可以采用图6或图7所示的驱动电路。
下面用图6或图7的驱动电路说明图10的自扫描型发光元件阵列的驱动方法的一个例子。自扫描型发光元件阵列采用分辨率为1200dpi的。
此驱动方法在想获得高分辨率的输出时进行1200dpi的描绘,而当低分辨也充分够用时则可进行600dpi的描绘,亦即是使相邻2个晶闸管同时地顺次发光。
图14A与14B分别表示以1200dpi的高分辨率与以600dpi的低分辨率描绘时的驱动波形。图14A中使控制端子V
Ia分别对应时钟脉冲
取H电平。另一方面,控制端子V
Ib则仍旧保持L电平。这样,图10的发光部晶闸管便一个个地顺次发光。若采用这种驱动方法,则以1200dpi的分辨率进行描绘。
在图14B中,控制端子VIa、VIb分别对应连续的2个时钟脉冲,于相同的时刻取H电平,由此,相邻的2个晶闸管同时顺次地发光。若用这种驱动方法,虽是以600dpi的分辨率描绘,但由于与图14A的驱动方法相比能使曝光时间延长1倍,从而可使印刷速度提高1倍。
下面说明图10的自扫描型发光元件阵列的驱动方法的另一例子。此驱动方法不降低分辨率而使曝光量加倍。
在图10的自扫描型发光元件阵列中,在传送部的晶闸管Tn处于ON的状态下,控制端子VIa为H电平时,则发光部的晶闸管Ln发光。再有当控制端子VIa处于H电平状态下,将控制端子VIb成H电平时,则晶闸管Ln+1也同时发光。图15进一步表示了感光鼓上点的曝光状态。图中的点列A通过使用控制端子VIa取H电平,对于发光的晶闸管Ln导致的点的曝光量以标记Θ表示。而通过使控制端子VIb取H电平,对于晶闸管Ln+1同时发光情形的点的曝光量则以点列B的标记Θ表示。
1行描绘后,各个点的曝光量由点列A、B的纵排的标记Θ有几个来决定,0个时的标记○表明无曝光,1个时的标记Θ表示曝光量为1单位,2个时的标记●则表示曝光量为2单位(点列C)。据此,标记●并排的前头必然是曝光量减半而成为标记Θ。
上述驱动方法可不降低分辨率而使曝光量加倍。但若采用这种驱动方法,则描绘行的前头点的曝光量为其他点曝光量之半。但电子照相方式则可通过抑制前头的曝光量而使曝光更加忠实于原图像。此外,必要时也可使描绘行末尾点的曝光量减半。
根据本实施例,提供了能使每个芯片上相邻两个发光部晶闸管同时发光的自扫描型发光元件阵列。从而可因曝光时间延长,使感光鼓上曝光量增大,其结果提高光印刷装置的印刷速度。
(第三实施例)
本实施例是能使每1芯片上有2个以上发光元件同时发光的自扫描型发光元件阵列芯片。
第一例
第一例的自扫描型发光元件阵列芯片的等效电路如图16所示,这是在1个芯片中设置了两个电路。图中的左右电路70L、70R为使图面简化例示其各具有6个发光部晶闸管。
各电路70L、70R与图3所示的电路相同,电路70L能将发光点从左向右传送,电路70R能将发光点从右向左传送。构成各电路的元件与图3所示电路中的相同。在左侧电路70L中,
指时钟脉冲,
指起动脉冲,
指写入信号,71L指
线路,72L指
线路,73L指
线路。在左侧电路70R中,
指时钟脉冲,
指起动脉冲、
指写入信号,71R指
线路,72R指
线路,73R指
线路。此外,各电路中还设有限流电阻。
在此左右各电路中,时钟脉冲
起动脉冲
写入信号
是作为各个分别的系统的,如图所示,只是电源V
GK为共用的。共用的V
GK线以74标明。
图17是图16芯片实际结构的平面图,图18是图17的C-C’线剖面图,图17与18中的与图16相同的部件附以相同的标号表示。
图17中,75、76L、77L、78L、79L与76R、77R、78R、79R表示合区,80表示发光部。
如图18的剖面图所示,自扫描型发光元件阵列芯片由pnpn结构制成。Pnpn结构如图12B所示,是在n型半导体基片40上顺次叠层有n型半导体层41、p型半导体导体层42、n型半导体层43与p型半导体层44。在保护膜45上则设有
线路71R、
线路72R、
线路73R以及V
GK线路74,此外,在n型半导体基片的内侧还设有共用的内侧电极52。
从图16~18可知,本例的自扫描型发光元件阵列芯片是取在1个芯片上置入2个自扫描型发光元件阵列的结构。
在上述结构下,
线路分成左右2条即
线与
线,每条线路能让1个晶闸管发光。也即每一芯片能同时使2个晶闸管发光。因此能加大发光功率,获得高的光输出。上例中的左右电路的发光元件数虽为相同,但并非必须如此。
本例中的电路70L与70R分别是从左向右与从右向左传送发光点,但不一定需取这种组合形式,实际上在结合区设于芯片两端的结构中,由于起动脉冲端子是在芯片两端,从芯片两端向中心传送发光点的结构易于制成。
第二例
在第一例中只是简单地将2个自扫描型发光元件阵列构置到1个芯片内,由于左右分别存在
线路与
线路,使结合区数以及芯片面积都增加。
为此,本例是在图16的电路中使
线路71L与
线路71R连接到相同的结合区中,同时将
线路72L与
线路72R也连接到相同的结合区上,由此形成的结构比第一例减少了两个结合区。
图19中表示了这种电路结构。
线路71L与
线路71R连接到右侧的
接合区上,而
线路72L与
线路72R则连接到左侧的
接合区中。
图20是图19的芯片的实际结构的平面图,图21是图20的D-D’线剖面图。在图20和21中,对于与图17和18中相同的部件附以相同的标号表示。此外,77表示
结合区,78表示
结合区。
与第一例相比可减少2个结合区数,因此能减小芯片面积。
第三例
第一与第二例具备有起动脉冲端子,但通过采用二极管使时钟脉冲兼用作起动脉冲,则可省略起动脉冲端子。
图22表示了这种电路结构。二极管82插入于左侧电路70L的左端传送部晶闸管的控制极与
线路72L之间,同时将晶闸管84插入右侧电路70R的左端传送部晶闸管的控制极与
线路71R之间。
图23是图22中芯片实际结构的平面图,图24是图23的E-E’线剖面图。图23左侧电路中的86与88分别表示二极管82的阴极与阳极。
根据本例的电路,由于省略了
结合区与
结合区,故可缩小芯片面积。此外,本例的电路是在左侧电路与右侧电路中共同地将发光点从左向右传送,但在没有
结合区的这种结构中,由于能自由地选择起动的发光部晶闸管,可以构成为传送方向自由的结构。
第四例
第二例中,
的结合区在每1芯片中可各有1个,但如图19所示,在芯片表面上需要有让3条时钟脉冲线通过的空隙。因此有使芯片面积变大的问题。为此,本例通过于传送部的晶闸管的阳极与时钟脉冲线路之间设置适当的电阻R
B,可以于两条
线路与
线路上同时让2个晶闸管发光。
图25表示了这种结构,其中设有两条
线路30、
线路32,而将传送部晶闸管T
1L、T
2L、T
3L、...、T
1R、T
2R、T
3R、...的各阳极经电阻R
b分别连接到
线路30与
线路32上。其他结构与图16相同。
图26是图25的芯片的实际结构的平面图,图27是图26的F-F’线剖面图,图26中,91指
结合区,92指
结合区。
现在说明通过设置电阻R
B能使相邻2个传送部晶闸管同时导通的机理。考虑图25的
端子与
端子在L电平(地电位)的情形。此时,传送部晶闸管T
1L、T
1R的阈电压Vth约为V
D(pn结的扩散电位)。时钟脉冲
成为H电平,晶闸管T
1L、T
1R中的一个导通。导通的晶闸管的阳极固定于约V
D。此时时钟脉冲
的电压与阳极电压(=V
D)相比成为限于电阻R
B的电压降部分的高值。于是,先前未能导通的晶闸管也能快速导通。这就是说,晶闸管T
1L与T
1R能同时导通。相应地,发光部L
1L与L
1R同时发光。
此时,传送部晶闸管T
2L与T
2R的阈电压V
th约2V
D。时钟脉冲
成为H电平后,任一侧都能ON。这时传送部晶闸管的I-V特性如图28所示。实线94所示的I-V特性是1个晶闸管导通时的特性,以V=V
D+R
B×I表示。虚线95所示的I-V特性是2个晶闸管导通时的特性,以V=V
D+(R
B/2)×I表示。点划线9G所示的I-V特性是3个晶闸管导通时的特性,以V=V
D+(R
B/3)×I表示。
为使I=3mA,选定电阻R
B、R
2与时钟脉冲电压后,
线路的电压成为比未导通的晶闸管的阈电压(=2V
D)低的值,只能使1个晶闸管发光。但随着电流增大,
线路的电压升高,最后超过阈电压,I-V特性从实线94转移到虚线95,2个晶闸管T
2L与T
2R同时导通。
上述情形下,电阻RB与限流电阻R2选定为能使2个传送部晶闸管导通但不使3个晶闸管同时导通(第三个晶闸管的导通发生于传送时)。
具体地说,为使电流I流过
线路时使2个晶闸管导通,需满足
Vth<VD+RB×I
而为了不使3个以上晶闸管导通,则需满足
Vth>VD+(RB/2)×I
对以上二式解出I,有
2(Vth-VD)+RB>I>(Vth-VD)/RB
此I由时钟脉冲的H电平电压VH与电阻R2决定:
I=(Vth-VD)+R2
考虑这些式的关系与晶闸管的工作条件来确定RB与R1、R2的值。在图28的I-V特性情形,RB=375Ω时,成为411Ω<R1,R2<800Ω。
形成电阻RB时有多种方法,这里是把阳极层外延膜的杂质浓度设定得低,调节增大阳极与阳极层之间的接触电阻而用作电阻RB。
电阻RB也可用其他方法形成,例如也可在阳极与金属配线之间设置电阻层等或用半导体与金属薄膜等制成独立的电阻进行连接。
第五例
第一~第四例表示的结构中是把
线路设置于发光部晶闸管列的一侧(参看图17、图20、图23与图26)。但在需要更大的曝光量时,可将
线路分成两条分设于发光部晶闸管的两侧,由此能使每一芯片能使4个发光部晶闸管同时发光。
图29表示了这种电路结构而图30表示了芯片的实际结构,本例是在第一例(图16、图17)的结构中将
线路73L、
线路73R分别分成2个的例子。
使2个发光部晶闸管对应于1个传送部晶闸管,左侧电路70L中使发光部晶闸管与2条
线路73L(1)和
线路73L(2)分别交互连接;左侧电路70R中使发光部晶闸管与2条
线路73R(1)和
线路73R(2)分别交互连接。
此外,在图30中,79L(1)与79L(2)分别表示左侧电路70L的
线路的结合区;79R(1)、79R(L)分别表示右侧电路70R的
电路的结合区。
在这种结构下,能使左侧电路70L处的2个晶闸管和右侧电路70R处的2个晶闸管共4个同时发光。
使上述这样的4个晶闸管同时发光的结构也能适用于第二、第三与第四例。
(第四实施例)
本实施例是以3.3V电源系统驱动二极管结合的自扫描型发光元件阵列的驱动方法以及实现这种驱动方法的驱动电路。
图3所示二极管结合式自扫描型发光元件阵列的工作电压最小值由传送部晶闸管的导通电压V决定。晶闸管Tn在导通状态下的晶闸管Tn+1的导通电压Vt,如前述近似于控制极电压VG+控制极与阳极间的pn结扩散电位VD。
更正确地说,晶闸管的导通电压可表示为
Vt=VG+VD+Rp×Ith
式中的Rp为控制极寄生电阻,Ith为阈电流。控制极电压VG可表示为
式中VGON是导通的晶闸管Tn的控制极电压。在晶闸管制作中采用了GaAs系的材料时,则有VD=1.2V、VGON=0.3V、Ith=10μA,而Vt=2.8V。
为使晶闸管T
n+1导通,需在晶闸管导通期间使晶闸管T
n+1的阳极电压超过导通电压V
t。对该晶闸管T
n+1连接的
或
线路充电,作为晶闸管T
n+1能导通的时间,由时钟脉冲
同时达到H电平的重叠时间t
a决定。
设
与
线路的电容为C
1、C
2,限流电阻值为R
1、R
2,则
线路成为H电平时t秒后的
线路电压V1成为
V1=VH(1-exp(-t/R1×C1))
式中,VH为H电平的电压。也即重叠时间ta成为满足下式范围的值:
Vt<VH(1-exp(-ta/R1×C1))
而对于
线路,与上式相同,有V
t<V
H(1-exp(-t
a/R2×C2))
在此重叠的时间ta内,发光部晶闸管不能导通,因而当ta增大后,可能发光的时间比例减小。
在使用3.3V系统的电源时,设想会产生约±100%的电压波动,则必须保证最低以3.0V工作。在以电源电压3.0V驱动时,为了充电到2.8V,必须增大重叠时间ta。
为了缩短此重叠时间t
a,虽可以减小时钟脉冲
的限流电阻R1、R2,但若将其减小,则导通后流经晶闸管的电流加大,使功率消耗增加。
即令是减小电阻R1、R2的值,但重叠时间t
a会因其他原因减少到极限,这些原因如下。具体地说,为了导通晶闸管,控制极与阳极间的pn结需按顺方向加偏压。现在考虑在晶闸管T
2n导通状态下,为使晶闸管T
2n+1导通而使时钟脉冲
为H电平的情形。当时钟脉
为L电平时,晶闸管T
2n+1的控制极电压V
G成为比阳极电压V
G高的电压。于是控制极与阳极间的pn结成为反偏的。可在存储有某种电荷的电容C
p中看到。此电容为了能通过寄生电阻R
p充电/放电,大致具有R
p×C
p的时间常数,因此在R
p×C
p<R1×C1中,R
p×C
p的时间常数确定充电/放电速度。
根据本实施例的驱动方法,通过以不超过导通电压V
t的电压预先给时钟脉冲线路充电,即使在以低电源电压使用时,也能缩短重叠时间t
a。于是将传送部晶闸管T
2n导通后使晶闸管T
2n+1导通时,重叠时间t
a充分增大情形下的
线路电压的时间变化示于图31中,曲线101表明预充电至2V时的
线路电压的时间变化,曲线102表明未预充电时的
线路电压的时间变化。
在将
线路预充电到2V的情形,晶闸管约25ns导通,而在未预充电时则需55ns才开始导通。重叠时间t
a由于可以重叠到此导通时间之上,故可以缩短。
对于图3的二极管结合型的自扫描型发光元件阵列,研究了在电源电压VGK为3V时,限流电阻R1、预充电电压(1V、2V、2.5V)以及传送中所需重叠时间ta的最小值的关系,其结果表示在图32中。在未预充电(0V)时,即使使R1小到100Ω,ta也只会小到约40ns。但到进行了2.5V的预充电,即令R1为500Ω,也能小到约10ns。
在此虽将预充电电压选择为比导通电压为低的值,但由于噪声等影响,为使不致错误地导通;最好使预充电电压比导通电压所低的的值不要超过0.2V。
第一例
图33例示了图3二极管结合自扫描型发光元件阵列的驱动电路。图33中表示了自扫描型发光元件阵列芯片110与驱动电路112,在芯片110上表示了
V
GK、
的结合区。
根据此驱动电路112,准备了两种电源Vp1(3.3V)与电源Vp2(2.5V)。在有关起动脉冲
与写入信号
的形成中,采用了CMOS的反相缓冲器160。反相缓冲器160由p沟道MOSFET161与N沟道MOSFET162组成,p沟道MOSFET161的漏极连接电源V
p1、N沟道MOSFET162的源极接地。这两个MOSFET的控制极同时连接到控制信号端子120、140上。P沟道MOSFET161的源极与N沟道MOSFET162的漏极的连接点通过限流电阻R
s与芯片110的
结合区相连。
在有关时钟脉冲
的形成中,用到了带控制端子的3个模拟开关171、172与173组合成的电路170。模拟开关171、172与173采用控制端子为H电平时接通,为L电平时断开的类型。开关172、173的一端分别与电源V
p2、电源V
p1连接,而它们的另一端则通过限流电阻R1共同地连接到开关171的一端以及开关110
结合区上,开关171的另一端则接地。开关171、172、173的各控制端子分别与端子130、131、132以及端子150、151、152连接。
此驱动电路的输入/输出波形如图34所示。图34的上部的波形表示提供给芯片110的
的波形,图34下部的波形V(120)、V(130)...是驱动电路112的各端子120、130...中控制信号的输入波形。
起动脉冲
当控制电压V(120)成为H电平时,FET161断开而FET162导通,从3.3V降至0V,而传送部晶闸管则将由时钟脉冲
导通。起动脉冲
在时钟脉冲
下降时同时返回3.3V.
控制电压V(130)、V(131)、V(132)的电平通过图示的这种变化,首先使开关171、173断开而接通开关172,让
线路从0V预充电到2.5V,继而断开开关172,接通开关171,使
线路上升到3.3V。
时间t
a表示3.3V的时钟脉冲
与3.3V的时钟脉冲
重叠的时间,时间t
b表示时钟脉冲
分别下降到写入信号
上升的时间,时间t
e等表示时钟脉冲
分别成为OV的时间,而T表示写入信号
的周期。时间t
b是用于消除先前发光的发光部晶闸管的影响所需的时间。
本例中由于将
线路预充电到2.5V,如图31所表明的,这两个线路的电压上升到3.3V的时间很短,从而能缩短重叠时间t
a。
本例确认了ta=30ns,tb=10ns,te=100ns,T=250ns的作业。
第二例
在第一例中虽然准备了3.3V与2.5V两种电源,但最好是使用3.3V一种电源。这里在时钟脉冲
的驱动中采用内设有二极管组成的电平移动器的缓冲电路。此电路示于图35中。图35表示了芯片110与驱动电路114,芯片110中表示在
V
GK、
的结合区。
图中的180指内设有电平移动器的反相缓冲电路,此电路包括2级二极管181、182组成的电平移动器、与之串联的p沟道MOSFET 183以及N沟道MOSFET184、同此电平移动器与p沟道MOSFET183的串联电路并联的p沟道MOSFET185。二极管181的阳极与p沟道MOSFET185的源极同电源Vp(3.3V)连接。P沟道MOSFET183、185的控制极分别连接控制信号端子133、134与153、154。
由于构成电平移动器的二极管181、182所造成的电压降每一级约为0.6V,因而在2级中约下降1.2V。这就是说,电源为3.3V时,通过二极管电平移位器的电压成为2.1V。
驱动电路的输入/输出波形表示在图36中。在采用时钟脉冲
用的反相缓冲电路180的情形,由于控制电压V(134)为H电平时设控制电压V(133)为H电平后,FET 183断开而FET 184导通。因而当
线路成为OV而设控制电压V(133)为L电平后,FET183导通而FET184断开,于是
线路成为2.1V。若使控制电压V(134)取L电平FET185便导通,
线路成为3.3V。
之所以在此将二极管级数选为2级,是为了当电源电压在3.0~3.6V范围内波动时使电平移动器后的电压不超过导通电压Vt(=2.8V)
第三例
在第一与第二例中是给驱动电路以电压信号进行驱动。本例中则是以电流信号驱动时钟脉冲
用的电路。此驱动电路表示在图37中。作为时钟脉冲
用的驱动电路采用与带控制端子的电流源191(0.2mA)以及电流源192(1mA)并联的。
电流源191的控制端子分别与控制信号端子133、135连接,而电流源192的控制端子则分别与控制信号端子136、156连接。此电流源191、192当控制端子为H电平时,分别流过设定的电流如200μA、1mA,而要是为L电平时则无电流流过。图38表示驱动电路的输入/输出波形。
根据图39所示晶闸管的I-V特性,在电压V(135)与V(155)为H电平有200μA的电流流过时的传送部晶闸管的阳极电压约为2.5V,在此状态下,晶闸管完全不导通。因此与这一传送部晶闸管连接的发光部晶闸管不发光。然后,使电压V(136)与V(156)为H电平,在有1.0mA的电流流过的可使传送部晶闸管导通,从而能使发光部晶闸管发光。在此方式下,得到与以2.5V预充电线路的情形相同的结果。
第四例
在第一与第二例的驱动波形下,为了保持传送部晶闸管的导通状态,通常施加3.3V。但晶闸管的导通状态若能有保持电流(图39的I-V特性下约为400μA)以上的电流流过时就能充分保持。为此,于t
a时间之后,只要使电流值在保持电流之上就能充分地保持导通。于是在第一与第二例的电路中,只需变更驱动电路的控制信号,就能使t
a时间后的
的电压下降而减少功率消耗。
应用第一例的驱动电路,以图40的波形的控制信号驱动。由图示的V(130)、V(131)、V(132)以及V(150)、V(151)、V(152)的波形,可以得到图示的
的波形。与图34的
的波形比较可知,3.3V的持续时间变短了。
传送部晶闸管导通时
线路的电压约1.6V。于是对于限流电阻R1、R2的值约为500Ω的情形传送部晶闸管导通时的电流于3.3V下为3.4mA,在2.5V时为1.8mA,由于流过晶闸管的电流值变小,传送部的功率消耗可减半。
同样,应用第二例的电路可以缩短3.3V的持续时间,在此情形下,也能使传送部的消耗功率减半。
根据本实施例这一以3.3V电源系统驱动二极管结合的自扫描型发光元件阵列的方法,能实现缩小重叠时间ta的驱动方法,进而能提供实现这种驱动方法的驱动电路。
此外,在以上实施例中,时钟脉冲是相对于2相情形说明,但显然本实施例可不限于2相情形,也能适用于采用m(m为2以上整数)相的时钟脉冲的自扫描型发光元件阵列。
(第五实施例)
本实施例是将发光元件阵列排成交错形构成发光元件阵列时,用于实现在芯片中连接处不产生印刷条纹的光写入头以及用于实现这种光写入头的棒形透镜阵列与发光元件阵列的配置方法。
在自扫描型发光元件阵列中有将多个芯片排成直线状的结构形式。如图41A所示,将多个芯片200使芯片端对接排列成直线状。在芯片端,发光元件202的排列节距不恒定。为了避免这种情形,如图41B所示,使饼片端的一部分重叠,排列成所谓交错形,在芯片的连接点,发光元件的排列节距恒定。这里所谓的连接点是指一侧的发光元件阵列芯片的芯片端部处最前端的发光元件与另一侧的发光元件阵列芯片端部处最前端的发光元件,按1个排列节距并列的部分。图41B中将连接部分以虚线204围住。
发光元件阵列有以发光元件本身排成交错形取两列结构的发光元件阵列。这种发光元件阵列可以求得各列发光元件分辨率倍增的分辨率。
以这种发光元件阵列组成的光写入头进行印刷时,由于棒形透镜阵列的结构以及棒形透镜阵列与发光元件阵列的排列于芯片间的连接点处,或是发光元件按2列排成交错形的发光元件阵列时沿纵向在列与列之间相邻的发光元件之间,有时会产生印刷条纹。
下面说明其理由。图42表示以棒形透镜206按上列与下列堆叠成两列的棒形透镜阵列209、在图42中以上列与下列的棒形透镜连接点208沿透镜排列方向连成的线作为X轴,而从下列中相邻的2个棒形透镜的连接点210朝X轴沿垂线所引的线作为Y轴。
此外,在图42中虽未表示,这种棒形透镜阵列是将棒形透镜规则而严格地精密排列于两块护板之间组成,在棒形透镜的间隙中为除去闪耀光充填以黑色树脂。
设棒形透镜的直径为D,长度为Z,共轭长度(物体与像面间的距离)为TC,作用距离(从透镜端面到物体成像面的距离)为Lo,透镜光轴上的折射率为N。而2次折射率分布常数为g,此时,各个棒形透镜,在波长740nm下,设D=0.563mm,Tc=9.1mm,Z=4.45mm,Lo=2.33mm,No=1.627,g=0.843mm-1。
对于这种棒形透镜阵列,在图42所示X轴方向的位置A与B的范围,就Y轴方向位置y=0mm、0.05mm与0.10mm三种情形计算X轴方向的光量变化,将相应结果分别表示在图43A、43B、43C。各图中,A表示X=0的位置,B表示X轴方向上与棒形透镜的半径相等的位置。A、B位置一般是在棒形透镜阵列的上列与下列各个之中棒形透镜相接触的位置。从这些图中可以看到,随着偏离y轴方向,A、B位置处的光量差增大,在y=0.10mm时有约10%的差。
相对于此棒形透镜阵列209,将发光元件阵列芯片按交错形排成2列,将一方的芯片的发光元件对应于图42的y轴排列,将另一方的芯片发光元件配置于y轴方向上偏离开0.10mm的位置y处,当芯片的连接点到达A或B位置时,光量按10%的部分作不连续的变化。
依同样的观点计算,在波长780nm下,相对于D=0.88mm,TC=15.3mm,Z=6.93mm,Lo=4.20mm,NO=1.625,g=0.531mm-1,h4=0.8,h6=-3.112,h8=9.205的棒形透镜阵列的MTF(空间频率24Lp/mm)进行的结果,分别表示在图44A、图44B与图44C。
图44A、44B、44C表示了TC的偏移(ΔTC)分别为ΔTC=0mm、-0.1mm、+0.1mm时,在y轴方向位置y=0mm、0.05mm、0.10mm的值。
h4、h6、h8为高次折射率分布常数。MTF(调制传递函数)是表示棒形透镜阵列的图像传送特性的图像质量评价指标,可由下式求出
式中的i(W)max与i(W)min分别是空间频率W(Lp/mm)的响应的极大值与极小值。MTF愈接近100%,分辨率就愈大,也即形成了实于原图形的像。
从图44A、44B、44C可知,在棒状透镜阵列用于最佳TC位置(MTF成为最大的TC)时,基本上是不成为问题的,但在实际应用中,即使对于据认为可以不避开的约0.1mm的TC偏移,相对于“y轴方向位置所致MTF变化”也会有很大影响,在y=0.10mm的情形,在A、B位置处的MTF差,也会接近20%。与前述相同,当排列成曲折形的发光元件阵列芯片的连接点处于A或B的位置处时,发生不连续的变化。
图45表示直径D为0.75mm的棒形透镜206按两列叠置排列成的棒形透镜阵列212,与将发光元件(例如发光二极管,发光晶闸管)按1200dpi、256发光元件(有效长度5.4mm)配列成的自扫描型发光元件阵列芯片214排布成交错形的发光元件阵列的关系,在图45中,216与218表示护板,220表示黑色树脂,自扫描型发光元件阵列芯片的连接点部分处于箭头C所示的棒形透镜阵列上列中棒形透镜的接触位置处。这样,当发光元件阵列芯片的连接点部分来到棒形透镜阵列的C位置时,在连接点部分,由光量与MTF的不连续变化,印刷时会产生条纹。
图46表示直径D为0.6mm的棒形透镜206按2列叠置排列成的棒形透镜212与把发光元件222按两列取交错形排列的发光元件阵列224的配置关系。在棒形透镜阵列的上列或下列中相邻棒形透镜相接触的位置D、E、F处,当上下相邻的发光元件到达这些地方时,与图45相同会产生印刷条纹。
为了不产生这种印刷条纹,关键在于棒形透镜阵列取什么样的结构。现在称棒形透镜阵列垂直于其纵向的方向为其厚度方向,则需使棒形透镜阵列沿厚度方向取几何学上的线对称的结构;或取将多个棒形透镜堆叠排列成两组,而让此第一与第二组透镜阵列成为重叠的密切接触的结构。
对于上述的前一种棒形透镜阵列,可将发光元件阵列芯片或发光元件相对于通过棒形透镜阵列的线对称部分的2条线取交错形布置。借助于这种布置形式,由于此棒形透镜阵列的几何上的线对称性,即令将发光元件芯片或发光元件布置成交错形,从棒形透镜观察时能与发光元件排成一列的情形等效。因而发光元件阵列芯片的连接点部分或相邻发光元件之间在何处,光量与MTF也不会发生不连续的变化。
对上前述的后一种棒形透镜阵列,可将发光元件阵列芯片或发光元件沿第一透镜阵列纵向的第一中心线和第二透镜阵列的第二中心线,或是原样地保持第一中心线与第二中心线的间隔,通过沿棒形透镜阵列的厚度方向平移,相对于所形成的2条线布置成交错形。比较所配置的两部分,对于来自另一方的光基本上没有重叠度的情形,可以看作是相互同等的位置,因而即使是发光元件阵列芯片或发光元件布置成交错形,从棒形透镜阵列观察时,与发光元件排成一列情形等价。此外,上述重叠度由棒形透镜成像的视野半径Xo相对于棒形透镜排列周期Do的比Xo/Do定义。
第一例
图47表示相对于棒形透镜206以奇数列(图中例示3列)叠层成的棒形透镜阵列226配置自扫描型发光元件阵列芯片214的例子。棒形透镜阵列226相对于相当于中央列的纵向中心线的轴230成为几何的线对称。然后相对于对称轴230,对向通过成线对称部分的2条线242、234,将自扫描型发光元件阵列芯片214作交错配列。
根据上述这种棒形透镜阵列的结构以及相对于棒形透镜阵列的发光元件阵列芯片的布置,就能在发光元件阵列芯片的连接点部分避免不连续的大的光量与MTF的变化。
第二例
图48与图47相同,例示了相对于3列叠置的棒形透镜阵列226,将发光元件交错配列而构成的发光元件阵列240。在此例中,相对于对称轴230、对向通过线对称部分的2条线232、234,将发光元件242a、242b按交错形排列。
根据这种棒形透镜阵列的结构以及相对于棒形透镜阵列的发光元件布置,就能于相邻的2个发光元件242a、242b之间避免不连续的大光量的与MTF的变化。
第三例
图49例示了以棒形透镜206按正方形排列叠层成的棒形透镜阵列244(图示例中为2列),而与此相对配置了自扫描型发光元件阵列芯片214。这里的正方排列堆积,如图49所示,可以说是由上下左右相邻的4个棒形透镜206的各中心位于正方形的各顶点的叠置方法。根据此种叠置方法,棒形透镜阵列相对于对称轴成为几何的线对称。然后,相对于对称轴230,对向通过线对称的部分的2条线232、234,将自扫描型发光元件阵列芯片214按交错形排列。
根据上述棒形透镜的结构以及相对于棒形透镜的自扫描型发光元件阵列芯片的布置,能够避免在芯片的连接点处的不连续的大的光量与MTF的变化。
第四例
图50与图48相同,例示了相对于2列正方形排列叠层成的棒形透镜的阵列244,将发光元件交错排列成为2列而构成的发光元件阵列240。在此例子中一相对于对称不轴230,对向通过线对称部分的2条线232、234,将发光元件242a、242b排列成交错形。
根据上述棒形透镜阵列结构以及相对于棒形透镜阵列的发光元件的布置,可以避免在相邻2个发光元件242a、242b之间有不连续的大的光量与MTF的变化。
第五例
在以上4例中都采用了沿厚度方向成几何线对称的棒形透镜阵列。然而即使是采用沿厚度方向几何不对称的如下所述的棒形透镜阵列,也能取得同样的效果。
图51表示由棒形透镜206按2列叠置构成的2个透镜阵列250、252取重叠密切接触结构的棒形透镜阵列254。各透镜阵列250、252的纵向中心线以256、258表示,棒形透镜阵列254的纵向中心线以260表示。
对向此棒形透镜阵列254,将自扫描型发光元件阵列芯片214相对各透镜阵列250、252的中心线256、258作交错排列。这样地布置了发光元件阵列芯片,就能与相对于棒形透镜254按直线状排列芯片的情形等效。从而在芯片的连接点处,对于一方芯片的端部与另一方芯片的端部,能够避免不连续的大光量与MTF的变化。
此外,使中心线256与258的间隔保持不变相对于通过沿棒形透镜阵列254的厚度方向平移形成的2条线将发光元件芯片作交错排列,也能求得相同的效果。
第六例
图52与图51的例相同,表示了相对于4列叠置的棒形透镜阵列254,对向中心线256、258将发光元件242a、242b排列成交错形而构成的发光元件阵列240。根据这种棒形透镜阵列的结构以及发光元件相对于棒形透镜阵列的布置,能够避免在邻接的2个发光元件242a、242b之间有不连续的大光量的与MTF的变化。
此外,保持中心线256与258的间隔不变,相对于通过沿棒形透镜阵列254的厚度方向平移形成的2条线将发光元件作交错排列,也能取得相同的效果。
根据本实施例,将发光元件阵列排成交错形的光写入头,或是将2列发光元件布置成交错形以获得分辨率为各列分辨率加倍的结构的光写入头,其中由于在发光元件阵列芯片间的连接点/沿纵向相邻的发光元件位置处不会有不连续的光量与分辨率的变化,因而能提供发光元件阵列芯片间的连接点/沿纵向相邻的发光元件位置处不易发生印刷条纹的光写入头。
本发明的自扫描型发光元件阵列、自扫描型发光元件阵列的驱动方法与驱动电路,能够应用于光印刷的光写入头中而可实现高精度的光写入头。