JPH0954565A - 負荷駆動装置 - Google Patents
負荷駆動装置Info
- Publication number
- JPH0954565A JPH0954565A JP20634495A JP20634495A JPH0954565A JP H0954565 A JPH0954565 A JP H0954565A JP 20634495 A JP20634495 A JP 20634495A JP 20634495 A JP20634495 A JP 20634495A JP H0954565 A JPH0954565 A JP H0954565A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- anode
- output
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
種類の電源を用いずに1つの電源を用いて正負の交流電
圧を出力する。 【解決手段】 電源1の陽極と接地電圧の接続を開閉す
る第1のFET2と、電源1の陰極と接地電圧の接続を
開閉する第2のFET3とを、入力端子S1、S2に入
力される制御信号に応じて択一的にオン作動させ、さら
に電源1の陽極と陰極の電圧を出力回路9により選択し
てEL素子100に交流電圧として印加するようにし
た。すなわち、第1のFET2がオン作動した時には、
電源1の陰極より負の電圧が作成され、第2のFET3
がオン作動した時には、電源1の陽極より正の電圧が作
成され、それらが選択的に出力回路9から出力されて、
EL素子100の一方の電極に交流電圧が印加されるよ
うにした。
Description
ルミネッセンス)素子等の負荷を駆動する負荷駆動装置
に関する。
にEL素子の模式的な断面構成を示す。EL素子100
は、ガラス基板101上に積層形成された、透明電極1
02、第1絶縁層103、発光層104、第2絶縁層1
05、背面電極106から構成されており、透明電極1
02、背面電極106間に交流電圧が印加されて発光す
る。
透明電極102に正負の交流電圧を印加すればEL素子
に交流電圧を印加することができる。このように一方の
電極に正負の交流電圧を印加する場合、通常、正負2種
類の電源が必要となり、電源回路が大型化するという問
題がある。本発明は上記問題に鑑みたもので、EL素子
等の負荷に交流電圧を出力する際に、正負2種類の電源
を用いずに1つの電源を用いてEL素子に正負の交流電
圧を印加することを目的とする。
源の陽極と第1の基準電圧の接続を開閉する第1のスイ
ッチング手段と、電源の陰極と第2の基準電圧の接続を
開閉する第2のスイッチング手段とを、制御信号に応じ
て択一的にオン作動させ、さらに電源の陽極と陰極の電
圧を選択して負荷の駆動のために出力するようにした点
を第1の特徴としている。
がオン作動した時には、電源の陰極より第1の基準電圧
を基準にした負極性側の電圧が作成され、第2のスイッ
チング手段がオン作動した時には、電源の陽極より第2
の基準電圧を基準にした正極性側の電圧が作成される。
従って、その作成された電圧を選択して出力することに
より、1つの電源で正負の交流電圧が出力され、その出
力によりEL素子等の負荷を駆動することができる。
方向性のものが一般的であるが、本発明では寄生ダイオ
ードを有するトランジスタを用いることにより、その寄
生ダイードの作動を利用し回路を簡易化することができ
る。また、本発明は、第1の電源と第2の電源を有し、
第1の電源の陽極と基準電圧の接続を開閉する第1のス
イッチング手段と、第2の電源の陽極と第1の電源の陰
極の接続を開閉する第2のスイッチング手段とを、制御
信号に応じて択一的にオン作動させ、さらに第1の電源
の陽極と陰極の電圧によりEL素子の一方の電極に駆動
電圧を出力し、また第2の電源の陽極の電圧を用いてE
L素子の他方の電極に駆動電圧を出力するようにした点
を第2の特徴としている。
がオン作動した時には、第1の電源の陽極より基準電圧
が出力され、陰極より基準電圧を基準にした負極性側の
電圧が出力される。また、第2のスイッチング手段がオ
ン作動した時には、第1の電源の陽極より第1、第2の
電源のそれぞれの電圧の和となる正極性側の電圧が出力
され、陰極より第2の電源の電圧が出力される。
作動により、第1の電源から4つの異なる電圧を出力す
ることができ、その出力電圧によりEL素子の一方の電
極の駆動電圧とし、さらに第2の電源の電圧を用いてE
L素子の他方の電極の駆動電圧とすることにより、EL
素子に正負のフィールドで極性の異なる交流電圧を印加
してEL素子を発光させることができる。その場合、第
2の電源をそれぞれの駆動電圧の作成に用いて回路の簡
素化を図ることができる。
路図である。この図1に示す電源回路において、単一の
電源1を有し、その陽極はNチャンネルFET(第1の
スイッチング手段)2を介して接地され、陰極はPチャ
ンネルFET(第2のスイッチング手段)3を介して接
地されるように構成されている。また、この電源1と並
列に平滑用のコンデンサ4が設けられている。
から制御信号が入力され、PチャンネルFET3には、
入力端子S2からカップリングコンデンサ5を介して制
御信号が入力される。なお、入力保護用として、ツェナ
ーダイオード6、7、抵抗8が設けられている。この電
源回路の出力段には出力回路9が設けられており、その
出力電圧がEL素子100の一方の電極に印加される。
また、EL素子100の他方の電極は接地されている。
タイミングチャートを参照して説明する。なお、図2中
のGNDは接地電圧を示している。入力端子S1、S2
には、図2に示すように、ハイレベルとローレベルの制
御信号が入力される。制御信号が共にローレベルの時に
は、NチャンネルFET2がオフし、PチャンネルFE
T3がオンする。従って、+端子には電源1の電圧Vが
出力され−端子には接地電圧が出力される。
は、NチャンネルFET2がオンし、PチャンネルFE
T3がオフする。従って、+端子には接地電圧が出力さ
れ、−端子には−Vの電圧が出力される。一方、出力回
路9は、制御信号と連動して図2に示すタイミングでT
1とT2のスイッチ状態に交互に切り換わる。その切り
換えに伴い、±Vの電圧と接地電圧とによる図2の交流
電圧が出力される。その交流電圧は、EL素子100の
一方に印加されるため、EL素子100が発光する。
ルFET2がオンしているので、この時、T1がオンし
ていれば出力はGNDになる。S1、S2がローレベル
になるとPチャンネルFET3がオンしているので、T
1はそのままだと出力はVになる。S1、S2がそのま
までT1からT2がオンすると出力はGNDになり、E
L素子の電荷はT2からFET3の寄生ダイオードを通
ってGNDに流れる。スイッチT1、T2の切り換えタ
イミングとS1、S2の状態変化によって電圧が出力さ
れる時間(パルス幅)TP 、TN が決定される。
を示す。出力回路9は、PチャンネルFET9a、Nチ
ャンネルFET9bを有しており、入力端子9c、9d
から入力されるハイレベル、ローレベルの信号(入力端
子S1、S2に入力される制御信号と連動した信号)に
応じて、いずれかのFETがオンし、+端子、−端子の
電圧の一方を出力するように構成されている。なお、図
中の9e、9fは寄生ダイオードである。
基準にして、±Vの交流電圧を出力するものを示した
が、FET2、3を介して電源1に接続される電圧を接
地電圧でなく所定の基準電圧を発生する第2の電源とす
れば、その基準電圧を中心とした交流電圧を出力するこ
とができる。この場合、EL素子の他方の電極に上記し
たき基準電圧と同一の電圧を印加しておけば、上記した
実施形態と同様にEL素子100を発光させることがで
きる。 (第2実施形態)上記第1実施形態においては、EL素
子を単に発光させる回路について示したが、EL素子に
よりセグメント表示、あるいはマトリクス表示を行うこ
ともできる。本実施形態においては、EL素子によりマ
トリクス表示を行うものについて説明する。
置の全体構成を示す。このEL表示装置におけるEL表
示パネル100’は、図7に示すEL素子の透明電極1
02、背面電極106を行列上に複数配置して走査電極
およびデータ電極として構成されている。図4は、行方
向に奇数走査電極201、202、…、偶数走査電極3
01、302、…が形成され、列方向にデータ電極40
1、402、403、…が形成されている例である。
2、…とデータ電極401、402、403、…とのそ
れぞれの交差領域には、画素としてのEL素子111、
112、…121、…が形成されている。なお、EL素
子は容量性の素子であるため、図ではコンデンサの記号
で表している。このEL表示パネル100’の表示駆動
を行うために、走査側ドライバIC20、30およびデ
ータ側ドライバIC40が設けられている。
タイプの駆動回路であり、奇数走査電極201、20
2、…に接続されたPチャンネルFET21a、22
a、…とNチャンネルFET21b、22b、…を有
し、制御回路200からの出力に従って奇数走査電極2
01、202、…に走査電圧を印加する。また、FET
21a、21b、22a、22b、…のそれぞれには、
寄生ダイオード21c、21d、22c、22d、…が
形成されており、走査電極の電圧を所望の基準電圧に設
定する。
制御回路300、PチャンネルFET31a、32a、
…とNチャンネルFET31b、32b、…を有して、
偶数走査電極301、302、…に走査電圧を供給す
る。データ側ドライバIC40も同様に、制御回路40
0、PチャンネルFET41a、42a、…とNチャン
ネルFET41b、42b、…を有して、データ電極4
01、402、403、…にデータ電圧を供給する。
0、30、データ側ドライバIC40に電圧供給を行う
電圧供給回路Aの構成を示す。図5において、電圧供給
回路Aには、電圧Vmを出力する第2の電源10が設け
られており、電源1(以下、この第2実施形態において
は第1の電源という)は、PチャンネルFET3がオン
した時、その陰極と第2の電源10の陽極が接続され、
電圧Vmを基準とした電圧を第1の電源の陽極から出力
する。
L4を介して電圧Vm、接地電圧をデータ側ドライバI
C40に供給する。また、第1の電源1は、電圧供給ラ
インL1、L2を介して走査電圧を形成するための電圧
を走査側ドライバIC3に供給する。なお、第1の電源
1は、本実施形態においてはVr−Vmの電圧を有する
ものとしている。ここで、Vrは発光に必要な駆動電圧
を示す。
ンネルFET3には、フィルタ回路11、12を介して
制御信号が入力されるようになっており、その他の構成
で図1に示すものと同一の符号が付された部分について
は、図1に示すものと同一又は均等の構成を示してい
る。図1の電源1は発光に十分な電圧が必要であるが、
図5の電源1は発光しきい値以下の必要がある。
様、入力端子S1、S2にローレベルの制御信号が入力
されると、NチャンネルFET2がオフし、Pチャンネ
ルFET3がオンする。従って、第1の電源1の陰極か
ら第2の電源10の電圧Vmが電圧供給ラインL2に出
力され、また陽極から電圧Vr(=Vr−Vm+Vm)
が電圧供給ラインL1に出力される。
制御信号が入力されると、NチャンネルFET2がオン
し、PチャンネルFET3がオフする。従って、第1の
電源1の陰極から−Vr+Vmの電圧が電圧供給ライン
L2に出力され、また陽極から接地電圧が電圧供給ライ
ンL1に出力される。従って、後述する正フィールドの
駆動の場合(入力端子S1、S2への制御信号が共にロ
ーレベルの場合)には、電圧供給ラインL1、L2から
VrとVmの電圧がそれぞれ出力され、後述する負フィ
ールドの駆動の場合(入力端子S1、S2への制御信号
が共にハイレベルの場合)には、電圧供給ラインL1、
L2から接地電圧と−Vr+Vmの電圧がそれぞれ出力
される。
ールドでマトリクス駆動する場合の作動について図6の
タイミングチャートを参照して説明する。 (正フィールド)図5の入力端子S1、S2への制御信
号を共にローレベルにする。このことにより上記したよ
うに電圧供給ラインL1、L2からVrとVmの電圧が
それぞれ出力される。また、電圧供給ラインL3、L4
からVmの電圧と接地電圧がそれぞれ出力される。
2、302、…の電圧は、走査側ドライバIC20、3
0のFETの寄生ダイオードの作動により、電圧Vmと
なっている。また、データ側ドライバIC40のFET
41a、42a、43a、…側をオンし、データ電極の
電圧をVmにする。この状態では、全てのEL素子に印
加される電圧が0Vになるため、EL素子は発光しな
い。
する。まず、1行目の走査電極201に接続されている
走査側ドライバIC20のPチャンネルFET21aを
オンにして、走査電極201の電圧をVrにする。ま
た、他の走査電極に接続されている走査側ドライバIC
20、30の出力段FETを全てオフにしそれらの走査
電極をフローティング状態にする。
3、…のうち発光させたいEL素子のデータ電極に接続
されているデータ側ドライバIC40のPチャンネルF
ETをオフ、NチャンネルFETをオンにし、発光させ
たくないEL素子のデータ電極に接続されているデータ
側ドライバIC40のPチャンネルFETをオン、Nチ
ャンネルFETをオフにする。
データ電極の電圧が接地電圧になるため、EL素子にし
きい値電圧以上の電圧VrがかかりEL素子が発光す
る。また、発光させたくないEL素子のデータ電極の電
圧はVmのままとなり、EL素子にはVr−Vmの電圧
が印加される。このVr−Vmの電圧は、しきい値電圧
より低く設定されておりEL素子は発光しない。
ドライバIC40のPチャンネルFET41aをオフ、
NチャンネルFET41bをオンにして、EL素子11
1にVrの電圧を印加し、EL素子111を発光させる
状態を示している。この後、1行目の走査電極201に
接続されている走査側ドライバIC20のPチャンネル
FET21aをオフにし、NチャンネルFET21bを
オンすることにより、走査電極201上のEL素子に蓄
積した電荷を放電する。
ている走査側ドライバIC3のPチャンネルFET31
aをオンして、走査電極301の電圧をVrにする。ま
た、他の走査電極に接続されている走査側ドライバIC
20、30の出力段FETを全てオフにしそれらの走査
電極をフローティング状態にする。また、データ電極4
01、402、403、…の電圧レベルを、発光させた
いEL素子と発光させたくないEL素子に応じた電圧レ
ベルとすることにより、上記したのと同様にして2行目
のEL素子の発光駆動を行う。
ドライバIC40のPチャンネルFET41aをオン、
NチャンネルFET41bをオフにし、データ電極40
1の電圧をVmとして、EL素子121にVr−Vmの
電圧を印加し、EL素子121を発光させない状態を示
している。この後、2行目の走査電極301に接続され
ている走査側ドライバIC3のPチャンネルFET31
aをオフにし、NチャンネルFET31bをオンするこ
とにより、走査電極301上のEL素子に蓄積した電荷
を放電する。
で上記作動を繰り返す、線順次走査を行う。 (負フィールド)図5の入力端子S1、S2への制御信
号を共にハイレベルにする。このことにより上記したよ
うに電圧供給ラインL1、L2から接地電圧と−Vr+
Vmの電圧がそれぞれ出力される。
生ダイオードの作動により、走査電極は接地電圧とな
る。また、データ側ドライバIC40のFET41b、
42b、43b…側をオンし、データ電極の電圧を接地
電圧にする。この状態では、全てのEL素子に印加され
る電圧が0Vになるため、EL素子は発光しない。以
下、負フィールドも正フィールドと同様に線順次走査を
行う。
Vmを印加する。データ電極側においては、正フィール
ドとは逆に、発光させたいデータ電極の電圧をVmに
し、発光させたくないデータ電極に対しては接地電圧の
ままにする。従って、−Vr+Vmの電圧が印加されて
いる走査電極に対し、データ電極に電圧Vmが印加され
ると、それに対するEL素子に−Vrの電圧が印加され
EL素子が発光する。また、データ電極の電圧が接地電
圧であると、EL素子にしきい値電圧より低い−Vr+
Vmが印加されるためEL素子は発光しない。
より1サイクルの表示動作が終了し、これを繰り返し行
う。この第2実施形態において、正フィールド時の駆動
に用いる電圧Vmはオフセット電圧として機能する。す
なわち、走査側ドライバIC20、30には、正フィー
ルドにおいてVrーVmの電圧が印加され、負フィール
ドにおいて−Vr+Vmの電圧が印加される。従って、
走査側ドライバIC20、30の耐圧を、オフセット電
圧Vm分だけ低くすることができ、走査側ドライバIC
20、30の低耐圧化を図ることができる。
Vmから駆動用の電圧Vrに変化させているため、その
電圧変化を小さくすることができ、EL素子に流れるピ
ーク電流を低くでき、EL素子の信頼性を向上させるこ
とができる。セグメント表示における実施形態として
は、図5においてデータ側ドライバICをなくし、EL
素子の電極の一方をGNDにする。そして、電源10も
なくしFET3のソースをGNDにする。この場合、電
源供給回路Aは図1に相当する。なお、この時はELを
発光させるために電源1は発光に十分な電圧である必要
がある。
は、本発明をEL素子の駆動回路に適用するものを示し
たが、1つの出力線から正負の交流電圧を受けて動作す
る負荷を駆動するものであれば、EL素子以外にも本発
明を適用することができる。その場合、第1実施形態に
示すものにおいて、作成される正負の電圧をプッシュプ
ル動作で選択的に出力して負荷駆動するようにしてもよ
い。
とNチャンネルFETを接続した構造のプッシュプルで
あるが、NチャンネルFETのみで構成されたプッシュ
プルドライバでもよい。また、NチャンネルFET2、
PチャンネルFET3のかわりにNPNとPNPのバイ
ポーラトランジスタをそれぞれ用いてもよい。
である。
ある。
体構成図である。
成を示す構成図である。
ある。
ンネルFET、9…出力回路、20、30…走査側ドラ
イバIC、40…データ側ドライバIC、100…EL
素子、100’…EL表示パネル。
Claims (7)
- 【請求項1】 電源(1)と、この電源の陽極と第1の
基準電圧の接続を開閉する第1のスイッチング手段
(2)と、前記電源の陰極と第2の基準電圧の接続を開
閉する第2のスイッチング手段(3)とを備え、前記第
1、第2のスイッチング手段は制御信号に応じて択一的
にオン作動するものであり、さらに前記電源の陽極と陰
極の電圧を選択して負荷の駆動のために出力する選択出
力手段(9)を備えたことを特徴とする負荷駆動装置。 - 【請求項2】 前記第1、第2の基準電圧は同一の電圧
であることを特徴とする請求項1に記載の負荷駆動装
置。 - 【請求項3】 前記第1、第2の基準電圧は共に接地電
圧であることを特徴とする請求項2に記載の負荷駆動装
置。 - 【請求項4】 前記第1、第2の基準電圧は互いに異な
る電圧であることを特徴とする請求項1に記載の負荷駆
動装置。 - 【請求項5】 前記選択出力手段は、プッシュプル動作
にて前記電源の陽極と陰極の電圧を選択出力して負荷駆
動を行う駆動回路(20、30)であることを特徴とす
る請求項1乃至4のいずれか1つに記載の負荷駆動装
置。 - 【請求項6】 前記第1、第2のスイッチング手段は、
寄生ダイオードを有するトランジスタであることを特徴
とする請求項1乃至5のいずれか1つに記載の負荷駆動
装置。 - 【請求項7】 第1の電源(1)と第2の電源(10)
を有し、前記第1の電源の陽極と基準電圧の接続を開閉
する第1のスイッチング手段(2)と、前記第2の電源
の陽極と前記第1の電源の陰極の接続を開閉する第2の
スイッチング手段(3)とを備え、前記第1、第2のス
イッチング手段は制御信号に応じて択一的にオン作動す
るものであり、 さらに前記第1の電源の陽極と陰極の電圧をプッシュプ
ル動作にて選択してEL素子(100)の一方の電極
(201、301…)に駆動電圧を出力する第1の駆動
回路(20、30)と、前記第2の電源の陽極の電圧を
用いて前記EL素子の他方の電極(401、402…)
に駆動電圧を出力する第2の駆動回路(40)とを備え
て、前記EL素子に正負のフィルードで異なる極性の駆
動電圧パルスを印加するようにしたことを特徴とするE
L素子の駆動装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20634495A JP2897695B2 (ja) | 1995-08-11 | 1995-08-11 | El素子の駆動装置 |
US08/675,672 US5847516A (en) | 1995-07-04 | 1996-07-03 | Electroluminescent display driver device |
US08/855,396 US6121943A (en) | 1995-07-04 | 1997-05-13 | Electroluminescent display with constant current control circuits in scan electrode circuit |
US09/204,169 US6064158A (en) | 1995-07-04 | 1998-12-03 | Electroluminescent display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20634495A JP2897695B2 (ja) | 1995-08-11 | 1995-08-11 | El素子の駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0954565A true JPH0954565A (ja) | 1997-02-25 |
JP2897695B2 JP2897695B2 (ja) | 1999-05-31 |
Family
ID=16521754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20634495A Expired - Lifetime JP2897695B2 (ja) | 1995-07-04 | 1995-08-11 | El素子の駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2897695B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867755B2 (en) * | 2000-04-28 | 2005-03-15 | Yazaki Corporation | Device and method for driving EL device |
US7176854B2 (en) | 2003-01-29 | 2007-02-13 | Samsung Sdi Co., Ltd. | Device and method for driving plasma display panel |
JP2007101741A (ja) * | 2005-09-30 | 2007-04-19 | Denso Corp | 表示装置用駆動回路 |
JP2008097019A (ja) * | 2007-10-31 | 2008-04-24 | Denso Corp | ディスプレイ装置 |
JP4714681B2 (ja) * | 2004-04-21 | 2011-06-29 | 株式会社ブリヂストン | 情報表示装置の駆動方法およびそれを用いる情報表示装置 |
-
1995
- 1995-08-11 JP JP20634495A patent/JP2897695B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867755B2 (en) * | 2000-04-28 | 2005-03-15 | Yazaki Corporation | Device and method for driving EL device |
US7176854B2 (en) | 2003-01-29 | 2007-02-13 | Samsung Sdi Co., Ltd. | Device and method for driving plasma display panel |
JP4714681B2 (ja) * | 2004-04-21 | 2011-06-29 | 株式会社ブリヂストン | 情報表示装置の駆動方法およびそれを用いる情報表示装置 |
JP2007101741A (ja) * | 2005-09-30 | 2007-04-19 | Denso Corp | 表示装置用駆動回路 |
JP2008097019A (ja) * | 2007-10-31 | 2008-04-24 | Denso Corp | ディスプレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2897695B2 (ja) | 1999-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064158A (en) | Electroluminescent display device | |
US6121943A (en) | Electroluminescent display with constant current control circuits in scan electrode circuit | |
KR970022928A (ko) | Ac형플라즈마 디스플레이장치 및 그 구동회로 | |
GB2194377A (en) | Driving circuit of thin membrane el display apparatus | |
CN110767154B (zh) | 像素电路、像素电路驱动方法、以及相关的显示装置 | |
JP4081912B2 (ja) | ディスプレイ装置 | |
JP2000356973A (ja) | 表示装置用駆動回路 | |
US6580409B1 (en) | Device for driving capacitive load | |
JP2000122610A (ja) | 負荷駆動装置およびel素子の駆動装置 | |
JP2897695B2 (ja) | El素子の駆動装置 | |
JP2914234B2 (ja) | El表示装置 | |
JP4736119B2 (ja) | 表示装置用駆動回路 | |
US7042425B2 (en) | Display device | |
JP4406969B2 (ja) | El表示装置 | |
JP3039378B2 (ja) | El表示装置 | |
JP2009092744A (ja) | 電流源装置 | |
JP4790895B2 (ja) | 有機el表示装置の駆動方法および駆動装置 | |
JP3598650B2 (ja) | El表示装置 | |
JP2571766B2 (ja) | マトリクス表示パネル | |
JP3301379B2 (ja) | El表示装置 | |
JP3058543B2 (ja) | 表示装置 | |
JP5012422B2 (ja) | ディスプレイ装置 | |
JPH05333815A (ja) | 表示装置の駆動方法 | |
JPH0620318Y2 (ja) | 薄膜el表示装置の駆動回路 | |
JP2672295B2 (ja) | マトリクス型表示パネルの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |