JP2000356973A - 表示装置用駆動回路 - Google Patents
表示装置用駆動回路Info
- Publication number
- JP2000356973A JP2000356973A JP2000039642A JP2000039642A JP2000356973A JP 2000356973 A JP2000356973 A JP 2000356973A JP 2000039642 A JP2000039642 A JP 2000039642A JP 2000039642 A JP2000039642 A JP 2000039642A JP 2000356973 A JP2000356973 A JP 2000356973A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- driving
- power supply
- capacitor
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 容量性表示素子に駆動電圧を印加するための
駆動用ＩＣでの消費電力を小さくして、その温度上昇を
抑制すること。 【解決手段】 マトリクス型ＥＬ表示装置１のＥＬ表示
素子４には、ロウ側ドライバＩＣ５を通じて充放電電流
が流れる。ドライバＩＣ５の出力段に設けられた出力回
路６は、充電用のＰチャネル型ＬＤＭＯＳ及び放電用の
Ｎチャネル型ＬＤＭＯＳをプッシュプル接続して成る。
駆動用電源９のプラス側端子（＋）及びマイナス側端子
（−）とドライバＩＣ５の電源端子５ａ及び５ｂとの各
間には、Ｐチャネル型パワーＭＯＳＦＥＴ１０及びＮチ
ャネル型パワーＭＯＳＦＥＴ１１が接続される。パワー
ＭＯＳＦＥＴ１０は、ドライバＩＣ５内の充電用ＬＤＭ
ＯＳが導通した後に導通するように制御され、また、上
記パワーＭＯＳＦＥＴ１３は、ドライバＩＣ５内の放電
用ＬＤＭＯＳ８を導通した後に導通するように制御され
る。
駆動用ＩＣでの消費電力を小さくして、その温度上昇を
抑制すること。 【解決手段】 マトリクス型ＥＬ表示装置１のＥＬ表示
素子４には、ロウ側ドライバＩＣ５を通じて充放電電流
が流れる。ドライバＩＣ５の出力段に設けられた出力回
路６は、充電用のＰチャネル型ＬＤＭＯＳ及び放電用の
Ｎチャネル型ＬＤＭＯＳをプッシュプル接続して成る。
駆動用電源９のプラス側端子（＋）及びマイナス側端子
（−）とドライバＩＣ５の電源端子５ａ及び５ｂとの各
間には、Ｐチャネル型パワーＭＯＳＦＥＴ１０及びＮチ
ャネル型パワーＭＯＳＦＥＴ１１が接続される。パワー
ＭＯＳＦＥＴ１０は、ドライバＩＣ５内の充電用ＬＤＭ
ＯＳが導通した後に導通するように制御され、また、上
記パワーＭＯＳＦＥＴ１３は、ドライバＩＣ５内の放電
用ＬＤＭＯＳ８を導通した後に導通するように制御され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、駆動電圧の印加に
応じて光学的特性が変わる複数の容量性表示素子を備え
た表示装置用の駆動回路に関する。
応じて光学的特性が変わる複数の容量性表示素子を備え
た表示装置用の駆動回路に関する。
【０００２】
【発明が解決しようとする課題】例えば、複数の容量性
表示素子を備えたマトリクス型ＥＬ表示装置のためのロ
ウ側（走査側）ドライバＩＣにあっては、これを構成す
る複数のスイッチング素子（一般的にはＦＥＴ）に比較
的大きな充放電電流が流れるものであり、特にＥＬ表示
装置の容量が大きい場合には、当該ドライバＩＣでの消
費電力（主に各スイッチング素子でのスイッチング損
失）が増大して発熱量が大きくなるため、これに伴う温
度上昇に起因して誤動作する恐れがあった。
表示素子を備えたマトリクス型ＥＬ表示装置のためのロ
ウ側（走査側）ドライバＩＣにあっては、これを構成す
る複数のスイッチング素子（一般的にはＦＥＴ）に比較
的大きな充放電電流が流れるものであり、特にＥＬ表示
装置の容量が大きい場合には、当該ドライバＩＣでの消
費電力（主に各スイッチング素子でのスイッチング損
失）が増大して発熱量が大きくなるため、これに伴う温
度上昇に起因して誤動作する恐れがあった。
【０００３】本発明は上記事情に鑑みてなされたもので
あり、その目的は、駆動用ＩＣでの消費電力を小さくで
きて、表示装置を常時において安定した状態で動作させ
得る表示装置用駆動回路を提供することにある。
あり、その目的は、駆動用ＩＣでの消費電力を小さくで
きて、表示装置を常時において安定した状態で動作させ
得る表示装置用駆動回路を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に請求項１記載の手段を採用できる。一般的に、容量Ｃ
を電圧Ｖで充放電する場合、その充放電エネルギの理論
値は、充放電経路の抵抗成分とは無関係にＣＶ２にな
る。上記手段によれば、容量性表示素子（４）の充放電
エネルギが、駆動用ＩＣ（５）内のスイッチング素子
（７、８）と、当該駆動用ＩＣ（５）外の負荷（１０、
１１、１２、１３）とで分担されるようになるから、駆
動用ＩＣ（５）での消費電力が相対的に小さくなる。こ
の結果、駆動用ＩＣ（５）での発熱量が小さくなって温
度上昇が抑制されるため、その駆動用ＩＣ（５）が誤動
作する可能性が低くなり、駆動対象である表示装置
（１）を常時において安定した状態で動作させ得るよう
になる。
に請求項１記載の手段を採用できる。一般的に、容量Ｃ
を電圧Ｖで充放電する場合、その充放電エネルギの理論
値は、充放電経路の抵抗成分とは無関係にＣＶ２にな
る。上記手段によれば、容量性表示素子（４）の充放電
エネルギが、駆動用ＩＣ（５）内のスイッチング素子
（７、８）と、当該駆動用ＩＣ（５）外の負荷（１０、
１１、１２、１３）とで分担されるようになるから、駆
動用ＩＣ（５）での消費電力が相対的に小さくなる。こ
の結果、駆動用ＩＣ（５）での発熱量が小さくなって温
度上昇が抑制されるため、その駆動用ＩＣ（５）が誤動
作する可能性が低くなり、駆動対象である表示装置
（１）を常時において安定した状態で動作させ得るよう
になる。
【０００５】請求項２記載の手段によれば、容量性表示
素子（４）の充放電経路に、駆動用ＩＣ（５）外の抵抗
素子（１２、１３）と駆動用ＩＣ（５）内のスイッチン
グ素子（７、８）とが直列に挿入された状態となるた
め、その充放電時には、抵抗素子（１２、１３）及びス
イッチング素子（７、８）での消費電力が、それらのイ
ンピーダンスの割合で配分されるようになり、駆動用Ｉ
Ｃ（５）での消費電力が相対的に小さくなる。
素子（４）の充放電経路に、駆動用ＩＣ（５）外の抵抗
素子（１２、１３）と駆動用ＩＣ（５）内のスイッチン
グ素子（７、８）とが直列に挿入された状態となるた
め、その充放電時には、抵抗素子（１２、１３）及びス
イッチング素子（７、８）での消費電力が、それらのイ
ンピーダンスの割合で配分されるようになり、駆動用Ｉ
Ｃ（５）での消費電力が相対的に小さくなる。
【０００６】請求項３記載の手段によれば、容量性表示
素子（４）の充放電経路に、駆動用ＩＣ（５）外のトラ
ンジスタ（１０、１１）と駆動用ＩＣ（５）内のスイッ
チング素子（７、８）とが直列に挿入された状態となる
ため、その充放電時には、トランジスタ（１０、１１）
及びスイッチング素子（７、８）での消費電力が、それ
らの内部損失の割合で配分されるようになり、駆動用Ｉ
Ｃ（５）での消費電力が相対的に小さくなる。
素子（４）の充放電経路に、駆動用ＩＣ（５）外のトラ
ンジスタ（１０、１１）と駆動用ＩＣ（５）内のスイッ
チング素子（７、８）とが直列に挿入された状態となる
ため、その充放電時には、トランジスタ（１０、１１）
及びスイッチング素子（７、８）での消費電力が、それ
らの内部損失の割合で配分されるようになり、駆動用Ｉ
Ｃ（５）での消費電力が相対的に小さくなる。
【０００７】請求項４記載の手段によれば、前記トラン
ジスタ（１０、１１）が駆動用ＩＣ（５）内のスイッチ
ング素子（７、８）の導通後に導通されることになる。
トランジスタ（１０、１１）を抵抗成分として考えた場
合、その抵抗成分の大きさは非導通状態と導通状態との
間で無限大からオン抵抗までの範囲で変化することにな
る。このため、上記のようにトランジスタ（１０、１
１）がスイッチング素子（７、８）の導通後に導通され
る場合には、当該トランジスタ（１０、１１）の両端に
加わる電位差が相対的に大きくなって、そのスイッチン
グ損失（非導通状態及び導通状態間での切換動作が行わ
れるときの過渡状態での損失）が増大するようになる。
この結果、駆動用ＩＣ（５）での消費電力が一段と小さ
くなるから、その駆動用ＩＣ（５）の温度上昇を効果的
に抑制できるようになって、これが誤動作する可能性を
さらに低くできる。
ジスタ（１０、１１）が駆動用ＩＣ（５）内のスイッチ
ング素子（７、８）の導通後に導通されることになる。
トランジスタ（１０、１１）を抵抗成分として考えた場
合、その抵抗成分の大きさは非導通状態と導通状態との
間で無限大からオン抵抗までの範囲で変化することにな
る。このため、上記のようにトランジスタ（１０、１
１）がスイッチング素子（７、８）の導通後に導通され
る場合には、当該トランジスタ（１０、１１）の両端に
加わる電位差が相対的に大きくなって、そのスイッチン
グ損失（非導通状態及び導通状態間での切換動作が行わ
れるときの過渡状態での損失）が増大するようになる。
この結果、駆動用ＩＣ（５）での消費電力が一段と小さ
くなるから、その駆動用ＩＣ（５）の温度上昇を効果的
に抑制できるようになって、これが誤動作する可能性を
さらに低くできる。
【０００８】請求項５記載の手段のように、容量表示素
子（４）に印加される駆動電圧が段階的に上昇する構成
とされた場合には、全体の消費エネルギが減少するよう
になって駆動用ＩＣ（５）での発熱量が小さくなる。こ
の場合、前記トランジスタ（１０、１１）は、駆動電圧
が上昇される前に非導通状態とされ、その駆動電圧が上
昇された後に導通状態とされる構成となっているから、
当該トランジスタ（１０、１１）でのスイッチング損失
が前記請求項４記載の手段と同様に増大するようにな
り、駆動用ＩＣ（５）での消費電力を一段と小さくでき
る。
子（４）に印加される駆動電圧が段階的に上昇する構成
とされた場合には、全体の消費エネルギが減少するよう
になって駆動用ＩＣ（５）での発熱量が小さくなる。こ
の場合、前記トランジスタ（１０、１１）は、駆動電圧
が上昇される前に非導通状態とされ、その駆動電圧が上
昇された後に導通状態とされる構成となっているから、
当該トランジスタ（１０、１１）でのスイッチング損失
が前記請求項４記載の手段と同様に増大するようにな
り、駆動用ＩＣ（５）での消費電力を一段と小さくでき
る。
【０００９】請求項６記載の手段のように、駆動用ＩＣ
（５）を、第１のスイッチング素子（７）及び第２のス
イッチング素子（８）によるプッシュプル回路構成とし
た場合には、その制御性が向上するから、例えば、駆動
対象の表示装置に印加する駆動電圧の極性を交互に反転
させる必要がある場合に、その駆動を容易に行い得るよ
うになる。
（５）を、第１のスイッチング素子（７）及び第２のス
イッチング素子（８）によるプッシュプル回路構成とし
た場合には、その制御性が向上するから、例えば、駆動
対象の表示装置に印加する駆動電圧の極性を交互に反転
させる必要がある場合に、その駆動を容易に行い得るよ
うになる。
【００１０】請求項７記載の手段のように、前記プッシ
ュプル回路構成を、Ｐチャネル型ＬＤＭＯＳ（７）及び
Ｎチャネル型ＬＤＭＯＳ（８）により構成する場合に
は、その耐圧を向上させることができ、また、それらの
駆動に必要なゲート電流を小さくできるため、低消費電
力化を図る上で有益になる。
ュプル回路構成を、Ｐチャネル型ＬＤＭＯＳ（７）及び
Ｎチャネル型ＬＤＭＯＳ（８）により構成する場合に
は、その耐圧を向上させることができ、また、それらの
駆動に必要なゲート電流を小さくできるため、低消費電
力化を図る上で有益になる。
【００１１】請求項８記載の手段のように、前記プッシ
ュプル回路構成を、ＳＣＲ（３７、３８）により構成す
る場合には、当該ＳＣＲ（３７、３８）がオン状態にラ
ッチアップされる素子であるため、大きな出力電流を得
ることができる。従って、電圧を分担するための外部負
荷（１０、１１、１２、１３）との間で消費電力を分配
する際に、分配の割合が小さくなり、駆動用ＩＣ（５）
の低消費電力化が可能になる。また、大きな出力電流が
得られる結果、容量性表示素子（４）に対する充電速度
を高めることができ、結果的に、その容量性表示素子
（４）の輝度向上も可能になる。
ュプル回路構成を、ＳＣＲ（３７、３８）により構成す
る場合には、当該ＳＣＲ（３７、３８）がオン状態にラ
ッチアップされる素子であるため、大きな出力電流を得
ることができる。従って、電圧を分担するための外部負
荷（１０、１１、１２、１３）との間で消費電力を分配
する際に、分配の割合が小さくなり、駆動用ＩＣ（５）
の低消費電力化が可能になる。また、大きな出力電流が
得られる結果、容量性表示素子（４）に対する充電速度
を高めることができ、結果的に、その容量性表示素子
（４）の輝度向上も可能になる。
【００１２】この場合、請求項９記載の手段のように、
ＳＣＲ（３７、３８）と逆並列状態で第１及び第２の放
電用ダイオード（３９、４０）を接続した場合には、Ｓ
ＣＲ（３７、３８）の動作が遅いという性質をカバーで
きるようになる。
ＳＣＲ（３７、３８）と逆並列状態で第１及び第２の放
電用ダイオード（３９、４０）を接続した場合には、Ｓ
ＣＲ（３７、３８）の動作が遅いという性質をカバーで
きるようになる。
【００１３】請求項１０記載の手段によれば、第１の補
助スイッチング素子（１８）がオンされたときに、駆動
用電源（９）からダイオード（１６）を通じてコンデン
サ（１９）に充電電流が供給され、その後に第１の補助
スイッチング素子（１８）がオフされると共に第２の補
助スイッチング素子（１７）がオンされたときには、コ
ンデンサ（１９）の充電電荷が駆動用電源（９）の出力
電圧に重畳されるようになる。この結果、容量性表示素
子（４）の駆動電圧が段階的に上昇されることになっ
て、全体の消費エネルギが減少するようになるため、駆
動用ＩＣ（５）での発熱量が小さくなって、その温度上
昇を抑制できることになる。また、第１の補助スイッチ
ング素子（１８）のオン状態時に、容量性表示素子
（４）に対する駆動電圧の印加が停止されたときには、
その容量性表示素子（４）の充電エネルギがコンデンサ
（１９）に充電電流として供給されることになるから、
供給エネルギの一部をコンデンサ（１９）で回収して再
利用する形態となり、以て低消費電力化に効果を発揮で
きるようになる。
助スイッチング素子（１８）がオンされたときに、駆動
用電源（９）からダイオード（１６）を通じてコンデン
サ（１９）に充電電流が供給され、その後に第１の補助
スイッチング素子（１８）がオフされると共に第２の補
助スイッチング素子（１７）がオンされたときには、コ
ンデンサ（１９）の充電電荷が駆動用電源（９）の出力
電圧に重畳されるようになる。この結果、容量性表示素
子（４）の駆動電圧が段階的に上昇されることになっ
て、全体の消費エネルギが減少するようになるため、駆
動用ＩＣ（５）での発熱量が小さくなって、その温度上
昇を抑制できることになる。また、第１の補助スイッチ
ング素子（１８）のオン状態時に、容量性表示素子
（４）に対する駆動電圧の印加が停止されたときには、
その容量性表示素子（４）の充電エネルギがコンデンサ
（１９）に充電電流として供給されることになるから、
供給エネルギの一部をコンデンサ（１９）で回収して再
利用する形態となり、以て低消費電力化に効果を発揮で
きるようになる。
【００１４】請求項１１記載の手段によれば、容量性表
示素子（４）に正極性の駆動電圧を印加する際には、駆
動用電源（９）のマイナス側端子が所定の基準電位に固
定される。この状態で、第２及び第３の補助スイッチン
グ素子（２６、２５）がオンされたときに、駆動用電源
（９）から第１のダイオード（２２）を通じて第１のコ
ンデンサ（２８）に充電電流が供給され、その後に第２
の補助スイッチング素子（２６）がオフされる共に第１
の補助スイッチング素子（２４）がオンされたときに
は、第１のコンデンサ（２８）の充電電荷が駆動用電源
（９）の出力電圧に重畳される。この結果、容量性表示
素子（４）に正極性の駆動電圧を印加する場合、容量性
表示素子（４）の駆動電圧が段階的に上昇されることに
なる。また、第２及び第３の補助スイッチング素子（２
６、２５）のオン状態時に、容量性表示素子（４）に対
する駆動電圧の印加が停止されたときには、その容量性
表示素子（４）の充電エネルギが第１のコンデンサ（２
８）に充電電流として供給されることになる。
示素子（４）に正極性の駆動電圧を印加する際には、駆
動用電源（９）のマイナス側端子が所定の基準電位に固
定される。この状態で、第２及び第３の補助スイッチン
グ素子（２６、２５）がオンされたときに、駆動用電源
（９）から第１のダイオード（２２）を通じて第１のコ
ンデンサ（２８）に充電電流が供給され、その後に第２
の補助スイッチング素子（２６）がオフされる共に第１
の補助スイッチング素子（２４）がオンされたときに
は、第１のコンデンサ（２８）の充電電荷が駆動用電源
（９）の出力電圧に重畳される。この結果、容量性表示
素子（４）に正極性の駆動電圧を印加する場合、容量性
表示素子（４）の駆動電圧が段階的に上昇されることに
なる。また、第２及び第３の補助スイッチング素子（２
６、２５）のオン状態時に、容量性表示素子（４）に対
する駆動電圧の印加が停止されたときには、その容量性
表示素子（４）の充電エネルギが第１のコンデンサ（２
８）に充電電流として供給されることになる。
【００１５】容量性表示素子（４）に負極性の駆動電圧
を印加する際には、駆動用電源（９）のプラス側端子が
所定の基準電位に固定される。この状態で、第１及び第
４の補助スイッチング素子（２４、２７）がオンされた
ときに、駆動用電源（９）から当該第１及び第４の補助
スイッチング素子（２４、２７）を通じて第２のコンデ
ンサ（２９）に充電電流が供給され、その後に第１の補
助スイッチング素子（２４）がオフされると共に第２の
補助スイッチング素子（２６）がオンされたときには、
第２のコンデンサ（２９）の充電電荷が駆動用電源
（９）の出力電圧に重畳される。この結果、容量性表示
素子（４）に負極性の駆動電圧を印加する場合において
も、容量性表示素子（４）の駆動電圧が段階的に上昇さ
れることになる。また、第１及び第４の補助スイッチン
グ素子（２４、２７）のオン状態時に、容量性表示素子
（４）に対する駆動電圧の印加が停止されたときには、
その容量性表示素子（４）の充電エネルギが第２のコン
デンサ（２９）に充電電流として供給されることにな
る。
を印加する際には、駆動用電源（９）のプラス側端子が
所定の基準電位に固定される。この状態で、第１及び第
４の補助スイッチング素子（２４、２７）がオンされた
ときに、駆動用電源（９）から当該第１及び第４の補助
スイッチング素子（２４、２７）を通じて第２のコンデ
ンサ（２９）に充電電流が供給され、その後に第１の補
助スイッチング素子（２４）がオフされると共に第２の
補助スイッチング素子（２６）がオンされたときには、
第２のコンデンサ（２９）の充電電荷が駆動用電源
（９）の出力電圧に重畳される。この結果、容量性表示
素子（４）に負極性の駆動電圧を印加する場合において
も、容量性表示素子（４）の駆動電圧が段階的に上昇さ
れることになる。また、第１及び第４の補助スイッチン
グ素子（２４、２７）のオン状態時に、容量性表示素子
（４）に対する駆動電圧の印加が停止されたときには、
その容量性表示素子（４）の充電エネルギが第２のコン
デンサ（２９）に充電電流として供給されることにな
る。
【００１６】従って、容量性表示素子（４）に正極性の
駆動電圧を印加する場合並びに負極性の駆動電圧を印加
する場合の何れにおいても、駆動電圧が段階的に上昇さ
れることになって、全体の消費エネルギが減少するよう
になるため、駆動用ＩＣ（５）での発熱量が小さくなっ
て、その温度上昇を抑制できることになる。また、正極
性の駆動電圧の印加期間には容量性表示素子（４）の充
電エネルギが第１のコンデンサ（２８）に充電電流とし
て供給されて再利用され、負極性の駆動電圧の印加期間
には、容量性表示素子（４）の充電エネルギが第２のコ
ンデンサ（２９）に充電電流として供給されて再利用さ
れるから、低消費電力化に効果を発揮できるようにな
る。
駆動電圧を印加する場合並びに負極性の駆動電圧を印加
する場合の何れにおいても、駆動電圧が段階的に上昇さ
れることになって、全体の消費エネルギが減少するよう
になるため、駆動用ＩＣ（５）での発熱量が小さくなっ
て、その温度上昇を抑制できることになる。また、正極
性の駆動電圧の印加期間には容量性表示素子（４）の充
電エネルギが第１のコンデンサ（２８）に充電電流とし
て供給されて再利用され、負極性の駆動電圧の印加期間
には、容量性表示素子（４）の充電エネルギが第２のコ
ンデンサ（２９）に充電電流として供給されて再利用さ
れるから、低消費電力化に効果を発揮できるようにな
る。
【００１７】請求項１２記載の手段によれば、容量性表
示素子（４）に正極性の駆動電圧を印加する場合におい
て、第１のコンデンサ（２８）の充電電荷を駆動用電源
（９）の出力電圧に重畳させる制御が行われた後に、容
量性表示素子（４）の充電エネルギが第１のコンデンサ
（２８）に充電電流として供給される結果、駆動電圧が
段階的に低下される。このため、全体の消費エネルギが
一段と減少するようになり、駆動用ＩＣ（５）の温度上
昇の抑制効果をさらに高めることができる。
示素子（４）に正極性の駆動電圧を印加する場合におい
て、第１のコンデンサ（２８）の充電電荷を駆動用電源
（９）の出力電圧に重畳させる制御が行われた後に、容
量性表示素子（４）の充電エネルギが第１のコンデンサ
（２８）に充電電流として供給される結果、駆動電圧が
段階的に低下される。このため、全体の消費エネルギが
一段と減少するようになり、駆動用ＩＣ（５）の温度上
昇の抑制効果をさらに高めることができる。
【００１８】請求項１３記載の手段によれば、容量性表
示素子（４）に負極性の駆動電圧を印加する場合におい
て、第２のコンデンサ（２９）の充電電荷を駆動用電源
（９）の出力電圧に重畳させる制御が行われた後に、容
量性表示素子（４）の充電エネルギが第２のコンデンサ
（２９）に充電電流として供給される結果、駆動電圧が
段階的に低下される。このため、全体の消費エネルギが
一段と減少するようになり、駆動用ＩＣ（５）の温度上
昇の抑制効果をさらに高めることができる。
示素子（４）に負極性の駆動電圧を印加する場合におい
て、第２のコンデンサ（２９）の充電電荷を駆動用電源
（９）の出力電圧に重畳させる制御が行われた後に、容
量性表示素子（４）の充電エネルギが第２のコンデンサ
（２９）に充電電流として供給される結果、駆動電圧が
段階的に低下される。このため、全体の消費エネルギが
一段と減少するようになり、駆動用ＩＣ（５）の温度上
昇の抑制効果をさらに高めることができる。
【００１９】
【発明の実施の形態】（第１の実施の形態）以下、本発
明をマトリクス型ＥＬ表示装置のためのロウ側ドライバ
ＩＣに適用した第１実施例について図１及び図２を参照
しながら説明する。全体構成を示す図１において、マト
リクス型ＥＬ表示装置（以下、表示装置と略称）１は、
図示しないＥＬ発光層の一方の面に複数の走査電極２
（ロウライン）を平行配列すると共に、当該ＥＬ発光層
の他方の面に複数のデータ電極３（カラムライン）を上
記走査電極２と直交した状態で平行配列した構成のもの
であり、走査電極２及びデータ電極３の各交差領域にＥ
Ｌ表示素子４（本発明でいう容量性表示素子に相当）が
形成されている。
明をマトリクス型ＥＬ表示装置のためのロウ側ドライバ
ＩＣに適用した第１実施例について図１及び図２を参照
しながら説明する。全体構成を示す図１において、マト
リクス型ＥＬ表示装置（以下、表示装置と略称）１は、
図示しないＥＬ発光層の一方の面に複数の走査電極２
（ロウライン）を平行配列すると共に、当該ＥＬ発光層
の他方の面に複数のデータ電極３（カラムライン）を上
記走査電極２と直交した状態で平行配列した構成のもの
であり、走査電極２及びデータ電極３の各交差領域にＥ
Ｌ表示素子４（本発明でいう容量性表示素子に相当）が
形成されている。
【００２０】表示装置１には、走査電極２群にロウ側ド
ライバＩＣ５（本発明でいう駆動用ＩＣに相当）を通じ
て駆動電圧としての走査電圧が印加されるようになって
おり、また、データ電極３群には、図示しないカラム側
ドライバＩＣを通じてデータ電圧が印加されるようにな
っている。
ライバＩＣ５（本発明でいう駆動用ＩＣに相当）を通じ
て駆動電圧としての走査電圧が印加されるようになって
おり、また、データ電極３群には、図示しないカラム側
ドライバＩＣを通じてデータ電圧が印加されるようにな
っている。
【００２１】上記ロウ側ドライバＩＣ（以下、ドライバ
ＩＣ）５には、前記表示装置１の走査電極２と同じ数の
出力端子５ａが設けられており、これらの出力端子５ａ
が走査電極２に対し１対１で接続されている。ドライバ
ＩＣ５の出力段には、上記出力端子５ａに対し走査電圧
を個別に与えるための複数の出力回路６が設けられてい
る。
ＩＣ）５には、前記表示装置１の走査電極２と同じ数の
出力端子５ａが設けられており、これらの出力端子５ａ
が走査電極２に対し１対１で接続されている。ドライバ
ＩＣ５の出力段には、上記出力端子５ａに対し走査電圧
を個別に与えるための複数の出力回路６が設けられてい
る。
【００２２】この出力回路６は、具体的には図２に示す
ような回路構成となっている。図２において、出力回路
６は、第１電源端子Ｐ１と第２電源端子Ｐ２との間に、
Ｐチャネル型ＬＤＭＯＳ７（本発明でいう第１のスイッ
チング素子に相当）及びＮチャネル型ＬＤＭＯＳ８（本
発明でいう第２のスイッチング素子に相当）を直列に接
続した状態となっており、それらの共通接続点に出力端
子Ｑを接続したプッシュプル構成とされている。
ような回路構成となっている。図２において、出力回路
６は、第１電源端子Ｐ１と第２電源端子Ｐ２との間に、
Ｐチャネル型ＬＤＭＯＳ７（本発明でいう第１のスイッ
チング素子に相当）及びＮチャネル型ＬＤＭＯＳ８（本
発明でいう第２のスイッチング素子に相当）を直列に接
続した状態となっており、それらの共通接続点に出力端
子Ｑを接続したプッシュプル構成とされている。
【００２３】図１に翻って、前記出力回路６にあって
は、その出力端子ＱがドライバＩＣの出力端子５ａに接
続され、第１電源端子Ｐ１及び第２電源端子Ｐ２がドラ
イバＩＣ５の電源端子５ｂ及び５ｃにそれぞれ接続され
ている。そして、ドライバＩＣ５の外部には、比較的高
い電圧レベル（例えば２５０Ｖ前後）の駆動電圧を出力
するための駆動用電源９が設けられており、この駆動用
電源９のプラス側端子（＋）とドライバＩＣ５の電源端
子５ｂとの間に、Ｐチャネル型パワーＭＯＳＦＥＴ１０
（本発明でいう負荷及びトランジスタに相当）が接続さ
れ、当該駆動用電源９のマイナス側端子（−）とドライ
バＩＣ５の電源端子５ｃとの間に、Ｎチャネル型パワー
ＭＯＳＦＥＴ１１（本発明でいう負荷及びトランジスタ
に相当）が接続されている。そして、上記パワーＭＯＳ
ＦＥＴ１０は、ドライバＩＣ５内のＬＤＭＯＳ７が導通
した後に導通するように制御され、また、上記パワーＭ
ＯＳＦＥＴ１１は、ドライバＩＣ５内のＬＤＭＯＳ８が
導通した後に導通するように制御される。
は、その出力端子ＱがドライバＩＣの出力端子５ａに接
続され、第１電源端子Ｐ１及び第２電源端子Ｐ２がドラ
イバＩＣ５の電源端子５ｂ及び５ｃにそれぞれ接続され
ている。そして、ドライバＩＣ５の外部には、比較的高
い電圧レベル（例えば２５０Ｖ前後）の駆動電圧を出力
するための駆動用電源９が設けられており、この駆動用
電源９のプラス側端子（＋）とドライバＩＣ５の電源端
子５ｂとの間に、Ｐチャネル型パワーＭＯＳＦＥＴ１０
（本発明でいう負荷及びトランジスタに相当）が接続さ
れ、当該駆動用電源９のマイナス側端子（−）とドライ
バＩＣ５の電源端子５ｃとの間に、Ｎチャネル型パワー
ＭＯＳＦＥＴ１１（本発明でいう負荷及びトランジスタ
に相当）が接続されている。そして、上記パワーＭＯＳ
ＦＥＴ１０は、ドライバＩＣ５内のＬＤＭＯＳ７が導通
した後に導通するように制御され、また、上記パワーＭ
ＯＳＦＥＴ１１は、ドライバＩＣ５内のＬＤＭＯＳ８が
導通した後に導通するように制御される。
【００２４】尚、図示しないが、ドライバＩＣ５内に
は、上記出力回路６の他に、外部からの指令に応じて当
該出力回路６内のＬＤＭＯＳ７及び８のオンオフ制御を
行うための制御回路などが作り込まれており、それらＬ
ＤＭＯＳ７及び８は、上記制御回路からのオン指令信号
に基づいて何れか一方が選択的にオンされる構成となっ
ている。この場合、前記パワーＭＯＳＦＥＴ１０及び１
１のオンオフ制御は、上記制御回路により行う構成とす
ることが現実的である。
は、上記出力回路６の他に、外部からの指令に応じて当
該出力回路６内のＬＤＭＯＳ７及び８のオンオフ制御を
行うための制御回路などが作り込まれており、それらＬ
ＤＭＯＳ７及び８は、上記制御回路からのオン指令信号
に基づいて何れか一方が選択的にオンされる構成となっ
ている。この場合、前記パワーＭＯＳＦＥＴ１０及び１
１のオンオフ制御は、上記制御回路により行う構成とす
ることが現実的である。
【００２５】上記した本実施例の構成によれば、表示装
置１のＥＬ表示素子４に充電電流を供給するために出力
回路６内のＬＤＭＯＳ７をオンするときには、そのオン
後にパワーＭＯＳＦＥＴ１０がオンされるようになり、
この状態では、駆動用電源９のプラス側端子（＋）から
パワーＭＯＳＦＥＴ１０、ＬＤＭＯＳ７及び走査電極２
を介して充電電流が流れるようになる。また、ＥＬ表示
素子４の充電電荷を放電するために出力回路６内のＬＤ
ＭＯＳ８をオンするときには、そのオン後にパワーＭＯ
ＳＦＥＴ１１がオンされるようになり、この状態では、
駆動用電源９のマイナス側端子（−）に対し走査電極
２、ＬＤＭＯＳ８及びパワーＭＯＳＦＥＴ１１を介して
放電電流が流れ込むようになる。
置１のＥＬ表示素子４に充電電流を供給するために出力
回路６内のＬＤＭＯＳ７をオンするときには、そのオン
後にパワーＭＯＳＦＥＴ１０がオンされるようになり、
この状態では、駆動用電源９のプラス側端子（＋）から
パワーＭＯＳＦＥＴ１０、ＬＤＭＯＳ７及び走査電極２
を介して充電電流が流れるようになる。また、ＥＬ表示
素子４の充電電荷を放電するために出力回路６内のＬＤ
ＭＯＳ８をオンするときには、そのオン後にパワーＭＯ
ＳＦＥＴ１１がオンされるようになり、この状態では、
駆動用電源９のマイナス側端子（−）に対し走査電極
２、ＬＤＭＯＳ８及びパワーＭＯＳＦＥＴ１１を介して
放電電流が流れ込むようになる。
【００２６】ここで、上記ようなＥＬ表示素子４の充放
電動作が行われる場合、ＥＬ表示素子４全体の合成容量
をＣ、印加電圧をＶとした場合、その充放電エネルギの
理論値は、充放電経路の抵抗成分とは無関係にＣＶ２に
比例した値となる。一方、パワーＭＯＳＦＥＴ１０及び
１１を抵抗成分として考えた場合、その抵抗成分の大き
さは非導通状態と導通状態との間で無限大からオン抵抗
までの範囲で変化することになる。
電動作が行われる場合、ＥＬ表示素子４全体の合成容量
をＣ、印加電圧をＶとした場合、その充放電エネルギの
理論値は、充放電経路の抵抗成分とは無関係にＣＶ２に
比例した値となる。一方、パワーＭＯＳＦＥＴ１０及び
１１を抵抗成分として考えた場合、その抵抗成分の大き
さは非導通状態と導通状態との間で無限大からオン抵抗
までの範囲で変化することになる。
【００２７】このため、上記のように各パワーＭＯＳＦ
ＥＴ１０及び１１がそれぞれに対応したＬＤＭＯＳ７及
び８の各導通後に導通される場合には、ＥＬ表示素子４
の充放電電流が流れる期間において、当該ＭＯＳＦＥＴ
１０及び１１の両端に加わる電位差がＬＤＭＯＳ７及び
８の両端に加わる電位差に比べて相対的に大きくなっ
て、パワーＭＯＳＦＥＴ１０及び１１でのスイッチング
損失（非導通状態及び導通状態間での切換動作が行われ
るときの過渡状態での損失）が増大するようになる。こ
れに対して、ＬＤＭＯＳ７及び８には、充放電電流が流
れる状態時でもオン抵抗に依存した比較的小さいレベル
の飽和損失が生ずるだけである。この結果、ＥＬ表示素
子４の充放電エネルギは、パワーＭＯＳＦＥＴ１０及び
１１側でより多く消費されるようになって、ドライバＩ
Ｃ５での消費電力が相対的に小さくなる。この結果、ド
ライバＩＣ５での発熱量が小さくなって温度上昇が抑制
されるため、そのドライバＩＣ５が誤動作する可能性が
低くなり、表示装置１を常時において安定した状態で動
作させ得るようになる。また、ドライバＩＣ５内の出力
回路６は、ＬＤＭＯＳ７及び８をプッシュプル接続して
構成されているから、その制御性並びに耐圧が向上する
ようになる。しかも、このようにＰチャネル型ＬＤＭＯ
Ｓ７及びＮチャネル型ＬＤＭＯＳ８を用いる場合には、
それらの駆動に必要なゲート電流を小さくできるため、
低消費電力化を図る上で有益になる。
ＥＴ１０及び１１がそれぞれに対応したＬＤＭＯＳ７及
び８の各導通後に導通される場合には、ＥＬ表示素子４
の充放電電流が流れる期間において、当該ＭＯＳＦＥＴ
１０及び１１の両端に加わる電位差がＬＤＭＯＳ７及び
８の両端に加わる電位差に比べて相対的に大きくなっ
て、パワーＭＯＳＦＥＴ１０及び１１でのスイッチング
損失（非導通状態及び導通状態間での切換動作が行われ
るときの過渡状態での損失）が増大するようになる。こ
れに対して、ＬＤＭＯＳ７及び８には、充放電電流が流
れる状態時でもオン抵抗に依存した比較的小さいレベル
の飽和損失が生ずるだけである。この結果、ＥＬ表示素
子４の充放電エネルギは、パワーＭＯＳＦＥＴ１０及び
１１側でより多く消費されるようになって、ドライバＩ
Ｃ５での消費電力が相対的に小さくなる。この結果、ド
ライバＩＣ５での発熱量が小さくなって温度上昇が抑制
されるため、そのドライバＩＣ５が誤動作する可能性が
低くなり、表示装置１を常時において安定した状態で動
作させ得るようになる。また、ドライバＩＣ５内の出力
回路６は、ＬＤＭＯＳ７及び８をプッシュプル接続して
構成されているから、その制御性並びに耐圧が向上する
ようになる。しかも、このようにＰチャネル型ＬＤＭＯ
Ｓ７及びＮチャネル型ＬＤＭＯＳ８を用いる場合には、
それらの駆動に必要なゲート電流を小さくできるため、
低消費電力化を図る上で有益になる。
【００２８】尚、パワーＭＯＳＦＥＴ１０及び１１は、
ドライバＩＣ５の外部に設けられるものであってディス
クリート部品を使用できるから、その放熱設計を容易に
行うことができる利点がある。また、２個のＭＯＳＦＥ
Ｔ１０及び１１を設けるだけで済むから、構造の複雑化
を極力抑止できる。
ドライバＩＣ５の外部に設けられるものであってディス
クリート部品を使用できるから、その放熱設計を容易に
行うことができる利点がある。また、２個のＭＯＳＦＥ
Ｔ１０及び１１を設けるだけで済むから、構造の複雑化
を極力抑止できる。
【００２９】（第２の実施の形態）図３には本発明の第
２実施例が示されており、以下これについて前記第１実
施例と異なる部分のみ説明する。この第２実施例では、
駆動用電源９のプラス側端子（＋）とドライバＩＣ５の
電源端子５ｂとの間に接続する負荷として、第１実施例
におけるパワーＭＯＳＦＥＴ１０に代えて抵抗素子１２
を設けると共に、駆動用電源９のマイナス側端子（−）
とドライバＩＣ５の電源端子５ｃとの間に接続する負荷
として、第１実施例におけるパワーＭＯＳＦＥＴ１１に
代えて抵抗素子１３を設ける構成としている。
２実施例が示されており、以下これについて前記第１実
施例と異なる部分のみ説明する。この第２実施例では、
駆動用電源９のプラス側端子（＋）とドライバＩＣ５の
電源端子５ｂとの間に接続する負荷として、第１実施例
におけるパワーＭＯＳＦＥＴ１０に代えて抵抗素子１２
を設けると共に、駆動用電源９のマイナス側端子（−）
とドライバＩＣ５の電源端子５ｃとの間に接続する負荷
として、第１実施例におけるパワーＭＯＳＦＥＴ１１に
代えて抵抗素子１３を設ける構成としている。
【００３０】このような第２実施例の構成によれば、Ｅ
Ｌ表示素子４の充電経路に抵抗素子１２とＬＤＭＯＳ７
とが直列に挿入された状態となり、また、ＥＬ表示素子
４の放電経路に抵抗素子１３とＬＤＭＯＳ８とが直列に
挿入された状態となる。このため、そのＥＬ表示素子４
の充電時には、抵抗素子１２及びＬＤＭＯＳ７での消費
電力が、それらのインピーダンスの割合で配分されると
共に、ＥＬ表示素子４の放電時には、抵抗素子１３及び
ＬＤＭＯＳ８での消費電力が、それらのインピーダンス
の割合で配分されるようになる。つまり、ＥＬ表示素子
４の充放電エネルギが、ドライバＩＣ５内のＬＤＭＯＳ
７及び８と当該ドライバＩＣ５外に設けられた抵抗素子
１２及び１３とで分担されるようになるから、結果的に
ドライバＩＣ５での消費電力が相対的に小さくなる。こ
のため、ドライバＩＣ５での発熱量が小さくなって温度
上昇が抑制されるため、そのドライバＩＣ５が誤動作す
る可能性が低くなり、表示装置１を常時において安定し
た状態で動作させ得るようになる。また、２個の抵抗素
子１２及び１３を設けるだけで済むから、構造の複雑化
を抑止できる。
Ｌ表示素子４の充電経路に抵抗素子１２とＬＤＭＯＳ７
とが直列に挿入された状態となり、また、ＥＬ表示素子
４の放電経路に抵抗素子１３とＬＤＭＯＳ８とが直列に
挿入された状態となる。このため、そのＥＬ表示素子４
の充電時には、抵抗素子１２及びＬＤＭＯＳ７での消費
電力が、それらのインピーダンスの割合で配分されると
共に、ＥＬ表示素子４の放電時には、抵抗素子１３及び
ＬＤＭＯＳ８での消費電力が、それらのインピーダンス
の割合で配分されるようになる。つまり、ＥＬ表示素子
４の充放電エネルギが、ドライバＩＣ５内のＬＤＭＯＳ
７及び８と当該ドライバＩＣ５外に設けられた抵抗素子
１２及び１３とで分担されるようになるから、結果的に
ドライバＩＣ５での消費電力が相対的に小さくなる。こ
のため、ドライバＩＣ５での発熱量が小さくなって温度
上昇が抑制されるため、そのドライバＩＣ５が誤動作す
る可能性が低くなり、表示装置１を常時において安定し
た状態で動作させ得るようになる。また、２個の抵抗素
子１２及び１３を設けるだけで済むから、構造の複雑化
を抑止できる。
【００３１】（第３の実施の形態）図４及び図５には本
発明の第３実施例が示されており、以下これについて前
記第１実施例と異なる部分のみ説明する。この第３実施
例は、ＥＬ表示素子４（図１参照）に印加する駆動電圧
を段階的に変化させると同時に、そのＥＬ表示素子４に
対する充電エネルギをリサイクルするステップ・リサイ
クル回路１５（図４参照）を設けた点に特徴を有する。
発明の第３実施例が示されており、以下これについて前
記第１実施例と異なる部分のみ説明する。この第３実施
例は、ＥＬ表示素子４（図１参照）に印加する駆動電圧
を段階的に変化させると同時に、そのＥＬ表示素子４に
対する充電エネルギをリサイクルするステップ・リサイ
クル回路１５（図４参照）を設けた点に特徴を有する。
【００３２】主要部の構成を示す図４において、ステッ
プ・リサイクル回路１５は、ダイオード１６、Ｐチャネ
ル型ＭＯＳＦＥＴ１７（第２の補助スイッチング素子に
相当）、Ｎチャネル型ＭＯＳＦＥＴ１８（第１の補助ス
イッチング素子に相当）及びコンデンサ１９によって構
成される。
プ・リサイクル回路１５は、ダイオード１６、Ｐチャネ
ル型ＭＯＳＦＥＴ１７（第２の補助スイッチング素子に
相当）、Ｎチャネル型ＭＯＳＦＥＴ１８（第１の補助ス
イッチング素子に相当）及びコンデンサ１９によって構
成される。
【００３３】具体的には、駆動用電源９のプラス側端子
（＋）とロウ側ドライバＩＣ５内のＬＤＭＯＳ７との間
（本実施例の場合、当該プラス側端子（＋）とパワーＭ
ＯＳＦＥＴ１０との間）に、ダイオード１６が順方向に
介在される。このダイオード１６のアノード側と駆動用
電源９のマイナス側端子（−）との間には、Ｐチャネル
型ＭＯＳＦＥＴ１７及びＮチャネル型ＭＯＳＦＥＴ１８
が直列に接続される。また、ダイオード１６のカソード
側と上記ＭＯＳＦＥＴ１７及び１８の共通接続点との間
にコンデンサ１９が接続される。
（＋）とロウ側ドライバＩＣ５内のＬＤＭＯＳ７との間
（本実施例の場合、当該プラス側端子（＋）とパワーＭ
ＯＳＦＥＴ１０との間）に、ダイオード１６が順方向に
介在される。このダイオード１６のアノード側と駆動用
電源９のマイナス側端子（−）との間には、Ｐチャネル
型ＭＯＳＦＥＴ１７及びＮチャネル型ＭＯＳＦＥＴ１８
が直列に接続される。また、ダイオード１６のカソード
側と上記ＭＯＳＦＥＴ１７及び１８の共通接続点との間
にコンデンサ１９が接続される。
【００３４】この場合、ＭＯＳＦＥＴ１８は、ドライバ
ＩＣの出力端子Ｑに接続されたＥＬ表示素子４の充電動
作開始当初の期間を含む所定期間にオンされるように設
けられている。従って、そのオン状態では、駆動用電源
９からダイオード１６を通じてコンデンサ１９に充電電
流を供給する電流経路と、ＥＬ表示素子４の充電エネル
ギを、ＬＤＭＯＳ７と逆並列接続された状態の寄生ダイ
オード（図４では図示せず）及びパワーＭＯＳＦＥＴ１
０を通じてコンデンサ１９に充電電流として供給する電
流経路とが形成される。また、ＭＯＳＦＥＴ１７は、Ｍ
ＯＳＦＥＴ１８のオフ後に所定期間だけオンするように
設けられており、そのオン状態では、コンデンサ１９の
充電電荷が、駆動用電源９の出力電圧に重畳されるよう
になる。
ＩＣの出力端子Ｑに接続されたＥＬ表示素子４の充電動
作開始当初の期間を含む所定期間にオンされるように設
けられている。従って、そのオン状態では、駆動用電源
９からダイオード１６を通じてコンデンサ１９に充電電
流を供給する電流経路と、ＥＬ表示素子４の充電エネル
ギを、ＬＤＭＯＳ７と逆並列接続された状態の寄生ダイ
オード（図４では図示せず）及びパワーＭＯＳＦＥＴ１
０を通じてコンデンサ１９に充電電流として供給する電
流経路とが形成される。また、ＭＯＳＦＥＴ１７は、Ｍ
ＯＳＦＥＴ１８のオフ後に所定期間だけオンするように
設けられており、そのオン状態では、コンデンサ１９の
充電電荷が、駆動用電源９の出力電圧に重畳されるよう
になる。
【００３５】図５には本実施例の作用を説明するための
模式図が示されている（ＬＤＭＯＳ７及び８、パワーＭ
ＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ１７及び１８を
スイッチ記号で略記し、それぞれの寄生ダイオードを図
示）。この図５において、ＥＬ表示素子４に充電電流を
供給するときには、図５（ａ）に示すようにＭＯＳＦＥ
Ｔ１８並びにＬＤＭＯＳ７をオンさせた後に、図５
（ｂ）に示すようにパワーＭＯＳＦＥＴ１０をオンす
る。すると、ＭＯＳＦＥＴ１８のオンに応じて、図５
（ａ）に破線矢印Ａで示すように、駆動用電源９からダ
イオード１６を通じてコンデンサ１９に充電電流を供給
する電流経路が形成され、駆動用電源９によるコンデン
サ１９の充電動作が行われる。また、ＬＤＭＯＳ７及び
パワーＭＯＳＦＥＴ１０のオンに応じて、図５（ｂ）に
破線矢印Ｂで示すように、駆動用電源９のプラス側端子
（＋）からダイオード１６、パワーＭＯＳＦＥＴ１０、
ＬＤＭＯＳ７を介してＥＬ表示素子４の充電電流が流れ
るようになる。このとき、ＥＬ表示素子４に印加される
駆動電圧は、駆動用電源９の出力電圧に対応したレベル
となる。
模式図が示されている（ＬＤＭＯＳ７及び８、パワーＭ
ＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ１７及び１８を
スイッチ記号で略記し、それぞれの寄生ダイオードを図
示）。この図５において、ＥＬ表示素子４に充電電流を
供給するときには、図５（ａ）に示すようにＭＯＳＦＥ
Ｔ１８並びにＬＤＭＯＳ７をオンさせた後に、図５
（ｂ）に示すようにパワーＭＯＳＦＥＴ１０をオンす
る。すると、ＭＯＳＦＥＴ１８のオンに応じて、図５
（ａ）に破線矢印Ａで示すように、駆動用電源９からダ
イオード１６を通じてコンデンサ１９に充電電流を供給
する電流経路が形成され、駆動用電源９によるコンデン
サ１９の充電動作が行われる。また、ＬＤＭＯＳ７及び
パワーＭＯＳＦＥＴ１０のオンに応じて、図５（ｂ）に
破線矢印Ｂで示すように、駆動用電源９のプラス側端子
（＋）からダイオード１６、パワーＭＯＳＦＥＴ１０、
ＬＤＭＯＳ７を介してＥＬ表示素子４の充電電流が流れ
るようになる。このとき、ＥＬ表示素子４に印加される
駆動電圧は、駆動用電源９の出力電圧に対応したレベル
となる。
【００３６】この後に、図５（ｃ）に示すように、ＭＯ
ＳＦＥＴ１８をオフすると共にＭＯＳＦＥＴ１７をオン
すると、同図に破線矢印（Ｃ）で示すように、コンデン
サ１９の充電電荷が駆動用電源９の出力電圧に重畳され
るようになる。このとき、ＥＬ表示素子４に印加される
駆動電圧は、駆動用電源９の出力電圧の２倍相当値にな
る。これにより、ＥＬ表示素子４に印加される駆動電圧
が段階的に上昇（２段階に変化）することになる。
ＳＦＥＴ１８をオフすると共にＭＯＳＦＥＴ１７をオン
すると、同図に破線矢印（Ｃ）で示すように、コンデン
サ１９の充電電荷が駆動用電源９の出力電圧に重畳され
るようになる。このとき、ＥＬ表示素子４に印加される
駆動電圧は、駆動用電源９の出力電圧の２倍相当値にな
る。これにより、ＥＬ表示素子４に印加される駆動電圧
が段階的に上昇（２段階に変化）することになる。
【００３７】この状態から、図５（ｄ）に示すように、
ＭＯＳＦＥＴ１７をオフすると共にＭＯＳＦＥＴ１８を
オンすると、同図に破線矢印Ｄで示すように、ＥＬ表示
素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列状態で
接続された寄生ダイオード、パワーＭＯＳＦＥＴ１０並
びにＭＯＳＦＥＴ１８を通じてコンデンサ１９に充電電
流として供給する電流経路が形成される。これにより、
ＥＬ表示素子４に供給したエネルギの一部を回収して再
利用できるようになる。
ＭＯＳＦＥＴ１７をオフすると共にＭＯＳＦＥＴ１８を
オンすると、同図に破線矢印Ｄで示すように、ＥＬ表示
素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列状態で
接続された寄生ダイオード、パワーＭＯＳＦＥＴ１０並
びにＭＯＳＦＥＴ１８を通じてコンデンサ１９に充電電
流として供給する電流経路が形成される。これにより、
ＥＬ表示素子４に供給したエネルギの一部を回収して再
利用できるようになる。
【００３８】この第３実施例のように、ＥＬ表示素子４
の駆動電圧を段階的に上昇させる構成とした場合には、
全体の消費エネルギが減少するようになってドライバＩ
Ｃ５での発熱量が小さくなり、その温度上昇を抑制でき
ることになる。また、ＥＬ表示素子４の充放電時には、
パワーＭＯＳＦＥＴ１０及び１１でのスイッチング損失
が第１実施例と同様に相対的に増大するようになるか
ら、結果的にドライバＩＣ５での消費電力を一段と小さ
くできて、その温度上昇をさらに効果的に抑制できるよ
うになる。しかも、供給エネルギの一部を回収して再利
用する構成となっているから、低消費電力化に効果を発
揮できるようになる。尚、本実施例では、ＥＬ表示素子
４に印加する駆動電圧を２段階に変化させる構成とした
が、さらに多段階に変化させる構成とすれば、より良い
効果を期待できることになる。
の駆動電圧を段階的に上昇させる構成とした場合には、
全体の消費エネルギが減少するようになってドライバＩ
Ｃ５での発熱量が小さくなり、その温度上昇を抑制でき
ることになる。また、ＥＬ表示素子４の充放電時には、
パワーＭＯＳＦＥＴ１０及び１１でのスイッチング損失
が第１実施例と同様に相対的に増大するようになるか
ら、結果的にドライバＩＣ５での消費電力を一段と小さ
くできて、その温度上昇をさらに効果的に抑制できるよ
うになる。しかも、供給エネルギの一部を回収して再利
用する構成となっているから、低消費電力化に効果を発
揮できるようになる。尚、本実施例では、ＥＬ表示素子
４に印加する駆動電圧を２段階に変化させる構成とした
が、さらに多段階に変化させる構成とすれば、より良い
効果を期待できることになる。
【００３９】（第４の実施の形態）図６ないし図１０に
は本発明の第４実施例が示されており、以下これについ
て前記第１実施例と異なる部分のみ説明する。この第４
実施例は、表示装置１の走査電極２に対し異なる極性の
駆動電圧を交互に印加する構成を採用する場合におい
て、ＥＬ表示素子４に印加する駆動電圧を段階的に変化
させると同時に、ＥＬ表示素子４に対する充電エネルギ
を確実にリサイクルできる構成を提供しようとするもの
である。
は本発明の第４実施例が示されており、以下これについ
て前記第１実施例と異なる部分のみ説明する。この第４
実施例は、表示装置１の走査電極２に対し異なる極性の
駆動電圧を交互に印加する構成を採用する場合におい
て、ＥＬ表示素子４に印加する駆動電圧を段階的に変化
させると同時に、ＥＬ表示素子４に対する充電エネルギ
を確実にリサイクルできる構成を提供しようとするもの
である。
【００４０】まず、図７において、表示装置１を駆動す
るときには、走査電極２に対して正負のフィールド毎に
異なる極性の走査電圧（駆動電圧）を印加すると共に、
データ電極３に対して異なるレベルのデータ電圧を選択
的に印加するものである。具体的には、ロウ側ドライバ
ＩＣ５から走査電極２に対して、正極性の例えば＋２５
０Ｖの走査電圧を印加した状態と、負極性の例えば−２
００Ｖの走査電圧を印加した状態とに交互に切換える。
また、これに同期して、発光対象のＥＬ表示素子４のデ
ータ電極３に対し、カラム側ドライバＩＣ２０（基本的
にはロウ側ドライバＩＣ５と同様の構成）から、例えば
０Ｖのデータ電圧を印加した状態と、＋５０Ｖのデータ
電圧を印加した状態とに交互に切換える。この結果、Ｅ
Ｌ表示素子４の両端には、正フィールド期間に＋２５０
Ｖの電位差が加えられ、負フィールド期間に−２５０Ｖ
の電位差が加えられるようになり、このような電位差が
印加される各期間にＥＬ表示素子４が発光状態に切換え
られる。
るときには、走査電極２に対して正負のフィールド毎に
異なる極性の走査電圧（駆動電圧）を印加すると共に、
データ電極３に対して異なるレベルのデータ電圧を選択
的に印加するものである。具体的には、ロウ側ドライバ
ＩＣ５から走査電極２に対して、正極性の例えば＋２５
０Ｖの走査電圧を印加した状態と、負極性の例えば−２
００Ｖの走査電圧を印加した状態とに交互に切換える。
また、これに同期して、発光対象のＥＬ表示素子４のデ
ータ電極３に対し、カラム側ドライバＩＣ２０（基本的
にはロウ側ドライバＩＣ５と同様の構成）から、例えば
０Ｖのデータ電圧を印加した状態と、＋５０Ｖのデータ
電圧を印加した状態とに交互に切換える。この結果、Ｅ
Ｌ表示素子４の両端には、正フィールド期間に＋２５０
Ｖの電位差が加えられ、負フィールド期間に−２５０Ｖ
の電位差が加えられるようになり、このような電位差が
印加される各期間にＥＬ表示素子４が発光状態に切換え
られる。
【００４１】主要部の構成を示す図６において、ステッ
プ・リサイクル回路２１は、第１のダイオード２２、第
２のダイオード２３、Ｐチャネル型ＭＯＳＦＥＴ２４、
２５（それぞれ第１の補助スイッチング素子、第３の補
助スイッチング素子に相当）、Ｎチャネル型ＭＯＳＦＥ
Ｔ２６、２７（それぞれ第２の補助スイッチング素子、
第４の補助スイッチング素子に相当）、第１のコンデン
サ２８、第２のコンデンサ２９によって構成される。
プ・リサイクル回路２１は、第１のダイオード２２、第
２のダイオード２３、Ｐチャネル型ＭＯＳＦＥＴ２４、
２５（それぞれ第１の補助スイッチング素子、第３の補
助スイッチング素子に相当）、Ｎチャネル型ＭＯＳＦＥ
Ｔ２６、２７（それぞれ第２の補助スイッチング素子、
第４の補助スイッチング素子に相当）、第１のコンデン
サ２８、第２のコンデンサ２９によって構成される。
【００４２】具体的には、駆動用電源９のプラス側端子
（＋）とロウ側ドライバＩＣ５内のＬＤＭＯＳ７との間
（本実施例の場合、当該プラス側端子（＋）とパワーＭ
ＯＳＦＥＴ１０との間）に、第１のダイオード２２が順
方向に介在される。また、駆動用電源９のマイナス側端
子（−）とドライバＩＣ５内のＬＤＭＯＳ８との間（本
実施例の場合、当該マイナス側端子（−）とパワーＭＯ
ＳＦＥＴ１１との間）に、第２のダイオード２３が順方
向に介在される。
（＋）とロウ側ドライバＩＣ５内のＬＤＭＯＳ７との間
（本実施例の場合、当該プラス側端子（＋）とパワーＭ
ＯＳＦＥＴ１０との間）に、第１のダイオード２２が順
方向に介在される。また、駆動用電源９のマイナス側端
子（−）とドライバＩＣ５内のＬＤＭＯＳ８との間（本
実施例の場合、当該マイナス側端子（−）とパワーＭＯ
ＳＦＥＴ１１との間）に、第２のダイオード２３が順方
向に介在される。
【００４３】第１のダイオード２２のアノードと第２の
ダイオード２３のカソードとの間には、ＭＯＳＦＥＴ２
４及び２６が直列接続される。また、第１のダイオード
２２のカソードとＭＯＳＦＥＴ２４及び２６の共通接続
点との間には、第１のコンデンサ２８及びＭＯＳＦＥＴ
２５が直列接続され、第２のダイオード２３のアノード
とＭＯＳＦＥＴ２４及び２６の共通接続点との間には、
第２のコンデンサ２９及びＭＯＳＦＥＴ２７が直列接続
される。
ダイオード２３のカソードとの間には、ＭＯＳＦＥＴ２
４及び２６が直列接続される。また、第１のダイオード
２２のカソードとＭＯＳＦＥＴ２４及び２６の共通接続
点との間には、第１のコンデンサ２８及びＭＯＳＦＥＴ
２５が直列接続され、第２のダイオード２３のアノード
とＭＯＳＦＥＴ２４及び２６の共通接続点との間には、
第２のコンデンサ２９及びＭＯＳＦＥＴ２７が直列接続
される。
【００４４】一方、駆動用電源９のプラス側端子（＋）
は、Ｎチャネル型ＭＯＳＦＥＴ３０を介して例えば接地
電位（０Ｖ）の基準電位端子３１に接続され、そのマイ
ナス側端子（−）は、Ｐチャネル型ＭＯＳＦＥＴ３２を
介して例えば５０Ｖの基準電位端子３３に接続される。
は、Ｎチャネル型ＭＯＳＦＥＴ３０を介して例えば接地
電位（０Ｖ）の基準電位端子３１に接続され、そのマイ
ナス側端子（−）は、Ｐチャネル型ＭＯＳＦＥＴ３２を
介して例えば５０Ｖの基準電位端子３３に接続される。
【００４５】この場合、表示装置１の駆動時において、
正フィールド期間（ＥＬ表示素子４に正極性の駆動電圧
を印加する期間）にはＭＯＳＦＥＴ３２がオンされ、負
フィールド期間（ＥＬ表示素子４に負極性の駆動電圧を
印加する期間）にはＭＯＳＦＥＴ３０がオンされる。本
実施例では、駆動用電源９の出力電圧を１００Ｖとして
おり、従って、正フィールド期間には、ＭＯＳＦＥＴ３
２のオンに応じて、駆動用電源９のマイナス側端子
（−）が基準電位である５０Ｖに固定され、これに伴い
駆動用電源９のプラス側端子（＋）の電位が１５０Ｖに
シフトされる。また、負フィールド期間には、ＭＯＳＦ
ＥＴ３０のオンに応じて、駆動用電源９のプラス側端子
（＋）が基準電位である０Ｖに固定され、これに伴い駆
動用電源９のマイナス側端子（−）の電位が−１００Ｖ
にシフトされる図８及び図９には本実施例の作用を説明
するための模式図が示されている（ＬＤＭＯＳ７及び
８、パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ２
４、２５、２６、２７をスイッチ記号で略記すると共
に、それぞれの寄生ダイオードを図示し、ＭＯＳＦＥＴ
３０及び３２の図示を省略）。
正フィールド期間（ＥＬ表示素子４に正極性の駆動電圧
を印加する期間）にはＭＯＳＦＥＴ３２がオンされ、負
フィールド期間（ＥＬ表示素子４に負極性の駆動電圧を
印加する期間）にはＭＯＳＦＥＴ３０がオンされる。本
実施例では、駆動用電源９の出力電圧を１００Ｖとして
おり、従って、正フィールド期間には、ＭＯＳＦＥＴ３
２のオンに応じて、駆動用電源９のマイナス側端子
（−）が基準電位である５０Ｖに固定され、これに伴い
駆動用電源９のプラス側端子（＋）の電位が１５０Ｖに
シフトされる。また、負フィールド期間には、ＭＯＳＦ
ＥＴ３０のオンに応じて、駆動用電源９のプラス側端子
（＋）が基準電位である０Ｖに固定され、これに伴い駆
動用電源９のマイナス側端子（−）の電位が−１００Ｖ
にシフトされる図８及び図９には本実施例の作用を説明
するための模式図が示されている（ＬＤＭＯＳ７及び
８、パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ２
４、２５、２６、２７をスイッチ記号で略記すると共
に、それぞれの寄生ダイオードを図示し、ＭＯＳＦＥＴ
３０及び３２の図示を省略）。
【００４６】まず、図８に基づいて正フィールド期間に
おける作用を説明する。尚、正フィールド期間には、前
述したように駆動用電源９のマイナス側端子（−）が基
準電位である５０Ｖに固定される。この正フィールド期
間において、ＥＬ表示素子４に充電電流を供給するとき
には、図８（ａ）に示すように、ＭＯＳＦＥＴ２５、２
６並びにＬＤＭＯＳ７をオンした後にパワーＭＯＳＦＥ
Ｔ１０をオンする。すると、ＭＯＳＦＥＴ２５、２６の
オンに応じて、同図に破線矢印Ａで示すように、駆動用
電源９から第１のダイオード２２を通じて第１のコンデ
ンサ２８に充電電流を供給する電流経路が形成され、駆
動用電源９による第１のコンデンサ２８の充電動作が行
われる。また、ＬＤＭＯＳ７及びパワーＭＯＳＦＥＴ１
０のオンに応じて、駆動用電源９のプラス側端子（＋）
から第１のダイオード２２、パワーＭＯＳＦＥＴ１０、
ＬＤＭＯＳ７を介してＥＬ表示素子４の走査電極２に走
査電圧が印加される。このときに印加される走査電圧は
１５０Ｖになる。
おける作用を説明する。尚、正フィールド期間には、前
述したように駆動用電源９のマイナス側端子（−）が基
準電位である５０Ｖに固定される。この正フィールド期
間において、ＥＬ表示素子４に充電電流を供給するとき
には、図８（ａ）に示すように、ＭＯＳＦＥＴ２５、２
６並びにＬＤＭＯＳ７をオンした後にパワーＭＯＳＦＥ
Ｔ１０をオンする。すると、ＭＯＳＦＥＴ２５、２６の
オンに応じて、同図に破線矢印Ａで示すように、駆動用
電源９から第１のダイオード２２を通じて第１のコンデ
ンサ２８に充電電流を供給する電流経路が形成され、駆
動用電源９による第１のコンデンサ２８の充電動作が行
われる。また、ＬＤＭＯＳ７及びパワーＭＯＳＦＥＴ１
０のオンに応じて、駆動用電源９のプラス側端子（＋）
から第１のダイオード２２、パワーＭＯＳＦＥＴ１０、
ＬＤＭＯＳ７を介してＥＬ表示素子４の走査電極２に走
査電圧が印加される。このときに印加される走査電圧は
１５０Ｖになる。
【００４７】この後に、図８（ｂ）に示すように、ＭＯ
ＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４をオン
すると、同図に破線矢印Ｂで示すように、第１のコンデ
ンサ２８の充電電荷が駆動用電源９の出力電圧（１５０
Ｖ）に重畳されるようになる。このとき、ＥＬ表示素子
４の走査電極２に印加される走査電圧は２５０Ｖにな
る。これにより、ＥＬ表示素子４に印加される走査電圧
が段階的に変化することになる。
ＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４をオン
すると、同図に破線矢印Ｂで示すように、第１のコンデ
ンサ２８の充電電荷が駆動用電源９の出力電圧（１５０
Ｖ）に重畳されるようになる。このとき、ＥＬ表示素子
４の走査電極２に印加される走査電圧は２５０Ｖにな
る。これにより、ＥＬ表示素子４に印加される走査電圧
が段階的に変化することになる。
【００４８】この状態から、図８（ｃ）に示すように、
ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６を
再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ
表示素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列状
態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１
０、ＭＯＳＦＥＴ２５、２６を通じて第１のコンデンサ
２８に充電電流として供給する電流経路が形成され、こ
れに応じて、ＥＬ表示素子４の走査電極２に印加される
走査電圧が１５０Ｖに変化される。そして、このような
電流経路が形成される結果、ＥＬ表示素子４に供給した
エネルギの一部を回収して再利用できるようになる。
ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６を
再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ
表示素子４の充電エネルギを、ＬＤＭＯＳ７と逆並列状
態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１
０、ＭＯＳＦＥＴ２５、２６を通じて第１のコンデンサ
２８に充電電流として供給する電流経路が形成され、こ
れに応じて、ＥＬ表示素子４の走査電極２に印加される
走査電圧が１５０Ｖに変化される。そして、このような
電流経路が形成される結果、ＥＬ表示素子４に供給した
エネルギの一部を回収して再利用できるようになる。
【００４９】この後に、図８（ｄ）に示すように、ＭＯ
ＳＦＥＴ２５、２６をオフし、且つＬＤＭＯＳ７に代え
てＬＤＭＯＳ８をオンした後に、パワーＭＯＳＦＥＴ１
１をオンする（パワーＭＯＳＦＥＴ１０はオフする）。
すると、第１のコンデンサ２８のチャージが保持された
状態とされる共に、ＥＬ表示素子４の走査電極２に印加
される走査電圧が、ＬＤＭＯＳ８、パワーＭＯＳＦＥＴ
１１及びダイオード２３を通じて初期値である５０Ｖに
変化される。
ＳＦＥＴ２５、２６をオフし、且つＬＤＭＯＳ７に代え
てＬＤＭＯＳ８をオンした後に、パワーＭＯＳＦＥＴ１
１をオンする（パワーＭＯＳＦＥＴ１０はオフする）。
すると、第１のコンデンサ２８のチャージが保持された
状態とされる共に、ＥＬ表示素子４の走査電極２に印加
される走査電圧が、ＬＤＭＯＳ８、パワーＭＯＳＦＥＴ
１１及びダイオード２３を通じて初期値である５０Ｖに
変化される。
【００５０】要するに、正フィールド期間においてＥＬ
表示素子４の走査電極２に印加される走査電圧は、図１
０（ａ）に示すように、５０Ｖ→１５０Ｖ→２５０Ｖ→
１５０Ｖ→５０Ｖとなるように段階的に変化される。こ
のとき、ＥＬ表示素子４のデータ電極３に対しては、同
図（ａ）に示すように、非発光期間に５０Ｖのデータ電
圧が印加されると共に、所定の発光期間に０Ｖのデータ
電圧が印加される。つまり、ＥＬ表示素子４は、その走
査電極２及びデータ電極３間の電位差が２５０Ｖとなる
期間に発光されることになる。
表示素子４の走査電極２に印加される走査電圧は、図１
０（ａ）に示すように、５０Ｖ→１５０Ｖ→２５０Ｖ→
１５０Ｖ→５０Ｖとなるように段階的に変化される。こ
のとき、ＥＬ表示素子４のデータ電極３に対しては、同
図（ａ）に示すように、非発光期間に５０Ｖのデータ電
圧が印加されると共に、所定の発光期間に０Ｖのデータ
電圧が印加される。つまり、ＥＬ表示素子４は、その走
査電極２及びデータ電極３間の電位差が２５０Ｖとなる
期間に発光されることになる。
【００５１】次に、図９に基づいて負フィールド期間に
おける作用を説明する。尚、負フィールド期間には、前
述したように駆動用電源９のプラス側端子（＋）が基準
電位である０Ｖに固定される。この負フィールド期間に
おいて、ＥＬ表示素子４に充電電流を供給するときに
は、図９（ａ）に示すように、ＭＯＳＦＥＴ２４、２７
並びにＬＤＭＯＳ８をオンした後にパワーＭＯＳＦＥＴ
１１をオンする。すると、ＭＯＳＦＥＴ２４、２７のオ
ンに応じて、同図に破線矢印Ａで示すように、駆動用電
源９から当該ＭＯＳＦＥＴ２４、２７及びダイオード２
３を通じて第２のコンデンサ２９に充電電流を供給する
電流経路が形成され、駆動用電源９による第２のコンデ
ンサ２９の充電動作が行われる。また、ＬＤＭＯＳ８及
びパワーＭＯＳＦＥＴ１１のオンに応じて、ＥＬ表示素
子４の走査電極２（ドライバＩＣ５の出力端子Ｑ）が、
駆動用電源９のマイナス側端子（−）に対して、ＬＤＭ
ＯＳ８、パワーＭＯＳＦＥＴ１１及びダイオード２３を
介して接続されるようになり、その走査電極２に−１０
０Ｖの走査電圧が印加される。
おける作用を説明する。尚、負フィールド期間には、前
述したように駆動用電源９のプラス側端子（＋）が基準
電位である０Ｖに固定される。この負フィールド期間に
おいて、ＥＬ表示素子４に充電電流を供給するときに
は、図９（ａ）に示すように、ＭＯＳＦＥＴ２４、２７
並びにＬＤＭＯＳ８をオンした後にパワーＭＯＳＦＥＴ
１１をオンする。すると、ＭＯＳＦＥＴ２４、２７のオ
ンに応じて、同図に破線矢印Ａで示すように、駆動用電
源９から当該ＭＯＳＦＥＴ２４、２７及びダイオード２
３を通じて第２のコンデンサ２９に充電電流を供給する
電流経路が形成され、駆動用電源９による第２のコンデ
ンサ２９の充電動作が行われる。また、ＬＤＭＯＳ８及
びパワーＭＯＳＦＥＴ１１のオンに応じて、ＥＬ表示素
子４の走査電極２（ドライバＩＣ５の出力端子Ｑ）が、
駆動用電源９のマイナス側端子（−）に対して、ＬＤＭ
ＯＳ８、パワーＭＯＳＦＥＴ１１及びダイオード２３を
介して接続されるようになり、その走査電極２に−１０
０Ｖの走査電圧が印加される。
【００５２】この後に、図９（ｂ）に示すように、ＭＯ
ＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６をオン
すると、同図に破線矢印Ｂで示すように、第２のコンデ
ンサ２９の充電電荷が駆動用電源９の出力電圧（−１０
０Ｖ）に重畳されるようになる。このとき、ＥＬ表示素
子４の走査電極２に印加される走査電圧は−２００Ｖに
なる。これにより、ＥＬ表示素子４に印加される走査電
圧が段階的に変化することになる。
ＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６をオン
すると、同図に破線矢印Ｂで示すように、第２のコンデ
ンサ２９の充電電荷が駆動用電源９の出力電圧（−１０
０Ｖ）に重畳されるようになる。このとき、ＥＬ表示素
子４の走査電極２に印加される走査電圧は−２００Ｖに
なる。これにより、ＥＬ表示素子４に印加される走査電
圧が段階的に変化することになる。
【００５３】この状態から、図９（ｃ）に示すように、
ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４を
再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ
表示素子４の充電エネルギを、ＬＤＭＯＳ８と逆並列状
態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１
１、ＭＯＳＦＥＴ２４、２７を通じて第２のコンデンサ
２９に充電電流として供給する電流経路が形成され、こ
れに応じて、ＥＬ表示素子４の走査電極２に印加される
走査電圧が−１００Ｖに変化される。そして、このよう
な電流経路が形成される結果、ＥＬ表示素子４に供給し
たエネルギの一部を回収して再利用できるようになる。
ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４を
再びオンすると、同図に破線矢印Ｃで示すように、ＥＬ
表示素子４の充電エネルギを、ＬＤＭＯＳ８と逆並列状
態で接続された寄生ダイオード、パワーＭＯＳＦＥＴ１
１、ＭＯＳＦＥＴ２４、２７を通じて第２のコンデンサ
２９に充電電流として供給する電流経路が形成され、こ
れに応じて、ＥＬ表示素子４の走査電極２に印加される
走査電圧が−１００Ｖに変化される。そして、このよう
な電流経路が形成される結果、ＥＬ表示素子４に供給し
たエネルギの一部を回収して再利用できるようになる。
【００５４】この後に、図９（ｄ）に示すように、ＭＯ
ＳＦＥＴ２４、２７をオフし、且つＬＤＭＯＳ８に代え
てＬＤＭＯＳ７をオンした後に、パワーＭＯＳＦＥＴ１
０をオンする（パワーＭＯＳＦＥＴ１１はオフする）。
すると、第２のコンデンサ２９のチャージが保持された
状態とされる共に、ＥＬ表示素子４の走査電極２に印加
される走査電圧が、ＬＤＭＯＳ７、パワーＭＯＳＦＥＴ
１０及びダイオード２２を通じて初期値である０Ｖに変
化される。
ＳＦＥＴ２４、２７をオフし、且つＬＤＭＯＳ８に代え
てＬＤＭＯＳ７をオンした後に、パワーＭＯＳＦＥＴ１
０をオンする（パワーＭＯＳＦＥＴ１１はオフする）。
すると、第２のコンデンサ２９のチャージが保持された
状態とされる共に、ＥＬ表示素子４の走査電極２に印加
される走査電圧が、ＬＤＭＯＳ７、パワーＭＯＳＦＥＴ
１０及びダイオード２２を通じて初期値である０Ｖに変
化される。
【００５５】要するに、負フィールド期間においてＥＬ
表示素子４の走査電極２に印加される走査電圧は、図１
０（ｂ）に示すように、０Ｖ→−１００Ｖ→−２００Ｖ
→−１００Ｖ→０Ｖとなるように段階的に変化される。
このとき、ＥＬ表示素子４のデータ電極３に対しては、
同図（ｂ）に示すように、非発光期間に０Ｖのデータ電
圧が印加されると共に、所定の発光期間に５０Ｖのデー
タ電圧が印加される。つまり、ＥＬ表示素子４は、その
走査電極２及びデータ電極３間の電位差が−２５０Ｖと
なる期間に発光されることになる。
表示素子４の走査電極２に印加される走査電圧は、図１
０（ｂ）に示すように、０Ｖ→−１００Ｖ→−２００Ｖ
→−１００Ｖ→０Ｖとなるように段階的に変化される。
このとき、ＥＬ表示素子４のデータ電極３に対しては、
同図（ｂ）に示すように、非発光期間に０Ｖのデータ電
圧が印加されると共に、所定の発光期間に５０Ｖのデー
タ電圧が印加される。つまり、ＥＬ表示素子４は、その
走査電極２及びデータ電極３間の電位差が−２５０Ｖと
なる期間に発光されることになる。
【００５６】この第４実施例においても、ＥＬ表示素子
４の駆動電圧が段階的に変化されるから、全体の消費エ
ネルギが減少するようになってドライバＩＣ５での発熱
量が小さくなり、その温度上昇を抑制できることにな
る。しかも、供給エネルギの一部を回収して再利用する
構成となっているから、低消費電力化に効果を発揮でき
るようになる。特に、本実施例のように、ＥＬ表示素子
４に対し異なる極性の走査電圧を交互に印加する構成と
した場合、前記第３実施例のようなステップ・リサイク
ル回路１５では、コンデンサ１９のチャージが放電して
しまうため所期の目的を達成できなくなるが、本実施例
におけるステップ・リサイクル回路２０によれば、第１
のコンデンサ２８及び第２のコンデンサ２９のチャージ
が不要に放電することがなくなり、ＥＬ表示素子４に対
する充電エネルギを確実にリサイクルできるようにな
る。また、出力回路６は、制御性が良好となるプッシュ
プル回路構成となっているから、本実施例のように駆動
電圧の極性を交互に反転させる場合において、その駆動
を容易に行い得るようになる。
４の駆動電圧が段階的に変化されるから、全体の消費エ
ネルギが減少するようになってドライバＩＣ５での発熱
量が小さくなり、その温度上昇を抑制できることにな
る。しかも、供給エネルギの一部を回収して再利用する
構成となっているから、低消費電力化に効果を発揮でき
るようになる。特に、本実施例のように、ＥＬ表示素子
４に対し異なる極性の走査電圧を交互に印加する構成と
した場合、前記第３実施例のようなステップ・リサイク
ル回路１５では、コンデンサ１９のチャージが放電して
しまうため所期の目的を達成できなくなるが、本実施例
におけるステップ・リサイクル回路２０によれば、第１
のコンデンサ２８及び第２のコンデンサ２９のチャージ
が不要に放電することがなくなり、ＥＬ表示素子４に対
する充電エネルギを確実にリサイクルできるようにな
る。また、出力回路６は、制御性が良好となるプッシュ
プル回路構成となっているから、本実施例のように駆動
電圧の極性を交互に反転させる場合において、その駆動
を容易に行い得るようになる。
【００５７】（第５の実施の形態）図１１ないし図１３
には、上記第４実施例に変更を加えた本発明の第５実施
例が示されており、以下これについて当該第４実施例と
異なる部分のみ説明する。この第５実施例では、ドライ
バＩＣ５の出力段の構成を変更している。即ち、本実施
例では、第４実施例における出力回路６（図６参照）に
代えて、出力回路３４が設けられている。この出力回路
３４は、ドライバＩＣ５の電源端子５ｂと５ｃとの間に
ＳＣＲ３５及び３６（本発明でいう第１及び第２のスイ
ッチング素子に相当）を直列に接続した状態となってお
り、それらの共通接続点に出力端子Ｑ（ドライバＩＣの
出力端子に対応）を接続したプッシュプル回路構成とさ
れている。また、各ＳＣＲ３５及び３６には、それらと
逆並列状態で第１及び第２の放電用ダイオード３７及び
３８がそれぞれ接続される。さらに、駆動用電源９のマ
イナス側端子とドライバＩＣ５の電源端子５ｂとの間に
は、例えばＭＯＳＦＥＴより成るスイッチング素子３９
（スイッチ記号で示す）が接続され、駆動用電源９のプ
ラス側端子とドライバＩＣ５の電源端子５ｃとの間に
は、例えばＭＯＳＦＥＴより成るスイッチング素子４０
（スイッチ記号で示す）が接続される。
には、上記第４実施例に変更を加えた本発明の第５実施
例が示されており、以下これについて当該第４実施例と
異なる部分のみ説明する。この第５実施例では、ドライ
バＩＣ５の出力段の構成を変更している。即ち、本実施
例では、第４実施例における出力回路６（図６参照）に
代えて、出力回路３４が設けられている。この出力回路
３４は、ドライバＩＣ５の電源端子５ｂと５ｃとの間に
ＳＣＲ３５及び３６（本発明でいう第１及び第２のスイ
ッチング素子に相当）を直列に接続した状態となってお
り、それらの共通接続点に出力端子Ｑ（ドライバＩＣの
出力端子に対応）を接続したプッシュプル回路構成とさ
れている。また、各ＳＣＲ３５及び３６には、それらと
逆並列状態で第１及び第２の放電用ダイオード３７及び
３８がそれぞれ接続される。さらに、駆動用電源９のマ
イナス側端子とドライバＩＣ５の電源端子５ｂとの間に
は、例えばＭＯＳＦＥＴより成るスイッチング素子３９
（スイッチ記号で示す）が接続され、駆動用電源９のプ
ラス側端子とドライバＩＣ５の電源端子５ｃとの間に
は、例えばＭＯＳＦＥＴより成るスイッチング素子４０
（スイッチ記号で示す）が接続される。
【００５８】図１２及び図１３には本実施例による充放
電電流の流れを説明するための模式図が示されている
（パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ２
４、２５、２６、２７をスイッチ記号で略記すると共
に、パワーＭＯＳＦＥＴ１０及び１１の寄生ダイオード
を図示し、ＭＯＳＦＥＴ３０及び３２の図示を省略）。
電電流の流れを説明するための模式図が示されている
（パワーＭＯＳＦＥＴ１０及び１１、ＭＯＳＦＥＴ２
４、２５、２６、２７をスイッチ記号で略記すると共
に、パワーＭＯＳＦＥＴ１０及び１１の寄生ダイオード
を図示し、ＭＯＳＦＥＴ３０及び３２の図示を省略）。
【００５９】駆動用電源９のマイナス側端子（−）が基
準電位である５０Ｖに固定される正フィールド期間にお
いて、ＥＬ表示素子４に充電電流を供給するときには、
まず、図１２（ａ）に示すように、ＭＯＳＦＥＴ２５、
２６並びにＳＣＲ３５をオンした後にパワーＭＯＳＦＥ
Ｔ１０をオンする。すると、ＭＯＳＦＥＴ２５、２６の
オンに応じて、同図に破線矢印Ａで示すように、駆動用
電源９から第１のダイオード２２を通じて第１のコンデ
ンサ２８に充電電流を供給する電流経路が形成され、駆
動用電源９による第１のコンデンサ２８の充電動作が行
われる。また、ＳＣＲ３５及びパワーＭＯＳＦＥＴ１０
のオンに応じて、駆動用電源９のプラス側端子（＋）か
ら第１のダイオード２２、パワーＭＯＳＦＥＴ１０、Ｓ
ＣＲ３５を介してＥＬ表示素子４の走査電極２に走査電
圧が印加される。このときに印加される走査電圧は１５
０Ｖになる。
準電位である５０Ｖに固定される正フィールド期間にお
いて、ＥＬ表示素子４に充電電流を供給するときには、
まず、図１２（ａ）に示すように、ＭＯＳＦＥＴ２５、
２６並びにＳＣＲ３５をオンした後にパワーＭＯＳＦＥ
Ｔ１０をオンする。すると、ＭＯＳＦＥＴ２５、２６の
オンに応じて、同図に破線矢印Ａで示すように、駆動用
電源９から第１のダイオード２２を通じて第１のコンデ
ンサ２８に充電電流を供給する電流経路が形成され、駆
動用電源９による第１のコンデンサ２８の充電動作が行
われる。また、ＳＣＲ３５及びパワーＭＯＳＦＥＴ１０
のオンに応じて、駆動用電源９のプラス側端子（＋）か
ら第１のダイオード２２、パワーＭＯＳＦＥＴ１０、Ｓ
ＣＲ３５を介してＥＬ表示素子４の走査電極２に走査電
圧が印加される。このときに印加される走査電圧は１５
０Ｖになる。
【００６０】この後に、図１２（ｂ）に示すように、Ｍ
ＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４をオ
ンすると、同図に破線矢印Ｂで示すように、第１のコン
デンサ２８の充電電荷が駆動用電源９の出力電圧（１５
０Ｖ）に重畳されるようになる。このとき、ＥＬ表示素
子４の走査電極２に印加される走査電圧は２５０Ｖにな
る。これにより、ＥＬ表示素子４に印加される走査電圧
が段階的に変化することになる。
ＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２４をオ
ンすると、同図に破線矢印Ｂで示すように、第１のコン
デンサ２８の充電電荷が駆動用電源９の出力電圧（１５
０Ｖ）に重畳されるようになる。このとき、ＥＬ表示素
子４の走査電極２に印加される走査電圧は２５０Ｖにな
る。これにより、ＥＬ表示素子４に印加される走査電圧
が段階的に変化することになる。
【００６１】この状態から、図１２（ｃ）に示すよう
に、ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２
６を再びオンすると、同図に破線矢印Ｃで示すように、
ＥＬ表示素子４の充電エネルギを、第１の放電用ダイオ
ード３７、パワーＭＯＳＦＥＴ１０、ＭＯＳＦＥＴ２
５、２６を通じて第１のコンデンサ２８に充電電流とし
て供給する電流経路が形成され、これに応じて、ＥＬ表
示素子４の走査電極２に印加される走査電圧が１５０Ｖ
に変化される。そして、このような電流経路が形成され
る結果、ＥＬ表示素子４に供給したエネルギの一部を回
収して再利用できるようになる。
に、ＭＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２
６を再びオンすると、同図に破線矢印Ｃで示すように、
ＥＬ表示素子４の充電エネルギを、第１の放電用ダイオ
ード３７、パワーＭＯＳＦＥＴ１０、ＭＯＳＦＥＴ２
５、２６を通じて第１のコンデンサ２８に充電電流とし
て供給する電流経路が形成され、これに応じて、ＥＬ表
示素子４の走査電極２に印加される走査電圧が１５０Ｖ
に変化される。そして、このような電流経路が形成され
る結果、ＥＬ表示素子４に供給したエネルギの一部を回
収して再利用できるようになる。
【００６２】この後に、図１２（ｄ）に示すように、Ｍ
ＯＳＦＥＴ２５、２６をオフすると共にスイッチング素
子３９をオンすると、第１のコンデンサ２８のチャージ
が保持された状態とされる共に、同図に矢印Ｄで示すよ
うに、ＥＬ表示素子４の走査電極２に印加される走査電
圧が、第１の放電用ダイオード３７及びスイッチング素
子３９を通じて初期値である５０Ｖに変化される。
ＯＳＦＥＴ２５、２６をオフすると共にスイッチング素
子３９をオンすると、第１のコンデンサ２８のチャージ
が保持された状態とされる共に、同図に矢印Ｄで示すよ
うに、ＥＬ表示素子４の走査電極２に印加される走査電
圧が、第１の放電用ダイオード３７及びスイッチング素
子３９を通じて初期値である５０Ｖに変化される。
【００６３】一方、駆動用電源９のプラス側端子（＋）
が基準電位である０Ｖに固定される負フィールド期間に
おいて、ＥＬ表示素子４に充電電流を供給するときに
は、まず、図１３（ａ）に示すように、ＭＯＳＦＥＴ２
４、２７並びにＳＣＲ３６をオンした後にパワーＭＯＳ
ＦＥＴ１１をオンする。すると、ＭＯＳＦＥＴ２４、２
７のオンに応じて、同図に破線矢印Ａで示すように、駆
動用電源９から当該ＭＯＳＦＥＴ２４、２７及びダイオ
ード２３を通じて第２のコンデンサ２９に充電電流を供
給する電流経路が形成され、駆動用電源９による第２の
コンデンサ２９の充電動作が行われる。また、ＳＣＲ３
６及びパワーＭＯＳＦＥＴ１１のオンに応じて、ＥＬ表
示素子４の走査電極２（ドライバＩＣ５の出力端子Ｑ）
が、駆動用電源９のマイナス側端子（−）に対して、Ｓ
ＣＲ３６、パワーＭＯＳＦＥＴ１１及びダイオード２３
を介して接続されるようになり、その走査電極２に−１
００Ｖの走査電圧が印加される。
が基準電位である０Ｖに固定される負フィールド期間に
おいて、ＥＬ表示素子４に充電電流を供給するときに
は、まず、図１３（ａ）に示すように、ＭＯＳＦＥＴ２
４、２７並びにＳＣＲ３６をオンした後にパワーＭＯＳ
ＦＥＴ１１をオンする。すると、ＭＯＳＦＥＴ２４、２
７のオンに応じて、同図に破線矢印Ａで示すように、駆
動用電源９から当該ＭＯＳＦＥＴ２４、２７及びダイオ
ード２３を通じて第２のコンデンサ２９に充電電流を供
給する電流経路が形成され、駆動用電源９による第２の
コンデンサ２９の充電動作が行われる。また、ＳＣＲ３
６及びパワーＭＯＳＦＥＴ１１のオンに応じて、ＥＬ表
示素子４の走査電極２（ドライバＩＣ５の出力端子Ｑ）
が、駆動用電源９のマイナス側端子（−）に対して、Ｓ
ＣＲ３６、パワーＭＯＳＦＥＴ１１及びダイオード２３
を介して接続されるようになり、その走査電極２に−１
００Ｖの走査電圧が印加される。
【００６４】この後に、図１３（ｂ）に示すように、Ｍ
ＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６をオ
ンすると、同図に破線矢印Ｂで示すように、第２のコン
デンサ２９の充電電荷が駆動用電源９の出力電圧（−１
００Ｖ）に重畳されるようになる。このとき、ＥＬ表示
素子４の走査電極２に印加される走査電圧は−２００Ｖ
になる。これにより、ＥＬ表示素子４に印加される走査
電圧が段階的に変化することになる。
ＯＳＦＥＴ２４をオフすると共にＭＯＳＦＥＴ２６をオ
ンすると、同図に破線矢印Ｂで示すように、第２のコン
デンサ２９の充電電荷が駆動用電源９の出力電圧（−１
００Ｖ）に重畳されるようになる。このとき、ＥＬ表示
素子４の走査電極２に印加される走査電圧は−２００Ｖ
になる。これにより、ＥＬ表示素子４に印加される走査
電圧が段階的に変化することになる。
【００６５】この状態から、図１３（ｃ）に示すよう
に、ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２
４を再びオンすると、同図に破線矢印Ｃで示すように、
ＥＬ表示素子４の充電エネルギを、第２の放電用ダイオ
ード３８、パワーＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ２
４、２７を通じて第２のコンデンサ２９に充電電流とし
て供給する電流経路が形成され、これに応じて、ＥＬ表
示素子４の走査電極２に印加される走査電圧が−１００
Ｖに変化される。そして、このような電流経路が形成さ
れる結果、ＥＬ表示素子４に供給したエネルギの一部を
回収して再利用できるようになる。
に、ＭＯＳＦＥＴ２６をオフすると共にＭＯＳＦＥＴ２
４を再びオンすると、同図に破線矢印Ｃで示すように、
ＥＬ表示素子４の充電エネルギを、第２の放電用ダイオ
ード３８、パワーＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ２
４、２７を通じて第２のコンデンサ２９に充電電流とし
て供給する電流経路が形成され、これに応じて、ＥＬ表
示素子４の走査電極２に印加される走査電圧が−１００
Ｖに変化される。そして、このような電流経路が形成さ
れる結果、ＥＬ表示素子４に供給したエネルギの一部を
回収して再利用できるようになる。
【００６６】この後に、図１３（ｄ）に示すように、Ｍ
ＯＳＦＥＴ２４、２７をオフすると共にスイッチング素
子４０をオンすると、第２のコンデンサ２９のチャージ
が保持された状態とされる共に、同図に矢印Ｄで示すよ
うに、ＥＬ表示素子４の走査電極２に印加される走査電
圧が、第２の放電用ダイオード３８及びスイッチング素
子４０を通じて初期値である０Ｖに変化される。
ＯＳＦＥＴ２４、２７をオフすると共にスイッチング素
子４０をオンすると、第２のコンデンサ２９のチャージ
が保持された状態とされる共に、同図に矢印Ｄで示すよ
うに、ＥＬ表示素子４の走査電極２に印加される走査電
圧が、第２の放電用ダイオード３８及びスイッチング素
子４０を通じて初期値である０Ｖに変化される。
【００６７】このように構成した第５実施例においても
前記第４実施例と同様の効果を奏するものであり、特に
本実施例においては、ＳＣＲ３５及び３６がオン状態に
ラッチアップされる素子であるため、大きな出力電流を
得ることができる。従って、電圧を分担するためのパワ
ーＭＯＳＦＥＴ１０及び１１との間で消費電力を分配す
る際に、分配の割合が小さくなり、ドライバＩＣ５の低
消費電力化が可能になる。また、大きな出力電流が得ら
れる結果、ＥＬ表示素子４に対する充電速度を高めるこ
とができ、結果的に、そのＥＬ表示素子４の輝度向上も
可能になる。また、各ＳＣＲ３５及び３６と逆並列状態
で第１及び第２の放電用ダイオード３７及び３８を接続
した場合には、ＳＣＲ３５及び３６の動作が遅いという
性質をカバーできるようになる。
前記第４実施例と同様の効果を奏するものであり、特に
本実施例においては、ＳＣＲ３５及び３６がオン状態に
ラッチアップされる素子であるため、大きな出力電流を
得ることができる。従って、電圧を分担するためのパワ
ーＭＯＳＦＥＴ１０及び１１との間で消費電力を分配す
る際に、分配の割合が小さくなり、ドライバＩＣ５の低
消費電力化が可能になる。また、大きな出力電流が得ら
れる結果、ＥＬ表示素子４に対する充電速度を高めるこ
とができ、結果的に、そのＥＬ表示素子４の輝度向上も
可能になる。また、各ＳＣＲ３５及び３６と逆並列状態
で第１及び第２の放電用ダイオード３７及び３８を接続
した場合には、ＳＣＲ３５及び３６の動作が遅いという
性質をカバーできるようになる。
【００６８】（その他の実施の形態）尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第１、第３、第４、第５の各
実施例では、トランジスタ（負荷）として、パワーＭＯ
ＳＦＥＴ１０及び１１を用いる構成としたが、バイポー
ラトランジスタやＩＧＢＴなどを用いることも可能であ
る。駆動対象の表示装置は、ＥＬ表示装置に限らず、容
量性表示素子を備えた表示装置（例えばプラズマディス
プレイ装置など）であれば同様に駆動対象とすることが
できる。
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第１、第３、第４、第５の各
実施例では、トランジスタ（負荷）として、パワーＭＯ
ＳＦＥＴ１０及び１１を用いる構成としたが、バイポー
ラトランジスタやＩＧＢＴなどを用いることも可能であ
る。駆動対象の表示装置は、ＥＬ表示装置に限らず、容
量性表示素子を備えた表示装置（例えばプラズマディス
プレイ装置など）であれば同様に駆動対象とすることが
できる。
【図１】本発明の第１実施例を示す全体の電気的構成図
【図２】出力回路の電気的構成図
【図３】本発明の第２実施例を示す図１相当図
【図４】本発明の第３実施例を示す主要部の電気的構成
図
図
【図５】作用説明用の模式図
【図６】本発明の第４実施例を示す主要部の電気的構成
図
図
【図７】全体構成を説明するための概略図
【図８】作用説明用の模式図その１
【図９】作用説明用の模式図その２
【図１０】走査電圧とデータ電圧と関係を示すタイミン
グチャート
グチャート
【図１１】本発明の第５実施例を示す主要部の電気的構
成図
成図
【図１２】作用説明用の模式図その１
【図１３】作用説明用の模式図その２
１はマトリクス型ＥＬ表示装置、２は走査電極、３はデ
ータ電極、４はＥＬ表示素子（容量性表示素子）、５は
ロウ側ドライバＩＣ（駆動用ＩＣ）、６は出力回路、７
はＰチャネル型ＬＤＭＯＳ（第１のスイッチング素
子）、８はＮチャネル型ＬＤＭＯＳ（第２のスイッチン
グ素子）、９は駆動用電源、１０はＰチャネル型パワー
ＭＯＳＦＥＴ（負荷、トランジスタ）、１１はＮチャネ
ル型パワーＭＯＳＦＥＴ（負荷、トランジスタ）、１
２、１３は抵抗素子（負荷）、１５はステップ・リサイ
クル回路、１６はダイオード、１７はＰチャネル型ＭＯ
ＳＦＥＴ（第２の補助スイッチング素子）、１８はＮチ
ャネル型ＭＯＳＦＥＴ（第１の補助スイッチング素
子）、１９はコンデンサ、２０はカラム側ドライバＩ
Ｃ、２１はステップ・リサイクル回路、２２は第１のダ
イオード、２３は第２のダイオード、２４はＰチャネル
型ＭＯＳＦＥＴ（第１の補助スイッチング素子）、２５
はＰチャネル型ＭＯＳＦＥＴ（第３の補助スイッチング
素子）、２６はＮチャネル型ＭＯＳＦＥＴ（第２の補助
スイッチング素子）、２７はＮチャネル型ＭＯＳＦＥＴ
（第４の補助スイッチング素子）、２８は第１のコンデ
ンサ、２９は第２のコンデンサ、３４は出力回路、３５
はＳＣＲ（第１のスイッチング素子）、３６はＳＣＲ
（第２のスイッチング素子）、３７は第１の放電用ダイ
オード、３８は第２の放電用ダイオードを示す。
ータ電極、４はＥＬ表示素子（容量性表示素子）、５は
ロウ側ドライバＩＣ（駆動用ＩＣ）、６は出力回路、７
はＰチャネル型ＬＤＭＯＳ（第１のスイッチング素
子）、８はＮチャネル型ＬＤＭＯＳ（第２のスイッチン
グ素子）、９は駆動用電源、１０はＰチャネル型パワー
ＭＯＳＦＥＴ（負荷、トランジスタ）、１１はＮチャネ
ル型パワーＭＯＳＦＥＴ（負荷、トランジスタ）、１
２、１３は抵抗素子（負荷）、１５はステップ・リサイ
クル回路、１６はダイオード、１７はＰチャネル型ＭＯ
ＳＦＥＴ（第２の補助スイッチング素子）、１８はＮチ
ャネル型ＭＯＳＦＥＴ（第１の補助スイッチング素
子）、１９はコンデンサ、２０はカラム側ドライバＩ
Ｃ、２１はステップ・リサイクル回路、２２は第１のダ
イオード、２３は第２のダイオード、２４はＰチャネル
型ＭＯＳＦＥＴ（第１の補助スイッチング素子）、２５
はＰチャネル型ＭＯＳＦＥＴ（第３の補助スイッチング
素子）、２６はＮチャネル型ＭＯＳＦＥＴ（第２の補助
スイッチング素子）、２７はＮチャネル型ＭＯＳＦＥＴ
（第４の補助スイッチング素子）、２８は第１のコンデ
ンサ、２９は第２のコンデンサ、３４は出力回路、３５
はＳＣＲ（第１のスイッチング素子）、３６はＳＣＲ
（第２のスイッチング素子）、３７は第１の放電用ダイ
オード、３８は第２の放電用ダイオードを示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ｇ
Claims (13)
- 【請求項１】 複数の容量性表示素子（４）を備えた表
示装置（１）を駆動用電源（９）の出力により駆動する
ためのものであって、前記複数の容量性表示素子（４）
の充放電動作を行うための複数のスイッチング素子
（７、８）を集積化して成る駆動用ＩＣ（５）を備えた
表示装置用駆動回路において、 前記駆動用電源（９）と前記駆動用ＩＣ（５）の電源端
子（５ｂ、５ｃ）との間の充放電経路の両方に、電圧を
分担するための負荷（１０、１１、１２、１３）を接続
したことを特徴とする表示装置用駆動回路。 - 【請求項２】 前記負荷は抵抗素子（１２、１３）であ
ることを特徴とする請求項１記載の表示装置用駆動回
路。 - 【請求項３】 前記負荷はトランジスタ（１０、１１）
であることを特徴とする請求項１記載の表示装置用駆動
回路。 - 【請求項４】 請求項３記載の表示装置用駆動回路にお
いて、 前記トランジスタ（１０、１１）は、前記駆動用ＩＣ
（５）内のスイッチング素子（７、８）が導通した後に
導通するように制御されることを特徴とする表示装置用
駆動回路。 - 【請求項５】 請求項３記載の表示装置用駆動回路にお
いて、 前記容量性表示素子（４）に印加される駆動電圧が段階
的に上昇するように構成され、 前記トランジスタ（１０、１１）は、前記駆動電圧が上
昇される前に非導通状態とされ、その駆動電圧が上昇さ
れた後に導通状態とされることを特徴とする表示装置用
駆動回路。 - 【請求項６】 前記駆動用ＩＣ（５）は、前記容量性表
示素子（４）の充電電流を流すための第１のスイッチン
グ素子（７）と、前記容量性表示素子（４）の放電電流
を流すための第２のスイッチング素子（８）とより成る
プッシュプル回路構成を備えることを特徴とする請求項
１ないし５の何れかに記載の表示装置用駆動回路。 - 【請求項７】 請求項６記載の表示装置用駆動回路にお
いて、 前記第１のスイッチング素子としてＰチャネル型ＬＤＭ
ＯＳ（７）が使用され、前記第２のスイッチング素子と
してＮチャネル型ＬＤＭＯＳ（８）が使用されることを
特徴とする表示装置用駆動回路。 - 【請求項８】 請求項６記載の表示装置用駆動回路にお
いて、 前記第１及び第２のスイッチング素子としてＳＣＲ（３
７、３８）が使用されることを特徴とする表示装置用駆
動回路。 - 【請求項９】 請求項８記載の表示装置用駆動回路にお
いて、 前記第１及び第２のスイッチング素子として使用される
各ＳＣＲ（３７、３８）と逆並列状態で第１及び第２の
放電用ダイオード（３９、４０）をそれぞれ接続したこ
とを特徴とする表示装置用駆動回路。 - 【請求項１０】 請求項１記載の表示装置用駆動回路に
おいて、 前記駆動用電源（９）と前記容量性表示素子（４）の充
電動作を行うためのスイッチング素子（７）との間に順
方向に介在されたダイオード（１６）と、 一方の端子が前記ダイオード（１６）のカソード側に接
続されたコンデンサ（１９）と、 前記容量性表示素子（４）の充電動作開始当初の期間を
含む所定期間にオンされるように設けられ、そのオン状
態で、前記駆動用電源（９）から前記ダイオード（１
６）を通じて前記コンデンサ（１９）に充電電流を供給
する電流経路と、前記容量性表示素子（４）の充電エネ
ルギを前記コンデンサ（１９）に充電電流として供給す
る電流経路とを形成する第１の補助スイッチング素子
（１８）と、 この第１の補助スイッチング素子（１８）のオフ後に所
定期間だけオンするように設けられ、そのオン状態で、
前記コンデンサ（１９）の充電電荷を前記駆動用電源
（９）の出力電圧に重畳させる第２の補助スイッチング
素子（１７）とを備えたことを特徴とする表示装置用駆
動回路。 - 【請求項１１】 請求項１記載の表示装置用駆動回路に
おいて、 前記容量性表示素子（４）に対し前記駆動用ＩＣ（５）
を通じて異なる極性の駆動電圧を交互に印加する構成を
採用する場合に、 前記駆動用電源（９）のプラス側端子と前記容量性表示
素子（４）の充電動作を行うためのスイッチング素子
（７）との間に、アノードが前記駆動用電源（９）側と
なるように接続された第１のダイオード（２２）と、 前記駆動用電源（９）のマイナス側端子と前記容量性表
示素子（４）の放電動作を行うためのスイッチング素子
（８）との間に、カソードが前記駆動用電源（９）側と
なるように接続された第２のダイオード（２３）と、 前記第１のダイオード（２２）のアノードと前記第２の
ダイオード（２３）のカソードとの間に直列接続された
第１及び第２の補助スイッチング素子（２４、２６）
と、 前記第１のダイオード（２２）のカソード側と前記第１
及び第２のスイッチング素子（２４、２６）の共通接続
点との間に直列接続された第１のコンデンサ（２８）及
び第３のスイッチング素子（２５）と、 前記第２のダイオード（２３）のアノード側と前記第１
及び第２のスイッチング素子（２４、２６）の共通接続
点との間に直列接続された第２のコンデンサ（２９）及
び第４のスイッチング素子（２７）とを備え、 前記容量性表示素子（４）に正極性の駆動電圧を印加す
る際には、 前記駆動用電源（９）のマイナス側端子を、そのプラス
側端子の電位がプラス電位となる基準電位に固定した状
態で、 前記第２及び第３の補助スイッチング素子（２６、２
５）を、前記容量性表示素子（４）に正極性電圧を印加
する期間を含む所定期間だけオンすることにより、前記
駆動用電源（９）から前記第１のダイオード（２２）を
通じて前記第１のコンデンサ（２８）に充電電流を供給
する電流経路と、前記容量性表示素子（４）の充電エネ
ルギを前記第１のコンデンサ（２８）に充電電流として
供給する電流経路とを形成し、 この後の所定タイミングで第２の補助スイッチング素子
（２６）をオフすると共に第１の補助スイッチング素子
（２４）をオンすることにより、前記第１のコンデンサ
（２８）の充電電荷を前記駆動用電源（９）の出力電圧
に重畳させる制御を行い、 前記容量性表示素子（４）に負極性の駆動電圧を印加す
る際には、 前記駆動用電源（９）のプラス側端子を、そのマイナス
側端子の電位がマイナス電位となる基準電位に固定した
状態で、 前記第１及び第４の補助スイッチング素子（２４、２
７）を、前記容量性表示素子（４）に負極性電圧を印加
する期間を含む所定期間だけオンすることにより、前記
駆動用電源（９）から当該第１及び第４の補助スイッチ
ング素子（２４、２７）を通じて前記第２のコンデンサ
（２９）に充電電流を供給し、 この後の所定タイミングで第１の補助スイッチング素子
（２４）をオフすると共に第２の補助スイッチング素子
（２６）をオンすることにより、前記第２のコンデンサ
（２９）の充電電荷を前記駆動用電源（９）の出力電圧
に重畳させる制御を行うことを特徴とする表示装置用駆
動回路。 - 【請求項１２】 請求項１１記載の表示装置用駆動回路
において、 前記容量性表示素子（４）に正極性の駆動電圧を印加す
る場合に、 前記第１のコンデンサ（２８）の充電電荷を前記駆動用
電源（９）の出力電圧に重畳させる制御を行った後に、
前記第１の補助スイッチング素子（２４）をオフすると
共に第２の補助スイッチング素子（２６）をオンするこ
とにより、前記容量性表示素子（４）の充電エネルギを
前記第１のコンデンサ（２８）に充電電流として供給す
る電流経路を形成する制御を行うことを特徴とする表示
装置用駆動回路。 - 【請求項１３】 請求項１１または１２記載の表示装置
用駆動回路において、 前記第２のコンデンサ（２９）の充電電荷を前記駆動用
電源（９）の出力電圧に重畳させる制御を行った後に、
前記第２の補助スイッチング素子（２６）をオフすると
共に第１の補助スイッチング素子（２４）をオンするこ
とにより、前記容量性表示素子（４）の充電エネルギを
前記第２のコンデンサ（２９）に充電電流として供給す
る電流経路を形成する制御を行うことを特徴とする表示
装置用駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000039642A JP4501206B2 (ja) | 1999-04-14 | 2000-02-17 | 表示装置用駆動回路 |
| US09/549,954 US6556177B1 (en) | 1999-04-14 | 2000-04-14 | Driver circuit for capacitive display elements |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-106500 | 1999-04-14 | ||
| JP10650099 | 1999-04-14 | ||
| JP2000039642A JP4501206B2 (ja) | 1999-04-14 | 2000-02-17 | 表示装置用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000356973A true JP2000356973A (ja) | 2000-12-26 |
| JP4501206B2 JP4501206B2 (ja) | 2010-07-14 |
Family
ID=26446616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000039642A Expired - Fee Related JP4501206B2 (ja) | 1999-04-14 | 2000-02-17 | 表示装置用駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6556177B1 (ja) |
| JP (1) | JP4501206B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024816A (ja) * | 2003-07-01 | 2005-01-27 | Fuji Xerox Co Ltd | 表示媒体の駆動装置 |
| JP2005526291A (ja) * | 2002-05-16 | 2005-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 制限された電流による発光装置のキャパシタンスの放電 |
| JP2012226728A (ja) * | 2011-04-18 | 2012-11-15 | Samsung Electronics Co Ltd | タッチパネル及びそのための駆動装置 |
| US9189066B2 (en) | 2010-01-28 | 2015-11-17 | Samsung Electronics Co., Ltd. | Touch panel and electronic device including the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TW554637B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
| JP4612947B2 (ja) | 2000-09-29 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置 |
| JP4719813B2 (ja) * | 2000-09-29 | 2011-07-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| TW571281B (en) * | 2002-09-12 | 2004-01-11 | Au Optronics Corp | Driving circuit and method for a display device and display device therewith |
| US7557779B2 (en) * | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN1816836B (zh) * | 2003-07-08 | 2011-09-07 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
| KR100602352B1 (ko) * | 2004-11-22 | 2006-07-18 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 발광 표시장치 |
| KR101333509B1 (ko) | 2004-12-06 | 2013-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 모듈, 및 휴대 전화 |
| US20060227080A1 (en) * | 2005-04-07 | 2006-10-12 | Cheermore Huang | Charge-recycling circuit of display device |
| US7907116B2 (en) | 2007-05-03 | 2011-03-15 | Solomon Systech Limited | Dual output voltage system with charge recycling |
| US7977678B2 (en) * | 2007-12-21 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US20090251391A1 (en) * | 2008-04-02 | 2009-10-08 | Solomon Systech Limited | Method and apparatus for power recycling in a display system |
| US8939974B2 (en) * | 2009-10-09 | 2015-01-27 | Ethicon Endo-Surgery, Inc. | Surgical instrument comprising first and second drive systems actuatable by a common trigger mechanism |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319693A (ja) * | 1986-07-14 | 1988-01-27 | 株式会社リコー | 表示装置 |
| JPS63249895A (ja) * | 1987-04-07 | 1988-10-17 | シャープ株式会社 | Ｅｌデイスプレイの駆動回路 |
| JPH05273938A (ja) * | 1992-03-26 | 1993-10-22 | Hitachi Chem Co Ltd | マトリックス薄膜エレクトロルミネッセンスパネルの駆動方法 |
| JPH06110407A (ja) * | 1992-04-02 | 1994-04-22 | Nec Corp | 表示用駆動回路への電源供給方法 |
| JPH06186929A (ja) * | 1991-11-13 | 1994-07-08 | Sharp Corp | Ｅｌ表示装置の駆動方法 |
| JPH07261701A (ja) * | 1994-03-20 | 1995-10-13 | Fujitsu Ltd | 容量負荷駆動回路及びその駆動方法 |
| JPH0954566A (ja) * | 1995-08-11 | 1997-02-25 | Denso Corp | Ｅｌ表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109798B2 (ja) * | 1987-01-06 | 1995-11-22 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| US6028573A (en) * | 1988-08-29 | 2000-02-22 | Hitachi, Ltd. | Driving method and apparatus for display device |
| TW275684B (ja) | 1994-07-08 | 1996-05-11 | Hitachi Seisakusyo Kk | |
| JP2715943B2 (ja) * | 1994-12-02 | 1998-02-18 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| JP3411494B2 (ja) * | 1997-02-26 | 2003-06-03 | シャープ株式会社 | マトリクス型表示装置の駆動用電圧生成回路 |
-
2000
- 2000-02-17 JP JP2000039642A patent/JP4501206B2/ja not_active Expired - Fee Related
- 2000-04-14 US US09/549,954 patent/US6556177B1/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319693A (ja) * | 1986-07-14 | 1988-01-27 | 株式会社リコー | 表示装置 |
| JPS63249895A (ja) * | 1987-04-07 | 1988-10-17 | シャープ株式会社 | Ｅｌデイスプレイの駆動回路 |
| JPH06186929A (ja) * | 1991-11-13 | 1994-07-08 | Sharp Corp | Ｅｌ表示装置の駆動方法 |
| JPH05273938A (ja) * | 1992-03-26 | 1993-10-22 | Hitachi Chem Co Ltd | マトリックス薄膜エレクトロルミネッセンスパネルの駆動方法 |
| JPH06110407A (ja) * | 1992-04-02 | 1994-04-22 | Nec Corp | 表示用駆動回路への電源供給方法 |
| JPH07261701A (ja) * | 1994-03-20 | 1995-10-13 | Fujitsu Ltd | 容量負荷駆動回路及びその駆動方法 |
| JPH0954566A (ja) * | 1995-08-11 | 1997-02-25 | Denso Corp | Ｅｌ表示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526291A (ja) * | 2002-05-16 | 2005-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 制限された電流による発光装置のキャパシタンスの放電 |
| JP2005024816A (ja) * | 2003-07-01 | 2005-01-27 | Fuji Xerox Co Ltd | 表示媒体の駆動装置 |
| JP4622212B2 (ja) * | 2003-07-01 | 2011-02-02 | 富士ゼロックス株式会社 | 表示媒体の駆動装置 |
| US9189066B2 (en) | 2010-01-28 | 2015-11-17 | Samsung Electronics Co., Ltd. | Touch panel and electronic device including the same |
| JP2012226728A (ja) * | 2011-04-18 | 2012-11-15 | Samsung Electronics Co Ltd | タッチパネル及びそのための駆動装置 |
| KR101784436B1 (ko) | 2011-04-18 | 2017-10-11 | 삼성전자주식회사 | 터치 패널 및 이를 위한 구동 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6556177B1 (en) | 2003-04-29 |
| JP4501206B2 (ja) | 2010-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000356973A (ja) | 表示装置用駆動回路 | |
| KR100455558B1 (ko) | 전류구동소자를 구동하기 위한 회로 및 방법 | |
| JP2953465B1 (ja) | 定電流駆動回路 | |
| JP5214030B2 (ja) | 表示装置 | |
| JP2003529992A (ja) | 低コストハーフブリッジドライバ集積回路 | |
| JP4951907B2 (ja) | 半導体回路、インバータ回路および半導体装置 | |
| JP4747932B2 (ja) | リレー駆動回路 | |
| US20050110722A1 (en) | Drive device and drive method of a self light emitting display panel | |
| JPH01163796A (ja) | 駆動回路 | |
| US6982688B2 (en) | Driving apparatus for capacitive light emitting element display panel | |
| JP2664219B2 (ja) | 駆動回路 | |
| JP2020088549A (ja) | 半導体装置 | |
| CN115035855A (zh) | 电压补偿电路、电压补偿驱动方法及显示装置 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| US7859528B2 (en) | Power module for energy recovery and discharge sustain of plasma display panel | |
| JP2008029163A (ja) | 電圧駆動型半導体スイッチング素子の駆動回路 | |
| KR100445432B1 (ko) | 플라즈마 디스플레이 패널의 구동 회로 및 그 방법 | |
| JP2000066631A (ja) | 表示パネル駆動装置 | |
| JPH10335726A (ja) | 半導体装置の駆動方法及び駆動回路 | |
| JP2804259B2 (ja) | 容量性負荷の駆動装置 | |
| KR20130108942A (ko) | 부트스트랩 스위치 회로 및 그 구동 방법 | |
| US9501966B2 (en) | Gate driver with multiple slopes for plasma display panels | |
| JP2003338740A (ja) | 高耐圧スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |