JPH07261701A

JPH07261701A - 容量負荷駆動回路及びその駆動方法

Info

Publication number: JPH07261701A
Application number: JP6074118A
Authority: JP
Inventors: Yoshimasa Awata; 好正粟田; Akira Otsuka; 晃大塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-20
Filing date: 1994-03-20
Publication date: 1995-10-13

Abstract

(57)【要約】【目的】電源回路の小型化及び安価化を可能にする。【構成】トランスＴ１の１次巻線Ｌ１１の一端と２次巻
線Ｌ１２の一端とが共に容量性負荷Ｃｐの一端に接続さ
れ、１次巻線Ｌ１１の他端が、一方ではダイオードＤ１
及びスイッチ素子ＳＷ１を介して直流電源配線Ｖｓに接
続され、他方ではダイオードＤ２及びスイッチ素子ＳＷ
２を介してグランド線Ｖｓに接続され、２次巻線Ｌ１２
の他端が、一方ではダイオードＤ３を介して直流電源配
線Ｖｓに接続され、他方ではダイオードＤ４を介してグ
ランド線ＧＮＤに接続されているので、電源電圧Ｖｓの
みでよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマディスプレイ
パネルやエレクトロルミネッセンスディスプレイパネル
等のフラットディスプレイパネルの画素等の容量負荷を
充放電させる容量負荷駆動回路及びその駆動方法に関す
る。

【０００２】

【従来の技術】図５は、従来の容量負荷駆動回路を示
す。例えば、容量性負荷Ｃｐは、交流駆動型プラズマデ
ィスプレイパネルの１画素であり、容量負荷駆動回路
は、維持放電用駆動回路である。以下、この例の場合に
ついて説明する。基本的には、容量性負荷Ｃｐの一端を
スイッチ素子ＳＷ３及びＳＷ４を介してそれぞれ直流電
源配線Ｖｓ及びグランド線ＧＮＤに接続し、容量性負荷
Ｃｐの他端をスイッチ素子ＳＷ７及びＳＷ８を介してそ
れぞれ直流電源配線Ｖｓ及びグランド線ＧＮＤに接続し
た構成で、容量性負荷Ｃｐに維持パルスを供給すること
が可能である。

【０００３】各フィールドの維持放電期間では、次のよ
うなスイッチ制御動作（１）〜（４）が繰り返し行われ
る。（１）スイッチ素子ＳＷ４及びＳＷ８が共にオンにされ
て容量性負荷Ｃｐの蓄積電荷が放電された状態で、スイ
ッチ素子ＳＷ４がオフにされ、スイッチ素子ＳＷ３がオ
ンにされて、容量性負荷Ｃｐに電圧Ｖｓが印加される。

【０００４】（２）スイッチ素子ＳＷ３がオフにされ、
スイッチ素子ＳＷ４がオンにされて、容量性負荷Ｃｐの
蓄積電荷が放電される。（３）ＳＷ８がオフにされ、スイッチ素子ＳＷ７がオン
にされて、容量性負荷Ｃｐに電圧−Ｖｓが印加される。（４）スイッチ素子ＳＷ７がオフにされ、ＳＷ８がオン
にされて、容量性負荷Ｃｐの蓄積電荷が放電される。

【０００５】しかし、この基本充放電回路のみでは、容
量性負荷Ｃｐの充放電のためのみの無効電力が回路の抵
抗成分等で無駄に消費される。そこで、この無効電力を
回収し再利用するため、電源電圧Ｖｅで動作するコイル
Ｌ１、Ｌ２、ダイオードＤ１、Ｄ２、Ｄ５、Ｄ６、スイ
ッチ素子ＳＷ１、ＳＷ２、ＳＷ５及びＳＷ６からなる充
放電回路が付加されている。スイッチ素子ＳＷ１〜ＳＷ
８のオン・オフ制御は、後述する本発明の実施例のそれ
と同一であり、図３に示すように行われる。直流電源配
線Ｖｅの電圧は、直流電源配線Ｖｓの約半分であり、不
図示の直流電源回路のコンデンサに接続されている。こ
のコンデンサの容量は、容量性負荷Ｃｐよりも充分大き
いので、コイルＬ１を介して、このコンデンサに電力を
回収し、回収した電力を再利用しても、その電圧の変化
は無視できる。

【０００６】

【発明が解決しようとする課題】しかし、直流電源電圧
Ｖｓの他に直流電源電圧Ｖｅを必要とするので、電源回
路の大型化及び高価化の原因となる。この問題は、表示
装置の大型化及び高精細化により著しくなる。本発明の
目的は、このような問題点に鑑み、電源回路の小型化及
び安価化を可能にする容量負荷駆動回路及びその駆動方
法を提供することにある。

【０００７】

【課題を解決するための手段及びその作用】本発明に係
る容量負荷駆動回路を、図１中の対応する構成要素の符
号を引用して説明する。第１発明では、容量性負荷Ｃｐ
を充放電させる容量負荷駆動回路において、第１スイッ
チ素子ＳＷ１と第１ダイオードＤ１との第１直列結合回
路１１と、第２スイッチ素子ＳＷ２と第２ダイオードＤ
２との第２直列結合回路１２とを有し、第１直列結合回
路１１の電流出力端と第２直列結合回路１２の電流入力
端とが共通点に結合され、第１直列結合回路１１の電流
入力端及び第２直列結合回路１２の電流出力端がそれぞ
れ第１直流電源配線Ｖｓ１及び第１直流電源配線Ｖｓ１
より電位が低い第２直流電源配線Ｖｇ１に結合された第
１充放電回路１と、容量性負荷Ｃｐの一端と該共通点と
の間に１次巻線Ｌ１１が結合された第１トランスＴ１
と、を備え、第１トランスＴ１の２次巻線Ｌ１２に誘起
される電流により１次巻線Ｌ１１に流れる電流を制限す
るように構成している。

【０００８】第１発明では、第１トランスＴ１の２次巻
線Ｌ１２に誘起される電流により１次巻線Ｌ１１に流れ
る電流を制限することで、容量性負荷Ｃｐに蓄えられた
無効電力回収のため及び回収した電力を容量性負荷に対
し充電することによる再利用のための特別な電圧の直流
電源電圧を用いずに他の直流電源電圧を兼用することが
可能となるので、電源回路の小型化及び安価化が可能と
なる。

【０００９】第１発明の第１態様では、第１トランスＴ
１は、２次巻線Ｌ１２の一端が１次巻線Ｌ１１に結合さ
れている。結合点は、１次巻線Ｌ１１の一端、他端又は
両端の中間点のいずれであってもよい。この第１態様に
よれば、例えば次の第２態様との組み合わせのように、
第１トランスＴ１の２次巻線Ｌ１２に誘起される電流に
よる１次巻線Ｌ１１に流れる電流の制限を簡単な構成で
行うことが可能となる。

【００１０】第１発明の第２態様では、第１スイッチ素
子ＳＷ１がオンのとき第２直流電源配線Ｖｇ１から２次
巻線Ｌ１２の他端へのみ電流が流れるのを許容し第２ス
イッチ素子ＳＷ２がオンのとき第１直流電源配線Ｖｓ１
から２次巻線Ｌ１２の他端へのみ電流が流れるのを許容
する第２充放電回路２を備えている。この第２態様によ
れば、第１トランスＴ１の２次巻線Ｌ１２に誘起される
電流による１次巻線Ｌ１１に流れる電流の制限を簡単な
構成で行うことができる。

【００１１】第１発明の第３態様では、第２充放電回路
２は、アノード及びカソードがそれぞれ２次巻線Ｌ１２
の上記他端及び第１直流電源配線Ｖｓ１に結合された第
３ダイオードＤ３と、アノード及びカソードがそれぞれ
第２直流電源配線Ｖｇ１及び２次巻線Ｌ１２の該他端に
結合された第４ダイオードＤ４と、を有する。この第３
態様によれば、第２充放電回路２にスイッチ素子を用い
ずにダイオードＤ３及びＤ４を用いているので、その制
御が不要であり、スイッチ制御回路の構成を簡単化する
ことができ、また、スイッチ制御回路を従来と同一構成
にすることもでき、これにより、少ない設計変更で第１
発明の効果が得られる。

【００１２】第１発明の第４態様では、第１直流電源配
線Ｖｓ１と容量性負荷Ｃｐの上記一端との間に結合され
た第３スイッチ素子ＳＷ３と、第２直流電源配線Ｖｇ１
と容量性負荷Ｃｐの該一端との間に結合された第４スイ
ッチ素子ＳＷ４とを有する第３充放電回路３を備えてい
る。この第４態様によれば、第１充放電回路による容量
性負荷Ｃｐに対する充電完了後に、回収した電力が不充
分で容量性負荷Ｃｐの該一端の電位が第１直流電源配線
Ｖｓ１の電位からずれていても、第３スイッチ素子ＳＷ
３をオンにすることにより、第１直流電源配線Ｖｓ１の
電位に一致させることができ且つその後の容量性負荷Ｃ
ｐの電極間放電等による消費電力を補うことができ、ま
た、電力回収が不充分で容量性負荷Ｃｐの該一端の電位
が第２直流電源配線Ｖｇ１の電位からずれていても、第
４スイッチ素子ＳＷ３をオンにすることにより、第２直
流電源配線Ｖｇ１の電位に一致させることができる。

【００１３】第１発明の第５態様では、第５スイッチ素
子ＳＷ５と第５ダイオードＤ５との第３直列結合回路４
１と、第６スイッチ素子ＳＷ６と第６ダイオードＤ６と
の第４直列結合回路４２とを有し、第３直列結合回路４
１の電流出力端と第４直列結合回路４２の電流入力端と
が共通点に結合され、第３直列結合回路４１の電流入力
端及び第４直列結合回路４２の電流出力端がそれぞれ第
３直流電源配線Ｖｓ２及び第３直流電源配線Ｖｓ２より
電位が低い第４直流電源配線Ｖｇ２に結合された第４充
放電回路４と、容量性負荷Ｃｐの他端と該共通点との間
に１次巻線Ｌ２１が結合され、２次巻線Ｌ２２の一端が
１次巻線Ｌ２１に結合された第２トランスＴ２と、第５
スイッチ素子ＳＷ５がオンのとき第４直流電源配線Ｖｇ
２から第２トランスＴ２の２次巻線Ｌ２２の他端へのみ
電流が流れるのを許容し第６スイッチ素子ＳＷ６がオン
のとき第３直流電源配線Ｖｓ２から第２トランスＴ２の
２次巻線Ｌ２２の該他端へのみ電流が流れるのを許容す
る第５充放電回路５と、第３直流電源配線Ｖｓ２と容量
性負荷Ｃｐの該他端との間に結合された第７スイッチ素
子ＳＷ７と、第４直流電源配線Ｖｇ２と容量性負荷Ｃｐ
の該他端との間に結合された第８スイッチ素子ＳＷ８と
を有する第６充放電回路６と、を備えている。

【００１４】この第５態様によれば、容量性負荷Ｃｐの
他端側についても、無効電力回収のため及び回収した電
力を容量性負荷に対し充電することによる再利用のため
の特別な電圧の直流電源電圧を用いずに他の直流電源電
圧を兼用することが可能となるので、電源回路の小型化
及び安価化が可能となる。第１発明の第６態様では、第
５充放電回路５は、アノード及びカソードがそれぞれ第
２トランスＴ２の２次巻線Ｌ２２の上記他端及び第３直
流電源配線Ｖｓ２に結合された第７ダイオードＤ７と、
アノード及びカソードがそれぞれ第４直流電源配線Ｖｇ
２及び第２トランスＴ２の２次巻線Ｌ２２の該他端に結
合された第８ダイオードＤ８と、を有する。

【００１５】この第６態様では、第５充放電回路５にス
イッチ素子を用いずにダイオードＤ７及びＤ８を用いて
いるので、その制御が不要であり、スイッチ制御回路の
構成を簡単化することができ、また、スイッチ制御回路
を従来と同一構成にすることもでき、これにより、少な
い設計変更で第１発明の効果が得られる。第１発明の第
７態様では、第３直流電源配線Ｖｓ２が第１直流電源配
線Ｖｓ１に等しく、第４直流電源配線Ｖｇ２が第２直流
電源配線Ｖｇ１に等しい。

【００１６】この第７態様によれば、構成が簡単にな
り、電源回路のより小型化及びより安価化が可能とな
る。第２発明のフラットディスプレイ装置では、フラッ
トディスプレイパネル、例えばプラズマディスプレイパ
ネル又はエレクトロルミネッセンスディスプレイパネル
と、該フラットディスプレイパネルの画素を前記容量性
負荷Ｃｐとして駆動する上記いずれかの容量負荷駆動回
路と、を有する。

【００１７】このフラットディスプレイ装置によれば、
上記容量負荷駆動回路の効果がフラットディスプレイ装
置の効果として得られる。第３発明のフラットディスプ
レイパネル駆動方法では、上記フラットディスプレイ装
置の容量負荷駆動回路に対し、第１、第３、第５及び第
７スイッチ素子ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７がオフ
且つ第２、第４、第６及び第８スイッチ素子ＳＷ２、Ｓ
Ｗ４、ＳＷ６、ＳＷ８がオンの状態で、第２及び第４ス
イッチ素子ＳＷ２、ＳＷ４をオフにし、第１スイッチ素
子ＳＷ１をオンにし、次に、第３スイッチ素子ＳＷ３を
オンにし、次に、第１及び第３スイッチ素子ＳＷ１、Ｓ
Ｗ３をオフにし、第２スイッチ素子ＳＷ２をオンにし、
次に、第４スイッチ素子ＳＷ４をオンにし、次に、第６
及び第８スイッチ素子ＳＷ６、ＳＷ８をオフにし、第５
スイッチ素子ＳＷ５をオンにし、次に、第７スイッチ素
子ＳＷ７をオンにし、次に、第５及び第７スイッチ素子
ＳＷ５、ＳＷ７をオフにし、第６スイッチ素子ＳＷ６を
オンにし、次に、第８スイッチ素子ＳＷ８をオンにし、
以上のオン／オフ制御を繰り返し実行する。

【００１８】このフラットディスプレイパネル駆動方法
によれば、従来よりも電源回路の小型化及び安価化が可
能となった第２発明のフラットディスプレイ装置につい
ても、従来と同様に、フラットディスプレイパネルの画
素に対する無効電力の回収及びその再利用を行うことが
できる。

【００１９】

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図２は、本発明の一実施例の容量負荷駆動回路
を示す。図１と同一又は上位概念に含まれる構成要素に
は、同一符号を付している。例えば、容量性負荷Ｃｐ
は、交流駆動型プラズマディスプレイパネルの１画素で
あり、容量負荷駆動回路は、維持放電用駆動回路であ
る。以下、この例の場合について説明する。

【００２０】この駆動回路は、図１のスイッチ素子ＳＷ
１〜ＳＷ８をＭＯＳトランジスタで構成している。スイ
ッチ素子ＳＷ１及びＳＷ５はｐＭＯＳトランジスタであ
り、他のスイッチ素子ＳＷ２〜ＳＷ４及びＳＷ６〜ＳＷ
８はｎＭＯＳトランジスタである。スイッチ素子ＳＷ１
〜ＳＷ８は、スイッチ制御回路７により、クロックφに
同期して図３に示す如くオン・オフ制御される。また、
図２は、図１の直流電源電圧Ｖｓ１とＶｓ２とを互いに
維持電圧Ｖｓに等しくし、直流電源電圧Ｖｇ１とＶｇ２
とを共に０Ｖにした場合を示す。

【００２１】他の構成は、図１と同一であり、その説明
を省略する。なお、直流電源配線Ｖｓは、不図示の直流
電源回路のコンデンサに接続されている。このコンデン
サの容量は、容量性負荷Ｃｐよりも充分大きいので、ト
ランスＴ１及びＴ２を介して、このコンデンサに電力を
回収し、回収した電力を容量性負荷Ｃｐの充電に再利用
しても、その電圧の変化は無視できる。

【００２２】次に、スイッチ制御回路７による制御を説
明する。この制御の１サイクルは、図３（Ｃ）に示す如
く行われ、容量性負荷Ｃｐの一端及び他端のグランド線
ＧＮＤに対する電圧Ｖ１及びＶ２の波形はそれぞれ、図
３（Ａ）及び（Ｂ）に示す如くなる。すなわち、各フィ
ールドの維持放電期間では、図３（Ｃ）に示すスイッチ
制御動作が繰り返し行われる。時間ｔ１〜ｔ４において
は、容量性負荷Ｃｐの図１左側の回路により充放電動作
が行われる。

【００２３】時点ｔ０では、スイッチ素子ＳＷ１、ＳＷ
３、ＳＷ５及びＳＷ７がオフにされ、スイッチ素子ＳＷ
２、ＳＷ４、ＳＷ６及びＳＷ８がオンにされている。（ｔ１）この状態で、スイッチ素子ＳＷ２及びＳＷ４が
オフにされ、スイッチ素子ＳＷ１がオンにされる。これ
により、直流電源配線Ｖｓからスイッチ素子ＳＷ１、ダ
イオードＤ１及びトランスＴ１の１次巻線Ｌ１１を通っ
て、電流Ｉ１が流れる。

【００２４】１次巻線Ｌ１１に電流Ｉ１が流れると、１
次巻線Ｌ１１と２次巻線Ｌ１２との間の相互インタクタ
ンスＭ１により、グランド線ＧＮＤからダイオードＤ４
を通って２次巻線Ｌ１２に電流Ｉ２が流れる。この電流
Ｉ２は電流Ｉ１の流れを妨げるように１次巻線Ｌ１１に
磁界を与える。同様に、電流Ｉ１は電流Ｉ２の流れを妨
げるように２次巻線Ｌ１２に磁界を与える。この性質が
利用されて、電圧Ｖ１が上昇し過ぎるのが防止される。
すなわち、１次巻線Ｌ１１の自己インダクタンスＬ１１
と相互インタクタンスＭ１とがＬ１２＝Ｍ１＝０である
と仮定すると、図３の時点ｔ２で電圧Ｖ１が約２Ｖｓ
（理想的な場合には２Ｖｓ）となるが、実際には自己イ
ンダクタンスＬ１２及び相互インダクタンスＭ１が０で
ないので、前記性質により時点ｔ２で電圧Ｖ１を約Ｖｓ
にすることが可能となる。

【００２５】自己インダクタンスＬ１１、Ｌ１２及び相
互インダクタンスＭ１の値は、時間ｔ１〜ｔ２において
トランスＴ２に関し成立する次の連立微分方程式に基づ
いて、定めることができる。Ｌ１１（ｄＩ１／ｄｔ）−Ｍ１（ｄＩ６／ｄｔ）＝Ｖｓ−Ｖ１・・・（１）Ｌ１２（ｄＩ６／ｄｔ）−Ｍ１（ｄＩ１／ｄｔ）＝Ｖｓ−Ｖ１・・・（２）Ｖ１＝（Ｉ１＋Ｉ２）ｄｔ／Ｃｐ・・・（３）Ｌ１１＝Ｌ１２、Ｍ１＝Ｌ１１／（２）なる条件の下
で上記連立微分方程式を解くと、自己インダクタンスＬ
１１を図５のインダクタンスＬ１の２（２＋√２）倍に
することにより、トランスＴ１と容量性負荷Ｃｐとから
なる共振回路の共振周波数ｆが、図５のインダクタンス
Ｌ１と容量性負荷Ｃｐとからなる共振回路の共振周波数
に等しくなり、かつ、時点ｔ１から時間ｔ２−ｔ１＝１
／（２ｆ）後の電圧Ｖ１が電源電圧Ｖｓに等しくなる。

【００２６】時点ｔ１から時点ｔ２までの電圧Ｖ１及び
電流Ｉ１の変化はそれぞれ、図４（Ａ）及び（Ｂ）に示
す如くなる。１次巻線Ｌ１１とスイッチ素子ＳＷ１との
間にダイオードＤ１を接続し、２次巻線Ｌ１２とグラン
ド線ＧＮＤとの間にダイオードＤ４を接続しているの
で、理想的な場合、電圧Ｖ１が電源電圧Ｖｓに達した時
点ｔ２後は、電圧Ｖ１が電源電圧Ｖｓに維持される。

【００２７】（ｔ２）時点ｔ１からｔ２までの回路内の
抵抗成分等による電力消費を補うため及び時点ｔ２から
ｔ３までの間に生ずる容量性負荷Ｃｐの電極間放電によ
る電力消費を補うため、スイッチ素子ＳＷ３がオンにさ
れる。これにより、時点ｔ２で電圧Ｖ１が電源電圧Ｖｓ
からずれていても、また、容量性負荷Ｃｐの電極間で放
電が生じても、電圧Ｖ１が電源電圧Ｖｓに維持される。

【００２８】前記抵抗成分等を考慮して、実際の回路で
はトランスＴ１の定数を、理論式に基づいて得られた値
からずらしてもよい。（ｔ３）電圧Ｖ１が、画素の放電発光に必要な時間より
も長く電源電圧Ｖｓに維持されたのち、次の発光に備え
て無効電力を回収するため、時点ｔ３で、スイッチ素子
ＳＷ１及びＳＷ３がオフにされ、スイッチ素子ＳＷ２が
オンにされる。

【００２９】この状態では、トランスＴ１と容量性負荷
Ｃｐとからなる共振回路に直列に導通されるダイオード
がＤ２とＤ３とになり、ダイオードＤ１及びＤ４と方向
が反対になるため、時点ｔ３から時間１／（２ｆ）後に
は、電圧Ｖ１が０Ｖになる。時点ｔ３から時点ｔ４まで
の電圧Ｖ１及び電流Ｉ１の変化はそれぞれ、図４（Ｃ）
及び（Ｄ）に示す如くなる。

【００３０】（ｔ４）時点ｔ３からｔ４までの回路内の
抵抗成分により無効電力回収は完全ではない。そこで、
スイッチ素子ＳＷ４がオンにされて、電圧Ｖ１が０Ｖに
される。以下の時間ｔ５〜ｔ８においては、容量性負荷
Ｃｐの図１右側の回路により、時間ｔ１〜ｔ４での上記
動作と同様の動作が行われる。この動作は、上記説明と
図３とから明かであるので、その説明を省略する。

【００３１】本実施例によれば、１つの電源電圧Ｖｓの
みを用いればよいので、電源回路を、小型にし且つ安価
に構成することが可能となる。また、制御不要のダイオ
ードＤ３、Ｄ４、Ｄ７及びＤ８を用いているので、スイ
ッチ制御回路７を従来と同一構成にすることができ、こ
れにより、少ない設計変更で本発明の効果が得られる。

【００３２】なお、本発明には他にも種々の変形例が含
まれる。例えば、スイッチ素子ＳＷ１とダイオードＤ１
との直列接続回路は、図２のそれと逆であってもよい。
この点は、スイッチ素子ＳＷ２とダイオードＤ２との直
列接続回路、スイッチ素子ＳＷ５とダイオードＤ５との
直列接続回路及びスイッチ素子ＳＷ６とダイオードＤ６
との直列接続回路についても同様である。

【００３３】また、ダイオードＤ３、Ｄ４、Ｄ７及びＤ
８の代わりにスイッチ素子を用い、本実施例と同一動作
になるようにこのスイッチ素子を制御する構成であって
もよい。また、トランスＴ１の２次コイルＬ１２の一端
は、１次コイルＬ１１の、図２と反対側の端点又は中間
点に接続してもよい。

【００３４】図２では、容量性負荷Ｃｐの一端側及び他
端側の電源電圧がいずれも同じ電源電圧Ｖｓとなってい
るが、容量性負荷Ｃｐの一端側と他端側とで異なる電源
電圧を使用してもよい。この場合、電源電圧が２種類と
なるが、従来構成で同一機能の回路を構成すれば必要な
電源電圧が４種類となるので、本発明の効果が得られ
る。また、容量性負荷Ｃｐの一端側のみ本発明を適用
し、容量性負荷Ｃｐの他端側を従来構成にしてもよい。

【００３５】また、容量性負荷Ｃｐの両端又は一端に、
本発明を適用した、書き込み電圧や消去電圧を加えるた
めの駆動回路を接続してもよい。さらに、本発明は、プ
ラズマディスプレイパネルの画素以外の容量負荷に対す
る駆動回路にも適用することができる。

【００３６】

【発明の効果】以上説明した如く、第１発明に係る容量
負荷駆動回路によれば、第１トランスの２次巻線に誘起
される電流により１次巻線に流れる電流を制限すること
で、容量性負荷に蓄えられた無効電力回収のため及び回
収した電力を容量性負荷に対し充電することによる再利
用のための特別な電圧の直流電源電圧を用いずに他の直
流電源電圧を兼用することが可能となるので、電源回路
の小型化及び安価化が可能となるという効果を奏する。
第１発明を表示装置に適用した場合、この効果は、表示
装置の大型化及び高精細化により著しくなる。

【００３７】第１発明の第１態様によれば、例えば第２
態様との組み合わせのように、第１トランスの２次巻線
に誘起される電流による１次巻線に流れる電流の制限を
簡単な構成で行うことが可能となるという効果を奏す
る。第１発明の第２態様によれば、第１トランスの２次
巻線に誘起される電流による１次巻線に流れる電流の制
限を簡単な構成で行うことができるという効果を奏す
る。

【００３８】第１発明の第３態様及び第６態様のいずれ
によっても、充放電回路にスイッチ素子を用いずにダイ
オードを用いているので、その制御が不要であり、スイ
ッチ制御回路の構成を簡単化することができるという効
果を奏し、また、スイッチ制御回路を従来と同一構成に
することもでき、これにより、少ない設計変更で第１発
明の効果が得られるという効果も奏する。

【００３９】第１発明の第４態様によれば、第１充放電
回路による容量性負荷に対する充電完了後に、回収した
電力が不充分で容量性負荷の一端の電位が第１直流電源
配線の電位からずれていても、第３スイッチ素子をオン
にすることにより、第１直流電源配線の電位に一致させ
ることができ且つその後の容量性負荷の電極間放電等に
よる消費電力を補うことができ、また、電力回収が不充
分で容量性負荷の一端の電位が第２直流電源配線の電位
からずれていても、第４スイッチ素子をオンにすること
により、第２直流電源配線の電位に一致させることがで
きるという効果を奏する。

【００４０】第１発明の第５態様によれば、容量性負荷
の他端側についても、無効電力回収のため及び回収した
電力の容量性負荷充電への再利用のための特別な直流電
源電圧を用いる必要がないので、電源回路の小型化及び
安価化が可能となるという効果を奏する。第１発明の第
８態様によれば、構成が簡単になり、電源回路のより小
型化及びより安価化が可能となるという効果を奏する。

【００４１】第２発明のフラットディスプレイ装置によ
れば、上記容量負荷駆動回路の効果がフラットディスプ
レイ装置の効果として得られる。第３発明のフラットデ
ィスプレイパネル駆動方法によれば、従来よりも電源回
路の小型化及び安価化が可能となった第２発明のフラッ
トディスプレイ装置についても、従来と同様に、フラッ
トディスプレイパネルの画素に対する無効電力の回収及
びその再利用を行うことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の原理構成を示す容量負荷駆動回路図で
ある。

【図２】本発明の１実施例の容量負荷駆動回路図であ
る。

【図３】図２の回路の動作説明図である。

【図４】図２の回路の動作を説明するための波形図であ
る。

【図５】従来の容量負荷駆動回路図である。

【符号の説明】

１第１充放電回路２第２充放電回路３第３充放電回路４第４充放電回路５第５充放電回路６第６充放電回路７スイッチ制御回路Ｃｐ容量性負荷Ｔ１、Ｔ２トランスＬ１１、Ｌ２１１次巻線Ｌ１２、Ｌ２２２次巻線ＳＷ１〜ＳＷ７スイッチ素子Ｄ１〜Ｄ７ダイオード

Claims

【特許請求の範囲】

【請求項１】容量性負荷（Ｃｐ）を充放電させる容量
負荷駆動回路において、第１スイッチ素子（ＳＷ１）と第１ダイオード（Ｄ１）
との第１直列結合回路（１１）と、第２スイッチ素子
（ＳＷ２）と第２ダイオード（Ｄ２）との第２直列結合
回路（１２）とを有し、該第１直列結合回路の電流出力
端と該第２直列結合回路の電流入力端とが共通点に結合
され、該第１直列結合回路の電流入力端及び該第２直列
結合回路の電流出力端がそれぞれ第１直流電源配線（Ｖ
ｓ１）及び該第１直流電源配線より電位が低い第２直流
電源配線（Ｖｇ１）に結合された第１充放電回路（１）
と、該容量性負荷の一端と該共通点との間に１次巻線（Ｌ１
１）が結合された第１トランス（Ｔ１）と、を備え、該第１トランスの２次巻線に誘起される電流に
より該１次巻線に流れる電流を制限するようにしたこと
を特徴とする容量負荷駆動回路。
【請求項２】前記第１トランス（Ｔ１）は、前記２次
巻線（Ｌ１２）の一端が前記１次巻線（Ｌ１１）に結合
されていることを特徴とする請求項１記載の容量負荷駆
動回路。
【請求項３】前記第１スイッチ素子（ＳＷ１）がオン
のとき前記第２直流電源配線（Ｖｇ１）から前記２次巻
線（Ｌ１２）の他端へのみ電流が流れるのを許容し前記
第２スイッチ素子（ＳＷ２）がオンのとき前記第１直流
電源配線（Ｖｓ１）から該２次巻線の他端へのみ電流が
流れるのを許容する第２充放電回路（２）を備えたこと
を特徴とする請求項２記載の容量負荷駆動回路。
【請求項４】前記第２充放電回路（２）は、アノード及びカソードがそれぞれ前記２次巻線（Ｌ１
２）の前記他端及び前記第１直流電源配線（Ｖｓ１）に
結合された第３ダイオード（Ｄ３）と、アノード及びカソードがそれぞれ前記第２直流電源配線
（Ｖｇ１）及び該２次巻線の該他端に結合された第４ダ
イオード（Ｄ４）と、を有することを特徴とする請求項３記載の容量負荷駆動
回路。
【請求項５】前記第１直流電源配線（Ｖｓ１）と前記
容量性負荷（Ｃｐ）の前記一端との間に結合された第３
スイッチ素子（ＳＷ３）と、前記第２直流電源配線（Ｖ
ｇ１）と該容量性負荷の該一端との間に結合された第４
スイッチ素子（ＳＷ４）とを有する第３充放電回路
（３）を備えたことを特徴とする請求項３記載の容量負
荷駆動回路。
【請求項６】第５スイッチ素子（ＳＷ５）と第５ダイ
オード（Ｄ５）との第３直列結合回路（４１）と、第６
スイッチ素子（ＳＷ６）と第６ダイオード（Ｄ６）との
第４直列結合回路（４２）とを有し、該第３直列結合回
路の電流出力端と該第４直列結合回路の電流入力端とが
共通点に結合され、該第３直列結合回路の電流入力端及
び該第４直列結合回路の電流出力端がそれぞれ第３直流
電源配線（Ｖｓ２）及び該第３直流電源配線より電位が
低い第４直流電源配線（Ｖｇ２）に結合された第４充放
電回路（４）と、前記容量性負荷（Ｃｐ）の他端と該共通点との間に１次
巻線（Ｌ２１）が結合され、２次巻線（Ｌ２２）の一端
が該１次巻線に結合された第２トランス（Ｔ２）と、該第５スイッチ素子がオンのとき該第４直流電源配線か
ら該第２トランスの該２次巻線の他端へのみ電流が流れ
るのを許容し該第６スイッチ素子がオンのとき該第３直
流電源配線から該第２トランスの該２次巻線の該他端へ
のみ電流が流れるのを許容する第５充放電回路（５）
と、該第３直流電源配線と該容量性負荷の該他端との間に結
合された第７スイッチ素子（ＳＷ７）と、該第４直流電
源配線と該容量性負荷の該他端との間に結合された第８
スイッチ素子（ＳＷ８）とを有する第６充放電回路
（６）と、を備えたことを特徴とする請求項５記載の容量負荷駆動
回路。
【請求項７】前記第５充放電回路（５）は、アノード及びカソードがそれぞれ前記第２トランス（Ｔ
２）の前記２次巻線（Ｌ２２）の前記他端及び前記第３
直流電源配線（Ｖｓ２）に結合された第７ダイオード
（Ｄ７）と、アノード及びカソードがそれぞれ前記第４直流電源配線
（Ｖｇ２）及び該第２トランスの該２次巻線の該他端に
結合された第８ダイオード（Ｄ８）と、を有することを特徴とする請求項６記載の容量負荷駆動
回路。
【請求項８】前記第３直流電源配線（Ｖｓ２）が前記
第１直流電源配線（Ｖｓ１）に等しく、前記第４直流電
源配線（Ｖｇ２）が前記第２直流電源配線（Ｖｇ１）に
等しいことを特徴とする請求項７記載の容量負荷駆動回
路
【請求項９】フラットディスプレイパネルと、該フラットディスプレイパネルの画素を前記容量性負荷
（Ｃｐ）として駆動する請求項１乃至８のいずれか１つ
に記載の容量負荷駆動回路と、を有することを特徴とするフラットディスプレイ装置。
【請求項１０】請求項９記載の容量負荷駆動回路に対
し、前記第１、第３、第５及び第７スイッチ素子がオフ且つ
前記第２、第４、第６及び第８スイッチ素子がオンの状
態で、該第２及び第４スイッチ素子をオフにし、該第１
スイッチ素子をオンにし、次に、該第３スイッチ素子をオンにし、次に、該第１及び第３スイッチ素子をオフにし、該第２
スイッチ素子をオンにし、次に、該第４スイッチ素子をオンにし、次に、該第６及び第８スイッチ素子をオフにし、該第５
スイッチ素子をオンにし、次に、該第７スイッチ素子をオンにし、次に、該第５及び第７スイッチ素子をオフにし、該第６
スイッチ素子をオンにし、次に、該第８スイッチ素子をオンにし、以上のオン／オフ制御を繰り返し実行することを特徴と
するフラットディスプレイパネル駆動方法。