JP4747932B2 - リレー駆動回路 - Google Patents

Description

本発明は、直流電圧を印加することによりリレーを駆動するリレー駆動回路に係わる。

従来より、直流電圧を印加することにより駆動されるリレーは、様々な用途に広く利用されている。このタイプのリレーは、通常、コイルを備えており、そのコイルに所定の閾値電圧よりも高い電圧を印加することによりリレー接点がオン状態となる。そして、いったんオン状態に駆動された後は、上述の閾値電圧よりも低い保持電圧を印加し続けることにより、リレー接点はオン状態を維持する。このため、リレーの消費電力を抑えるためには、そのリレーをオフ状態からオン状態に切り替えるときにのみ閾値電圧よりも高い電圧を生成するリレー駆動回路を用意することが好ましい。なお、定格電圧よりも高い電圧を印加し続けると、リレー接点の寿命が短くなるおそれもある。

リレーをオフ状態からオン状態に切り替えるときにのみ大きな電圧を生成するリレー駆動回路としては、例えば、互いに異なる電圧を生成する２種類の電源を備える構成、或いは、特許文献１に記載のような昇圧回路を備える構成が知られている。また、特許文献２には、リレーがオフ状態のときの電磁エネルギーをコンデンサに蓄えておき、次回のオン時にその電磁エネルギーを利用して電源電圧よりも高い電圧を生成してリレーを駆動する構成が記載されている。
特開平８−２７９４１４号公報（図１、明細書の段落０００７等） 特開２００１−１５３３１号公報（図１、図３、明細書の段落０００６〜０００７）

２種類の電源を備える構成、或いは、昇圧回路を備える構成は、リレー駆動回路のサイズが大きくなることに加え、製造コストが上昇することもある。
特許文献２に記載の構成では、リレーを最初に駆動する際にはコンデンサに電磁エネルギーが蓄積されていないので、外部から何らかのエネルギーを供給する必要があるものと考えられる。また、この構成では、コンデンサのリーク（自己放電）が発生するので、リレーを駆動するために十分なエネルギーが得られない可能性も考えられる。

本発明の課題は、リレー駆動回路の小型化・低コスト化を図るとともに、少ない消費電力で確実にリレーを駆動することである。

本発明のリレー駆動回路は、コンデンサと、直流電源と前記コンデンサの第１の端子との間に設けられる整流素子と、前記直流電源と前記コンデンサの第２の端子との間に設けられる第１のスイッチと、前記コンデンサの第２の端子と接地との間に設けられる抵抗手段と、駆動すべきリレーの第１の端子と接地との間に設けられる第２のスイッチ、を備える。前記コンデンサの第１の端子は、前記リレーの第２の端子に接続される。そして、前記第１および第２のスイッチは、前記リレーをオフ状態からオン状態に切り替えるときにオン状態に制御される。

上記構成のリレー駆動回路において、第１および第２のスイッチがオフ状態の期間、コンデンサは充電される。第１のスイッチがオン状態になると、コンデンサの第２の端子の電位が電源電圧まで上昇する。そうすると、コンデンサの第１の端子の電位は、コンデンサの第２の端子の電位にコンデンサの両端電圧を加えた値にまで上昇する。一方、第２のスイッチがオン状態になると、リレーの第１の端子はほぼゼロになる。よって、リレーには、瞬間的に、電源電圧よりも高い電圧が印加される。

前記整流素子は、例えば、前記直流電源にアノードが接続され、前記コンデンサの第１の端子にカソードが接続されるダイオードである。整流素子としてダイオードを使用すれば、簡単な構成でコンデンサの放電を防ぐことができる。

前記第１および第２のスイッチは、前記リレーをオフ状態からオン状態に切り替えるときに同時にオン状態に制御されるようにしてもよい。この構成によれば、コンデンサのリークによる影響が小さくなる。

本発明の他の態様のリレー駆動回路は、直列的に接続される複数の電圧ポンプ回路と、駆動すべきリレーの第１の端子と接地との間に設けられる第１のスイッチ、を有する。各電圧ポンプ回路は、それぞれ、コンデンサと、直流電源と前記コンデンサの第１の端子との間に設けられる整流素子と、前記直流電源と前記コンデンサの第２の端子との間に設けられる第２のスイッチと、前記コンデンサの第２の端子と接地との間に設けられる抵抗手段、を備える。最終段の電圧ポンプのコンデンサの第１の端子が前記リレーの第２の端子に接続される。そして、前記第１のスイッチおよび各電圧ポンプ回路の第２のスイッチは、前記リレーをオフ状態からオン状態に切り替えるときにオン状態に制御される。この構成によれば、瞬間的に、電源電圧の整数倍の電圧が生成される。

本発明によれば、リレー駆動回路の小型化・低コスト化を図りながら、少ない消費電力で確実にリレーを駆動することができる。

図１は、本発明の実施形態のリレー駆動回路の構成を示す図である。ここで、実施形態のリレー駆動回路１により駆動されるリレー１０は、接点デバイスおよびコイルを備え、そのコイルに印加する直流電圧で接点のオン／オフが制御される。具体的には、リレー１０の接点は、所定の駆動電圧（この実施例では、例えば、１５Ｖ以上）をコイルに印加することにより、オフ状態からオン状態に切り替わる。また、いったんオン状態になった後は、駆動電圧よりも低い所定の保持電圧（この実施例では、１２Ｖ）をコイルに印加し続けることによりオン状態を保持する。

リレー駆動回路１は、電解コンデンサ（コンデンサ）Ｃ１、ダイオード（整流素子）Ｄ１、トランジスタ（第１のスイッチ）ＦＥＴ１、抵抗（抵抗手段）Ｒ１、およびトランジスタ（第２のスイッチ）ＦＥＴ２を備える。また、このリレー駆動回路１には、直流電源から１２Ｖが与えられる。

ダイオードＤ１は、直流電源と電解コンデンサＣ１の正側端子（第１の端子）との間に設けられる。具体的には、ダイオードＤ１のアノードに「１２Ｖ」が印加され、そのカソードは電解コンデンサＣ１の正側端子に接続される。トランジスタＦＥＴ１は、Ｐチャネルトランジスタであり、直流電源と電解コンデンサＣ１の負側端子（第２の端子）との間に設けられる。具体的には、トランジスタＦＥＴ１のソースに「１２Ｖ」が印加され、そのドレインは電解コンデンサＣ１の負側端子に接続される。抵抗Ｒ１は、電解コンデンサＣ１の負側端子と接地との間に設けられる。即ち、電解コンデンサＣ１の負側端子は、抵抗Ｒ１を介して接地される。

トランジスタＦＥＴ２は、Ｎチャネルトランジスタであり、リレー１０のコイルの一方の端子（第１の端子）と接地との間に設けられる。具体的には、トランジスタＦＥＴ２のドレインがリレー１０のコイルの一方の端子に接続され、そのソースは接地される。リレー１０のコイルの他方の端子（第２の端子）は、ダイオードＤ１のカソードおよび電解コンデンサＣ１の正側端子に接続される。

上記構成のリレー駆動回路１は、信号１および信号２に従ってリレー１０を制御する。ここで、信号１および信号２は、それぞれトランジスタＦＥＴ１およびＦＥＴ２のゲートに与えられる。

図２は、リレー駆動回路１０の動作を説明するタイミングチャートである。ここでは、時刻Ｔ１以前は、トランジスタＦＥＴ１、ＦＥＴ２はいずれもオフ状態に制御されているものとする。このとき、図１に示すＡ点の電位は実質的にゼロである。また、図１に示すＢ点の電位は、ダイオードＤ１の順方向電圧が十分に小さいものとすると、約１２Ｖである。すなわち、電解コンデンサＣ１は充電されており、その両端電圧は１２Ｖになっている。さらに、図１に示すＣ点の電位は、Ｂ点の電位とほぼ同じであり、約１２Ｖである。したがって、リレー１０のコイルの両端電圧は、実質的にゼロになっている。

時刻Ｔ１において、信号１および信号２従ってトランジスタＦＥＴ１、ＦＥＴ２がオン状態に制御される。そうすると、トランジスタＦＥＴ１および抵抗Ｒ１を介して電流が流れるので、抵抗Ｒ１における電圧降下により、Ａ点の電位は１２Ｖにまで上昇する。このとき、電解コンデンサＣ１は充電されており、その両端電圧は１２Ｖになっている。よって、Ａ点の電位が１２Ｖにまで上昇すると、Ｂ点の電位は、電解コンデンサＣ１に蓄積されている電荷により２４Ｖまで上昇する。一方、トランジスタＦＥＴ２がオン状態になると、Ｃ点の電位は、ほぼ接地レベルに低下する。よって、リレー１０のコイルの両端電圧は、一時的に、約２４Ｖまで上昇する。この結果、リレー１０の接点がオフ状態からオン状態に切り替わる。

トランジスタＦＥＴ１、ＦＥＴ２がオン状態を保持している期間、電解コンデンサＣ１の容量および抵抗Ｒ１の抵抗値に基づいて決まる時定数で電解コンデンサＣ１の電荷は放電されてゆく。すなわち、Ｂ点の電位はその時定数で１２Ｖに近づいてゆき、リレー１０のコイルの両端電圧も同様に１２Ｖに近づいてゆく。

時刻Ｔ２において、信号１を利用してトランジスタＦＥＴ１をオフ状態に制御する。ここで、時刻Ｔ２は、例えば、電解コンデンサＣ１が十分に放電されるように決定される。そうすると、時刻Ｔ２において、Ｂ点の電位は約１２Ｖになっている。

トランジスタＦＥＴ１がオフ状態に切り替わると、Ａ点の電位はゼロに戻る。一方、Ｂ点およびＣ点の電位は、それぞれ１２Ｖおよびゼロのままである。したがって、リレー１０のコイルの両端電圧は約１２Ｖのままである。すなわち、リレー１０はオン状態を保持する。なお、Ａ点の電位がゼロに低下することにより、電解コンデンサＣ１は再び充電される。

時刻Ｔ３において、信号２を利用してトランジスタＦＥＴ２をオフ状態に制御する。そうすると、Ｃ点の電位が１２Ｖにまで上昇する。この結果、リレー１０のコイルの両端電圧はほぼゼロとなり、リレー１０は、オン状態からオフ状態に切り替わる。

このように、実施形態のリレー駆動回路１は、リレー１０をオフ状態からオン状態に切り替えるときは、電解コンデンサＣ１に蓄積されているエネルギーを利用して瞬間的に大きな電圧（駆動電圧：２４Ｖ）を生成する。その後、リレー接点をオン状態に保持するための電圧（保持電圧：１２Ｖ）を生成し続ける。よって、リレー１０における電力の浪費を防ぐことができる。また、実施形態のリレー駆動回路１は、コンデンサおよびスイッチを用いて保持電圧よりも大きな駆動電圧を生成することができるので、回路規模は小さくなる。

なお、図１において、ダイオードＤ１の代わりにトランジスタ等の整流用スイッチを使用することができる。この場合、トランジスタＦＥＴ１がオン状態のときにその整流用スイッチをオフ状態に制御し、トランジスタＦＥＴ１がオフ状態のときにその整流用スイッチをオン状態に制御すればよい。このような制御を行えば、この整流用スイッチは、ダイオードと同じ機能を提供する。あるいは、整流用スイッチとして使用するトランジスタのエミッタを直流電源に接続し、コレクタをＢ点に接続し、抵抗を介してベースを直流電源に接続するようにしてもよい。この場合、Ｂ点の電位が１２Ｖよりも低くなると、ベース電流が流れて整流用スイッチはオン状態となり、電解コンデンサＣ１が充電される。すなわち、この構成においては、制御信号を用いることなくダイオードＤ１と同等の機能が得られる。

また、図２に示す実施例では、リレー１０をオフ状態からオン状態に切り替えるためにトランジスタＦＥＴ１、ＦＥＲＴ２を同時にターンオンしているが、トランジスタＦＥＴ１、ＦＥＲＴ２は必ずしも同時にターンオンする必要はない。すなわち、トランジスタＦＥＴ１を先にターンオンしてもよいし、トランジスタＦＥＴ２を先にターンオンしてもよい。ただし、電解コンデンサＣ１のリークを考慮すると、トランジスタＦＥＴ１、ＦＥＴ２をターンオンするタイミングは、互いに近接していることが望ましい。

図３は、本発明の他の実施形態のリレー駆動回路の構成を示す図である。他の実施形態のリレー駆動回路２は、複数の電圧ポンプ回路（図１においては、電解コンデンサＣ１、ダイオードＤ１、トランジスタＦＥＴ１、抵抗Ｒ１）を直列的に接続することによって構成される。すなわち、リレー駆動回路２は、図１に示す構成に加えて、電解コンデンサＣ２、ダイオードＤ２、トランジスタＦＥＴ３、抵抗Ｒ２を備える。ここで、電解コンデンサＣ１の正側端子は、トランジスタＦＥＴ３のソースに接続される。また、電解コンデンサＣ２の正側端子は、リレー１０のコイルに接続される。なお、トランジスタＦＥＴ３は、トランジスタＦＥＴ１と同様に制御される。

上記構成のリレー駆動回路３において、トランジスタＦＥＴ１〜ＦＥＴ３がオフ状態であるとき、電解コンデンサＣ１、Ｃ２は充電されており、それぞれその両端電圧は１２Ｖになっている。そして、リレー１０をオフ状態からオン状態に切り替えるときは、信号１〜信号３を用いてトランジスタＦＥＴ１〜ＦＥＴ３をターンオンする。そして、トランジスタＦＥＴ１がオン状態になると、電解コンデンサＣ１の負側端子の電位が１２Ｖに上昇するので、電解コンデンサＣ１の正側端子の電位は２４Ｖに上昇する。また、トランジスタＦＥＴ３がオン状態なので、電解コンデンサＣ２の負側端子の電位も２４Ｖに上昇する。そうすると、電解コンデンサＣ２の正側端子の電位は３６Ｖまで上昇する。一方、トランジスタＦＥＴ２がオン状態になると、リレー１０の接地側の電位はほぼゼロになる。よって、リレー１０には、瞬間的に、約３６Ｖの電圧が印加されることになる。

このように、他の実施形態のリレー駆動回路によれば、複数の電圧ポンプ回路を直列的に接続することにより、瞬間的に、電源電圧のほぼＮ（Ｎは、３以上の任意の整数）倍の電圧を生成してリレーに印加することができる。この構成は、リレーをオフ状態からオン状態に切り替えるための駆動電圧と、そのリレーをオン状態に保持するための保持電圧との差が大きいときに有効である。

本発明の実施形態のリレー駆動回路の構成を示す図である。 リレー駆動回路の動作を説明するタイミングチャートである。 本発明の他の実施形態のリレー駆動回路の構成を示す図である。

符号の説明

１、２ リレー駆動回路
１０ リレー

Claims (1)

1. 第１のコンデンサと、
   アノードが直流電源と接続され、カソードが前記第１のコンデンサの第１の端子と接続される第１の整流素子と、
   第１の端子が前記第１の整流素子のアノードと接続され、第２の端子が前記第１のコンデンサの第２の端子と接続される第１のスイッチと、
   一端が前記第１のスイッチの第２の端子と接続され、他端が接地される第１の抵抗手段と、
   第２のコンデンサと、
   アノードが前記直流電源と接続され、カソードが前記第２のコンデンサの第１の端子と接続される第２の整流素子と、
   第１の端子が前記第１のコンデンサの第１の端子と接続され、第２の端子が前記第２のコンデンサの第２の端子と接続される第３のスイッチと、
   一端が前記第３のスイッチの第２の端子と接続され、他端が接地される第２の抵抗手段と、
   第２の端子が前記第２のコンデンサの第１の端子と接続されるリレーと、
   第１の端子が前記リレーの第１の端子と接続され、第２の端子が接地される第２のスイッチと、を備え、
   前記第１、第２、および第３のスイッチは、前記リレーをオフ状態からオン状態に切り替えるときにオン状態に制御される
   ことを特徴とするリレー駆動回路。

Images