JP4406969B2 - Ｅｌ表示装置 - Google Patents
Ｅｌ表示装置 Download PDFInfo
- Publication number
- JP4406969B2 JP4406969B2 JP25736099A JP25736099A JP4406969B2 JP 4406969 B2 JP4406969 B2 JP 4406969B2 JP 25736099 A JP25736099 A JP 25736099A JP 25736099 A JP25736099 A JP 25736099A JP 4406969 B2 JP4406969 B2 JP 4406969B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- data
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、走査電極及びデータ電極が交差した位置にＥＬ素子が形成されたＥＬ表示パネルを駆動するためのＥＬ表示装置に関する。
【０００２】
【従来の技術】
この種のＥＬ表示装置の一例として、例えば特許第２９１４２３４号に記載されたものがある。これは、走査電極に対して正負のフィールド毎に異なる極性の走査電圧を印加するようにしたＥＬ表示装置において、正負の各フィールドにて走査側のドライバＩＣに印加される電圧が、走査電圧よりオフセット電圧分だけ低くなるように構成することにより、当該ドライバＩＣに必要な耐圧を低くしたものであり、図６に示すような電圧供給回路を設けるようにしている。
【０００３】
図６において、電圧供給回路８０は、Ｖｍの電圧を有する第１の電源８１と、Ｖｒ−Ｖｍの電圧を有する第２の電源８２とを有し、第１の電源８１の両端をデータ側ドライバＩＣ９０に接続し、第２の電源８２の両端を走査側ドライバＩＣ９１に接続線Ｌ１、Ｌ２を介して接続している。また、第２の電源８２の陽極はＮチャネルＦＥＴ８３を介して接地され、第１の電源８１の陽極と第２の電源８２の陰極とがＰチャネルＦＥＴ８４を介して接続される。ＰチャネルＦＥＴ８４のゲートには、入力端子Ｓ２からカップリングコンデンサ８５、定電圧ダイオード８６、抵抗８７、フィルタ回路８８を介して制御信号が入力される。ＮチャネルＦＥＴ８４のゲートには、入力端子Ｓ１からフィルタ回路８９を介して制御信号が入力される。
【０００４】
そして、正フィールド時には、入力端子Ｓ１、Ｓ２共にローレベルの制御信号が入力され、ＮチャネルＦＥＴ８３がオフし、ＰチャネルＦＥＴ８４がオンする。このようにＰチャネルＦＥＴ８４がオンした状態では、走査側ドライバＩＣ９１の一方の接続線Ｌ２に対し、第１の電源８１の陽極からの電圧Ｖｍがオフセット電圧として出力され、他方の接続線Ｌ１に対し、第１の電源８１の陽極からの電圧Ｖｍに第２の電源８３の電圧Ｖｒ−Ｖｍが重畳した電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）が出力される。このように走査側ドライバＩＣ９１に出力される電圧Ｖｒと、データ側ドライバＩＣ９０に出力される接地電圧とによって、正フィールドでの駆動電圧（走査電圧及びデータ電圧の合成電圧＝Ｖｒ）が作成される。
【０００５】
また、負フィールド時には、入力端子Ｓ１、Ｓ２共にハイレベルの制御信号が入力され、ＮチャネルＦＥＴ８３がオンし、ＰチャネルＦＥＴ８４がオフする。このようにＮチャネルＦＥＴ８３がオンした状態では、走査側ドライバＩＣ９１の一方の接続線Ｌ２に対し、第２の電源８２の陰極からの電圧Ｖｒ−Ｖｍを極性反転させた−Ｖｒ＋Ｖｍが出力され、他方の接続線Ｌ１に対し接地電圧が出力される。このように走査側ドライバＩＣ９１に出力される電圧−Ｖｒ＋Ｖｍと、データ側ドライバＩＣ９０に出力される直流電圧Ｖｍとによって、正フィールドでの駆動電圧（走査電圧及びデータ電圧の合成電圧＝−Ｖｒ）が作成される。
【０００６】
尚、第１の電源８１及び第２の電源８２は、実際には、電源スイッチの投入に応じて動作状態となるスイッチングレギュレータ、そのレギュレータ出力を昇圧及び降圧して前記複数レベルの交流電圧を発生するトランス、その出力を整流・平滑する整流回路及び平滑用コンデンサなどを含んで構成されたもので、その電源投入時及び遮断時には、出力電圧が不安定になるという特性がある。
【０００７】
【発明が解決しようとする課題】
上記従来構成では、ＰチャネルＦＥＴ８４をオンさせるための制御信号を伝達するために、一般的な手段であるカップリングコンデンサ８５を使用している。しかしながら、このようなカップリング方式では、基準電圧（第１の電源８１の出力電圧）が安定している状態でのみ、コンデンサ８５の前後で正常な信号伝達を期待できるが、安定していない状態では、ＰチャネルＦＥＴ８４が正常に動作しない場合がある。このため、電源投入時や遮断時のように上記基準電圧が不安定になる期間には、ＰチャネルＦＥＴ８４が不用意にオンする場合がある。特に、電源投入時においては、ＮチャネルＦＥＴ８３が制御信号に関係なくオンすることがあって、両ＦＥＴ８３及び８４が同時オンしてしまう可能性があり、このような状態となった場合には、大電流（貫通電流）が流れて回路が破壊される恐れが出てくる。また、コンデンサ８５の両端には、基準電圧に対応した比較的大きな電位差（例えば４０Ｖ程度）が生ずるため、コンデンサ８５として高耐圧の高価なものが必要となってコスト上昇を招くことになり、特に省スペース化のためにチップコンデンサを使用する場合にはコストが一層高くなるという問題点があった。
【０００８】
本発明は上記のような事情に鑑みてなされたものであり、その目的は、ＥＬ表示パネルに走査電圧及びデータ電圧を供給するための電圧供給回路の動作信頼性を向上できると共に、コストの低減を実現可能になるＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の手段を採用できる。この手段によれば、正フィールド時には、電圧供給回路に設けられた電圧分担回路内において、スイッチング素子が制御信号によりオンされるのに応じて、分圧回路が第１電源部からの第１の電圧を分圧するようになり、その分圧電圧により第１スイッチング手段がオンされる。このように第１スイッチング手段がオンされた状態では、第１電源部が発生する第１の電圧と、当該第１の電圧に第２電源部が発生する第２の電圧とを重畳させた電圧が走査電極駆動回路に与えられる。このとき、データ電極駆動回路には、第１電源部から接地電圧が与えられている。従って、走査電極駆動回路から第１の電圧及び第２の電圧の重畳電圧に応じたレベルの走査電圧を出力し、データ電極駆動回路から接地電圧に応じたレベルのデータ電圧を出力すれば、それら走査電圧及びデータ電圧の合成電圧として、第１の電圧及び第２の電圧を加算した大きさの正極性電圧を作成することができる。
【００１０】
この場合、第１スイッチング手段をオンさせるために、制御信号によりオンされるスイッチング素子及び分圧回路を備えた電圧分担回路を設ける構成となっているから、カップリングコンデンサを用いた従来構成のように、交流成分の通過に起因して第１スイッチング手段が不用意にオンしてしまうことがなくなる。つまり、第１スイッチング手段の動作が安定したものになるから、電圧供給回路の電源投入時などにおいて第１スイッチング手段及び第２スイッチング手段が双方ともオンして貫通電流が流れる事態を招くことがなくなるなど、電圧供給回路の動作信頼性が向上するようになる。また、電圧分担回路内のスイッチング素子や分圧回路を構成する素子（例えば抵抗）は、高耐圧チップ部品として安価に流通しており、従って、チップ部品を採用して省スペース化を図る場合において、高価なチップコンデンサが必要となる従来構成に比べてコストを低減することが可能になる。
【００１１】
一方、負フィールド時には、制御信号により第２スイッチング手段がオンされるのに応じて、第２の電圧の極性を反転させた電圧が走査電極駆動回路に与えられる。このとき、データ電極駆動回路には、第１電源部から第１の電圧が与えられている。従って、走査電極駆動回路から第２の電圧の極性を反転させたレベルの走査電圧を出力し、データ電極駆動回路から第１の電圧に応じたレベルのデータ電圧を出力すれば、それら走査電圧及びデータ電圧の合成電圧として、第１の電圧及び第２の電圧を加算した大きさの負極性電圧を作成することができる。
【００１２】
また、第１スイッチング手段がオンされたときに、第１電源部及び第２電源部が直列に接続された状態となるから、第１の電圧に第２の電圧を重畳させた電圧を確実に発生できるようになる。
【００１４】
また、電圧分担回路が有する分圧回路は、第１電源部の出力電圧に対し逆バイアス状態で配置されるとともに第１スイッチング手段のソースまたはエミッタとゲートまたはベースとの間に接続された定電圧ダイオードと抵抗とを直列接続して構成され、スイッチング素子は、分圧回路の抵抗と接地電圧との間に接続されているから、所定レベルの分圧電圧を確実に発生できることになり、第１スイッチング手段のオンオフ制御を正確に行い得るようになる。
【００１５】
【発明の実施の形態】
図１ないし図４には本発明の一参考例が示されており、以下これについて説明する。
図２にはＥＬ表示パネルを含む全体の電気的構成が概略的に示され、図３にはＥＬ表示パネルを構成するＥＬ素子の基本的な断面構造が模式的に示されている。
【００１６】
まず、図３において、ＥＬ素子１００は、ガラス基板１０１上に、透明電極１０２、第１絶縁層１０３、発光層１０４（表示層）、第２絶縁層１０５、背面電極１０６をこの順に積層して構成されるもので、透明電極１０２及び背面電極１０６間に交流の駆動電圧パルスが印加されたときに、発光層１０４の光学的特性が変化して発光する。尚、この図３では、透明電極１０２側から光出力を取り出すようになっているが、背面電極１０６を透明電極とすれば、両側から光出力を取り出すことができる。
【００１７】
図２において、ＥＬ表示パネル１は、図３に示す構造のＥＬ素子１００を単純マトリクス型に構成したもので、行方向に位置された複数の奇数走査電極２０１、２０２、……及び偶数走査電極３０１、３０２、……と、列方向に位置された複数のデータ電極４０１、４０２、……とを互いに交差（直交）するように配置して形成されている。上記走査電極２０１、３０１、２０２、３０２、……とデータ電極４０１、４０２、……とが交差する各領域には、画素としてのＥＬ素子１１１、１１２、……、１２１、１２２、……がそれぞれ形成される。この場合、各ＥＬ素子１１１、１１２、……は容量性の表示素子であるため、図２ではコンデンサを示す図記号で表記している。
【００１８】
上記ＥＬ表示パネル１の表示駆動を行うために、ＩＣチップ化された走査側ドライバＩＣ２、３（走査電極駆動回路に相当）及びデータ側ドライバＩＣ４（データ電極駆動回路に相当）が設けられる。
走査側ドライバＩＣ２は、各奇数走査電極２０１、２０２、……に対しＰチャネルＦＥＴ２ａ及びＮチャネルＦＥＴ２ｂをプッシュプル接続して構成された駆動回路（符号なし）と、各ＦＥＴ２ａ及び２ｂの動作を制御するドライバ２ｃとを備えて成り、各奇数走査電極２０１、２０２、……に対して、図示しない制御回路からの走査側ドライバＩＣ制御信号に従って走査電圧を印加できるように構成されている。上記各ＦＥＴ２ａ、２ｂには寄生ダイオード（符号なし）が形成されており、当該寄生ダイオードを通じて走査電極２０１、２０２……を所望の基準電圧に設定できるようになっている。
【００１９】
走査側ドライバＩＣ３も同様構成のもので、各奇数走査電極３０１、３０２、……に対しＰチャネルＦＥＴ３ａ及びＮチャネルＦＥＴ３ｂをプッシュプル接続して構成された駆動回路（符号なし）と、各ＦＥＴ３ａ及び３ｂの動作を制御するドライバ３ｃとを備えて成り、各奇数走査電極３０１、３０２、……に対し前記制御回路からの走査側ドライバＩＣ制御信号に従って走査電圧を印加できるように構成されている。上記各ＦＥＴ３ａ、３ｂにも寄生ダイオード（符号なし）が形成されており、当該寄生ダイオードを通じて走査電極３０１、３０２、……を所望の基準電圧に設定できるようになっている。
【００２０】
走査側ドライバＩＣ２、３には、走査電圧を供給するための走査電圧供給回路５、６が付随して設けられている。一方の走査電圧供給回路５は、スイッチング素子５ａ、５ｂを有し、そのオンオフ状態に応じて、直流電圧（書き込み電圧）Ｖｒまたは接地電圧を、走査側ドライバＩＣ２、３内の各プッシュプル駆動回路におけるＰチャネルＦＥＴ２ａ、３ａのソース側共通接続線Ｌ１に供給する。他方の走査電圧供給回路６は、スイッチング素子６ａ、６ｂを有し、そのオンオフ状態に応じて、直流電圧−Ｖｒ＋Ｖｍまたはオフセット電圧（この参考例では変調電圧Ｖｍ）を、走査側ドライバＩＣ２、３内の各プッシュプル駆動回路におけるＮチャネルＦＥＴ２ｂ、３ｂのソース側共通接続線Ｌ２に供給する。
【００２１】
また、データ側ドライバＩＣ４は、各データ電極４０１、４０２、……に対しＰチャネルＦＥＴ４ａ及びＮチャネルＦＥＴ４ｂをプッシュプル接続して構成された駆動回路（符号なし）と、各ＦＥＴ４ａ及び４ｂの動作を制御するドライバ４ｃとを備えて成り、各データ電極４０１、４０２、……に対して前記図示しない制御回路からのデータ側ドライバＩＣ制御信号に従ってデータ電圧を印加できるように構成されている。
【００２２】
このデータ側ドライバＩＣ４には、データ電圧を供給するためのデータ電圧供給回路７が付随して設けられる。このデータ電圧供給回路７は、データ側ドライバＩＣ４内のプッシュプル駆動回路におけるＰチャネルＦＥＴ４ａのソース側共通接続線Ｌ３に直流電圧Ｖｍを供給し、当該プッシュプル駆動回路におけるＮチャネルＦＥＴ４ｂのソース側共通接続線Ｌ４に接地電圧を供給する。
【００２３】
上記構成において、ＥＬ素子１１１、１１２、……を発光させるためには、走査電極２０１、３０１、２０２、３０２、……とデータ電極４０１、４０２、……との間に交流状のパルス電圧を印加する必要があり、このためフィールド毎に正負に極性反転するパルス電圧を各走査期間毎に作成して駆動する構成としている。以下においては、このような正負フィールドでの駆動手法について、図４に示すタイミングチャート参照しながら説明する。
【００２４】
（１）正フィールドでの駆動手法
この場合には、スイッチング素子５ａ、６ｂをオン、スイッチング素子５ｂ、６ａをオフにする。このとき、走査電極２０１、３０１、２０２、３０２、……の基準電圧は、ＮチャネルＦＥＴ２ｂ、３ｂの寄生ダイオードの作用によりオフセット電圧Ｖｍとなっている。また、データ側ドライバＩＣ４内のＰチャネルＦＥＴ４ａをオンし、データ電極４０１、４０２、……に直流電圧Ｖｍを供給する。この状態では、全てのＥＬ素子に印加される電圧が０Ｖとなるため、ＥＬ表示パネル１が発光することはない。
【００２５】
正フィールドでの発光動作を開始させる場合、まず、第１行目の走査電極２０１に接続されているＰチャネルＦＥＴ２ａをオンにして、当該走査電極２０１の電圧をＶｒにする。また、他の走査電極に接続されているＦＥＴ２ａ、２ｂ、３ａ、３ｂを全部オフにし、それらの走査電極をフローティング状態にする。
【００２６】
この状態から、データ電極４０１、４０２、……のうち、発光制御対象のＥＬ素子を含むデータ電極に接続されているプッシュプル駆動回路中のＰチャネルＦＥＴ４ａをオフ、ＮチャネルＦＥＴ４ｂをオンにし、非発光制御の対象となるＥＬ素子を含むデータ電極に接続されているプッシュプル駆動回路中のＰチャネルＦＥＴ４ａをオン、ＮチャネルＦＥＴ４ｂをオフにする。
【００２７】
これにより、発光制御対象のＥＬ素子に対応したデータ電極が接地電圧になるため、そのＥＬ素子は、しきい値電圧以上の電圧が印加されて発光するようになる。また、非発光制御対象のＥＬ素子に対応したデータ電極の電圧はＶｍのままとなるから、そのＥＬ素子にはＶｒ−Ｖｍの電圧が印加される。この電圧Ｖｒ−Ｖｍは、前記しきい値電圧より低くされているから、非発光制御対象のＥＬ素子が発光することはない。このようにして第１行目のＥＬ素子の発光駆動が行われるようになる。
【００２８】
この後、第１行目の走査電極２０１に対応したＰチャネルＦＥＴ２ａをオフすると共に、所定のデッドタイム経過後にＮチャネルＦＥＴ２ｂをオンにすることにより、走査電極２０１上のＥＬ素子に蓄積された電荷を放電する。尚、図４のタイミングチャートには、一例として、データ電極４０１に対応したＰチャネルＦＥＴ４ａをオフ、ＮチャネルＦＥＴ４ｂをオンにして、走査電極２０１及びデータ電極４０１の交点に形成されたＥＬ素子１１１に充電した期間、つまり当該ＥＬ素子１１１に電圧Ｖｒを印加して発光させる期間をタイミングｔ１〜ｔ２として示している。
【００２９】
このように第１行目の走査が終了した後には、第２行目の走査電極３０１に接続されているＰチャネルＦＥＴ３ａをオンにして、当該走査電極３０１の電圧をＶｒにする。また、他の走査電極に接続されているＦＥＴ２ａ、２ｂ、３ａ、３ｂを全部オフにし、それらの走査電極をフローティング状態にする。この状態から、データ電極４０１、４０２、……の電圧レベルを、発光制御対象のＥＬ素子を含むものと、比発光制御対象のＥＬ素子を含むものに応じた電圧レベルとすることにより、上述同様に第２行目のＥＬ素子の発光駆動を行う。
【００３０】
尚、図４のタイミングチャートには、一例として、データ電極４０１に対応したＰチャネルＦＥＴ４ａをオン、ＮチャネルＦＥＴ４ｂをオフにした状態、つまり、データ電極４０１の電圧をＶｍとすることにより、ＥＬ素子１２１にＶｒ−Ｖｍの電圧が印加される状態とし、以て走査電極３０１に電圧Ｖｒが印加された状態であっても当該ＥＬ素子１２１を発光させない期間をタイミングｔ３〜ｔ４に示している。
【００３１】
この後、第２行目の走査電極３０１に対応したＰチャネルＦＥＴ３ａをオフすると共に、所定のデッドタイム経過後にＮチャネルＦＥＴ３ｂをオンにすることにより、走査電極３０１上のＥＬ素子に蓄積された電荷を放電し、第２行目の走査を終了する。
以後は、最後の走査電極に至るまで上述同様の走査を繰り返すという線順次走査を実行する。
【００３２】
（２）負フィールドでの駆動手法
この場合には、スイッチング素子５ｂ、６ａをオン、スイッチング素子５ａ、６ｂをオフにして、正フィールドの場合と極性を反転させた状態で同様の制御を行う。このとき、走査電極２０１、３０１、２０２、３０２、……の基準電圧は接地電圧となる。また、データ側ドライバＩＣ４内のＮチャネルＦＥＴ４ｂをオンし、データ電極４０１、４０２、……を接地電圧にする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖとなるため、ＥＬ表示パネル１が発光することはない。
【００３３】
以下、負フィールドも正フィールドと同様に線順次走査を行う。この場合、走査電極２０１、３０１、２０２、３０２、……のうち、ＥＬ素子の表示選択を実行する行の走査電極には、−Ｖｒ＋Ｖｍの電圧が印加される。データ電極４０１、４０２、……側においては、正フィールドとは逆に、発光制御対象のデータ電極の電圧Ｖｍにし、非発光制御対象のデータ電極は接地電圧のままとする。従って、−Ｖｒ＋Ｖｍの電圧が印加されている走査電極とＶｍの電圧が印加されているデータ電極との交点に位置するＥＬ素子に対し、−Ｖｒの電圧が印加されるようになり、当該ＥＬ素子が発光するようになる。このとき、−Ｖｒ＋Ｖｍの電圧が印加されている走査電極と接地電圧が印加されているデータ電極との交点に位置するＥＬ素子は、しきい値電圧より低い−Ｖｒ＋Ｖｍの電圧が印加されるだけであるため発光しない。
【００３４】
上記（１）、（２）のような正負フィールドの駆動により１サイクル分（２フレーム分）の表示動作が行われるものであり、以後はこのような表示動作を所定周期で反復する。この場合、耐圧が問題となる走査側ドライバＩＣ２、３に印加される電圧の最大値は、正負フィールド共にＶｒ−Ｖｍになる。従って、当該走査側ドライバＩＣ２、３に必要な耐圧を、オフセット電圧Ｖｍ分だけ低くできる。また、正フィールドにおいて、ＥＬ素子１１１、１１２、……に印加される電圧は、オフセット電圧Ｖｍから駆動用の電圧Ｖｒとの間で変化するだけで、電圧変化が小さくなるから、表示状態とされるＥＬ素子に流れる電流のピーク値を小さくでき、そのＥＬ素子の寿命に対する信頼性が向上するようになる。
【００３５】
さて、上記した走査電圧供給回路５、６及びデータ電圧供給回路７は、具体的には図１に示すような一つの電圧供給回路８によって実現されている。この電圧供給回路８は、（Ｖｒ−Ｖｍ）の直流電圧を発生可能な回路構成を備えたもので、これにより前記スイッチング素子５ａ、６ａを省略した構成となっている。
【００３６】
図１において、バッテリ９から電源スイッチ１０を通じて給電される電源回路１１は、電圧安定化回路、スイッチングレギュレータ、出力トランス、出力用整流回路、出力平滑用コンデンサなどを含んで構成されたもので、２対設けられた出力端子間から直流電圧Ｖｍ（第１の電圧に相当）、Ｖｒ−Ｖｍ（第２の電圧に相当）を出力する構成となっている。尚、直流電圧Ｖｍを出力する出力端子対が本発明でいう第１電源部に相当し、直流電圧Ｖｒ−Ｖｍを出力する出力端子対が本発明でいう第２電源部に相当するものである。
【００３７】
上記各出力端子対から出力される直流電圧Ｖｍ、Ｖｒ−Ｖｍは、電圧供給回路８に供されるもので、例えばＶｍ＝４５Ｖ、Ｖｒ−Ｖｍ＝２１０Ｖ（つまり、Ｖｒ＝２５５Ｖ）に設定される。尚、直流電圧Ｖｍは接地電圧を基準とした電圧であるが、直流電圧Ｖｒ−Ｖｍはフローティング電圧である。
【００３８】
電圧供給回路８において、電源回路１１から直流電圧Ｖｒ−Ｖｍが供給される入力端子ＩＮ１、ＩＮ２は、それぞれ出力端子ＯＵＴ１、ＯＵＴ２にダイレクト接続されている（但し、入力端子ＩＮ２及び出力端子ＯＵＴ２側が負極性）。また、上記出力端子ＯＵＴ１及びＯＵＴ２は、それぞれ走査側ドライバＩＣ２、３の共通接続線Ｌ１及びＬ２に接続される。電源回路１１から直流電圧Ｖｍが供給される入力端子ＩＮ３、ＩＮ４は、それぞれ出力端子ＯＵＴ３、ＯＵＴ４にダイレクト接続されている（但し、入力端子ＩＮ４及び出力端子ＯＵＴ４側が負極性（接地電圧））。また、上記出力端子ＯＵＴ３及びＯＵＴ４は、それぞれデータ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４に接続される。
【００３９】
入力端子ＩＮ１（出力端子ＯＵＴ１）は、接地端子に対しＮチャネルＦＥＴ１２（第２スイッチング手段に相当）のドレイン・ソース間を介して接続され、入力端子ＩＮ４（出力端子ＯＵＴ４）は接地端子に直接的に接続される。入力端子ＩＮ３及びＩＮ２間（出力端子ＯＵＴ３及びＯＵＴ２間）は、ＰチャネルＦＥＴ１３（第１スイッチング手段に相当）のドレイン・ソース間を介して互いに接続される。つまり、ＰチャネルＦＥＴ１３は、直流電圧Ｖｍを発生する第１電源部における高電圧側端子と、直流電圧Ｖｒ−Ｖｍを発生する第２電源部における低電圧側端子との間に接続されるものである。これにより、ＰチャネルＦＥＴ１３がオンされたときに、上記第１電源部及び第２電源部が直列に接続された状態となるから、直流電圧Ｖｍに対して直流電圧Ｖｒ−Ｖｍを重畳させた電圧Ｖｒを確実に発生できるようになる。
【００４０】
ＮチャネルＦＥＴ１２のゲートは、制御端子Ｓ１に接続されるが、ＰチャネルＦＥＴ１３のゲートは、電圧分担回路１４内に設けられた分圧回路１５の出力点ａに接続される。この電圧分担回路１４は、入力端子ＩＮ３（出力端子ＯＵＴ３）と接地端子との間に、抵抗１５ａ、１５ｂの直列回路より成る分圧回路１５及びＮＰＮ型トランジスタ１６（スイッチング素子に相当）のコレクタ・エミッタ間を直列に接続した構成となっており、そのトランジスタ１６のベースは制御端子Ｓ２に接続されている。
【００４１】
従って、分圧回路１５は、トランジスタ１６のオン状態で、入力端子ＩＮ３を通じて与えられる直流電圧Ｖｍを分圧し、その出力点ａからの分圧電圧ＶｄをＰチャネルＦＥＴ１３のゲートに与えるようになっている。この場合、上記分圧電圧Ｖｄのレベルは、前記電源回路１１から与えられる直流電圧Ｖｍのレベルが正常範囲（本参考例の場合、４５Ｖ前後の所定範囲）にあるときにＰチャネルＦＥＴ１３がオンする状態に設定される。つまり、電源回路１１の出力が十分に立ち上がって当該電源回路１１から与えられる直流電圧Ｖｍのレベルが正常範囲になったときに、抵抗１５ａの分担電圧（Ｖｍ−Ｖｄ）の値が、ＰチャネルＦＥＴ１３のゲートしきい値電圧以上となるように設定される。
尚、制御端子Ｓ１とＮチャネルＦＥＴ１２のゲートとの間並びに制御端子Ｓ２とトランジスタ１６ベースとの間に、それぞれ従来構成のようなフィルタ回路を介在させても良い。
【００４２】
このような構成において、正フィールド時には、制御端子Ｓ１にローレベル （接地電圧レベル）の制御信号を与え、制御端子Ｓ２にハイレベル（制御用電圧のレベル）の制御信号を与えるものであり、これに応じて、ＮチャネルＦＥＴ１２がオフ状態に保持されると共に、分圧回路１５内のトランジスタ１６がオンされる。このとき、電源回路１１から与えられる直流電圧Ｖｍのレベルが正常範囲にあった場合には、上記トランジスタ１６のオンに応じて分圧回路１５の出力点ａから分圧電圧Ｖｄが出力されることに応じてＰチャネルＦＥＴ１３がオンされる。
【００４３】
このようにＰチャネルＦＥＴ１３がオンされると、走査側ドライバＩＣ２、３の共通接続線Ｌ２に対して、入力端子ＩＮ３及びＩＮ４間に与えられている直流電圧Ｖｍがオフセット電圧として出力され、また、走査側ドライバＩＣ２、３の共通接続線Ｌ１に対して、上記直流電圧Ｖｍに入力端子ＩＮ１及びＩＮ２間に与えられている直流電圧Ｖｒ−Ｖｍが重畳した電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）が出力される。さらに、データ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４に対して、上記直流電圧Ｖｍ及び接地電圧がそれぞれ出力される。従って、このように出力される電圧に基づいて、正フィールドでの正極性の駆動電圧を作成できる。具体的には、走査側ドライバＩＣ２、３からの走査電圧のレベルをＶｒ−Ｖｍとし、データ側ドライバＩＣ４からのデータ電圧のレベルを接地電圧とすることにより、走査電圧及びデータ電圧の合成電圧として正極性の電圧Ｖｒを得ることができる。
【００４４】
また、負フィールド時には、制御端子Ｓ１にハイレベルの制御信号を与え、制御端子Ｓ２にローレベルの制御信号を与えるものであり、これに応じて、ＮチャネルＦＥＴ１２がオンされると共に、ＰチャネルＦＥＴ１３がオフ状態に保持される。
【００４５】
このようにＮチャネルＦＥＴ１２がオンされると、走査側ドライバＩＣ２、３の共通接続線Ｌ２に対して、入力端子ＩＮ１及びＩＮ２間に与えられている直流電圧Ｖｒ−Ｖｍを極性反転させた直流電圧−Ｖｒ＋Ｖｍが出力され、また、走査側ドライバＩＣ２、３の共通接続線Ｌ１に対して接地電圧が出力される。このとき、データ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４に対しては、直流電圧Ｖｍ及び接地電圧がそれぞれ出力される。従って、このように出力される電圧に基づいて、負フィールドでの負極性の駆動電圧を作成できる。具体的には、走査側ドライバＩＣ２、３からの走査電圧のレベルを−Ｖｒ＋Ｖｍとし、データ側ドライバＩＣ４からのデータ電圧のレベルをＶｍとすることにより、走査電圧及びデータ電圧の合成電圧として負極性の電圧−Ｖｒを得ることができる。
【００４６】
上記した本参考例の構成によれば、ＰチャネルＦＥＴ１３をオンさせるために、論理レベルの制御信号によりオンされるトランジスタ１６及び分圧回路１５を備えた電圧分担回路１４を設ける構成となっているから、カップリングコンデンサを用いた従来構成のように、ＰチャネルＦＥＴ１３が不用意にオンしてしまうことがなくなる。また、上記分圧回路１５は、抵抗１５ａ、１５ｂを直列接続して構成され、電源回路１１が発生する直流電圧Ｖｍのレベルが正常範囲にある状態時にＰチャネルＦＥＴ１３をオンさせるレベルの分圧電圧Ｖｄを出力する構成となっている。このため、電源回路１１の電源投入時や遮断時、つまり、電圧供給回路８の電源投入時や遮断時において、上記直流電圧Ｖｍが不安定な状態となった期間にＰチャネルＦＥＴ１３が不用意にオンしてしまうことがなくなる。
【００４７】
この結果、ＰチャネルＦＥＴ１３の動作が安定して行われるようになるから、電圧供給回路８の電源投入時などにおいてＮチャネルＦＥＴ１２及びＰチャネルＦＥＴ１３が双方ともオンして貫通電流が流れる事態を招く恐れがなくなる。この結果、電圧供給回路８の動作信頼性が向上するようになる。また、電圧分担回路１４内のトランジスタ１６や抵抗１５ａ、１５ｂは、高耐圧チップ部品として安価に流通しており、従って、チップ部品を採用して省スペース化を図る場合において、高価なチップコンデンサが必要となる従来構成に比べてコストを低減することが可能になる。
【００４８】
また、本参考例によれば、駆動周波数が低い状態に設定された場合において電源遮断時に生ずる表示上の問題点（表示画面の下部が消えるという問題点）にも対処できる。即ち、図６に示す従来構成のものでは、ＰチャネルＦＥＴ８４をオンしているときに、カップリングコンデンサ８５に蓄えられた電荷を抵抗８７を通じて放電するようにしている。この場合、駆動周波数が高い場合には問題ないが、駆動周波数が低くなると、カップリングコンデンサ８５の容量が小さく且つ抵抗８７の抵抗値が小さい場合には、ＰチャネルＦＥＴ８４のゲート・ソース間電圧が低下して、当該ＦＥＴ８４がオフしてしまうことがあった。
【００４９】
このような現象は、特に電源遮断時には、ＰチャネルＦＥＴ８４の基準電圧 （第１の電源８１の出力電圧）が低下して上記ゲート・ソース間電圧を低下させるように働くため、より一層顕著に現れる。このため、正フィールドへ切換わったときには、カップリングコンデンサ８５が充電された正常な動作状態から、その充電電荷が抵抗８７を通じて放電され且つ電源遮断によりＰチャネルＦＥＴ８４の基準電圧が下がってしまうと、正フィールドの終わりの期間において当該ＦＥＴ８４がオフしてしまうため、表示画面の下部が消えるという問題点が発生する。しかも、従来構成では、この後に再び正フィールドになったときに、カップリングコンデンサ８５の作用により、電源電圧の低下中においてもＰチャネルＦＥＴ８４がオンし、その後に正フィールドの終わりの期間にオフするという動作を繰り返してしまうため、ユーザーに視覚的な違和感を与えてしまう。
【００５０】
これに対して、上記した本参考例では、上記のような問題点の発生原因となる放電経路がないため、駆動周波数が低くなった場合でも正常な表示動作を実行できる。特に、電源遮断時においては、ＰチャネルＦＥＴ１３は、ゲート・ソース間電圧がゲートしきい値電圧以下に一旦低下すれば、その電源遮断後に再オンすることがない。従って、電源遮断時にＥＬ表示パネル１の表示画面の下部が消える現象が発生したとしても、その現象は１フィールドの期間のみに限定されることになって従来構成のように繰り返し発生することがないから、ユーザーに対し視覚的な違和感を与えることなく表示動作を終了させることができる。
【００５１】
図５には本発明の一実施例が示されており、以下これについて前記参考例と異なる部分のみ説明する。
即ち、この実施例は、参考例における電圧分担回路１４に代えて、これとは回路構成が一部異なる電圧分担回路１７を設ける構成としたものである。この電圧分担回路１７は、入力端子ＩＮ３（出力端子ＯＵＴ３）と接地端子との間に、当該入力端子ＩＮ３に対し逆バイアス状態で配置された定電圧ダイオード１８ａ及び抵抗１８ｂの直列回路より成る分圧回路１８と、ＮＰＮ型トランジスタ１６のコレクタ・エミッタ間とを直列に接続した構成となっており、その出力点ｂ（定電圧ダイオード１８ａのアノード）をＰチャネルＦＥＴ１３のゲートに接続している。尚、図５では、定電圧ダイオード１８ａと並列に抵抗１９を接続しているが、この抵抗１９は必要に応じて設ければ良いものである。
【００５２】
この構成によれば、電圧分担回路１７が有する分圧回路１８は、その出力点ｂから所定レベル（入力端子ＩＮ３の電圧値からＰチャネルＦＥＴ１３のゲートしきい値電圧より大きい電圧値を差し引いたレベル）の分圧電圧を確実に発生できることになり、結果的にＰチャネルＦＥＴ１３のオンオフ制御を正確に行い得るようになる。
【００５３】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
スイッチング素子としてバイポーラ型のトランジスタ１６を用いたが、ＦＥＴなどの他の半導体スイッチング素子を用いても良い。単純ドットマトリックス型のＥＬ表示パネル１を駆動対象としたが、走査電極及びデータ電極を備えたセグメント側のＥＬ表示パネルを駆動対象としても良い。電圧供給回路８内においては、第２スイッチング手段であるＮチャネルＦＥＴ１２がオンされたときに、走査側ドライバＩＣ２、３の共通接続線Ｌ１に対し接地電圧を供給する構成としたが、負の直流電圧（例えば−Ｖｒ＋Ｖｍ）を供給する構成も可能である。この場合には、第２スイッチング手段としてＮチャネルＦＥＴを使用すると共に、このＮチャネルＦＥＴをオンさせるための分圧電圧を発生する電圧分担回路を設ける構成とすれば良い。また、第１スイッチング手段、第２スイッチング手段としては、上記実施例のようなＦＥＴに限らず、ＩＧＢＴやバイポーラトランジスタなどを使用することもできる。
【図面の簡単な説明】
【図１】 本発明の一参考例を示す要部の電気的構成図
【図２】全体の電気的構成図
【図３】ＥＬ素子の基本的な断面構造を示す模式図
【図４】作用説明用のタイミングチャート
【図５】 本発明の一実施例を示す図１相当図
【図６】従来構成を示す図１相当図
【符号の説明】
１はＥＬ表示パネル、２、３は走査側ドライバＩＣ（走査電極駆動回路）、４はデータ側ドライバＩＣ４（データ電極駆動回路）、５、６は走査電圧供給回路、７はデータ電圧供給回路、８は電圧供給回路、１０は電源スイッチ、１１は電源回路（第１電源部、第２電源部）、１２はＮチャネルＦＥＴ（第２スイッチング手段）、１３はＰチャネルＦＥＴ（第１スイッチング手段）、１４は電圧分担回路、１５は分圧回路、１５ａ、１５ｂは抵抗、１６はトランジスタ（スイッチング素子）、１７は電圧分担回路、１８は分圧回路、１８ａは定電圧ダイオード、１８ｂは抵抗、１００、１１１、１１２、……、１２１、１２２、……はＥＬ素子、２０１、２０２、……は奇数走査電極、３０１、３０２、……は偶数走査電極、４０１、４０２、……はデータ電極を示す。
【発明の属する技術分野】
本発明は、走査電極及びデータ電極が交差した位置にＥＬ素子が形成されたＥＬ表示パネルを駆動するためのＥＬ表示装置に関する。
【０００２】
【従来の技術】
この種のＥＬ表示装置の一例として、例えば特許第２９１４２３４号に記載されたものがある。これは、走査電極に対して正負のフィールド毎に異なる極性の走査電圧を印加するようにしたＥＬ表示装置において、正負の各フィールドにて走査側のドライバＩＣに印加される電圧が、走査電圧よりオフセット電圧分だけ低くなるように構成することにより、当該ドライバＩＣに必要な耐圧を低くしたものであり、図６に示すような電圧供給回路を設けるようにしている。
【０００３】
図６において、電圧供給回路８０は、Ｖｍの電圧を有する第１の電源８１と、Ｖｒ−Ｖｍの電圧を有する第２の電源８２とを有し、第１の電源８１の両端をデータ側ドライバＩＣ９０に接続し、第２の電源８２の両端を走査側ドライバＩＣ９１に接続線Ｌ１、Ｌ２を介して接続している。また、第２の電源８２の陽極はＮチャネルＦＥＴ８３を介して接地され、第１の電源８１の陽極と第２の電源８２の陰極とがＰチャネルＦＥＴ８４を介して接続される。ＰチャネルＦＥＴ８４のゲートには、入力端子Ｓ２からカップリングコンデンサ８５、定電圧ダイオード８６、抵抗８７、フィルタ回路８８を介して制御信号が入力される。ＮチャネルＦＥＴ８４のゲートには、入力端子Ｓ１からフィルタ回路８９を介して制御信号が入力される。
【０００４】
そして、正フィールド時には、入力端子Ｓ１、Ｓ２共にローレベルの制御信号が入力され、ＮチャネルＦＥＴ８３がオフし、ＰチャネルＦＥＴ８４がオンする。このようにＰチャネルＦＥＴ８４がオンした状態では、走査側ドライバＩＣ９１の一方の接続線Ｌ２に対し、第１の電源８１の陽極からの電圧Ｖｍがオフセット電圧として出力され、他方の接続線Ｌ１に対し、第１の電源８１の陽極からの電圧Ｖｍに第２の電源８３の電圧Ｖｒ−Ｖｍが重畳した電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）が出力される。このように走査側ドライバＩＣ９１に出力される電圧Ｖｒと、データ側ドライバＩＣ９０に出力される接地電圧とによって、正フィールドでの駆動電圧（走査電圧及びデータ電圧の合成電圧＝Ｖｒ）が作成される。
【０００５】
また、負フィールド時には、入力端子Ｓ１、Ｓ２共にハイレベルの制御信号が入力され、ＮチャネルＦＥＴ８３がオンし、ＰチャネルＦＥＴ８４がオフする。このようにＮチャネルＦＥＴ８３がオンした状態では、走査側ドライバＩＣ９１の一方の接続線Ｌ２に対し、第２の電源８２の陰極からの電圧Ｖｒ−Ｖｍを極性反転させた−Ｖｒ＋Ｖｍが出力され、他方の接続線Ｌ１に対し接地電圧が出力される。このように走査側ドライバＩＣ９１に出力される電圧−Ｖｒ＋Ｖｍと、データ側ドライバＩＣ９０に出力される直流電圧Ｖｍとによって、正フィールドでの駆動電圧（走査電圧及びデータ電圧の合成電圧＝−Ｖｒ）が作成される。
【０００６】
尚、第１の電源８１及び第２の電源８２は、実際には、電源スイッチの投入に応じて動作状態となるスイッチングレギュレータ、そのレギュレータ出力を昇圧及び降圧して前記複数レベルの交流電圧を発生するトランス、その出力を整流・平滑する整流回路及び平滑用コンデンサなどを含んで構成されたもので、その電源投入時及び遮断時には、出力電圧が不安定になるという特性がある。
【０００７】
【発明が解決しようとする課題】
上記従来構成では、ＰチャネルＦＥＴ８４をオンさせるための制御信号を伝達するために、一般的な手段であるカップリングコンデンサ８５を使用している。しかしながら、このようなカップリング方式では、基準電圧（第１の電源８１の出力電圧）が安定している状態でのみ、コンデンサ８５の前後で正常な信号伝達を期待できるが、安定していない状態では、ＰチャネルＦＥＴ８４が正常に動作しない場合がある。このため、電源投入時や遮断時のように上記基準電圧が不安定になる期間には、ＰチャネルＦＥＴ８４が不用意にオンする場合がある。特に、電源投入時においては、ＮチャネルＦＥＴ８３が制御信号に関係なくオンすることがあって、両ＦＥＴ８３及び８４が同時オンしてしまう可能性があり、このような状態となった場合には、大電流（貫通電流）が流れて回路が破壊される恐れが出てくる。また、コンデンサ８５の両端には、基準電圧に対応した比較的大きな電位差（例えば４０Ｖ程度）が生ずるため、コンデンサ８５として高耐圧の高価なものが必要となってコスト上昇を招くことになり、特に省スペース化のためにチップコンデンサを使用する場合にはコストが一層高くなるという問題点があった。
【０００８】
本発明は上記のような事情に鑑みてなされたものであり、その目的は、ＥＬ表示パネルに走査電圧及びデータ電圧を供給するための電圧供給回路の動作信頼性を向上できると共に、コストの低減を実現可能になるＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の手段を採用できる。この手段によれば、正フィールド時には、電圧供給回路に設けられた電圧分担回路内において、スイッチング素子が制御信号によりオンされるのに応じて、分圧回路が第１電源部からの第１の電圧を分圧するようになり、その分圧電圧により第１スイッチング手段がオンされる。このように第１スイッチング手段がオンされた状態では、第１電源部が発生する第１の電圧と、当該第１の電圧に第２電源部が発生する第２の電圧とを重畳させた電圧が走査電極駆動回路に与えられる。このとき、データ電極駆動回路には、第１電源部から接地電圧が与えられている。従って、走査電極駆動回路から第１の電圧及び第２の電圧の重畳電圧に応じたレベルの走査電圧を出力し、データ電極駆動回路から接地電圧に応じたレベルのデータ電圧を出力すれば、それら走査電圧及びデータ電圧の合成電圧として、第１の電圧及び第２の電圧を加算した大きさの正極性電圧を作成することができる。
【００１０】
この場合、第１スイッチング手段をオンさせるために、制御信号によりオンされるスイッチング素子及び分圧回路を備えた電圧分担回路を設ける構成となっているから、カップリングコンデンサを用いた従来構成のように、交流成分の通過に起因して第１スイッチング手段が不用意にオンしてしまうことがなくなる。つまり、第１スイッチング手段の動作が安定したものになるから、電圧供給回路の電源投入時などにおいて第１スイッチング手段及び第２スイッチング手段が双方ともオンして貫通電流が流れる事態を招くことがなくなるなど、電圧供給回路の動作信頼性が向上するようになる。また、電圧分担回路内のスイッチング素子や分圧回路を構成する素子（例えば抵抗）は、高耐圧チップ部品として安価に流通しており、従って、チップ部品を採用して省スペース化を図る場合において、高価なチップコンデンサが必要となる従来構成に比べてコストを低減することが可能になる。
【００１１】
一方、負フィールド時には、制御信号により第２スイッチング手段がオンされるのに応じて、第２の電圧の極性を反転させた電圧が走査電極駆動回路に与えられる。このとき、データ電極駆動回路には、第１電源部から第１の電圧が与えられている。従って、走査電極駆動回路から第２の電圧の極性を反転させたレベルの走査電圧を出力し、データ電極駆動回路から第１の電圧に応じたレベルのデータ電圧を出力すれば、それら走査電圧及びデータ電圧の合成電圧として、第１の電圧及び第２の電圧を加算した大きさの負極性電圧を作成することができる。
【００１２】
また、第１スイッチング手段がオンされたときに、第１電源部及び第２電源部が直列に接続された状態となるから、第１の電圧に第２の電圧を重畳させた電圧を確実に発生できるようになる。
【００１４】
また、電圧分担回路が有する分圧回路は、第１電源部の出力電圧に対し逆バイアス状態で配置されるとともに第１スイッチング手段のソースまたはエミッタとゲートまたはベースとの間に接続された定電圧ダイオードと抵抗とを直列接続して構成され、スイッチング素子は、分圧回路の抵抗と接地電圧との間に接続されているから、所定レベルの分圧電圧を確実に発生できることになり、第１スイッチング手段のオンオフ制御を正確に行い得るようになる。
【００１５】
【発明の実施の形態】
図１ないし図４には本発明の一参考例が示されており、以下これについて説明する。
図２にはＥＬ表示パネルを含む全体の電気的構成が概略的に示され、図３にはＥＬ表示パネルを構成するＥＬ素子の基本的な断面構造が模式的に示されている。
【００１６】
まず、図３において、ＥＬ素子１００は、ガラス基板１０１上に、透明電極１０２、第１絶縁層１０３、発光層１０４（表示層）、第２絶縁層１０５、背面電極１０６をこの順に積層して構成されるもので、透明電極１０２及び背面電極１０６間に交流の駆動電圧パルスが印加されたときに、発光層１０４の光学的特性が変化して発光する。尚、この図３では、透明電極１０２側から光出力を取り出すようになっているが、背面電極１０６を透明電極とすれば、両側から光出力を取り出すことができる。
【００１７】
図２において、ＥＬ表示パネル１は、図３に示す構造のＥＬ素子１００を単純マトリクス型に構成したもので、行方向に位置された複数の奇数走査電極２０１、２０２、……及び偶数走査電極３０１、３０２、……と、列方向に位置された複数のデータ電極４０１、４０２、……とを互いに交差（直交）するように配置して形成されている。上記走査電極２０１、３０１、２０２、３０２、……とデータ電極４０１、４０２、……とが交差する各領域には、画素としてのＥＬ素子１１１、１１２、……、１２１、１２２、……がそれぞれ形成される。この場合、各ＥＬ素子１１１、１１２、……は容量性の表示素子であるため、図２ではコンデンサを示す図記号で表記している。
【００１８】
上記ＥＬ表示パネル１の表示駆動を行うために、ＩＣチップ化された走査側ドライバＩＣ２、３（走査電極駆動回路に相当）及びデータ側ドライバＩＣ４（データ電極駆動回路に相当）が設けられる。
走査側ドライバＩＣ２は、各奇数走査電極２０１、２０２、……に対しＰチャネルＦＥＴ２ａ及びＮチャネルＦＥＴ２ｂをプッシュプル接続して構成された駆動回路（符号なし）と、各ＦＥＴ２ａ及び２ｂの動作を制御するドライバ２ｃとを備えて成り、各奇数走査電極２０１、２０２、……に対して、図示しない制御回路からの走査側ドライバＩＣ制御信号に従って走査電圧を印加できるように構成されている。上記各ＦＥＴ２ａ、２ｂには寄生ダイオード（符号なし）が形成されており、当該寄生ダイオードを通じて走査電極２０１、２０２……を所望の基準電圧に設定できるようになっている。
【００１９】
走査側ドライバＩＣ３も同様構成のもので、各奇数走査電極３０１、３０２、……に対しＰチャネルＦＥＴ３ａ及びＮチャネルＦＥＴ３ｂをプッシュプル接続して構成された駆動回路（符号なし）と、各ＦＥＴ３ａ及び３ｂの動作を制御するドライバ３ｃとを備えて成り、各奇数走査電極３０１、３０２、……に対し前記制御回路からの走査側ドライバＩＣ制御信号に従って走査電圧を印加できるように構成されている。上記各ＦＥＴ３ａ、３ｂにも寄生ダイオード（符号なし）が形成されており、当該寄生ダイオードを通じて走査電極３０１、３０２、……を所望の基準電圧に設定できるようになっている。
【００２０】
走査側ドライバＩＣ２、３には、走査電圧を供給するための走査電圧供給回路５、６が付随して設けられている。一方の走査電圧供給回路５は、スイッチング素子５ａ、５ｂを有し、そのオンオフ状態に応じて、直流電圧（書き込み電圧）Ｖｒまたは接地電圧を、走査側ドライバＩＣ２、３内の各プッシュプル駆動回路におけるＰチャネルＦＥＴ２ａ、３ａのソース側共通接続線Ｌ１に供給する。他方の走査電圧供給回路６は、スイッチング素子６ａ、６ｂを有し、そのオンオフ状態に応じて、直流電圧−Ｖｒ＋Ｖｍまたはオフセット電圧（この参考例では変調電圧Ｖｍ）を、走査側ドライバＩＣ２、３内の各プッシュプル駆動回路におけるＮチャネルＦＥＴ２ｂ、３ｂのソース側共通接続線Ｌ２に供給する。
【００２１】
また、データ側ドライバＩＣ４は、各データ電極４０１、４０２、……に対しＰチャネルＦＥＴ４ａ及びＮチャネルＦＥＴ４ｂをプッシュプル接続して構成された駆動回路（符号なし）と、各ＦＥＴ４ａ及び４ｂの動作を制御するドライバ４ｃとを備えて成り、各データ電極４０１、４０２、……に対して前記図示しない制御回路からのデータ側ドライバＩＣ制御信号に従ってデータ電圧を印加できるように構成されている。
【００２２】
このデータ側ドライバＩＣ４には、データ電圧を供給するためのデータ電圧供給回路７が付随して設けられる。このデータ電圧供給回路７は、データ側ドライバＩＣ４内のプッシュプル駆動回路におけるＰチャネルＦＥＴ４ａのソース側共通接続線Ｌ３に直流電圧Ｖｍを供給し、当該プッシュプル駆動回路におけるＮチャネルＦＥＴ４ｂのソース側共通接続線Ｌ４に接地電圧を供給する。
【００２３】
上記構成において、ＥＬ素子１１１、１１２、……を発光させるためには、走査電極２０１、３０１、２０２、３０２、……とデータ電極４０１、４０２、……との間に交流状のパルス電圧を印加する必要があり、このためフィールド毎に正負に極性反転するパルス電圧を各走査期間毎に作成して駆動する構成としている。以下においては、このような正負フィールドでの駆動手法について、図４に示すタイミングチャート参照しながら説明する。
【００２４】
（１）正フィールドでの駆動手法
この場合には、スイッチング素子５ａ、６ｂをオン、スイッチング素子５ｂ、６ａをオフにする。このとき、走査電極２０１、３０１、２０２、３０２、……の基準電圧は、ＮチャネルＦＥＴ２ｂ、３ｂの寄生ダイオードの作用によりオフセット電圧Ｖｍとなっている。また、データ側ドライバＩＣ４内のＰチャネルＦＥＴ４ａをオンし、データ電極４０１、４０２、……に直流電圧Ｖｍを供給する。この状態では、全てのＥＬ素子に印加される電圧が０Ｖとなるため、ＥＬ表示パネル１が発光することはない。
【００２５】
正フィールドでの発光動作を開始させる場合、まず、第１行目の走査電極２０１に接続されているＰチャネルＦＥＴ２ａをオンにして、当該走査電極２０１の電圧をＶｒにする。また、他の走査電極に接続されているＦＥＴ２ａ、２ｂ、３ａ、３ｂを全部オフにし、それらの走査電極をフローティング状態にする。
【００２６】
この状態から、データ電極４０１、４０２、……のうち、発光制御対象のＥＬ素子を含むデータ電極に接続されているプッシュプル駆動回路中のＰチャネルＦＥＴ４ａをオフ、ＮチャネルＦＥＴ４ｂをオンにし、非発光制御の対象となるＥＬ素子を含むデータ電極に接続されているプッシュプル駆動回路中のＰチャネルＦＥＴ４ａをオン、ＮチャネルＦＥＴ４ｂをオフにする。
【００２７】
これにより、発光制御対象のＥＬ素子に対応したデータ電極が接地電圧になるため、そのＥＬ素子は、しきい値電圧以上の電圧が印加されて発光するようになる。また、非発光制御対象のＥＬ素子に対応したデータ電極の電圧はＶｍのままとなるから、そのＥＬ素子にはＶｒ−Ｖｍの電圧が印加される。この電圧Ｖｒ−Ｖｍは、前記しきい値電圧より低くされているから、非発光制御対象のＥＬ素子が発光することはない。このようにして第１行目のＥＬ素子の発光駆動が行われるようになる。
【００２８】
この後、第１行目の走査電極２０１に対応したＰチャネルＦＥＴ２ａをオフすると共に、所定のデッドタイム経過後にＮチャネルＦＥＴ２ｂをオンにすることにより、走査電極２０１上のＥＬ素子に蓄積された電荷を放電する。尚、図４のタイミングチャートには、一例として、データ電極４０１に対応したＰチャネルＦＥＴ４ａをオフ、ＮチャネルＦＥＴ４ｂをオンにして、走査電極２０１及びデータ電極４０１の交点に形成されたＥＬ素子１１１に充電した期間、つまり当該ＥＬ素子１１１に電圧Ｖｒを印加して発光させる期間をタイミングｔ１〜ｔ２として示している。
【００２９】
このように第１行目の走査が終了した後には、第２行目の走査電極３０１に接続されているＰチャネルＦＥＴ３ａをオンにして、当該走査電極３０１の電圧をＶｒにする。また、他の走査電極に接続されているＦＥＴ２ａ、２ｂ、３ａ、３ｂを全部オフにし、それらの走査電極をフローティング状態にする。この状態から、データ電極４０１、４０２、……の電圧レベルを、発光制御対象のＥＬ素子を含むものと、比発光制御対象のＥＬ素子を含むものに応じた電圧レベルとすることにより、上述同様に第２行目のＥＬ素子の発光駆動を行う。
【００３０】
尚、図４のタイミングチャートには、一例として、データ電極４０１に対応したＰチャネルＦＥＴ４ａをオン、ＮチャネルＦＥＴ４ｂをオフにした状態、つまり、データ電極４０１の電圧をＶｍとすることにより、ＥＬ素子１２１にＶｒ−Ｖｍの電圧が印加される状態とし、以て走査電極３０１に電圧Ｖｒが印加された状態であっても当該ＥＬ素子１２１を発光させない期間をタイミングｔ３〜ｔ４に示している。
【００３１】
この後、第２行目の走査電極３０１に対応したＰチャネルＦＥＴ３ａをオフすると共に、所定のデッドタイム経過後にＮチャネルＦＥＴ３ｂをオンにすることにより、走査電極３０１上のＥＬ素子に蓄積された電荷を放電し、第２行目の走査を終了する。
以後は、最後の走査電極に至るまで上述同様の走査を繰り返すという線順次走査を実行する。
【００３２】
（２）負フィールドでの駆動手法
この場合には、スイッチング素子５ｂ、６ａをオン、スイッチング素子５ａ、６ｂをオフにして、正フィールドの場合と極性を反転させた状態で同様の制御を行う。このとき、走査電極２０１、３０１、２０２、３０２、……の基準電圧は接地電圧となる。また、データ側ドライバＩＣ４内のＮチャネルＦＥＴ４ｂをオンし、データ電極４０１、４０２、……を接地電圧にする。この状態では、全てのＥＬ素子に印加される電圧が０Ｖとなるため、ＥＬ表示パネル１が発光することはない。
【００３３】
以下、負フィールドも正フィールドと同様に線順次走査を行う。この場合、走査電極２０１、３０１、２０２、３０２、……のうち、ＥＬ素子の表示選択を実行する行の走査電極には、−Ｖｒ＋Ｖｍの電圧が印加される。データ電極４０１、４０２、……側においては、正フィールドとは逆に、発光制御対象のデータ電極の電圧Ｖｍにし、非発光制御対象のデータ電極は接地電圧のままとする。従って、−Ｖｒ＋Ｖｍの電圧が印加されている走査電極とＶｍの電圧が印加されているデータ電極との交点に位置するＥＬ素子に対し、−Ｖｒの電圧が印加されるようになり、当該ＥＬ素子が発光するようになる。このとき、−Ｖｒ＋Ｖｍの電圧が印加されている走査電極と接地電圧が印加されているデータ電極との交点に位置するＥＬ素子は、しきい値電圧より低い−Ｖｒ＋Ｖｍの電圧が印加されるだけであるため発光しない。
【００３４】
上記（１）、（２）のような正負フィールドの駆動により１サイクル分（２フレーム分）の表示動作が行われるものであり、以後はこのような表示動作を所定周期で反復する。この場合、耐圧が問題となる走査側ドライバＩＣ２、３に印加される電圧の最大値は、正負フィールド共にＶｒ−Ｖｍになる。従って、当該走査側ドライバＩＣ２、３に必要な耐圧を、オフセット電圧Ｖｍ分だけ低くできる。また、正フィールドにおいて、ＥＬ素子１１１、１１２、……に印加される電圧は、オフセット電圧Ｖｍから駆動用の電圧Ｖｒとの間で変化するだけで、電圧変化が小さくなるから、表示状態とされるＥＬ素子に流れる電流のピーク値を小さくでき、そのＥＬ素子の寿命に対する信頼性が向上するようになる。
【００３５】
さて、上記した走査電圧供給回路５、６及びデータ電圧供給回路７は、具体的には図１に示すような一つの電圧供給回路８によって実現されている。この電圧供給回路８は、（Ｖｒ−Ｖｍ）の直流電圧を発生可能な回路構成を備えたもので、これにより前記スイッチング素子５ａ、６ａを省略した構成となっている。
【００３６】
図１において、バッテリ９から電源スイッチ１０を通じて給電される電源回路１１は、電圧安定化回路、スイッチングレギュレータ、出力トランス、出力用整流回路、出力平滑用コンデンサなどを含んで構成されたもので、２対設けられた出力端子間から直流電圧Ｖｍ（第１の電圧に相当）、Ｖｒ−Ｖｍ（第２の電圧に相当）を出力する構成となっている。尚、直流電圧Ｖｍを出力する出力端子対が本発明でいう第１電源部に相当し、直流電圧Ｖｒ−Ｖｍを出力する出力端子対が本発明でいう第２電源部に相当するものである。
【００３７】
上記各出力端子対から出力される直流電圧Ｖｍ、Ｖｒ−Ｖｍは、電圧供給回路８に供されるもので、例えばＶｍ＝４５Ｖ、Ｖｒ−Ｖｍ＝２１０Ｖ（つまり、Ｖｒ＝２５５Ｖ）に設定される。尚、直流電圧Ｖｍは接地電圧を基準とした電圧であるが、直流電圧Ｖｒ−Ｖｍはフローティング電圧である。
【００３８】
電圧供給回路８において、電源回路１１から直流電圧Ｖｒ−Ｖｍが供給される入力端子ＩＮ１、ＩＮ２は、それぞれ出力端子ＯＵＴ１、ＯＵＴ２にダイレクト接続されている（但し、入力端子ＩＮ２及び出力端子ＯＵＴ２側が負極性）。また、上記出力端子ＯＵＴ１及びＯＵＴ２は、それぞれ走査側ドライバＩＣ２、３の共通接続線Ｌ１及びＬ２に接続される。電源回路１１から直流電圧Ｖｍが供給される入力端子ＩＮ３、ＩＮ４は、それぞれ出力端子ＯＵＴ３、ＯＵＴ４にダイレクト接続されている（但し、入力端子ＩＮ４及び出力端子ＯＵＴ４側が負極性（接地電圧））。また、上記出力端子ＯＵＴ３及びＯＵＴ４は、それぞれデータ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４に接続される。
【００３９】
入力端子ＩＮ１（出力端子ＯＵＴ１）は、接地端子に対しＮチャネルＦＥＴ１２（第２スイッチング手段に相当）のドレイン・ソース間を介して接続され、入力端子ＩＮ４（出力端子ＯＵＴ４）は接地端子に直接的に接続される。入力端子ＩＮ３及びＩＮ２間（出力端子ＯＵＴ３及びＯＵＴ２間）は、ＰチャネルＦＥＴ１３（第１スイッチング手段に相当）のドレイン・ソース間を介して互いに接続される。つまり、ＰチャネルＦＥＴ１３は、直流電圧Ｖｍを発生する第１電源部における高電圧側端子と、直流電圧Ｖｒ−Ｖｍを発生する第２電源部における低電圧側端子との間に接続されるものである。これにより、ＰチャネルＦＥＴ１３がオンされたときに、上記第１電源部及び第２電源部が直列に接続された状態となるから、直流電圧Ｖｍに対して直流電圧Ｖｒ−Ｖｍを重畳させた電圧Ｖｒを確実に発生できるようになる。
【００４０】
ＮチャネルＦＥＴ１２のゲートは、制御端子Ｓ１に接続されるが、ＰチャネルＦＥＴ１３のゲートは、電圧分担回路１４内に設けられた分圧回路１５の出力点ａに接続される。この電圧分担回路１４は、入力端子ＩＮ３（出力端子ＯＵＴ３）と接地端子との間に、抵抗１５ａ、１５ｂの直列回路より成る分圧回路１５及びＮＰＮ型トランジスタ１６（スイッチング素子に相当）のコレクタ・エミッタ間を直列に接続した構成となっており、そのトランジスタ１６のベースは制御端子Ｓ２に接続されている。
【００４１】
従って、分圧回路１５は、トランジスタ１６のオン状態で、入力端子ＩＮ３を通じて与えられる直流電圧Ｖｍを分圧し、その出力点ａからの分圧電圧ＶｄをＰチャネルＦＥＴ１３のゲートに与えるようになっている。この場合、上記分圧電圧Ｖｄのレベルは、前記電源回路１１から与えられる直流電圧Ｖｍのレベルが正常範囲（本参考例の場合、４５Ｖ前後の所定範囲）にあるときにＰチャネルＦＥＴ１３がオンする状態に設定される。つまり、電源回路１１の出力が十分に立ち上がって当該電源回路１１から与えられる直流電圧Ｖｍのレベルが正常範囲になったときに、抵抗１５ａの分担電圧（Ｖｍ−Ｖｄ）の値が、ＰチャネルＦＥＴ１３のゲートしきい値電圧以上となるように設定される。
尚、制御端子Ｓ１とＮチャネルＦＥＴ１２のゲートとの間並びに制御端子Ｓ２とトランジスタ１６ベースとの間に、それぞれ従来構成のようなフィルタ回路を介在させても良い。
【００４２】
このような構成において、正フィールド時には、制御端子Ｓ１にローレベル （接地電圧レベル）の制御信号を与え、制御端子Ｓ２にハイレベル（制御用電圧のレベル）の制御信号を与えるものであり、これに応じて、ＮチャネルＦＥＴ１２がオフ状態に保持されると共に、分圧回路１５内のトランジスタ１６がオンされる。このとき、電源回路１１から与えられる直流電圧Ｖｍのレベルが正常範囲にあった場合には、上記トランジスタ１６のオンに応じて分圧回路１５の出力点ａから分圧電圧Ｖｄが出力されることに応じてＰチャネルＦＥＴ１３がオンされる。
【００４３】
このようにＰチャネルＦＥＴ１３がオンされると、走査側ドライバＩＣ２、３の共通接続線Ｌ２に対して、入力端子ＩＮ３及びＩＮ４間に与えられている直流電圧Ｖｍがオフセット電圧として出力され、また、走査側ドライバＩＣ２、３の共通接続線Ｌ１に対して、上記直流電圧Ｖｍに入力端子ＩＮ１及びＩＮ２間に与えられている直流電圧Ｖｒ−Ｖｍが重畳した電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）が出力される。さらに、データ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４に対して、上記直流電圧Ｖｍ及び接地電圧がそれぞれ出力される。従って、このように出力される電圧に基づいて、正フィールドでの正極性の駆動電圧を作成できる。具体的には、走査側ドライバＩＣ２、３からの走査電圧のレベルをＶｒ−Ｖｍとし、データ側ドライバＩＣ４からのデータ電圧のレベルを接地電圧とすることにより、走査電圧及びデータ電圧の合成電圧として正極性の電圧Ｖｒを得ることができる。
【００４４】
また、負フィールド時には、制御端子Ｓ１にハイレベルの制御信号を与え、制御端子Ｓ２にローレベルの制御信号を与えるものであり、これに応じて、ＮチャネルＦＥＴ１２がオンされると共に、ＰチャネルＦＥＴ１３がオフ状態に保持される。
【００４５】
このようにＮチャネルＦＥＴ１２がオンされると、走査側ドライバＩＣ２、３の共通接続線Ｌ２に対して、入力端子ＩＮ１及びＩＮ２間に与えられている直流電圧Ｖｒ−Ｖｍを極性反転させた直流電圧−Ｖｒ＋Ｖｍが出力され、また、走査側ドライバＩＣ２、３の共通接続線Ｌ１に対して接地電圧が出力される。このとき、データ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４に対しては、直流電圧Ｖｍ及び接地電圧がそれぞれ出力される。従って、このように出力される電圧に基づいて、負フィールドでの負極性の駆動電圧を作成できる。具体的には、走査側ドライバＩＣ２、３からの走査電圧のレベルを−Ｖｒ＋Ｖｍとし、データ側ドライバＩＣ４からのデータ電圧のレベルをＶｍとすることにより、走査電圧及びデータ電圧の合成電圧として負極性の電圧−Ｖｒを得ることができる。
【００４６】
上記した本参考例の構成によれば、ＰチャネルＦＥＴ１３をオンさせるために、論理レベルの制御信号によりオンされるトランジスタ１６及び分圧回路１５を備えた電圧分担回路１４を設ける構成となっているから、カップリングコンデンサを用いた従来構成のように、ＰチャネルＦＥＴ１３が不用意にオンしてしまうことがなくなる。また、上記分圧回路１５は、抵抗１５ａ、１５ｂを直列接続して構成され、電源回路１１が発生する直流電圧Ｖｍのレベルが正常範囲にある状態時にＰチャネルＦＥＴ１３をオンさせるレベルの分圧電圧Ｖｄを出力する構成となっている。このため、電源回路１１の電源投入時や遮断時、つまり、電圧供給回路８の電源投入時や遮断時において、上記直流電圧Ｖｍが不安定な状態となった期間にＰチャネルＦＥＴ１３が不用意にオンしてしまうことがなくなる。
【００４７】
この結果、ＰチャネルＦＥＴ１３の動作が安定して行われるようになるから、電圧供給回路８の電源投入時などにおいてＮチャネルＦＥＴ１２及びＰチャネルＦＥＴ１３が双方ともオンして貫通電流が流れる事態を招く恐れがなくなる。この結果、電圧供給回路８の動作信頼性が向上するようになる。また、電圧分担回路１４内のトランジスタ１６や抵抗１５ａ、１５ｂは、高耐圧チップ部品として安価に流通しており、従って、チップ部品を採用して省スペース化を図る場合において、高価なチップコンデンサが必要となる従来構成に比べてコストを低減することが可能になる。
【００４８】
また、本参考例によれば、駆動周波数が低い状態に設定された場合において電源遮断時に生ずる表示上の問題点（表示画面の下部が消えるという問題点）にも対処できる。即ち、図６に示す従来構成のものでは、ＰチャネルＦＥＴ８４をオンしているときに、カップリングコンデンサ８５に蓄えられた電荷を抵抗８７を通じて放電するようにしている。この場合、駆動周波数が高い場合には問題ないが、駆動周波数が低くなると、カップリングコンデンサ８５の容量が小さく且つ抵抗８７の抵抗値が小さい場合には、ＰチャネルＦＥＴ８４のゲート・ソース間電圧が低下して、当該ＦＥＴ８４がオフしてしまうことがあった。
【００４９】
このような現象は、特に電源遮断時には、ＰチャネルＦＥＴ８４の基準電圧 （第１の電源８１の出力電圧）が低下して上記ゲート・ソース間電圧を低下させるように働くため、より一層顕著に現れる。このため、正フィールドへ切換わったときには、カップリングコンデンサ８５が充電された正常な動作状態から、その充電電荷が抵抗８７を通じて放電され且つ電源遮断によりＰチャネルＦＥＴ８４の基準電圧が下がってしまうと、正フィールドの終わりの期間において当該ＦＥＴ８４がオフしてしまうため、表示画面の下部が消えるという問題点が発生する。しかも、従来構成では、この後に再び正フィールドになったときに、カップリングコンデンサ８５の作用により、電源電圧の低下中においてもＰチャネルＦＥＴ８４がオンし、その後に正フィールドの終わりの期間にオフするという動作を繰り返してしまうため、ユーザーに視覚的な違和感を与えてしまう。
【００５０】
これに対して、上記した本参考例では、上記のような問題点の発生原因となる放電経路がないため、駆動周波数が低くなった場合でも正常な表示動作を実行できる。特に、電源遮断時においては、ＰチャネルＦＥＴ１３は、ゲート・ソース間電圧がゲートしきい値電圧以下に一旦低下すれば、その電源遮断後に再オンすることがない。従って、電源遮断時にＥＬ表示パネル１の表示画面の下部が消える現象が発生したとしても、その現象は１フィールドの期間のみに限定されることになって従来構成のように繰り返し発生することがないから、ユーザーに対し視覚的な違和感を与えることなく表示動作を終了させることができる。
【００５１】
図５には本発明の一実施例が示されており、以下これについて前記参考例と異なる部分のみ説明する。
即ち、この実施例は、参考例における電圧分担回路１４に代えて、これとは回路構成が一部異なる電圧分担回路１７を設ける構成としたものである。この電圧分担回路１７は、入力端子ＩＮ３（出力端子ＯＵＴ３）と接地端子との間に、当該入力端子ＩＮ３に対し逆バイアス状態で配置された定電圧ダイオード１８ａ及び抵抗１８ｂの直列回路より成る分圧回路１８と、ＮＰＮ型トランジスタ１６のコレクタ・エミッタ間とを直列に接続した構成となっており、その出力点ｂ（定電圧ダイオード１８ａのアノード）をＰチャネルＦＥＴ１３のゲートに接続している。尚、図５では、定電圧ダイオード１８ａと並列に抵抗１９を接続しているが、この抵抗１９は必要に応じて設ければ良いものである。
【００５２】
この構成によれば、電圧分担回路１７が有する分圧回路１８は、その出力点ｂから所定レベル（入力端子ＩＮ３の電圧値からＰチャネルＦＥＴ１３のゲートしきい値電圧より大きい電圧値を差し引いたレベル）の分圧電圧を確実に発生できることになり、結果的にＰチャネルＦＥＴ１３のオンオフ制御を正確に行い得るようになる。
【００５３】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
スイッチング素子としてバイポーラ型のトランジスタ１６を用いたが、ＦＥＴなどの他の半導体スイッチング素子を用いても良い。単純ドットマトリックス型のＥＬ表示パネル１を駆動対象としたが、走査電極及びデータ電極を備えたセグメント側のＥＬ表示パネルを駆動対象としても良い。電圧供給回路８内においては、第２スイッチング手段であるＮチャネルＦＥＴ１２がオンされたときに、走査側ドライバＩＣ２、３の共通接続線Ｌ１に対し接地電圧を供給する構成としたが、負の直流電圧（例えば−Ｖｒ＋Ｖｍ）を供給する構成も可能である。この場合には、第２スイッチング手段としてＮチャネルＦＥＴを使用すると共に、このＮチャネルＦＥＴをオンさせるための分圧電圧を発生する電圧分担回路を設ける構成とすれば良い。また、第１スイッチング手段、第２スイッチング手段としては、上記実施例のようなＦＥＴに限らず、ＩＧＢＴやバイポーラトランジスタなどを使用することもできる。
【図面の簡単な説明】
【図１】 本発明の一参考例を示す要部の電気的構成図
【図２】全体の電気的構成図
【図３】ＥＬ素子の基本的な断面構造を示す模式図
【図４】作用説明用のタイミングチャート
【図５】 本発明の一実施例を示す図１相当図
【図６】従来構成を示す図１相当図
【符号の説明】
１はＥＬ表示パネル、２、３は走査側ドライバＩＣ（走査電極駆動回路）、４はデータ側ドライバＩＣ４（データ電極駆動回路）、５、６は走査電圧供給回路、７はデータ電圧供給回路、８は電圧供給回路、１０は電源スイッチ、１１は電源回路（第１電源部、第２電源部）、１２はＮチャネルＦＥＴ（第２スイッチング手段）、１３はＰチャネルＦＥＴ（第１スイッチング手段）、１４は電圧分担回路、１５は分圧回路、１５ａ、１５ｂは抵抗、１６はトランジスタ（スイッチング素子）、１７は電圧分担回路、１８は分圧回路、１８ａは定電圧ダイオード、１８ｂは抵抗、１００、１１１、１１２、……、１２１、１２２、……はＥＬ素子、２０１、２０２、……は奇数走査電極、３０１、３０２、……は偶数走査電極、４０１、４０２、……はデータ電極を示す。
Claims (1)
- 複数の走査電極と複数のデータ電極とが交差した各位置にＥＬ素子が形成されたＥＬ表示パネルと、
正負のフィールド毎に前記走査電極に対し異なる極性の走査電圧を印加するための走査電極駆動回路と、
前記データ電極に対しデータ電圧を印加するためのデータ電極駆動回路と、
前記走査電極駆動回路及びデータ電極駆動回路に対し前記走査電圧及びデータ電圧を供給する電圧供給回路とを備え、
前記正負のフィールド毎に前記走査電圧及びデータ電圧の合成電圧を前記ＥＬ表示パネルに対し線順次走査方式で印加して前記ＥＬ素子を発光させるようにしたＥＬ表示装置において、
前記電圧供給回路は、
所定レベルの第１の電圧を発生するように設けられ、当該第１の電圧及び接地電圧を前記データ電極駆動回路に与える第１電源部と、
前記ＥＬ素子を発光させるときに印加する前記合成電圧より前記第１の電圧だけ低いレベルの第２の電圧を発生する第２電源部と、
オン状態で前記第１の電圧に前記第２の電圧を重畳させた電圧を前記走査電極駆動回路に与える第１スイッチング手段と、
前記正のフィールドにおいて制御信号によりオンされるスイッチング素子及び当該スイッチング素子がオンされた状態で前記第１電源部が発生する前記第１の電圧を分圧する分圧回路を有し、その分圧電圧により前記第１スイッチング手段をオンさせる電圧分担回路と、
前記負のフィールドにおいて制御信号によりオンされるように設けられ、そのオン状態で前記第２の電圧の極性を反転させた電圧を前記走査電極駆動回路に与える第２スイッチング手段とを備え、
前記第１スイッチング手段は、前記第１電源部における高電圧側端子と前記第２電源部における低電圧側端子との間に接続され、
前記電圧分担回路が有する分圧回路は、前記第１電源部の出力電圧に対し逆バイアス状態で配置されるとともに前記第１スイッチング手段のソースまたはエミッタとゲートまたはベースとの間に接続された定電圧ダイオードと抵抗とを直列接続して構成され、
前記電圧分担回路が有するスイッチング素子は、前記分圧回路の抵抗と前記接地電圧との間に接続されていることを特徴とするＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25736099A JP4406969B2 (ja) | 1999-09-10 | 1999-09-10 | Ｅｌ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25736099A JP4406969B2 (ja) | 1999-09-10 | 1999-09-10 | Ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001083932A JP2001083932A (ja) | 2001-03-30 |
| JP4406969B2 true JP4406969B2 (ja) | 2010-02-03 |
Family
ID=17305312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25736099A Expired - Fee Related JP4406969B2 (ja) | 1999-09-10 | 1999-09-10 | Ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4406969B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486906B1 (ko) * | 2001-09-19 | 2005-05-03 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| KR100577993B1 (ko) * | 2001-08-20 | 2006-05-11 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 |
| KR20030024994A (ko) * | 2001-09-19 | 2003-03-28 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시소자의 구동장치 및 방법 |
| JP4529519B2 (ja) * | 2004-03-31 | 2010-08-25 | 株式会社デンソー | 表示パネル用駆動装置 |
| KR100590064B1 (ko) | 2004-07-21 | 2006-06-14 | 삼성에스디아이 주식회사 | 발광표시 장치 및 그 구동 방법 |
-
1999
- 1999-09-10 JP JP25736099A patent/JP4406969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001083932A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8125479B2 (en) | Self light emitting type display device | |
| US6965362B1 (en) | Apparatus and method for driving light emitting panel | |
| JP3613253B2 (ja) | 電流制御素子の駆動回路及び画像表示装置 | |
| EP0782373A1 (en) | Method and apparatus for driving capacitive light emitting device | |
| US7193590B2 (en) | Apparatus and method for driving display panel | |
| JP2003263129A (ja) | 表示装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| JP2664219B2 (ja) | 駆動回路 | |
| JP7101463B2 (ja) | 発光素子駆動装置、半導体装置、発光装置及び液晶表示装置 | |
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| CN113948032B (zh) | 像素电路及其驱动方法 | |
| JP3039378B2 (ja) | Ｅｌ表示装置 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| US20030043130A1 (en) | Driving circuit for a light-emitting element | |
| JP3598650B2 (ja) | Ｅｌ表示装置 | |
| KR100672945B1 (ko) | 패시브 매트릭스 유기 ｅｌ 디스플레이장치의 절전기능을갖는 ｏｌｅｄ 소자용 구동회로 | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JP2571766B2 (ja) | マトリクス表示パネル | |
| US7119763B2 (en) | Light emitting circuit for organic electroluminescence element and display device | |
| JP2804259B2 (ja) | 容量性負荷の駆動装置 | |
| JP4984021B2 (ja) | 表示装置用駆動回路 | |
| KR20080068428A (ko) | 유기전계발광 표시 장치 | |
| JPH05333815A (ja) | 表示装置の駆動方法 | |
| KR100659713B1 (ko) | 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |