KR100659713B1 - 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법 - Google Patents

플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법 Download PDF

Info

Publication number
KR100659713B1
KR100659713B1 KR1020050111695A KR20050111695A KR100659713B1 KR 100659713 B1 KR100659713 B1 KR 100659713B1 KR 1020050111695 A KR1020050111695 A KR 1020050111695A KR 20050111695 A KR20050111695 A KR 20050111695A KR 100659713 B1 KR100659713 B1 KR 100659713B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
capacitor
diode
gate
Prior art date
Application number
KR1020050111695A
Other languages
English (en)
Inventor
김석기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050111695A priority Critical patent/KR100659713B1/ko
Application granted granted Critical
Publication of KR100659713B1 publication Critical patent/KR100659713B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Abstract

게이트 구동 회로에서, 커패시터가 푸시풀 회로의 출력단과 트랜지스터의 게이트 사이에 연결되어 있다. 상기 커패시터의 일단과 상기 트랜지스터의 일단 사이에 제1 제너 다이오드가 연결되어 있다. 그리고 제2 제너 다이오드가 상기 커패시터의 일단과 상기 제1 제너 다이오드 사이 또는 상기 제1 제너 다이오드와 상기 트랜지스터의 일단 사이에, 상기 제1 제너 다이오드와 반대 방향으로 연결되어 있다.
PDP, 트랜지스터, 게이트, 제너 다이오드, 커패시터

Description

플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법{PLASMA DISPLAY AND DEVICE AND METHOD FOR DRIVING GATE}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 2는 본 발명의 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.
도 4는 도 3의 유지 방전 회로의 신호 타이밍도이다.
도 5는 도 3의 유지 방전 회로에 형성되는 기생 인덕턴스를 나타내는 도면이다.
도 6은 일반적인 게이트 구동 회로를 나타내는 도면이다.
도 7은 도 3의 유지 방전 회로에서 공진 경로를 모델링한 도면이다.
도 8은 도 3의 유지 방전 회로에서 기생 인덕턴스로 인한 전압 변화를 나타내는 도면이다.
도 9는 트랜지스터의 오동작 시에 발생하는 전류 경로를 나타내는 도면이다.
도 10은 본 발명의 실시예에 따른 게이트 구동 회로를 나타내는 도면이다.
본 발명은 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법에 관한 것으로, 특히 플라즈마 표시 장치의 에너지 회수 회로의 게이트 구동 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간 동안 발광 셀과 비발광 셀이 구분되고, 유지 기간 동안 실제로 영상을 표시하기 위해 발광 셀에 대하여 유지 방전이 수행된다.
플라즈마 표시 장치는 유지 기간 동안 전극에 유지 방전 펄스를 인가하기 위해 에너지 회수 회로를 사용한다. 이러한 에너지 회수 회로는 전극에 연결된 인덕터와 에너지 회수용 커패시터 사이에 연결된 트랜지스터를 턴온시켜 전극과 인덕터 사이의 공진을 형성한다. 이때, 트랜지스터의 발열을 방지하기 위해 사용되는 큰 방열판(heatsink) 등으로 인해 트랜지스터와 커패시터를 연결하는 패턴이 길게 형성된다. 그러면 패턴에 형성되는 기생 인덕턴스 성분의 크기가 증가하여, 트랜지스터의 게이트를 구동하는 게이트 구동 회로가 오동작을 할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 표시 장치의 에너지 회수 회로에서 오동작을 방지할 수 있는 게이트 구동 회로를 제공하는 것이다.
이러한 과제를 해결하기 위해, 본 발명은 게이트 구동 회로에 제너 다이오드를 추가한다.
본 발명의 한 실시예에 따르면, 방전 셀을 형성하는 전극, 상기 전극의 전압을 변경시키는 제1 트랜지스터, 증폭기, 제1 커패시터, 다이오드 및 제1 제너 다이오드를 포함하는 플라즈마 표시 장치가 제공된다. 상기 증폭기는 제어 신호에 응답하여 출력단으로 하이 레벨 전압 또는 로우 레벨 전압을 출력한다. 상기 제1 커패시터는 상기 증폭기의 출력단과 상기 제1 트랜지스터의 게이트 사이에 연결되어 있으며, 상기 제1 커패시터의 제1단이 상기 증폭기의 출력단에 연결되어 있다. 상기 다이오드는 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터의 제1단 사이에 연결되어 있으며, 상기 제1 제너 다이오드는 상기 다이오드와 반대 방향으로 상기 다이오드에 직렬로 연결되어 있다.
이때, 상기 다이오드는 제2 제너 다이오드를 포함할 수 있다.
그리고 상기 제1 트랜지스터의 제1단의 전압이 상기 제1 커패시터의 제2단의 전압보다 높은 경우에, 상기 다이오드는 순방향으로 연결되고 상기 제1 제너 다이오드는 역방향으로 연결될 수 있다.
또한, 상기 증폭기는 푸시풀 회로일 수 있다.
본 발명의 다른 실시예에 따르면, 트랜지스터의 게이트에 연결되어 있는 구동 장치가 제공되며, 상기 구동 장치는 커패시터, 제1 및 제2 제너 다이오드를 포함한다. 상기 커패시터는 하이 레벨 전압 또는 로우 레벨 전압을 가지는 출력단과 상기 트랜지스터의 게이트 사이에 연결되어 있으며, 상기 제1 제너 다이오드는 상 기 커패시터와 상기 트랜지스터의 일단 사이에 연결되어 있다. 그리고 상기 제2 제너 다이오드는 상기 커패시터의 일단과 상기 제1 제너 다이오드 사이 또는 상기 제1 제너 다이오드와 상기 트랜지스터의 일단 사이에 상기 제1 제너 다이오드와 반대 방향으로 연결되어 있다.
본 발명의 또 다른 실시예에 따르면, 트랜지스터의 게이트를 구동하는 방법이 제공된다. 상기 구동 방법에 의하면, 상기 트랜지스터의 게이트에 제1단이 연결되어 있는 커패시터의 제2단에 로우 레벨 전압을 인가하여 상기 트랜지스터를 턴오프하고, 상기 트랜지스터의 일단과 상기 커패시터의 제2단 사이에 연결되어 있는 제너 다이오드를 통하여 상기 트랜지스터의 일단 전압과 상기 제너 다이오드의 항복 전압의 차에 해당하는 전압으로 상기 커패시터를 충전한다. 그리고 상기 커패시터의 제2단에 하이 레벨 전압을 인가하여 상기 트랜지스터를 턴온한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 " 포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이며, 도 2는 본 발명의 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀(110)을 형성한다.
제어부(200)는 외부로부터 영상 신호를 수신하여 구동 제어 신호를 출력하며, 한 프레임을 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 그리고 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다. A 전극, X 전극 및 Y 전극 구동부(300, 400, 500)는 제어부(200)로부터의 구동 제어 신호에 따 라 각각 A 전극(A1-Am), X 전극(X1-Xn) 및 Y 전극(Y1-Yn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 A 전극, X 전극 및 Y 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 발광 셀과 비발광 셀을 구분한다. 각 서브필드의 유지 기간 동안, 도 2에 도시한 바와 같이 X 전극 구동부(400)는 복수의 X 전극(X1-Xn)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 Y 전극 구동부(500)는 복수의 Y 전극(Y1-Yn)에 유지 방전 펄스를 X 전극(X1-Xn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.
도 2와는 달리, 복수의 X 전극(X1-Xn)에 0V 전압을 인가한 상태에서 Y 전극 구동부(500)가 복수의 Y 전극(Y1-Yn)에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스를 인가할 수도 있다. 이 경우에는 X 전극 구동부(400)를 제거할 수도 있다.
다음, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3 및 도 4를 참조하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 유지 방전 회로(510)의 개략적인 회로도이다. 도 3에서는 설명의 편의상 복수의 Y 전극(Y1-Yn)에 연결되어 있는 유지 방전 회로(510)만을 도시하였으며, 이러한 유지 방전 회로(510)는 도 1의 Y 전극 구동부 (500)에 형성될 수 있다. 그리고 X 전극 구동부(400)에도 도 3의 유지 방전 회로(510)와 동일한 구조를 가진 유지 방전 회로가 형성될 수 있다.
이러한 유지 방전 회로(510)는 복수의 Y 전극(Y1-Yn)에 공통으로 연결될 수도 있으며, 또는 복수의 Y 전극(Y1-Yn) 중 일부 Y 전극에만 연결될 수도 있다. 그리고 유지 방전 회로(510)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전극(Y)만을 도시하였으며, X 전극(X)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 유지 방전 회로(510)는 인덕터(L), 트랜지스터(Ys, Yg, Yr, Yf) 및 다이오드(Dr, Df)를 포함하며, 트랜지스터(Ys, Yg)에는 이미터에서 컬렉터 방향으로 바디 다이오드가 형성될 수 있다. 도 3에서는 트랜지스터(Ys, Yg, Yr, Yf)를 각각 컬렉터와 이미터를 2단자로 가지고 게이트를 제어 단자로 가지는 절연 게이트 바이폴라 트랜지스터(insulated gate bipolar transistor, IGBT)로 도시하였으며, 드레인과 소스를 2단자로 가지고 게이트를 제어 단자로 가지는 전계 효과 트랜지스터 등의 다른 트랜지스터가 사용될 수도 있다. 그리고 도 3에서는 트랜지스터(Ys, Yg, Yr, Yf)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(Ys, Yg, Yr, Yf)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수도 있다.
구체적으로, 트랜지스터(Ys)의 컬렉터는 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되고 트랜지스터(Ys)의 이미터는 Y 전극에 연결되어 있다. 트랜지스터(Yg)의 이미터는 로우 레벨 전압(0V)을 공급하는 전원(즉, 접지단)에 연결되고 트랜지스터(Yg)의 컬렉터는 Y 전극에 연결되어 있다. 인덕터(L)의 제1단은 Y 전극에 연결되어 있으며, 인덕터(L)의 제2단에 다이오드(Dr)의 캐소드와 다이오드(Df)의 애노드가 연결되어 있다. 트랜지스터(Yr)의 이미터가 다이오드(Dr)의 애노드에 연결되고 트랜지스터(Yf)의 컬렉터가 다이오드(Df)의 캐소드에 연결되어 있다. 그리고 트랜지스터(Yr)의 컬렉터와 트랜지스터(Yf)의 이미터가 에너지 회수용 전원인 커패시터(Cerc)에 연결되어 있다. 이때, 커패시터(Cerc)는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V) 사이의 전압(VERC)을 공급하며, 특히 두 전압(Vs, 0V)의 중간 전압(Vs/2)을 공급한다. 그리고 다이오드(Dr)는 Y 전극의 전압을 증가시키기 위한 전류 경로를 설정하며, 다이오드(Df)는 Y 전극의 전압을 감소시키기 위한 전류 경로를 설정한다.
다음, 도 3의 유지 방전 회로(510)의 동작에 대해서 도 4를 참조하여 설명한다. 도 4는 도 3의 유지 방전 회로(510)의 신호 타이밍도이다. 도 4의 모드 1(M1) 직전(M4)에 스위치(Yg)가 턴온되어 Y 전극에 0V 전압이 인가되어 있는 것으로 가정한다.
도 4를 보면, 모드 1(M1)에서는 트랜지스터(Yr)가 턴온되고 트랜지스터(Yg)가 턴오프된다. 그러면 커패시터(Cerc), 트랜지스터(Yr), 다이오드(Dr), 인덕터(L) 및 패널 커패시터(Cp)의 경로로 공진이 발생하여 Y 전극의 전압이 증가한다. 이어서, 모드 2(M2)에서 트랜지스터(Ys)가 턴온되고 트랜지스터(Yr)가 턴오프되어 Y 전극에 Vs 전압이 인가된다.
다음, 모드 3(M3)에서 트랜지스터(Yf)가 턴온되고 트랜지스터(Ys)가 턴오프된다. 그러면 패널 커패시터(Cp), 인덕터(L), 다이오드(Df), 트랜지스터(Yf) 및 커패시터(Cerc)의 경로로 공진이 발생하여 Y 전극의 전압이 감소한다. 이어서, 모드 4(M4)에서 트랜지스터(Yg)가 턴온되고 트랜지스터(Yf)가 턴오프되어 Y 전극에 0V 전압이 인가된다.
유지 방전 회로(510)는 유지 기간 동안 모드 1 내지 4(M1-M4)의 동작을 해당 서브필드의 가중치에 대응하는 횟수만큼 반복함으로써 Y 전극에 0V 전압과 Vs 전압을 교대로 가지는 유지 방전 펄스를 인가할 수 있다.
이때, 유지 방전 회로(510)에서 커패시터(Cerc)와 트랜지스터(Yr, Yf) 사이에 기생 인덕턴스가 존재하는 경우에 유지 방전 회로(510)가 오동작할 수 있다. 먼저, 기생 인덕턴스로 인해 유지 방전 회로(510)가 오동작하는 이유에 대해서 도 5 내지 도 9를 참조하여 설명한다.
도 5는 유지 방전 회로에 형성되는 기생 인덕턴스를 나타내는 도면이며, 도 6은 일반적인 게이트 구동 회로의 회로도이다.
유지 방전 회로(510)에서 공진 경로를 형성하는 트랜지스터(Yr, Yf) 등에 형성되는 방열판(heatsink) 등으로 인해 커패시터(Cerc)와 트랜지스터(Yr, Yf)를 연결하는 도전성 패턴의 길이가 길어질 수 있다. 그러면 도 5와 같이 길어진 도전성 패턴으로 인해 트랜지스터(Yr, Yf)와 커패시터(Cerc) 사이에 기생 인덕턴스(Lp)가 형성될 수 있다. 그리고 트랜지스터(Yr, Yf)에는 게이트 구동 회로(511, 512)가 각각 연결되어 있다. 이때, Y 전극의 전압을 하강시키는 트랜지스터(Yf)와 이에 연결 된 게이트 구동 회로(512)를 도시하면 도 6과 같다.
도 6을 보면, 게이트 구동 회로(512)는 푸시풀 회로(512a), 커패시터(Cb), 저항(R1, R2, R3) 및 다이오드(Dz)를 포함하며, 푸시풀 회로(512a)는 npn형 트랜지스터(Q1)와 pnp형 트랜지스터(Q2)로 이루어진다. 두 트랜지스터(Q1, Q2)는 각각 컬렉터와 이미터를 2단자로 가지고 베이스를 제어 단자로 가지며, 커패시터(Cb)는 바이패스(bypass) 커패시터로 동작한다.
푸시풀 회로(512a)에서, 두 트랜지스터(Q1, Q2)의 베이스에 제어 신호(IN)가 입력된다. npn형 트랜지스터(Q1)의 컬렉터에 하이 레벨 전원(예를 들어 Vcc)이 연결되고, pnp형 트랜지스터(Q2)의 컬렉터에 로우 레벨 전원(예를 들어 0V)이 연결되어 있다. 두 트랜지스터(Q1, Q2)의 이미터는 푸시풀 회로(512a)의 출력단을 형성하며, 커패시터(Cb) 및 저항(R1)을 통하여 트랜지스터(Yf)의 게이트에 연결되어 있다. 즉, 커패시터(Cb)의 제1단이 두 트랜지스터(Q1, Q2)의 이미터에 연결되고, 저항(R1)이 커패시터(Cb)의 제2단과 트랜지스터(Yf)의 게이트에 연결되어 있다. 그리고 저항(R2)과 다이오드(Dz)는 커패시터(Cb)의 제2단과 트랜지스터(Yf)의 이미터 사이에 병렬로 연결되어 있으며, 저항(R3)은 커패시터(Cb)의 제2단과 로우 레벨 전원(0V) 사이에 연결되어 있다. 이때, 트랜지스터(Yf)가 전계 효과 트랜지스터인 경우에 저항(R2)과 다이오드(Dz)는 커패시터(Cb)의 제2단과 트랜지스터(Yf)의 소스 사이에 병렬로 연결된다.
게이트 구동 회로(512)에서, 제어 신호(IN)가 로우 레벨 전압을 가지면, 트랜지스터(Q2)가 턴온되어 커패시터(Cb)의 제1단 전압이 0V 전압으로 된다. 그러면 트랜지스터(Yf)의 이미터, 다이오드(Dz) 및 커패시터(Cb)의 경로를 통하여 커패시터(Cb)에 트랜지스터(Yf)의 이미터 전압(VE)이 충전된다. 그리고 커패시터(Cb)의 제2단 전압, 즉 트랜지스터(Yf)의 게이트 전압이 VE 전압으로 되므로, 트랜지스터(Yf)의 게이트-이미터 전압(VGE)이 0V가 되어 트랜지스터(Yf)는 턴오프된다.
다음, 제어 신호(IN)가 하이 레벨 전압을 가지면 트랜지스터(Q1)가 턴온되어 커패시터(Cb)의 제1단 전압이 Vcc 전압으로 된다. 그러면 커패시터(Cb)의 제2단 전압이 Vcc 전압만큼 부스팅되어 Vcc 전압과 VE 전압의 합(Vcc+VE)으로 된다. 따라서, 트랜지스터(Yf)의 게이트-이미터 전압(VGE)이 Vcc 전압으로 되어 트랜지스터(Yf)가 턴온된다. 이러한 Vcc 전압으로 예를 들어 15V 전압이 사용될 수 있다.
이때, 커패시터(Cb)의 리플 등으로 인해 트랜지스터(Yf)의 게이트 전압이 일정 전압 이상으로 높아지는 것을 방지하기 위해, 다이오드(Dz)를 도 5에 도시한 바와 같이 제너 다이오드(Dz)로 형성할 수 있다. 즉, 제너 다이오드(Dz)로 트랜지스터(Yf)의 게이트-이미터 전압(VGE)을 제너 다이오드(Dz)의 항복 전압(Vz) 이하로 클램핑할 수 있다. 그리고 저항(R1, R2, R3)은 커패시터(Cb)의 충전 또는 방전 경로를 형성하기 위한 것으로, 경우에 따라 제거될 수도 있다.
다음, 도 7 및 도 8을 참조하여 기생 인덕턴스(Lp)에 의한 게이트 구동 회로의 오동작에 대해서 설명한다. 도 7은 공진 경로를 모델링한 도면이며, 도 8은 기생 인덕턴스로 인한 전압 변화를 나타내는 도면이며, 도 9는 트랜지스터(Yf)의 오 동작 시에 발생하는 전류 경로를 나타내는 도면이다.
도 7에 도시한 바와 같이, Y 전극의 전압이 상승하는 기간(이하, "상승 기간"이라 함)(도 4의 M1)에서는 커패시터(Cerc), 기생 인덕턴스(Lp), 트랜지스터(Yr), 인덕터(L) 및 패널 커패시터(Cp)로 공진 경로가 형성된다. 이때, 기생 인덕턴스(Lp)와 트랜지스터(Yf)의 접점 전압이 트랜지스터(Yf)의 이미터 전압(VE)으로 된다.
그리고 Y 전극 전압의 상승 기간(도 8의 M1)에서는 기생 인덕턴스(Lp)도 인덕터(L)와 패널 커패시터(Cp) 사이의 공진에 관여하므로, 기생 인덕턴스(Lp)의 양단에 걸리는 전압(ΔVE)은 수학식 1과 같이 된다. 즉, 도 8 에 도시한 바와 같이, 상승 기간 초기(M11)에 이미터 전압(VE)은 음의 전압에서 증가하여 Y 전극의 전압(VY)이 VERC 전압까지 증가하면 0V 전압으로 되고, 상승 기간 후기(M12)에 이미터 전압(VE)은 0V 전압에서 양의 전압으로 증가한다.
Figure 112005067144719-pat00001
이때, 상승 기간 후기(M12)에 이미터 전압(VE)이 VERC 전압보다 높은 전압으로 증가하면, 도 6에 도시한 바와 같이 다이오드(Dz)를 통하여 커패시터(Cb)가 VERC 전압보다 높은 전압으로 충전된다. 즉, 커패시터(Cb)는 이미터 전압(VE)의 최대 전 압(도 8의 ΔVE,MAX)까지 충전될 수 있다.
다음, 모드 2(M2)에서는 트랜지스터(Yr)이 턴오프되어서 커패시터(Cerc)를 통해서 흐르는 전류가 없으므로, 기생 인덕턴스(Lp)에서의 전압 강하가 없어져서 트랜지스터(Yr)의 이미터 전압(VE)과 커패시터(CERC)의 전압(VERC)이 동일해진다. 그러나 ΔVE,MAX 전압만큼 추가적으로 충전된 커패시터(Cb)의 전압은 저항(R2)를 통하여 서서히 감소한다. 따라서 트랜지스터(Yf)의 게이트-이미터 전압(VGE)은 ΔVE,MAX 전압까지 증가할 수 있다. 예를 들어 커패시터(CERC)의 전압(VERC)이 Vs/2 전압이 경우에 ΔVE,MAX 전압은 수학식 2와 같이 된다.
Figure 112005067144719-pat00002
이때, Vs 전압은 200V 내외의 전압이 많이 사용되므로, 기생 인덕턴스(LP)의 크기가 인덕터(L)의 (1/10) 이하가 되더라도 ΔVE,MAX 전압은 수V 정도의 전압이 된다. 따라서 ΔVE,MAX 전압이 트랜지스터(Yf)의 문턱 전압과 비슷해져서 모드 2(M2)에서 트랜지스터(Yf)가 살짝 턴온될 수 있다. 그러면 모드 2(M2)에서 도 9에 도시한 바와 같이 전원(Vs), 트랜지스터(Ys), 인덕터(L), 다이오드(Df), 트랜지스터(Yf) 및 커패시터(CERC)의 경로로 전류(I_leak)가 흐를 수 있다. 즉, 모드 2(M2)에서 트랜지스터(Yf)를 통하여 흐르는 누설 전류(I_leak)로 인해서 트랜지스터(Yf)의 동작 온도가 높아진다. 트랜지스터(Yf)의 동작 온도가 높아지면 트랜지스터(Yf)의 문턱 전압이 낮아지므로, 트랜지스터(Yf)를 통해 흐르는 누설 전류(I_leak)의 양이 점점 증가한다. 그러면 트랜지스터(Yf)에 열 폭주 현상이 발생하여 트랜지스터(Yf)가 파괴될 수 있다.
다음, 이러한 트랜지스터(Yf)의 오동작을 방지할 수 있는 실시예에 대해서 도 10을 참조하여 상세하게 설명한다. 도 10은 본 발명의 실시예에 따른 게이트 구동 회로(512')를 나타내는 도면이다.
도 10을 보면, 본 발명의 실시예에 따른 게이트 구동 회로(512')는 도 6의 게이트 구동 회로(512)에 비해 제너 다이오드(ZD)를 더 포함한다. 구체적으로, 제너 다이오드(ZD)의 애노드가 커패시터(Cb)의 제2단에 연결되고, 제너 다이오드(ZD)의 캐소드가 다이오드(Dz)의 캐소드에 연결되어 있다. 즉, 제너 다이오드(ZD)와 다이오드(Dz)는 커패시터(Cb)의 제2단과 트랜지스터(Yf)의 이미터 사이에 직렬로 연결되어 있다. 그리고 트랜지스터(Yf)의 이미터 전압이 커패시터(Cb)의 제2단 전압보다 높을 때, 다이오드(Dz)는 순방향으로 연결되고 제너 다이오드(ZD)는 역방향으로 연결된다. 이때, 제너 다이오드(ZD)와 다이오드(Dz)의 위치는 바뀔 수도 있다. 즉, 제너 다이오드(ZD)의 애노드가 다이오드(Dz)의 애노드에 연결되고, 제너 다이오드(ZD)의 캐소드가 트랜지스터(Yf)의 이미터에 연결될 수도 있다.
그러면, 도 8의 M12에서 트랜지스터(Yf)의 이미터 전압(VE)이 VERC 전압보다 높아지는 경우에, 이미터 전압(VE)은 다이오드(Dz) 및 제너 다이오드(ZD)를 통하여 커패시터(Cb)에 충전된다. 따라서 이미터 전압(VE)에서 제너 다이오드(ZD)의 항복 전압만큼 감소된 전압이 커패시터(Cb)에 충전된다. 그 결과, 도 8의 M2에서 트랜지스터(Yf)의 게이트-이미터 전압(VGE)이 도 8보다 낮아져서 트랜지스터(Yf)가 턴오프되지 않으므로, 트랜지스터(Yf)의 오동작을 방지할 수 있다.
즉, 본 발명의 실시예에 따르면, 제어 신호가 로우 레벨이면 커패시터(Cb)의 제1단에 로우 레벨 전압이 인가되어 트랜지스터(Yf)가 턴오프된다. 이때, 트랜지스터(Yf)의 이미터 전압이 다이오드(Dz) 및 제너 다이오드(ZD)를 통하여 제너 다이오드(ZD)의 항복 전압만큼 감소되어 커패시터(Cb)의 제2단에 인가된다. 따라서 트랜지스터(Yf)의 이미터 전압이 원하는 전압 이상으로 증가하여도 트랜지스터(Yf)가 오동작하지 않을 수 있다. 다음, 제어 신호가 하이 레벨로 되면, 커패시터(Cb)의 제1단 전압이 하이 레벨 전압으로 되므로, 하이 레벨 전압만큼 부스트된 커패시터(Cb)의 제2단 전압이 트랜지스터(Yf)의 게이트에 인가되어 트랜지스터(Yf)가 턴온된다.
이상, 본 발명의 실시예에서는 게이트 구동 회로(512')가 트랜지스터(Yf)의 게이트에 연결되는 경우에 대해서 설명하였지만, 본 발명의 실시예에 따른 게이트 구동 회로(512')는 다른 트랜지스터의 게이트에 연결될 수도 있으며, 또한 플라즈마 표시 장치 이외에 다른 장치에 사용되는 트랜지스터의 게이트에 연결될 수도 있다. 그리고 본 발명의 실시예에서는 트랜지스터의 게이트에 전압을 인가하기 위해 푸시풀 회로를 사용하였지만, 푸시풀 회로와 유사한 기능을 하는 다른 증폭기를 사 용할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명의 실시예에 의하면, 유지 방전 회로에서 전극의 전압을 감소시키는 트랜지스터의 오동작을 방지할 수 있다.

Claims (14)

  1. 방전 셀을 형성하는 전극,
    상기 전극의 전압을 변경시키는 제1 트랜지스터,
    제어 신호에 응답하여 출력단으로 하이 레벨 전압 또는 로우 레벨 전압을 출력하는 증폭기,
    상기 증폭기의 출력단과 상기 제1 트랜지스터의 게이트 사이에 연결되어 있으며, 제1단이 상기 증폭기의 출력단에 연결되어 있는 제1 커패시터,
    상기 제1 커패시터의 제2단과 상기 제1 트랜지스터의 제1단 사이에 연결되어 있는 다이오드, 그리고
    상기 다이오드와 반대 방향으로 상기 다이오드에 직렬로 연결되어 있는 제1 제너 다이오드
    를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 다이오드는 제2 제너 다이오드를 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제1 트랜지스터의 제1단의 전압이 상기 제1 커패시터의 제2단의 전압보다 높은 경우에, 상기 다이오드는 순방향으로 연결되고 상기 제1 제너 다이오드는 역방향으로 연결되는 플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 제1 커패시터의 제2단과 상기 제1 트랜지스터의 게이트 사이에 연결되어 있는 제1 저항,
    상기 제1 커패시터의 제2단과 상기 제1 트랜지스터의 제1단 사이에 연결되어 있는 제2 저항, 그리고
    상기 제1 커패시터의 제1단과 상기 로우 레벨 전압을 공급하는 전원 사이에 연결되어 있는 제3 저항
    을 더 포함하는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 증폭기는,
    상기 하이 레벨 전압을 공급하는 제1 전원에 연결되어 있는 컬렉터, 상기 출력단에 연결되어 있는 이미터 및 상기 제어 신호가 인가되는 베이스를 가지는 npn형 트랜지스터,
    상기 로우 레벨 전압을 공급하는 제2 전원에 연결되어 있는 컬렉터, 상기 출력단에 연결되어 있는 이미터 및 상기 제어 신호가 인가되는 베이스를 가지는 pnp형 트랜지스터
    를 포함하는 플라즈마 표시 장치.
  6. 제1항에 있어서,
    상기 제1 트랜지스터는 절연 게이트 바이폴라 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1단은 이미터인 플라즈마 표시 장치.
  7. 제1항에 있어서,
    상기 제1 트랜지스터는 전계 효과 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1단은 소스인 플라즈마 표시 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 트랜지스터의 제1단에 연결되어 있는 제2 커패시터,
    상기 전극과 상기 제1 트랜지스터의 제2단 사이에 연결되어 있는 인덕터, 그리고
    상기 인덕터와 상기 제2 커패시터 사이에 연결되어 있는 제2 트랜지스터
    를 더 포함하며,
    상기 제1 트랜지스터는 턴온 시에 상기 전극의 전압을 감소시키는 경로를 형성하며, 상기 제2 트랜지스터는 턴온 시에 상기 전극의 전압을 증가시키는 경로를 형성하는 플라즈마 표시 장치.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 증폭기는 푸시풀 회로인 플라즈마 표시 장치.
  10. 트랜지스터의 게이트에 연결되어 있는 구동 장치에 있어서,
    하이 레벨 전압 또는 로우 레벨 전압을 가지는 출력단과 상기 트랜지스터의 게이트 사이에 연결되어 있는 커패시터,
    상기 커패시터와 상기 트랜지스터의 일단 사이에 연결되어 있는 제1 제너 다이오드, 그리고
    상기 커패시터의 일단과 상기 제1 제너 다이오드 사이 또는 상기 제1 제너 다이오드와 상기 트랜지스터의 일단 사이에 상기 제1 제너 다이오드와 반대 방향으로 연결되어 있는 제2 제너 다이오드
    를 포함하는 구동 장치.
  11. 제10항에 있어서,
    하이 레벨 전원과 상기 출력단 사이에 연결되어 있으며, 제어 단자에 제어 신호가 입력되는 제1 트랜지스터, 그리고
    로우 레벨 전원과 상기 출력단 사이에 연결되어 있으며, 제어 단자에 상기 제어 신호가 입력되며, 상기 제1 트랜지스터와 도전형이 다른 제2 트랜지스터
    를 더 포함하는 구동 장치.
  12. 제10항 또는 제11항에 있어서,
    상기 커패시터의 일단과 상기 트랜지스터의 게이트 사이에 연결되어 있는 제1 저항,
    상기 커패시터의 일단과 상기 트랜지스터의 일단 사이에 연결되어 있는 제2 저항, 그리고
    상기 출력단과 상기 로우 레벨 전원 사이에 연결되어 있는 제3 저항
    을 더 포함하는 구동 장치.
  13. 제10항 또는 제11항에 있어서,
    상기 트랜지스터는 플라즈마 표시 장치에 형성된 전극의 전압을 감소시키는 데 사용되는 구동 장치.
  14. 트랜지스터의 게이트를 구동하는 방법에 있어서,
    상기 트랜지스터의 게이트에 제1단이 연결되어 있는 커패시터의 제2단에 로우 레벨 전압을 인가하여 상기 트랜지스터를 턴오프하는 단계,
    상기 트랜지스터의 일단과 상기 커패시터의 제2단 사이에 연결되어 있는 제너 다이오드를 통하여, 상기 트랜지스터의 일단 전압과 상기 제너 다이오드의 항복 전압의 차에 해당하는 전압으로 상기 커패시터를 충전하는 단계, 그리고
    상기 커패시터의 제2단에 하이 레벨 전압을 인가하여 상기 트랜지스터를 턴온하는 단계
    를 포함하는 구동 방법.
KR1020050111695A 2005-11-22 2005-11-22 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법 KR100659713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111695A KR100659713B1 (ko) 2005-11-22 2005-11-22 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111695A KR100659713B1 (ko) 2005-11-22 2005-11-22 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법

Publications (1)

Publication Number Publication Date
KR100659713B1 true KR100659713B1 (ko) 2006-12-21

Family

ID=37815001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111695A KR100659713B1 (ko) 2005-11-22 2005-11-22 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법

Country Status (1)

Country Link
KR (1) KR100659713B1 (ko)

Similar Documents

Publication Publication Date Title
US7425846B2 (en) Gate driving device and flat display device employing such a gate driving device
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100658639B1 (ko) 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100659713B1 (ko) 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법
KR100649536B1 (ko) 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100787462B1 (ko) 플라즈마 표시장치
JP4519147B2 (ja) プラズマ表示装置及びその駆動装置
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2007148363A (ja) プラズマ表示装置及びその駆動装置とその駆動方法
KR100658638B1 (ko) 플라즈마 표시 장치 및 게이트 구동 장치와 구동 방법
KR100739626B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100839422B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100648685B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100739575B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100740091B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100814829B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100796694B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739648B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100670149B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee