JP2007148363A - プラズマ表示装置及びその駆動装置とその駆動方法 - Google Patents

Abstract

【課題】維持放電駆動回路として低い耐圧のトランジスタを使用できるようにする。
【解決手段】第１電圧を供給する第１電源及び第１電圧より低い第２電圧を供給する第２電源の間に第１及び第２トランジスタ（Ｙｐ、Ｙｎ）が連結されている。
第１電源及び第１トランジスタの第２端の間には第１及び第２キャパシタ（Ｃ１、Ｃ２）が連結されていて、第１電圧及び第２電圧の差に相当する電圧が各々分かれて充電される。
また、第２トランジスタの第１端及び第２電源の間には第３及び第４キャパシタ（Ｃ３、Ｃ４）が連結されていて、第１電圧及び第２電圧の差に相当する電圧が各々分かれて充電される。
そして、複数の第１電極及び第２電源の間に第３及び第４トランジスタ（Ｙｈ、Ｙｌ）が連結されて、複数の第１電極の電圧を上昇させるための上昇経路を形成し、複数の第１電極及び第３電源の間に第５及び第６トランジスタ（Ｙｐｒ、Ｙｐｆ）が連結されて、複数の第１電極の電圧を減少させるための下降経路を形成する。
【選択図】図５

Description

本発明は、プラズマ表示装置及びその駆動装置とその駆動方法に関する。

プラズマ表示装置は、気体放電によって生成されたプラズマを利用して文字または画像を表示するプラズマ表示パネルを利用した表示装置である。このようなプラズマ表示パネルには、その大きさによって数十から数百万個以上の放電セルがマトリックス形態で配列されている。

プラズマ表示装置では、一つのフィールド（１ＴＶフィールド）が各々の加重値を有する複数のサブフィールドに分割されて駆動され、複数のサブフィールドのうちの表示動作が行われるサブフィールドの加重値の組み合わせによって、階調が表示される。各サブフィールドのアドレス期間には、アドレス放電によって発光する放電セル及び発光しない放電セルが選択され、維持期間には、選択された発光する放電セルが当該サブフィールドの加重値に相当する期間にわたって維持放電されて、画像が表示される。

特に、維持期間に維持放電を行う電極にハイレべル電圧及びローレベル電圧が交互に印加されるので、ハイレベル電圧及びローレベル電圧を印加するためのトランジスタは、少なくともハイレべル電圧及びローレベル電圧の差に相当する電圧を耐圧として有していなければならない。このように高い耐圧のトランジスタによって、維持放電駆動回路の単価が増加することになる。

本発明が目的とする技術的課題は、維持放電駆動回路として低い耐圧のトランジスタを使用することができる、プラズマ表示装置及びその駆動装置とその駆動方法を提供することにある。

本発明の一つの特徴によれば、複数の第１電極と、第１電圧を供給する第１電源に連結されている第１ノードと、第２電圧を供給する第２電源に連結されている第２ノードとを含むプラズマ表示装置が提供される。この時、このプラズマ表示装置は、前記第１ノードに前記第１電圧を印加した状態で、前記第２ノードを前記第２電圧より低い第３電圧に設定して前記複数の第１電極に前記第３電圧を印加し、前記第２ノードに前記第２電圧を印加した状態で、前記第１ノードを前記第１電圧より高い第４電圧に設定して前記複数の第１電極に前記第４電圧を印加する。

本発明の他の一つの特徴によれば、複数の第１電極及び複数の第２電極を含むプラズマ表示装置を駆動する方法が提供される。この駆動方法は、第１電圧を供給する第１電源及び第２電圧を充電している第１及び第２キャパシタを通じて前記複数の第１電極に第３電圧を印加する段階と、前記第１電源及び第１インダクタを含む第１共振経路を通じて前記複数の第１電極の電圧を増加させる段階と、前記第１電源及び第２インダクタを含む第２共振経路を通じて前記複数の第１電極の電圧をさらに増加させる段階と、前記第１電圧より高い第４電圧を供給する第２電源及び前記第２インダクタを含む第３共振経路を通じて前記複数の第１電極の電圧をさらに増加させる段階と、前記第２電源及び第５電圧を充電している第３及び第４キャパシタを通じて前記複数の第１電極に第６電圧を印加する段階と、前記第２電源及び前記第２インダクタを含む第４共振経路を通じて前記複数の第１の電圧を減少させる段階と、前記第１電源及び前記第１インダクタを含む第５共振経路を通じて前記複数の第１電極の電圧をさらに減少させる段階と、前記第１電源及び前記第１インダクタを含む第６共振経路を通じて前記複数の第１電極の電圧をさらに減少させる段階と、を含む。

本発明の他の特徴によれば、複数の第１電極及び複数の第２電極を含むプラズマ表示装置を駆動する装置が提供される。この駆動装置は、第１端が第１電圧を供給する第１電源に連結されている第１トランジスタと、第１端が前記第１トランジスタの第２端に連結され、第２端が前記第１電圧より低い第２電圧を供給する第２電源に連結されている第２トランジスタと、第３電圧を充電していて、第１端が前記第１電源に連結されている第１キャパシタと、第４電圧を充電していて、第１端が前記第１キャパシタの第２端に連結され、第２端が前記第１トランジスタと前記第２トランジスタとの接続点に連結されている第２キャパシタと、第５電圧を充電していて、第１端が前記第１トランジスタと前記第２トランジスタとの接続点に連結されている第３キャパシタと、第６電圧を充電していて、第１端が前記第３キャパシタの第２端に連結され、第２端が前記第２電源に連結されている第４キャパシタと、前記第１キャパシタの第１端及び前記複数の第１電極の間に連結されている第３トランジスタと、前記第４の第２端及び前記複数の第１電極の間に連結されている第４トランジスタと、前記第２キャパシタの第１端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が増加するように動作する第５トランジスタと、前記第２キャパシタの第１端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が減少するように動作する第６トランジスタと、前記第３キャパシタの第２端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が増加するように動作する第７トランジスタと、そして前記第３キャパシタの第２端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が減少するように動作する第８トランジスタと、を含む。

本発明によれば、維持放電駆動回路で低い耐圧のトランジスタを使用することができ、無効消費電力を低減することができる。

以下、添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野で通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態に具現され、ここで説明する実施形態に限定されない。そして、図面では、本発明を明確に説明するために、説明に不必要な部分は省略し、明細書全体を通して類似した部分については、類似した図面符号を付けた。

明細書全体で、ある部分が他の部分に“連結”されているとする時、これは“直接的に連結”されている場合だけでなく、その間に他の素子をおいて“電気的に連結”されている場合も意味する。また、ある部分がある構成要素を“含む”とする時、これは特に反対の記載がない限り、他の構成要素を排除するのではなく、他の構成要素もさらに含むことを意味する。

そして、明細書全体で、電圧を維持するという表現は、特定の２点間の電位差が時間の経過によって変化しても、その変化が設計上許容される範囲内である場合や、変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含む。また、放電電圧に比べて半導体素子（トランジスタ、ダイオードなど）のしきい電圧が非常に低いので、しきい電圧を０Ｖと見なして近似処理する。

まず、本発明の実施形態によるプラズマ表示装置及びその駆動方法とその駆動装置について、図面を参照して詳細に説明する。

図１は本発明の実施形態によるプラズマ表示装置を示す図面である。

図１に示したように、本発明の実施形態によるプラズマ表示装置は、プラズマ表示パネル１００、制御部２００、アドレス電極駆動部３００、走査電極駆動部４００、及び維持電極駆動部５００を含む。

プラズマ表示パネル１００は、列方向にのびている複数のアドレス電極（以下、Ａ電極とする）（Ａ１〜Ａｍ）、そして行方向に互いに対をなしてのびている複数の維持電極（以下、Ｘ電極とする）（Ｘ１〜Ｘｎ）及び走査電極（以下、Ｙ電極とする）（Ｙ１〜Ｙｎ）を含む。一般に、Ｘ電極（Ｘ１〜Ｘｎ）は、各Ｙ電極（Ｙ１〜Ｙｎ）に対応して形成されていて、Ｘ電極及びＹ電極が維持期間に画像を表示するための表示動作を行う。Ｙ電極（Ｙ１〜Ｙｎ）及びＸ電極（Ｘ１〜Ｘｎ）は、Ａ電極（Ａ１〜Ａｍ）と直交するように配列される。この時、Ａ電極（Ａ１〜Ａｍ）とＸ及びＹ電極（Ｘ１〜Ｘｎ、Ｙ１〜Ｙｎ）との交差部にある放電空間がセル１２を形成する。このようなプラズマ表示パネル１００の構造は一例にすぎず、下記で説明する駆動波形が適用される他の構造のパネルも、本発明に適用される。

制御部２００は、外部から画像信号を受信して、アドレス電極駆動制御信号、維持電極駆動制御信号、及び走査電極駆動制御信号を出力する。そして、制御部２００は、１フレームを複数のサブフィールドに分割して駆動し、各サブフィールドは、アドレス期間及び維持期間を含む。

アドレス電極駆動部３００は、制御部２００からＡ電極駆動制御信号を受信して、表示しようとする放電セルを選択するための表示データ信号を各Ａ電極に印加する。

走査電極駆動部４００は、制御部２００からＹ電極駆動制御信号を受信して、Ｙ電極に駆動電圧を印加する。

維持電極駆動部５００は、制御部２００からＸ電極駆動制御信号を受信して、Ｘ電極に駆動電圧を印加する。

次に、図２乃至図４を参照して、本発明の実施形態によるプラズマ表示装置の駆動波形について詳細に説明する。

以下では、便宜上、一つのセルを形成するＹ電極、Ｘ電極、及びＡ電極に印加される駆動波形についてのみ説明する。

図２及び図３は各々本発明の第１及び第２実施形態によるプラズマ表示装置の駆動波形を示す図面である。図２及び図３では、維持期間での駆動波形だけを示した。

図２に示したように、維持期間には、Ｙ電極及びＸ電極にハイレベル電圧（Ｖｓ電圧）及びローレベル電圧（０Ｖ電圧）を交互に有する維持放電パルスを反対位相で印加する。このような維持放電パルスが当該サブフィールドが表示する加重値に対応する回数だけ反復的にＹ電極及びＸ電極に印加される。つまり、Ｙ電極にＶｓ電圧が印加される時にＸ電極に０Ｖ電圧が印加され、Ｘ電極にＶｓ電圧が印加される時にＹ電極に０Ｖ電圧が印加される。このようにすると、各Ｙ電極及び各Ｘ電極の電圧差がＶｓ電圧及び−Ｖｓ電圧を交互に有し、それによって、発光する放電セルで維持放電が所定の回数だけ繰返して行われる。

そして、図２とは異なって、維持期間に、Ｙ電極及びＸ電極にハイレベル電圧（Ｖｓ／２電圧）及びローレベル電圧（−Ｖｓ／２電圧）を交互に有する維持放電パルスを反対位相で印加することもできる。この場合には、Ｙ電極にＶｓ／２電圧が印加される時にＸ電極に−Ｖｓ／２電圧が印加され、Ｘ電極にＶｓ／２電圧が印加される時にＹ電極に−Ｖｓ／２電圧が印加される。このようにしても、図２の維持放電パルスと同一に、Ｘ電極及びＹ電極の電圧差がＶｓ電圧及び−Ｖｓ電圧を交互に有することができる。

一方、本発明の第１及び第２実施形態では、Ｘ電極及びＹ電極にハイレベル電圧及びローレベル電圧を交互に有する維持放電パルスを反対位相で印加する場合について説明したが、これとは異なって、Ｘ電極及びＹ電極のうちのいずれか一つの電極にだけ維持放電パルスを印加することもできる。以下では、このような実施形態について、図４を参照して詳細に説明する。

図４は本発明の第３実施形態によるプラズマ表示装置の駆動波形を示した図面である。

まず、図４に示したように、維持期間にＸ電極に０Ｖ電圧が印加された状態で、Ｙ電極にＶｓ電圧及び−Ｖｓ電圧を交互に有する維持放電パルスを印加する。このようにすると、図２の維持放電パルスと同一に、Ｘ電極及びＹ電極の電圧差がＶｓ電圧及び−Ｖｓ電圧を交互に有することができる。

次に、図５を参照して、図４の駆動波形を生成する駆動回路について詳細に説明する。

図５は図４の駆動波形を生成するための走査電極駆動部４００の維持放電駆動回路を示した図面である。図５では、説明の便宜上、複数のＹ電極（Ｙ１〜Ｙｎ）に連結されている維持放電駆動回路４１０だけを示し、このような維持放電駆動回路４１０は、図１の走査電極駆動部４００に形成されることができる。そして、維持期間の間、Ｘ電極（Ｘ１〜Ｘｎ）には０Ｖ電圧が印加されるので、複数のＸ電極（Ｘ１〜Ｘｎ）は接地電圧（０Ｖ）を供給する接地端（０）に連結されていることを示した。一方、図２及び図３の駆動波形の場合には、図５の維持放電駆動回路４１０と同一の構造の維持放電駆動回路が複数のＸ電極に連結されることもできる。このような維持放電駆動回路４１０では、説明の便宜上、一つのＸ電極及び一つのＹ電極だけを示し、Ｘ電極及びＹ電極によって形成される容量性成分をパネルキャパシタ（Ｃｐ）として示した。

図５は図４の駆動波形を生成するための走査電極駆動部４００の維持放電駆動回路を示した図面である。

図５に示したように、維持放電駆動回路４１０は、トランジスタ（Ｙｐ(第１トランジスタ)、Ｙｎ(第２トランジスタ)、Ｙｐｒ(第５トランジスタ)、Ｙｐｆ(第６トランジスタ)、Ｙｎｒ(第７トランジスタ)、Ｙｎｆ(第８トランジスタ)、Ｙｈ(第３トランジスタ)、Ｙｌ(第４トランジスタ)）、キャパシタ（Ｃ１(第１キャパシタ)、Ｃ２(第２キャパシタ)、Ｃ３(第３キャパシタ)、Ｃ４(第４キャパシタ)）、インダクタ（Ｌｐ(第１インダクタ)、Ｌｎ(第２インダクタ)）、及びダイオード（Ｄ１(第１ダイオード)、Ｄ２(第２ダイオード)、Ｄ３(第３ダイオード)、Ｄ４(第４ダイオード)、Ｄ５(第５ダイオード)、Ｄ６(第６ダイオード)）を含む。

図５では、トランジスタ（Ｙｐ、Ｙｎ、Ｙｐｒ、Ｙｐｆ、Ｙｎｒ、Ｙｎｆ、Ｙｈ、Ｙｌ）をｎチャンネル電界効果トランジスタ、特にＮＭＯＳ（ｎ−ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで示し、これらトランジスタ（Ｙｐ、Ｙｎ、Ｙｐｒ、Ｙｐｆ、Ｙｎｒ、Ｙｎｆ、Ｙｈ、Ｙｌ）には、ソースからドレイン方向にボディーダイオードが形成されることができる。

そして、ＮＭＯＳトランジスタの代わりに、類似した機能をする他のトランジスタがこれらトランジスタ（Ｙｐ、Ｙｎ、Ｙｐｒ、Ｙｐｆ、Ｙｎｒ、Ｙｎｆ、Ｙｈ、Ｙｌ）として使用されることもできる。また、図５では、トランジスタ（Ｙｐ、Ｙｎ、Ｙｐｒ、Ｙｐｆ、Ｙｎｒ、Ｙｎｆ、Ｙｈ、Ｙｌ）を各々一つのトランジスタで示したが、トランジスタ（Ｙｐ、Ｙｎ、Ｙｐｒ、Ｙｐｆ、Ｙｎｒ、Ｙｎｆ、Ｙｈ、Ｙｌ）は、各々並列に連結された複数のトランジスタに形成されることができる。

そして、トランジスタ（Ｙｐ）のドレインは、維持放電パルスのハイレベル電圧（Ｖｓ）の１／３に相当するＶｓ／３電圧を供給するＶｓ／３電源に連結されていて、トランジスタ（Ｙｐ）のソースには、トランジスタ（Ｙｎ）のドレインが連結されている。また、トランジスタ（Ｙｎ）のソースは、維持放電パルスのローレベル電圧（−Ｖｓ）の１／３に相当する−Ｖｓ／３電圧を供給する−Ｖｓ／３電源に連結されている。

キャパシタ（Ｃ１）の第１端はＶｓ／３電源に連結され、第２端はキャパシタ（Ｃ２）の第１端に連結されている。キャパシタ（Ｃ２）の第２端はトランジスタ（Ｙｐ）のソースに連結されている。また、キャパシタ（Ｃ３）の第１端はトランジスタ（Ｙｐ）のソースとトランジスタ（Ｙｎ）のドレインとの接続点に連結され、第２端はキャパシタ（Ｃ４の第１端に連結されている。キャパシタ（Ｃ４）の第２端は−Ｖｓ／３電源に連結されている。この時、ダイオード（Ｄ１）のアノードはＶｓ／３電源に連結され、カソードはキャパシタ（Ｃ１）の第１端に連結されている。また、ダイオード（Ｄ２）のカソードは−Ｖｓ／３電源に連結され、アノードはキャパシタ（Ｃ４）の第２端に連結されている。

この時、ダイオード（Ｄ１、Ｄ２）は、各々のトランジスタ（Ｙｎ、Ｙｐ）が導通された時にキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）を各々Ｖｓ／３電圧に充電する充電経路を形成し、ダイオード（Ｄ１、Ｄ２）の代わりに、充電経路を形成することができる他の素子（例えば、トランジスタ）を使用することもできる。図５では、この充電経路によって各キャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）にＶｓ／３電圧が充電されていると仮定した。

トランジスタ（Ｙｈ）のドレインはキャパシタ（Ｃ１）の第１端に連結され、トランジスタ（Ｙｌ）のソースはキャパシタ（Ｃ４）の第２端に連結され、トランジスタ（Ｙｈ）のソース及びトランジスタ（Ｙｌ）のドレインは各々パネルキャパシタ（Ｃｐ）のＹ電極に連結されている。

トランジスタ（Ｙｐｒ）のドレイン及びトランジスタ（Ｙｐｆ）のソースは各々キャパシタ（Ｃ１）の第２端及びキャパシタ（Ｃ２）の第１端に連結され、トランジスタ（Ｙｎｒ）のドレイン及びトランジスタ（Ｙｎｆ）のソースは各々キャパシタ（Ｃ３）の第２端及びキャパシタ（Ｃ４）の第１端に連結されている。

そして、トランジスタ（Ｙｐｒ）のソースとトランジスタ（Ｙｐｆ）のドレインとの接続点はインダクタ（Ｌｐ）の第１端に連結され、トランジスタ（Ｙｎｒ）のソースとトランジスタ（Ｙｎｆ）のドレインとの接続点はインダクタ（Ｌｎ）の第１端に連結されている。また、インダクタ（Ｌｐ）の第２端及びインダクタ（Ｌｎ）の第２端は各々パネルキャパシタ（Ｃｐ）のＹ電極に連結されている。

この時、ダイオード（Ｄ３）のアノードはトランジスタ（Ｙｐｒ）のソースに連結され、カソードはインダクタ（Ｌｐ）の第１端に連結されている。また、ダイオード（Ｄ４）のカソードはトランジスタ（Ｙｐｆ）のドレインに連結され、アノードはインダクタ（Ｌｐ）の第１端に連結されている。そして、ダイオード（Ｄ５）のアノードはトランジスタ（Ｙｎｒ）のソースに連結され、カソードはインダクタ（Ｌｎ）の第１端に連結されている。また、ダイオード（Ｄ６）のカソードはトランジスタ（Ｙｎｆ）のドレインに連結され、アノードはインダクタ（Ｌｎ）の第１端に連結されている。

この時、ダイオード（Ｄ３）及びダイオード（Ｄ５）は、トランジスタ（Ｙｐｒ）及びトランジスタ（Ｙｎｒ）のボディーダイオードによって形成される電流経路を遮断して、Ｙ電極の電圧を増加させる上昇経路を設定するためのものであり、ダイオード（Ｄ４）及びダイオード（Ｄ６）は、トランジスタ（Ｙｐｆ）及びトランジスタ（Ｙｎｆ）のボディーダイオードによって形成される電流経路を遮断して、Ｙ電極の電圧を減少させる下降経路を設定するためのものである。

一方、図５では、上昇経路及び下降経路に各々インダクタ（Ｌｐ、Ｌｎ）が連結されることを示したが、上昇経路及び下降経路が重複する部分に一つのインダクタを連結することもでき、各々のトランジスタ（Ｙｐｒ、Ｙｐｆ、Ｙｎｒ、Ｙｎｆ）及び各々のダイオード（Ｄ３、Ｄ４、Ｄ５、Ｄ６）の間にインダクタを各々連結することもできる。

次に、図５の維持放電駆動回路４１０の動作について、図６、図７Ａ乃至図７Ｈを参照して詳細に説明する。

図６は図４の駆動波形を生成するための維持放電駆動回路４１０の信号タイミングを示した図面であり、図７Ａ乃至図７Ｈは各々図６の信号タイミングに対応する図５の維持放電駆動回路４１０の動作を示した図面である。まず、モード１（Ｍ１）が始まる前に、トランジスタ（Ｙｎ、Ｙｎｆ）が導通していると仮定する。

図６及び図７Ａを参照すれば、モード１（Ｍ１）で、トランジスタ（Ｙｎｆ）が遮断され、トランジスタ（Ｙｌ）が導通して、図７Ａに示したように、パネルキャパシタ（Ｃｐ）のＹ電極、トランジスタ（Ｙｌ）、キャパシタ（Ｃ４）、キャパシタ（Ｃ３）、トランジスタ（Ｙｎ）、及び−Ｖｓ／３電源の経路を通じてＹ電極に−Ｖｓ電圧が印加される（１）。つまり、Ｙ電極には、−Ｖｓ／３電源の電圧よりキャパシタ（Ｃ３）及びキャパシタ（Ｃ４）に充電された電圧の合計である２Ｖｓ／３だけ低い−Ｖｓ電圧が印加される。

一方、トランジスタ（Ｙｐ）を遮断した状態で、トランジスタ（Ｙｎ）を導通して、Ｖｓ／３電源、ダイオード（Ｄ１）、キャパシタ（Ｃ１）、キャパシタ（Ｃ２）、トランジスタ（Ｙｎ）、及び−Ｖｓ／３電源の経路が形成されて（２）、キャパシタ（Ｃ１）、キャパシタ（Ｃ２）には、Ｖｓ／３電源及び−Ｖｓ／３電源に印加された電圧の差に相当する２Ｖｓ／３電圧がＶｓ／３電圧に各々分かれて充電される。この時、経路（１）によってトランジスタ（Ｙｈ）のソース電圧は−Ｖｓ電圧になり、経路（２）によってトランジスタ（Ｙｈ）のドレイン電圧はＶｓ／３電圧になるので、トランジスタ（Ｙｈ）のソース及びドレインの間には４Ｖｓ／３電圧がかかる。したがって、４Ｖｓ／３電圧を耐圧として有するトランジスタをトランジスタ（Ｙｈ）として使用することができる。

そして、トランジスタ（Ｙｐ）のソース電圧が−Ｖｓ／３であり、トランジスタ（Ｙｐ）のドレイン電圧がＶｓ／３電圧であるので、２Ｖｓ／３電圧を耐圧として有するトランジスタをトランジスタ（Ｙｐ）として使用することができる。

次に、モード２（Ｍ２）で、トランジスタ（Ｙｌ）が遮断され、トランジスタ（Ｙｎｒ）が導通して、図７Ｂに示したように、−Ｖｓ／３電源、トランジスタ（Ｙｎ）、キャパシタ（Ｃ３）、トランジスタ（Ｙｎｒ）、ダイオード（Ｄ５）、インダクタ（Ｌｎ）、及びパネルキャパシタ（Ｃｐ）のＹ電極の経路で共振が発生する（３）。したがって、パネルキャパシタ（Ｃｐ）のＹ電極にかかる電圧は、−Ｖｓ電圧から−Ｖｓ／３電圧まで増加する。

次に、モード３（Ｍ３）で、トランジスタ（Ｙｎｒ）が遮断され、トランジスタ（Ｙｐｒ）が導通して、図７Ｃに示したように、−Ｖｓ／３電源、トランジスタ（Ｙｎ）、キャパシタ（Ｃ２）、トランジスタ（Ｙｐｒ）、ダイオード（Ｄ３）、インダクタ（Ｌｐ）、及びパネルキャパシタ（Ｃｐ）のＹ電極の経路で共振が発生する（４）。したがって、パネルキャパシタ（Ｃｐ）のＹ電極にかかる電圧は、−Ｖｓ／３電圧からＶｓ／３電圧まで増加する。

次に、モード４（Ｍ４）で、トランジスタ（Ｙｎ）が遮断され、トランジスタ（Ｙｐ）が導通して、図７Ｄに示したように、Ｖｓ／３電源、トランジスタ（Ｙｐ）、キャパシタ（Ｃ２）、トランジスタ（Ｙｐｒ）、ダイオード（Ｄ３）、インダクタ（Ｌｐ）、及びパネルキャパシタ（Ｃｐ）のＹ電極の経路で共振が発生する（５）。したがって、パネルキャパシタ（Ｃｐ）のＹ電極にかかる電圧は、Ｖｓ／３電圧からＶｓ電圧まで増加する。

一方、図７Ｄに示したように、Ｖｓ／３電源、トランジスタ（Ｙｐ）、キャパシタ（Ｃ３）、キャパシタ（Ｃ４）、ダイオード（Ｄ２）、及び−Ｖｓ／３電源の経路が形成されて（６）、キャパシタ（Ｃ３）、キャパシタ（Ｃ４）には、Ｖｓ／３電源及び−Ｖｓ／３電源に印加された電圧の差に相当する２Ｖｓ／３電圧がＶｓ／３電圧に各々分かれて充電される。

次に、モード５（Ｍ５で）、トランジスタ（Ｙｐｒ）が遮断され、トランジスタ（Ｙｈ）が導通して、図７Ｅに示したように、Ｖｓ／３電源、トランジスタ（Ｙｐ）、キャパシタ（Ｃ２）、キャパシタ（Ｃ１）、トランジスタ（Ｙｈ）、及びパネルキャパシタ（Ｃｐ）のＹ電極の経路を通じてＹ電極にＶｓ電圧が印加される（７）。つまり、Ｙ電極には、Ｖｓ／３電源の電圧よりキャパシタ（Ｃ１）及びキャパシタ（Ｃ２）に充電された電圧の合計である２Ｖｓ／３だけ高いＶｓ電圧が印加される。

一方、経路（６）によってトランジスタ（Ｙｌ）のソースには−Ｖｓ／３電圧が印加され、経路（７）によってトランジスタ（Ｙｌ）のドレインにはＶｓ電圧が印加されるので、トランジスタ（Ｙｌ）のソース及びドレインの間には４Ｖｓ／３電圧がかかる。したがって、４Ｖｓ／３電圧を耐圧として有するトランジスタをトランジスタ（Ｙｌ）として使用することができる。

そして、トランジスタ（Ｙｎ）のドレイン電圧がＶｓ／３電圧であり、トランジスタ（Ｙｎ）のソース電圧が−Ｖｓ／３電圧であるので、２Ｖｓ／３電圧を耐圧として有するトランジスタをトランジスタ（Ｙｎ）として使用することができる。

次に、モード６（Ｍ６）で、トランジスタ（Ｙｈ）が遮断され、トランジスタ（Ｙｐｆ）が導通して、図７Ｆに示したように、パネルキャパシタ（Ｃｐ）のＹ電極、インダクタ（Ｌｐ）、ダイオード（Ｄ４）、トランジスタ（Ｙｐｆ）、キャパシタ（Ｃ２）、トランジスタ（Ｙｐ）、及びＶｓ／３電源の経路で共振が発生する（８）。そうすると、パネルキャパシタ（Ｃｐ）に保存されたエネルギーがインダクタ（Ｌｐ）を通じてＶｓ／３電源に回収されて、Ｙ電極の電圧がＶｓ電圧からＶｓ／３電圧まで減少する。

次に、モード７（Ｍ７）で、トランジスタ（Ｙｐｆ、Ｙｐ）が遮断され、トランジスタ（Ｙｎｆ）が導通して、図７Ｇに示したように、パネルキャパシタ（Ｃｐ）のＹ電極、インダクタ（Ｌｎ）、ダイオード（Ｄ６）、トランジスタ（Ｙｎｆ）、キャパシタ（Ｃ４）、及び−Ｖｓ／３電源の経路で共振が発生する（９）。したがって、パネルキャパシタ（Ｃｐ）のＹ電極にかかる電圧は、Ｖｓ／３電圧から−Ｖｓ／３電圧まで減少する。

次に、モード８（Ｍ８）で、トランジスタ（Ｙｎ）が導通して、図７Ｈに示したように、パネルキャパシタ（Ｃｐ）のＹ電極、インダクタ（Ｌｎ）、ダイオード（Ｄ６）、トランジスタ（Ｙｎｆ）、キャパシタ（Ｃ３）、トランジスタ（Ｙｎ２）、及び−Ｖｓ／３電源の経路で共振が発生する（１０）。したがって、パネルキャパシタ（Ｃｐ）のＹ電極にかかる電圧は、−Ｖｓ／３電圧から−Ｖｓ電圧まで減少する。

一方、図７Ｈに示したように、経路（２）が形成されて、キャパシタ（Ｃ１）及びキャパシタ（Ｃ２）には、Ｖｓ／３電源及び−Ｖｓ／３電源に印加された電圧の差に相当する２Ｖｓ／３電圧がＶｓ／３電圧に各々分かれて充電される。

このように、維持期間の間に、モード１乃至モード８（Ｍ１〜Ｍ８）が当該サブフィールドの加重値に相当する回数だけ繰返されて、Ｙ電極にＶｓ電圧及び−Ｖｓ電圧が交互に印加されることができる。そして、トランジスタ（Ｙｈ、Ｙｌ）としては、Ｙ電極に印加される電圧の２／３だけの電圧、つまり４Ｖｓ／３電圧を耐圧として有するトランジスタを使用することができ、トランジスタ（Ｙｐ、Ｙｎ）としても、２Ｖｓ／３電圧を耐圧として有するトランジスタを使用することができる。

以上で、図７Ａ乃至図７Ｈを参照して、本発明の第３実施形態によって駆動波形を生成することについて説明したが、図５の回路で本発明の第１及び第２実施形態による駆動波形を生成することもできる。

具体的に、図５の回路では、トランジスタ（Ｙｐ）のドレインを２Ｖｓ／３電圧を供給する電源に連結し、トランジスタ（Ｙｎ）のソースをＶｓ／３電圧を供給する電源に連結する。この時、トランジスタ（Ｙｐ）が遮断されてトランジスタ（Ｙｎ）が導通する時に、キャパシタ（Ｃ１、Ｃ２）に各々Ｖｓ／６電圧が充電され、トランジスタ（Ｙｎ）が遮断されてトランジスタ（Ｙｐ）が導通する時に、キャパシタ（Ｃ３、Ｃ４）に各々Ｖｓ／６電圧が充電される。したがって、図７Ａ乃至図７Ｈに示された経路と同一の経路を通じてＹ電極にＶｓ電圧及び０Ｖ電圧を交互に有する維持放電パルスが印加されることができる。この時、Ｘ電極に連結された維持放電駆動回路５１０は、維持放電駆動回路４１０と同一の構造からなり、維持放電駆動回路５１０は、Ｙ電極にＶｓ電圧が印加される間にＸ電極に０Ｖ電圧を印加し、Ｙ電極にＶｓ電圧が印加される間にＸ電極にＶｓ電圧を印加することができる。

そして、図５の回路では、トランジスタ（Ｙｐ）のドレインをＶｓ／６電圧を供給する電源に連結し、トランジスタ（Ｙｎ）のソースを−Ｖｓ／６電圧を供給する電源に連結することもできる。この時、トランジスタ（Ｙｐ）が遮断されてトランジスタ（Ｙｎ）が導通する時に、キャパシタ（Ｃ１、Ｃ２）に各々Ｖｓ／６電圧が充電され、トランジスタ（Ｙｎ）が遮断されてトランジスタ（Ｙｐ）が導通する時に、キャパシタ（Ｃ３、Ｃ４）に各々Ｖｓ／６電圧が充電される。したがって、図７Ａ乃至図７Ｈに示された経路と同一の経路を通じてＹ電極にＶｓ／２電圧及び−Ｖｓ／２電圧を交互に有する維持放電パルスが印加されることができる。この時、Ｘ電極に連結された維持放電駆動回路５１０は、維持放電駆動回路４１０と同一の構造からなり、維持放電駆動回路５１０は、Ｘ電極にＶｓ／２電圧及び−Ｖｓ／２電圧を交互に有する維持放電パルスをＹ電極に印加される維持放電パルスと反対位相で印加することができる。

以上で、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。

本発明はプラズマ表示装置の駆動回路に適用させることができる。

本発明の実施形態によるプラズマ表示装置を示す図面である。 各々本発明の第１乃至第３実施形態によるプラズマ表示装置の駆動波形を示す図面である。 各々本発明の第１乃至第３実施形態によるプラズマ表示装置の駆動波形を示す図面である。 各々本発明の第１乃至第３実施形態によるプラズマ表示装置の駆動波形を示す図面である。 図４の駆動波形を生成するための走査電極駆動部の維持放電駆動回路を示した図面である。 図４の駆動波形を生成するための維持放電駆動回路の信号タイミングを示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。 図６の信号タイミングに対応する図５の維持放電駆動回路の動作を示した図面である。

符号の説明

１００ プラズマ表示パネル
１２ セル
２００ 制御部
３００ アドレス電極駆動部
４００ 走査電極駆動部
４１０、５１０ 維持放電駆動回路
５００ 維持電極駆動部

Claims (30)

1. 複数の第１電極と、
   第１電圧を供給する第１電源に連結されている第１ノードと、
   第２電圧を供給する第２電源に連結されている第２ノードと、を含み、
   前記第１ノードに前記第１電圧を印加した状態で、前記第２ノードを前記第２電圧より低い第３電圧に設定して前記複数の第１電極に前記第３電圧を印加し、
   前記第２ノードに前記第２電圧を印加した状態で、前記第１ノードを前記第１電圧より高い第４電圧に設定して前記複数の第１電極に前記第４電圧を印加することを特徴とするプラズマ表示装置。
2. 第１端が前記第１電源に連結されている第１トランジスタと、
   第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２電源に連結されている第２トランジスタと、
   第１端が前記第１ノードに連結されている第１キャパシタと、
   第１端が前記第１キャパシタの第２端に連結され、第２端が前記第２トランジスタの第１端に連結されている第２キャパシタと、
   第１端が前記第１トランジスタの第２端に連結されている第３キャパシタと、
   第１端が前記第３キャパシタの第２端に連結され、第２端が前記第２ノードに連結されている第４キャパシタと、
   前記第１ノード及び前記第１電極の間に連結されている第３トランジスタと、
   前記第２ノード及び前記第１電極の間に連結されている第４トランジスタと、
   前記第１キャパシタと前記第２キャパシタとの接続点の第３ノード及び前記第１電極の間に連結されている第５トランジスタ及び第６トランジスタと、
   前記第３キャパシタと前記第４キャパシタとの接続点の第４ノード及び前記第１電極の間に連結されている第７トランジスタ及び第８トランジスタと、をさらに含むことを特徴とする請求項１に記載のプラズマ表示装置。
3. 前記第２電源、前記第３キャパシタ、及び前記第７トランジスタを含み、前記複数の第１電極の電圧を上昇させるための第１上昇経路と、
   前記第２電源、前記第２キャパシタ、及び前記第５トランジスタを含み、前記複数の第１電極の電圧を上昇させるための第２上昇経路と、
   前記第１電源、前記第２キャパシタ、及び前記第５トランジスタを含み、前記複数の第１電極の電圧を上昇させるための第３上昇経路と、
   前記第６トランジスタ、前記第２キャパシタ、及び前記第１電源を含み、前記複数の第１電極の電圧を下降させるための第１下降経路と、
   前記第８トランジスタ、前記第４キャパシタ、及び前記第２電源を含み、前記複数の第１電極の電圧を下降させるための第２下降経路と、
   前記第８トランジスタ、前記第３キャパシタ、及び前記第２電源を含み、前記複数の第１電極の電圧を下降させるための第３下降経路と、
   前記第１電源、前記第１及び第２キャパシタ、前記第２トランジスタを含む第１充電経路と、
   前記第１電源、前記第１トランジスタ、前記第３及び第４キャパシタを含む第２充電経路と、をさらに含むことを特徴とする請求項２に記載のプラズマ表示装置。
4. 前記第１充電経路は、アノードが前記第１電源に連結され、カソードが前記第１ノードに連結されている第１ダイオードを含むことを特徴とする請求項３に記載のプラズマ表示装置。
5. 前記第２充電経路は、カソードが前記第２電源に連結され、アノードが前記第２ノードに連結されている第２ダイオードを含むことを特徴とする請求項４に記載のプラズマ表示装置。
6. 前記第５トランジスタと前記第６トランジスタとの接続点及び前記複数の第１電極の間に連結されている第１インダクタを含み、
   前記第２及び第３上昇経路は、前記第５トランジスタ及び前記第１インダクタの間に連結されている第３ダイオードをさらに含み、
   前記第１下降経路は、前記第６トランジスタ及び前記第１インダクタの間に連結されている第４ダイオードをさらに含むことを特徴とする請求項５に記載のプラズマ表示装置。
7. 前記第７トランジスタと前記第８トランジスタとの接続点及び前記複数の第１電極の間に連結されている第２インダクタを含み、
   前記第１上昇経路は、前記第７トランジスタ及び前記第２インダクタの間に連結されている第５ダイオードをさらに含み、
   前記第２及び第３下降経路は、前記第８トランジスタ及び前記第２インダクタの間に連結されている第６ダイオードをさらに含むことを特徴とする請求項６に記載のプラズマ表示装置。
8. 前記第２及び第３上昇経路は、前記第５トランジスタ及び前記複数の第１電極の間に直列に連結されている第１インダクタ及び第３ダイオードをさらに含み、
   前記第１下降経路は、前記第６トランジスタ及び前記複数の第１電極の間に直列に連結されている第２インダクタ及び第４ダイオードをさらに含むことを特徴とする請求項５に記載のプラズマ表示装置。
9. 前記第１上昇経路は、前記第７トランジスタ及び前記複数の第１電極の間に直列に連結されている第３インダクタ及び第５ダイオードをさらに含み、
   前記第２及び第３下降経路は、前記第８トランジスタ及び前記複数の第１電極の間に直列に連結されている第４インダクタ及び第６ダイオードをさらに含むことを特徴とする請求項８に記載のプラズマ表示装置。
10. 第１端が前記第５トランジスタと前記第６トランジスタとの接続点及び前記第７トランジスタと前記第８トランジスタとの接続点に各々連結され、第２端が前記複数の第１電極に連結されているインダクタを含むことを特徴とする請求項５に記載のプラズマ表示装置。
11. 前記第１キャパシタ及び前記第２キャパシタの大きさが同一で、前記第３キャパシタ及び前記第４キャパシタの大きさが同一であることを特徴とする請求項１乃至１０のいずれか一項に記載のプラズマ表示装置。
12. 前記第２ノードに前記第３電圧を印加した状態で、前記第４トランジスタが導通して前記複数の第１電極に前記第３電圧を印加し、
    前記第４ノードに前記第２電圧より低い第５電圧を印加した状態で、前記第１上昇経路を通じて前記複数の第１電極の電圧を増加させた後、
    前記第３ノードに前記第２電圧より高い第６電圧を印加した状態で、前記第２上昇経路を通じて前記複数の第１電極の電圧をさらに増加させ、
    前記第３ノードに前記第１電圧より低い第７電圧を印加した状態で、前記第３上昇経路を通じて前記複数の第１電極の電圧をさらに増加させ、
    前記第１ノードに前記第４電圧を印加した状態で、前記第３トランジスタが導通して前記複数の第１電極に前記第４電圧を印加することを特徴とする請求項１乃至１０のいずれか一項に記載のプラズマ表示装置。
13. 前記第１ノードに前記第４電圧を印加した状態で、前記第３トランジスタが導通して前記複数の第１電極に前記第４電圧を印加し、
    前記第３ノードに前記第１電圧より高い第５電圧を印加した状態で、前記第１下降経路を通じて前記複数の第１電極の電圧を減少させた後、
    前記第４ノードに前記第２電圧より高い第６電圧を印加した状態で、前記第２下降経路を通じて前記複数の第１電極の電圧をさらに減少させ、
    前記第４ノードに前記第１電圧より低い第７電圧を印加した状態で、前記第３下降経路を通じて前記複数の第１電極の電圧をさらに減少させ、
    前記第２ノードに前記第３電圧を印加した状態で、前記第４トランジスタが導通して前記複数の第１電極に前記第３電圧を印加することを特徴とする請求項１乃至１０のいずれか一項に記載のプラズマ表示装置。
14. 前記第１電圧は正の電圧であり、前記第２電圧は負の電圧である、請求項１乃至１０のいずれか一項に記載のプラズマ表示装置。
15. 前記第１電圧及び前記第２電圧は正の電圧であることを特徴とする請求項１乃至１０のいずれか一項に記載のプラズマ表示装置。
16. 複数の第１電極及び複数の第２電極を含むプラズマ表示装置を駆動する方法において、
    第１電圧を供給する第１電源及び第２電圧を充電している第１及び第２キャパシタを通じて前記複数の第１電極に第３電圧を印加する段階と、
    前記第１電源及び第１インダクタを含む第１共振経路を通じて前記複数の第１電極の電圧を増加させる段階と、
    前記第１電源及び第２インダクタを含む第２共振経路を通じて前記複数の第１電極の電圧をさらに増加させる段階と、
    前記第１電圧より高い第４電圧を供給する第２電源及び前記第２インダクタを含む第３共振経路を通じて前記複数の第１電極の電圧をさらに増加させる段階と、
    前記第２電源及び第５電圧を充電している第３及び第４キャパシタを通じて前記複数の第１電極に第６電圧を印加する段階と、
    前記第２電源及び前記第２インダクタを含む第４共振経路を通じて前記複数の第１電極の電圧を減少させる段階と、
    前記第１電源及び前記第１インダクタを含む第５共振経路を通じて前記複数の第１電極の電圧をさらに減少させる段階と、
    前記第１電源及び前記第１インダクタを含む第６共振経路を通じて前記複数の第１電極の電圧をさらに減少させる段階と、を含むことを特徴とするプラズマ表示装置の駆動方法。
17. 前記第１共振経路は、前記第１電源及び前記第１インダクタの間に連結されている第１トランジスタをさらに含み、
    前記第２共振経路は、前記第１電源及び前記第２インダクタの間に連結されている前記第２トランジスタをさらに含み、
    前記第３共振経路は、前記第２電源及び前記第２インダクタの間に連結されている第３トランジスタをさらに含み、
    前記第４共振経路は、前記第２電源及び前記第２インダクタの間に連結されている前記第４トランジスタをさらに含み、
    前記第５共振経路は、前記第１電源及び前記第１インダクタの間に連結されている第５トランジスタをさらに含み、
    前記第６共振経路は、前記第１電源及び前記第１インダクタの間に連結されている第６トランジスタをさらに含むことを特徴とする請求項１６に記載のプラズマ表示装置の駆動方法。
18. 前記第１、第２、または第６共振経路を通じて前記複数の第１電極の電圧を増加または減少させる段階は、
    前記第２電源、第３及び第４キャパシタ、前記第１電源を含む充電経路を通じて第３及び第４キャパシタに前記第５電圧を充電する段階をさらに含むことを特徴とする請求項１７に記載のプラズマ表示装置の駆動方法。
19. 前記第３乃至第５共振経路を通じて前記複数の第１電極の電圧を増加または減少させる段階は、
    前記第２電源、第１及び第２キャパシタ、前記第１電源を含む充電経路を通じて第１及び第２キャパシタに前記第２電圧を充電する段階をさらに含むことを特徴とする請求項１８に記載のプラズマ表示装置の駆動方法。
20. 前記第１インダクタ及び前記第２インダクタは同一のインダクタであることを特徴とする請求項１６乃至１９のいずれか一項に記載のプラズマ表示装置の駆動方法。
21. 前記第２トランジスタ及び前記第３トランジスタは同一のトランジスタであることを特徴とする請求項１７に記載のプラズマ表示装置の駆動方法。
22. 前記第５トランジスタ及び前記第６トランジスタは同一のトランジスタであることを特徴とする請求項１７に記載のプラズマ表示装置の駆動方法。
23. 複数の第１電極及び複数の第２電極を含むプラズマ表示装置を駆動する装置において、
    第１端が第１電圧を供給する第１電源に連結されている第１トランジスタと、
    第１端が前記第１トランジスタの第２端に連結され、第２端が前記第１電圧より低い第２電圧を供給する第２電源に連結されている第２トランジスタと、
    第３電圧を充電していて、第１端が前記第１電源に連結されている第１キャパシタと、
    第４電圧を充電していて、第１端が前記第１キャパシタの第２端に連結され、第２端が前記第１トランジスタと前記第２トランジスタとの接続点に連結されている第２キャパシタと、
    第５電圧を充電していて、第１端が前記第１トランジスタと前記第２トランジスタとの接続点に連結されている第３キャパシタと、
    第６電圧を充電していて、第１端が前記第３キャパシタの第２端に連結され、第２端が前記第２電源に連結されている第４キャパシタと、
    前記第１キャパシタの第１端及び前記複数の第１電極の間に連結されている第３トランジスタと、
    前記第４キャパシタの第２端及び前記複数の第１電極の間に連結されている第４トランジスタと、
    前記第２キャパシタの第１端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が増加するように動作する第５トランジスタと、
    前記第２キャパシタの第１端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が減少するように動作する第６トランジスタと、
    前記第３キャパシタの第２端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が増加するように動作する第７トランジスタと、
    前記第３キャパシタの第２端及び前記複数の第１電極の間に連結されて、導通時に前記複数の第１電極の電圧が減少するように動作する第８トランジスタと、を含むことを特徴とするプラズマ表示装置の駆動装置。
24. 第１端が前記第５トランジスタの第１端と前記第６トランジスタの第１端との接続点に連結されているインダクタを含み、
    前記第５トランジスタの第１端及び前記インダクタの第１端の間に第１ダイオードが連結され、
    前記第６トランジスタの第１端及び前記インダクタの第１端の間に第２ダイオードが連結されていることを特徴とする請求項２３に記載のプラズマ表示装置の駆動装置。
25. 前記第５トランジスタの第１端及び前記複数の第１電極の間に第１インダクタ及び第１ダイオードが直列に連結され、
    前記第６トランジスタの第１端及び前記複数の第１電極の間に第２インダクタ及び第２ダイオードが直列に連結されていることを特徴とする請求項２３に記載のプラズマ表示装置の駆動装置。
26. 前記第７トランジスタの第１端と前記第８トランジスタの第１端との接続点に第１端が連結されているインダクタを含み、
    前記第７トランジスタの第１端及び前記インダクタの第１端の間に第１ダイオードが連結され、
    前記第８トランジスタの第１端及び前記インダクタの第１端の間に第２ダイオードが連結されていることを特徴とする請求項２３に記載のプラズマ表示装置の駆動装置。
27. 前記第７トランジスタの第１端及び前記複数の第１電極の間に第１インダクタ及び第１ダイオードが直列に連結され、
    前記第８トランジスタの第１端及び前記複数の第１電極の間に第２インダクタ及び第２ダイオードが直列に連結されていることを特徴とする請求項２３に記載のプラズマ表示装置の駆動装置。
28. 前記第２トランジスタ及び前記第４トランジスタが導通して、前記第１電極に前記第２電圧と前記第３及び第４キャパシタに充電されている電圧との差に相当する電圧が印加された状態で、
    前記第４トランジスタが遮断され、前記第７トランジスタが導通して、前記複数の第１電極の電圧を増加させた後、
    前記第７トランジスタが遮断され、前記第５トランジスタが導通して、前記複数の第１電極の電圧をさらに増加させ、
    前記第１トランジスタが導通して、前記複数の第１電極の電圧をさらに増加させ、
    前記第５トランジスタが遮断され、前記第３トランジスタが導通して、前記複数の第１電極に前記第１電圧と前記第１及び第２キャパシタに充電されている電圧との合計に相当する電圧が印加されることを特徴とする請求項２３乃至２７のいずれか一項に記載のプラズマ表示装置の駆動装置。
29. 前記第１トランジスタ及び前記第３トランジスタが導通して、前記複数の第１電極に前記第１電圧と前記第１及び第２キャパシタに充電されている電圧との合計に相当する電圧が印加された状態で、
    前記第３トランジスタが遮断され、前記第６トランジスタが導通して、前記複数の第１電極の電圧を減少させた後、
    前記第１及び第６トランジスタが遮断され、前記第８トランジスタが導通して、前記複数の第１電極の電圧をさらに減少させ、
    前記第２トランジスタが導通して、前記複数の第１電極の電圧をさらに減少させ、
    前記第４トランジスタが導通して、前記複数の第１電極に前記第２電圧と前記第３及び第４キャパシタに充電されている電圧との差に相当する電圧が印加されることを特徴とする請求項２３乃至２７のいずれか一項に記載のプラズマ表示装置の駆動装置。
30. 前記第３電圧及び前記第４電圧の大きさが同一で、前記第５電圧及び前記第６電圧の大きさが同一であることを特徴とする請求項２３に記載のプラズマ表示装置の駆動装置。