KR100778444B1 - 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 Download PDF

Info

Publication number
KR100778444B1
KR100778444B1 KR1020060063905A KR20060063905A KR100778444B1 KR 100778444 B1 KR100778444 B1 KR 100778444B1 KR 1020060063905 A KR1020060063905 A KR 1020060063905A KR 20060063905 A KR20060063905 A KR 20060063905A KR 100778444 B1 KR100778444 B1 KR 100778444B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
capacitor
transistor
diode
Prior art date
Application number
KR1020060063905A
Other languages
English (en)
Inventor
곽상신
양학철
김준연
허현구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060063905A priority Critical patent/KR100778444B1/ko
Application granted granted Critical
Publication of KR100778444B1 publication Critical patent/KR100778444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 복수의 제1 전극에 인덕터의 제1단, 제1 트랜지스터의 소스 및 제2 트랜지스터의 드레인이 연결되어 있다. 제1 트랜지스터의 드레인이 Vs/2 전압을 충전하고 있는 커패시터의 제1단에 연결되고, 제2 트랜지스터의 소스가 커패시터의 제2단에 연결되어 있다. 그리고 커패시터의 제2단에 Vs 전압과 0V 전압을 선택적으로 인가하는 스위칭 수단이 커패시터의 제2단에 연결되어 있다. 커패시터의 제2단과 인덕터의 제2단 사이에 제1 다이오드, 제3 트랜지스터 및 제2 다이오드를 포함하는 상승 경로가 형성되어 있고, 커패시터의 제2단과 인덕터의 제2단 사이에 제3 다이오드, 제3 트랜지스터 및 제4 다이오드를 포함하는 하강 경로가 형성되어 있다. 이때, 상승 경로는 복수의 제1 전극의 전압을 증가시키며, 하강 경로는 복수의 제1 전극의 전압을 감소시킨다.
PDP, 전극, 방전, 전압, 트랜지스터, 경로, 내압, 공진, 리셋

Description

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법{PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 개략적으로 나타낸 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 신호 타이밍을 나타낸 도면이다.
도 5a 내지 도 5d는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(510)의 동작을 나타낸 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')를 개략적으로 나타내는 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 관한 것으 로, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
특히, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가된다. 이때, 유지 방전이 일어나는 두 전극은 용량성 성분으로 작용하므로, 전극에 하이 레벨 전압과 로우 레벨 전압을 인가하기 위해서는 무효 전력이 필요하다. 따라서 플라즈마 표시 장치의 유지 방전 회로에는 무효 전력을 회수하여 재사용하는 에너지 회수 회로가 사용된다.
이러한 에너지 회수 회로는 두 전극에 대해서 별도로 존재하며, 각 에너지 회수 회로에는 전극의 전압을 증가시키기 위한 트랜지스터와 전극의 전압을 감소시키기 위한 트랜지스터가 각각 형성되어 있다. 또한 두 전극에 하이 레벨 전압과 로우 레벨 전압을 인가하기 위한 트랜지스터가 각각 형성되어 있다. 따라서 에너지 회수 회로의 사용으로 인해 플라즈마 표시 장치의 구동 회로의 단가가 증가한다. 또한, 두 전극에 하이 레벨 전압과 로우 레벨 전압을 인가하기 위한 트랜지스터는 최소한 하이 레벨 전압과 로우 레벨 전압의 차이에 해당하는 전압을 내압으로 가져야 한다. 이와 같이 높은 내압을 가지는 트랜지스터로 인해 유지 방전 회로의 단가가 증가한다.
본 발명이 이루고자 하는 기술적 과제는 유지 방전 회로에서 트랜지스터의 수를 줄이고 낮은 내압의 트랜지스터를 사용할 수 있는 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는, 복수의 제1 전극, 제1 전압을 공급하는 제1 전원에 제1단이 연결되어 있는 제1 커패시터, 상기 제1 커패시터의 제2단과 노드 사이에 연결되어 있는 제1 트랜지스터, 상기 제1 커패시터의 제1단과 상기 노드 사이에 연결되어 있는 제2 트랜지스터, 상기 노드에 제1단이 연결되어 있는 제2 커패시터, 상기 제1 커패시터의 제2단과 상기 제2 커패시터의 제2단 사이에 연결되어 있는 충전 경로, 상기 제2 커패시터의 제2단과 상기 복수의 제1 전극 사이에 연결되어 있는 제3 트랜지스터, 상기 노드와 상기 복수의 제1 전극 사이에 연결되어 있는 제4 트랜지스터, 상기 복수의 제1 전극에 제1단이 연결되어 있는 인덕터, 상기 인덕터의 제2단에 애노드가 연결되어 있는 제1 다이오드, 상기 인덕터의 제2단에 캐소드가 연결되어 있는 제2 다이오드, 캐소드가 상기 제1 다이오드의 캐소드에 연결되어 있고 애노드가 상기 노드에 연결되어 있는 제3 다이오드, 애노드가 상기 제2 다이오드의 애노드에 연결되 어 있고 캐소드가 상기 노드에 연결되어 있는 제4 다이오드, 상기 제1 및 제3 다이오드의 접점에 제1단이 연결되고, 상기 제2 및 제4 다이오드의 접점에 제2단이 연결되어 있는 제5 트랜지스터를 포함한다.
본 발명의 다른 한 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 제1 전극에 제1단이 연결되어 있는 인덕터의 제2단에 연결되어 있는 트랜지스터를 제공하는 단계, 상기 트랜지스터를 턴온하여 제1 전압을 공급하는 제1 전원에 저장된 에너지를 상기 인덕터를 포함하는 제1 경로를 통하여 상기 제1 전극에 주입하여 상기 제1 전극의 전압을 증가시키는 단계, 상기 제1 전원과 제2 전압을 충전하고 있는 제1 커패시터를 통하여 상기 제1 전극에 상기 제1 전압과 상기 제2 전압의 합에 해당하는 제3 전압을 인가하는 단계, 상기 트랜지스터를 턴온하여 상기 제1 전극에 저장된 에너지를 상기 인덕터를 포함하며 상기 제1 경로와 다른 제2 경로를 통하여 상기 제1 전원으로 회수하여 상기 제1 전극의 전압을 감소시키는 단계, 그리고 상기 제1 전극에 상기 제1 전압을 인가하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치가 제공된다. 이 구동 장치는, 상기 제1 전극에 제1단이 연결되어 있는 인덕터, 제1 전압을 충전하고 있는 커패시터, 상기 커패시터의 제1단과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터, 상기 커패시터의 제2단과 상기 제1 전극 사이에 연결되어 있는 제2 트랜지스터, 제3 트랜지스터를 포함하며, 상기 커패시터의 제2단과 상기 인덕터의 제2단 사이에 연결되어 상기 제1 전극 의 전압을 증가시키는 상승 경로, 상기 제3 트랜지스터를 포함하며, 상기 커패시터의 제2단과 상기 인덕터의 제2단 사이에 연결되어 상기 제1 전극의 전압을 감소시키는 하강 경로, 상기 커패시터의 제2단에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 선택적으로 인가하는 스위칭 수단를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계 상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 대해서 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이고, 도 2는 본 발명의 제1 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500) 및 전원부(600)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다.
어드레스 전극 구동부(300)는 제어부(200)로부터의 구동 제어 신호에 따라 A 전극(A1-Am)에 구동 전압을 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터의 구동 제어 신호에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터의 구동 제어 신호에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 도시한 바와 같이 주사 전극 구동부(400)는 복수의 Y 전극(Y1-Yn)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 복수의 X 전극(X1-Xn)에 유지 방전 펄스를 Y 전극(Y1-Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.
전원부(600)는 제어부(200), 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)의 동작에 필요한 전원을 공급한다. 일반적으로 전원부(600)는 교류 전원으로부터 직류 전압을 생성하는 스위칭 모드 전원 공급 장치(Switching Mode Power Supply, 이하 "SMPS"라 함)를 포함할 수 있다.
다음으로, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3, 도 4 및 도 5a 내지 도 5d를 참조하여 상세하게 설명한다.
도 3은 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 개략적으로 나타낸 도면이다. 도 3에서는 설명의 편의상 복수의 X 전극(X1-Xn)에 연결되어 있는 유지 방전 회로(510)만을 도시하였으며, 이러한 유지 방전 회로(510)는 도 1의 유지 전극 구동부(500)에 형성될 수 있다. 그리고 복수의 Y 전극(Y1-Yn)에 연결된 유지 방전 회로(410)도 도 3의 유지 방전 회로(510)와 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(510)와 다른 구조를 가질 수도 있다.
이러한 유지 방전 회로(510)는 복수의 X 전극(X1-Xn)에 공통으로 연결될 수도 있으며, 또는 복수의 X 전극(X1-Xn) 중 일부 전극에만 연결될 수도 있다. 그리고 유지 방전 회로(510)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전극(Y)만을 도시하였으며, X 전극(X)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3에 도시한 바와 같이, 유지 방전 회로(510)는 트랜지스터(S1, S2, S3, S4, S5), 인덕터(L), 다이오드(D1-D9) 및 커패시터(C1, C2)를 포함한다. 도 3에서는 트랜지스터(S1, S2, S3, S4, S5)를 n채널 전계 효과 트랜지스터, 특히 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(S1, S2, S3, S4, S5)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(S1, S2, S3, S4, S5)로 사용될 수도 있다. 또한 도 3에서는 트랜지스터(S1, S2, S3, S4, S5)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(S1, S2, S3, S4, S5)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
구체적으로, 커패시터(C1)는 SMPS(도시하지 않음)에서 Vs/2 전압이 출력되는 출력단과 접지단(0) 사이에 직렬로 연결되어 있으며, 커패시터(C1)의 제1단에 의해 Vs/2 전압이 공급된다. 그리고 커패시터(C1)에 충전된 전압은 SMPS의 피드백 동작에 의해 Vs/2 전압을 유지할 수 있다. 트랜지스터(S1)의 드레인이 커패시터(C1)의 제1단에 연결되고, 트랜지스터(S1)의 소스는 노드(N)에 연결되어 있다. 트랜지스터(S2)의 소스는 커패시터(C1)의 제2단에 연결되어 있고, 트랜지스터(S2)의 드레인은 노드(N)에 연결되어 있다. 그리고 커패시터(C2)의 제1단이 커패시터(C1)의 제1단 및 트랜지스터(S1)의 드레인에 연결되어 있으며, 커패시터(C2)의 제2단이 노드(N)에 연결되어 있다. 다이오드(D1)의 애노드가 커패시터(C1)의 제1단에 연결되어 있고, 다이오드(D2)의 캐소드가 커패시터(C2)의 제1단에 연결되어 있다. 이때, 다이오드(D1)는 트랜지스터(S2)의 턴온 시에 커패시터(C2)를 Vs/2 전압으로 충전하는 충전 경로를 형성하며, 이 충전 경로에 의해 커패시터(C2)는 Vs/2 전압으로 충전된다. 다이오드(D1) 대신에 충전 경로를 형성할 수 있는 다른 소자(예를 들면, 트랜지스터)를 사용할 수도 있다. 그리고 두 트랜지스터(S1, S2)는 커패시터(C2)의 제2단에 Vs/2 전압과 0V 전압을 선택적으로 인가하는 스위칭 수단으로 동작한다.
X 전극에는 트랜지스터(S3)의 소스, 트랜지스터(S4)의 드레인, 인덕터(L)의 제1단이 연결되어 있다. 트랜지스터(S3)의 드레인은 커패시터(C2)의 제1단에 연결되어 있고, 트랜지스터(S4)의 소스가 노드(N)에 연결되어 있다. 이때, 트랜지스터(S4)의 바디 다이오드로 인해 형성되는 전류 경로를 차단하기 위해, 도 3에 도시한 바와 같이 다이오드(D4)가 트랜지스터(S4)에 직렬로 연결될 수 있다. 그리고 다이오드(D4)에 의해 X 전극(즉, 인덕터(L)의 제1단) 전압을 0V 전압으로 클램핑하는 경로가 차단될 수 있으므로, 도 3에 도시한 바와 같이 X 전극과 접지단(0) 사이에 클램핑 다이오드(D5)가 연결될 수도 있다. 그리고 인덕터(L)의 제2단 전압이 허용 전압을 넘지 않도록 인덕터(L)의 제2단 전압을 클램핑하기 위해, 다이오드(D2)가 커패시터(C2)의 제1단과 트랜지스터(S3)의 드레인 사이의 접점과 인덕터(L)의 제2단 사이에 연결될 수 있으며, 다이오드(D3)가 노드(N)와 트랜지스터(S4) 사이의 접점과 인덕터(L)의 제2단 사이에 연결될 수 있다.
그리고 인덕터(L)의 제2단에는 다이오드(D8)의 애노드 및 다이오드(D7)의 캐소드가 연결되어 있다. 다이오드(D8)의 캐소드에는 트랜지스터(S5)의 제1단 및 다이오드(D6)의 캐소드가 연결되고, 다이오드(D7)의 애노드에 트랜지스터(S5)의 제2단 및 다이오드(D9)의 애노드가 연결되어 있다. 다이오드(D6)의 애노드 및 다이오드(D9)의 캐소드는 노드(N)에 연결되어 있다. 이때, 다이오드(D6, D7)는 트랜지스터(S5)의 턴온 시에 X 전극의 전압을 증가시키는 상승 경로를 형성하며, 다이오드(D8, D9)는 트랜지스터(S5)의 턴온 시에 X 전극의 전압을 감소시키는 하강 경로를 형성한다.
이어서, 도 3의 유지 방전 회로(510)의 동작에 대해서 도 4, 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 4는 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 신호 타이밍을 나타낸 도면이며, 도 5a 내지 도 5d는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(510)의 동작을 나타낸 도면이다.
먼저, 도 4의 모드 1(M1) 직전(M4)에 트랜지스터(S2, S4)가 턴온되어 X 전극의 전압(Vx)이 0V 전압을 유지하고 있는 것으로 가정한다.
도 4 및 도 5a를 보면, 모드 1(M1)에서 트랜지스터(S2, S4)가 턴오프되고 트랜지스터(S1, S5)가 턴온되어, 도 5a에 도시된 바와 같이 커패시터(C1), 트랜지스터(S1), 다이오드(D6), 트랜지스터(S5), 다이오드(D7), 인덕터(L) 및 패널 커패시터(Cp)의 경로로 공진이 발생한다(①). 그러면, 커패시터(C1)에 충전된 에너지가 인덕터(L)를 통하여 X 전극에 주입되어 X 전극의 전압(Vx)이 0V 전압에서 Vs 전압까지 증가한다. 이때, 커패시터(C1)는 Vs/2 전압을 공급하므로, 유지 방전 회로(510)에 기생 성분이 없으면 공진 주기의 (1/2)에 해당하는 기간 동안에 X 전극의 전압(Vx)이 Vs 전압까지 증가할 수 있다.
다음, 모드 2(M2)에서는 트랜지스터(S1)가 턴온된 상태에서 트랜지스터(S5)가 턴오프되고 트랜지스터(S6)가 턴온되어, 도 5b에 도시된 바와 같이 커패시터(C1), 트랜지스터(S1), 커패시터(C2), 트랜지스터(S3) 및 패널 커패시터(Cp)의 경로를 통하여 X 전극에 Vs 전압이 인가되어 X 전극의 전압(Vx)이 Vs 전압으로 유지된다(②). 그리고 도 5b에 도시한 바와 같이, 모드 1(M1)에서 X 전극의 전압(Vx)을 Vs 전압까지 증가시킨 후에 인덕터(L)에 남아 있는 전류는 인덕터(L), 트랜지스터(S3)의 바디 다이오드, 커패시터(C2) 및 다이오드(D3)를 통하여 프리휠링한다. 즉, 인덕터(L)에 남아 있는 에너지가 커패시터(C2)로 회수된다. 이때, 트랜지스터(S4)의 소스 전압이 Vs/2 전압이고 트랜지스터(S4)의 드레인 전압이 Vs 전압이므로, 트랜지스터(S2)의 소스와 드레인 사이에는 Vs/2 전압이 걸린다. 또한 트랜지스터(S2)의 드레인 전압이 Vs/2 전압이고 트랜지스터(S2)의 소스 전압이 0V 전압이므로, 트랜지스터(S2)의 소스와 드레인 사이에는 Vs/2 전압이 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터를 트랜지스터(S2, S4)로 사용할 수 있다.
모드 3(M3)에서는 트랜지스터(S1)가 턴온된 상태에서 트랜지스터(S3)가 턴오프되고 트랜지스터(S5)가 턴온되어, 도 5c에 도시된 바와 같이 패널 커패시터(Cp), 인덕터(L), 다이오드(D8), 트랜지스터(S5), 다이오드(D9), 트랜지스터(S1) 및 커패시터(C1)의 경로로 공진이 발생한다(③). 그러면, 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L)를 통하여 커패시터(C1)로 회수되면서, X 전극의 전압(Vx)이 Vs 전압에서 0V 전압까지 감소한다.
이어서, 모드 4(M4)에서는 트랜지스터(S1, S5)가 턴오프되고 트랜지스터(S2, S4)가 턴온되어, 도 5d에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(S4)f, 다이오드(D4), 트랜지스터(S2), 접지단(0)의 경로를 통하여 X 전극에 0V 전압이 인가되어 X 전극의 전압(Vx)이 0V 전압으로 유지된다(④). 그리고 도 5d에 도시한 바와 같이 커패시터(C1), 다이오드(D1), 커패시터(C2), 트랜지스터(S2) 및 접지단의 경로를 통하여 커패시터(C2)에는 Vs/2 전압이 충전된다(④'). 이때, 트랜지스터(S3)의 소스 전압이 0V 전압이고 트랜지스터(S3)의 드레인 전압이 Vs/2 전압이므로, 트랜지스터(S3)의 소스와 드레인 사이에는 Vs/2 전압이 걸린다. 또한 트랜지스 터(S1)의 소스 전압이 0V 전압이고 트랜지스터(S1)의 드레인 전압이 Vs/2 전압이므로, Vs/2 전압을 내압으로 가지는 트랜지스터를 트랜지스터(S1, S3)로 사용할 수 있다.
트랜지스터(S4)의 소스 전압이 Vs/2 전압이고 트랜지스터(S4)의 드레인 전압이 Vs 전압이므로, 트랜지스터(S2)의 소스와 드레인 사이에는 Vs/2 전압이 걸린다. 또한 트랜지스터(S2)의 드레인 전압이 Vs/2 전압이고 트랜지스터(S2)의 소스 전압이 0V 전압이므로, 트랜지스터(S2)의 소스와 드레인 사이에는 Vs/2 전압이 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터를 트랜지스터(S2, S4)로 사용할 수 있다.
이와 같이, 본 발명의 실시 예에서는 유지 기간 동안 모드 1(M1) 내지 모드 4(M4)가 해당 서브필드의 가중치에 해당하는 횟수만큼 반복되어 X 전극에 Vs 전압과 0V 전압이 교대로 인가될 수 있다. 그리고 모드 1(M1)에서 패널 커패시터(Cp)에 주입한 에너지를 모드 3(M3)에서 회수할 수 있다. 그리고 트랜지스터(S1, S2, S3, S4, S5)들은 유지 방전 펄스의 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)의 절반에 해당하는 전압(Vs/2)을 내압으로 가지는 트랜지스터를 사용할 수 있다.
그리고 도 2에 도시한 바와 같이, 본 발명의 제1 실시 예에서 Y 전극에 연결된 유지 방전 회로(510)는 X 전극에 Vs 전압이 인가되는 동안 Y 전극에 0V 전압을 인가하고 X 전극에 0V 전압이 인가되는 동안 Y 전극에 Vs 전압을 인가할 수 있다.
이상, 본 발명의 제1 실시 예에서는 X 전극과 Y 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가하는 경우에 대해서 설명하였지만, 이와는 달리 X 전극과 Y 전극 중 하나의 전극에만 유지 방전 펄스가 인가될 수도 있다. 아래에서는 이러한 실시 예에 대해서 도 6 및 도 7을 참조하여 상세하게 설명한다.
도 6은 본 발명의 제2 실시 예에 따른 유지 방전 펄스를 나타내는 도면이고, 도 7은 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')를 개략적으로 나타내는 도면이다.
도 6에 도시한 바와 같이, 본 발명의 제2 실시 예에서는 유지 기간 동안 복수의 X 전극(X1-Xn)에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 인가되고, 복수의 Y 전극(Y1-Yn)에는 0V 전압이 인가된다. 이와 같이 하면, 도 2의 유지 방전 펄스와 동일하게 X 전극과 Y 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가질 수 있다. 이때, X 전극에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 인가되고, Y 전극은 접지 전압으로 바이어스되어 있다고 가정할 경우, 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')는 도 7에 도시한 바와 같이 커패시터(C1)에서 공급하는 전압을 제외하면 제1 실시 예와 동일하다. 구체적으로, 커패시터(C1)의 제1단은 전원부(600)의 SMPS에서 0V 전압이 출력되는 출력단에 연결되고 커패시터(C1)의 제2단은 전원부(600)의 SMPS에서 -Vs 전압이 출력되는 출력단에 연결되어 있다. 따라서, 커패시터(C1)에는 Vs 전압이 충전되어 있으며, 커패시터(C1)의 제1단은 Vs 전압을 공급하는 전원으로 동작하고 커패시터(C1)의 제2단은 -Vs 전압을 공급하는 전원으로 동작한다. 따라서, 이러한 유지 방전 회로(510')에 의해 X 전극에 Vs 전압과 -Vs 전압이 교대로 인가될 수 있다.
그리고 도 6 및 도 7에서는 X 전극에 유지 방전 회로(510')가 연결되고 Y 전극에 0V 전압이 인가되는 것으로 가정하였지만, Y 전극에 유지 방전 회로가 연결되고 X 전극에 0V 전압이 인가될 수도 있다. 또한 X 전극과 Y 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스가 반대 위상으로 인가될 수도 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 유지 방전 회로에서 낮은 내압을 가지는 트랜지스터를 사용할 수 있으며, 전원부에 형성된 커패시터를 에너지 회수용 커패시터로 사용하므로, 유지 방전 회로에 별도로 커패시터를 형성하지 않을 수 있다. 또한, 에너지 회수 회로에서 전극의 전압을 증가시키기 위한 트랜지스터와 전극의 전압을 감소시키기 위한 트랜지스터를 각각 사용하지 않고 동일한 트랜지스터를 사용할 수 있다. 이로 인해 유지 방전 회로의 가격을 줄일 수 있다.

Claims (18)

  1. 복수의 제1 전극,
    제1 전압을 공급하는 제1 전원에 제1단이 연결되어 있는 제1 커패시터,
    상기 제1 커패시터의 제2단과 노드 사이에 연결되어 있는 제1 트랜지스터,
    상기 제1 커패시터의 제1단과 상기 노드 사이에 연결되어 있는 제2 트랜지스터,
    상기 노드에 제1단이 연결되어 있는 제2 커패시터,
    상기 제1 커패시터의 제2단과 상기 제2 커패시터의 제2단 사이에 연결되어 있는 충전 경로,
    상기 제2 커패시터의 제2단과 상기 복수의 제1 전극 사이에 연결되어 있는 제3 트랜지스터,
    상기 노드와 상기 복수의 제1 전극 사이에 연결되어 있는 제4 트랜지스터,
    상기 복수의 제1 전극에 제1단이 연결되어 있는 인덕터,
    상기 인덕터의 제2단에 애노드가 연결되어 있는 제1 다이오드,
    상기 인덕터의 제2단에 캐소드가 연결되어 있는 제2 다이오드,
    캐소드가 상기 제1 다이오드의 캐소드에 연결되어 있고 애노드가 상기 노드에 연결되어 있는 제3 다이오드,
    애노드가 상기 제2 다이오드의 애노드에 연결되어 있고 캐소드가 상기 노드에 연결되어 있는 제4 다이오드, 그리고
    상기 제1 및 제3 다이오드의 접점에 제1단이 연결되고, 상기 제2 및 제4 다이오드의 접점에 제2단이 연결되어 있는 제5 트랜지스터
    를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 충전 경로는 상기 제1 커패시터의 제2단에 애노드가 연결되고 상기 제2 커패시터의 제2단에 캐소드가 연결되어 있는 제5 다이오드를 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제4 트랜지스터에 직렬로 연결되어 있으며 상기 제4 트랜지스터의 바디 다이오드와 반대 방향으로 형성되어 있는 제6 다이오드를 더 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    복수의 제1 전극에 캐소드가 연결되고 상기 제1 전원에 애노드가 연결되어 있는 제7 다이오드를 더 포함하는 플라즈마 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    교류 전원으로부터 직류 전압을 생성하는 전원부를 더 포함하며,
    상기 제1 커패시터는 상기 전원부에 형성되어 있는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 전원부는 스위칭 모드 전원 공급 장치(switching mode power supply)를 포함하며,
    상기 스위칭 모드 전원 공급 장치의 출력단이 상기 제1 커패시터의 제2단에 연결되는 플라즈마 표시 장치.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 커패시터의 제2단에서 상기 제1 전압보다 높은 제2 전압이 공급되며,
    상기 제2 트랜지스터의 턴온 시에 상기 제2 커패시터는 상기 제2 전압으로 충전되는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    제1 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 상기 제1 기간과 이어지는 제2 기간 동안 상기 제1 및 제3 트랜지스터를 턴온 상태로 설정하고, 상기 제2 기간과 이어지는 제3 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 상기 제3 기간과 이어지는 제4 기간 동안 상기 제2 및 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 인덕터의 제2단에 애노드가 연결되고 상기 제2 커패시터의 제2단에 캐소드가 연결되어 있는 제8 다이오드,
    상기 인덕터의 제2단에 캐소드가 연결되고 상기 노드에 애노드가 연결되어 있는 제9 다이오드를 더 포함하는 플라즈마 표시 장치.
  10. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    제1 전극에 제1단이 연결되어 있는 인덕터의 제2단에 연결되어 있는 트랜지스터를 제공하는 단계,
    상기 트랜지스터를 턴온하여 제1 전압을 공급하는 제1 전원에 저장된 에너지를 상기 인덕터를 포함하는 제1 경로를 통하여 상기 제1 전극에 주입하여 상기 제1 전극의 전압을 증가시키는 단계,
    상기 제1 전원과 제2 전압을 충전하고 있는 제1 커패시터를 통하여 상기 제1 전극에 상기 제1 전압과 상기 제2 전압의 합에 해당하는 제3 전압을 인가하는 단계,
    상기 트랜지스터를 턴온하여 상기 제1 전극에 저장된 에너지를 상기 인덕터를 포함하며 상기 제1 경로와 다른 제2 경로를 통하여 상기 제1 전원으로 회수하여 상기 제1 전극의 전압을 감소시키는 단계, 그리고
    상기 제1 전극에 상기 제1 전압을 인가하는 단계
    를 포함하며,
    상기 제1 전극에 상기 제3 전압을 인가하는 단계는 상기 인덕터에 남아 있는 에너지를 상기 제2 커패시터로 회수하는 단계를 포함하는 구동 방법.
  11. 제10항에 있어서,
    상기 제1 경로는,
    상기 제1 전원에 애노드가 연결되고 상기 트랜지스터의 제1단에 캐소드가 연결되어 있는 제1 다이오드, 그리고
    상기 인덕터의 제2단에 캐소드가 연결되고 상기 트랜지스터의 제2단에 애노드가 연결되어 있는 제2 다이오드를 포함하며,
    상기 제2 경로는,
    상기 인덕터의 제2단에 애노드가 연결되고 상기 트랜지스터의 제1단에 캐소드가 연결되어 있는 제3 다이오드, 그리고
    상기 제1 전원에 캐소드 연결되고 상기 트랜지스터의 제2단에 애노드가 연결되어 있는 제4 다이오드를 포함하는 구동 방법.
  12. 제11항에 있어서,
    상기 제1 전극에 상기 제1 전압을 인가하는 단계는 상기 제1 전원을 통하여 상기 제2 커패시터에 상기 제2 전압을 충전하는 단계를 포함하는 구동 방법.
  13. 삭제
  14. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 전극에 상기 제3 전압을 인가하는 단계는 상기 제2 전극에 상기 제1 전압을 인가하는 단계를 포함하며,
    상기 제1 전극에 상기 제1 전압을 인가하는 단계는 상기 제2 전극에 상기 제3 전압을 인가하는 단계를 포함하는 구동 방법.
  15. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치에 있어서,
    상기 제1 전극에 제1단이 연결되어 있는 인덕터,
    제1 전압을 충전하고 있는 커패시터,
    상기 커패시터의 제1단과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터,
    상기 커패시터의 제2단과 상기 제1 전극 사이에 연결되어 있는 제2 트랜지스터,
    제3 트랜지스터를 포함하며, 상기 커패시터의 제2단과 상기 인덕터의 제2단 사이에 연결되어 상기 제1 전극의 전압을 증가시키는 상승 경로,
    상기 제3 트랜지스터를 포함하며, 상기 커패시터의 제2단과 상기 인덕터의 제2단 사이에 연결되어 상기 제1 전극의 전압을 감소시키는 하강 경로,
    상기 커패시터의 제2단에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압 보다 낮은 제3 전압을 선택적으로 인가하는 스위칭 수단
    을 포함하는 구동 장치.
  16. 제15항에 있어서,
    상기 상승 경로는,
    상기 커패시터의 제2단에 애노드가 연결되고 상기 제1 트랜지스터의 제1단에 캐소드가 연결되어 있는 제1 다이오드, 그리고
    상기 제1 트랜지스터의 제2단에 애노드가 연결되고 상기 인덕터의 제2단에 캐소드가 연결되어 있는 제2 다이오드를 더 포함하며,
    상기 하강 경로는,
    상기 인덕터의 제2단에 애노드가 연결되고 상기 트랜지스터의 제1단에 캐소드가 연결되어 있는 제3 다이오드, 그리고
    상기 트랜지스터의 제1단에 애노드가 연결되고 상기 커패시터의 제2단에 캐소드가 연결되어 있는 제4 다이오드를 더 포함하는 구동 장치.
  17. 제16항에 있어서,
    상기 커패시터의 제2단에 상기 제2 전압을 인가한 상태에서 상기 제3 트랜지스터를 턴온하여 상기 상승 경로 및 상기 인덕터를 통하여 상기 제1 전극의 전압을 증가시키고,
    상기 커패시터의 제2단에 상기 제2 전압을 인가한 상태에서 상기 제1 트랜지 스터를 턴온하여 상기 제1 전극에 상기 제1 전압과 상기 제2 전압의 합에 해당하는 제4 전압을 인가하고,
    상기 커패시터의 제2단에 상기 제2 전압을 인가한 상태에서 상기 제3 트랜지스터를 턴온하여 상기 하강 경로 및 상기 인덕터를 통하여 상기 제1 전극의 전압을 감소시키고,
    상기 커패시터의 제2단에 상기 제3 전압을 인가한 상태에서 상기 제2 트랜지스터를 턴온하여 상기 제1 전극에 상기 제3 전압을 인가하는 구동 장치.
  18. 제17항에 있어서,
    상기 제1 전극에 상기 제4 전압이 인가되는 동안 상기 제2 전극에 상기 제3 전압이 인가되며, 상기 제1 전극에 상기 제3 전압이 인가되는 동안 상기 제2 전극에 상기 제4 전압이 인가되는 구동 장치.
KR1020060063905A 2006-07-07 2006-07-07 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 KR100778444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060063905A KR100778444B1 (ko) 2006-07-07 2006-07-07 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063905A KR100778444B1 (ko) 2006-07-07 2006-07-07 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100778444B1 true KR100778444B1 (ko) 2007-11-21

Family

ID=39080452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063905A KR100778444B1 (ko) 2006-07-07 2006-07-07 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100778444B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040064272A (ko) * 2001-11-06 2004-07-16 파이오니아 가부시키가이샤 전력 손실을 감소시킬 수 있는 구조를 갖는 표시 패널구동 장치
KR20060020810A (ko) * 2004-09-01 2006-03-07 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040064272A (ko) * 2001-11-06 2004-07-16 파이오니아 가부시키가이샤 전력 손실을 감소시킬 수 있는 구조를 갖는 표시 패널구동 장치
KR20060020810A (ko) * 2004-09-01 2006-03-07 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동 방법

Similar Documents

Publication Publication Date Title
US7176854B2 (en) Device and method for driving plasma display panel
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100649530B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100648685B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778445B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100739074B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778446B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee