KR100805113B1 - 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 Download PDF

Info

Publication number
KR100805113B1
KR100805113B1 KR1020060078882A KR20060078882A KR100805113B1 KR 100805113 B1 KR100805113 B1 KR 100805113B1 KR 1020060078882 A KR1020060078882 A KR 1020060078882A KR 20060078882 A KR20060078882 A KR 20060078882A KR 100805113 B1 KR100805113 B1 KR 100805113B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
electrode
inductor
transistor
Prior art date
Application number
KR1020060078882A
Other languages
English (en)
Inventor
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060078882A priority Critical patent/KR100805113B1/ko
Application granted granted Critical
Publication of KR100805113B1 publication Critical patent/KR100805113B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/047—Free-wheeling circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 복수의 제1 전극에 연결된 제1 인덕터에 제1 방향으로 전류를 흐르도록 하여 복수의 제1 전극의 전압을 증가시킨다. 그리고 복수의 제1 전극에 연결된 제2 인덕터에 제2 방향으로 전류를 흐르도록 하여 복수의 제1 전극의 전압을 감소시킨다. 이때, 복수의 제1 전극의 전압을 증가시킨 후 제1 인덕터에 제1 방향과 반대 방향으로 형성되는 전류를 제거하는 제1 전류 경로가 형성되며, 복수의 제1 전극의 전압을 감소시킨 후 제2 인덕터에 제2 방향과 반대 방향으로 형성되는 전류를 제거하는 제2 전류 경로가 형성되어 있다.
PDP, 전극, 방전, 전압, 프리휠링, 공진, 전류, 인덕터, 유지 방전 펄스

Description

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법{PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 개략적으로 나타낸 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 신호 타이밍을 나타낸 도면이다.
도 5a 내지 도 5h는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(510)의 동작을 나타낸 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')를 개략적으로 나타내는 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 관한 것으 로, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
이러한 동작을 하기 위해서, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가된다. 이때, 유지 방전이 일어나는 두 전극은 용량성 성분으로 작용하므로, 전극에 하이 레벨 전압 또는 로우 레벨 전압을 인가하기 위해서는 무효 전력이 필요하다. 따라서 플라즈마 표시 장치의 유지 방전 회로에서는 무효 전력을 회수하여 재사용하는 에너지 회수 회로가 사용된다.
이러한 에너지 회수 회로는 두 전극에 대해서 별도로 존재하며, 각 에너지 회수 회로에는 전극의 전압을 증가시키기 위한 트랜지스터 및 다이오드와 전극의 전압을 감소시키는 위한 트랜지스터 및 다이오드가 각각 형성되어 있다. 그리고 에너지 회수 회로에는 인덕터의 전압이 허용 전압을 넘지 않도록 인덕터의 전압을 클램핑하기 위한 클램핑 다이오드가 형성된다. 이때, 인덕터를 통해 전극의 전압을 증가시킨 후 또는 인덕터를 통해 전극의 전압을 감소시킨 후에, 전극의 전압을 증 가시킬 때 또는 전극의 전압을 감소시킬 때 인덕터에 형성되는 전류 방향과 반대 방향의 전류가 클램핑 다이오드를 통해 프리휠링된다. 이로 인해서 무효 전력이 증가되어 전력 소모가 커지게 된다.
본 발명이 이루고자 하는 기술적 과제는 프리휠링되는 전류를 제거할 수 있는 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는, 복수의 제1 전극, 제1 전압을 공급하는 제1 전원에 제1단이 연결되어 있는 제1 트랜지스터, 상기 제1 트랜지스터의 제2단에 제1단이 연결되고 제2 전압을 공급하는 제2 전원에 제2단이 연결되어 있는 제2 트랜지스터, 제3 전압을 충전하고 있으며, 제1단이 상기 제1 트랜지스터와 제2 트랜지스터의 접점에 연결되어 있는 제1 커패시터, 제4 전압을 충전하고 있으며, 상기 제1 커패시터의 제2단에 제1단이 연결되어 있는 제2 커패시터, 상기 제1 전원과 상기 제2 커패시터의 제2단 사이에 연결되어 있는 충전 경로, 상기 복수의 제1 전극에 연결되어 있는 제3 트랜지스터, 상기 복수의 제1 전극에 연결되어 있는 제4 트랜지스터, 제1 인덕터를 포함하며, 상기 제1 커패시터와 상기 제2 커패시터의 접점과 상기 제3 트랜지스터 사이에 연결되어, 상기 제1 인덕터에 제1 방향의 전류를 흐르도록 하여 상기 복수의 제1 전극의 전압을 증가시키는 상승 경로, 제2 인덕터를 포함하며, 상기 제1 커패시터와 상기 제2 커패시터의 접점과 상기 제4 트랜지스터 사이에 연결되어, 상기 제2 인덕터에 제2 방향의 전류를 흐르도록 하여 상기 복수의 제1 전극의 전압을 감소시키는 하강 경로, 상기 복수의 제1 전극과 상기 제2 커패시터의 제2단에 사이에 연결되어 있는 제5 트랜지스터, 상기 복수의 제1 전극과 상기 제1 커패시터의 제1단 사이에 연결되어 있는 제6 트랜지스터, 상기 제1 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류를 제거하기 위한 제1 전류 경로, 그리고 상기 제2 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류를 제거하기 위한 제2 전류 경로를 포함한다.
본 발명의 다른 한 특징에 따르면, 제1 전극을 포함하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 상기 제1 전극에 연결된 제1 인덕터에 제1 방향의 전류를 흐르게 하여 제1 전압을 공급하는 제1 전원과 제2 전압을 충전하고 있는 제1 커패시터에 저장된 에너지를 상기 제1 전극에 주입하는 단계, 상기 제1 전원과 상기 제1 커패시터 및 제3 전압을 충전하고 있는 제2 커패시터를 통하여 상기 제1 전극에 제4 전압을 인가하는 단계, 상기 제1 인덕터에 상기 제1 방향의 전류를 흐르게 하여 상기 제1 전압보다 높은 제5 전압을 공급하는 제2 전원과 상기 제1 커패시터에 저장된 에너지를 상기 제1 전극에 주입하는 단계, 상기 제2 전원과 상기 제1 및 제2 커패시터를 통하여 상기 제1 전극에 제6 전압을 인가하는 단계, 상기 제1 전극에 연결된 제2 인덕터에 제2 방향의 전류를 흐르게 하여 상기 제1 전극에 저장된 에너지를 상기 제1 커패시터 및 제2 전원으로 회수하는 단계, 상기 제1, 제2 커패시터 및 상기 제1 전원을 통하여 상기 제1 전극에 제7 전압을 인가하는 단계, 상기 제2 인덕터에 상기 제2 방향의 전류를 흐르게 하여 상기 제1 전극에 저장된 에너지를 상기 제1 커패시터 및 제1 전원으로 회수하는 단계, 그리고 상기 제1 전원을 통하여 상기 제1 전극에 상기 제1 전압을 인가하는 단계를 포함한다. 이때, 상기 제1 전극에 상기 제4 및 제6 전압을 인가하는 단계는 각각 상기 제1 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류를 상기 제1 커패시터로 회수하는 단계를 포함하며, 상기 제1 전극에 상기 제7 및 제1 전압을 인가하는 단계는 각각 상기 제2 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류를 상기 제2 전원으로 회수하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치가 제공된다. 이 구동 장치는, 제1 전압을 충전하고 있는 제1 커패시터, 제2 전압을 충전하고 있으며, 제1단이 상기 제1 커패시터의 제1단에 연결되어 있는 제2 커패시터, 상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 제1 인덕터, 상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 제2 인덕터, 상기 제1 인덕터의 제2단과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터, 상기 제2 인덕터의 제2단과 상기 제1 전극 사이에 연결되어 있는 제2 트랜지스터, 상기 제1 전극과 상기 제2 커패시터의 제2단 사이에 연결되어 있는 제3 트랜지스터, 상기 제1 전극과 상기 제1 커패시터의 제2단 사이에 연결되어 있는 제4 트랜지스터, 상기 제1 커패시터의 제2단에 제3 전압과 상기 제3 전압보다 낮은 제4 전압을 선택적으로 인가하는 스위칭 수단, 상기 제1 인덕터의 제2단과 상기 제1 트랜지스터의 접점과 상기 제4 전압을 공급하는 제1 전원 사이에 연결되어 있으며, 상기 제1 인덕터의 제2단에서 제1단 방향으로의 전류 경로를 형성하는 제1 다 이오드, 그리고 상기 제2 인덕터의 제2단과 상기 제2 트랜지스터의 접점과 상기 제3 전압을 공급하는 제2 전원 사이에 연결되어 있으며, 상기 제2 인덕터의 제1단에서 제2단 방향으로의 전류 경로를 형성하는 제2 다이오드를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계 상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 대해서 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이고, 도 2는 본 발명의 제1 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다.
어드레스 전극 구동부(300)는 제어부(200)로부터의 구동 제어 신호에 따라 A 전극(A1-Am)에 구동 전압을 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터의 구동 제어 신호에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터의 구동 제어 신호에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 도시한 바와 같이 주사 전극 구동부(400)는 복수의 Y 전극(Y1-Yn)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 복수의 X 전극(X1-Xn)에 유지 방전 펄스를 Y 전극(Y1-Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.
다음으로, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3, 도 4 및 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 3은 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)를 개략적으로 나타낸 도면이다. 도 3에서는 설명의 편의상 복수의 X 전극(X1-Xn)에 연결되어 있는 유지 방전 회로(510)만을 도시하였으며, 이러한 유지 방전 회로(510)는 도 1의 유지 전극 구동부(500)에 형성될 수 있다. 그리고 복수의 Y 전극(Y1-Yn)에 연결된 유지 방전 회로(410)도 도 3의 유지 방전 회로(510)와 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(510)와 다른 구조를 가질 수도 있다.
이러한 유지 방전 회로(510)는 복수의 X 전극(X1-Xn)에 공통으로 연결될 수도 있으며, 또는 복수의 X 전극(X1-Xn) 중 일부 전극에만 연결될 수도 있다. 그리고 유지 방전 회로(510)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전극(Y)만을 도시하였으며, X 전극(X)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3에 도시한 바와 같이, 유지 방전 회로(510)는 트랜지스터(S1, S2, S3, S4, Sr, Sf), 인덕터(Lr, Lf), 다이오드(D1-D5, Dr, Df) 및 커패시터(C1, C2)를 포함한다. 도 3에서는 트랜지스터(S1, S2, S3, S4, Sr, Sf)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(S1, S2, S3, S4, Sr, Sf)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(S1, S2, S3, S4, Sr, Sf)로 사용될 수도 있다. 또한 도 3에서는 트랜지스터(S1, S2, S3, S4, Sr, Sf)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(S1, S2, S3, S4, Sr, Sf)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
도 3을 보면, 트랜지스터(S1)의 드레인은 유지 방전 펄스의 하이 레벨 전 압(Vs)과 로우 레벨 전압(0V)의 절반에 해당하는 Vs/2 전압을 공급하는 전원(Vs/2)에 연결되어 있다. 이때, 전원(Vs/2)은 스위칭 모드 전원 공급 장치(switching mode power supply, SMPS)(도시하지 않음)의 출력단에 연결되어 커패시터에 의해 제공될 수 있다. 트랜지스터(S1)의 소스에 트랜지스터(S2)의 드레인이 연결되어 있으며, 트랜지스터(S2)의 소스는 유지 방전 펄스의 로우 레벨 전압, 즉 접지 전압(0V)을 공급하는 접지단(0)에 연결되어 있다. 커패시터(C1)의 제1단은 트랜지스터(S1)의 드레인 및 전원(Vs/2)에 연결되어 있고, 커패시터(C1)의 제2단은 커패시터(C2)의 제1단에 연결되어 있다. 커패시터(C2)의 제2단은 트랜지스터(S1)의 소스와 트랜지스터(S2)의 드레인에 연결되어 있다. 그리고 커패시터(C1)의 제1단에 다이오드(D1)의 캐소드가 연결되고 다이오드(D1)의 애노드가 전원(Vs/2)에 연결되어 있다. 이때, 다이오드(D1)는 트랜지스터(S2)의 턴온 시에 커패시터(C1, C2)를 각각 Vs/4 전압으로 충전하는 충전 경로를 형성하며, 이 충전 경로에 의해 커패시터(C1, C2)는 각각 Vs/4 전압으로 충전된다. 다이오드(D1) 대신에 충전 경로를 형성할 수 있는 다른 소자(예를 들면, 트랜지스터)를 사용할 수도 있다. 그리고 두 트랜지스터(S1, S2)는 커패시터(C2)의 제2단에 Vs/2 전압과 0V 전압을 선택적으로 인가하는 스위칭 수단으로 동작한다.
X 전극에 트랜지스터(S3)의 소스, 트랜지스터(S4)의 드레인, 트랜지스터(Sr)의 소스 및 트랜지스터(Sf)의 드레인이 연결되어 있다. 트랜지스터(S3)의 드레인은 다이오드(D1)의 캐소드와 커패시터(C1)의 제1단에 연결되어 있고, 트랜지스터(S4)의 소스는 커패시터(C2)의 제2단에 연결되어 있다. 트랜지스터(Sr)의 드레인은 다 이오드(Dr)의 캐소드에 연결되어 있고, 트랜지스터(Sf)의 소스는 다이오드(Df)의 애노드에 연결되어 있다. 다이오드(Dr)의 애노드에 인덕터(Lr)의 제1단이 연결되어 있고, 인덕터(Lr)의 제2단은 커패시터(C1)의 제2단과 커패시터(C1)의 제1단에 연결되어 있다. 다이오드(Df)의 캐소드는 인덕터(Lf)의 제1단에 연결되어 있고, 인덕터(Lf)의 제2단은 커패시터(C1)의 제2단과 커패시터(C1)의 제1단에 연결되어 있다. 이때, 다이오드(Dr)는 트랜지스터(Sr)의 바디 다이오드로 인해 형성되는 전류 경로를 차단하며, 트랜지스터(Sr)의 턴온 시에 X 전극의 전압을 증가시키는 상승 경로를 형성한다. 또한 다이오드(Df)는 트랜지스터(Sf)의 바디 다이오드로인해 형성되는 전류 경로를 차단하며, 트랜지스터(Xf)의 턴온 시에 X 전극의 전압을 감소시키는 하강 경로를 형성한다.
그리고 다이오드(D3)의 애노드가 접지단에 연결되고 다이오드(D3)의 캐소드가 인덕터(Lr)의 제1단과 다이오드(Dr)의 애노드에 연결되어 있다. 또한 다이오드(D4)의 캐소드가 전원(Vs/2)에 연결되고 다이오드(D4)의 애노드가 인덕터(Lf)의 제1단과 다이오드(Df)의 캐소드에 연결되어 있다. 이때, 다이오드(D3)는 인덕터(Lr)를 통하여 X 전극의 전압을 증가시킨 후, 트랜지스터(S2) 또는 트랜지스터(S1)의 턴온 시에 인덕터(Lr)에 남아 있는 에너지를 커패시터(C2)로 회수하는 전류 경로를 형성하며, 다이오드(D4)는 인덕터(Lf)를 통하여 Y 전극의 전압을 감소시킨 후, 트랜지스터(S2) 또는 트랜지스터(S1)의 턴온 시에 인덕터(Lf)에 남아 있는 에너지를 커패시터(C2)로 회수하는 전류 경로를 형성한다.
또한 다이오드(D2)의 애노드가 다이오드(Dr)의 캐소드와 트랜지스터(Sr)의 드레인에 연결되어 있고, 다이오드(D2)의 캐소드가 트랜지스터(S3)의 드레인, 커패시터(C1)의 제1단 및 다이오드(D1)의 캐소드에 연결되어 있다. 다이오드(D5)의 캐소드가 다이오드(Df)의 애노드와 트랜지스터(Sf)의 소스에 연결되어 있고, 다이오드(D5)의 애노드가 트랜지스터(S4)의 소스 및 커패시터(C2)의 제2단에 연결되어 있다. 이때, 다이오드(D2)는 인덕터(Lr)의 제1단에서 커패시터(C1)의 제1단으로의 전류 경로를 형성하기 위한 것이고, 다이오드(D5)는 커패시터(C2)의 제2단에서 인덕터(Lf)의 제1단으로의 전류 경로를 형성하기 위한 것으로, 다이오드(D2, D5) 대신에 전류 경로를 형성할 수 있는 다른 소자(예를 들어, 트랜지스터)를 사용할 수도 있다.
이어서, 도 3의 유지 방전 회로(510)의 동작에 대해서 도 4, 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 4는 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 신호 타이밍을 나타낸 도면이며, 도 5a 내지 도 5h는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(510)의 동작을 나타낸 도면이다.
먼저, 도 4 및 도 5a를 보면, 모드 1(M1)에서 트랜지스터(S2)가 턴온된 상태에서 트랜지스터(S4)가 턴오프되고 트랜지스터(Sr)가 턴온되어, 도 5a에 도시된 바와 같이 접지단(0), 트랜지스터(S2)의 바디 다이오드, 커패시터(C2), 인덕터(Lr), 다이오드(Dr), 트랜지스터(Sr) 및 패널 커패시터(Cp)의 경로로 공진이 발생한다(①). 그러면, 커패시터(C1)에 충전된 에너지가 인덕터(Lr)를 통하여 X 전극에 주입되어 X 전극의 전압(Vx)이 0V 전압에서 Vs/2 전압까지 증가한다.
모드 2(M2)에서는 트랜지스터(S2)가 턴온된 상태에서 트랜지스터(Sr)가 턴오프되고 트랜지스터(S3)가 턴온되어, 도 5b에 도시된 바와 같이 접지단(0), 트랜지스터(S2)의 바디 다이오드, 커패시터(C2, C1), 트랜지스터(S3) 및 패널 커패시터(Cp)의 경로를 통하여 X 전극에 Vs/2 전압이 인가된다(②). 그리고 모드 1(M1)에서 X 전극의 전압(Vx)을 Vs/2 전압으로 증가시킨 후에 인덕터(Lr)에 남아 있는 전류는 인덕터(Lr), 다이오드(Dr, D2) 및 커패시터(C1)를 통하여 프리휠링되면서 커패시터(C1)로 회수된다. 또한 다이오드(Dr)의 리버스 리커버리(reverse recovery) 현상에 의해 인덕터(Lr)에는 모드 1(M1)에서 인덕터(Lr)에 형성된 전류 방향과 반대 방향의 전류가 형성된다. 이때, 인덕터(Lr)에 형성되는 역방향 전류는 접지단(0), 다이오드(D3), 인덕터(Lr), 커패시터(C2), 트랜지스터(S2) 및 접지단(0)을 통하여 커패시터(C2)로 회수된다(②').
모드 3(M3)에서는 트랜지스터(S2, S3)가 턴오프되고 트랜지스터(S1, Sr)가 턴온되어, 도 5c에 도시된 바와 같이 전원(Vs/2), 트랜지스터(S1), 커패시터(C2), 인덕터(Lr), 다이오드(Dr), 트랜지스터(Sr) 및 패널 커패시터(Cp)의 경로로 공진이 발생한다(③). 그러면, 전원(Vs/2) 및 커패시터(C2)에 충전된 에너지가 인덕터(Lr)를 통하여 X 전극에 주입되어 X 전극의 전압(Vx)이 Vs/2 전압에서 Vs 전압까지 증가한다.
이어서, 모드 4(M4)에서는 트랜지스터(S1)가 턴온된 상태에서 트랜지스터(Sr)가 턴오프되고 트랜지스터(S3)가 턴온되어, 도 5d에 도시된 바와 같이 전원(Vs/2), 트랜지스터(S1), 커패시터(C2, C1), 트랜지스터(S3) 및 패널 커패시 터(Cp)의 경로를 통하여 X 전극에 Vs 전압이 인가된다(④). 그리고 모드 3(M3)에서 X 전극의 전압(Vx)을 Vs 전압으로 증가시킨 후에 인덕터(Lr)에 남아 있는 전류는 인덕터(Lr), 다이오드(Dr, D2) 및 커패시터(C1)를 통하여 프리휠링되면서 커패시터(C1)로 회수된다. 또한 다이오드(Dr)의 리버스 리커버리(reverse recovery) 현상에 의해 인덕터(Lr)에 형성되는 역방향 전류는 접지단(0), 다이오드(D3), 인덕터(Lr), 커패시터(C2), 트랜지스터(S2) 및 전원(Vs/2)을 통하여 커패시터(C2) 및 전원(Vs/2)으로 회수된다(④').
모드 5(M5)에서는 트랜지스터(S1)가 턴온된 상태에서 트랜지스터(S3)가 턴오프되고 트랜지스터(Sf)가 턴온되어, 도 5e에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(Sf), 다이오드(Df), 인덕터(Lf), 커패시터(C2), 트랜지스터(S1)의 바디 다이오드 및 전원(Vs/2)의 경로로 공진이 발생한다(⑤). 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(Lf)를 통하여 전원(Vs/2)으로 회수되면서, X 전극의 전압(Vx)이 Vs 전압에서 Vs/2 전압까지 감소한다.
모드 6(M6)에서는 트랜지스터(S1, Sf)가 턴오프되고 트랜지스터(S2, S3)가 턴온되어 도 5f에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(S3)의 바디 다이오드, 커패시터(C1, C2), 트랜지스터(S2) 및 접지단(0)의 경로를 통하여 X 전극에 Vs/2 전압이 인가된다(⑥). 그리고 모드 5(M5)에서 X 전극의 전압(Vx)을 Vs/2 전압으로 감소시킨 후에 인덕터(Lf)에 남아 있는 전류는 인덕터(Lf), 커패시터(C2), 다이오드(D5, Df)를 통하여 프리휠링되면서 커패시터(C2)로 회수된다. 또한 다이오드(Df)의 리버스 리커버리(reverse recovery) 현상에 의해 인덕터(Lf)에 형성되는 역방향 전류는 접지단(0), 트랜지스터(S2)의 바디 다이오드, 커패시터(C2), 인덕터(Lf), 다이오드(D4) 및 전원(Vs/2)의 경로를 통하여 전원(Vs/2)으로 회수된다(⑥').
모드 7(M7)에서는 트랜지스터(S2)가 턴온된 상태에서 트랜지스터(S3)가 턴오프되고 트랜지스터(Sf)가 턴온되어, 도 5g에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(Sf), 다이오드(Df), 인덕터(Lf), 커패시터(C2), 트랜지스터(S2) 및 접지단(0)의 경로로 공진이 발생한다(⑦). 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(Lf)를 통하여 접지단(0)으로 회수되면서, X 전극의 전압(Vx)이 Vs/2 전압에서 0V 전압까지 감소한다.
이어서, 모드 8(M8)에서는 트랜지스터(S2)가 턴온된 상태에서 트랜지스터(Sf)가 턴오프되고 트랜지스터(S4)가 턴온되어, 도 5h에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(S2) 및 접지단(0)의 경로를 통하여 X 전극에 0V 전압이 인가된다(⑧). 그리고 모드 7(M7)에서 X 전극의 전압(Vx)을 0V 전압으로 감소시킨 후에 인덕터(Lf)에 남아 있는 전류는 인덕터(Lf), 커패시터(C2), 다이오드(D5, Df)를 통하여 프리휠링되면서 커패시터(C2)로 회수된다. 또한 다이오드(Dr)의 리버스 리커버리(reverse recovery) 현상에 의해 인덕터(Lf)에 형성되는 역방향 전류는 접지단(0), 트랜지스터(S2)의 바디 다이오드, 커패시터(C2), 인덕터(Lf), 다이오드(D4) 및 전원(Vs/2)의 경로를 통하여 전원(Vs/2)으로 회수된다(⑧').
이와 같이, 본 발명의 제1 실시 예에서는 유지 기간 동안 모드 1(M1) 내지 모드 8(M8)이 해당 서브필드의 가중치에 해당하는 횟수만큼 반복되어 X 전극에 Vs 전압과 0V 전압이 교대로 인가될 수 있다. 그리고 모드 1 및 3(M1, M3)에서 인덕 터(Lr)에 남아 있는 전류는 모드 2 및 모드 4(M2, M4)에서 커패시터(C1)로 회수되고, 모드 2 및 모드 4(M2, M4)에서 다이오드(Dr)의 리버스 리커버리(reverse recovery) 현상에 의해 인덕터(Lr)에 형성되는 역방향 전류는 커패시터(C2)로 회수된다. 또한 모드 5 및 7(M5, M7)에서 인덕터(Lf)에 남아 있는 전류는 모드 6 및 모드 8(M6, M8)에서 커패시터(C2)로 회수되고, 모드 6 및 모드 8(M6, M8)에서 다이오드(Df)의 리버스 리커버리(reverse recovery) 현상에 의해 인덕터(Lr)에 형성되는 역방향 전류는 전원(Vs/2)으로 회수되므로, 무효 소비 전력이 저감된다.
그리고 도 2에 도시한 바와 같이, 본 발명의 제1 실시 예에서 Y 전극에 연결된 유지 방전 회로(510)는 X 전극에 Vs 전압이 인가되는 동안 Y 전극에 0V 전압을 인가하고 X 전극에 0V 전압이 인가되는 동안 Y 전극에 Vs 전압을 인가할 수 있다.
이상, 본 발명의 제1 실시 예에서는 X 전극과 Y 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가하는 경우에 대해서 설명하였지만, 이와는 달리 X 전극과 Y 전극 중 하나의 전극에만 유지 방전 펄스가 인가될 수도 있다. 아래에서는 이러한 실시 예에 대해서 도 6 및 도 7을 참조하여 상세하게 설명한다.
도 6은 본 발명의 제2 실시 예에 따른 유지 방전 펄스를 나타내는 도면이고, 도 7은 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')를 개략적으로 나타내는 도면이다.
도 6에 도시한 바와 같이, 본 발명의 제2 실시 예에서는 유지 기간 동안 복수의 X 전극(X1-Xn)에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 인가 되고, 복수의 Y 전극(Y1-Yn)에는 0V 전압이 인가된다. 이와 같이 하면, 도 2의 유지 방전 펄스와 동일하게 X 전극과 Y 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가질 수 있다.
이때, 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')는 도 7에 도시한 바와 같이 전원에서 공급하는 전압을 제외하면 제1 실시 예와 동일하다. 구체적으로, 트랜지스터(S1)의 드레인이 접지단(0)에 연결되고 트랜지스터(S2)의 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되어 있다. 따라서, 트랜지스터(S1, S2)의 동작에 의해 커패시터(C2)의 제1단에는 0V 전압과 -Vs 전압이 선택적으로 인가될 수 있다. 그리고 도 5a 내지 도 5h에 도시한 바와 같은 경로를 통하여 X 전극에 Vs 전압과 -Vs 전압을 교대로 인가될 수 있다.
그리고 도 6 및 도 7에서는 X 전극에 유지 방전 회로(510')가 연결되고 Y 전극에 0V 전압이 인가되는 것으로 가정하였지만, Y 전극에 유지 방전 회로가 연결되고 X 전극에 0V 전압이 인가될 수도 있다.
또한, 도 7의 유지 방전 회로(510')에서 트랜지스터(S2)의 소스를 -Vs/2 전압을 공급하는 전원에 연결하면, X 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스가 인가될 수 있다. 그리고 Y 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스를 X 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명 의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 유지 방전 회로에서 인덕터를 통해 전극의 전압을 증가시키거나 감소시킨 후에 인덕터에 남아 있는 전류 및 전극의 전압을 증가시키거나 감소시킬 때 인덕터에 형성되었던 전류 경로와 반대 방향의 전류를 회수함으로써 무효 전력을 감소시킬 수 있다.

Claims (21)

  1. 복수의 제1 전극,
    제1 전압을 공급하는 제1 전원에 제1단이 연결되어 있는 제1 트랜지스터,
    상기 제1 트랜지스터의 제2단에 제1단이 연결되고 제2 전압을 공급하는 제2 전원에 제2단이 연결되어 있는 제2 트랜지스터,
    제3 전압을 충전하고 있으며, 제1단이 상기 제1 트랜지스터와 제2 트랜지스터의 접점에 연결되어 있는 제1 커패시터,
    제4 전압을 충전하고 있으며, 상기 제1 커패시터의 제2단에 제1단이 연결되어 있는 제2 커패시터,
    상기 제1 전원과 상기 제2 커패시터의 제2단 사이에 연결되어 있는 충전 경로,
    상기 복수의 제1 전극에 연결되어 있는 제3 트랜지스터,
    상기 복수의 제1 전극에 연결되어 있는 제4 트랜지스터,
    제1 인덕터를 포함하며, 상기 제1 커패시터와 상기 제2 커패시터의 접점과 상기 제3 트랜지스터 사이에 연결되어, 상기 제1 인덕터에 제1 방향의 전류를 흐르도록 하여 상기 복수의 제1 전극의 전압을 증가시키는 상승 경로,
    제2 인덕터를 포함하며, 상기 제1 커패시터와 상기 제2 커패시터의 접점과 상기 제4 트랜지스터 사이에 연결되어, 상기 제2 인덕터에 제2 방향의 전류를 흐르도록 하여 상기 복수의 제1 전극의 전압을 감소시키는 하강 경로,
    상기 복수의 제1 전극과 상기 제2 커패시터의 제2단에 사이에 연결되어 있는 제5 트랜지스터,
    상기 복수의 제1 전극과 상기 제1 커패시터의 제1단 사이에 연결되어 있는 제6 트랜지스터,
    상기 제1 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류를 제거하기 위한 제1 전류 경로, 그리고
    상기 제2 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류를 제거하기 위한 제2 전류 경로를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 인덕터의 각 제1단이 상기 제1 커패시터와 상기 제2 커패시터의 접점에 연결되며,
    상기 제1 전류 경로는 상기 제1 인덕터의 제2단에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되어 있는 제1 다이오드를 포함하며,
    상기 제2 전류 경로는 상기 제2 인덕터의 제2단에 애노드가 연결되고, 상기 제1 전원에 캐소드가 연결되어 있는 제2 다이오드를 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 상승 경로를 통해 상기 제1 전극의 전압을 증가시킨 후 상기 제1 인덕터에 남아 있는 에너지를 상기 제2 커패시터로 회수하는 제3 전류 경로, 그리고
    상기 하강 경로를 통해 상기 제1 전극의 전압을 감소시킨 후 상기 제2 인덕터에 남아 있는 에너지를 상기 제1 커패시터로 회수하는 제4 전류 경로를 더 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 제3 전류 경로는 상기 제1 인덕터의 제2단에 애노드가 연결되고 상기 제2 커패시터의 제2단에 캐소드가 연결되어 있는 제3 다이오드를 포함하며,
    상기 제4 전류 경로는 상기 제2 인덕터의 제2단에 캐소드가 연결되고 상기 제1 커패시터의 제1단에 애노드가 연결되어 있는 제4 다이오드를 포함하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 충전 경로는 상기 제1 전원에 애노드가 연결되고 상기 제2 커패시터의 제2단에 캐소드가 연결되어 있는 제5 다이오드를 포함하는 플라즈마 표시 장치.
  6. 제1항 내지 제5항 중 어느 항에 있어서,
    상기 제2 트랜지스터의 턴온 시에 상기 제1 및 제2 커패시터는 각각 상기 제3 및 제4 전압으로 충전되며, 상기 제3 및 제4 전압은 각각 상기 제1 전압과 상기 제2 전압의 차의 절반에 해당하는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    제1 기간 동안 상기 제2 및 제3 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제1 및 제3 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 제5 기간 동안 상기 제1 및 제4 트랜지스터를 턴온 상태로 설정하고, 제6 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하고, 제7 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하고, 제8 기간 동안 상기 제2 및 제6 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 제2 및 제4 기간 동안 상기 제1 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류가 상기 제1 전류 경로를 통해 상기 제1 커패시터로 회수되며,
    상기 제6 및 제8 기간 동안 상기 제2 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류가 상기 제2 전류 경로를 통해 상기 제1 커패시터로 회수되는 플라즈마 표시 장치.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 상승 경로는 상기 제1 인덕터와 상기 제3 트랜지스터 사이에 연결되어 있는 제6 다이오드를 포함하며,
    상기 하강 경로는 상기 제2 인덕터와 상기 제4 트랜지스터 사이에 연결되어 있는 제7 다이오드를 포함하는 플라즈마 표시 장치.
  10. 제1항 내지 제5항 중 어느 항에 있어서,
    상기 제2 전압은 접지 전압이며, 상기 제1 전압은 양의 전압인 플라즈마 표시 장치.
  11. 제1항 내지 제5항 중 어느 항에 있어서,
    상기 제1 전압은 접지 전압이며, 상기 제2 전압은 음의 전압인 플라즈마 표시 장치.
  12. 제1 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 제1 전극에 연결된 제1 인덕터에 제1 방향의 전류를 흐르게 하여 제1 전압을 공급하는 제1 전원과 제2 전압을 충전하고 있는 제1 커패시터에 저장된 에너지를 상기 제1 전극에 주입하는 단계,
    상기 제1 전원과 상기 제1 커패시터 및 제3 전압을 충전하고 있는 제2 커패시터를 통하여 상기 제1 전극에 제4 전압을 인가하는 단계,
    상기 제1 인덕터에 상기 제1 방향의 전류를 흐르게 하여 상기 제1 전압보다 높은 제5 전압을 공급하는 제2 전원과 상기 제1 커패시터에 저장된 에너지를 상기 제1 전극에 주입하는 단계,
    상기 제2 전원과 상기 제1 및 제2 커패시터를 통하여 상기 제1 전극에 제6 전압을 인가하는 단계,
    상기 제1 전극에 연결된 제2 인덕터에 제2 방향의 전류를 흐르게 하여 상기 제1 전극에 저장된 에너지를 상기 제1 커패시터 및 제2 전원으로 회수하는 단계,
    상기 제1, 제2 커패시터 및 상기 제1 전원을 통하여 상기 제1 전극에 제7 전압을 인가하는 단계,
    상기 제2 인덕터에 상기 제2 방향의 전류를 흐르게 하여 상기 제1 전극에 저장된 에너지를 상기 제1 커패시터 및 제1 전원으로 회수하는 단계, 그리고
    상기 제1 전원을 통하여 상기 제1 전극에 상기 제1 전압을 인가하는 단계를 포함하며,
    상기 제1 전극에 상기 제4 및 제6 전압을 인가하는 단계는 각각 상기 제1 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류를 상기 제1 커패시터로 회수하는 단계를 포함하며,
    상기 제1 전극에 상기 제7 및 제1 전압을 인가하는 단계는 각각 상기 제2 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류를 상기 제2 전원으로 회수하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 제1 전극에 제4 및 제6 전압을 인가하는 단계는 각각 상기 제1 인덕터에 남아 있는 에너지를 상기 제2 커패시터로 회수하는 단계를 더 포함하며,
    상기 제1 전극에 상기 제7 및 제1 전압을 인가하는 단계는 각각 상기 제2 인덕터에 남아 있는 에너지를 상기 제1 커패시터로 회수하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  14. 제13항에 있어서,
    상기 플라즈마 표시 장치는 상기 제1 전극과 함께 유지 방전을 수행하는 제2 전극을 더 포함하며,
    상기 제1 전극에 상기 제6 전압을 인가하는 단계는 상기 제2 전극에 상기 제1 전압을 인가하는 단계를 더 포함하며,
    상기 제1 전극에 상기 제1 전압을 인가하는 단계는 상기 제2 전극에 상기 제6 전압을 인가하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 및 제3 전압은 각각 상기 제5 전압과 상기 제1 전압의 차의 절반에 해당하는 전압인 플라즈마 표시 장치의 구동 방법.
  16. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치에 있어서,
    제1 전압을 충전하고 있는 제1 커패시터,
    제2 전압을 충전하고 있으며, 제1단이 상기 제1 커패시터의 제1단에 연결되어 있는 제2 커패시터,
    상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 제1 인덕터,
    상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 제2 인덕터,
    상기 제1 인덕터의 제2단과 상기 제1 전극 사이에 연결되어 있는 제1 트랜지스터,
    상기 제2 인덕터의 제2단과 상기 제1 전극 사이에 연결되어 있는 제2 트랜지스터,
    상기 제1 전극과 상기 제2 커패시터의 제2단 사이에 연결되어 있는 제3 트랜지스터,
    상기 제1 전극과 상기 제1 커패시터의 제2단 사이에 연결되어 있는 제4 트랜지스터,
    상기 제1 커패시터의 제2단에 제3 전압과 상기 제3 전압보다 낮은 제4 전압을 선택적으로 인가하는 스위칭 수단,
    상기 제1 인덕터의 제2단과 상기 제1 트랜지스터의 접점과 상기 제4 전압을 공급하는 제1 전원 사이에 연결되어 있으며, 상기 제1 인덕터의 제2단에서 제1단 방향으로의 전류 경로를 형성하는 제1 다이오드, 그리고
    상기 제2 인덕터의 제2단과 상기 제2 트랜지스터의 접점과 상기 제3 전압을 공급하는 제2 전원 사이에 연결되어 있으며, 상기 제2 인덕터의 제1단에서 제2단 방향으로의 전류 경로를 형성하는 제2 다이오드
    를 포함하는 구동 장치.
  17. 제16항에 있어서,
    상기 제1 인덕터의 제2단에 애노드가 연결되고 상기 제2 커패시터의 제2단 에 캐소드가 연결되어 있는 제3 다이오드, 그리고
    상기 제2 인덕터의 제2단에 캐소드가 연결되고 상기 제1 커패시터의 제2단에 애노드가 연결되어 있는 제4 다이오드를 더 포함하는 구동 장치.
  18. 제17항에 있어서,
    상기 제1 커패시터의 제2단에 상기 제4 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여 상기 제1 인덕터의 제1단에서 제2단으로의 전류 경로를 통하여 상기 제1 전극의 전압을 증가시키고,
    상기 제1 커패시터의 제2단에 상기 제4 전압을 인가한 상태에서 상기 제3 트랜지스터를 턴온하여 상기 제1 전극에 제5 전압을 인가하고,
    상기 제1 커패시터의 제2단에 상기 제3 전압을 인가한 상태에서 상기 제1 인덕터의 제1단에서 제2단으로의 전류 경로를 통하여 상기 제1 전극의 전압을 더 증가시키고,
    상기 제1 커패시터의 제2단에 상기 제3 전압을 인가한 상태에서 상기 제3 트랜지스터를 턴온하여 상기 제1 전극에 제6 전압을 인가하며,
    상기 제1 전극에 상기 제5 및 제6 전압이 인가되는 동안 상기 제1 인덕터의 제2단에서 제1단으로 형성되는 전류가 상기 제1 커패시터로 회수되는 구동 장치.
  19. 제18항에 있어서,
    상기 제1 커패시터에 상기 제3 전압을 인가한 상태에서 상기 제2 트랜지스터를 턴온하여 상기 제2 인덕터의 제2단에서 제1단으로의 전류 경로를 통하여 상기 제1 전극의 전압을 감소시키고,
    상기 제1 커패시터에 상기 제4 전압을 인가한 상태에서 상기 제3 트랜지스터를 턴온하여 상기 제1 전극에 상기 제5 전압을 인가하고,
    상기 제1 커패시터에 상기 제3 전압을 인가한 상태에서 상기 제2 트랜지스터를 턴온하여 상기 제2 인덕터의 제2단에서 제1단으로의 전류 경로를 통하여 상기 제1 전극의 전압을 더 감소시키고,
    상기 제1 커패시터에 상기 제4 전압을 인가한 상태에서 제4 트랜지스터를 턴온하여 제1 전극에 상기 제4 전압을 인가하며,
    상기 제1 전극에 상기 제5 및 제4 전압이 인가되는 동안 상기 제2 인덕터의 제1단에서 제2단으로 형성되는 전류가 상기 제1 커패시터로 회수되는 구동 장치.
  20. 제19항에 있어서,
    상기 제1 전극에 상기 제5 및 제6 전압이 인가되는 동안 상기 제1 인덕터에 남아 있는 에너지는 상기 제2 커패시터로 회수되고,
    상기 제1 전극에 상기 제5 및 제4 전압이 인가되는 동안 상기 제2 인덕터에 남아 있는 에너지는 상기 제1 커패시터로 회수되는 구동 장치.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 제1 전극에 상기 제6 전압이 인가되는 동안 상기 제2 전극에 상기 제4 전압이 인가되며, 상기 제1 전극에 상기 제4 전압이 인가되는 동안 상기 제2 전극에 상기 제6 전압이 인가되는 구동 장치.
KR1020060078882A 2006-08-21 2006-08-21 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 KR100805113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060078882A KR100805113B1 (ko) 2006-08-21 2006-08-21 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060078882A KR100805113B1 (ko) 2006-08-21 2006-08-21 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100805113B1 true KR100805113B1 (ko) 2008-02-21

Family

ID=39382556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078882A KR100805113B1 (ko) 2006-08-21 2006-08-21 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100805113B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081936A (ko) * 2002-04-15 2003-10-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR20040000908A (ko) * 2002-06-26 2004-01-07 삼성전자주식회사 잉크젯 프린터 헤드 및 그 제조 방법
KR20060022596A (ko) * 2004-09-07 2006-03-10 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081936A (ko) * 2002-04-15 2003-10-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR20040000908A (ko) * 2002-06-26 2004-01-07 삼성전자주식회사 잉크젯 프린터 헤드 및 그 제조 방법
KR20060022596A (ko) * 2004-09-07 2006-03-10 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치

Similar Documents

Publication Publication Date Title
KR100649530B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778445B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739626B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739074B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100670153B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100542216B1 (ko) 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치
KR100684857B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080033626A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee