KR100542216B1 - 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치 - Google Patents

플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치 Download PDF

Info

Publication number
KR100542216B1
KR100542216B1 KR1020040038985A KR20040038985A KR100542216B1 KR 100542216 B1 KR100542216 B1 KR 100542216B1 KR 1020040038985 A KR1020040038985 A KR 1020040038985A KR 20040038985 A KR20040038985 A KR 20040038985A KR 100542216 B1 KR100542216 B1 KR 100542216B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
switch
turned
path
Prior art date
Application number
KR1020040038985A
Other languages
English (en)
Other versions
KR20050121279A (ko
Inventor
김준형
이준영
이주열
이재운
김종수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038985A priority Critical patent/KR100542216B1/ko
Publication of KR20050121279A publication Critical patent/KR20050121279A/ko
Application granted granted Critical
Publication of KR100542216B1 publication Critical patent/KR100542216B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 패널의 전력 회수 회로에서, 하나의 전력 회수부와 주사 전극을 제1 경로 스위치를 통하여 연결하고 이 전력 회수부와 유지 전극을 제2 경로 스위치를 통하여 연결한다. 그리고 주사 전극에 유지방전 펄스를 인가할 때는 제1 경로 스위치를 턴온하고 제2 경로 스위치를 턴오프하며, 유지 전극에 유지방전 펄스를 인가할 때는 제2 경로 스위치를 턴온하고 제1 경로 스위치를 턴오프한다. 이와 같이 하면, 주사 전극과 유지 전극에 별개로 사용되는 전력 회수 회로를 하나로 통합할 수 있다.
PDP, 전력회수, 트랜지스터, 인덕터, 공진, 통합

Description

플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치{DRIVING DEVICE OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 2는 본 발명의 실시예에 따른 전력 회수 회로를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 전력 회수 회로의 동작 타이밍도이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 주사·유지 구동부의 구동 회로를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
본 발명은 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치에 관한 것으로, 특히 플라즈마 표시 패널의 전력 회수 회로에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 패널의 구동 방법은 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 리셋 기간은 방전 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 방전 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
플라즈마 표시 패널은 그 유지방전을 위한 주사 전극 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 커패시턴스성분(이하, 패널 커패시터라 함)이 존재하며, 유지방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.
이러한 전력 회수 회로로서 Weber에 의해 제안된 회로(미국특허 4,866,349 및 5,081,400)가 있다. Weber의 전력 회수 회로는 인덕터와 패널 커패시터의 공진을 이용하여 패널 커패시터를 유지방전 전압(Vs)으로 충전 또는 접지 전압(0V)으로 방전시킨다.
일반적으로 주사 전극과 유지 전극을 각각 별도의 구동 회로로 동작시키기 때문에, 주사 전극 구동 회로에 유지 전극 구동 회로에 각각 전력 회수 회로가 형성되어 있다. 그리고 유지방전에 사용되는 전압의 레벨이 높기 때문에 전력 회수 회로에 사용하는 소자의 가격이 비싸며, 종래와 같이 주사 전극과 유지 전극에 별개의 전력 회수 회로를 사용하면 단가가 증가한다.
본 발명이 이루고자 하는 기술적 과제는 주사 전극과 유지 전극에 대한 공통의 전력 회수 회로를 제공하는 것이다.
본 발명의 한 특징에 따르면, 제1 전극과 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널과 상기 플라즈마 표시 패널을 구동하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 본 발명의 구동 회로는, 인덕터, 상기 제1 전극과 상기 인덕터의 제1단 사이에 연결되는 적어도 하나의 제1 스위치, 상기 제2 전극과 상기 인덕터의 제1단 사이에 연결되는 적어도 하나의 제2 스위치, 상기 제1 스위치와 제2 스위치의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되는 제3 스위치, 상기 제1 스위치와 제2 스위치의 접점과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되는 제4 스위치, 그리고 상기 제1 전압과 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원과 상기 인덕터의 제2단 사이에 연결되는 적어도 하나의 제5 스위치를 포함한다.
본 발명의 한 실시예에 따르면, 본 발명의 구동 회로는 상기 제1 전극과 상기 제2 전원 사이에 연결되는 제6 스위치 및 상기 제2 전극과 상기 제2 전원 사이에 연결되는 제7 스위치를 더 포함한다.
본 발명의 다른 실시예에 따르면, 상기 제1 및 제7 스위치가 턴온되고 상기 제2 스위치가 턴오프된 상태에서, 상기 제5 스위치가 턴온되어 상기 제1 전극의 전압이 상기 제2 전압에서 증가한 후에 상기 제3 스위치가 턴온되어 상기 제1 전극에 상기 제1 전압이 인가되며, 상기 제5 스위치가 턴온되어 상기 제1 전극의 전압이 상기 제1 전압에서 감소한 후에 상기 제4 스위치가 턴온되어 상기 제1 전극에 상기 제2 전압이 인가된다.
본 발명의 다른 실시예에 따르면, 상기 제2 및 제6 스위치가 턴온되고 상기 제1 스위치가 턴오프된 상태에서, 상기 제5 스위치가 턴온되어 상기 제2 전극의 전압이 상기 제2 전압에서 증가한 후에 상기 제3 스위치가 턴온되어 상기 제2 전극에 상기 제1 전압이 인가되며, 상기 제5 스위치가 턴온되어 상기 제2 전극의 전압이 상기 제1 전압에서 감소한 후에 상기 제4 스위치가 턴온되어 상기 제2 전극에 상기 제2 전압이 인가된다.
본 발명의 한 실시예에 따르면, 상기 적어도 하나의 제5 스위치는 상기 제3 전원과 상기 인덕터의 제2단 사이에 병렬로 연결되는 제1 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터가 턴온되는 경우에 상기 전극의 전압이 증가하고 상기 제2 트랜지스터가 턴온되는 경우에 상기 전극의 전압이 감소한다.
본 발명의 한 실시예에 따르면, 상기 제1 스위치는 각각 바디 다이오드를 가지며 직렬로 연결되어 있는 제1 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터의 바디 다이오드가 반대 방향으로 형성되어 있다.
본 발명의 다른 실시예에 따르면, 본 발명의 구동 회로는 상기 제1 및 제2 트랜지스터의 접점과 제4 전압을 공급하는 제4 전원 사이에 연결되어 턴온시에 상 기 제1 전극의 전압이 점진적으로 증가하도록 동작하는 제8 스위치를 더 포함한다.
본 발명의 다른 실시예에 따르면, 상기 구동 회로는 상기 제1 및 제2 트랜지스터의 접점과 제4 전압을 공급하는 제4 전원 사이에 연결되어 일정 기간 동안 턴온되어 상기 제1 전극을 상기 제4 전압으로 바이어스하는 제8 스위치를 더 포함한다.
본 발명의 다른 특징에 따르면, 제1 전극과 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널을 구동하는 장치가 제공된다. 본 발명의 구동 장치는, 상기 제1 전극에 제1 경로를 통하여 제1단이 연결되며 상기 제2 전극에 제2 경로를 통하여 상기 제1단이 연결되는 인덕터, 상기 제1 경로 및 상기 제2 경로의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되는 제1 스위치, 그리고 상기 제1 경로 및 상기 제2 경로의 접점과 제2 전압을 공급하는 제2 전원 사이에 연결되는 제2 스위치를 포함한다. 이때, 본 발명의 구동 장치는, 상기 제2 경로를 전기적으로 차단한 상태에서 상기 제1 경로를 통하여 상기 인덕터와 상기 용량성 부하의 공진을 형성하고 상기 공진으로 상기 제1 전극의 전압을 변경한 후 상기 제1 전극에 상기 제1 또는 제2 전압을 인가하며, 상기 제1 경로를 전기적으로 차단한 상태에서 상기 제2 경로를 통하여 상기 인덕터와 상기 용량성 부하의 공진을 형성하고 상기 공진으로 상기 제2 전극의 전압을 변경한 후 상기 제2 전극에 상기 제1 또는 제2 전압을 인가한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상 세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 서로 쌍을 이루면서 뻗어있는 복수의 주사 전극(이하 Y 전극이라 함)(Y1∼Yn) 및 유지 전극(이하 X 전극이라 함)(X1∼Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 어드레스 신호를 각 어드레스 전극(A1∼Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
본 발명의 실시예에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 전력 회수 회로를 포함하는데, 본 발명의 실시예에 따른 전력 회수 회로를 도 2에 도시하였다. 그리고 본 발명의 실시예에서 유지방전 펄스는 Vs 전압과 접지 전압(0V)을 교대로 가지며, Y 전극에 Vs 전압이 인가되는 동안 X 전극에는 접지 전압이 인가되고 X 전극에 Vs 전압이 인가되는 동안 Y 전극에는 접지 전압이 인가되는 것으로 한다. 이와 같이 하면, Y 전극과 X 전극의 전압의 차이는 Vs 전압과 -Vs 전압을 교대로 가져서, 유지방전이 일어날 수 있다. 그리고 Vs 전압은 어드레스 기간에서 형성된 벽 전압과 함께 방전 셀에서 방전을 일으킬 수 있는 전압이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전력 회수 회로는 Y 전극 구동부(310), X 전극 구동부(320) 및 전력 회수부(330)를 포함한다.
Y 전극 구동부(310)는 3개의 트랜지스터(Yg, Y1, Y2)를 포함하며, 도 2에서는 트랜지스터(Yg, Y1, Y2)를 각각 바디 다이오드를 가지는 n채널의 전계 효과 트랜지스터로 도시하였다. 여기서 바디 다이오드(도시하지 않음)는 n채널 전계 효과 트랜지스터의 소스에서 드레인 방향으로 형성된다. 트랜지스터(Yg)는 드레인이 패널 커패시터(Cp)의 Y 전극에 연결되고 소스가 접지단(0)에 연결된다. 그리고 트랜지스터(Y2)의 소스는 Y 전극에 연결되며, 트랜지스터(Y2)의 드레인은 트랜지스터(Y1)의 드레인에 연결되어 있다.
X 전극 구동부(320)는 Y 전극 구동부(310)와 마찬가지로 3개의 트랜지스터(Xg, X1, X2)를 포함하며, 도 2에서는 트랜지스터(Xg, X1, X2)를 각각 바디 다이오드(도시하지 않음)를 가지는 n채널의 전계 효과 트랜지스터로 도시하였다. 트랜지스터(Xg)는 드레인이 패널 커패시터(Cp)의 X 전극에 연결되고 소스가 접지단(0)에 연결된다. 그리고 트랜지스터(X2)의 소스는 X 전극에 연결되며, 트랜지스터(X2)의 드레인은 트랜지스터(X1)의 드레인에 연결되어 있다.
전력 회수부(330)는 4개의 트랜지스터(Zs, Zg, Zr, Zf)를 포함한다. 트랜지스터(Zs)는 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 소스가 트랜지스터(Y1, X1)의 소스에 연결되어 있다. 트랜지스터(Zg)는 소스가 접지단(0)에 연결되고 드레인이 트랜지스터(Y1, X1)의 소스에 연결되어 있다. 그리고 트랜지스터(Y1, X1)의 소스에는 인덕터(L)의 제1단이 연결되어 있으며, 인덕터(L)의 제2단과 전력 회수용 커패시터(C1) 사이에는 트랜지스터(Zr, Zf)가 병렬로 연결되어 있다. 구체적으로 트랜지스터(Zr)의 소스가 인덕터(L)의 제2단에 연결되고 트랜지스터(Zr)의 드레인이 커패시터(C1)에 연결되며, 트랜지스터(Zf)의 드레인이 인덕터(L)의 제2단에 연결되고 트랜지스터(Zf)의 소스가 커패시터(C1)에 연결된다.
그리고 전력 회수부(330)는 2개의 다이오드(Dr, Df)를 더 포함할 수 있다. 다이오드(Dr)는 인덕터(L)의 제2단, 트랜지스터(Zr) 및 커패시터(C1) 사이의 경로 상에 존재하여 트랜지스터(Zr)의 바디 다이오드를 통해 형성되는 전류 경로를 차단한다. 마찬가지로, 다이오드(Df)는 인덕터(L)의 제2단, 트랜지스터(Zf) 및 커패시터(C1) 사이의 경로 상에 존재하여 트랜지스터(Zf)의 바디 다이오드를 통해 형성되 는 전류 경로를 차단한다. 또한, 전력 회수부는 인덕터(L)의 제2단과 전원(Vs) 사이 및 인덕터(L)의 제2단과 접지단(0) 사이에 각각 연결되어 인덕터(L)의 제2단 전압을 클램핑하는 다이오드를 더 포함할 수 있다.
다음, 도 3, 도 4a 내지 도 4h를 참조하여 본 발명의 실시예에 따른 전력 회수 회로의 시계열적 동작 변화를 설명한다. 여기서, 동작 변화는 8개의 모드(M1∼M8)로 일순하며, 모드 변화는 트랜지스터의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은, 연속적 발진은 아니며 트랜지스터(Zr, Zf)의 턴온시에 생기는 인덕터(L)와 패널 커패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다. 또한, 아래에서는 방전을 위해 인가되는 전압에 비해 반도체 소자(트랜지스터, 다이오드)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
도 3은 본 발명의 실시예에 따른 전력 회수 회로의 동작 타이밍도이며, 도 4a 내지 도 4h는 본 발명의 실시예에 따른 전력 회수 회로의 각 모드에서의 전류 경로를 나타내는 도면이다.
본 발명의 실시예에서는 모드 1(M1)이 시작되기 전에 트랜지스터(X1, X2, Yg)가 턴온되어 패널 커패시터(Cp)의 Y 전극 전압이 0V로 유지되어 있는 것으로 한다. 그리고 커패시터(C1)에는 Vs 전압의 절반에 해당하는 전압(Vs/2)이 충전되어 있는 것으로 가정한다.
도 3의 M1을 보면, 모드 1 구간에서는 트랜지스터(X1, X2, Yg)가 턴오프되고 트랜지스터(Y1, Y2, Xg, Zr)가 턴온된다. 그러면 도 4a에 도시한 바와 같이 커패시 터(C1), 트랜지스터(Zr), 인덕터(L), 트랜지스터(Y1, Y2), 패널 커패시터(Cp), 트랜지스터(Xg) 및 접지단(0)으로 전류 경로가 형성되어 패널 커패시터(Cp)와 인덕터(L) 사이에 공진이 발생하고, X 전극에 접지 전압이 인가된다. 그리고 공진에 의해 인덕터(L)에 공진 전류가 흘러서 패널 커패시터(Cp)의 Y 전극 전압이 증가한다.
도 3의 M2를 보면, 모드 2 구간에서는 패널 커패시터(Cp)의 Y 전극 전압이 Vs 전압 근처까지 증가하면 트랜지스터(Zs)가 턴온되고 트랜지스터(Zr)가 턴오프된다. 그러면 도 4b에 도시한 바와 같이 전원(Vs), 트랜지스터(Zs, Y1, Y2), 패널 커패시터(Cp)의 경로를 통하여 Y 전극에 Vs 전압이 인가된다. 따라서 패널 커패시터(Cp)의 X 전극에 접지 전압이 인가되고 Y 전극에 Vs 전압이 인가되어 유지방전이 일어날 수 있다.
도 3의 M3을 보면, 모드 3 구간에서는 트랜지스터(Zs)가 턴오프되고 트랜지스터(Zf)가 턴온되어, 도 4c에 도시한 바와 같이 접지단(0), 트랜지스터(Xg), 패널 커패시터(Cp), 트랜지스터(Y2, Y1), 인덕터(L), 트랜지스터(Zf) 및 커패시터(C1)로 전류 경로가 형성된다. 그러면 이 전류 경로에서 패널 커패시터(Cp)와 인덕터(L) 사이에 공진이 발생하여 Y 전극의 전압이 감소한다.
도 3의 M4를 보면, 모드 4 구간에서는 패널 커패시터(Cp)의 Y 전극 전압이 접지 전압 근처까지 감소하면 트랜지스터(Zg)가 턴온되고, 트랜지스터(Zf)가 턴오프된다. 그러면 도 4d에 도시한 바와 같이 접지단(0), 트랜지스터(Xg), 패널 커패시터(Cp), 트랜지스터(Y2, Y1, Zg) 및 접지단(0)의 경로를 통하여 X 전극과 Y 전극 에 각각 접지 전압이 인가된다.
도 3의 M5를 보면, 모드 5 구간에서는 트랜지스터(Y1, Y2, Xg)가 턴오프되고 트랜지스터(X1, X2, Yg, Zr)가 턴온된다. 그러면 도 4e에 도시한 바와 같이 커패시터(C1), 트랜지스터(Zr), 인덕터(L), 트랜지스터(X1, X2), 패널 커패시터(Cp), 트랜지스터(Yg) 및 접지단(0)으로 전류 경로가 형성되어 패널 커패시터(Cp)와 인덕터(L) 사이에 공진이 발생하여, 패널 커패시터(Cp)의 X 전극 전압이 증가한다. 또한 턴온된 트랜지스터(Yg)에 의해 Y 전극에 접지 전압이 인가된다.
도 3의 M6을 보면, 모드 6 구간에서는 패널 커패시터(Cp)의 X 전극 전압이 Vs 전압 근처까지 증가하면 트랜지스터(Zs)가 턴온되고, 트랜지스터(Zr)가 턴오프된다. 그러면 도 4f에 도시한 바와 같이 전원(Vs), 트랜지스터(Zs, X1, X2) 및 패널 커패시터(Cp)의 경로를 통하여 X 전극에 Vs 전압이 인가된다. 그 결과 패널 커패시터(Cp)의 Y 전극에 접지 전압이 인가되고 X 전극에 Vs 전압이 인가되어 유지방전이 일어날 수 있다.
도 3의 M7을 보면, 모드 7 구간에서는 트랜지스터(Zs)가 턴오프되고 트랜지스터(Zf)가 턴온되어, 도 4g에 도시한 바와 같이 접지단(0), 트랜지스터(Yg), 패널 커패시터(Cp), 트랜지스터(X2, X1), 인덕터(L), 트랜지스터(Zf) 및 커패시터(C1)로 전류 경로가 형성된다. 그러면 이 전류 경로에서 패널 커패시터(Cp)와 인덕터(L) 사이에 공진이 발생하여 X 전극의 전압이 감소한다.
도 3의 M8을 보면, 모드 8 구간에서는 패널 커패시터(Cp)의 X 전극 전압이 접지 전압 근처까지 감소하면 트랜지스터(Zg)가 턴온되고, 트랜지스터(Zf)가 턴오 프된다. 그러면 도 4h에 도시한 바와 같이 접지단(0), 트랜지스터(Yg), 패널 커패시터(Cp), 트랜지스터(X2, X1, Zg) 및 접지단(0)의 경로를 통하여 패널 커패시터(Cp)의 X 전극과 Y 전극에 각각 접지 전압이 인가된다.
이상에서 설명한 모드 1 내지 8(M1∼M8)의 과정을 통해 Y 전극과 X 전극에 교대로 유지방전 펄스를 인가할 수 있으며, 패널 커패시터(Cp)의 양단 전압(즉, Y 전극과 X 전극의 전압의 차이)은 Vs 전압과 -Vs 전압을 교대로 가질 수 있다.
본 발명의 실시예에서는 전력 회수부(330)와 Y 전극 사이에 Y 전극 경로 트랜지스터(Y1, Y2)가 형성되고, 전력 회수부(330)와 X 전극 사이에 X 전극 경로 트랜지스터(X1, X2)가 형성되어 있다. 그리고 Y 전극과 X 전극에 각각 접지단(0)과 연결되는 트랜지스터(Yg, Xg)가 연결되어 있다. 그러면 Y 전극 경로 트랜지스터(Y1, Y2)가 턴온되어 있는 경우에, 전력 회수부(330)는 Y 전극의 전압을 변경하고 X 전극은 트랜지스터(Xg)에 의해 접지 전압으로 유지될 수 있다. 그리고 Y 전극 경로 X 전극 경로 트랜지스터(X1, X2)가 턴온되어 있는 경우에, 전력 회수부(330)는 X 전극의 전압을 변경하고 Y 전극은 트랜지스터(Yg)에 의해 접지 전압으로 유지될 수 있다.
이와 같이 하면, Y 전극과 X 전극에 별개로 연결되어 있던 전력 회수 회로를 하나로 통합할 수 있으므로 단가를 줄일 수 있다.
다음, 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 전력 회수 회로를 포함하는 주사·유지 구동부(300)의 구동 회로에 대해서 설명한다.
도 5는 본 발명의 실시예에 따른 주사·유지 구동부의 구동 회로를 나타내는 도면이며, 도 6은 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 5를 보면, 본 발명의 실시예에 따른 구동 회로는 도 3의 전력 회수 회로에 트랜지스터(Yrr, Yfr, YscL, Xe), 커패시터(Cset, CscH) 및 복수의 선택 회로를 더 포함한다. 도 5에서 트랜지스터(Yrr, Yfr, YscL, Xe)를 각각 바디 다이오드(도시하지 않음)를 가지는 n채널 전계 효과 트랜지스터로 도시하였다. 또한, 도 5에서는 복수의 선택 회로 중 하나의 Y 전극에 연결되는 선택 회로만을 도시하였다.
커패시터(Cset)는 음극이 트랜지스터(Y1)의 소스에 연결되고 양극이 트랜지스터(Yrr)의 드레인에 연결되어 있으며, 전원(Vset)에 의해 Vset 전압으로 충전되어 있다. 트랜지스터(Yrr)는 소스가 트랜지스터(Y1, Y2)의 접점에 연결되어 있으며, 턴온시에 드레인에서 소스로 흐르는 전류를 제한하여 Y 전극의 전압이 점진적으로 증가하도록 동작한다.
트랜지스터(Yfr)는 트랜지스터(Y2)의 소스와 Vnf 전압을 공급하는 전원(Vnf) 사이에 연결되어 있으며, 턴온시에 드레인에서 소스로 흐르는 전류를 제한하여 Y 전극의 전압이 점진적으로 감소하도록 동작한다. 그리고 트랜지스터(YscL)는 트랜지스터(Y2)의 소스와 VscL 전압을 공급하는 전원(VscL) 사이에 연결되어 있다.
복수의 선택 회로는 복수의 Y 전극에 각각 연결되며, 각 선택 회로는 2개의 트랜지스터(ScH, ScL)를 포함한다. 트랜지스터(ScH)의 소스와 트랜지스터(ScL)의 드레인이 Y 전극에 연결되며, 트랜지스터(ScH)의 드레인에 커패시터(CscH)의 양극이 연결되어 있다. 그리고 커패시터(CscH)의 음극은 트랜지스터(ScL)의 소스와 트 랜지스터(Y2)의 소스에 연결되어 있다. 또한, VscH 전압을 공급하는 전원(VscH)과 커패시터(CscH)의 양극 사이에 다이오드(DscH)가 연결되어, 커패시터(CscH)의 양극 전압이 VscH 전압을 넘지 않도록 한다. 또한 커패시터(CscH)는 전원(VscH, VscL)에 의해 (VscH-VscL) 전압으로 충전되어 있다.
그리고 트랜지스터(Xe)는 Ve 전압을 공급하는 전원(Ve)과 트랜지스터(X1, X2)의 접점 사이에 연결되어 있다.
다음, 도 6을 참조하여 도 5의 구동 회로의 동작에 대해서 상세하게 설명한다.
도 6을 보면, 리셋 기간에서 먼저 트랜지스터(Zs, Y1, Y2, ScL)가 턴온되어 Y 전극에 Vs 전압이 인가된다. 이어서 커패시터(Cset)의 음극이 Vs 전압인 상태에서 트랜지스터(Y1)가 턴오프되고 트랜지스터(Yrr)가 턴온되어, Y 전극의 전압이 Vs 전압에서 (Vs+Vset) 전압까지 점진적으로 증가한다. 이때, 트랜지스터(Xg)가 턴온되어 X 전극에는 접지 전압이 인가되어 있다.
다음, 트랜지스터(Yrr)가 턴오프되고 트랜지스터(Y1)가 턴온되어 Y 전극 전압이 Vs 전압까지 떨어진다. 이어서, 트랜지스터(Zs, Y1, Y2)가 턴오프되고 트랜지스터(Yfr)가 턴온되어 Y 전극의 전압이 Vnf 전압까지 점진적으로 감소한다. 이때, 트랜지스터(Y2)가 없으면 접지단(0), 트랜지스터(Zg, Y1)의 바디 다이오드 및 트랜지스터(Yfr)의 경로가 형성될 수 있으므로, 이 경로를 차단하기 위해 트랜지스터(Y1)에 바디 다이오드가 반대로 형성되도록 트랜지스터(Y2)가 연결되어 있다. 이때, 트랜지스터(Xb, X2)가 턴온되어 X 전극에는 Ve 전압이 인가되어 있다.
다음, 어드레스 기간에서 트랜지스터(YscL)가 턴온되고 복수의 선택 회로의 트랜지스터(ScH)가 턴온된다. 그러면 커패시터(CscH)의 음극 전압이 VscL 전압으로 되므로 VscH 전압이 Y 전극에 인가된다. 그리고 복수의 Y 전극 중 VscL 전압이 인가될 Y 전극에 연결된 선택 회로의 트랜지스터(ScL)가 턴온되어 VscL 전압이 해당 Y 전극에 인가된다. 즉, 복수의 선택 회로 중 트랜지스터(ScL)가 턴온되는 선택 회로의 Y 전극에 VscL 전압이 인가된다. 또한, 트랜지스터(Xb, X2)가 턴온되어 X 전극에는 Ve 전압이 인가되어 있다.
그리고 유지 기간에서는 도 3, 도 4a 내지 도 4h에서 설명한 동작에 의해 Y 전극과 X 전극에 Vs 전압이 교대로 인가된다.
도 5의 회로에서 트랜지스터(X1)는 X 전극에 Ve 전압이 인가되는 동안 커패시터(Cset) 또는 트랜지스터(Y1)에 Ve 전압이 인가되지 않도록 차단하는 역할을 한다. 그리고 트랜지스터(Zs)가 턴온될 때 트랜지스터(X1)의 바디 다이오드로 인해 Vs 전압이 X 전극으로 인가될 수 있으므로, 이를 차단하기 위해 트랜지스터(X2)가 트랜지스터(X1)와 반대 방향으로 형성되어 있다. 또한, 도 5의 회로에서 트랜지스터(Yfr, YscL, Yg, Xb)는 각각 백투백 형태로 연결되어, 바디 다이오드로 인한 전류 경로를 차단하고 높은 내압을 견딜 수 있게 되어 있다.
이와 같이 본 발명의 실시예에 의하면 전력 회수부(330)를 X 전극과 Y 전극에 공통으로 사용할 수 있으며, 또한 X 전극과 Y 전극에 인가되는 전압을 하나의 구동 회로에서 공급할 있으므로, X 전극과 Y 전극의 구동 회로를 하나의 보드로 형성할 수 있다. 즉, X 전극과 Y 전극의 구동 회로를 하나의 보드로 형성함으로써, X 전극과 Y 전극 구동 보드를 별개로 사용하는 것에 비해 구동 보드의 배치를 용이하게 할 수 있으며 또한 구동 보드에 따른 단가를 줄일 수 있다.
그리고 본 발명의 실시예에서는 Y 전극과 전력 회수부(330) 사이의 경로를 형성하는 트랜지스터(Y1, Y2) 및 X 전극과 전력 회수부(330) 사이의 경로를 형성하는 트랜지스터(X1, X2)를 각각 직렬로 연결하여 사용하였다. 그런데 바디 다이오드가 없는 트랜지스터를 사용하는 경우에는 이들 트랜지스터를 직렬 연결하여 사용하지 않고 하나로 구현할 수 있다.
또한, 본 발명의 실시예에서는 Y 전극과 X 전극에 각각 접지 전압과 Vs 전압을 교대로 가지는 유지방전 펄스를 인가하였지만, 이와는 달리 Y 전극과 X 전극 사이의 전압 차이가 Vs 전압과 -Vs 전압을 교대로 가지도록 할 수 있으면 다른 형태의 유지방전 펄스를 사용할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 주사 전극과 유지 전극에 연결되는 전력 회수 회로를 하나로 통합할 수 있으며, 이에 따라 주사 전극과 유지 전극을 구동하는 회로를 하나의 보드에 형성할 수 있다. 따라서 주사 전극과 유지 전극에서 별개로 사용되는 전력 회수 회로 및 구동 보드를 줄일 수 있으므로 단가를 줄일 수 있다.

Claims (10)

  1. 제1 전극과 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널과 상기 플라즈마 표시 패널을 구동하는 구동 회로를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동 회로는,
    인덕터,
    상기 제1 전극과 상기 인덕터의 제1단 사이에 연결되는 적어도 하나의 제1 스위치,
    상기 제2 전극과 상기 인덕터의 제1단 사이에 연결되는 적어도 하나의 제2 스위치,
    상기 제1 스위치와 제2 스위치의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되며, 상기 제1 스위치와 함께 턴온 시에 상기 제1 전극에 상기 제1 전압을 인가하고 상기 제2 스위치와 함께 턴온 시에 상기 제2 전극에 상기 제1 전압을 인가하는 제3 스위치,
    상기 제1 스위치와 제2 스위치의 접점과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되며, 상기 제1 스위치와 함께 턴온 시에 상기 제1 전극에 상기 제2 전압을 인가하고 상기 제2 스위치와 함께 턴온 시에 상기 제2 전극에 상기 제2 전압을 인가하는 제4 스위치, 그리고
    상기 제1 전압과 제2 전압 사이의 전압인 제3 전압을 공급하는 제3 전원과 상기 인덕터의 제2단 사이에 연결되는 적어도 하나의 제5 스위치를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 구동 회로는 상기 제1 전극과 상기 제2 전원 사이에 연결되는 제6 스위치 및 상기 제2 전극과 상기 제2 전원 사이에 연결되는 제7 스위치를 더 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제1 및 제7 스위치가 턴온되고 상기 제2 스위치가 턴오프된 상태에서,
    상기 제5 스위치가 턴온되어 상기 제1 전극의 전압이 상기 제2 전압에서 증가한 후에 상기 제3 스위치가 턴온되어 상기 제1 전극에 상기 제1 전압이 인가되며,
    상기 제5 스위치가 턴온되어 상기 제1 전극의 전압이 상기 제1 전압에서 감소한 후에 상기 제4 스위치가 턴온되어 상기 제1 전극에 상기 제2 전압이 인가되는 플라즈마 표시 장치.
  4. 제2항에 있어서,
    상기 제2 및 제6 스위치가 턴온되고 상기 제1 스위치가 턴오프된 상태에서,
    상기 제5 스위치가 턴온되어 상기 제2 전극의 전압이 상기 제2 전압에서 증가한 후에 상기 제3 스위치가 턴온되어 상기 제2 전극에 상기 제1 전압이 인가되며,
    상기 제5 스위치가 턴온되어 상기 제2 전극의 전압이 상기 제1 전압에서 감소한 후에 상기 제4 스위치가 턴온되어 상기 제2 전극에 상기 제2 전압이 인가되는 플라즈마 표시 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 적어도 하나의 제5 스위치는 상기 제3 전원과 상기 인덕터의 제2단 사이에 병렬로 연결되는 제1 및 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터가 턴온되는 경우에 상기 전극의 전압이 증가하고, 상기 제2 트랜지스터가 턴온되는 경우에 상기 전극의 전압이 감소하는 플라즈마 표시 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 스위치는 각각 바디 다이오드를 가지며 직렬로 연결되어 있는 제1 및 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 바디 다이오드가 반대 방향으로 형성되어 있는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 구동 회로는 상기 제1 및 제2 트랜지스터의 접점과 제4 전압을 공급하는 제4 전원 사이에 연결되어 턴온시에 상기 제1 전극의 전압이 점진적으로 증가하도록 동작하는 제8 스위치를 더 포함하는 플라즈마 표시 장치.
  8. 제6항에 있어서,
    상기 구동 회로는 상기 제1 및 제2 트랜지스터의 접점과 제4 전압을 공급하는 제4 전원 사이에 연결되어 일정 기간 동안 턴온되어 상기 제1 전극을 상기 제4 전압으로 바이어스하는 제8 스위치를 더 포함하는 플라즈마 표시 장치.
  9. 제1 전극과 제2 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널을 구동하는 장치에 있어서,
    상기 제1 전극에 제1 경로를 통하여 제1단이 연결되며 상기 제2 전극에 제2 경로를 통하여 상기 제1단이 연결되는 인덕터,
    상기 제1 경로 및 상기 제2 경로의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되며, 턴온 시에 상기 제1 경로를 통하여 상기 제1 전극에 상기 제1 전압을 인가하고 상기 제2 경로를 통하여 상기 제2 전극에 상기 제1 전압을 인가하는 제1 스위치, 그리고
    상기 제1 경로 및 상기 제2 경로의 접점과 제2 전압을 공급하는 제2 전원 사이에 연결되며, 턴온 시에 상기 제1 경로를 통하여 상기 제1 전극에 상기 제2 전압을 인가하고 상기 제2 경로를 통하여 상기 제2 전극에 상기 제2 전압을 인가하는 제2 스위치를 포함하며,
    상기 제2 경로를 전기적으로 차단한 상태에서, 상기 제1 경로를 통하여 상기 인덕터와 상기 용량성 부하의 공진을 형성하고 상기 공진으로 상기 제1 전극의 전압을 변경한 후 상기 제1 전극에 상기 제1 또는 제2 전압을 인가하며,
    상기 제1 경로를 전기적으로 차단한 상태에서, 상기 제2 경로를 통하여 상기 인덕터와 상기 용량성 부하의 공진을 형성하고 상기 공진으로 상기 제2 전극의 전압을 변경한 후 상기 제2 전극에 상기 제1 또는 제2 전압을 인가하는 플라즈마 표시 패널의 구동 장치.
  10. 제9항에 있어서,
    상기 제1 전극과 상기 제2 전원 사이에 연결되는 제3 스위치, 그리고
    상기 제2 전극과 상기 제2 전원 사이에 연결되는 제4 스위치를 더 포함하며,
    상기 제1 경로가 전기적으로 차단된 상태에서 상기 제3 스위치에 의해 상기 제1 전극에 상기 제2 전압이 인가되고,
    상기 제2 경로가 전기적으로 차단된 상태에서 상기 제4 스위치에 의해 상기 제2 전극에 상기 제2 전압이 인가되는 플라즈마 표시 패널의 구동 장치.
KR1020040038985A 2004-05-31 2004-05-31 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치 KR100542216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038985A KR100542216B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038985A KR100542216B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
KR20050121279A KR20050121279A (ko) 2005-12-27
KR100542216B1 true KR100542216B1 (ko) 2006-01-12

Family

ID=37293450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038985A KR100542216B1 (ko) 2004-05-31 2004-05-31 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치

Country Status (1)

Country Link
KR (1) KR100542216B1 (ko)

Also Published As

Publication number Publication date
KR20050121279A (ko) 2005-12-27

Similar Documents

Publication Publication Date Title
US7176854B2 (en) Device and method for driving plasma display panel
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100542216B1 (ko) 플라즈마 표시 패널의 구동 장치 및 플라즈마 표시 장치
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20060044223A1 (en) Plasma display device and driving method thereof
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739626B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100859696B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
US20080266280A1 (en) Plasma display and control method thereof
KR100778445B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20080143644A1 (en) Plasma display device and driving method thereof
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee