KR100839387B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100839387B1
KR100839387B1 KR1020070034675A KR20070034675A KR100839387B1 KR 100839387 B1 KR100839387 B1 KR 100839387B1 KR 1020070034675 A KR1020070034675 A KR 1020070034675A KR 20070034675 A KR20070034675 A KR 20070034675A KR 100839387 B1 KR100839387 B1 KR 100839387B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
scan electrode
inductor
capacitor
Prior art date
Application number
KR1020070034675A
Other languages
English (en)
Inventor
이동명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070034675A priority Critical patent/KR100839387B1/ko
Priority to US12/078,797 priority patent/US20080246695A1/en
Application granted granted Critical
Publication of KR100839387B1 publication Critical patent/KR100839387B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
본 발명에서는 스캔 하이 전압과 스캔 로우 전압 사이의 전압 차만큼의 전압을 충전하고 있는 커패시터를 이용하여 유지 기간에서 주사 전극 또는 유지 전극에 유지 방전 펄스의 하이 레벨 전압을 인가한다. 그래서, 하이 레벨 전압을 인가하는 전원과 주사 전극 사이에 연결되는 트랜지스터를 저용량 트랜지스터로 사용할 수 있다. 이때, 저용량 트랜지스터를 사용함으로써, 구동 회로의 가격을 낮출 수 있다. 또한, 본 발명에서는 주사 전극에 스캔 하이 전압을 인가하는 트랜지스터와 스캔 로우 전압을 인가하는 트랜지스터의 스위칭 회수를 감소시킴으로써, EMI를 줄일 수 있다.
Figure R1020070034675
PDP, 전극, 벽 전하, 커패시터, 트랜지스터, 유지 기간, 유지 방전 펄스

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시장치의 개략적인 평면도이다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 3은 본 발명의 제1 실시 예에 따른 주사 전극 구동부의 구동 회로를 나타낸 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 타이밍을 나타낸 도면이다.
도 5 및 도 6은 본 발명의 제1 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 파형을 생성하기 위한 동작 과정을 나타낸 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 주사 전극 구동부의 구동 회로를 나타낸 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 타이밍을 나타낸 도면이다.
도 9 및 도 10은 본 발명의 제2 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 파형을 생성하기 위한 동작 과정을 나타낸 도면이다.
<도면의 주요부분에 대한 참조 부호의 설명>
400: 주사 전극 구동부
410: 제1 주사 구동부 440: 제2 주사 구동부
420: 제1 리셋 구동부 450: 제2 리셋 구동부
430: 제1 유지 구동부 460: 제2 유지 구동부
411: 제1 선택회로 441: 제2 선택회로
431: 제1 전력 회수부 461: 제2 전력 회수부
Sch, Scl, Ys: 트랜지스터(트랜지스터) CscH: 커패시터
L, L1. L2: 인덕터
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix) 형태로 배열되어 있다.
플라즈마 표시 장치에서는 한 프레임(1TV 필드)이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상 태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위한 어드레싱 동작을 수행하는 기간이다. 유지 기간은 유지 방전 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
특히 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가되므로, 하이 레벨 전압과 로우 레벨 전압을 인가하기 위한 트랜지스터는 최소한 하이 레벨 전압과 로우 레벨 전압의 차이에 해당하는 전압을 내압으로 가져야 한다. 이와 같이 높은 내압을 가지는 트랜지스터로 인해 구동 회로의 단가가 증가한다. 높은 내압을 가지는 트랜지스터를 사용할 경우 스위칭 및 도통 손실이 증가하여 구동 회로의 손실을 발생시킨다.
본 발명이 이루고자 하는 기술적 과제는 낮은 내압의 트랜지스터를 사용할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 특징에 따르면, 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는 유지 기간에서 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지 방전 펄스가 인가되는 주사 전극, 상기 주사 전극에 스캔 하이 전압을 인가하는 제1 트랜지스터 및 상기 주사 전극에 스캔 로우 전압을 인가하는 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1단과 상기 제2 트랜지스터의 제1단이 상기 주사 전극에 연결되어 있는 선택회로, 상기 제1 트랜지스터의 제2단에 제1 단이 연결되고 상기 제2 트랜지스터의 제2단에 제2단이 연결되어 있으며, 제3 전압이 충전되어 있는 커패시터, 상기 제1 전압과 상기 제3 전압의 전압차인 제4 전압을 공급하는 제1 전원에 제1단이 연결되고 상기 커패시터의 제2단에 제2단이 연결되어 있는 제3 트랜지스터를 포함한다.
본 발명의 다른 특징에 따르면, 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지 방전 펄스가 인가되는 주사 전극, 상기 주사 전극에 제1단이 연결되어 상기 주사 전극에 스캔 하이 전압을 인가하는 제1 트랜지스터, 상기 주사 전극에 제1단이 연결되어 상기 주사 전극에 스캔 로우 전압을 인가하는 제2 트랜지스터를 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 제2 트랜지스터의 제2단에 제2단이 연결되어 있는 커패시터에 제3 전압을 충전하는 단계, 상기 제1 전압과 상기 제3 전압의 전압차인 제4 전압을 공급하는 제1 전원과 상기 커패시터의 제2단 사이에 연결되는 제3 트랜지스터를 턴온하고, 상기 제1 트랜지스터를 턴온하여, 상기 주사 전극에 상기 제1 전압을 인가하는 단계, 상기 제2 전압을 상기 주사 전극에 인가하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유 사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 명세서 전체에서 어떤 부분이 어떤 구성 요소를 '포함' 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 언급하는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 '형성됨', '축적됨' 또는 '쌓임'과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시장치의 개략적인 평면도이다.
도 1에 나타낸 바와 같이 본 발명의 실시 예에 따른 플라즈마 표시장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1~Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)을 포함한다. 유지 전극(X1~Xn)은 각 주사 전극(Y1~Yn)에 대응해서 형성되어 있으며, 유지 전극(X1~Xn)과 주사 전극(Y1~Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. 어드레스 전극(A1~Am)은 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)과 직교하도록 배치된다. 이때, 어드레스 전극(A1~Am)과 주사 전극(Y1~Yn) 및 유지 전극(X1~Xn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 방법이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동한다. 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.
아래에서는 도 2를 참조하여 어드레스 전극(A1~Am), 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)에 인가되는 구동 파형에 대해서 알아본다. 아래에서는 설명의 편의상 하나의 셀을 형성하는 어드레스 전극(이하, 'A 전극'이라 함), 유지 전극(이하, 'X 전극'이라 함) 및 주사 전극(이하, 'Y 전극'이라 함)에 인가되는 구동 파형에 대해서 설명한다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 X 전극 및 A 전극의 전압을 기준 전압(도 2에서는 기준 전압을 접지 전압(0V)로 가정함)으로 유지하고, Y 전극의 전압을 ΔV 전압에서 Vset 전압까지 점진적으로 증가시킨다. 여기서, ΔV 전압은 VscH 전압과 VscL 전압 사이의 전압 차이다. 이처럼, Y 전극의 전압이 증가하는 동안, Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약방전이 발생되어, Y 전극에는 (-)벽 전하가 형성되고 X 전극 및 A 전극에는 (+)벽 전하가 형성된다.
리셋 기간의 하강 기간에서는, A 전극과 X 전극의 전압을 각각 기준 전압과 Ve 전압으로 유지한 상태에서, Y 전극의 전압을 ΔV 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면, Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나게 되며, 이에 따라 Y 전극에 형성된 (-)벽 전하와 X 전극 및 A 전극에 형성된 (+)벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 근처로 설정된다. 그러면, Y 전극과 X 전극 사이의 벽 전압이 거의 0V 가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는, 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인 가한다. 이때, VscL 전압이 인가된 Y 전극과 X 전극에 의해 형성되는 복수의 방전 셀 중에서 발광할 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어난다. 이에 따라 Y 전극에는 (+)벽 전하가 형성되고, A 전극 및 X 전극에는 (-)벽 전하가 형성된다. 여기서, VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다.
한편, 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극 구동부(400)는 Y 전극(Y1~Yn)중 VscL 전압을 가지는 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어, 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 전극 구동부(300)는 해당 Y 전극에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 전극 구동부(300)는 A 전극 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.
유지 기간에서는, Y 전극과 X 전극에 하이 레벨 전압(도 2에서는 Vs 전압)과 로우 레벨 전압(도 2에서는 0V 전압)을 가지는 유지 방전 펄스가 반대 위상으로 인가된다. 그러면, Y 전극에 Vs 전압이 인가되고 X 전극에 0V 전압이 인가되어 Y 전극과 X 전극 사이에서 유지 방전이 일어나고, 이 유지 방전에 의해 Y 전극과 X 전극에 각각 (-)벽 전하 및 (+)벽 전하가 형성된다. 이하, Y 전극과 X 전극에 유지 방전 펄스를 인가하는 과정은 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복된다. 일반적으로, 유지 방전 펄스는 Vs 유지 구간을 갖는 구형파이다.
다음으로, 도 3을 참조하여 도 2의 구동 파형 중 주사 전극에 인가되는 구동파형을 생성하는 구동 회로에 대해서 상세하게 설명한다. 도 3에서는 복수의 트랜지스터를 n 채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터로 대체 가능하다. 또한, 도 3에서는 트랜지스터를 하나의 트랜지스터로 도시하였지만, 트랜지스터는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3은 본 발명의 제1 실시 예에 따른 주사 전극 구동부(400)의 구동 회로를 나타낸 도면이다.
도 3에 나타낸 바와 같이, 본 발명의 제1 실시 예에 따른 주사 전극 구동부(400)는 제1 주사 구동부(410), 제1 리셋 구동부(420) 및 제1 유지 구동부(430)를 포함한다.
제1 주사 구동부(410)는 제1 선택 회로(411), 커패시터(CscH) 및 트랜지스터(YscL)를 포함하며, 어드레스 기간에서 켜질 방전 셀을 선택하기 위해서 Y 전극에 스캔 로우 전압인 VscL 전압을 인가하고, 켜지지 않을 방전 셀의 Y 전극에 스캔 하이 전압인 VscH 전압을 인가한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1~Yn)을 순차적으로 선택할 수 있도록 각각의 Y 전극(Y1~Yn)에 제1 선택 회로(411)가 각각 IC 형태로 연결되어 있으나, 도 3에서는 편의상 하나의 Y 전극에 연결되는 제1 선택 회로(411)만을 나타내었다. 제1 선택 회로(411)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 트랜지스터(Scl)의 소스에 커패시터(CscH)의 제1단이 연결되어 있고 트랜지스터(Sch)의 드레인에 커패시터(CscH)의 제2단이 연결되어 있다. 트랜지스터(YscL)의 소스는 전원(VscL)과 연결되어 있고 트랜지스터(YscL)의 드레인은 트랜지스터(Scl)의 소스와 연결되어 있다. 다이오드(DscH)는 애노드가 VscH 전압을 공급하는 전원(VscH)에 연결되어 있고 캐소드가 트랜지스터(Sch)의 드레인에 연결되어 있다. 여기서, 트랜지스터(YscL)가 턴온되어 커패시터(CscH)에는 (VscH-VscL) 전압이 충전된다. 커패시터(CscH)에 충전된 (VscH-VscL) 전압은 리셋 기간에서 Y 전극에 인가되는 ΔV 전압과 같다. 이하, 커패시터(CscH)에 충전되는 (VscH-VscL) 전압을 ΔV 전압 이라 한다.
제1 리셋 구동부(420)는 트랜지스터(Yrr, Yfr, Ynp), 제너 다이오드(ZD) 및 다이오드(Dset)를 포함하며, 리셋 기간의 상승 기간에서 Y 전극의 전압을 ΔV 전압에서 Vset 전압까지 점진적으로 증가시키고, 리셋 기간의 하강 기간에서 Y 전극의 전압을 ΔV 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 트랜지스터(Yrr)는 Vset-ΔV 전압을 공급하는 전원(Vset-ΔV)과 Y 전극 사이에 연결되며, 다이오드(Dset)는 트랜지스터(Yrr)의 드레인과 전원(Vset-ΔV) 사이에 연결되어 있다. 트랜지스터(Yrr)는 Y 전극에 커패시터(CscH)를 통해 Vset 전압을 인가하고, 다이오드(Dset)는 트랜지스터(Yrr)의 바디 다이오드로 인한 전류를 차단하기 위해 트랜지스터(Yrr)의 바디 다이오드와 반대 반향으로 연결된다. 그리고 트랜지스터(Yfr)는 VscL 전압을 공급하는 전원(VscL)과 트랜지스터(Scl)의 소스 사이에 연결되어 있으며, 도 2의 구동 파형에서 Vnf 전압이 VscL 전압보다 높게 형성되어 있으므로, 트랜지스터(Yfr)에 제너 다이오드(ZD)의 캐소드가 연결되어 있다. 여기서, Vnf 전압은 VscL 전압보다 제너 다이오드(ZD)의 항복 전압만큼 높인 전압으로 가정하였다. 그리고 Vnf 전압이 VscL 전압보다 높게 형성되어 있으므로 트랜지스터(YscL)가 턴온될 때, 트랜지스터(Yfr)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있다. 따라서 트랜지스터(Yfr)의 바디 다이오드를 통한 전류 경로를 차단하기 위해 트랜지스터(Yfr)는 백투백(back-to-back) 형태로 형성될 수 있다. 트랜지스터(Ynf)는 트랜지스터(Yg)와 트랜지스터(Yfr) 사이에 연결되어, 트랜지스터(Yg)에서 트랜지스터(Yfr로 전류가 형성되는 것을 방지한다.
제1 유지 구동부(430)는 제1 전력 회수부(431) 및 트랜지스터(Ys, Yg)를 포함한다. 제1 전력 회수부(431)는 트랜지스터(Yr, Yf), 인덕터(L), 다이오드(Dr, Df) 및 전력회수용 커패시터(Cer)를 포함한다.
트랜지스터(Ys)는 Vs-ΔV 전압을 공급하는 전원(Vs-ΔV)과 트랜지스터(Scl)의 소스 사이에 연결되며, 트랜지스터(Yg)는 0V 전압을 공급하는 전원(0V)과 트랜지스터(Scl)의 소스 사이에 연결되어 있다. 아래에서 설명하는 바와 같이 본 발명의 실시 예에 따르면, 트랜지스터(Ys)는 Y 전극에 Vs-ΔV 전압을 인가하는데 이용되고, 트랜지스터(Yg)는 Y 전극에 0V 전압을 인가하는데 이용된다. 트랜지스터(Ys)가 턴온되고 트랜지스터(Sch)가 턴온될 경우, Vs-ΔV 전압이 커패시터(CscH)의 양단 전압(ΔV)과 합쳐져 Y 전극에는 Vs 전압이 인가된다.
트랜지스터(Ys, Yg)의 접점 사이에 전력회수용 커패시터(Cer)의 제1단이 연결되어 있으며, 전력회수용 커패시터(Cer)에는 Vs/2 전압이 충전되어 있다. 그리고 Y 전극에 제1단이 연결된 인덕터(L)의 제2단에 트랜지스터(Yr)의 드레인이 연결되어 있으며, 인덕터(L)의 제2단에 트랜지스터(Yf)의 드레인이 연결되고 전력회수용 커패시터(Cer)의 제1단에 트랜지스터(Yf)의 소스가 연결되어 있다.
그리고 트랜지스터(Yr)의 소스와 인덕터(L) 사이에 다이오드(Dr)가 연결되어 있고, 트랜지스터(Yf)의 드레인과 인덕터(L) 사이에 다이오드(Df)가 연결되어 있다. 다이오드(Dr)는 트랜지스터(Yf)가 바디 다이오드를 가질 경우 Y 전극의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고, 다이오드(Df)는 트랜지스터(Yf)가 바디 다이오드를 가질 경우 Y 전극의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다. 이때, 트랜지스터(Yr, Yf)가 바디 다이오드를 가지지 않는다면 다이오드(Dr, Df)가 제거될 수도 있다. 이와 같이 연결된 제1 전력 회수부(431)는 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 0V 전압에서 Vs 전압까지 증가시키거나 Vs 전압에서 0V 전압으로 감소시킨다.
한편, 제1 전력 회수부(431)에서 인덕터(L), 다이오드(Df) 및 트랜지스터(Yf) 사이의 연결 순서는 바뀔 수 있으며, 인덕터(L), 다이오드(Dr) 및 트랜지스터(Yr) 사이의 연결 순서도 바뀔 수 있다. 예를 들어, 인덕터(L)가 트랜지스터(Yr, Yf)의 접점과 전력회수용 커패시터(Cer) 사이에 연결될 수도 있다. 또한, 도 3에서는 인덕터(L)가 트랜지스터(Yr, Yf)의 접점에 연결되었지만, 트랜지스터(Yr)에 의해 형성되는 상승 경로 및 트랜지스터(Yf)에 의해 형성되는 하강 경로 상에 각각 인덕터가 연결될 수도 있다.
아래 도 4 내지 도 6에서는 도 2의 구동 파형 중 유지 기간에서 Y 전극에 인가되는 구동 파형을 생성하는 방법에 대해서 설명한다.
도 4는 본 발명의 제1 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 타이밍을 나타낸 도면이고, 도 5 및 도 6은 본 발명의 제1 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 파형을 생성하기 위한 동작 과정을 나타낸 도면이다.
먼저, 도 4에 도시된 기간(T1)전에, 트랜지스터(Yg)가 턴온되어 있어 패널 커패시터(Cp)의 Y 전극에는 0V 전압이 유지되어 있는 것으로 가정한다. 그리고, 전력회수용 커패시터(Cer)에는 Vs/2 전압이 미리 충전되어 있다고 가정한다.
기간(T1)에서는 트랜지스터(Yr, Scl)이 턴온된다. 그러면, 도 5에 나타낸 바와 같이, 전력회수용 커패시터(Cer), 트랜지스터(Yr), 다이오드(Dr), 인덕터(L), 트랜지스터(Ynp), 트랜지스터(Scl), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(①). 이 경로(①)에 의해 LC 공진이 발생하며 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압 근처까지 증가한다. 따라서, 경로(①)는 Y 전극의 전압을 상승시키는 상승 경로라고 할 수 있다.
기간(T2)에서는 트랜지스터(Yr, Scl)가 턴오프되고 트랜지스터(Ys, Sch)가 턴온된다. 그러면, 도 5에 나타낸 바와 같이, 전원(Vs-ΔV), 트랜지스터(Ys), 커패시터(CscH), 트랜지스터(Sch), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(②). 이 경로(②)에 의해 패널 커패시터(Cp)의 Y 전극에 Vs 전압이 인가된다. 즉, 트랜지스터(Ys)를 통해 인가되는 Vs-ΔV 전압은 커패시터(CscH)의 양단 전압(ΔV)과 합쳐져, Y 전극에 Vs 전압이 인가된다.
다음, 기간(T3)에서는 트랜지스터(Ys, Sch)가 턴오프되고 트랜지스터(Yf, Scl)가 턴온된다. 그러면, 도 6에 나타낸 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl), 인덕터(L), 다이오드(Df), 트랜지스터(Yf), 전력회수용 커패시터(Cer)으로 전류 경로가 형성된다(③). 이 경로(③)에 의해 LC 공진이 발생하며, 패널 커패시터(Cp)에 충전되어 있던 전압이 0V 전압 근처까지 감소한다. 따라서, 경로(③)는 Y 전극의 전압을 감소시키는 하강 경로라고 할 수 있다.
기간(T4)에서는 트랜지스터(Yf)가 턴오프되고, 다시 트랜지스터(Yg)가 턴온된다. 그러면, 도 6에 나타낸 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl), 트랜지스터(Yg), 전원(0V)으로 전류 경로가 형성된다(④). 이 경로(④)에 의해 패널 커패시터(Cp)의 Y 전극에는 0V 전압이 인가된다. 위의 기간(T1) 내지 기간(T4)을 반복하여 유지 기간에서 Y 전극에 복수의 유지 방전 펄스를 인가할 수 있다.
이와 같이, 본 발명의 제1 실시 예에서는 ΔV 전압을 충전하고 있는 커패시터(CscH)를 통해 Y 전극에 Vs 전압을 인가함으로써, 트랜지스터(Ys)의 턴오프시 양단 전압은 Vs-ΔV 전압이 된다. 따라서, 트랜지스터(Ys)는 저전압 및 저전류의 저용량 트랜지스터를 사용할 수 있다. 이와 같이, 트랜지스터(Ys)를 저전압 및 저전류의 저용량 트랜지스터로 사용함으로써, 구동 회로의 가격을 낮출 수 있다.
그러나, 제1 선택회로(411)에 포함된 트랜지스터(Sch, Scl)가 유지 방전 펄 스가 인가되는 기간(T1~T4) 동안 연속적으로 3회 스위칭된다. 이와 같이 트랜지스터(Sch, Scl)가 스위칭될 경우 EMI(Electromagnetic Interference)가 증가하게 된다. 본 발명의 제2 실시 예에서는 도 7 내지 도 10을 참조하여 EMI를 줄일 수 있는 구동 회로에 대해서 알아보고, 이 구동 회로를 이용하여 구동 파형을 생성하는 방법에 대해서 설명한다.
도 7은 본 발명의 제2 실시 예에 따른 주사 전극 구동부(400-1)의 구동 회로를 나타낸 도면이다.
도 7에 나타낸 바와 같이, 본 발명의 제2 실시 예에 따른 주사 전극 구동부(400-1)는 제2 주사 구동부(440), 제2 리셋 구동부(450) 및 제2 유지 구동부(460)를 포함한다.
제2 주사 구동부(440)는 제1 주사 구동부(410)와 그 구성이 동일하고, 제2 리셋 구동부(450)는 제1 리셋 구동부(420)와 그 구성이 동일하다. 그리고, 제2 유지 구동부(460)는 인덕터(L)를 대신에 2개의 인덕터(L1, L2)를 사용하는 것을 제외하고 본 발명의 제1 실시 예에 따른 제1 유지 구동부(430)와 동일하다.
트랜지스터(Yr)에 의해 형성되는 상승 경로 및 트랜지스터(Yf)에 의해 형성되는 하강 경로 상에 각각 제1 및 제2 인덕터(L1, L2)가 연결되는 것을 제외하고 제1 유지 구동부(430)와 동일하다. 이때, 제1 인덕터(L1)는 트랜지스터(Sch)와 전원(VscH)의 접점과 트랜지스터(Yr) 사이에 연결되어 있으며, Y 전극의 전압을 상승시키는 상승 경로를 형성하는데 사용된다. 제2 인덕터(L2)는 트랜지스터(Yf)와 트랜지스터(Scl) 사이에 연결되어 있으며, Y 전극의 전압을 감소시키는 하강 경로를 형성하는데 사용된다.
아래 도 8 내지 도 10에서는 도 2의 구동 파형 중 유지 기간에서 Y 전극에 인가되는 구동 파형을 생성하는 방법에 대해서 설명한다.
도 8은 본 발명의 제2 실시 예에 따른 도 2의 구동 파형 중 유지 기간에서의 구동 타이밍을 나타낸 도면이고, 도 9 및 도 10은 본 발명의 제2 실시 예에 따른 도2의 구동 파형 중 유지 기간에서의 구동 파형을 생성하기 위한 동작 과정을 나타낸 도면이다.
먼저, 도 8에 도시된 기간(D1)전에, 트랜지스터(Yg)가 턴온되어 있어 패널 커패시터(Cp)의 Y 전극에는 0V 전압이 유지되어 있는 것으로 가정한다. 그리고, 전력회수용 커패시터(Cer)에는 Vs/2 전압이 미리 충전되어 있다고 가정한다.
기간(D1)에서는 트랜지스터(Yr, Sch)가 턴온된다. 그러면, 도 9에 나타낸 바와 같이, 전력회수용 커패시터(Cer), 트랜지스터(Yr), 다이오드(Dr), 제1 인덕터(L1), 트랜지스터(Sch), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(Ⅰ). 이 경로(Ⅰ)에 의해 LC 공진이 발생하며 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압 근처까지 증가한다. 따라서, 경로(Ⅰ)는 Y 전극의 전압을 상승시키는 상승 경로라고 할 수 있다.
기간(D2)에서는 트랜지스터(Yr)가 턴오프되고 트랜지스터(Ys)가 턴온된다. 그러면, 도 9에 나타낸 바와 같이, 전원(Vs-ΔV), 트랜지스터(Ys), 커패시터(CscH), 트랜지스터(Sch), 패널 커패시터(Cp)의 Y 전극으로 전류 경로가 형성된다(Ⅱ). 이 경로(Ⅱ)에 의해 패널 커패시터(Cp)의 Y 전극에 Vs 전압이 인가된다. 즉, 트랜지스터(Ys)를 통해 인가되는 Vs-ΔV 전압은 커패시터(CscH)의 양단 전압(ΔV)과 합쳐져, Y 전극에 Vs 전압이 인가된다.
다음, 기간(D3)에서는 트랜지스터(Ys, Sch)가 턴오프되고 트랜지스터(Yf, scl)이 턴온된다. 그러면, 도 10에 나타낸 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl), 제2 인덕터(L2), 다이오드(Df), 트랜지스터(Yf), 전력회수용 커패시터(Cer)으로 전류 경로가 형성된다(Ⅲ). 이 경로(Ⅲ)에 의해 LC 공진이 발생하며, 패널 커패시터(Cp)에 충전되어 있던 전압이 0V 전압 근처까지 감소한다. 따라서, 경로(Ⅲ)는 Y 전극의 전압을 감소시키는 하강 경로라고 할 수 있다.
기간(D4)에서는 트랜지스터(Yf)가 턴오프되고 다시 트랜지스터(Yg)가 턴온된다. 그러면, 도 10에 나타낸 바와 같이, 패널 커패시터(cp)의 Y 전극, 트랜지스터(Scl), 트랜지스터(Yg), 전원(0V)으로 전류 경로가 형성된다(Ⅳ). 이 경로(Ⅳ)에 의해 패널 커패시터(Cp)의 Y 전극에는 0V 전압이 인가된다.
이와 같이, 본 발명의 제2 실시 예에서는 제2 선택회로(441)에 포함된 트랜지스터(Sch, Scl)가 유지 방전 펄스가 인가되는 기긴(D1~D4) 동안 2회 스위칭된다. 이와 같이 본 발명의 제2 실시 예에서는 본 발명의 제1 실시 예에 비해 트랜지스터(Sch, Scl)의 스위칭 회수를 감소시킴으로써, EMI를 줄일 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이상에서 살펴본 바와 같이, 본 발명의 실시 예에서는 스캔 하이 전압과 스캔 로우 전압 사이의 전압 차만큼의 전압을 충전하고 있는 커패시터를 이용하여 유지 기간에서 주사 전극에 하이 레벨 전압을 인가함으로써, 하이 레벨 전압을 인가하는 트랜지스터로 저용량 트랜지스터를 사용할 수 있다. 저용량 트랜지스터를 사용함으로써, 구동 회로의 가격을 낮출 수 있다. 또한, 유지 기간에서 선택 회로를 구성하는 트랜지스터의 스위칭 회수를 감소시킴으로써, EMI를 줄일 수 있다.

Claims (16)

  1. 유지 기간에서 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지 방전 펄스가 인가되는 주사 전극,
    상기 주사 전극에 스캔 하이 전압을 인가하는 제1 트랜지스터 및 상기 주사 전극에 스캔 로우 전압을 인가하는 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1단과 상기 제2 트랜지스터의 제1단이 상기 주사 전극에 연결되어 있는 선택회로,
    상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 제2 트랜지스터의 제2단에 제2단이 연결되어 있으며, 제3 전압이 충전되어 있는 커패시터, 그리고
    상기 제1 전압과 상기 제3 전압의 전압차인 제4 전압을 공급하는 제1 전원에 제1단이 연결되고 상기 커패시터의 제2단에 제2단이 연결되어 있는 제3 트랜지스터를 포함하고,
    상기 제1 트랜지스터 및 제3 트랜지스터가 턴온되어 상기 주사 전극에 상기 제1 전압이 인가되는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제3 트랜지스터의 제2단과 상기 제2 트랜지스터의 제2단 사이의 접점에 제1단이 연결되어 있으며, 상기 주사 전극에 상기 제2 전압을 인가하는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 제2 트랜지스터의 제2단과 상기 커패시터의 제2단의 접점에 제1단이 연결되어 있는 인덕터,
    상기 제1 전압과 상기 제2 전압 사이의 제5 전압을 충전하고 있는 전력회수용 커패시터,
    상기 전력회수용 커패시터와 상기 인덕터의 제2단 사이에 형성되며, 상기 주사 전극의 전압을 상승시키는 상승 경로, 그리고
    상기 전력회수용 커패시터와 상기 인덕터의 제2단 사이에 형성되며, 상기 주사 전극의 전압을 감소시키는 하강 경로를 포함하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 상승 경로는 상기 인덕터의 제2단에 제1단이 연결되고 상기 전력회수용 커패시터에 제2단이 연결되어 있는 제5 트랜지스터와, 상기 제5 트랜지스터의 제1단에 애노드가 연결되고 상기 인덕터의 제2단에 캐소드가 연결되어 있는 제1 다이오드를 포함하고,
    상기 하강 경로는 상기 인덕터의 제2단에 제1단이 연결되고 상기 전력회수용 커패시터에 제2단이 연결되어 있는 제6 트랜지스터와, 상기 제6 트랜지스터의 제1 단에 캐소드가 연결되고 상기 인덕터의 제2단에 애노드가 연결되어 있는 제2 다이오드를 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 제1 및 제5 트랜지스터가 턴온되어 상기 전력회수용 커패시터, 상기 제5 트랜지스터, 상기 제1 다이오드, 상기 인덕터, 상기 제1 트랜지스터 및 상기 주사 전극 순으로 전류 경로가 형성되고, 이 전류 경로에 의해 상기 주사 전극의 전압이 상기 제2 전압에서 상기 제1 전압으로 상승하는 플라즈마 표시 장치.
  7. 제5항에 있어서,
    상기 제2 및 제6 트랜지스터가 턴온되어 상기 주사 전극, 상기 제2 트랜지스터, 상기 인덕터, 상기 제2 다이오드, 상기 제6 트랜지스터 및 상기 전력회수용 커패시터 순으로 전류 경로가 형성되고, 이 전류 경로에 의해 상기 주사 전극의 전압이 상기 제1 전압에서 상기 제2 전압으로 감소하는 플라즈마 표시 장치.
  8. 제1항에 있어서,
    상기 제1 트랜지스터의 제2단과 상기 커패시터의 제2단 사이의 접점에 제1단이 연결되는 제1 인덕터,
    상기 제2 트랜지스터의 제2단과 상기 커패시터의 제1단 사이의 접점에 제1단이 연결되는 제2 인덕터,
    상기 제1 전압과 상기 제2 전압 사이의 제5 전압을 충전하고 있는 전력회수용 커패시터,
    상기 전력회수용 커패시터와 상기 제1 인덕터의 제2단 사이에 형성되며, 상기 주사 전극의 전압을 상승시키는 상승 경로, 그리고
    상기 전력회수용 커패시터와 상기 제2 인덕터의 제2단 사이에 형성되며, 상기 주사 전극의 전압을 감소시키는 하강 경로를 포함하는 플라즈마 표시 장치.
  9. 제8항에 있어서,
    상기 상승 경로는 상기 제1 인덕터의 제2단에 제1단이 연결되고 상기 전력회수용 커패시터에 제2단이 연결되어 있는 제5 트랜지스터와, 상기 제5 트랜지스터의 제1단에 애노드가 연결되고 상기 제1 인덕터의 제2단에 캐소드가 연결되는 제1 다이오드를 포함하고,
    상기 하강 경로는 상기 제2 인덕터의 제2단에 제1단이 연결되고 상기 전력회수용 커패시터에 제2단이 연결되어 있는 제6 트랜지스터와, 상기 제6 트랜지스터의 제1단에 캐소드가 연결되고 상기 제2 인덕터의 제2단에 애노드가 연결되어 있는 제2 다이오드를 포함하는 플라즈마 표시 장치.
  10. 제9항에 있어서,
    상기 제1 및 제5 트랜지스터가 턴온되어 상기 전력회수용 커패시터, 상기 제5 트랜지스터, 상기 제1 다이오드, 상기 인덕터, 상기 제1 트랜지스터 및 상기 주 사 전극 순으로 전류 경로가 형성되고, 이 전류 경로에 의해 상기 주사 전극의 전압이 상기 제2 전압에서 상기 제1 전압으로 상승하는 플라즈마 표시 장치.
  11. 제9항에 있어서,
    상기 제2 및 제6 트랜지스터가 턴온되어 상기 주사 전극, 상기 제2 트랜지스터, 상기 인덕터, 상기 제2 다이오드, 상기 제6 트랜지스터 및 상기 전력회수용 커패시터 순으로 전류 경로가 형성되고, 이 전류 경로에 의해 상기 주사 전극의 전압이 상기 제1 전압에서 상기 제2 전압으로 감소하는 플라즈마 표시 장치.
  12. 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지 방전 펄스가 인가되는 주사 전극, 상기 주사 전극에 제1단이 연결되어 상기 주사 전극에 스캔 하이 전압을 인가하는 제1 트랜지스터, 상기 주사 전극에 제1단이 연결되어 상기 주사 전극에 스캔 로우 전압을 인가하는 제2 트랜지스터를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 제2 트랜지스터의 제2단에 제2단이 연결되어 있는 커패시터에 제3 전압을 충전하는 단계,
    상기 제1 전압과 상기 제3 전압의 전압차인 제4 전압을 공급하는 제1 전원과 상기 커패시터의 제2단 사이에 연결되는 제3 트랜지스터를 턴온하고, 상기 제1 트랜지스터를 턴온하여, 상기 주사 전극에 상기 제1 전압을 인가하는 단계, 그리고
    상기 제2 전압을 상기 주사 전극에 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 주사 전극에 상기 제1 전압을 인가하는 단계는,
    상기 제1 및 제3 트랜지스터를 턴온하여, 상기 제1 전원, 상기 제3 트랜지스터, 상기 커패시터, 상기 제1 트랜지스터 및 상기 주사 전극 순으로 전류 경로를 형성하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  14. 제12항에 있어서,
    상기 플라즈마 표시 장치는 상기 커패시터의 제2단과 상기 제2 트랜지스터의 제2단 사이의 접점에 제1단이 연결되는 인덕터를 더 포함하며,
    상기 인덕터, 상기 제2 트랜지스터 및 상기 주사 전극 순으로 형성되는 전류 경로에 의해 상기 주사 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 상승시키는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 제14항에 있어서,
    상기 주사 전극, 상기 제2 트랜지스터 및 상기 인덕터 순으로 형성되는 전류 경로에 의해 상기 주사 전극의 전압을 감소시키는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  16. 제12항에 있어서,
    상기 플라즈마 표시 장치는 상기 제1 트랜지스터의 제2단과 상기 커패시터의 제1단 사이의 접점에 제1단이 연결되는 제1 인덕터와, 상기 제2 트랜지스터의 제2단과 상기 커패시터의 제2단 사이의 접점에 제1단이 연결되는 제2 인덕터를 더 포함하며,
    상기 제1 인덕터, 상기 제1 트랜지스터 및 상기 주사 전극 순으로 형성되는 전류 경로에 의해 상기 주사 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 상승시키는 단계, 그리고
    상기 주사 전극, 상기 제2 트랜지스터 및 상기 제2 인덕터 순으로 형성되는 전류 경로에 의해 상기 주사 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 감소시키는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
KR1020070034675A 2007-04-09 2007-04-09 플라즈마 표시 장치 및 그 구동 방법 KR100839387B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070034675A KR100839387B1 (ko) 2007-04-09 2007-04-09 플라즈마 표시 장치 및 그 구동 방법
US12/078,797 US20080246695A1 (en) 2007-04-09 2008-04-04 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034675A KR100839387B1 (ko) 2007-04-09 2007-04-09 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100839387B1 true KR100839387B1 (ko) 2008-06-20

Family

ID=39771793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034675A KR100839387B1 (ko) 2007-04-09 2007-04-09 플라즈마 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US20080246695A1 (ko)
KR (1) KR100839387B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010078587A (ko) * 2000-02-09 2001-08-21 김순택 플라즈마 표시 패널의 구동 회로
KR20040058548A (ko) * 2002-12-27 2004-07-05 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2004287003A (ja) 2003-03-20 2004-10-14 Pioneer Electronic Corp 表示パネルの駆動装置
KR20060054752A (ko) * 2004-11-16 2006-05-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010078587A (ko) * 2000-02-09 2001-08-21 김순택 플라즈마 표시 패널의 구동 회로
KR20040058548A (ko) * 2002-12-27 2004-07-05 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2004287003A (ja) 2003-03-20 2004-10-14 Pioneer Electronic Corp 表示パネルの駆動装置
KR20060054752A (ko) * 2004-11-16 2006-05-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20080246695A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
US7420528B2 (en) Driving a plasma display panel (PDP)
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823490B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839370B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599608B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100859696B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080044088A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100943957B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
EP1939845A2 (en) Plasma Display Device and Driving Method Thereof
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
US20080143642A1 (en) Plasma display device and driving apparatus thereof
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100998090B1 (ko) 플라즈마 표시 장치
KR20090119199A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080068403A (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee