KR100863969B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

Abstract

플라즈마 표시 장치에서, 주사 전극을 구동하는 구동 회로에는 어드레스 기간에서 발광 셀과 비발광 셀을 선택하기 위해 주사 전극에 주사 집적 회로가 연결되어 있다. 주사 집적 회로의 하이 사이드 입력단과 로우 사이드 입력단 사이에 커패시터가 연결되어 있고, 주사 집적 회로의 하이 사이드 입력단에 유지 기간 동안 주사 전극에 유지 펄스를 인가하는 유지 구동부가 연결되어 있다.

PDP, 전극, 방전, 트랜지스터, 주사 회로, 커패시터

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY, AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다.

플라즈마 표시 패널에는 행 방향으로 쌍을 이루며 뻗어 있는 복수의 주사 전극과 복수의 유지 전극이 형성되고, 열 방향으로 복수의 어드레스 전극이 형성되어 있다. 일반적으로 플라즈마 표시 장치는 한 프레임이 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 리셋 기간 동안 리셋 방전을 통하여 셀이 초기화되고, 어드레스 기간 동안 발광 셀과 비발광 셀을 선택하기 위해 주사 집적 회로(integrated circuit, IC)를 사용하여 복수의 주사 전극에 주사 펄스가 인가되고, 유지 기간 동안 실제로 영상을 표시하기 위해 유지 방전을 수행하는 주사 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 펄스가 인가된다.

일반적으로 유지 펄스의 로우 레벨 전압으로 기준 전압(0V)이 사용되고 주사 펄스의 전압으로 음의 전압이 사용된다. 따라서, 주사 전극을 구동하기 위한 구동 회로에는 로우 레벨 전압을 주사 전극으로 전달하는 트랜지스터와 음의 전압을 주사 전극으로 전달하는 트랜지스터가 포함된다. 이때, 주사 전극에 음의 전압을 인가할 때, 두 트랜지스터간에 전류 경로가 형성될 수 있다. 따라서, 주사 전극을 구동하기 위한 구동 회로에는 두 트랜지스터 사이에 이러한 전류 경로를 차단하기 위한 트랜지스터가 형성되어 있다. 이와 같이, 주사 전극을 구동하기 위한 구동 회로에는 많은 트랜지스터가 형성되어 있고, 이로 인하여 구동 회로의 가격이 증가하게 된다.

본 발명이 이루고자 하는 기술적 과제는 구동 회로의 단가를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.

본 발명의 한 실시 예에 따르면, 주사 전극, 주사 집적 회로, 커패시터, 그리고 제1 트랜지스터를 포함하는 플라즈마 표시 장치가 제공된다. 주사 집적 회로는 제1 및 제2 입력단, 그리고 출력단을 가지며, 상기 출력단이 상기 주사 전극에 각각 연결되어 있으며, 상기 출력단의 전압을 상기 제1 또는 제2 입력단의 전압으로 설정한다. 커패시터는 제1 전압이 충전되어 있으며, 제1단이 상기 주사 집적 회로의 제1 입력단에 연결되고, 제2단이 상기 주사 집적 회로의 제2 입력단에 연결되어 있다. 그리고 제1 트랜지스터는 상기 커패시터의 제1단과 상기 제1 전압보다 낮 은 제2 전압을 공급하는 제1 전원 사이에 연결되어 있다.

본 발명의 다른 실시 예에 따르면, 전극과 상기 전극이 출력단에 연결되고 제1 및 제2 입력단을 가지는 주사 집적 회로를 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 어드레스 기간 동안 상기 주사 집적 회로의 제1 입력단을 통해 주사 펄스에 대응하는 전압을 상기 전극에 인가하는 단계, 그리고 유지 기간 동안 상기 주사 집적 회로의 제2 입력단을 통해 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 펄스를 상기 전극에 인가하는 단계를 포함한다.

본 발명의 또 다른 실시 예에 따른 플라즈마 표시 장치는, 전극, 상기 전극에 제1단이 연결되어 있는 제1 트랜지스터, 상기 전극에 제1단이 연결되어 있는 제2 트랜지스터, 소정의 전압을 충전하고 있으며, 제1단이 상기 제1 트랜지스터의 제2단에 연결되고, 제2단이 상기 제2 트랜지스터의 제2단에 연결되어 있는 커패시터, 그리고 상기 제1 트랜지스터의 제2단에 연결되어 있으며, 유지 기간 동안 상기 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 펄스를 공급하는 유지 구동부를 포함한다.

본 발명에 의하면, 주사 전극을 구동하기 위해 사용되는 트랜지스터의 개수가 줄어들며, 이로 인하여 주사 전극을 구동하기 위한 구동 회로의 단가가 줄어든다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.

그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V 전압으로 간주하고 근사 처리한다. 따라서 전원에 의해 노드, 전극 등에 인가되는 전압은 상기 전원의 전압에서 문턱 전압, 기생 성분 등에 의해 전압 변동이 일어난 전압을 포함한다.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대해서 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이다.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.

제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동한다.

어드레스 전극 구동부(300)는 제어부(200)로부터의 구동 제어 신호에 따라 복수의 A 전극(A1-Am)에 구동 전압을 인가한다.

주사 전극 구동부(400)는 제어부(200)로부터의 구동 제어 신호에 따라 복수의 Y 전극(Y1-Yn)에 구동 전압을 인가한다.

유지 전극 구동부(500)는 제어부(200)로부터의 구동 제어 신호에 따라 복수의 X 전극(X1-Xn)에 구동 전압을 인가한다.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 도 2에서는 설명의 편의상 한 프레임을 이루는 복수의 서브필드 중 한 서브필드의 구동 파형만을 도시하였으며, 하나의 방전 셀을 형성하는 X 전극(X)과 Y 전극(Y) 및 A 전극(A)에 인가되는 구동 파형만을 도시하였다.

도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서, 어드레스 전극 구동부(300) 및 유지 전극 구동부(500)는 각각 A 전극 및 X 전극을 기준 전압(도 2에서는 0V 전압)으로 바이어스하고, 주사 전극 구동부(400)는 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 2에서는 Y 전극의 전압을 램프 형태로 증가시키는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다.

리셋 기간의 하강 기간에서, 유지 전극 구동부(500)는 X 전극을 Ve 전압으로 바어어스하고, 주사 전극 구동부(400)는 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 도 2에서는 Y 전극의 전압을 램프 형태로 감소시키는 것으로 도시하였다. 그러면, Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압 의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면, Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.

이어서, 어드레스 기간에서 발광 셀을 선택하기 위해서, 유지 전극 구동부(500)는 X 전극(X)의 전압을 Ve 전압으로 유지한 상태에서 주사 전극 구동부(400)는 Y 전극(Y)에 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, 어드레스 전극 구동부(300)는 VscL 전압이 인가된 Y 전극(Y)과 X 전극(X)에 의해 형성되는 복수의 셀 중에서 발광 셀을 통과하는 A 전극(A)에 Va 전압을 가지는 어드레스 펄스를 인가하고, 비발광 셀을 통과하는 A 전극(A)에 Va 전압보다 낮은 0V 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극(A)과 VscL 전압이 인가된 Y 전극(Y) 사이 및 VscL 전압이 인가된 Y 전극(Y)과 Ve 전압이 인가된 X 전극(X) 사이에서 어드레스 방전이 일어나 Y 전극(Y)에 (+) 벽 전하가 형성되고 X 및 A 전극(X, A)에 각각 (-) 벽 전하가 형성된다. 그리고 주사 전극 구동부(400)는 VscL 전압이 인가되지 않는 Y 전극(Y)에 VscL 전압보다 높은 VscH 전압을 인가한다.

구체적으로, 어드레스 기간에서 주사 전극 구동부(400) 및 어드레스 전극 구동부(300)는 첫 번째 행의 Y 전극(도 1의 Y1)에 주사 펄스를 인가하는 동시에 첫 번째 행 중 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가한다. 그러면, 첫 번째 행의 Y 전극과 어드레스 펄스가 인가된 A 전극 사이에서 어드레스 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 이어서, 주사 전극 구동부(400) 및 어드레스 전극 구동부(300)는 두 번째 행의 Y 전극 (도 1의 Y2)에 주사 펄스를 인가하면서 두 번째 행 중 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가한다. 그러면, 어드레스 펄스가 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다. 마찬가지로, 주사 전극 구동부(400) 및 어드레스 전극 구동부(300)는 나머지 행의 Y 전극에 대해서도 순차적으로 주사 펄스를 인가하면서 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가하여 벽 전하를 형성한다.

이어서, 유지 기간에서, 주사 전극 구동부(400)는 Y 전극에 하이 레벨 전압(도 2에서는 Vs)과 로우 레벨 전압(도 2에서는 0V)을 교대로 가지는 유지 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 X 전극에 유지 펄스를 Y 전극에 인가되는 유지 펄스와 반대 위상으로 인가한다. 이와 같이 하면, Y 전극과 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 발광 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.

도 3은 본 발명의 실시 예에 따른 주사 전극 구동 회로를 나타낸 도면이다. 이러한 주사 전극 구동 회로(410)는 주사 전극 구동부(400)에 형성될 수 있으며, X 전극(X)에 연결되어 있는 유지 전극 구동 회로(510)는 유지 전극 구동부(500)에 형성될 수 있다. 설명의 편의상 하나의 Y 전극(Y)만을 도시하였으며, 하나의 Y 전극(Y)과 하나의 X 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.

도 3에 나타낸 바와 같이, 주사 전극 구동 회로(410)는 주사 구동부(411), 리셋 구동부(412) 및 유지 구동부(413)를 포함한다. 주사 구동부(411)는 주사 회 로(411a) 및 커패시터(CscH)를 포함하며, 리셋 구동부(412)는 트랜지스터(Yrr, Yfr)를 포함한다. 또한 유지 구동부(413)는 트랜지스터(Ys, Yg) 및 다이오드(Ds)를 포함한다. 도 3에서는 트랜지스터(Ys, Yg, Yrr, Yfr, Sch, Scl)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(Ys, Yg, Yrr, Yfr, Sch, Scl)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(Ys, Yg, Yrr, Yfr, Sch, Scl)로 사용될 수도 있다. 만약, 트랜지스터(Ys, Yg, Yrr, Yfr, Sch, Scl)가 IGBT(Insulated Gate Bipolar Transistor)인 경우, 트랜지스터(Ys, Yg, Yrr, Yfr, Sch, Scl)에 각각 다이오드가 병렬로 연결될 수 있다.

먼저, 주사 회로(411a)는 하이 사이드 입력단(A)과 로우 사이드 입력단(B)을 가지며, 출력단(C)이 Y 전극(Y)에 연결되어 있으며, 어드레스 기간에서 발광 셀을 선택하기 위해 하이 사이드 입력단(A)의 전압과 로우 사이드 입력단(B)의 전압을 대응하는 Y 전극(Y)에 선택적으로 인가한다. 도 3에서는 Y 전극(Y)에 연결되어 있는 하나의 주사 회로(411a)를 도시하였지만, 복수의 Y 전극(도 1의 Y1~Yn)에 각각 주사 회로(411a)가 연결되어 있다. 그리고 일정 개수의 주사 회로(411a)가 하나의 집적 회로로 형성되어, 집적 회로의 복수의 출력단이 일정 개수의 Y 전극(예를 들면, Y1~Yk, k는 n보다 작은 정수)에 각각 연결될 수도 있다. 이러한 주사 회로(411a)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극(Y)에 연결되어 있다. 트랜지 스터(Sch)의 드레인이 하이 사이드 입력단(A)에 연결되어 있고, 트랜지스터(Scl)의 소스가 로우 사이드 입력단(B)에 연결되어 있다. 주사 회로(411a)의 하이 사이드 입력단(A)에 커패시터(CscH)의 제1단이 연결되어 있고 주사 회로(411a)의 로우 사이드 입력단(B)에 커패시터(CscH)의 제2단이 연결되어 있다. 커패시터(CscH)에는 VscH 전압이 충전되어 있으며, 주사 회로(411a)의 로우 사이드 입력단(B)에 충전용 스위치(도시하지 않음)를 연결하여 커패시터(CscH)에 전압을 충전할 수 있으며, 스위칭 모드 전원 공급 장치(Switching Mode Power Supply, 도시하지 않음)의 출력단으로부터 VscH 전원을 공급받아 커패시터(CscH)에 전압을 충전할 수도 있다. 후자의 경우에는 충전용 스위치가 제거될 수 있다.

커패시터(CscH)의 제2단에 소스가 연결되어 있는 트랜지스터(Yrr)의 드레인이 유지 펄스의 하이 레벨 전압(예를 들면, 도 2의 Vs 전압)을 공급하는 전원(Vs)에 연결되어 있으며, 커패시터(CscH)의 제1단에 드레인이 연결되어 있는 트랜지스터(Yfr)의 소스가 유지 펄스의 로우 레벨 전압(예를 들면, 도 2의 0V 전압)을 공급하는 전원(접지단)에 연결되어 있다. 이때, 트랜지스터(Yrr)는 턴온 시에 Y 전극의 전압을 Vset 전압까지 램프 형태로 서서히 상승하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작하며, 트랜지스터(Yfr)는 턴온 시에 Y 전극의 전압을 Vnf(도 2 참조) 전압까지 점진적으로 감소하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다. 도 2에서는 Vnf 전압과 VscL 전압이 동일한 것으로 도시하였지만, Vnf 전압이 VscL 전압보다 높은 경우 트랜지스터(Yfr)의 드레인과 커패시터(CscH)의 제1단 사이에 제너 다이오드가 연결될 수 있다. 그러면, VscL 전압보다 제너 다 이오드의 항복 전압만큼 높은 전압으로 Vnf 전압을 공급할 수 있다.

또한 주사 회로(411a)의 하이 사이드 입력단(A)에 트랜지스터(Ys)의 소스 및 트랜지스터(Yg)의 드레인이 연결되어 있다. 트랜지스터(Ys)의 드레인은 전원(Vs)에 연결되어 있고, 트랜지스터(Yg)의 소스는 전원(접지단)에 연결되어 있다. 이때, 주사 회로(411a)의 하이 사이드 입력단(A)과 트랜지스터(Ys)의 소스 사이에 다이오드(Ds)가 연결되어 있다. 즉, 다이오드(Ds)의 애노드가 트랜지스터(Ys)의 소스에 연결되어 있고, 다이오드(Ds)의 캐소드가 주사 회로(411a)의 하이 사이드 입력단(A)에 연결되어 있다. 이러한 다이오드(Ds)는 트랜지스터(Yrr)의 턴온 시에 트랜지스터(Ys)의 바디 다이오드를 통해 전원(Vs)으로 형성되는 전류 경로를 차단한다. 그리고 도 3에서와 달리 전원(Vs)과 트랜지스터(Ys) 사이에 다이오드(Ds)가 연결될 수도 있다.

한편, 유지 구동부(413)는 두 트랜지스터(Ys, Yg)의 접점에 연결되며 유지 펄스에 의해 형성되는 무효 전력을 회수하여 재사용하기 위한 전력 회수 회로(도시하지 않음)를 더 포함할 수 있다. 이러한 전력 회수 회로에 대해서는 L.F.Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.

다음으로, 도 3에 도시된 주사 전극 구동 회로의 동작에 대해서 도 4a 내지 도 4c를 참고로 하여 상세하게 설명한다.

도 4a 내지 도 4c는 각각 리셋 기간, 어드레스 기간 및 유지 기간에서 주사 전극 구동 회로의 동작을 나타낸 도면이다. 먼저, 리셋 기간의 상승 기간 전에 트랜지스터(Ys, Sch)가 턴온되어 Y 전극(Y)에 Vs 전압이 인가되어 있는 것으로 가정 하였다.

리셋 기간의 상승 기간에서, 트랜지스터(Yrr)가 턴온되고 트랜지스터(Ys)가 턴오프된다. 그러면, 도 4a에 도시된 바와 같이, 전원(Vs), 트랜지스터(Yrr), 커패시터(CscH), 트랜지스터(Sch) 및 Y 전극(Y)의 경로를 통하여 Y 전극(Y)의 전압이 Vs 전압에서 (Vs+VscH) 전압까지 점진적으로 증가된다(①). 본 발명의 실시 예에서는 (Vs+VscH) 전압이 Vset 전압과 동일한 것으로 가정하였다.

리셋 기간의 하강 기간에서, 트랜지스터(Yfr, Scl)를 턴온하고, 트랜지스터(Yrr, Sch)를 턴오프한다. 그러면, 도 4a에 도시된 바와 같이, Y 전극(Y), 트랜지스터(Scl), 커패시터(CscH), 트랜지스터(Yfr) 및 접지단의 경로를 통하여 Y 전극(Y)의 전압이 -VscH 전압까지 점진적으로 감소된다(②). 본 발명의 실시 예에서는 -VscH 전압이 Vnf 전압과 동일한 것으로 가정하였다.

어드레스 기간 동안 트랜지스터(Yg)를 턴온한 상태에서 트랜지스터(Sch, Scl)를 선택적으로 턴온한다. 이때, 트랜지스터(Scl)가 턴온되면, 도 4b에 도시된 바와 같이, Y 전극(Y), 트랜지스터(Scl), 커패시터(CscH), 트랜지스터(Yg) 및 접지단의 경로를 통하여 Y 전극(Y)에 -VscH 전압이 인가된다(③). 만약, 트랜지스터(Sch)가 턴온되면, Y 전극(Y)에는 0V 전압이 인가된다. 본 발명의 실시 예에서는 VscL 전압이 -VscH 전압과 동일하고, VscH 전압이 0V 전압과 동일한 것으로 가정하였다. 이와 같이, 어드레스 기간에서 트랜지스터(Yg)를 턴온한 상태에서, 커패시터(CscH)의 양단 전압을 이용하여 발광 셀과 비발광 셀이 선택되므로, VscL 전압을 공급하는 별도의 전원이 필요하지 않으며, VscL 전압을 공급하는 전원과 Y 전극 사 이에 연결되는 트랜지스터가 필요하지 않다. 또한, VscL 전압을 공급하는 전원과 트랜지스터(Yg) 사이에 전류 경로를 차단하기 위한 트랜지스터 또한 필요하지 않다.

유지 기간에서는 트랜지스터(Scl)가 턴오프되고 트랜지스터(Ys)가 턴온된다. 그러면, 도 4c에 도시된 바와 같이, 전원(Vs), 트랜지스터(Ys), 다이오드(Ds), 트랜지스터(Sch) 및 Y 전극(Y)의 경로를 통하여 Y 전극(Y)에 Vs 전압이 인가된다(④).

그런 후에, 유지 기간에서는 트랜지스터(Ys)가 턴오프되고 트랜지스터(Yg)가 턴온된다. 그러면, 도 4c에 도시된 바와 같이, Y 전극(Y), 트랜지스터(Sch)의 바디 다이오드, 트랜지스터(Yg) 및 접지단의 경로를 통하여 Y 전극(Y)에 0V 전압이 인가된다(⑤).

그리고 유지 기간 동안 도 4c에 도시된 동작을 해당 서브필드의 가중치에 대응하는 횟수만큼 반복함으로써, Y 전극(Y)에 Vs 전압과 0V 전압을 교대로 가지는 유지 펄스를 인가할 수 있다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이다.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.

도 3은 본 발명의 실시 예에 따른 주사 전극 구동 회로를 나타낸 도면이다.

도 4a 내지 도 4c는 각각 주사 전극 구동 회로의 동작에 따른 전류 경로를 나타낸 도면이다.

<도면의 주요부분에 대한 참조 부호의 설명>

100: 플라즈마 표시 패널 110: 방전 셀

400: 주사 전극 구동부 410: 주사 전극 구동 회로

411: 주사 구동부 411a: 주사 회로

412: 리셋 구동부 413: 유지 구동부

Claims (17)

1. 주사 전극,

   제1 및 제2 입력단, 그리고 출력단을 가지며, 상기 출력단이 상기 주사 전극에 각각 연결되어 있으며, 상기 출력단을 통해 상기 제1 또는 제2 입력단의 전압을 출력하는 주사 집적 회로,

   제1 전압이 충전되어 있으며, 제1단이 상기 주사 집적 회로의 제1 입력단에 연결되고, 제2단이 상기 주사 집적 회로의 제2 입력단에 연결되어 있는 커패시터, 그리고

   상기 커패시터의 제1단과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제1 전원 사이에 연결되어 있는 제1 트랜지스터

   를 포함하며,

   어드레스 기간 동안 상기 제1 트랜지스터가 턴온되어 있으며,

   상기 어드레스 기간 동안 상기 주사 집적 회로는 상기 제2 입력단을 통해 입력된 상기 커패시터의 제2단 전압을 상기 출력단을 통해 선택되는 주사 전극으로 출력하고, 상기 제1 입력단을 통해 입력된 상기 커패시터의 제1단 전압을 상기 출력단을 통해 선택되지 않는 주사 전극으로 출력하는 플라즈마 표시 장치.
2. 삭제
3. 제1항에 있어서,

   상기 커패시터의 제1단과 상기 제2 전압보다 높은 제3 전압을 공급하는 제2 전원 사이에 연결되어 있는 제2 트랜지스터

   를 더 포함하며,

   유지 기간 동안 상기 제1 및 제2 트랜지스터가 교대로 턴온되며,

   상기 유지 기간 동안 상기 주사 집적 회로는 상기 제1 입력단을 통해 입력된 상기 제2 전압과 상기 제3 전압을 교대로 상기 출력단을 통해 상기 주사 전극으로 출력하는 플라즈마 표시 장치.
4. 삭제
5. 제3항에 있어서,

   상기 커패시터의 제1단과 상기 제1 전원 사이에 연결되어 있으며, 상기 주사 전극의 전압이 점진적으로 감소하도록 동작하는 제3 트랜지스터

   를 더 포함하며,

   리셋 기간 중 일부 기간 동안 상기 제3 트랜지스터가 턴온되어 있으며,

   상기 주사 집적 회로는 상기 일부 기간 동안 상기 제2 입력단을 통해 입력된 상기 커패시터의 제2단 전압을 상기 출력단을 통해 상기 주사 전극으로 출력하는 플라즈마 표시 장치.
6. 제3항에 있어서,

   상기 커패시터의 제2단과 상기 제2 전압보다 높은 제4 전압을 공급하는 제3 전원 사이에 연결되어 있으며 상기 주사 전극의 전압이 점진적으로 증가하도록 동작하는 제3 트랜지스터

   를 더 포함하며,

   리셋 기간 중 일부 기간 동안 상기 제3 트랜지스터가 턴온되어 있으며, 상기 주사 집적 회로는 상기 일부 기간 동안 상기 제1 입력단을 통해 입력된 상기 커패시터의 제1단 전압을 상기 출력단을 통해 상기 주사 전극으로 출력하는 플라즈마 표시 장치.
7. 전극과 상기 전극에 출력단이 연결되고 제1 및 제2 입력단을 가지는 주사 집적 회로, 그리고 제1단이 상기 제1 입력단에 연결되고 제2단이 상기 제2 입력단에 연결되어 있으며 제1 전압을 충전하고 있는 커패시터를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,

   어드레스 기간 동안 상기 커패시터의 제1단에 제2 전압을 인가하여 상기 제2 입력단을 통해 입력된 상기 커패시터의 제2단 전압을 상기 출력단을 통해 선택되는 전극에 인가하는 단계, 그리고

   유지 기간 동안 상기 주사 집적 회로의 제1 입력단을 통해 입력된 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 펄스를 상기 출력단을 통해 상기 전극에 인가하는 단계

   를 포함하는 구동 방법.
8. 제7항에 있어서,

   상기 제2 전압은 상기 로우 레벨 전압과 동일한 전압인 구동 방법.
9. 제8항에 있어서,

   상기 어드레스 기간 동안 상기 선택되는 전극에 인가되는 상기 커패시터의 제2단 전압은 상기 로우 레벨 전압보다 낮은 전압인 구동 방법.
10. 제8항에 있어서,

    상기 어드레스 기간 이전의 리셋 기간 동안,

    상기 주사 집적 회로의 제1 입력단을 통해 입력된 상기 커패시터의 제1단 전압을 이용하여 상기 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 증가시키는 단계, 그리고

    상기 주사 집적 회로의 제2 입력단을 통해 입력된 상기 커패시터의 제2단 전압을 이용하여 상기 전극의 전압을 제5 전압에서 제6 전압까지 점진적으로 감소시키는 단계

    를 포함하는 구동 방법.
11. 제10항에 있어서,

    상기 감소시키는 단계는,

    상기 로우 레벨 전압을 공급하는 전원과 상기 커패시터의 제2단 사이에 연결되어 있는 제1 트랜지스터를 턴온하는 단계를 포함하며,

    상기 증가시키는 단계는,

    상기 하이 레벨 전압을 공급하는 전원과 상기 커패시터의 제1단 사이에 연결되어 있는 제2 트랜지스터를 턴온하는 단계를 포함하며,

    상기 제1 트랜지스터는 상기 전극의 전압이 점진적으로 감소되도록 동작하고, 상기 제2 트랜지스터는 상기 전극의 전압이 점진적으로 증가되도록 동작하는 구동 방법.
12. 전극,

    상기 전극에 제1단이 연결되어 있는 제1 트랜지스터,

    상기 전극에 제1단이 연결되어 있는 제2 트랜지스터,

    소정의 전압을 충전하고 있으며, 제1단이 상기 제1 트랜지스터의 제2단에 연결되고, 제2단이 상기 제2 트랜지스터의 제2단에 연결되어 있는 커패시터, 그리고

    상기 커패시터의 제1단과 유지 기간 동안 상기 전극에 인가되는 유지 펄스의 로우 레벨 전압을 공급하는 제1 전원 사이에 연결되어 있는 제3 트랜지스터

    를 포함하며,

    어드레스 기간에서 상기 제3 트랜지스터가 턴온된 상태에서 상기 제1 및 제2 트랜지스터가 교대로 턴온되어, 선택되는 전극에 상기 커패시터의 제2단 전압이 인가되고 선택되지 않는 전극에 상기 커패시터의 제1단 전압이 인가되는 플라즈마 표시 장치.
13. 제12항에 있어서,

    상기 유지 펄스의 하이 레벨 전압을 공급하는 제1 전원과 상기 전극 사이에 연결되어 있는 제4 트랜지스터

    를 더 포함하며,

    유지 기간 동안 상기 제3 및 제4 트랜지스터가 교대로 턴온되는 플라즈마 표시 장치.
14. 제12항에 있어서,

    상기 커패시터의 제1단과 제1 전압을 공급하는 제1 전원 사이에 연결되어 있으며, 상기 전극의 전압이 점진적으로 감소되도록 동작하는 제4 트랜지스터

    를 더 포함하며,

    리셋 기간 중 제1 기간 동안 상기 제4 트랜지스터 및 상기 제2 트랜지스터를 턴온하는 플라즈마 표시 장치.
15. 제14항에 있어서,

    상기 커패시터의 제2단과 상기 제1 전압보다 높은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있으며, 상기 전극의 전압이 점진적으로 증가하도록 동작하는 제5 트랜지스터

    를 더 포함하며,

    상기 리셋 기간 중 상기 제1 기간과 다른 제2 기간 동안 상기 제5 트랜지스터 및 상기 제1 트랜지스터를 턴온하는 플라즈마 표시 장치.
16. 제15항에 있어서,

    상기 제1 전압은 상기 로우 레벨 전압과 동일한 전압이고, 상기 제2 전압은 상기 하이 레벨 전압과 동일한 전압인 플라즈마 표시 장치.
17. 제13항에 있어서,

    상기 제1 전원과 상기 제4 트랜지스터 사이 또는 상기 제4 트랜지스터와 상기 커패시터의 제1단 사이에 연결되어 있는 다이오드

    를 더 포함하는 플라즈마 표시 장치.

Images