KR20070056642A - 플라즈마 표시 장치 및 그 구동 장치 - Google Patents

플라즈마 표시 장치 및 그 구동 장치 Download PDF

Info

Publication number
KR20070056642A
KR20070056642A KR1020050115583A KR20050115583A KR20070056642A KR 20070056642 A KR20070056642 A KR 20070056642A KR 1020050115583 A KR1020050115583 A KR 1020050115583A KR 20050115583 A KR20050115583 A KR 20050115583A KR 20070056642 A KR20070056642 A KR 20070056642A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
electrodes
electrode
sustain
Prior art date
Application number
KR1020050115583A
Other languages
English (en)
Inventor
안선경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050115583A priority Critical patent/KR20070056642A/ko
Publication of KR20070056642A publication Critical patent/KR20070056642A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Abstract

본 발명에 따른 플라즈마 표시 장치 및 그 구동 장치에서, 리셋 기간에 주사 전극에 인가되는 전압을 점진적으로 감소시키는 스위치를 턴온하여, 주사 전극과 스위치 사이에 연결되는 커패시터에 전압을 충전시킨다. 따라서, 플라즈마 표시 장치의 초기 구동시에 과도 전류를 방지하여 스위치 소자를 보호할 수 있다.
PDP, 전극, 방전, 전압, 트랜지스터, 전류 경로, 하강 기간

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY AND DRIVING APPARATUS THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3은 도 2의 구동 파형을 생성하기 위한 주사 전극 구동부(400)의 구동 회로의 일부를 나타낸 도면이다.
도 4a 및 도 4b 는 트랜지스터(Yfr,Ysc)의 턴온/턴오프 동작을 나타낸 도면이다.
도 5a 및 도 5b 는 플라즈마 표시 장치의 초기 구동시에 있어서, 커패시터에 전압이 충전되는 경로를 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈 마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화하는 기간이다. 어드레스 기간은 표시 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하는 기간이다. 그리고 유지 기간은 켜지는 셀에 대해서 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
방전 셀을 초기화하기 위해서 리셋 기간에서는 주사 전극의 전압을 점진적으로 감소시켜서 방전 셀에서 약 방전을 일으켜 방전 셀을 초기화한다. 이때, 일반적으로 주사 전극의 전압을 양의 전압(Vs 전압)에서 음의 전압(Vnf 전압)까지 감소시키는데, 이 경우, VscH 전압을 공급하는 전원과 연결되어 있는 스위치와 VscL 전압을 공급하는 전원 사이에 커패시터가 연결되어 스위치를 턴온시에 (VscH-VscL) 전압이 충전된다. 이때, 스위치를 턴온시에 과도한 전류가 흘러 스위치 소자가 파손되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 표시 장치의 초기 구동시 트랜지스터 소자를 보호하면서 커패시터에 (VscH-VscL) 전압을 충전할 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 한 특징에 따른 플라즈마 표시 장치는, 일 방향으로 형성된 복수의 제1 전극, 상기 복수의 제1 전극에 제1단이 연결되고, 제1 전압을 공급하는 제1 전원에 제2단이 연결되어 있는 제1 스위치, 상기 제1 전원과 상기 제1 스위치의 제2단의 접점에 제1단이 연결되어 있는 커패시터, 상기 복수의 제1 전극에 제1단이 연결되고, 상기 커패시터의 제2단에 제2단이 연결되어 있는 제2 스위치, 상기 커패시터의 제2단에 제1단이 연결되고, 제2 전압을 공급하는 제2 전원에 제2단이 연결되며, 리셋 기간에서 턴온시 상기 복수의 제1 전극의 전압을 점진적으로 감소시키는 제3 스위치를 포함한다. 이때, 리셋 기간에서 상기 제3 스위치를 턴온시에, 상기 커패시터에 상기 제1 전압과 상기 제2 전압의 차이에 해당되는 제3 전압을 충전시킨다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치의 구동 장치는, 복수의 제1 전극, 상기 복수의 제1 전극에 각각 연결되어 있으며, 각각 제1단 및 제2단을 가지며, 상기 제1단의 전압 또는 제2단의 전압을 대응하는 제1 전극에 인가하는 복수의 선택 회로, 상기 복수의 선택 회로의 제2단과 제1 전압을 공급하는 제1 전원 사이에 연결되어 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치, 상기 복수의 선택 회로의 제1단과 연결되어 제2 전압을 공급하는 제2 전원, 상기 제2 전원과 상기 복수의 선택 회로의 제1단의 접점에 제1단이 연결되고, 상기 제1 스위치에 제2단이 연결되어 있는 커패시터를 포함한다. 이때, 리셋 기간에서 상기 제1 스위치를 턴온하여, 상기 커패시터에 상기 제2 전압과 상기 제1 전압의 차이에 해당되는 전압을 충전시킨다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치에 대해서 도 1을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1～Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1～Xn) 및 주사 전극(이하 "Y 전극"이라 함)(Y1～Yn)을 포함한다. 일반적으로 X 전극(X1～Xn)은 각 Y 전극(Y1～Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1～Yn)과 X 전극(X1～Xn)은 A 전극(A1～Am)과 직교하도록 배치된다. 이때, A 전극(A1～Am)과 X 및 Y 전극(X1～Xn, Y1～Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극 에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
다음, 도 2를 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 X 전극을 기준 전압(도 2에서는 0V)로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 도 2에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다.
리셋 기간의 하강 기간에서는 X 전극을 Ve 전압으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전 하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, VscL 전압이 인가된 Y 전극과 X 전극에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극 구동부(400)는 Y 전극(Y1～Yn) 중 VscL 전압의 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 전극 구동부(300)는 해당 Y 전극에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 전극 구동부(300)는 A 전극(A1～Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.
유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
다음으로, 도 3을 참조하여 도 2의 구동 파형을 생성하는 구동 회로에 대해서 상세하게 설명한다. 아래에서 사용되는 스위치는 바디 다이오드(도시하지 않음)를 가지는 n채널 전계 효과 트랜지스터(FET)로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, Y 전극에 연결되는 주사 전극 구동 회로만 도시 하였다.
도 3은 도 2의 구동 파형을 생성하기 위한 주사 전극 구동부(400)의 구동 회로의 일부를 나타낸 도면이다.
도 3에서 보는 바와 같이 주사 구동부(400)는 선택회로(410), 유지 구동부(420), 커패시터(Csch), 다이오드(Dsch), 트랜지스터(Yfr) 및 트랜지스터(Ysc)를 포함하며, 어드레스 기간에서 켜질 방전 셀을 선택하기 위해서 Y 전극에 VscL 전압을 인가하고, 켜지지 않을 방전 셀의 Y 전극에 VscH 전압을 인가한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1～Yn)을 순차적으로 선택할 수 있도록 각각의 Y 전극(Y1～Yn)에 선택 회로(410)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(410)를 통하여 주사 전극 구동부(400)의 구동 회로가 Y 전극(Y1-Yn)에 공통으로 연결된다. 도 3에서는 하나의 Y 전극에 연결되는 선택 회로(410)만을 도시하였다.
선택 회로(410)는 트랜지스터(YscH, YscL)를 포함한다. 트랜지스터(YscH)의 소스와 트랜지스터(YscL)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 커패시터(CscH)의 제1단에 트랜지스터(YscH)의 드레인이 연결되어 있고, 커패시터(CscH)의 제2단에 트랜지스터(YscL)의 소스가 연결되어 있다. 그리고 VscL 전압을 공급하는 전원(VscL)과 커패시터(CscH)의 제2단 사이에 트랜지스터(Ysc)와 트랜지스터(Yfr)가 병렬적으로 연결되어 있다. 또한 다이오드(DscH)의 애노드가 VscH 전압을 공급하는 전원(VscH)에 연결되며, 캐소드가 커패시터(CscH)의 제1단에 연결되어 있다. 여기서, 커패시터(CscH)에는 VscH 전압과 VscL 전압의 차이인 (VscH-VscL) 전압이 충전되어 어드레스 기간에서 전원(YscL)을 이용하여 Y 전극에 VscH 전압을 인가하도록 한다.
한편, 트랜지스터(Yfr)는 전원(VscL)과 트랜지스터(YscL)의 소스 사이에 연결되어, 리셋 기간의 하강 기간에서 턴온시에, Y전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그밖에 트랜지스터(Yfr)의 드레인과 트랜지스터(Ysc)의 드레인에는 각각 저항(R1)과 저항(R2)가 연결되어 급격한 전류량의 변화를 막는다.
또한 유지 구동부(420)에서는 유지 기간에서 Y 전극에 유지 방전 펄스 전압을 인가시키며, 전력 회수 회로나 유지 전압 공급부 등이 포함 될 수 있다.
한편, 도 3에서는 각 트랜지스터(Yfr,Ysc,YscH,YscL)를 하나의 트랜지스터로 도시하였지만, 각 트랜지스터(Yfr,Ysc,YscH,YscL)는 하나의 트랜지스터 또는 병렬 로 연결된 복수의 트랜지스터로 형성될 수 있다.
아래에서는 도 4 및 도 5를 참고로 하여 플라즈마 표시 장치의 초기 구동시 도 3의 커패시터(CscH)에 (VscH-VscL) 전압이 충전되는 방법에 대해서 설명한다.
도 4a 및 도 4b 는 트랜지스터(Yfr,Ysc)의 턴온/턴오프 동작을 나타낸 도면이고, 도 5a 및 도 5b 는 플라즈마 표시 장치의 초기 구동시에 있어서, 커패시터에 전압이 충전되는 경로를 나타낸 도면이다.
먼저 도 4a와 같이, 트랜지스터(Yfr)가 턴오프된 상태에서 트랜지스터(Ysc)가 턴온되면, 도 5a와 같이 전원(VscH), 다이오드(DscH), 커패시터(CscH), 저항(R2), 트랜지스터(Ysc) 및 전원(VscL)의 전류 경로(①)를 통하여 커패시터(CscH)에 (VscH-VscL) 전압이 충전된다. 그러나, 초기 구동시에 트랜지스터(Ysc)를 턴온할 경우, 과도한 전류가 트랜지스터(Ysc)로 흐르게 되어 오버슈트(overshoot)가 발생하여 소자가 파손할 위험이 있다. 또한 어드레스 기간에서 VscH 전압과 VscL 전압이 인가되는 동안, 트랜지스터(Ysc)는 턴온 상태를 유지해야 하므로 트랜지스터(Ysc) 소자에 걸리는 스트레스는 더 커지게 된다.
따라서, 본 발명의 실시예에 따르면, 도 4b와 같이, 트랜지스터(Ysc)가 턴오프된 상태에서 트랜지스터(Yfr)가 턴온되면, 도 5b 와 같이 전원(VscH), 다이오드(DscH), 커패시터(CscH), 저항(R1), 트랜지스터(Yfr) 및 전원(VscL)의 전류 경로(②)를 통하여 커패시터(CscH)에 (VscH-VscL) 전압이 충전된다.
즉, 리셋 기간의 하강 기간에서 트랜지스터(Yfr,YscL)를 턴온시키면 Y 전극에 인가되는 전압이 점진적으로 감소된다. 이때, 커패시터(CscH)에는 전압이 서서 히 충전되기 때문에, 트랜지스터(Yfr)를 턴온시키더라도 과도한 전류가 흐르지 않게 된다. 즉, 트랜지스터(Yfr)의 경우, 게이트와 드레인 사이의 기생 커패시터로 인해, 리셋 기간의 하강 기간에서 점진적으로 전압을 하강시키는 역할을 하므로, 트랜지스터(Yfr)에는 과도 전류가 흐르지 않아, 안정적으로 커패시터(CscH)에 전압을 충전시킬 수 있다.
따라서, 플라즈마 표시 장치의 전원을 턴온시킬 때 또는 리셋 기간의 하강 기간에서 트랜지스터(Ysc) 대신에 트랜지스터(Yfr)를 턴온시킴으로써, 트랜지스터(Ysc)의 스트레스를 줄여주고, 안정적으로 커패시터(CscH)에 전압을 충전시킬 수 있다.
특히 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 플라즈마 표시 장치의 초기 구동시에 과도 전류를 방지하여 트랜지스터 소자를 보호할 수 있다.

Claims (11)

  1. 일 방향으로 형성된 복수의 제1 전극,
    상기 복수의 제1 전극에 제1단이 연결되고, 제1 전압을 공급하는 제1 전원에 제2단이 연결되어 있는 제1 스위치,
    상기 제1 전원과 상기 제1 스위치의 제2단의 접점에 제1단이 연결되어 있는 커패시터,
    상기 복수의 제1 전극에 제1단이 연결되고, 상기 커패시터의 제2단에 제2단이 연결되어 있는 제2 스위치,
    상기 커패시터의 제2단에 제1단이 연결되고, 제2 전압을 공급하는 제2 전원에 제2단이 연결되며, 리셋 기간에서 턴온시 상기 복수의 제1 전극의 전압을 점진적으로 감소시키는 제3 스위치를 포함하며,
    리셋 기간에서 상기 제3 스위치를 턴온시에, 상기 커패시터에 상기 제1 전압과 상기 제2 전압의 차이에 해당되는 제3 전압을 충전시키는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 커패시터의 제2단에 제1단이 연결되고, 상기 제2 전원에 제2단이 연결되어 있는 제4 스위치를 더 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제4 스위치는 어드레스 기간에서 턴온되어 상기 제1 및 제2 스위치를 제어하는 플라즈마 표시 장치.
  4. 제2항에 있어서,
    상기 제1 전원에 애노드가 연결되고, 상기 커패시터의 제1단에 캐소드가 연결되는 다이오드를 더 포함하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 커패시터의 제2단과 상기 제3 스위치의 제1 단 사이에 연결되어 있는 저항을 더 포함하는 플라즈마 표시 장치.
  6. 복수의 제1 전극,
    상기 복수의 제1 전극에 각각 연결되어 있으며, 각각 제1단 및 제2단을 가지며, 상기 제1단의 전압 또는 제2단의 전압을 대응하는 제1 전극에 인가하는 복수의 선택 회로,
    상기 복수의 선택 회로의 제2단과 제1 전압을 공급하는 제1 전원 사이에 연결되어 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치,
    상기 복수의 선택 회로의 제1단과 연결되어 제2 전압을 공급하는 제2 전원,
    상기 제2 전원과 상기 복수의 선택 회로의 제1단의 접점에 제1단이 연결되 고, 상기 제1 스위치에 제2단이 연결되어 있는 커패시터를 포함하며,
    리셋 기간에서 상기 제1 스위치를 턴온하여, 상기 커패시터에 상기 제2 전압과 상기 제1 전압의 차이에 해당되는 전압을 충전시키는 플라즈마 표시 장치의 구동 장치.
  7. 제6항에 있어서,
    상기 복수의 선택 회로의 제2단과 상기 제1 전원 사이에 연결되어 있는 제2 스위치를 더 포함하는 플라즈마 표시 장치의 구동 장치.
  8. 제7항에 있어서,
    상기 제2 스위치는 어드레스 기간에서 턴온되어 상기 복수의 선택 회로를 제어하는 플라즈마 표시 장치의 구동 장치.
  9. 제8항에 있어서,
    상기 복수의 선택 회로는 어드레스 기간에서 발광 셀과 비발광 셀을 선택하도록 제어하는 제3 스위치 및 제4 스위치를 포함하는 플라즈마 표시 장치의 구동 장치.
  10. 제7항에 있어서,
    상기 제2 전원에 애노드가 연결되고, 상기 커패시터의 제1단에 캐소드가 연 결되는 다이오드를 더 포함하는 플라즈마 표시 장치의 구동 장치.
  11. 제9항에 있어서,
    상기 커패시터의 제2단과 상기 제1 스위치 사이에 연결되어 있는 저항을 더 포함하는 플라즈마 표시 장치의 구동 장치.
KR1020050115583A 2005-11-30 2005-11-30 플라즈마 표시 장치 및 그 구동 장치 KR20070056642A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115583A KR20070056642A (ko) 2005-11-30 2005-11-30 플라즈마 표시 장치 및 그 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115583A KR20070056642A (ko) 2005-11-30 2005-11-30 플라즈마 표시 장치 및 그 구동 장치

Publications (1)

Publication Number Publication Date
KR20070056642A true KR20070056642A (ko) 2007-06-04

Family

ID=38354380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115583A KR20070056642A (ko) 2005-11-30 2005-11-30 플라즈마 표시 장치 및 그 구동 장치

Country Status (1)

Country Link
KR (1) KR20070056642A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125644B1 (ko) * 2010-08-09 2012-03-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125644B1 (ko) * 2010-08-09 2012-03-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Similar Documents

Publication Publication Date Title
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708862B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839424B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823490B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599608B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100786876B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100637513B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100943957B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100943956B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814829B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080068403A (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application