KR100831018B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100831018B1
KR100831018B1 KR1020070043141A KR20070043141A KR100831018B1 KR 100831018 B1 KR100831018 B1 KR 100831018B1 KR 1020070043141 A KR1020070043141 A KR 1020070043141A KR 20070043141 A KR20070043141 A KR 20070043141A KR 100831018 B1 KR100831018 B1 KR 100831018B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
electrodes
period
plasma display
Prior art date
Application number
KR1020070043141A
Other languages
English (en)
Inventor
양진호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070043141A priority Critical patent/KR100831018B1/ko
Priority to US12/081,300 priority patent/US8154475B2/en
Application granted granted Critical
Publication of KR100831018B1 publication Critical patent/KR100831018B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
본 발명은 복수의 제1 전극, 제1단이 제1 전압을 공급하는 제1 전원과 전기적으로 연결되고 제2단이 복수의 제1 전극에 전기적으로 연결되며, 리셋 기간에서 복수의 제1 전극의 전압을 점진적으로 상승시키는 제1 스위치 및 제1단이 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 전기적으로 연결되고 제2단이 복수의 제1 전극에 전기적으로 연결되는 제2 스위치를 포함하고, 제1 및 제2 스위치는 리셋 기간에 동시에 턴 온 되는 플라즈마 표시 장치를 제공한다.
본 발명에 의하면, 소비 전력이 작은 플라즈마 표시 장치를 구현할 수 있다.
Figure R1020070043141
PDP, 발열, 전력 손실

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND CONTROL METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 주사 전극 구동부(400)를 도시한 도면이다.
도 4a는 리셋 기간의 상승 기간에 Out_L 라인의 전압 변화를 도시한 도면이다.
도 4b는 리셋 기간의 상승 기간에 트랜지스터(Yrr1, Yrr2)에 흐르는 전류의 양을 도시한 도면이다.
도 4c는 리셋 기간의 상승 기간에 발생하는 전력 손실을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 주사 전극 구동부(400)를 이용하여 도 2에 나타낸 플라즈마 표시 장치의 구동 파형 중 리셋 기간의 상승 기간에서의 구동 파형을 구현하기 위한 제1 및 제2 전류 경로(①, ②)를 도시한 도면이다.
<도면의 주요부분에 대한 참조 부호의 설명>
100 : 플라즈마 표시 패널 200 : 제어부
300 : 어드레스 전극 구동부 400 : 주사 전극 구동부
410 : 리셋 구동부 412 : 상승 리셋 펄스 생성부
414 : 하강 리셋 펄스 생성부 420 : 주사 구동부
422 : 선택 회로
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것으로, 특히 소비 전력이 작은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 나누어 구동된다. 리셋 기간 동안 방전 셀의 벽 전하 상태가 초기화되고, 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되며 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
일반적으로 플라즈마 표시 장치는 리셋 기간에 방전 셀의 벽 전하 상태의 초기화를 위해 전압을 상승시켰다가 하강시키는데, 이때 전압 상승에 이용되는 스위치에 큰 전류가 흐르게 되어 발열량이 커져 스위치가 오동작하거나 파손될 위험이 크다는 문제점이 있었다. 또한, 전압 상승 시 발생하는 전력 손실이 커서 이를 줄이기 위한 방안이 절실한 상황이다.
본 발명이 이루고자 하는 기술적 과제는 소비 전력이 작은 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 특징에 따른 플라즈마 표시 장치는, 복수의 제1 전극, 제1단이 제1 전압을 공급하는 제1 전원과 전기적으로 연결되고 제2단이 상기 복수의 제1 전극에 전기적으로 연결되며, 리셋 기간에서 상기 복수의 제1 전극의 전압을 점진적으로 상승시키는 제1 스위치 및 제1단이 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 전기적으로 연결되고 제2단이 상기 복수의 제1 전극에 전기적으로 연결되는 제2 스위치를 포함하고, 상기 제1 및 제2 스위치는 상기 리셋 기간 에 동시에 턴 온 되는 것을 특징으로 한다.
또한, 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은, 제1 전압을 공급하는 제1 전원과 복수의 제1 전극 사이에 연결되는 제1 스위치를 포함하는 플라즈마 표시 장치의 구동 방법으로서, 리셋 기간에서, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되는 제2 스위치 및 상기 제1 스위치를 동시에 턴 온 시켜, 상기 복수의 제1 전극의 전압을 제1 전압까지 상승시키는 단계, 상기 제1 스위치를 턴 온 시켜, 상기 복수의 제1 전극의 전압을 상기 제1 전압에서 제2 전압까지 상승시키는 단계 및 상기 복수의 제1 전극의 전압을 제3 전압까지 점진적으로 하강시키는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 본 명세서에서 기재한 벽 전하란 용어는 셀의 벽(예를 들어, 유전체 층) 상에서 각 전극에 가깝게 형성되는 전하를 의미한다. 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명하며, 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.
또한, 본 명세서에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계 상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압 이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 블록도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500) 및 전원 공급부(600)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am), 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호(Sa), 유지 전극 구동 제어신호(Sx) 및 주사 전극 구동 제어신호(Sy)를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호(Sa)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1~Am)에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어신호(Sy)를 수신하여 주사 전극(Y1~Yn)에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어신호(Sx)를 수신하여 유지 전극(X1~Xn)에 구동 전압을 인가한다.
전원 공급부(600)는 플라즈마 표시 장치의 구동에 필요한 전압을 생성하여 제어부(200) 및 각 구동부(300, 400, 500)에 공급한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 도시한 도면이다.
도 2에서는 편의상 복수의 서브필드 중 하나의 서브필드만을 나타내었으며, 하나의 셀을 형성하는 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)에 인가되는 구동 파형에 대해서만 설명한다.
먼저, 리셋 기간에 대하여 설명한다. 리셋 기간은 상승 기간과 하강 기간으 로 이루어진다. 상승 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 기준 전압(도 2에서는 0V로 나타내었음, 이하 동일함)으로 유지한 상태에서, 주사 전극(Y)의 전압을 ΔV 전압에서 ΔV+Vs 전압까지 점진적으로 증가시킨다. 이때 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서의 미약한 방전(이하, "약 방전"이라 함)이 발생되고, 이로 인해, 주사 전극(Y)에는 (-) 벽 전하가 형성되고, 유지 전극(X) 및 어드레스 전극(A)에는 (+) 벽 전하가 형성된다. 리셋 기간에서 모든 셀의 상태는 초기화되어야 하므로, ΔV+Vs 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압으로 설정된다.
리셋 기간의 상승기간에서 주사 전극(Y)의 전압을 상승시키기 위해 이용되는 스위치에 흐르는 전류량은 크고, 이로 인한 큰 발열로 스위치의 파손이 발생할 가능성 및 전압 상승 시 발생되는 전력 손실이 커진다. 본 발명의 주사 전극 구동부(400)는 리셋 기간의 상승 기간에 이용되는 스위치에 흐르는 전류량을 감소시켜 발열로 인한 소자 파손 또는 전력 손실을 크게 줄일 수 있는데, 이에 관한 내용은 후술한다.
하강 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 각각 기준 전압 및 Ve 전압으로 유지시킨 상태에서 주사 전극(Y)의 전압을 ΔV 전압에서 VscL 전압까지 점진적으로 감소시킨다. 이때 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서의 약 방전이 발생하고, 이로 인해 상승 기간 동안 주사 전극(Y)에 형성되었던 (-) 벽 전하 및 유지 전극(X)과 어드레스 전극(A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (VscL-Ve) 전압의 크기는 주사 전극(Y) 과 유지 전극(X) 사이의 방전 개시 전압(Vf) 근처로 설정되고, 이로 인해 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압의 차가 거의 0V에 가깝게 되어 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지한다.
어드레스 기간에서는 발광할 셀을 선택하기 위해서, 유지 전극(X)에 Ve 전압을 인가한 상태에서 복수의 주사 전극(Y1~Yn)에 순차적으로 VscL 전압(주사 전압)을 가지는 주사 펄스를 인가한다. 이와 동시에, VscL 전압이 인가된 주사 전극(Y)에 의해 형성되는 복수의 셀 중에서 발광할 셀을 통과하는 어드레스 전극(A)에 어드레스 전압을 인가한다. 이로 인해, 어드레스 전압이 인가된 어드레스 전극(A)과 VscL 전압이 인가된 주사 전극(Y) 사이 및 VscL 전압이 인가된 주사 전극(Y)과 VscL 전압이 인가된 주사 전극(Y)에 대응하는 유지 전극(X) 사이에서 어드레스 방전이 일어난다. 이로 인해 주사 전극(Y)에 (+) 벽 전하가 형성되고, 어드레스 전극(A) 및 유지 전극(X)에 각각 (-) 벽 전하가 형성된다. 한편, VscL 전압이 인가되지 않는 주사 전극(Y)에는 VscL 전압보다 높은 VscH 전압(비주사 전압)이 인가되고, 선택되지 않는 방전 셀의 어드레스 전극(A)에는 기준 전압이 인가된다.
유지 기간에서는 주사 전극(Y)과 유지 전극(X)에 하이 레벨 전압(도 2에서는 Vs 전압)과 로우 레벨 전압(도 2에서는 0V 전압)을 교대로 가지는 유지방전 펄스를 반대 위상으로 인가한다. 이로 인해, 주사 전극(Y)에 Vs 전압이 인가될 때 유지 전극(X)에 0V 전압이 인가되고, 유지 전극(X)에 Vs 전압이 인가될 때 주사 전극(Y)에 0V 전압이 인가되고, 어드레스 방전에 의해 주사 전극(Y)과 유지 전극(X) 간에 형성된 벽 전압과 Vs 전압에 의해 주사 전극(Y)과 유지 전극(Y)에서 방전이 일어난다. 이후, 주사 전극(Y)과 유지 전극(X)에 유지 방전 펄스를 인가하는 과정은 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복된다.
이하, 본 발명의 실시예에 따른 주사 전극 구동부(400)를 도 3을 참조하여 설명한다. 참고로, 본 발명의 실시예에 따른 주사 전극 구동부(400)는 도 2로 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 구현하기 위한 다수의 구동 회로를 포함하나, 도 3에서는 리셋 기간의 구동 파형을 생성하기 위한 부분만을 도시하였다. 또한, 도 3에서는, 스위치를 바디 다이오드(미도시함)를 가지는 N 채널 전계 효과 트랜지스터(FET)로 도시하였으나, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있음은 물론이다. 그리고, 유지 전극(X)과 주사 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3은 본 발명의 실시예에 따른 주사 전극 구동부(400)를 도시한 도면이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 주사 전극 구동부(400)는 리셋 구동부(410) 및 주사 구동부(420)를 포함한다.
리셋 구동부(410)는 상승 리셋 펄스 생성부(412) 및 하강 리셋 펄스 생성부(414)를 포함한다.
상승 리셋 펄스 생성부(412)는 트랜지스터(Yrr1, Yrr2), 다이오드(D1, D2), 커패시터(C1, Crec) 및 저항(R1)을 포함한다.
다이오드(D1)의 애노드는 Vs 전압을 공급하는 전원(Vs)에 연결된다. 트랜지스터(Yrr1)의 드레인은 다이오드(D1)의 캐소드에 연결되고, 소스는 Out_L 라인에 연결된다. 커패시터(C1)는 트랜지스터(Yrr1)의 드레인과 게이트 사이에 연결된다. 커패시터(Cerc)는 일단이 접지에 연결되고, 다이오드(D2)의 애노드는 커패시터(Cerc)의 타단에 연결된다. 트랜지스터(Yrr2)의 드레인은 다이오드(D2)의 캐소드에 연결되고, 저항(R1)은 일단이 트랜지스터(Yrr2)의 소스에 연결되고 타단이 Out_L 라인에 연결된다. 여기에서, 커패시터(Cerc)는 도 3에 미도시한 에너지 회수 회로에 포함되는 전력 회수용 커패시터일 수 있으며, 커패시터(Cerc)에 충전되어 있는 Verc 전압은 ΔV 전압보다는 낮고, 기준 전압(도 2에서는 0V)보다는 높은 전압이다. 또한, 트랜지스터(Yrr1) 및 트랜지스터(Yrr2)는 제어부(도 1의 200)로부터 공급되는 제어 신호(S1)에 의해 동시에 온/오프 구동된다.
한편, 커패시터(C1)는 주사 전극(Y)의 전압을 ΔV 전압에서 Vset 전압까지 램프 파형의 형태로 상승시키기 위한 것이다. 즉, 커패시터(C1)는 트랜지스터(Yrr1)의 게이트와 드레인 간의 전압이 급격히 상승하면 트랜지스터(Yrr1)를 턴 오프 시키고, 트랜지스터(Yrr1)의 게이트와 드레인 간의 전압이 소정 범위 내에서 일정하게 유지되면 트랜지스터(Yrr1)를 통해 흐르는 전류의 양을 증가시키도록 동작한다. 이로 인해, 트랜지스터(Yrr1)는 게이트와 드레인 간의 전압을 기준으로 제어되는 전압 제어형 트랜지스터로 동작한다. 그리고, 트랜지스터(Yrr2)의 소스에 연결되는 저항(R1)은 트랜지스터(Yrr2)에 흐르는 전류가 상승하면, 트랜지스터(Yrr2)의 게이트와 소스 간의 전압을 낮추어 트랜지스터(Yrr2)에 흐르는 전류가 일정 수준 이상을 초과하지 않도록 한다. 이로 인해 트랜지스터(Yrr2)는 정전류 스위치로 동작한다. 또한, 다이오드(D1)는 트랜지스터(Yrr1, Yrr2)의 바디 다이오 드를 통한 역방향 전류의 유입을 방지하기 위한 것이다.
본 발명의 실시예에 따른 상승 리셋 펄스 생성부(412)는 일반적인 상승 리셋 펄스 생성부에 트랜지스터(Yrr2), 저항(R1), 다이오드(D2) 및 커패시터(Cerc)를 추가한 것이다. 이로 인해 본 발명의 실시예에 따른 주사 전극 구동부(400)는 하나의 트랜지스터(Yrr1)만을 이용하여 상승 리셋 펄스를 생성하는 일반적인 주사 전극 구동부에 비해 발열로 인한 소자 파손 또는 전력 손실을 크게 줄일 수 있는데, 이에 관한 내용은 후술한다.
하강 리셋 펄스 생성부(414)는 드레인이 Out_L 라인에 연결되고 소스가 VscL 전압을 공급하는 전원(VscL)에 연결되는 트랜지스터(YscL)를 포함한다.
주사 구동부(420)는 다이오드(DscH), 커패시터(CscH) 및 선택 회로(422)를 포함한다. 다이오드(DscH)는 애노드가 VscH 전압을 공급하는 전원(VscH)에 연결된다. 커패시터(CscH)는 일단이 다이오드(DscH)의 캐소드에 연결되고, 타단이 out_L 라인에 연결된다.
선택 회로(422)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)는 드레인이 다이오드(DscH)와 커패시터(CscH)의 접점에 연결되고 소스가 주사 전극(Y)에 연결된다. 트랜지스터(Scl)는 드레인이 주사 전극(Y)에 연결되고, 소스가 Out_L 라인에 연결된다. 선택 회로(422)는 어드레스 기간에서 켜질 방전 셀을 선택하기 위해서 주사 전극(Y)에 VscL 전압을 인가하고, 켜지지 않을 방전 셀의 주사 전극(Y)에 VscH 전압을 인가하도록 동작한다. 일반적으로 어드레스 기간에서 복수의 주사 전극(Y1∼Yn)을 순차적으로 선택할 수 있도록 각각의 주사 전극(Y1∼Yn)에 선택 회로(422)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(422)를 통하여 주사 전극 구동부(400)의 구동 회로가 주사 전극(Y1-Yn)에 공통으로 연결된다. 도 3에서는 하나의 주사 전극(Y)과 이에 대응하는 하나에 선택 회로(422)만을 도시하였다.
이하, 도 3에 도시한 본 발명의 실시예에 따른 주사 전극 구동부(400)의 구동을 도 4 내지 도 5를 참조하여 설명한다.
도 4a는 리셋 기간의 상승 기간에 Out_L 라인의 전압 변화를 도시한 도면이고, 도 4b는 리셋 기간의 상승 기간에 트랜지스터(Yrr1, Yrr2)에 흐르는 전류의 양을 도시한 도면이다. 그리고, 도 4c는 리셋 기간의 상승 기간에 발생하는 전력 손실을 나타낸 도면이다. 또한, 도 5는 본 발명의 실시예에 따른 주사 전극 구동부(400)를 이용하여 도 2에 나타낸 플라즈마 표시 장치의 구동 파형 중 리셋 기간의 상승 기간에서의 구동 파형을 구현하기 위한 제1 및 제2 전류 경로(①, ②)를 도시한 도면이다.
참고로, 도 4b에서 I1 및 I2는 각각 트랜지스터(Yrr1) 및 트랜지스터(Yrr2)를 흐르는 전류를 나타낸 것이다. 또한, 도 4c에서 A 영역은 트랜지스터(Yrr2)에 의한 전력 손실량을 나타내고, C 영역은 트랜지스터(Yrr1)에 의한 전력 손실량을 나타낸다. 그리고, B 영역은 본 발명의 실시예에 따른 주사 전극 구동부(400)를 이용함에 따라 줄어드는 전력 손실량을 나타낸 것이다. 또한, 이하에서는 T1 기간 이전에 트랜지스터(YscL, Sch)가 턴 온 되어 커패시터(CscH)에 충전되는 (VscH - VscL) 전압, 즉 ΔV 전압이 주사 전극(Y)에 인가되고 있으며, T1 기간이 시작되는 시점에 트랜지스터(YscL)가 턴 오프 되어 커패시터(CscH)의 타단, 즉 Out_L 라인의 전압이 기준 전압(도 4에서는 OV)으로 상승하였다고 가정한다.
먼저, T1 기간부터 설명한다.
T1 기간은 트랜지스터(Yrr1, Yrr2)가 모두 턴 온 상태를 유지하는 기간이다.
T1 기간이 시작되는 시점에, 제어부(도 1의 200)로부터 공급되는 제어 신호(S1)에 따라 트랜지스터(Yrr1, Yrr2)가 동시에 턴 온 된다. 트랜지스터(Yrr1)가 턴 온 됨에 따라, Vs 전압을 공급하는 전원(Vs)으로부터 다이오드(D1), 트랜지스터(Yrr1), 커패시터(CscH) 및 트랜지스터(Sch)를 경유하여 주사 전극(Y)으로 형성되는 제1 전류 경로(①)를 통해 전류가 흐른다. 또한, 트랜지스터(Yrr2)가 턴 온 됨에 따라 Verc 전압이 충전되어 있는 커패시터(Cerc)로부터 다이오드(D2), 트랜지스터(Yrr2), 저항(R1), 커패시터(CscH) 및 트랜지스터(Sch)를 경유하여 주사 전극(Y)으로 형성되는 제2 전류 경로(②)를 통해 전류가 흐른다.
즉, 제1 및 제2 전류 경로(①, ②)의 두 개의 전류 경로를 통해 동시에 커패시터(CscH)를 경유하여 주사 전극(Y)으로 전류가 흐르고, 이로 인해, 도 4a에 도시한 것과 같이, Out_L 라인의 전압이 기준 전압으로부터 램프 파형의 형태로 상승하기 시작한다. 이때, Out_L 라인의 전압에 대응되는 주사 전극(Y)의 전압 또한 ΔV 전압에서부터 점진적으로 상승하기 시작한다.
T1 기간이 시작되는 시점에, 트랜지스터(Yrr1)의 드레인과 소스 간의 전압차는 도 4a에 나타낸 것과 같이 매우 크다. 본 발명의 실시예에 따른 주사 전극 구동부(400)는 T1 기간이 시작되는 시점에 두 개의 트랜지스터(Yrr1, Yrr2)를 동시에 턴 온 시켜 형성되는 제1 및 제2 전류 경로(①, ②)로 전류를 분배한다. 이로 인해 트랜지스터(Yrr1)로 흐르는 전류의 양이 줄어들게 되므로, 트랜지스터(Yrr1)가 발열로 인해 오동작하거나 또는 파손되는 것을 방지할 수 있다. 또한, 트랜지스터(Yrr1)에 흐르는 전류가 감소함에 따라 리셋 기간의 상승기간에서의 전력 손실을 크게 감소시킬 수 있다. 즉, 도 4c에서, 하나의 트랜지스터(Yrr1)를 이용하여 상승 리셋 펄스를 생성하는 경우에 트랜지스터(Yrr1)을 통해 소모되는 전력량은 A, B 및 C 영역을 모두 합한 만큼 크다. 이에 비해, 본 발명의 실시예에 따른 주사 전극 구동부(400)는 트랜지스터(Yrr1, Yrr2)를 통해 전류를 분배하여 흐르게 함으로써, 트랜지스터(Yrr1) 및 트랜지스터(Yrr2)의 전력 소모는 각각 C 영역 및 A 영역이 되고, 이로 인해 B 영역만큼의 전력 소모를 줄일 수 있다.
T2 기간은 Out_L 라인의 전압이 Verc 전압에 도달한 시점으로부터 Vs 전압까지 상승하는 시점, 즉 주사 전극(Y)의 전압이 ΔV+Vs 전압에 도달하는 시점까지의 기간이다. T1 기간 동안 상승한 Out_L 라인의 전압이 Verc 전압에 도달하면, 트랜지스터(Yrr2)는 턴 오프 되고, 트랜지스터(Yrr1)만 턴 온 상태를 유지하게 되어 T1 기간이 종료되고 T2 기간이 시작된다.
T2 기간에, 트랜지스터(Yrr1)만 온(ON) 상태를 유지하므로, 도 4b에 나타낸 것과 같이, 트랜지스터(Yrr1)로만 전류가 흐르게 된다. 또한, 도 4c로 나타낸 것과 같이, 트랜지스터(Yrr1)을 통해서만 전력 소모가 발생한다. T2 기간에, 주사 전극(Y)의 전압이 상승함에 따라 주사 전극(Y)과 유지 전극(X) 및 주사 전극(Y)과 어드레스 전극(A) 간의 전압차가 방전 개시 전압(Vf)을 초과하게 되어 약방전이 발 생한다. 이 약방전으로 인해 트랜지스터(Yrr1)를 흐르는 전류량의 변화 및 전력 손실을 도 4b 및 도 4c에 나타내었다.
한편, 주사 전극(Y)의 전압이 ΔV+Vs 전압에 도달하는 시점, 즉 Out_L 라인의 전압이 Vs 전압까지 상승하는 시점에 트랜지스터(Yrr1)는 턴 오프 된다.
상술한 본 발명의 실시예에 따른 주사 전극 구동부(400)는 트랜지스터(Yrr1)의 양단의 전압차가 큰 리셋 기간의 상승 기간 초기에 트랜지스터(Yrr2)를 턴 온 시켜, T1 기간 동안 두 개의 트랜지스터(Yrr1, Yrr2)를 통해 동시에 전류를 흐르게 함으로써 주사 전극 구동부(400)의 소비 전력을 크게 줄임은 물론, 발열로 인한 회로 소자의 소손을 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명의 특징에 따르면, 큰 발열량으로 인한 스위치의 오동작 또는 파손의 위험을 방지할 수 있음은 물론, 전력 손실을 줄여 저전력으로 구동하는 플라즈마 표시 장치를 구현할 수 있다.

Claims (12)

  1. 복수의 제1 전극;
    제1단이 제1 전압을 공급하는 제1 전원과 전기적으로 연결되고 제2단이 상기 복수의 제1 전극에 전기적으로 연결되며, 리셋 기간에서 상기 복수의 제1 전극의 전압을 점진적으로 상승시키는 제1 스위치; 및
    제1단이 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 전기적으로 연결되고 제2단이 상기 복수의 제1 전극에 전기적으로 연결되는 제2 스위치를 포함하고,
    상기 제1 및 제2 스위치는 상기 리셋 기간에 동시에 턴 온 되며, 상기 제2 스위치는 턴 온 되었을 때, 일정한 전류 레벨 이하로만 전류가 흐르도록 제어되는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 스위치는 동일한 제어 신호에 의해 온/오프 구동되는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 제2 스위치는,
    턴 온 되었을 때, 상기 제1 스위치의 제1단과 제2단 간의 전압차가 점진적으로 줄어들도록 제어되는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 전압차가 점진적으로 줄어들도록 제어하기 위하여, 상기 제1 스위치의 제1단과 상기 제1 스위치의 제어 전극 사이에 연결되는 제1 커패시터를 더 포함하는 플라즈마 표시 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 제2 스위치로 일정한 전류 레벨 이하의 전류가 흐르도록 하기 위하여, 상기 제2 스위치의 제2단과 상기 복수의 제1 전극 사이에 연결되는 저항을 더 포함하는 플라즈마 표시 장치.
  7. 제4항 또는 제6항에 있어서,
    애노드가 상기 제1 전원에 연결되고 캐소드가 상기 제1 스위치의 제1단에 연결되는 제1 다이오드; 및
    애노드가 상기 제2 전원에 연결되고 캐소드가 상기 제2 스위치의 제1단에 연 결되는 제2 다이오드;
    를 더 포함하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 제1 전압은 유지 기간에서 상기 복수의 제1 전극에 인가되는 하이 레벨전압이고, 상기 제2 전압은 상기 제1 전압의 절반인 플라즈마 표시 장치.
  9. 제7항에 있어서,
    상기 제2 전원은 전력 회수용 커패시터인 플라즈마 표시 장치.
  10. 제1 전압을 공급하는 제1 전원과 복수의 제1 전극 사이에 연결되는 제1 스위치를 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    리셋 기간에서,
    상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되는 제2 스위치 및 상기 제1 스위치를 동시에 턴 온 시켜, 상기 복수의 제1 전극의 전압을 상기 제2 전압보다 제3 전압만큼 높은 제4 전압까지 상승시키는 단계;
    상기 제1 스위치를 턴 온 시켜, 상기 복수의 제1 전극의 전압을 상기 제4 전압에서 상기 제1 전압과 상기 제3 전압의 합인 제5 전압까지 상승시키는 단계; 및
    상기 복수의 제1 전극의 전압을 상기 제4 전압보다 낮은 제6 전압까지 점진적으로 하강시키는 단계를 포함하며,
    상기 제2 전압은 상기 제1 전압의 절반인 플라즈마 표시 장치의 구동 방법.
  11. 제10항에 있어서,
    상기 제1 전압은 유지 기간에 상기 복수의 제1 전극에 인가되는 하이 레벨전압이고, 상기 제6 전압은 어드레스 기간에 상기 복수의 제1 전극에 순차적으로 인가되는 주사 전압인 플라즈마 표시 장치의 구동 방법.
  12. 삭제
KR1020070043141A 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법 KR100831018B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070043141A KR100831018B1 (ko) 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법
US12/081,300 US8154475B2 (en) 2007-05-03 2008-04-14 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070043141A KR100831018B1 (ko) 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100831018B1 true KR100831018B1 (ko) 2008-05-20

Family

ID=39664771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043141A KR100831018B1 (ko) 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8154475B2 (ko)
KR (1) KR100831018B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831010B1 (ko) * 2007-05-03 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US20100277464A1 (en) * 2009-04-30 2010-11-04 Sang-Gu Lee Plasma display device and driving method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
JP2006030527A (ja) 2004-07-15 2006-02-02 Fujitsu Hitachi Plasma Display Ltd 駆動回路
JP2007011193A (ja) 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル駆動回路および表示装置
KR20070017706A (ko) * 2005-08-08 2007-02-13 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2007078719A (ja) 2005-09-09 2007-03-29 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置及びその駆動方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970876A (en) * 1973-06-01 1976-07-20 Burroughs Corporation Voltage and temperature compensation circuitry for current mode logic
US4851831A (en) * 1981-05-13 1989-07-25 Drexelbrook Engineering Co. Two-wire level measuring instrument
US4529965A (en) * 1983-05-03 1985-07-16 Racal Data Communications Switched-capacitor circuit analog-to-digital converter
GB8405520D0 (en) * 1984-03-02 1984-04-04 Alcan Int Ltd Electrical power control
US4692665A (en) * 1985-07-05 1987-09-08 Nec Corporation Driving method for driving plasma display with improved power consumption and driving device for performing the same method
JPH07244268A (ja) * 1994-03-07 1995-09-19 Sony Corp プラズマアドレス液晶表示装置
US5668567A (en) * 1995-11-17 1997-09-16 Sony Corporation Electro-optical display device
US6160530A (en) * 1997-04-02 2000-12-12 Nec Corporation Method and device for driving a plasma display panel
JP3036496B2 (ja) * 1997-11-28 2000-04-24 日本電気株式会社 プラズマディスプレイパネルの駆動方法および回路ならびにプラズマディスプレイパネル表示装置
CN101859528A (zh) * 1998-09-04 2010-10-13 松下电器产业株式会社 等离子显示板的驱动方法及图像显示装置
KR20010077740A (ko) * 2000-02-08 2001-08-20 박종섭 디스플레이 패널의 전력 절감회로
EP1172787A1 (en) * 2000-07-13 2002-01-16 Deutsche Thomson-Brandt Gmbh Gradation control of a matrix display
JP2003280574A (ja) * 2002-03-26 2003-10-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路及びプラズマディスプレイ装置
US7583240B2 (en) * 2004-01-28 2009-09-01 Panasonic Corporation Method of driving plasma display panel
KR100544139B1 (ko) * 2004-03-10 2006-01-23 삼성에스디아이 주식회사 디스플레이 패널구동장치
JP2006047469A (ja) * 2004-08-02 2006-02-16 Pioneer Electronic Corp 表示パネル駆動装置
US7633467B2 (en) * 2004-11-24 2009-12-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof
JP4310328B2 (ja) * 2006-07-27 2009-08-05 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
JP2006030527A (ja) 2004-07-15 2006-02-02 Fujitsu Hitachi Plasma Display Ltd 駆動回路
JP2007011193A (ja) 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル駆動回路および表示装置
KR20070017706A (ko) * 2005-08-08 2007-02-13 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2007078719A (ja) 2005-09-09 2007-03-29 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置及びその駆動方法

Also Published As

Publication number Publication date
US8154475B2 (en) 2012-04-10
US20080272704A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
KR100839386B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823490B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20090050690A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR101056437B1 (ko) 플라즈마 표시 장치
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100786876B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100869809B1 (ko) 플라즈마 표시 장치
US20080158104A1 (en) Plasma display device
KR100943956B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
US20080170001A1 (en) Plasma display and associated driver
KR100823493B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100998090B1 (ko) 플라즈마 표시 장치
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814829B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100859698B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20060053532A (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee