KR100859698B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

Abstract

플라즈마 표시 장치는 복수의 제1 전극을 포함하며, 복수의 제1 전극은 적어도 2개의 그룹으로 분리된다. 이러한 플라즈마 표시 장치에서, 제1 그룹의 제1 전극에 형성되는 제1 그룹의 셀을 초기화하고, 제1 그룹의 셀 중 발광 셀과 비발광 셀을 선택한 후 유지 방전시킨다. 그리고, 제2 그룹의 제1 전극에 형성되는 제2 그룹의 셀을 초기화하고, 제2 그룹의 셀 중 발광 셀과 비발광 셀을 선택한 후 유지 방전시킨다. 이를 통해, 어드레스 저방전을 방지할 수 있다. 그리고, 각 그룹의 선택회로를 이용하여 각 그룹을 선택적으로 리셋시킴으로써 구동 회로를 추가할 필요가 없다.

어드레스, 저방전, 그룹, 선택회로, PDP

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성을 나타내는 도면이다.

도 2는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 서브필드 구조를 나타내는 도면이다.

도 3은 도 2와 같은 서브필드 구조에 적용되는 구동 파형을 나타내는 도면이다.

도 4는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 서브필드 구조를 나타내는 도면이다.

도 5는 도 4와 같은 서브필드 구조에 적용되는 구동 파형을 나타내는 도면이다.

도 6은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 서브필드 구조를 나타내는 도면이다.

도 7은 도 6과 같은 서브필드 구조에 적용되는 구동 파형을 나타내는 도면이다.

도 8은 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나 타내는 도면이다.

도 9는 본 발명의 실시예에 따른 주사 전극 구동부(400)의 개략적인 회로 구성을 나타내는 도면이다.

도 10a는 도 3의 메인 리셋 기간(R1)에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 파형을 생성하는 방법을 나타내는 도면이다.

도 10b는 도 3의 리셋 기간(R1')에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 구동 파형을 생성하는 방법을 나타내는 도면이다.

도 11a는 도 3의 보조 리셋 기간(R2)에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 구동 파형을 생성하는 방법을 나타내는 도면이다.

도 11b는 도 3의 보조 리셋 기간(R2')에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 구동 파형을 인가하는 방법을 나타내는 도면이다.

도 12는 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 점진적으로 하강하는 전압을 인가하는 방법을 나타내는 도면이다.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.

이러한 플라즈마 표시 장치는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 셀의 상태를 초기화하는 기간이며, 어드레스 기간은 복수의 셀 중 발광 셀과 비발광 셀을 선택하는 기간이다. 그리고 유지 기간은 실제로 화상을 표시하기 위해서 발광 셀에 대해서 유지 방전을 수행하는 기간이다.

일반적으로 리셋 기간 후의 벽전하 상태는 어드레스 방전이 안정적으로 수행되도록 설정된다. 그리고 어드레스 기간에서는 주사 전극에 순차적으로 스캔 펄스를 인가하고 발광 셀에 대응하는 어드레스 전극에 어드레스 전압을 인가하여 발광 셀이 선택된다. 그러나 시간적으로 늦게 스캔 펄스가 인가되는 주사 전극에 대응하는 셀의 경우는 리셋 기간 후의 벽전하 상태가 소실되는 경우가 발생한다. 즉 리셋 기간에서 설정된 벽전하 상태가 시간이 지남에 따라 소실이 발생하고, 시간적으로 늦게 선택되는 방전 셀의 경우는 벽전하 소실이 더욱 심해진다. 이러한 벽전하의 소실로 인해 시간적으로 늦게 선택되는 셀의 경우 어드레스 저방전이 발생할 수 있다. 한편 이러한 벽전하의 소실은 고온 또는 프라이밍 입자(priming particle)가 많은 경우 더욱 심해진다.

본 발명이 이루고자 하는 기술적 과제는 안정적인 어드레스 방전을 수행하는플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.

본 발명의 실시예에 따르면, 복수의 제1 전극, 그리고 상기 복수의 제1 전극과 교차하는 복수의 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 상기 복수의 제1 전극을 적어도 2개의 그룹으로 분리하는 단계; 제1 기간에서 제1 그룹의 제1 전극에 형성되는 제1 그룹의 셀을 초기화하는 단계; 제2 기간에서 상기 제1 그룹의 셀 중 발광 셀과 비발광 셀을 선택하는 단계; 제3 기간에서, 상기 제2 기간에서 발광 셀 상태로 설정된 제1 발광 셀을 유지 방전시키는 단계; 제4 기간에서 제2 그룹의 제1 전극에 형성되는 제2 그룹의 셀을 초기화하는 단계; 제5 기간에서 상기 제2 그룹의 셀 중 발광 셀과 비발광 셀을 선택하는 단계; 및 제6 기간에서, 상기 제5 기간에서 발광 셀 상태로 설정된 제2 발광 셀을 유지 방전시키는 단계를 포함한다. 여기서, 상기 제4 기간에서 상기 제1 그룹의 셀은 초기화되지 않으며, 상기 제6 기간에서 상기 제1 발광 셀이 유지 방전된다.

그리고 상기 구동 방법은, 제7 기간에서 상기 제1 그룹의 셀을 초기화하는 단계; 제8 기간에서 상기 제1 그룹의 셀 중 발광 셀과 비발광 셀을 선택하는 단계; 및 제9 기간에서, 상기 제8 기간에서 발광 셀로 설정된 제3 발광 셀을 유지 방전시키는 단계를 더 포함하며, 상기 제7 기간에서 상기 제2 그룹의 셀은 초기화되지 않으며, 상기 제9 기간에서 상기 제2 발광 셀이 유지 방전된다. 여기서, 상기 제3 기간에서 발생되는 유지 방전 회수는 상기 제9 기간에서 발생되는 유지 방전 회수와 동일하다. 상기 플라즈마 표시 장치는 상기 복수의 제1 전극과 같은 방향으로 형성되는 복수의 제3 전극을 더 포함하며, 상기 제6 기간에서 상기 복수의 제3 전극에 제1 전압을 인가한 상태에서 상기 제1 그룹의 제1 전극과 상기 제2 그룹의 제1 전극에 각각 제2 전압과 제3 전압이 인가되어, 마지막 유지 방전이 상기 제2 발광 셀에서만 발생하며, 상기 제7 기간에서 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극의 전압이 상기 제1 전압보다 낮은 제4 전압까지 점진적으로 하강하며, 상기 제2 전압 및 상기 제3 전압은 상기 제1 전압보다 낮다.

한편, 상기 제1 기간, 상기 제2 기간 및 상기 제3 기간은 제1 그룹의 제1 서브필드에 대응되며, 상기 제4 기간, 상기 제5 기간 및 상기 제6 기간은 제2 그룹의 제1 서브필드에 대응되며, 상기 제1 그룹의 제1 서브필드 및 상기 제2 그룹의 제1 서브필드는 가중치가 가장 낮은 서브필드이다. 여기서, 상기 제3 기간에서는 상기 제1 발광 셀만이 유지 방전되며, 상기 제6 기간에서는 상기 제2 발광 셀만이 유지 방전된다.

상기 제1 기간, 상기 제2 기간 및 상기 제3 기간은 제1 그룹의 제1 서브필드에 대응되며, 상기 제4 기간, 상기 제5 기간 및 상기 제6 기간은 제2 그룹의 제1 서브필드에 대응되며, 상기 제1 그룹의 제1 서브필드 및 상기 제2 그룹의 제1 서브필드보다 낮은 가중치를 가지는 제2 서브필드에서, 상기 복수의 제1 전극에 형성되는 모든 방전 셀을 초기화하는 단계; 및 상기 모든 방전 셀 중 발광 셀과 비발광 셀을 선택한 후 유지 방전시키는 단계를 더 포함 할 수 있다.

본 발명의 다른 실시예에 따르면, 복수의 제1 전극, 그리고 상기 복수의 제1 전극과 교차하는 복수의 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법 이 제공된다. 이 구동 방법은, 제1 서브필드의 제1 기간에서 상기 복수의 제1 전극에 형성되어 있는 셀을 초기화하는 단계; 상기 제1 서브필드의 제2 기간에서 상기 셀 중 발광 셀과 비발광 셀을 선택한 후 유지 방전 시키는 단계; 제2 서브필드의 제1 기간에서, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 형성되어 있는 제1 그룹의 셀을 초기화하는 단계; 상기 제2 서브필드의 제2 기간에서, 상기 제1 그룹의 셀 중 발광 셀과 비발광 셀을 선택하는 단계; 상기 제2 서브필드의 제3 기간에서, 상기 제2 서브필드의 제2 기간에서 발광 셀로 설정된 제1 발광 셀을 유지 방전시키는 단계; 상기 제2 서브필드의 제4 기간에서, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 형성되어 있는 제2 그룹의 셀에서 발광 셀과 비발광 셀을 선택하는 단계; 및 상기 제2 서브필드의 제5 기간에서, 상기 제2 서브필드의 제4 기간에서 발광 셀 상태로 설정된 제2 발광 셀을 유지 방전시키는 단계를 포함한다. 여기서, 상기 제2 서브필드의 제1 기간에서 상기 제2 그룹의 셀도 초기화된다. 그리고, 상기 구동 방법은, 제2 서브필드의 제6 기간에서 상기 제2 그룹의 셀을 초기화하는 단계를 더 포함할 수 있으며, 상기 제2 서브필드의 제6 기간은 상기 제2 서브필드의 제3 기간과 상기 제2서브필드의 제4 기간 사이의 기간이다.

본 발명의 또 다른 실시예에 따르면 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시 장치는, 제1 방향으로 형성되는 복수의 제1 전극 및 상기 제1 방향과 교차하는 방향인 제2 방향으로 형성되는 복수의 제2 전극을 포함하며, 상기 복수의 제1 전극은 제1 그룹의 제1 전극 및 제2 그룹의 제1 전극을 포함하는 복수의 그룹으로 나뉘어지는 플라즈마 표시 패널; 및 하나의 프레임을 복수의 서브필드로 나누 어 상기 플라즈마 표시 패널을 구동하는 구동부를 포함한다. 상기 구동부는, 제1 서브필드의 제1 기간에서 상기 제1 그룹의 제1 전극에 형성되는 제1 그룹의 셀을 초기화하고, 상기 제1 서브필드의 제2 기간에서 제1 그룹의 셀 중 발광 셀과 비발광 셀을 선택하고, 상기 제1 서브필드의 제1 기간에서 발광 셀로 설정된 제1 발광 셀을 상기 제1 서브필드의 제3 기간에서 유지 방전시키며, 상기 제1 서브필드의 제4 기간에서 상기 제2 그룹의 제1 전극에 형성되는 제2 그룹의 셀을 초기화하고 상기 제1 서브필드의 제5 기간에서 상기 제2 그룹의 셀 중 발광 셀과 비발광 셀을 선택하고 상기 제1 서브필드의 제5 기간에서 발광 셀 상태로 설정된 제2 발광 셀을 상기 제1 서브필드의 제6 기간에서 유지 방전시킨다.

상기 구동부는, 상기 제1 서브필드의 제4 기간에서, 제1 전압에서 제2 전압까지 점진적으로 상승한 후 제3 전압까지 점진적으로 하강하는 제1 파형을 상기 제2 그룹의 제1 전극에 인가하고 제4 전압까지 점진적으로 상승한 후 제5 전압까지 점진적으로 하강하는 제2 파형을 상기 제1 그룹의 제1 전극에 인가하며, 상기 제2 전압은 상기 제4 전압보다 높으며, 상기 제1 서브필드의 제4 기간에서는 상기 제1 그룹의 셀은 초기화되지 않는다. 그리고 상기 제1 발광 셀은 상기 제1 서브필드의 제6 기간에서 유지 방전될 수 있다. 또한, 상기 제1 서브필드의 제5 기간에서 상기 제2 그룹의 제1 전극 중 선택하고자 하는 제1 전극에 제6 전압의 주사 펄스를 인가하고 선택하고자 하지 않는 제1 전극에 상기 제6 전압보다 높은 제7 전압을 인가하고, 상기 제7 전압과 상기 제6 전압의 차는 상기 제1 전압과 동일하다. 상기 구동부는, 상기 제1 서브필드의 제1 기간에서 제6 전압에서 제7 전압까지 점진적으 로 상승한 후 제8 전압까지 점진적으로 하강하는 제3 파형을 상기 제1 그룹의 제1 전극에 인가하고 제9 전압까지 점진적으로 상승한 후 제10 전압까지 점진적으로 하강하는 제4 파형을 상기 제2 그룹의 제1 전극에 인가하며, 상기 제7 전압은 상기 제9 전압보다 높으며, 상기 제1 서브필드의 제1 기간에서는 상기 제2 그룹의 셀은 초기화되지 않는다.

한편, 상기 제1 서브필드는 가중치가 가장 적은 서브필드이고, 상기 구동부는 상기 제1 서브필드의 제1 기간에서 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 상승시킨 후 제3 전압까지 하강시키며, 상기 제1 서브필드의 제1 기간에서 상기 제2 그룹의 셀도 초기화된다. 여기서, 상기 구동부는 상기 제1 서브필드의 제4 기간에서 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극의 전압을 상기 제1 전압에서 제4 전압까지 점진적으로 상승시킨 후 상기 제3 전압까지 점진적으로 하강시키며, 상기 제4 전압을 상기 제2 전압보다 낮은 전압이며, 상기 제1 서브필드의 제4 기간에서 상기 제1 그룹의 셀도 초기화된다.

상기 플라즈마 표시 패널은 상기 제1 방향과 같은 방향으로 형성되는 복수의 제3 전극을 더 포함하며, 상기 구동부는, 상기 제1 서브필드의 제3 기간에서 상기 복수의 제3 전극에 제1 전압을 인가한 상태에서 상기 제1 그룹의 제1 전극과 상기 제2 그룹의 제2 전극에 각각 제2 전압과 제3 전압을 인가하여, 상기 제1 발광 셀에서만 마지막 유지 방전을 발생시키며, 상기 제1 서브필드의 제4 기간에서 상기 제1 그룹의 제1 전극 및 상기 제2그룹의 제1 전극의 전압을 상기 제1 전압보다 낮은 제 4 전압까지 점진적으로 하강시키며, 상기 제2 전압과 상기 제3 전압은 상기 제1 전압보다 낮다.

본 발명의 또 다른 실시예에 따르면 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시 장치는, 복수의 주사 전극을 포함하며, 상기 복수의 주사 전극은 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 나뉘어지는 플라즈마 표시 패널; 및 상기 제1 그룹의 주사 전극과 상기 제2 그룹의 주사 전극에 각각 전기적으로 연결되어 있는 제1 그룹의 선택회로와 제2 그룹의 선택회로를 포함하며, 상기 플라즈마 표시 패널을 구동하는 구동부를 포함한다. 상기 선택회로 각각은 서로 간의 접점이 상기 복수의 주사 전극 각각에 전기적으로 연결되어 있는 제1 트랜지스터와 제2 트랜지스터를 포함한다. 상기 구동부는, 상기 제1 그룹의 선택회로의 제1 트랜지스터와 상기 제2 그룹의 선택회로의 제1 트랜지스터에 제1 단이 전기적으로 연결되고 상기 제1 그룹의 선택회로의 제1 트랜지스터와 상기 제2 그룹의 선택회로의 제2 트랜지스터에 제2 단이 전기적으로 연결되며, 어드레스 기간에 상기 주사 전극에 인가되는 주사 전압과 비주사 전압의 차인 제1 전압이 충전되어 있는 커패시터; 및 제2 전압을 공급하는 제1 전원과 상기 커패시터의 제2 단 사이에 전기적으로 연결되는 제3 트랜지스터를 더 포함하며, 제1 리셋 기간에서 상기 제1 전원, 상기 제3 트랜지스터, 상기 커패시터 및 상기 제1 그룹의 선택회로의 제1 트랜지스터를 통해 상기 제1 그룹의 주사 전극에 제1 리셋 파형이 인가되며, 상기 제1 리셋 기간에서 상기 제1 전원, 상기 제3 트랜지스터, 상기 제2 그룹의 선택회로의 제2 트랜지스터를 통해 상기 제2 그룹의 주사 전극에 제2 리셋 파형이 인가된다.

여기서, 상기 제1 리셋 기간에서, 상기 제1 그룹의 주사 전극의 전압은 상기 제1 전압과 상기 제2 전압의 합에 해당하는 전압까지 점진적으로 상승하며 상기 제2 그룹의 주사 전극의 전압은 상기 제2 전압까지 점진적으로 상승한다.

한편, 상기 구동부는 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원과 상기 커패시터의 제2 단사이에 전기적으로 연결되는 제4 트랜지스터를 더 포함하며, 제2 리셋 기간에서 상기 제2 전원, 상기 제4 트랜지스터, 상기 커패시터 및 상기 제1 그룹의 선택회로의 제1 트랜지스터를 통해 상기 제1 그룹의 주사 전극에 제3 리셋 파형이 인가되며, 상기 제2 리셋 기간에서 상기 제2 전원, 상기 제4 트랜지스터, 상기 제2 그룹의 선택회로의 제2 트랜지스터를 통해 상기 제2 그룹의 주사 전극에 제4 리셋 파형이 인가된다. 여기서, 상기 제2 리셋 기간에서, 상기 제1 그룹의 주사 전극의 전압은 상기 제3 전압과 상기 제1 전압의 합에 해당하는 전압까지 점진적으로 상승하며 상기 제2 그룹의 주사 전극의 전압은 상기 제3 전압까지 점진적으로 상승한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

또한 명세서 전체에서 언급하는 "벽 전하"란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. "벽 전압"은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.

그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성을 나타내는 도면이다.

도 1에 나타낸 바와 같이 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동 부(400) 및 유지 전극 구동부(500)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 주사 전극(이하 "Y 전극"이라 함)(Y1~Yn) 및 복수의 유지 전극(이하 "X 전극"이라 함)(X1∼Xn)을 포함한다. X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 X 및 Y 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 A 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 Y 전극(Y1∼Yn)과 A 전극(A1∼Am) 및 X 전극(X1∼Xn)과 A 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 방법 이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 주사 전극 구동 제어신호 및 유지 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 한편 아래에서 설명하는 바와 같이 본 발명의 실시예에서는 어드레스 저방전을 방지하기 위해, Y 전극(Y1~Yn)을 적어도 2개의 그룹으로 분할 후, 각 그룹의 Y 전극에 대해서 리셋 기간, 어드레스 기간 및 유지 기간이 수행된다.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극(A1~Am)에 인가한다.

주사전극 구동부(400)는 제어부(200)로부터 주사전극 구동 제어신호를 수신하여 Y 전극(Y1~Yn)에 구동 전압을 인가한다.

유지전극 구동부(500)는 제어부(200)로부터 유지전극 구동 제어신호를 수신하여 X 전극(X1~Xn)에 구동 전압을 인가한다.

다음으로 도 2 및 도 3을 참조하여 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 알아본다.

도 2는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 서브필드 구조를 나타내는 도면이며, 도 3은 도 2와 같은 서브필드 구조에 적용되는 구동 파형을 나타내는 도면이다.

도 2 및 도 3에서는 편의상 복수의 Y 전극(Y1~Yn)이 두개의 그룹(YG1, YG2)으로 나누어진 경우 각 그룹에 적용되는 서브필드 구조 및 구동 파형을 나타내고 있다. 이러한 복수의 Y 전극(Y1~Yn)은 적어도 두개의 그룹(YG1, YG2)으로 나누어 질 수 있으며, 제1 그룹의 Y 전극(YG1)은 홀수 번째 Y 전극이고 제2 그룹의 Y 전극(YG2)은 짝수 번째 Y 전극일 수 있다. 한편 도 2 및 도 3에서, G1의 기호는 제1 그룹의 Y 전극(YG1)에 형성되는 셀을 나타내며, G2의 기호는 제2 그룹의 Y 전극(YG2)에 형성되는 셀을 나타낸다.

도 2를 참조하면 제1 그룹(G1)에 대해서 하나의 필드는 복수의 서브필 드(SF1~SF8)로 나누어지며, 제2 그룹(G2)의 대해서도 하나의 필드는 복수의 서브필드(SF1'~SF8')로 나누어진다. 그리고 각 서브필드는 리셋 기간(도 2에 도시하지 않았음), 어드레스 기간 및 유지 기간으로 이루어져 있으며, 각 서브필드는 계조 표시를 위해 소정의 가중치를 가진다. 도 2에서는 편의상 리셋 기간을 나타내지 않았지만 각 그룹의 어드레스 기간 앞에는 해당 그룹을 초기화시키기 위한 리셋 기간이 위치한다. 각 그룹의 어드레스 기간에서 발광 셀이 선택되어 진 후, 각 그룹에 대한 유지 기간이 바로 위치한다. 한편, 도 2에서는 각 그룹에 대해서 하나의 필드가 8개의 서브필드로 나누어진 것으로 나타내었지만 그 이상 또는 그 이하의 서브필드로 나누어질 수 있다.

먼저, 제1 그룹의 제1 서브필드(SF1)에서, 제1 그룹(G1)의 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD1)이 수행된 후 제1 그룹의 유지 기간(S11)이 수행된다. 그리고 제2 그룹(G2)의 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD1')이 수행된 후 제2 그룹의 유지 기간(S11')이 수행된다. 제2 그룹의 유지 기간(S11')에서는 제1 그룹의 유지 기간(S21)도 함께 수행된다. 즉, 제1 그룹의 어드레스 기간(AD1)에서 발광 셀 상태로 설정된 셀은 제2 그룹의 유지 기간(S11')에서도 여전히 발광 셀 상태로 남아 있으므로, 제2 그룹의 유지 기간(S11')에서도 유지 기간(S21)이 수행된다. 한편, 제1 그룹의 유지 기간(S11)에서는 제2 그룹에 대한 이전 필드의 마지막 서브필드의 일부 유지 기간(S82')도 함께 수행된다.

다음으로 제1 그룹의 제2 서브필드(SF2)에서, 제1 그룹(G1)의 셀 중 발광 셀 과 비발광 셀을 선택하는 어드레스 기간(AD2)이 수행된 후 제1 그룹의 유지 기간(S21)이 수행된다. 여기서 제1 그룹의 유지 기간(S21)에서는 제2 그룹의 유지 기간(S12')도 함께 수행된다. 그리고 제2 그룹(G2)의 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD2')이 수행된 후 제2 그룹의 유지 기간(S21')이 수행된다. 제2 그룹의 유지 기간(S21')에서는 제1 그룹의 유지 기간(S22)도 함께 수행된다.

이와 같이 방법으로 다른 서브필드에 대해서도 각 그룹의 어드레스 기간 후 바로 유지 기간이 위치하며, 제1 그룹의 일부 유지 기간과 제2 그룹의 일부 유지 기간은 서로 함께 수행된다. 이와 서브필드 구조를 통해 기존에 모든 방전 셀에 대해서 어드레스 기간을 수행한 후 유지 기간을 수행하는 종래에 비해서, 해당 그룹의 리셋 기간후 어드레스 기간 종료까지의 간격을 반으로 줄일 수 있다. 만약 그룹의 n개의 그룹으로 나눈 경우에는 해당 그룹의 리셋 기간 후 어드레스 기간 종료까지의 간격을 1/n로 줄일 수 있다.

한편, 제1 그룹(G1)과 제2 그룹(G2) 간에 동일한 가중치를 가지는 서브필드는 서로 소정의 시간차를 가진다. 예를 들면, 제1 그룹에 제2 서브필드(SF2)가 수행되는 중에 제2 그룹의 제1 서브필드(SF1')가 일부 수행된다. 이와 같이 제1 그룹(G1)과 제2 그룹(G2)간에 소정의 시간차를 가지므로, 제1 그룹(G1)의 필드와 제2 그룹(G2)의 필드도 서로 시간차가 발생한다.

그리고 각 그룹에 대해서 동일한 가중치를 가지는 서브필드의 유지 기간(즉,유지 방전 회수)을 맞추기 위해서, 각 서브필드는 단위(unit) 유지 기간을 공통으 로 가진다. 즉, 도 2에 나타낸 바와 같이 제1 그룹의 각 서브필드에서 첫번째로 발생되는 유지 기간(S11, S21, S31…S81)은 서로 동일한 길이를 가지는 단위 유지 기간이며, 제2 그룹의 각 서브필드에서 두번째로 발생되는 유지 기간(S12', S22', S32'…S82')도 단위 유지 기간이다.

이하 도 3을 참조하여 도 2와 같은 서브필드 구조에 적용되는 구동 파형에 대해서 알아본다.

도 3에서는 편의상 각 그룹에 대한 복수의 서브필드 중 일부 서브필드만을 도시하였다. 즉, 제1 그룹(G1)의 제1 내지 제3 서브필드(SF1~SF3)와 제2 그룹(G2)의 제1 내지 제3 서브필드(SF1'~SF3')만을 나타내었다. 그리고 도 3에서는 편의상 하나의 셀을 형성하는 A 전극, X 전극, 제1 그룹 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 구동 파형에 대해서만 설명한다.

도 3에 나타낸 바와 같이, 각 그룹의 어드레스 기간 앞에는 해당 그룹에 대해서 리셋 방전을 발생시키는 리셋 기간이 위치한다. 도 3에서, 제1 그룹의 제1 서브필드의 리셋 기간(R1)은 메인 리셋 기간으로 도시하였고, 제1 그룹의 나머지 리셋 기간(R2, R3…)은 보조 리셋 기간으로 도시하였다. 그리고 제2 그룹의 제1 서브필드의 리셋 기간(R1')은 메인 리셋 기간으로 도시하였고, 제2 그룹의 나머지 리셋 기간(R2', R3'…)은 보조 리셋 기간으로 도시하였다. 여기서 메인 리셋 기간은 해당 그룹의 모든 셀에서 리셋 방전을 일으키는 리셋 기간을 의미하며, 보조 리셋 기간은 직전 서브필드에서 유지 방전이 일어난 발광 셀에서만 리셋 방전을 일으키는 리셋 기간을 의미한다.

도 3을 보면, 먼저 제1 그룹의 제1 서브필드의 메인 리셋 기간(R1)에서, X 전극과 A 전극에 기준 전압(도 3에서 기준 전압을 접지 전압(0V)로 가정하였음, 이하 동일함)을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압을 ΔVscH 전압에서 Vset1 전압까지 점진적으로 증가시킨다. 도 3에서는 제1 그룹의 Y 전극(YG1)의 전압이 램프 형태로 증가하는 것으로 도시하지만 점진적으로 상승하는 다른 형태의 전압 파형이 인가될 수 있다. 제1 그룹의 Y 전극(YG1)의 전압이 증가하는 중에 제1 그룹의 Y 전극(YG1)과 X 전극 사이 및 제1 그룹의 Y 전극(YG1)과 A 전극 사이에서 약 방전이 일어나면서, 제1 그룹의 Y 전극(YG1)에는 (-) 벽 전하가 형성되고 A 전극 및 X 전극에는 (+) 벽 전하가 형성된다. 이때, 제1 그룹(G1)의 모든 셀에서 방전이 일어나도록 Vset1 전압은 X 전극과 Y 전극 사이의 방전 개시 전압(Vfxy)보다 크게 설정할 수 있다.

한편, 도 3에서는 제1 그룹의 Y 전극(YG1)의 전압을 ΔVscH(VscH-VscL)에서 상승시키는 것으로 나타내었으나, 이는 아래의 도9에서 설명하는 하나의 주사 전극 구동 회로를 통해 두 그룹에 대해서 리셋 동작을 선택적으로 인가하기 위한 것이다. 따라서 파형적인 관점에서는 ΔVscH 전압을 다른 전압으로 설정할 수 있다.

이어서, A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압을 기준 전압에서 Vnf 전압까지 감소시킨다. 제1 그룹의 Y 전극(YG1)이 감소하는 중에, 제1 그룹의 Y 전극(YG1)과 X 전극 사이에서 약 방전이 발생하고 제1 그룹의 Y 전극(YG1)과 A 전극 사이에서 약 방전이 발생한다. 그러면 제1 그룹의 Y 전극(YG1)에 형성되었던 (-) 벽 전하가 소거되고 X 전극 과 A 전극의 (+) 벽 전하가 소거된다. 일반적으로, 어드레스 기간에서 선택되지 않은 셀이 유지 기간에서 오방전이 일어나는 것을 방지하기 위해, Y 전극과 X 전극 사이의 벽 전압이 거의 0V에 가깝도록 Ve 전압과 Vnf 전압이 설정된다. 즉, (Ve-Vnf) 전압이 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 정도로 설정된다.

한편, 제1 그룹의 제1 서브필드의 메인 리셋 기간(R1)에서, 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vset3 전압까지 상승시킨 후 기준 전압에서 Vnf 전압까지 하강시킨다. 여기서 Vset3 전압은 제2 그룹의 셀에 대해서 리셋 방전이 일어나지 않을 정도의 레벨로 설정된다. 그러면 제2 그룹의 셀에 대해서는 리셋 방전이 발생하지 않으며 기존의 벽 전하 상태를 그대로 유지한다. 한편 아래의 도 9에서 설명하는 바와 같이, 하나의 주사 전극 구동 회로를 통해 두 그룹에 대해서 리셋 동작을 선택적으로 인가하기 위해서 Vset3은 (Vset1-ΔVscH)으로 설정될 수 있다.

제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서는 X 전극에 Ve 전압을 인가한 상태에서, 제1 그룹(G1)의 셀 중 발광 셀을 선택하기 위해 제1 그룹의 Y 전극(YG1) 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제1 그룹의 Y 전극(YG1) 중 선택되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제2 그룹의 Y 전극(YG2)에는 VscH 전압이 인가된다. 그러면 제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서는 제1 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다. 여기서, VscL 전압은 Vnf 전압과 동일하거나 낮은 전압일 수 있다.

다음으로 제1 그룹의 제1 서브필드의 유지 기간(S11)에서는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 가지는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면, 제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉, 제1 그룹(G1)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 여기서 도 3에서는 유지 방전 펄스의 회수를 2회 인가하는 것으로 나타내었지만 단위 유지 기간에 설정되는 유지 방전 펄스의 회수에 따라 변동될 수 있다.

한편 제1 그룹의 제1 서브필드의 유지 기간(S11)에서는 제2 그룹(G2)의 셀 중 이전 필드의 마지막 서브필드에서 발광 셀 상태로 설정된 셀(즉, 제2 그룹의 이전 필드의 제8 서브필드(SF8')에서 유지 방전된 셀임)도 유지 방전될 수 있다.

다음으로 제2 그룹의 제1 서브필드의 메인 리셋 기간(R1')에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제2 그룹의 Y 전극(YG2)의 전압을 ΔVscH 전압에서 Vset1 전압까지 점진적으로 증가시킨다. 그리고 A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 감소시킨다. Vset1 전압은 모든 셀이 방전할 수 있는 레벨이므로, 제2 그룹(G2)의 모든 셀에서 리셋 방전이 발생된다.

한편, 제2 그룹의 제1 서브필드의 메인 리셋 기간(R1')에서 제1 그룹의 Y 전극(YG1)의 전압을 Vset3 전압까지 상승시킨 후 Vnf 전압까지 하강시킨다. 여기서, Vset3 전압은 리셋 방전이 일어나지 않을 정도의 레벨이므로, 제1 그룹(G1)의 셀에서는 리셋 방전이 발생하지 않는다. 따라서 제1 그룹(G1)의 셀은 이전 상태인 발광 셀 상태를 그대로 유지한다.

제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서는 X 전극에 Ve 전압을 인가한 상태에서 제2 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제2 그룹의 Y 전극(YG2) 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제2 그룹의 Y 전극(YG2) 중 선택되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제1 그룹의 Y 전극(YG1)에는 VscH 전압이 인가된다. 그러면 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서는 제2 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제2 그룹의 제1 서브필드의 유지 기간(S11')에서는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 가지는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면, 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉, 제2 그룹(G2)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편, 상기에서 설명한 바와 같이 제1 그룹(G1)의 셀도 제2 그룹의 제1 서브필드의 메인 리셋 기간(R1')에서 리셋되지 않았으므로, 제1 그룹(G1)의 셀 중 어드레스 기간(AD1)에서 발광 셀 상태로 설정된 셀도 유지 방전된다. 즉, 제2 그룹의 제1 서브필드의 유지 기간(S11')에서 제1 그룹의 제1 서브필드의 유지 기 간(S12)도 함께 수행된다.

제1 그룹의 제2 서브필드의 보조 리셋 기간(R2)에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제1 그룹의 Y 전극(YG1)의 전압을 ΔVscH 전압에서 Vset2 전압까지 점진적으로 증가시킨다. 그리고 A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압을 기준 전압에서 Vnf 전압까지 감소시킨다. Vset2 전압은 이전 서브필드에서 유지 방전된 셀만을 방전시킬 수 있는 레벨로 설정된다. 그러면 제1 그룹(G1)의 셀 중 이전 서브필드(SF1)에서 유지 방전된 셀에서만 리셋 방전이 발생한다. 그리고 제1 그룹(G1)의 셀 중 이전 서브필드(SF1)에서 발광 셀 상태로 설정되지 않고 유지 방전되지 않은 셀은 이전 서브필드의 리셋 기간(R1)의 벽 전하 상태를 그대로 유지하고 있다. 따라서 제1 그룹(G1)의 제2 서브필드의 보조 리셋 기간(R2)에서는 제1 그룹(G1)의 셀이 초기화된다.

한편, 제1 그룹의 제2 서브필드의 보조 리셋 기간(R2)에서 제2 그룹의 Y 전극(YG2)의 전압을 Vset4 전압까지 상승시킨 후 Vnf 전압까지 하강시킨다. 여기서, Vset4 전압은 리셋 방전이 일어나지 않을 정도의 레벨이므로, 제2 그룹(G2)의 셀은 리셋 방전이 발생하지 않는다. 따라서 제2 그룹(G2)의 셀은 이전 상태인 발광 셀 상태를 그대로 유지한다. 아래의 도 9에서 설명하는 바와 같이, 하나의 주사 전극 구동 회로를 통해 두 그룹에 대해서 리셋 동작을 선택적으로 인가하기 위해서 Vset4은 (Vset2-ΔVscH)으로 설정될 수 있다.

제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서는 X 전극에 Ve 전압을 인가한 상태에서 제1 그룹(G1)의 셀 중 발광 셀을 선택하기 위해 제1 그룹의 Y 전극(YG2) 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제1 그룹의 Y 전극(YG1) 중 선택되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제2 그룹의 Y 전극(YG2)에는 VscH 전압이 인가된다. 그러면 제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서는 제1 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제1 그룹의 제2 서브필드의 유지 기간(S21)에서는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 가지는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면, 제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉, 제1 그룹(G1)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편, 상기에서 설명한 바와 같이 제2 그룹(G1)의 셀도 제1 그룹의 제2 서브필드의 보조 리셋 기간(R2)에서 리셋되지 않았으므로, 제2 그룹(G2)의 셀 중 어드레스 기간(AD1')에서 발광 셀 상태로 설정된 셀도 유지 방전된다. 즉, 제1 그룹의 제2 서브필드의 유지 기간(S21)에서 제2 그룹의 제1 서브필드의 유지 기간(S12')도 함께 수행된다.

제2 그룹의 제2 서브필드의 보조 리셋 기간(R2')에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제2 그룹의 Y 전극(YG2)의 전압을 ΔVscH 전압에서 Vset2 전압까지 점진적으로 증가시킨다. 다음으로 A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 감소시킨다. Vset2 전압은 이전 서브필드에서 유지 방전된 셀만을 방전시킬 수 있는 레벨로 설정되므로, 제2 그룹(G2)의 셀 중 이전 서브필드(SF1')에서 유지 방전된 셀에서만 리셋 방전이 발생한다. 그리고 제2 그룹(G2)의 셀 중 이전 서브필드(SF1')에서 발광 셀 상태로 설정되지 않고 유지 방전되지 않은 셀은 이전 서브필드의 메인 리셋 기간(R1')의 벽 전하 상태를 그대로 유지하고 있다. 따라서 제2 그룹의 제2 서브필드의 보조 리셋 기간(R2')에서는 제2 그룹(G2)의 셀이 초기화된다.

한편, 제2 그룹의 제2 서브필드의 리셋 기간(R2')에서 제1 그룹의 Y 전극(YG1)의 전압을 Vset4 전압까지 상승시킨 후 Vnf 전압까지 하강시킨다. 여기서, Vset4 전압은 리셋 방전이 일어나지 않을 정도의 레벨이므로, 제1 그룹(G1)의 셀은 리셋 방전이 발생하지 않는다. 따라서 제1 그룹(G1)의 셀은 이전 상태인 발광 셀 상태를 그대로 유지한다.

제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서는 X 전극에 Ve 전압을 인가한 상태에서 제2 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제2 그룹의 Y 전극(YG2) 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제2 그룹의 Y 전극(YG2) 중 선택되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제1 그룹의 Y 전극(YG1)에는 VscH 전압이 인가된다. 그러면 제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서는 제2 그룹(G2) 의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제2 그룹의 제2 서브필드의 유지 기간(S21')에서는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 가지는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면, 제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉, 제2 그룹(G2)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편, 상기에서 설명한 바와 같이 제1 그룹(G1)의 셀도 제2 그룹의 제2 서브필드의 보조 리셋 기간(R2')에서 리셋되지 않았으므로, 제1 그룹(G1)의 셀 중 어드레스 기간(AD2)에서 발광 셀 상태로 설정된 셀도 유지 방전된다. 즉, 제2 그룹의 제2 서브필드의 유지 기간(S21')에서 제1 그룹의 제2 서브필드의 유지 기간(S22)도 함께 수행된다.

그리고 제3 서브필드 내지 제8 서브필드에 인가하는 구동 파형 또한 상기에서 설명한 제1 내지 제2 서브필드의 구동 파형에서 해당 가중치에 대응하는 유지 방전 펄스 회수를 변경하는 것을 제외하고 동일하므로 이하 구체적 설명은 생략한다.

한편 본 발명의 제1 실시예에서 제1 그룹의 제1 서브필드(SF1)에 발생되는유지 방전 회수는 두개의 단위 유지 기간(S11, S12)에 인가되는 유지 방전 펄스의 회수에 의해 결정된다. 그리고 제2 그룹의 제1 서브필드(SF1')에 할당되는 유지 방전의 회수도 두개의 단위 유지 기간(S11', S12')에 인가되는 유지 방전 펄스의 회수에 의해 결정된다. 이와 같이 가중치가 가장 낮은 서브필드(SF1, SF1') 가 각각 두개의 단위 유지 기간을 가지는 경우 저계조 표현력을 높이는데 한계가 있다. 이하의 제2 실시예에서는 가장치가 가장 낮은 서브필드에 할당되는 유지 방전 회수를 줄이는 방법에 대해서 알아본다.

다음으로 도 4 및 도 5를 참조하여 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 알아본다.

도 4는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 서브필드 구조를 나타내는 도면이며, 도 5는 도 4와 같은 서브필드 구조에 적용되는 구동 파형을 나타내는 도면이다.

도 4에 나타낸 바와 같이 본 발명의 제2 실시예의 서브필드 구조는 제1 서브필드(SF1, SF1') 및 제2 서브필드(SF2, SF2')가 다른 것은 제외하고 제1 실시예의 서브필드 구조와 동일하므로 이하 중복되는 부분의 설명은 생략한다.

먼저, 제1 그룹의 제1 서브필드(SF1)에서, 제1 그룹(G1)의 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD1)이 수행된 후 제1 그룹의 유지 기간(S1)이 수행된다. 그리고 제2 그룹의 제1 서브필드(SF1')에서 제2 그룹(G2)에 형성되어 있는 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD1')이 수행된 후 제2 그룹의 유지 기간(S1')가 수행된다. 제1 실시예와 달리 제2 실시예에서는 제1 서브필드(SF1, SF1')에서 제1 그룹과 제2 그룹간의 유지 기간이 서로 동시에 수행되지 않는다. 따라서 제2 실시예의 경우 최소 가중치를 가지는 제1 서브필드(SF1, SF1')는 1개의 단위 유지 기간을 가지므로 저계조 표현력을 더욱 높일 수 있다.

다음으로 제1 그룹의 제2 서브필드(SF2)에서, 제1 그룹(G1)에 형성되어 있는 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD2)가 수행된 후 제1 그룹의 유지 기간(S21)이 수행된다. 그리고 제2 그룹의 제2 서브필드(SF2')에서, 제2 그룹(G2)에 형성되어 있는 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD2')가 수행된 후 제2 그룹의 유지 기간(S21')가 수행된다. 여기서 제2 그룹의 유지 기간(S21')에서는 제1 그룹의 유지 기간(S22)도 함께 수행된다.

그리고 나머지 서브필드에서는 제1 실시예와 동일한 방법으로 각 그룹의 어드레스 기간 후 유지 기간이 위치하며, 제1 그룹의 일부 유지 기간과 제2 그룹의 일부 유지 기간이 서로 함께 수행된다. 이와 같은 방법으로 각 서브필드를 구동하는 경우, 도 4에 나타낸 바와 같이 제2 그룹의 제8 서브필드의 유지 기간의 경우 단위 유지 기간 만큼의 유지 기간(S82')이 추가적으로 필요하다. 이 추가적인 유지 기간(S82')에서는 제1 그룹의 유지 기간은 수행되지 않는다.

이와 같은 본 발명의 제2 실시예와 같은 서브필드 구조를 통해서도 제1 실시예와 마찬가지로 리셋 기간 후 어드레스 기간 종료까지의 간격을 줄일 수 있다.

이하에서는 도 5를 참조하여 도 4와 같은 서브필드 구조에 적용되는 구동 파형에 대해서 알아본다.

도 5에서도 편의상 각 그룹에 대한 복수의 서브필드 중 일부 서브필드만을 도시하였다. 즉, 제1 그룹(G1)의 제1 내지 제3 서브필드(SF1~SF3)과 제2 그룹(G2)의 제1 내지 제3 서브필드(SF1'~SF3')만을 나타내었다. 그리고 도 5에서도 편의상 하나의 셀을 형성하는 A 전극, X 전극, 제1 그룹 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 구동 파형에 대해서만 설명한다. 한편 도 5에 나타낸 바와 같이 제2 실시예에 따른 구동 파형은 제1 내지 제2 서브필드(SF1, SF1', SF2, SF2')에 인가되는 구동 파형을 제외하고 제1 실시예의 구동 파형과 동일하므로 중복되는 부분의 설명은 생략한다.

도 5를 보면, 먼저 제1 그룹의 제1 서브필드의 메인 리셋 기간(R1)에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압을 ΔVscH 전압에서 Vset1 전압까지 점진적으로 증가시킨다. 그리고 A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압을 기준 전압에서 Vnf 전압까지 감소시킨다. Vset1 전압은 모든 방전 셀이 방전할 수 있는 레벨이므로, 제1 그룹(G1)의 셀에서 모두 리셋 방전이 발생되어 초기화된다.

제1 그룹의 제1 서브필드의 메인 리셋 기간(R1)에서, 제2 그룹의 Y 전극(YG2)의 전압도 ΔVscH 전압에서 Vset1 전압까지 점진적으로 증가시킨 후 Vnf 전압까지 점진적으로 감소시킨다. 그러면 제2 그룹의 방전셀도 리셋 방전이 발생되어 초기화된다. 즉, 제2 그룹의 제1 서브필드의 메인 리셋 기간(R11')이 제1 그룹의 제1 서브필드의 메인 리셋 기간(R1')과 함께 수행된다.

제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서는 X 전극에 Ve 전압을 인가한 상태에서 제1 그룹(G1)의 셀 중 발광 셀을 선택하기 위해 제1 그룹의 Y 전극(YG1)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제1 그룹의 Y 전극(YG1) 중 선택되지 않는 Y 전극에는 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제2 그룹의 Y 전극(YG2)에는 VscH 전압이 인가된다. 그러면 제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서는 제1 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제1 그룹의 제1 서브필드의 유지 기간(S1)에서는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)와 X 전극에 반대 위상으로 교대로 인가한다. 그러면 제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉 제1 그룹(G1)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편 제2 그룹(G1)의 셀은 발광 셀 상태로 설정되어 있지 않으므로 유지 방전이 발생하지 않는다.

제2 그룹의 제1 서브필드의 리셋 기간(R12')에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제2 그룹의 Y 전극(YG2)의 전압을 ΔVscH 전압에서 Vset2 전압까지 점진적으로 증가시킨다. 그리고 X 전극과 A 전극에 각각 Ve 전압과 기준 전압을 인가한 상태에서 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 점진적으로 하강시킨다. 여기서 Vset2 전압 레벨은 이전 서브필드에서 유지 방전된 셀만을 방전시키는 레벨이다. 따라서 제2 그룹(G2)의 셀은 이미 메인 리셋 기간(R11')에서 리셋 방전이 발생하였으므로 리셋 기간(R12')에서는 리셋 방전이 발생하지 않을 수 있다. 그러나 제2 그룹(G2)의 셀 중 메인 리셋 기간(R11')에서 제대로 초기화되지 않은 셀은 리셋 기간(R12')에서 초기화될 수 있다. 이와 같이 제1 서브필드(SF1')에서, 제2 그룹(G2)의 셀은 두 리셋 기간(R11', R12')에서 초기화된다.

한편, 제2 그룹의 제1 서브필드의 리셋 기간(R12')에서는 제1 그룹의 제2 서브필드의 보조 리셋 기간(R21)도 함께 수행된다. 제1 그룹의 제2 서브필드의 보조 리셋 기간(R21)에서도 제1 그룹의 Y 전극(YG1)의 전압을 Vset2 전압까지 점진적으로 상승시킨 후 Vnf 전압까지 점진적으로 하강시킨다. 여기서 Vset2 전압 레벨은 이전 서브필드에서 유지 방전된 셀만을 방전시키는 레벨로 설정된다. 제1 그룹의 셀(G1) 중 이전 서브필드(SF1)에서 유지 방전된 셀에서만 리셋 방전이 발생한다. 그리고 제1 그룹(G1)의 셀 중 이전 서브필드에서 발광 셀 상태로 설정되지 않고 유지 방전되지 않은 셀은 이전 서브필드의 리셋 기간(R1)의 벽 전하 상태를 그대로 유지하고 있다. 따라서 제1 그룹(G1)의 제2 서브필드의 보조 리셋 기간(R21)에서는 제1 그룹(G1)의 셀이 초기화된다.

제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서는 X 전극에 Ve 전압을 인가한 상태에서 제2 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제2 그룹의 Y 전극(YG2)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제2 그룹의 Y 전극(YG2) 중 선택되지 않는 Y 전극에는 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제1 그룹의 Y 전극(YG1)에는 VscH 전압이 인가된다. 그러면 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서는 제2 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제2 그룹의 제1 서브필드의 유지 기간(S1')에서는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)와 X 전극에 반대 위상으로 교대로 인가한 다. 그러면 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉 제2 그룹(G2)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편 제1 그룹(G1)의 셀은 보조 리셋 기간(R21)에서 초기되어 발광 셀 상태로 설정되어 있지 않으므로 유지 방전이 발생하지 않는다.

제1 그룹의 제2 서브필드의 리셋 기간(R22)에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제1 그룹의 Y 전극(YG1)의 전압을 ΔVscH 전압에서 Vset2 전압까지 점진적으로 증가시킨다. 그리고 X 전극과 A 전극에 각각 Ve 전압과 기준 전압을 인가한 상태에서 제1 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 점진적으로 하강시킨다. Vset2 전압은 이전 서브필드에서 유지 방전된 셀만을 방전시키는 레벨이고 제1 그룹(G1)의 셀의 이미 보조 리셋 기간(R21)에서 초기화되었으므로, 리셋 기간(R22)에서는 제1 그룹(G1)의 셀은 리셋 방전이 발생하지 않을 수 있다. 그러나 제1 그룹(G1)의 셀 중 보조 리셋 기간(R21)에서 제대로 초기화되지 않은 셀은 리셋 기간(R22)에서 초기화될 수 있다. 이와 같이 제2 서브필드(SF2)에서, 제1 그룹(G1)의 셀은 두 리셋 기간(R21, R22)에서 초기화된다.

그리고 제1 그룹의 제2 서브필드의 리셋 기간(R22)에서는 제2 그룹의 제2 서브필드의 보조 리셋 기간(R21')도 함께 수행된다. 도 5에 나타낸 바와 같이, 제1 그룹의 제2 서브필드의 리셋 기간(R22)에서도 제2 그룹의 Y 전극(YG1)의 전압을 Vset2 전압까지 점진적으로 상승시킨 후 Vnf 전압까지 점진적으로 하강시킨다. Vset2 전압은 이전 서브필드에서 유지 방전된 셀만을 방전시키는 레벨이므로, 제2 그룹(G2)의 셀 중 이전 서브필드(SF1')에서 유지 방전된 셀만 리셋 방전이 발생한다. 그리고 제2 그룹(G2)의 셀 중 이전 서브필드(SF1')에서 발광 셀 상태로 설정되지 않고 유지 방전되지 않은 셀은 이전 서브필드의 리셋 기간(R12')의 벽 전하 상태를 그대로 유지하고 있다. 따라서 제2 그룹(G2)의 제2 서브필드의 보조 리셋 기간(R21')에서는 제2 그룹(G1)의 셀도 초기화된다.

제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서는 X 전극에 Ve 전압을 인가한 상태에서 제1 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제1 그룹의 Y 전극(YG1)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제1 그룹의 Y 전극(YG1) 중 선택되지 않는 Y 전극에는 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제2 그룹의 Y 전극(YG2)에는 VscH 전압이 인가된다. 그러면 제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서는 제1 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제1 그룹의 제2 서브필드의 유지 기간(S21)에서는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면 제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉 제1 그룹(G1)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편 제2 그룹(G2)은 보조 리셋 기간(R21')에서 초기되어 발광 셀 상태로 설정되어 있지 않으므로 유지 방전이 발생하지 않는다.

제2 그룹의 제2 서브필드의 리셋 기간(R2')에서, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제2 그룹의 Y 전극(YG2)의 전압을 ΔVscH 전압에서 Vset2 전압까지 점진적으로 증가시킨다. 다음으로 A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 감소시킨다. 제2 그룹(G2)의 셀은 이미 보조 리셋 기간(R21')에서 초기화 었으므로 리셋 기간(R22')에서는 리셋 방전이 발생하지 않을 수 있다. 그러나 제2 그룹(G2)의 셀 중 보조 리셋 기간(R21')에서 제대로 초기화되지 않을 셀은 리셋 기간(R22')에서 초기화될 수 있다. 이와 같이 제2 서브필드(SF2')에서 제2 그룹(G2)의 셀은 두 리셋 기간(R21', R22')에서 초기화된다.

한편, 제2 그룹의 제2 서브필드의 리셋 기간(R22')에서 제1 그룹의 Y 전극(YG1)의 전압을 Vset4 전압까지 점진적으로 상승시킨 후 Vnf 전압까지 점진적으로 하강시킨다. 여기서, Vset4 전압을 리셋 방전이 일어나지 않을 정도의 레벨이므로, 제1 그룹(G1)의 셀에서는 리셋 방전이 발생하지 않는다. 따라서 제1 그룹(G1)의 셀은 이전 상태인 발광 셀 상태를 그대로 유지한다.

제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서는 X 전극에 Ve 전압을 인가한 상태에서 제2 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제2 그룹의 Y 전극(YG2) 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제2 그룹의 Y 전극(YG2) 중 선택되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제1 그룹의 Y 전극(YG1)에는 VscH 전압이 인가된 다. 그러면 제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서는 제2 그룹(G2)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제2 그룹의 제2 서브필드의 유지 기간(S21')에서는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 가지는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면, 제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉, 제2 그룹(G2)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편, 상기에서 설명한 바와 같이 제1 그룹(G1)의 셀도 제2 그룹의 제2 서브필드의 리셋 기간(R22')에서 초기화되지 않았으므로, 제1 그룹(G1)의 셀 중 어드레스 기간(AD2)에서 발광 셀 상태로 설정된 셀도 유지 방전된다. 즉, 제2 그룹의 제2 서브필드의 유지 기간(S21')에서 제1 그룹의 제2 서브필드의 유지 기간(S22)도 함께 수행된다.

그리고 상기에서 설명한 바와 같이 제3 서브필드 내지 제8 서브필드에서 인가되는 구동 파형은 제1 실시예와 동일하므로 이하 구체적인 설명은 생략한다.

한편 도 4에 나타낸 바와 같이 제2 그룹의 제8 서브필드(SF8')는 추가적인 유지 기간(S82')가 필요한다. 이 추가적인 유지 기간(S82')에서는 제1 그룹의 Y 전극(YG1)에는 X 전극에 인가되는 유지 방전 펄스와 동일 위상의 파형 등을 인가하여 제1 그룹(G1)의 셀에서 유지 방전이 발생하지 않도록 할 수 있다.

일반적으로 벽전하 소실로 인해 어드레스 저방전의 문제는 프라이밍 입자가 많은 경우 더욱 심해진다. 즉 가중치가 높은 서브필드의 경우 더욱 어드레스 저방 전의 문제가 심각해진다. 따라서 가중치가 낮은 서브필드의 경우는 상기 제1 실시예 및 제2 실시예와 달리 모든 셀에 대해서 어드레스 동작을 수행한 후 유지 방전을 하고, 가중치가 높은 서브필드는 상기 제1 및 제2 실시예와 같이 소정의 그룹별로 어드레스 동작과 유지 동작을 수행할 수 있다. 이하의 제3 실시예에서는 이러한 구동 방법에 대하여 알아본다.

다음으로 도 6 및 도 7을 참조하여 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 알아본다.

도 6은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 서브필드 구조를 나타내는 도면이며, 도 7은 도 6과 같은 서브필드 구조에 적용되는 구동 파형을 나타내는 도면이다.

도 6에 나타낸 바와 같이 본 발명의 제3 실시예의 서브필드 구조는 제1 서브필드(SF1, SF1')를 다른 것을 제외하고 제2 실시예의 서브필드 구조와 동일하므로 이하 중복되는 부분의 설명은 생략한다.

도 6을 보면, 본 발명의 제3 실시예의 서브필드 구조는 제1 그룹(G1) 및 제2 그룹(G2)의 제1 서브필드(SF1, SF1')가 동시에 수행됨을 알 수 있다.

제1 서브필드(SF1, SF1')에서, 제1 그룹(G1)의 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD1)이 수행된 후 제2 그룹(G2)의 셀 중 발광 셀과 비발광 셀을 선택하는 어드레스 기간(AD1')이 수행된다. 다음으로 제1 그룹(G1) 유지 기간(S1) 및 제2 그룹(G2)의 유지 기간(S2)이 동시에 수행된다. 즉, 제1 그룹(G1)의 셀 및 제2 그룹(G2)의 셀에 대해서 모두 어드레스 동작이 수행된 후, 동시에 두 그 룹(G1, G2)에 대해서 유지 기간이 수행된다.

그리고 나머지 서브필드(SF2~SF8)의 구조는 제2 실시예와 동일한 구조를 가진다. 한편, 도 6에서는 제1 서브필드(SF1, SF1')만이 제1 그룹(G1)의 셀 및 제2 그룹(G2)의 셀에 대해서 어드레스 기간이 수행된 후 유지 기간이 수행되는 것으로 나타내었지만, 어드레스 저방전이 거의 발생하지 않은 가중치가 낮은 서브필드에도 이와 같은 방법이 적용될 수 있다.

이하에서는 도 7을 참조하여 도 6과 같은 서브필드 구조에 적용되는 구동 파형에 대해서 알아본다.

도 7에서도 편의상 각 그룹에 대한 복수의 서브필드 중 일부 서브필드만을 도시하였다. 즉, 제1 그룹(G1)의 제1 내지 제3 서브필드(SF1~SF3)과 제2 그룹(G2)의 제1 내지 제3 서브필드(SF1'~SF3')만을 나타내었다. 그리고 도 7에서도 편의상 하나의 셀을 형성하는 A 전극, X 전극, 제1 그룹 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 구동 파형에 대해서만 설명한다. 한편 도 7에 나타낸 바와 같이 제3 실시예에 따른 구동 파형은 제1 서브필드(SF1, SF1')에 인가되는 구동 파형을 제외하고 제2 실시예의 구동 파형과 동일하므로 중복되는 부분의 설명은 생략한다.

도 7을 보면, 제1 그룹 및 제2 그룹의 제1 서브필드(SF1, SF1')의 메인 리셋 기간(R1, R1')에서는, X 전극과 A 전극에 기준 전압을 인가한 상태에서 제1 그룹의 Y 전극(YG1) 및 제2 그룹의 Y 전극(YG2)의 전압을 ΔVscH 전압에서 Vset1 전압까지 점진적으로 증가시킨다. 그리고 A 전극과 X 전극에 각각 기준 전압과 Ve 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1) 및 제2 그룹의 Y 전극(YG2)의 전압을 기 준 전압에서 Vnf 전압까지 감소시킨다. Vset1 전압은 모든 방전 셀이 방전할 수 있는 레벨 이므로, 제1 그룹(G1)의 셀 및 제2 그룹(G2)의 셀에서 모두 리셋 방전이 발생되어 초기화된다.

제1 그룹의 제1 서브필드의 어레스 기간(AD1)에서는 X 전극에 Ve 전압을 인가한 상태에서 제1 그룹(G1)의 셀 중 발광 셀을 선택하기 위해 제1 그룹의 Y 전극(YG1)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제1 그룹의 Y 전극(YG1) 중 선택되지 않은 Y 전극에는 VscH 전압이 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편, 제1 그룹의 제1 서브필드의 어드레스 기간(AD1)에서는 제2 그룹의 Y 전극(YG2)에는 VscH 전압이 인가된다. 그러면 제1 그룹의 제1 서브필드(AD1)에서는 제1 그룹(G1)의 셀에 대해서 발광 셀이 선택된다.

다음으로 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서는 X 전극에 Ve 전압을 인가한 상태에서 제2 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제2 그룹의 Y 전극(YG2)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제2 그룹의 Y 전극(YG2) 중 선택되지 않은 Y 전극에는 VscH 전압이 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편, 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서는 제1 그룹의 Y 전극(YG1)에는 VscH 전압이 인가된다. 그러면 제2 그룹의 제1 서브필드(AD1')에서는 제2 그룹(G1)의 셀에 대해서 발광 셀이 선택된다.

제1 그룹 및 제2 그룹의 제1 서브필드의 유지 기간(S1, S1')에서는 유지 방 전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면, 제1 그룹의 제1 서브필드의 어드레스 기간(AD1) 및 제2 그룹의 제1 서브필드의 어드레스 기간(AD1')에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉, 제1 그룹(G1) 및 제2 그룹(G2)의 셀 중 발광 셀 상태로 설정된 세에서 유지 방전이 발생한다.

그리고 상기에서 설명한 바와 같이 제2 서브필드 내지 제8 서브필드에서 인가되는 구동 파형은 제2 실시예와 동일하므로 이하 구체적인 설명은 생략한다.

한편 본 발명의 제1 실시예 내지 제3 실시예의 경우, 보조 리셋 기간에서 Y 전극의 전압을 상승시키는 기간과 하강시키는 기간이 존재한다. 보조 리셋 기간은 이전 서브필드에서 유지 방전된 셀만을 리셋 방전시키는데, 이러한 보조 리셋 기간은 Y 전극의 전압을 하강시키는 기간만을 통해 구현될 수 있다. 이하에서는 도 8을 참조하여 이에 대해서 알아본다.

도 8은 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 8에서는 편의상 도 6과 같은 서브필드 구조에 적용되는 구동 파형만을 나타내었으며, 도 2 및 도 4와 같은 서브필드 구조에 대해서도 아래에서 설명하는 보조 리셋 기간을 통해 구현이 가능하다.

도 8을 보면, 제1 그룹의 제1 서브필드(SF1) 및 제2 그룹의 제1 서브필드(SF1')에 적용되는 구동 파형은 제3 실시예와 거의 유사하다. 다만 제1 그룹 및 제2 그룹의 유지 기간(S1, S1')에서, 마지막 유지 방전 펄스가 X 전극이 아닌 제1 그룹 및 제2 그룹의 Y 전극(YG1, YG2)에 인가된다. 일반적으로 다음 서브필드에서 보조 리셋 기간이 구현되기 위해서는 Y 전극에 (-) 벽전하가 형성되어 있어야 한다. 따라서 마지막 유지 방전 펄스가 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되며, 이 마지막 유지 방전 펄스에 의해 Y 전극에 (-) 벽전하가 형성된다.

제1 그룹의 제2 서브필드의 보조 리셋 기간(R2)에서, X 전극과 A 전극에 각각 Ve 전압과 기준 전압을 인가한 상태에서 제1 그룹의 Y 전극(YG1)을 전압을 기준 전압에서 Vnf 전압까지 점진적으로 하강시킨다. 그러면 이전 서브필드(SF1)에서 유지 방전된 셀에서만 리셋 방전이 발생한다. 유지 기간(S1,S1')의 종료시 제1 그룹의 Y 전극(YG1)에 (-)의 벽전하가 형성되어 있으므로, 제1 그룹의 Y 전극(YG1)에 점진적으로 하강하는 전압만을 인가하더라도 제1 그룹(G1)의 셀이 초기화된다.

그리고 제1 그룹의 제2 서브필드의 보조 리셋 기간(R2)에서 제2 그룹의 Y 전극(YG2)의 전압도 기준 전압에서 Vnf 전압까지 점진적으로 하강시킨다. 그러면 제2 그룹(G1)의 셀 중 이전 서브필드(SF1')에서 유지 방전된 셀도 리셋 방전이 발생한다. 따라서 제1 그룹의 제2 서브필드의 보조 리셋 기간(R2)에서는 제2 그룹의 제2 서브필드의 보조 리셋 기간(R21')도 함께 수행된다.

제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서는 X 전극에 Ve 전압을 인가한 상태에서 제1 그룹(G1)의 셀 중 발광 셀을 선택하기 위해 제1 그룹의 Y 전극(YG1)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제1 그룹의 Y 전극(YG1) 중 선택되지 않는 Y 전극에는 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제2 그룹의 Y 전극(YG2)에는 VscH 전압이 인가된다. 그러면 제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서는 제1 그룹(G1)의 셀에 대해서만 발광 셀이 선택된다.

다음으로 제1 그룹의 제2 서브필드의 유지 기간(S21)에서는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)와 X 전극에 반대 위상으로 교대로 인가한다. 그러면 제1 그룹의 제2 서브필드의 어드레스 기간(AD2)에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉 제1 그룹(G1)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편 제2 그룹(G2)은 발광 셀 상태로 설정되지 않았으므로 유지 방전이 발생하지 않는다.

그리고 도 8에 나타낸 바와 같이 제1 그룹의 제2 서브필드의 유지 기간(S21)에서 마지막 유지 방전 펄스를 Y 전극이 아닌 X 전극에 인가하며, 제1 그룹의 Y 전극(YG1)과 제2 그룹의 Y 전극(YG2)에 각각 기준 전압 및 Vp 전압을 인가한다. 여기서 Vp 전압의 레벨은 Vs 전압과 Vp 전압의 차에 의해 발광 셀에서 유지 방전이 발생하지 않도록 설정된다. 이에 따라 마지막 유지 방전 펄스의 인가 시, 제1 그룹(G1)의 셀은 유지 방전이 발생하나 제2 그룹의 셀은 유지 방전이 발생하지 않는다. 그리고 Vp 전압에 의한 것 뿐만 아니라 제2 그룹의 셀은 발광 셀 상태로 설정되어 있지 않았으므로, 마지막 유지 방전 펄스의 인가시 제2 그룹의 셀에서 유지 방전이 발생하지 않는다.

제2 그룹의 제2 서브필드의 보조 리셋 기간(R22')에서는 X 전극과 A 전극에 각각 Ve 전압과 기준 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압 및 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 점진적으로 하강시 킨다. 유지 기간(S21)에서 X 전극에 마지막 유지 방전 펄스에 인가에 의해, 제1 그룹의 Y 전극(YG1)에는 양(+)의 벽 전하가 형성된다. 이에 따라 제2 그룹의 제2 서브필드의 보조 리셋 기간(R22')에서 제1 그룹(G1)의 셀은 리셋 방전이 발생하지 않아 초기화되지 않는다. 그리고 제2 그룹(G2)의 셀은 이미 보조 리셋 기간(R21')에서 초기되었으므로 보조 리셋 기간(R22')에서는 리셋 방전이 발생하지 않을 수 있다. 그러나 제2 그룹(G2)의 셀 중 보조 리셋 기간(R21')에서 제대로 초기화되지 않은 셀은 리셋 기간(R22')에서 초기화될 수 있다.

제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서는 X 전극에 Ve 전압을 인가한 상태에서 제2 그룹(G2)의 셀 중 발광 셀을 선택하기 위해 제2 그룹의 Y 전극(YG2)과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 제2 그룹의 Y 전극(YG2) 중 선택되지 않는 Y 전극에는 VscH 전압으로 바이어스되고, 비발광 셀의 A 전극에는 기준 전압이 인가된다. 한편 제1 그룹의 Y 전극(YG1)에는 VscH 전압이 인가된다. 그러면 제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서는 제2 그룹(G2)의 셀에 대해서만 발광 셀이 선택된다.

제2 그룹의 제2 서브필드의 유지 기간(S21')에서는 유지 방전 펄스를 제1 및 제2 그룹의 Y 전극(YG1, YG2)과 X 전극에 반대 위상으로 교대로 인가한다. 그러면 제2 그룹의 제2 서브필드의 어드레스 기간(AD2')에서 발광 셀 상태로 설정된 셀에서 유지 방전이 발생된다. 즉 제2 그룹(G2)의 셀 중 발광 셀 상태로 설정된 셀에서 유지 방전이 발생한다. 한편, 제1 그룹(G2)의 셀 중 어드레스 기간(AD2)에서 발광 셀 상태로 설정된 셀은 발광 셀 상태를 유지하고 있으므로, 유지 기간(S21')에서도 유지 방전이 발생된다. 즉, 유지 기간(S21')과 유지 기간(S22)이 함께 수행된다.

그리고 도 8에 나타낸 바와 같이 제2 그룹의 제2 서브필드의 유지 기간(S21')에서 마지막 유지 방전 펄스를 X 전극에 인가하며, 제1 그룹의 Y 전극(YG1)과 제2 그룹의 Y 전극(YG2)에 각각 Vp 전압 및 기준 전압을 인가한다. 이에 따라 마지막 유지 방전 펄스의 인가 시, 제1 그룹(G1)의 셀에서는 유지 방전이 발생하지 않으며 제2 그룹(G2)의 셀에서는 유지 방전이 발생한다. 이러한 마지막 유지 방전에 의해, 제2 그룹의 Y 전극(YG2)에는 (-)의 벽 전하가 형성되나 제1 그룹의 Y 전극(YG1)에는 (+)의 벽 전하가 형성된다. 그리고, Vp 전압의 인가 여부에 따라, 제1 그룹과 제2 그룹 간에 유지 방전 회수도 조정된다.

제1 그룹의 제3 서브필드의 리셋 기간(R3)에서는 X 전극과 A 전극에 각각 Ve 전압과 기준 전압을 인가한 상태에서, 제1 그룹의 Y 전극(YG1)의 전압 및 제2 그룹의 Y 전극(YG2)의 전압을 기준 전압에서 Vnf 전압까지 점진적으로 하강시킨다. 상기에서 설명한 바와 같이 유지 기간(S21')의 종료 시, 제1 그룹의 Y 전극(YG1)에는 (-)의 벽 전하가 형성되고 제2 그룹의 Y 전극(YG2)에는 (+)의 벽 전하가 형성된다. 제1 그룹의 Y 전극(YG1)에는 (-)의 벽 전하가 형성되어 있으므로, 제1 그룹의 제3 서브필드의 리셋 기간(R3)에서 제1 그룹(G1)의 셀 중 이전 서브필드(SF2)에서 유지 방전된 셀에서 리셋 방전이 발생한다. 그러나 제2 그룹의 Y 전극(YG2)에는 (+)의 벽 전하가 형성되어 있으므로, 제1 그룹의 제3 서브필드의 리셋 기간(R3)에서 제2 그룹(G2)의 셀에서는 리셋 방전이 발생하지 않는다. 즉, 제1 그룹의 제3 서브필드의 리셋 기간(R3)에서는 제1 그룹(G1)의 셀만이 초기화된다.

이와 같이 본 발명의 제4 실시예에서는 보조 리셋 기간의 구현을 위해 Y전극에 점진적으로 하강하는 전압을 인가하며, 보조 리셋 기간에서 제1 그룹(G1)의 셀과 제2 그룹(G2)의 셀을 선택적으로 리셋 방전을 발생시키기 위해 이전 서브필드에서 마지막으로 인가되는 유지 방전 펄스를 조절한다. 즉, 제2 그룹의 제3 서브필드의 보조 리셋 기간(R3')에서는 제2 그룹(G2)의 셀만을 리셋 방전시키기 위해, 이전 서브필드(SF2')의 유지 기간(S22')에서 마지막으로 X 전극에 유지 방전 펄스를 인가함과 동시에 제2 그룹의 Y 전극(YG2)에 Vp 전압을 인가한다. 그리고 제1 그룹의 제4 서브필드의 보조 리셋 기간(R4)에서는 제1 그룹(G1)의 셀만을 리셋 방전시키기 위해, 이전 서브필드(SF3)의 유지 기간(S32)에서 마지막으로 X 전극에 유지 방전 펄스를 인가함과 동시에 제1 그룹의 Y 전극(YG1)에 Vp 전압을 인가한다. 이러한 Vp 전압의 인가를 통해 제1 그룹(G1)과 제2 그룹(G2)간의 유지 방전 회수도 조절된다.

나머지 기간에서 인가되는 구동 파형은 상기에서 설명한 서브필드(SF1, SF1', SF2, SF2')에서 인가되는 구동 파형과 거의 유사하므로 이하 구체적인 설명은 생략한다.

상기에서 설명한 본 발명의 실시예에 따른 구동 파형에서 일부의 리셋 기간에서는 제1 그룹의 Y 전극(YG1)과 제2 그룹의 Y 전극(YG2)에 서로 다른 리셋 파형이 동시에 인가된다. 이하에서는 하나의 구동 회로를 통해 이러한 리셋 파형을 발 생시키는 방법에 대해서 알아본다.

도 9는 본 발명의 실시예에 따른 주사 전극 구동부(400)의 개략적인 회로 구성을 나타내는 도면이다. 도 9에서는 편의상 리셋 파형을 인가하는 부분만을 상세하게 나타내었다.

도 9에 나타낸 바와 같이 본 발명의 실시예에 따른 주사 전극 구동부(400)는 제1 그룹의 선택 회로(410), 제2 그룹의 선택 회로(420), 주사 전극 유지 방전 회로(430), 커패시터(Csc), 다이오드(D1, D2, D3) 및 트랜지스터(Yrr1, Yrr2, Ypn, Yfr, Yscl)를 포함한다.

제1 그룹의 스캔 IC는 제1 그룹의 Y 전극(YG1)에 각각 연결되는 복수의 선택회로를 포함하나, 도 9에서는 편의상 제1 그룹의 Y 전극(YG1) 중 하나의 주사 전극에 연결되는 선택회로(410)만을 나타내었다. 그리고 제2 그룹의 스캔 IC도 제2 그룹의 Y 전극(YG2)에 각각 연결되는 복수의 선택회로를 포함하나, 도 9에서는 편의상 제2 그룹의 Y 전극(YG2) 중 하나의 주사 전극에 연결되는 선택회로(420)만을 나타내었다. 도 9에 나타낸 바와 같이 하나의 선택 회로는 두 트랜지스터를 포함하며, 두 트랜지스터의 소스와 드레인은 서로 연결되며 그 접점은 하나의 주사 전극에 연결된다. 즉, 제1 그룹의 선택회로(410)는 두 트랜지스터(SCH_G1, SCL_G1)를 포함하며, 트랜지스터(SCH_G1)의 소스와 트랜지스터(SCL_G1)의 드레인은 서로 연결되며 그 접점이 제1 그룹의 Y 전극(YG1)에 연결된다. 그리고 제2 그룹의 선택회로(420)는 두 트랜지스터(SCH_G2, SCL_G2)를 포함하며, 트랜지스터(SCH_G2)의 소스와 트랜지스터(SCL_G2)의 드레인은 서로 연결되며 그 접점이 제1 그룹의 Y 전 극(YG2)에 연결된다.

제1 그룹의 선택회로(410)의 트랜지스터(SCH_G1)의 드레인과 제2 그룹의 선택회로(420)의 트랜지스터(SCH_G2)의 드레인은 커패시터(Csc)의 일단에 연결되며, 제1 그룹의 선택회로(410)의 트랜지스터(SCL_G1)의 드레인과 제2 그룹의 선택회로(420)의 트랜지스터(SCL_G2)의 소스는 커패시터(Csc)의 타단에 연결된다. 그리고 VscH 전압을 공급하는 전원(VscH)에 다이오드(D3)의 애노드가 연결되며, 커패시터(Csc)의 일단에 다이오드(D3)의 캐소드가 연결된다.

트랜지스터(Yscl)의 드레인과 소스는 각각 커패시터(Csc)의 타단과 VscL 전압을 공급하는 전원(VscL)에 연결된다. 트랜지스터(Yscl)은 어드레스 기간에서 턴온되어, 주사 전극에 VscL 전압을 공급한다. 그리고 트랜지스터(Yfr)의 드레인과 소스는 각각 커패시터(Csc)의 타단과 Vnf 전압을 공급하는 전원(Vnf)에 연결된다.

트랜지스터(Ypn)의 소스는 커패시터(Csc)의 타단에 연결되며, 트랜지스터(Yrr1, Yrr2)의 소스는 트랜지스터(Ypn)의 드레인에 연결된다. 그리고 트랜지스터(Yrr2)의 드레인은 다이오드(D2)의 캐소드에 연결되며, 다이오드(D2)의 애노드는 Vset2-ΔVscH 전압을 공급하는 전원(Vset2-ΔVscH)에 연결된다. 트랜지스터(Yrr1)의 드레인은 다이오드(D1)의 캐소드에 연결되며, 다이오드(D1)의 애노드는 Vset1-ΔVscH 전압을 공급하는 전원(Vset1-ΔVscH)에 연결된다.

여기서, 다이오드(D1, D2, D3)는 각각 전원(Vset1-ΔVscH, Vset2-ΔVscH, VscH)으로부터 일방향으로 전류가 흐르도록 한다. 그리고 트랜지스터(Ypn)는 트랜 지스터(Yfr) 또는 트랜지스터(Yscl)가 턴온될 시에 주사 전극 유지 방전 회로(430)로 흐를 수 있는 전류를 차단하는 역할을 한다. 트랜지스터(Yrr1, Yrr2)는 램프 스위치로서 Y 전극의 전압을 점진적으로 상승시키며, 트랜지스터(Yfr)도 램프 스위치로서 Y 전극의 전압을 점진적으로 하강시킨다. 이러한 램프 스위치 역할을 위해서 트랜지스터(Yrr1, Yrr2, Yfr)의 구동 회로에는 소정의 램프 회로가 연결되어 있다.

한편, 주사 전극 유지 방전 회로(430)는 유지 기간에서 Y 전극에 인가되는 유지 방전 펄스를 생성하며, 이에 대한 구체적인 구성은 당업자라면 쉽게 알 수 있으므로 이하 구체적 설명은 생략한다.

다음으로 도 9와 같은 회로를 통해 서로 다른 리셋 파형을 제1 그룹 주사 전극(YG1)과 제2 그룹의 Y 전극(YG2)에 동시에 인가하는 방법에 대해서 도 10a, 10b, 11a, 11b를 참조하여 알아본다.

도 10a는 도 3의 메인 리셋 기간(R1)에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 파형을 생성하는 방법을 나타내는 도면이다. 즉, 도 10a는 Vset1 전압까지 점진적으로 상승하는 리셋 파형을 제1 그룹의 Y 전극(YG1)에 인가하고 Vset3 전압까지 점진적으로 상승하는 리셋 파형을 제2 그룹의 Y 전극(YG1)에 인가하는 방법을 나타내는 도면이다.

먼저 리셋 파형의 인가되기 전에, 트랜지스터(Yscl)의 턴온에 의해 커패시터(Csc)에 VscH-VscL 즉 ΔVscH 만큼의 전압이 충전되어 있는 것으로 가정한다.

도 10a에 나타낸 바와 같이, 트랜지스터(Yrr1), 트랜지스터(Ypn), 제1 그룹 의 선택회로(410)의 트랜지스터(SCH_G1) 및 제2 그룹의 선택회로(420)의 트랜지스터(SCL_G2)가 턴온된다.

트랜지스터(Yrr1, Ypn, SCH_G1)의 턴온에 의해, 전원(Vset1-ΔVscH), 다이오드(D1), 트랜지스터(Yrr1), 트랜지스터(Ypn), 커패시터(Csc), 트랜지스터(SCH_G1) 및 제1 그룹의 Y 전극(YG1)의 경로(도 10a의 ①)로 전류 경로가 형성된다. 트랜지스터(Yrr1)는 일정한 전류를 흐르게 하며, 이 일정한 전류에 의해 Y 전극의 전압이 점진적으로 상승한다. 따라서, 전류 경로(①)에 의해, 제1 그룹의 Y 전극(YG1)의 전압은 커패시터(Csc)에 충전된 전압만큼 더해져서 ΔVscH 전압에서 Vset1 전압까지 점진적으로 상승한다.

그리고 트랜지스터(Yrr1, Ypn, SCL_G2)의 턴온에 의해, 전원(Vset1-ΔVscH), 다이오드(D1), 트랜지스터(Yrr1), 트랜지스터(Ypn), 트랜지스터(SCL_G2) 및 제2 그룹의 Y 전극(YG2)의 경로(도 10a의 ①')로 전류 경로가 형성된다. 이 전류 경로(①')에 의해, 제2 그룹의 Y 전극(YG2)의 전압은 기준 전압에서 Vset1-ΔVscH 전압까지 점진적으로 상승한다. 도 3에서 설명한 바와 같이 Vset1-ΔVscH 전압이 Vset3 전압이므로, 제2 그룹의 Y 전극(YG2)의 전압이 기준 전압에서 Vset3 전압까지 점진적으로 상승한다.

도 10b는 도 3의 리셋 기간(R1')에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 구동 파형을 생성하는 방법을 나타내는 도면이다. 즉, 도 10b는 Vset1 전압까지 점진적으로 상승하는 리셋 파형을 제2 그룹의 Y 전극(YG2)에 인가하고 Vset3 전압까지 점진적으로 상승하는 리셋 파형을 제1 그룹의 Y 전극(YG2)에 인가하는 방법을 나타내는 도면이다.

도 10b에 나타낸 바와 같이, 트랜지스터(Yrr1), 트랜지스터(Ypn), 제1 그룹의 선택회로(410)의 트랜지스터(SCL_G1) 및 제2 그룹의 선택회로(420)의 트랜지스터(SCH_G2)가 턴온된다.

트랜지스터(Yrr1, Ypn, SCL_G1)의 턴온에 의해, 전원(Vset1-ΔVscH), 다이오드(D1), 트랜지스터(Yrr1), 트랜지스터(Ypn), 트랜지스터(SCL_G1) 및 제1 그룹의 Y 전극(YG1)의 경로(도 10b의 ②)로 전류 경로가 형성된다. 이 전류 경로(②)에 의해 제1 그룹의 Y 전극(YG1)의 전압은 기준 전압에서 Vset3 전압(즉, Vset1-ΔVscH)까지 점진적으로 상승한다.

그리고 트랜지스터(Yrr1, Ypn, SCH_G2)의 턴온에 의해, 전원(Vset1-ΔVscH), 다이오드(D1), 트랜지스터(Yrr1), 트랜지스터(Ypn), 커패시터(Csc), 트랜지스터(SCH_G2) 및 제2 그룹의 Y 전극(YG2)의 경로(도 10b의 ②')로 전류 경로가 형성된다. 이 전류 경로(②')에 의해, 제2 그룹의 Y 전극(YG2)의 전압은 ΔVscH에서 Vset1 전압까지 점진적으로 상승한다.

도 11a는 도 3의 보조 리셋 기간(R2)에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 구동 파형을 생성하는 방법을 나타내는 도면이다. 즉, 도 11a는 Vset2 전압까지 점진적으로 상승하는 리셋 파형을 제1 그룹의 Y 전극(YG1)에 인가하고 Vset4 전압까지 점진적으로 상승하는 리셋 파형을 제2 그룹의 Y 전극(YG2)에 인가하는 방법을 나타내는 도면이다.

도 11a에 나타낸 바와 같이, 트랜지스터(Yrr2), 트랜지스터(Ypn), 제1 그룹 의 선택회로(410)의 트랜지스터(SCH_G1) 및 제2 그룹의 선택회로(420)의 트랜지스터(SCL_G2)가 턴온된다.

트랜지스터(Yrr2, Ypn, SCH_G1)의 턴온에 의해, 전원(Vset2-ΔVscH), 다이오드(D2), 트랜지스터(Yrr2), 트랜지스터(Ypn), 커패시터(Csc), 트랜지스터(SCH_G1) 및 제1 그룹의 Y 전극(YG1)의 경로(도 11a의 ③)로 전류 경로가 형성된다. 트랜지스터(Yrr2)는 일정한 전류를 흐르게 하며, 이 일정한 전류에 의해 Y 전극의 전압을 점진적으로 상승시킨다. 따라서, 전류 경로(3)에 의해, 제1 그룹의 Y 전극(YG1)의 전압은 커패시터(Csc)에 충전된 전압만큼 더해져서 ΔVscH 전압에서 Vset2 전압까지 점진적으로 상승한다.

그리고 트랜지스터(Yrr2, Ypn, SCL_G2)의 턴온에 의해, 전원(Vset2-ΔVscH), 다이오드(D2), 트랜지스터(Yrr2), 트랜지스터(Ypn), 트랜지스터(SCL_G2) 및 제2 그룹의 Y 전극(YG2)의 경로(도 11a의 ③')로 전류 경로가 형성된다. 이 전류 경로(③')에 의해, 제2 그룹의 Y 전극(YG2)의 전압은 기준 전압에서 Vset2-ΔVscH 전압까지 점진적으로 상승한다. 도 3에서 설명한 바와 같이 Vset2-ΔVscH 전압이 Vset4 전압이므로, 제2 그룹의 Y 전극(YG2)의 전압이 기준 전압에서 Vset4 전압까지 점진적으로 상승한다.

도 11b는 도 3의 보조 리셋 기간(R2')에서 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 인가되는 리셋 구동 파형을 인가하는 방법을 나타내는 도면이다. 즉, 도 11b는 Vset2 전압까지 점진적으로 상승하는 리셋 파형을 제2 그룹의 Y 전극(YG2)에 인가하고 Vset4 전압까지 점진적으로 상승하는 리셋 파형을 제1 그룹의 Y 전 극(YG2)에 인가하는 방법을 나타내는 도면이다.

도 11b에 나타낸 바와 같이, 트랜지스터(Yrr2), 트랜지스터(Ypn), 제1 그룹의 선택회로(410)의 트랜지스터(SCL_G1) 및 제2 그룹의 선택회로(420)의 트랜지스터(SCH_G2)가 턴온된다.

트랜지스터(Yrr2, Ypn, SCL_G1)의 턴온에 의해, 전원(Vset2-ΔVscH), 다이오드(D1), 트랜지스터(Yrr2), 트랜지스터(Ypn), 트랜지스터(SCL_G1) 및 제1 그룹의 Y 전극(YG1)의 경로(도 11b의 ④)로 전류 경로가 형성된다. 이 전류 경로(④)에 의해 제1 그룹의 Y 전극(YG1)의 전압은 기준 전압에서 Vset4 전압(즉, Vset2-ΔVscH)까지 점진적으로 상승한다.

그리고 트랜지스터(Yrr2, Ypn, SCH_G2)의 턴온에 의해, 전원(Vset2-ΔVscH), 다이오드(D1), 트랜지스터(Yrr2), 트랜지스터(Ypn), 커패시터(Csc), 트랜지스터(SCH_G2) 및 제2 그룹의 Y 전극(YG2)의 경로(도 11b의 ④')로 전류 경로가 형성된다. 이 전류 경로(④')에 의해, 제2 그룹의 Y 전극(YG2)의 전압은 ΔVscH에서 Vset2 전압까지 점진적으로 상승한다.

한편 도 3에 나타낸 바와 같이 주사 전극에 인가되는 리셋 파형은 점진적으로 상승하는 부분과 점진적으로 하강하는 부분을 포함한다. 점진적으로 상승하는 부분은 제1 그룹의 Y 전극(YG1)과 제2 그룹의 Y 전극(YG2) 간에 서로 다르게 인가하는 방법에 대해서는 상기 10a, 10b, 11a, 11b에서 알아본바와 같다. 그리고 점진적으로 하강하는 부분은 제1 그룹의 Y 전극(YG1)과 제2 그룹의 Y 전극(YG2)간에 서로 동일한 바 이하 도 12를 참조하여 이에 대해서 알아본다.

도 12는 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 점진적으로 하강하는 전압을 인가하는 방법을 나타내는 도면이다. 즉, 도 12는 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 Vnf 전압까지 점진적으로 하강하는 리셋 파형을 인가하는 방법을 나타내는 도면이다.

도 12에 나타낸 바와 같이, 트랜지스터(Yfr), 제1 그룹의 선택회로(410)의 트랜지스터(SCL_G1) 및 제2 그룹의 선택회로(420)의 트랜지스터(SCL_G2)가 턴온된다.

트랜지스터(Yfr, SCL_G1)에 턴온에 의해, 제1 그룹의 Y 전극(YG1), 트랜지스터(SCL_G1), 트랜지스터(Yfr) 및 전원(Vnf)의 경로(도 12의 ⑤)로 전류 경로가 형성된다. 트랜지스터(Yfr)는 일정한 전류를 흐르게 하며, 이 일정한 전류에 의해 Y 전극의 전압을 점진적으로 하강시킨다. 따라서 전류 경로(⑤)에 의해, 제1 그룹의 Y 전극(YG1)의 전압은 기준 전압에서 Vnf 전압까지 점진적으로 하강한다.

그리고 트랜지스터(Yfr, SCL_G2)의 턴온에 의해, 제2 그룹의 Y 전극(YG2), 트랜지스터(SCL_G2), 트랜지스터(Yfr) 및 전원(Vnf)의 경로(도 12의 ⑤')로 전류 경로가 형성된다. 이 전류 경로(⑤')에 의해 제2 그룹의 Y 전극(YG2)의 전압도 기준 전압에서 Vnf 전압까지 점진적으로 하강한다.

한편, 도 9와 같은 회로를 통해 도 5의 메인 리셋 기간(R1)과 같이 제1 및 제2 그룹의 Y 전극(YG1, YG2)에 ΔVscH 전압에서 Vset1 전압까지 점진적으로 상승하는 전압을 인가할 수 있다. 도 9의 회로에서, 트랜지스터(Yrr1), 트랜지스터(Ypn), 제1 그룹의 선택회로의 트랜지스터(SCH_G1) 및 제2 그룹의 선택회로의 트 랜지스터(SCH_G2)가 턴온된다. 그러면 제1 및 제2 그룹의 Y 전극(YG1, YG2)의 전압이 동시에 Vset1 전압까지 점진적으로 상승한다.

이와 같이 도 9에서 나타낸 본 발명의 실시예에 따른 주사 전극 구동부(400)에서 제1 그룹의 선택회로(410)과 제2 그룹의 선택회로(420)를 적절히 조절하여 제1 그룹의 Y 전극(YG1)과 제2 그룹의 Y 전극(YG2)간에 동일한 리셋 파형 또는 서로 다른 리셋 파형을 인가할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같은 본 발명의 실시예에 따르면 복수의 주사 전극을 각 그룹으로 나누어 구동함으로써 리셋 기간 후 어드레스 기간 종료까지의 시간을 줄일 수 있다. 이를 통해 어드레스 저방전을 방지할 수 있다. 그리고, 각 그룹의 선택회로를 이용하여 각 그룹을 선택적으로 리셋시킴으로써 구동 회로를 추가할 필요가 없다.

Claims (7)

1. 복수의 주사 전극을 포함하며, 상기 복수의 주사 전극은 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 나뉘어지는 플라즈마 표시 패널; 및

   상기 제1 그룹의 주사 전극과 상기 제2 그룹의 주사 전극에 각각 전기적으로 연결되어 있는 제1 그룹의 선택회로와 제2 그룹의 선택회로를 포함하며, 상기 플라즈마 표시 패널을 구동하는 구동부를 포함하며,

   상기 선택회로 각각은 서로 간의 접점이 상기 복수의 주사 전극 각각에 전기적으로 연결되어 있는 제1 트랜지스터와 제2 트랜지스터를 포함하며,

   상기 구동부는,

   상기 제1 그룹의 선택회로의 제1 트랜지스터와 상기 제2 그룹의 선택회로의 제1 트랜지스터에 제1 단이 전기적으로 연결되고 상기 제1 그룹의 선택회로의 제2 트랜지스터와 상기 제2 그룹의 선택회로의 제2 트랜지스터에 제2 단이 전기적으로 연결되며, 어드레스 기간에 상기 주사 전극에 인가되는 주사 전압과 비주사 전압의 차인 제1 전압이 충전되어 있는 커패시터; 및

   제2 전압을 공급하는 제1 전원과 상기 커패시터의 제2 단 사이에 전기적으로 연결되는 제3 트랜지스터를 더 포함하며,

   제1 리셋 기간에서 상기 제1 전원, 상기 제3 트랜지스터, 상기 커패시터 및 상기 제1 그룹의 선택회로의 제1 트랜지스터를 통해 상기 제1 그룹의 주사 전극에 제1 리셋 파형이 인가되며,

   상기 제1 리셋 기간에서 상기 제1 전원, 상기 제3 트랜지스터, 상기 제2 그룹의 선택회로의 제2 트랜지스터를 통해 상기 제2 그룹의 주사 전극에 제2 리셋 파형이 인가되며,

   상기 제1 리셋 기간에서, 상기 제1 그룹의 주사 전극의 전압은 상기 제1 전압과 상기 제2 전압의 합에 해당하는 전압까지 점진적으로 상승하며, 상기 제2 그룹의 주사 전극의 전압은 상기 제2 전압까지 점진적으로 상승하는 플라즈마 표시 장치.
2. 삭제
3. 제1항에 있어서,

   상기 제3 트랜지스터는 램프 스위치인 플라즈마 표시 장치.
4. 제1항에 있어서,

   상기 구동부는 상기 제2 전압보다 낮은 제3 전압을 공급하는 제2 전원과 상기 커패시터의 제2 단 사이에 전기적으로 연결되는 제4 트랜지스터를 더 포함하며,

   제2 리셋 기간에서 상기 제2 전원, 상기 제4 트랜지스터, 상기 커패시터 및 상기 제1 그룹의 선택회로의 제1 트랜지스터를 통해 상기 제1 그룹의 주사 전극에 제3 리셋 파형이 인가되며,

   상기 제2 리셋 기간에서 상기 제2 전원, 상기 제4 트랜지스터, 상기 제2 그룹의 선택회로의 제2 트랜지스터를 통해 상기 제2 그룹의 주사 전극에 제4 리셋 파형이 인가되는 플라즈마 표시 장치.
5. 제4항에 있어서,

   상기 제2 리셋 기간에서, 상기 제1 그룹의 주사 전극의 전압은 상기 제3 전압과 상기 제1 전압의 합에 해당하는 전압까지 점진적으로 상승하며, 상기 제2 그룹의 주사 전극의 전압은 상기 제3 전압까지 점진적으로 상승하는 플라즈마 표시 장치.
6. 제1항에 있어서,

   상기 제1 전압과 상기 제2 전압의 합은 상기 제1 그룹의 주사 전극 및 상기 제2 그룹의 주사 전극에 형성되는 모든 셀을 리셋 방전시키는 전압인 플라즈마 표시 장치.
7. 제5항에 있어서,

   상기 제3 전압과 상기 제1 전압의 합은 상기 제2 리셋 기간이 포함된 서브필드의 이전 서브필드에서 유지 방전된 셀만을 리셋 방전시키는 전압인 플라즈마 표시 장치.

Images