KR100918047B1 - 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 Download PDF

Info

Publication number
KR100918047B1
KR100918047B1 KR1020060106571A KR20060106571A KR100918047B1 KR 100918047 B1 KR100918047 B1 KR 100918047B1 KR 1020060106571 A KR1020060106571 A KR 1020060106571A KR 20060106571 A KR20060106571 A KR 20060106571A KR 100918047 B1 KR100918047 B1 KR 100918047B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrodes
electrode
capacitors
Prior art date
Application number
KR1020060106571A
Other languages
English (en)
Other versions
KR20080038978A (ko
Inventor
김준연
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060106571A priority Critical patent/KR100918047B1/ko
Priority to JP2007111375A priority patent/JP2008116899A/ja
Priority to US11/904,201 priority patent/US20080100607A1/en
Publication of KR20080038978A publication Critical patent/KR20080038978A/ko
Application granted granted Critical
Publication of KR100918047B1 publication Critical patent/KR100918047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 복수의 제1 전극에 주사 집적 회로의 출력단이 연결되어 있고, 주사 집적 회로의 제1 입력단에 제1 트랜지스터가 연결되어 있으며, 주사 집적 회로의 제2 입력단에 제2 트랜지스터가 연결되어 있다. 제1 트랜지스터와 노드 사이에 제1 및 제2 커패시터가 직렬로 연결되어 있으며, 제2 트랜지스터와 상기 노드 사이에 제3 및 제4 커패시터가 직렬로 연결되어 있다. Vs 전압을 공급하는 전원과 상기 노드 사이에 제3 트랜지스터가 연결되어 있으며, 접지단과 상기 노드 사이에 제4 트랜지스터가 연결되어 있다. 그리고 제4 트랜지스터의 턴온 시에 상기 제1 및 제2 커패시터를 충전시키는 제1 충전 경로가 형성되어 있고, 제3 트랜지스터의 턴온 시에 상기 제3 및 제4 커패시터를 충전시키는 제2 충전 경로가 형성되어 있다. 또한 제1 및 제2 커패시터의 접점과 주사 집적 회로의 제1 입력단 사이에 복수의 제1 전극의 전압을 변경시키는 제1 경로가 형성되어 있으며, 제3 및 제4 커패시터의 접점과 주사 집적 회로의 제2 입력단 사이에 복수의 제1 전극의 전압을 변경시키는 제2 경로가 형성되어 있다. 또한 리셋 기간 동안 복수의 제2 전극의 전압을 점진적으로 변경하는 리셋 구동 회로가 복수의 제2 전극에 연결되어 있다.
Figure R1020060106571
PDP, 전극, 방전, 전압, 트랜지스터, 경로, 내압, 공진, 유지 기간

Description

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법{PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 구동 파형을 나타낸 도면이다.
도 3은 도 2의 구동 파형을 생성하기 위한 주사 전극 구동부(400)의 유지 방전 구동 회로(410)를 나타낸 도면이다.
도 4는 도 2의 구동 파형을 생성하기 위한 유지 방전 구동 회로(410)의 신호 타이밍을 나타낸 도면이다.
도 5a 내지 도 5h는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 구동 회로(410)의 동작을 나타낸 도면이다.
도 6a 내지 도 6c는 각각 본 발명의 제2 내지 제4 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.
도 7은 X 전극에 연결되어 있는 구동 회로(510)를 나타낸 도면이다.
도 8은 본 발명의 제5 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 9a 및 도 9b는 각각 도 8에 도시된 리셋 파형을 생성하기 위한 구동 회로(510)의 동작을 나타낸 도면이다.
도 10 내지 도 12는 각각 제6 내지 제8 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.
플라즈마 표시 장치에서는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
특히, 유지 기간에서 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가되므로, 하이 레벨 전압과 로우 레벨 전압을 인가하기 위한 트랜지스터는 최소한 하이 레벨 전압과 로우 레벨 전압의 차이에 해당하는 전압을 내압으로 가져야 한다. 이와 같이 높은 내압을 가지는 트랜지스터로 인해 유지 방전 구동 회로의 단가가 증가한다.
본 발명이 이루고자 하는 기술적 과제는 유지 방전 구동 회로의 단가를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 플라즈마 표시 장치는, 복수의 제1 전극, 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극, 상기 복수의 제1 전극에 제1단이 각각 연결되어 있는 복수의 제1 트랜지스터, 상기 복수의 제1 전극에 제1단이 각각 연결되어 있는 복수의 제2 트랜지스터, 상기 복수의 제1 트랜지스터의 제2단에 제1단이 연결되어 있는 제3 트랜지스터, 상기 복수의 제2 트랜지스터의 제2단에 제1단이 연결되어 있는 제4 트랜지스터, 각각 제1 및 제2 전압을 충전하고 있으며, 상기 제3 트랜지스터의 제2단과 제1 노드 사이에 직렬로 연결되어 있는 제1 및 제2 커패시터, 각각 제3 및 제4 전압을 충전하고 있으며, 상기 제4 트랜지스터의 제2단과 상기 제1 노드 사이에 직렬로 연결되어 있는 제3 및 제4 커패시터, 제5 전압을 공급하는 제1 전원과 상기 제1 노드 사이에 연결되어 있는 제5 트랜지스터, 상기 제5 전압보다 낮은 제6 전압을 공급하는 제2 전원과 상기 제1 노드 사이에 연결되어 있는 제6 트랜지스터, 상기 제1 전원과 상기 제1 커패시터 사이에 연결되어 있는 제1 충전 경로, 상기 제2 전원과 상기 제4 커패시터 사이에 연결되어 있는 제2 충전 경로, 상기 제1 및 제2 커패시터의 접점과 상기 복수의 제1 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제1 경로, 상기 제3 및 제4 커패시터의 접점과 상기 복수의 제2 트랜지스터의 제2단 사 이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제2 경로, 그리고 상기 복수의 제2 전극에 연결되어 있으며, 리셋 기간 동안 상기 복수의 제2 전극의 전압을 점진적으로 변경하는 리셋 구동 회로를 포함한다.
본 발명의 다른 한 특징에 따르면, 표시 동작을 수행하는 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 리셋 기간에서 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극의 전압을 점진적으로 변경시키는 단계, 어드레스 기간에서 상기 복수의 제1 전극에 순차적으로 주사 펄스를 인가하는 단계, 그리고 유지 기간에서, 제2 전압을 공급하는 제1 전원과 각각 제3 전압 및 제4 전압을 충전하고 있는 제1 및 제2 커패시터를 통하여 상기 제1 전극에 제5 전압을 인가하는 단계, 상기 제1 전원과 상기 제1 커패시터 및 상기 제1 전극에 연결된 제1 인덕터를 통하여 상기 제1 전극의 전압을 증가시키는 단계, 상기 제1 전원과 제6 전압을 충전하고 있는 제3 커패시터 및 상기 제1 전극에 연결된 제2 인덕터를 통하여 상기 제1 전극의 전압을 더 증가시키는 단계, 상기 제2 전압보다 높은 제7 전압을 공급하는 제2 전원과 상기 제3 커패시터 및 상기 제1 인덕터를 통하여 상기 제1 전극의 전압을 더 증가시키는 단계, 상기 제2 전원과 상기 제3 커패시터 및 제8 전압을 충전하고 있는 제4 커패시터를 통하여 상기 제1 전극에 제9 전압을 인가하는 단계, 상기 제2 인덕터, 상기 제3 커패시터 및 상기 제2 전원을 통하여 상기 제1 전극의 전압을 감소시키는 단계, 상기 제1 인덕터, 상기 제1 커패시터 및 상기 제2 전원을 통하여 상기 제1 전극의 전압을 더 감소시키는 단계, 그리고 상기 제1 인덕터, 상기 제1 커패시터 및 상기 제1 전원을 통하여 상기 제1 전극의 전압을 더 감소시키는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치가 제공된다. 이 구동 장치는, 제1 및 제2 입력단을 가지며, 복수의 제1 출력단이 상기 복수의 제1 전극에 각각 연결되어 있으며, 어드레스 기간 동안 상기 제2 입력단의 전압을 상기 복수의 제1 전극 중 대응하는 제1 전극에 선택적으로 인가하는 주사 집적 회로, 상기 주사 집적 회로의 제1 입력단에 제1단이 연결되어 있는 제1 트랜지스터, 상기 주사 집적 회로의 제2 입력단에 제1단이 연결되어 있는 제2 트랜지스터, 각각 제1 및 제2 전압을 충전하고 있으며, 상기 제1 트랜지스터의 제2단과 제1 노드 사이에 직렬로 연결되어 있는 제1 및 제2 커패시터, 각각 제3 및 제4 전압을 충전하고 있으며, 상기 제2 트랜지스터의 제2단과 상기 제1 노드 사이에 직렬로 연결되어 있는 제3 및 제4 커패시터, 상기 제1 및 제2 커패시터의 접점과 상기 주사 집적 회로의 제1 입력단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제1 경로, 상기 제3 및 제4 커패시터의 접점과 상기 주사 집적 회로의 제2 입력단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제2 경로, 상기 제1 노드에 제5 전압과 상기 제5 전압보다 낮은 제6 전압을 선택적으로 인가하는 제1 스위칭 수단, 그리고 상기 복수의 제2 전극에 연결되어 있으며, 리셋 기간 동안 상기 복수의 제2 전극의 전압을 점진적으로 변경하는 리셋 구동 회로를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상 세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계 상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 대해서 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이고, 도 2는 본 발명의 제1 실시 예에 따른 구동 파형을 나타낸 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다.
어드레스 전극 구동부(300)는 제어부(200)로부터의 구동 제어 신호에 따라 A 전극(A1-Am)에 구동 전압을 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터의 구동 제어 신호에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터의 구동 제어 신호에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 셀과 켜지지 않을 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 도시한 바와 같이 주사 전극 구동부(400)는 복수의 Y 전극(Y1-Yn)에 하이 레벨 전압(2Vs) 및 로우 레벨 전압(-Vs)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 복수의 X 전극(X1-Xn)에 유지 방전 펄스를 Y 전극(Y1-Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압 차가 3Vs 전압과 -3Vs 전압을 교대로 가지며, 이에 따라 켜질 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.
다음으로, 도 2의 유지 방전 펄스를 공급하는 유지 방전 구동 회로에 대해서 도 3, 도 4 및 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 3은 도 2의 구동 파형을 생성하기 위한 주사 전극 구동부(400)의 유지 방전 구동 회로(410)를 나타낸 도면이다. 도 3에서는 설명의 편의상 복수의 Y 전극(Y1∼Yn)에 연결되어 있는 유지 방전 구동 회로(410)만을 도시하였으며, 이러한 유지 방전 구동 회로(410)는 도 1의 주사 전극 구동부(400)에 형성될 수 있다. 그리고 유지 방전 구동 회로(410)에서는 설명의 편의상 하나의 X 전극과 하나의 Y 전극만을 도시하였으며, X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패 시터(Cp)로 도시하였다.
도 3에 나타낸 바와 같이, 유지 방전 구동 회로(410)는 트랜지스터(Ys, Yg, Y1, Y2, YH, YL, Sch, Scl), 커패시터(Cst1, Cst2, Cst3, Cst4 ), 인덕터(L1, L2), 다이오드(D1, D2) 및 주사 집적 회로(Scan integrated circuit, 이하 "주사 IC"라 함)(411)를 포함한다. 도 3에서는 트랜지스터(Ys, Yg, Y1, Y2, YH, YL, Sch, Scl)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(Ys, Yg, Y1, Y2, YH, YL, Sch, Scl)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(Ys, Yg, Y1, Y2, YH, YL, Sch, Scl)로 사용될 수도 있다. 또한, 도 3에서는 트랜지스터(Ys, Yg, Y1, Y2, YH, YL, Sch, Scl)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(Ys, Yg, Y1, Y2, YH, YL, Sch, Scl)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
도 3을 보면, 주사 IC(411)는 제1 입력단 및 제2 입력단을 가지며, 출력단이 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 이러한 주사 IC(411)는 어드레스 기간에서 켜질 셀을 선택하기 위해서 제1 입력단의 전압과 제2 입력단의 전압을 대응하는 Y 전극에 선택적으로 인가한다. 도 3에서는 주사 IC(411)에 하나의 Y 전극이 연결되어 있는 것으로 도시하였지만, 주사 IC(411)가 복수의 출력단을 가질 수 있다. 즉, 주사 IC(411)의 복수의 출력단에 복수의 Y 전극(Y1~Yk)이 연결될 수도 있다. 이때, 주사 IC(411)의 출력단의 개수가 Y 전극(Y1-Yn)의 개수보다 적은 경우에 는 복수의 주사 IC(411)가 사용될 수 있다. 주사 IC(431)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인이 각각 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 트랜지스터(Sch)의 드레인에 트랜지스터(YH)의 소스가 연결되어 있고, 트랜지스터(Scl)의 소스에 트랜지스터(YL)의 드레인이 연결되어 있다. 그리고 트랜지스터(YH)의 드레인과 노드(N1) 사이에 두 커패시터(Cst1, Cst2)가 직렬로 연결되어 있으며, 트랜지스터(YL)의 소스와 노드(N1) 사이에 두 커패시터(Cst3, Cst4)가 직렬로 연결되어 있다. 커패시터(Cst1, Cst2)의 접점과 주사 IC(411)의 제1 입력단 사이에 인덕터(L1) 및 트랜지스터(Y1)가 직렬로 연결되어 있으며, 커패시터(Cst3, Cst4)의 접점과 주사 IC(411)의 제2 입력단 사이에 인덕터(L2) 및 트랜지스터(Y2)가 직렬로 연결되어 있다. 도 3에서는 인덕터(L1)와 주사 IC(411)의 제1 입력단 사이에 트랜지스터(Y1)가 연결되어 있고 인덕터(L2)와 주사 IC(411)의 제2 입력단 사이에 트랜지스터(Y2)가 연결되어 있는 것으로 도시하였지만, 커패시터(Cst1, Cst2)의 접점과 인덕터(L1) 사이에 트랜지스터(Y1)가 연결될 수도 있다. 마찬가지로 커패시터(Cst3, Cst4)의 접점과 인덕터(L2)의 사이에 트랜지스터(Y2)가 연결될 수도 있다.
트랜지스터(Ys)의 드레인은 유지 방전 펄스의 하이 레벨 전압(2Vs)과 로우 레벨 전압(-Vs)의 2/3에 해당하는 Vs 전압을 공급하는 전원(Vs)에 연결되어 있으며, 트랜지스터(Ys)의 소스는 노드(N1)에 연결되어 있다. 그리고 트랜지스터(Yg)의 소스는 유지 방전 펄스의 하이 레벨 전압(2Vs)과 로우 레벨 전압(-Vs)의 1/3에 해당하는 0V 전압을 공급하는 접지단(0)에 연결되어 있으며 트랜지스터(Yg)의 드레인 은 노드(N1)에 연결되어 있다. 이때, 두 트랜지스터(Ys, Yg)는 노드(N1)에 Vs 전압 또는 0V 전압을 선택적으로 인가하는 스위칭 수단으로 동작한다.
그리고 전원(Vs)에 다이오드(D1)의 애노드가 연결되어 있고 커패시터(Cst1)에 다이오드(D1)의 캐소드가 연결되어 있다. 또한 접지단(0)에 다이오드(D2)의 캐소드가 연결되어 있고 커패시터(Cst4)에 다이오드(D2)의 애노드가 연결되어 있다. 이때, 다이오드(D1)는 트랜지스터(Yg)의 턴온 시에 커패시터(Cst1, Cst2)를 각각 Vs/2 전압으로 충전하는 충전 경로를 형성하며, 이 충전 경로에 의해 커패시터(Cst1, Cst2)는 각각 Vs/2 전압으로 충전된다. 마찬가지로 다이오드(D2)는 트랜지스터(Ys)의 턴온 시에 커패시터(Cst3, Cst4)를 각각 Vs/2 전압으로 충전하는 충전 경로를 형성하며, 이 충전 경로에 의해 커패시터(Cst3, Cst4)는 각각 Vs/2 전압으로 충전된다. 다이오드(D1, D2) 대신에 충전 경로를 형성할 수 있는 다른 소자(예를 들어, 트랜지스터)를 사용할 수도 있다.
다음으로, 도 3의 유지 방전 구동 회로(410)의 동작에 대해서 도 4, 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 4는 도 2의 구동 파형을 생성하기 위한 유지 방전 구동 회로(410)의 신호 타이밍을 나타낸 도면이며, 도 5a 내지 도 5h는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 구동 회로(410)의 동작을 나타낸 도면이다. 모드 1(M1)이 시작되기 전에 트랜지스터(Yg, YL, Scl)가 턴온되어 Y 전극에 -Vs 전압이 인가되어 있는 것으로 가정한다.
도 4 및 도 5a를 보면, 모드 1(M1)에서 트랜지스터(Y2)가 턴온되고 트랜지스 터(YL)가 턴오프되어, 접지단(0), 트랜지스터(Yg), 커패시터(Cst3), 인덕터(L2), 트랜지스터(Y2, Scl) 및 패널 커패시터(Cp)의 Y 전극의 경로로 공진이 발생한다(①). 그러면, 커패시터(Cst3)에 충전된 에너지가 인덕터(L2)를 통하여 Y 전극에 주입되어 Y 전극의 전압이 -Vs 전압에서 0V 전압까지 증가한다. 이때, 트랜지스터(Ys)의 소스에는 0V 전압이 인가되므로 트랜지스터(Ys)의 드레인과 소스 사이에는 Vs 전압이 걸린다. 즉, 턴오프된 트랜지스터(Ys)는 Vs 전압을 내압으로 가지는 트랜지스터를 사용할 수 있다.
이어서, 모드 2(M2)에서 트랜지스터(Y1, Sch)가 턴온되고 트랜지스터(Y2, Scl)가 턴오프되어, 도 5b에 도시된 바와 같이, 접지단(0), 트랜지스터(Yg), 커패시터(Cst2), 인덕터(L1), 트랜지스터(Y1, Sch) 및 패널 커패시터(Cp)의 Y 전극의 경로로 공진이 발생한다(②). 그러면, 커패시터(Cst2)에 충전된 에너지가 인덕터(L1)를 통하여 Y 전극에 주입되어 Y 전극의 전압이 0V 전압에서 Vs 전압까지 증가한다.
모드 3(M3)에서 트랜지스터(Ys)가 턴온되고 트랜지스터(Yg)가 턴오프되어, 도 5c에 도시된 바와 같이, 전원(Vs), 트랜지스터(Ys), 커패시터(Cst2), 인덕터(L1), 트랜지스터(Y1, Sch) 및 패널 커패시터(Cp)의 Y 전극의 경로로 공진이 발생한다(③). 그러면, 커패시터(Cst2)에 충전된 에너지가 인덕터(L1)를 통하여 Y 전극에 주입되어 Y 전극의 전압이 Vs 전압에서 2Vs 전압까지 증가한다. 이때, 트랜지스터(Yg)의 드레인에는 Vs 전압이 인가되므로, 트랜지스터(Yg)의 드레인과 소스 사이에는 Vs 전압이 걸린다. 즉, 턴오프된 트랜지스터(Yg)는 Vs 전압을 내압으로 가 지는 트랜지스터를 사용할 수 있다.
다음, 모드 4(M4)에서 트랜지스터(YH)가 턴온되고 트랜지스터(Y1)가 턴오프되어, 도 5d에 도시된 바와 같이, 전원(Vs), 커패시터(Cst2, Cst1), 트랜지스터(YH, Sch) 및 패널 커패시터(Cp)의 Y 전극의 경로를 통하여 Y 전극에 2Vs 전압이 인가된다(④). 또한, 도 5d와 같이 전원(Vs), 트랜지스터(Yg), 커패시터(Cst3, Cst4), 다이오드(D2) 및 접지단(0)의 경로를 통하여 커패시터(Cst3, Cst4)에는 각각 Vs/2 전압이 충전된다(④'). 이때, 트랜지스터(Sch)의 소스 전압이 2Vs 전압이고 트랜지스터(YL)의 소스 전압이 0V 전압이므로, 턴오프된 트랜지스터(Scl)의 드레인과 턴오프된 트랜지스터(YL)의 소스 사이에는 2Vs 전압이 걸린다. 즉, 각 트랜지스터(Scl, YL)는 Vs 전압을 내압으로 가지는 트랜지스터를 사용할 수 있다. 또한 트랜지스터(Y1)의 소스 전압이 3Vs/2 전압이고 트랜지스터(Y1)의 드레인 전압이 Vs 전압이므로, 턴오프된 트랜지스터(Y1)의 드레인과 소스 사이에는 Vs/2 전압이 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터를 트랜지스터(Y1)로 사용할 수 있다.
모드 5(M5)에서 트랜지스터(Y1)가 턴온되고 트랜지스터(YH)가 턴오프되어, 도 5e에 도시된 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Sch, Y1), 인덕터(L1), 커패시터(Cst2), 트랜지스터(Ys) 및 전원(Vs)의 경로로 공진이 발생한다(⑤). 그러면, 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L1)를 통하여 전원(Vs)으로 회수되면서, Y 전극의 전압이 2Vs 전압에서 Vs 전압까지 감소한다.
모드 6(M6)에서 트랜지스터(Y2, Scl)가 턴온되고 트랜지스터(Y1, Sch)가 턴 오프되어, 도 5f에 도시된 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl, Y2), 인덕터(L2), 커패시터(Cst3), 트랜지스터(Ys) 및 전원(Vs)의 경로로 공진이 발생한다(⑥). 그러면, 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L2)를 통하여 전원(Vs)으로 회수되면서, Y 전극의 전압이 Vs 전압에서 0V 전압까지 감소한다.
모드 7(M7)에서 트랜지스터(Yg)가 턴온되고 트랜지스터(Ys)가 턴오프되어, 도 5g에 도시된 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl, Y2), 인덕터(L2), 커패시터(Cst3), 트랜지스터(Yg) 및 접지단(0)의 경로로 공진이 발생한다(⑦). 그러면, 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L2)를 통하여 접지단(0)으로 회수되면서, Y 전극의 전압이 0V 전압에서 -Vs 전압까지 감소한다.
마지막으로, 모드 8(M8)에서 트랜지스터(YL)가 턴온되고 트랜지스터(Y2)가 턴오프되어, 도 5h에 도시된 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl, YL), 커패시터(Cst4, Cst3), 트랜지스터(Yg) 및 접지단(0)의 경로를 통하여 Y 전극에 -Vs 전압이 인가된다(⑧). 또한, 도 5h와 같이 전원(Vs), 다이오드(D1), 커패시터(Cst1, Cst2), 트랜지스터(Yg) 및 접지단(0)의 경로를 통하여 커패시터(Cst1, Cst2)에는 각각 Vs/2 전압이 충전된다(⑧'). 이때, 트랜지스터(YH)의 드레인 전압이 Vs 전압이고 트랜지스터(Sch)의 소스 전압이 -Vs 전압이므로, 턴오프된 트랜지스터(Sch)의 소스와 턴오프된 트랜지스터(YH)의 드레인 사이에는 2Vs 전압이 걸린다. 즉, 각 트랜지스터(Sch, YH)는 Vs 전압을 내압으로 가지는 트랜지스터를 사용할 수 있다. 또한 트랜지스터(Y2)의 드레인 전압이 -Vs/2 전압이고 트 랜지스터(Y2)의 소스 전압이 -Vs 전압이므로, 턴오프된 트랜지스터(Y2)의 드레인과 소스 사이에는 Vs/2 전압이 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터를 트랜지스터(Y2)로 사용할 수 있다.
이와 같이, 본 발명의 실시 예에 따르면, 트랜지스터(Sch, Scl, Ys, Yg, YH, YL)은 유지 방전 펄스의 하이 레벨 전압(2Vs)과 로우 레벨 전압(-Vs)의 차에 해당하는 전압의 1/3 즉, Vs 전압을 내압으로 가지는 트랜지스터를 사용할 수 있으며, 트랜지스터(Y1, Y2)는 유지 방전 펄스의 하이 레벨 전압(2Vs)과 로우 레벨 전압(-Vs)의 차에 해당하는 전압의 1/6 즉, Vs/2 전압을 내압으로 가지는 트랜지스터를 사용할 수 있으므로, 회로 가격이 절감된다. 그리고 유지 기간 동안 모드 1 내지 모드 8(M1∼M8)이 해당 서브필드의 가중치에 해당하는 횟수만큼 반복되어 Y 전극에 2Vs 전압과 -Vs 전압이 교대로 인가될 수 있다.
이상, 도 5a 내지 도 5h를 통해 본 발명의 제1 실시 예에 따른 구동 파형을 생성하는 것을 설명하였다. 한편, 도 2에 도시된 구동 파형은 각 Y 전극과 각 X 전극의 전압 차가 3Vs 전압과 -3Vs 전압을 교대로 가진다. 이때, 3Vs의 전압 크기가 Vs' 전압 크기와 동일하다면, 도 6a 내지 도 6c와 같은 구동 파형을 인가할 수도 있다. 도 6a 내지 도 6c는 각각 본 발명의 제2 내지 제4 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.
도 6a에 도시된 바와 같이, 유지 기간 동안, 복수의 Y 전극(Y1∼Yn)과 복수의 X 전극(X1∼Xn)에 하이 레벨 전압(Vs')과 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가할 수도 있다. 그리고 도 6b에 도시된 바와 같이, 복수의 Y 전극(Y1∼Yn)과 복수의 X 전극(X1∼Xn)에 하이 레벨 전압(Vs'/2)과 로우 레벨 전압(Vs'/2)을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가할 수도 있다. 즉, 주사 전극 구동부(400)는 복수의 Y 전극(Y1∼Yn)에 하이 레벨 전압(Vs' 또는 Vs'/2) 및 로우 레벨 전압(0V 또는 -Vs'/2)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가하고, 유지 전극 구동부(500)는 복수의 X 전극(X1∼Xn)에 유지 방전 펄스를 Y 전극(Y1∼Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하여도, 각 Y 전극과 각 X 전극의 전압 차가 Vs' 전압과 -Vs' 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어나게 된다.
또한, 본 발명의 제2 및 제3 실시 예와 달리 X 전극과 Y 전극 중 어느 하나의 전극에만 유지 방전 펄스가 인가될 수도 있다. 즉, 도 6c에 도시된 바와 같이, 유지 기간에서 X 전극에 0V 전압이 인가된 상태에서 Y 전극에 Vs' 전압과 -Vs' 전압을 교대로 가지는 유지 방전 펄스를 인가할 수도 있다. 이와 같이 하여도, 각 Y 전극과 각 X 전극의 전압 차가 Vs' 전압과 -Vs' 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어날 수 있다.
그리고 도 3의 유지 방전 구동 회로(410)를 통해 본 발명의 제2 내지 제4 실시 예에 따른 구동 파형 또한 생성할 수 있다. 구체적으로, 도 3의 유지 방전 구동 회로(410)에서 트랜지스터(Y1)의 드레인을 2Vs'/3 전압을 공급하는 전원(2Vs'/3)에 연결하고 트랜지스터(Y1)의 소스를 Vs'/3 전압을 공급하는 전원(Vs'/3)에 연결하면, 도 5a 내지 도 5h에 도시된 경로를 통하여 Y 전극에 Vs' 전압과 0V 전압을 교 대로 가지는 유지 방전 펄스를 인가할 수 있다. 그리고 도 3의 유지 방전 구동 회로(410)에서 트랜지스터(Y1)의 드레인을 Vs'/6 전압을 공급하는 전원(Vs'/6)에 연결하고 트랜지스터(Y3)의 소스를 -Vs'/6 전압을 공급하는 전원(-Vs'/6)에 연결하면, 도 5a 내지 도 5h에 도시된 경로를 통하여 Y 전극에 Vs'/2 전압과 -Vs'/2 전압을 교대로 가지는 유지 방전 펄스를 인가할 수 있다. 또한 도 3의 유지 방전 구동 회로(410)에서 트랜지스터(Y1)의 드레인을 Vs'/3 전압을 공급하는 전원(Vs'/3)에 연결하고 트랜지스터(Y3)의 소스를 -Vs'/3 전압을 공급하는 전원(-Vs'/3)에 연결하면, 도 5a 내지 도 5h에 도시된 경로를 통하여 Y 전극에 Vs' 전압과 -Vs' 전압을 교대로 가지는 유지 방전 펄스를 인가할 수 있다. 이때, X 전극에는 0V 전압이 인가된다.
한편, 리셋 기간에서 점진적으로 증가하는 전압 파형과 점진적으로 감소하는 전압 파형을 이용하여 방전 셀을 초기화하고 있다. 그런데, 도 5의 구동 회로에서는 주사 IC(411)가 유지 방전 펄스를 인가하기 위한 스위치로 사용되기 때문에, 주사 전극 구동부(400)에는 리셋 기간을 위한 점진적으로 증가하는 전압 파형 및 점진적으로 감소하는 전압 파형을 생성하는 회로 소자를 구성하기가 힘들다. 따라서, 도 7에 나타낸 바와 같이 X 전극의 전압을 점진적으로 증가시키는 트랜지스터(Xrr) 및 X 전극의 전압을 점진적으로 감소시키는 트랜지스터(Xfr)를 X 전극과 연결되어 있는 구동 회로(510)에 포함하여 리셋 기간을 구동시킬 수 있다.
도 7은 X 전극에 연결되어 있는 구동 회로(510)를 나타낸 도면이다.
도 7에 나타낸 바와 같이, 구동 회로(510)는 리셋 구동 회로(511), 어드레스 구동 회로(512) 및 유지 방전 구동 회로(513)를 포함한다.
리셋 구동 회로(511)는 트랜지스터(Xrr, Xfr, Xpp, Xpn), 커패시터(Cset), 다이오드(D3, D4)를 포함한다. Vset 전압을 공급하는 전원(Vset)에 드레인이 연결되어 있는 트랜지스터(Xrr)의 소스가 X 전극에 연결되어 있다. 트랜지스터(Xrr)의 드레인에 제2단이 연결되어 있는 커패시터(Cset)의 제2단이 트랜지스터(Xpp)의 소스가 연결되어 있다. 이 커패시터(Cset)에는 Vset 전압이 충전되어 있다. 그리고 트랜지스터(Xpp)의 드레인은 트랜지스터(Xrr)의 소스가 연결되어 있다. 이때, 트랜지스터(Xrr)의 바디 다이오드로 인한 전류 경로를 차단하기 위해 트랜지스터(Xrr)의 바디 다이오드와 반대 방향으로 다이오드(D3)가 연결되어 있다. 트랜지스터(Xpp)의 드레인과 트랜지스터(Xrr)의 소스 사이의 접점에 트랜지스터(Xpn)의 드레인이 연결되어 있고 트랜지스터(Xpn)의 소스가 X 전극에 연결되어 있다. 그리고 Vnf 전압을 공급하는 전원(Vnf)에 소스가 연결되어 있는 트랜지스터(Xfr)의 소스가 X 전극에 연결되어 있다. 이때, 트랜지스터(Xfr)의 바디 다이오드로 인한 전류를 차단하기 위해 트랜지스터(Xfr)의 바디 다이오드와 반대 방향으로 다이오드(D4)가 연결되어 있다.
어드레스 구동 회로(412)는 트랜지스터(Xb)를 포함한다. 트랜지스터(Xb)는 Vb 전압을 공급하는 전원(Vb)과 X 전극 사이에 연결되어 있으며, 트랜지스터(Xb)는 두 개의 트랜지스터가 백투백(back-to-back) 형태로 형성되어 있다. 이때, 트랜지스터(Xb)는 한 개의 트랜지스터로 형성될 수 있다.
유지 방전 구동 회로(513)는 노드(N2)에 연결되어 있으며, 도 3의 유지 방전 구동 회로(410)와 유사하다. 단, X 전극에 연결되어 있는 구동 회로(510)에는 주사 IC(411)가 없다. 따라서, 노드(N2)에 소스가 연결되어 있는 트랜지스터(Xr1)와 노드(N2)에 드레인이 연결되어 있는 트랜지스터(Xf2)가 Y 전극에 연결되어 있는 유지 방전 구동 회로(410)에서 주사 IC(411)의 두 트랜지스터(Sch, Scl)에 각각 대응된다. 그리고 트랜지스터(Xf1)가 트랜지스터(Y1)에 대응되고, 트랜지스터(Xr2)가 트랜지스터(Y2)에 대응된다.
한편, 도 7에서 유지 방전 구동 회로(513)를 도 3에 도시된 유지 방전 구동 회로(410)와 유사하게 도시하였지만, 도 6c의 구동 파형을 생성해야 할 경우에는 유지 기간 동안 X 전극은 0V로 바이어스 되어 있으므로, 유지 방전 구동 회로(513)가 없어도 된다. 단, 이 경우에는 X 전극에 0V를 공급하기 위해 접지단과 X 전극 사이에 트랜지스터가 연결될 수 있다.
다음으로, 도 7에 도시된 구동 회로(510)를 이용하여 X 전극에 리셋 파형을 인가하는 동작 과정을 도 8, 도 9a 및 도 9b를 참조하여 설명한다.
도 8은 본 발명의 제5 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이며, 도 9a 및 도 9b는 각각 도 8에 도시된 리셋 파형을 생성하기 위한 구동 회로(510)의 동작을 나타낸 도면이다.
도 8 및 도 9a에 나타낸 바와 같이, 리셋 기간의 하강 기간 전에 트랜지스터(Xg, XL, Xf2, Xpp, Xpn)가 턴온되어, 패널 커패시터(Cp)의 X 전극, 트랜지스터(Xpn, Xpp, Xf2, XL), 커패시터(Cst4, Cst3), 트랜지스터(Xg) 및 접지단(0)의 경로를 통하여 X 전극에 -Vs 전압이 인가된다(①). 그런 후에, 트랜지스터(Xg, XL, Xf2, Xpp, Xpn)가 턴오프되고 트랜지스터(Xfr)가 턴온되어, 패널 커패시터(Cp)의 X 전극, 다이오드(D4), 트랜지스터(Xfr) 및 전원(Vnf)의 경로를 통하여 X 전극의 전압이 -Vs 전압에서 Vnf 전압까지 점진적으로 감소된다(②). 그러면, X 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어나면서 Y 전극에는 (-) 벽 전하가 형성되고 X 전극 및 A 전극에는 (+) 벽 전하가 형성된다. 이때, 도 5d에 도시된 경로를 통하여 Y 전극에 2Vs 전압이 인가된다(④).
이어서, 리셋 기간의 상승 기간에서는 트랜지스터(Yfr)가 턴오프되고 트랜지스터(XL, Xf2, Xpp, Xpn)가 턴온되어, 접지단(0), 다이오드(D2), 트랜지스터(XL, Xf2, Xpp, Xpn) 및 패널 커패시터(Cp)의 X 전극의 경로를 통하여 X 전극에 0V 전압이 인가된다(③). 그런 후에, 트랜지스터(Xpp, XL, Xf2)가 턴오프되고 트랜지스터(Xg, Xs, XH, Xr1, Xrr)가 턴온되어, 접지단(0), 트랜지스터(Xg, Xs), 다이오드(D1), 트랜지스터(XH, Xr1), 커패시터(Cset), 트랜지스터(Xrr, Xpn) 및 패널 커패시터(Cp)의 X 전극의 경로를 통하여 X 전극의 전압이 0V에서 Vset 전압까지 점진적으로 증가된다(④). 그러면, X 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거되어 방전 셀이 초기화된다. 이때, 도 5h에 도시된 경로를 통하여 Y 전극에 -Vs 전압이 인가될 수 있다(⑧). 일반적으로 -(Vs+Vset) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면, Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서 (Xg, Xs, XH, Xr1, Xrr)가 턴오프되고 트랜지스터(Xb)가 턴온되어, 전원(Vb), 트랜지스터(Xb, Xpn) 및 패널 커패시터(Cp)의 X 전극의 경로를 통하여 X 전극에 Vb 전압이 인가된다(⑤). 이때, 도 5h에 도시된 경로를 통하여 발광할 셀을 선택하기 위해서 Y 전극에 VscL(=-Vs) 전압을 인가하며(⑧), 전원(Vs), 다이오드(D1), 트랜지스터(XH, Xr1, Cpp, Xpn) 및 패널 커패시터(Cp)의 Y 전극의 경로를 통하여 VscL 전압이 인가되는 않는 Y 전극에 VscH(=Vs) 전압을 인가할 수 있다. 그리고 VscL 전압이 인가된 Y 전극과 X 전극에 의해 형성되는 복수의 방전 셀 중에서 발광 할 셀을 통과하는 A 전극에 Va 전압을 인가한다.
그리고 유지 기간에서의 동작은 도 5a 내지 도 5h에서 설명한 바와 동일한 경로를 통하여 X 전극에 2Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 Y 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가될 수 있다.
한편, 리셋 기간의 상승 기간 및 어드레스 기간에서 X 전극과 Y 전극에 인가된 전압 레벨을 변경할 수도 있다. 아래에서는 이러한 실시 예에 대해서 도 10을 참조하여 상세하게 설명한다.
도 10은 본 발명의 제6 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 10에 나타낸 바와 같이, 리셋 기간의 상승 기간에서 Y 전극에 0V 전압을 인가하고, X 전극의 전압을 Vs 전압에서 (Vset+Vs) 전압까지 점진적으로 증가시킬 수 있다. 이때, Y 전극과 X 전극의 전압 차는 도 8에 도시된 제5 실시 예와 동일해 진다. 그리고 어드레스 기간에서 발광할 셀을 선택하기 위해 Y 전극에 VscL(=0V) 전압을 인가할 수도 있다.
또한, 도 11의 구동 파형과 같이, 도 8의 구동 파형의 리셋 기간에서 각 전극에 형성된 벽 전하와 반대 극성의 벽 전하를 형성시킬 수도 있다. 또한 도 12의 구동 파형과 같이, 도 10의 구동 파형의 리셋 기간에서 각 전극에 형성된 벽 전하와 반대 극성의 벽 전하를 형성시킬 수도 있다.
도 11 및 도 12는 각각 본 발명의 제7 및 제8 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
먼저, 도 11에 나타낸 바와 같이, 리셋 기간의 상승 기간에서 Y 전극에 -Vs 전압을 인가하고 X 전극의 전압을 2Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 그리고 리셋 기간의 하강 기간에서 Y 전극에 Vs 전압을 인가하고 X 전극의 전압을 0V 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면, X 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에는 (+) 벽 전하가 형성되고 X 및 A 전극에는 (-) 벽 전하가 형성되고, X 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (+) 벽 전하와 X 전극 및 A 전극에 형성된 (-) 벽 전하가 소거되어 방전 셀이 초기화된다.
이어서, 어드레스 기간에서 발광할 셀을 선택하기 위해, Y 전극 및 A 전극에 VscH(=2Vs) 전압 및 0V 전압을 인가한다. 이때, VscH 전압이 인가되지 않은 Y 전극에는 VscL(=Vs) 전압을 인가하고, 0V 전압이 인가되지 않은 A 전극에는 Vs 전압이 인가된다. 그러면, 리셋 기간에서 Y 전극과 A 전극 사이에 형성된 벽 전압과 2Vs 전압에 의해 Y 전극과 A 전극 사이에서 어드레스 방전이 일어난다. 그 결과, Y 전극에는 (-) 벽 전하가 형성되고 X 전극 및 A 전극에는 (-) 벽 전하가 형성된다.
유지 기간에서 Y 전극과 X 전극에 유지 방전 펄스를 반대 위상으로 인가한다. 그리고 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 Y 전극에 대한 X 전극의 벽 전압이 높은 전압으로 형성되었으므로, X 전극에 -Vs 전압이 먼저 인가된다.
이와 같이, 본 발명의 제7 실시 예에 따른 구동 파형은 도 8에서 Y 전극과 X 전극에 인가된 전압의 극성을 변경한 파형과 동일하다. 따라서, Y 전극과 X 전극의 전압 차의 크기는 도 8과 동일해지고 극성은 반대로 된다.
그리고 도 12에 나타낸 바와 같이, 도 10에서 Y 전극과 X 전극에 인가된 전압의 극성을 변경할 수도 있다. 이와 같이 하여도, Y 전극과 X 전극의 전압 차의 크기는 도 10과 동일하고 극성은 반대로 된다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 유지 방전 구동 회로에서 낮은 내압을 가지는 트랜지스터를 사용할 수 있으므로, 회로 가격을 절감시킬 수 있다.

Claims (22)

  1. 복수의 제1 전극,
    상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극,
    상기 복수의 제1 전극에 제1단이 각각 연결되어 있는 복수의 제1 트랜지스터,
    상기 복수의 제1 전극에 제1단이 각각 연결되어 있는 복수의 제2 트랜지스터,
    상기 복수의 제1 트랜지스터의 제2단에 제1단이 연결되어 있는 제3 트랜지스터,
    상기 복수의 제2 트랜지스터의 제2단에 제1단이 연결되어 있는 제4 트랜지스터,
    각각 제1 및 제2 전압을 충전하고 있으며, 상기 제3 트랜지스터의 제2단과 제1 노드 사이에 직렬로 연결되어 있는 제1 및 제2 커패시터,
    각각 제3 및 제4 전압을 충전하고 있으며, 상기 제4 트랜지스터의 제2단과 상기 제1 노드 사이에 직렬로 연결되어 있는 제3 및 제4 커패시터,
    제5 전압을 공급하는 제1 전원과 상기 제1 노드 사이에 연결되어 있는 제5 트랜지스터,
    상기 제5 전압보다 낮은 제6 전압을 공급하는 제2 전원과 상기 제1 노드 사이에 연결되어 있는 제6 트랜지스터,
    상기 제1 전원과 상기 제1 커패시터 사이에 연결되어 있는 제1 충전 경로,
    상기 제2 전원과 상기 제4 커패시터 사이에 연결되어 있는 제2 충전 경로,
    상기 제1 및 제2 커패시터의 접점과 상기 복수의 제1 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제1 경로,
    상기 제3 및 제4 커패시터의 접점과 상기 복수의 제2 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제2 경로,
    상기 복수의 제2 전극과 제7 전압을 공급하는 제3 전원 사이에 연결되어 상기 복수의 제2 전극의 전압이 점진적으로 증가하도록 동작하는 제7 트랜지스터, 그리고
    상기 복수의 제2 전극과 제8 전압을 공급하는 제4 전원 상에 연결되어 상기 복수의 제2 전극의 전압이 점진적으로 감소하도록 동작하는 제8 트랜지스터
    를 포함하는 플라즈마 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 충전 경로는, 상기 제1 전원에 애노드가 연결되고 상기 제1 커패시터에 캐소드가 연결되어 있는 제1 다이오드를 포함하며,
    상기 제2 충전 경로는, 상기 제2 전원에 캐소드가 연결되고 상기 제4 커패시터에 애노드가 연결되어 있는 제2 다이오드를 포함하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 제1 경로는, 상기 제1 및 제2 커패시터의 접점과 상기 복수의 제1 트랜지스터의 제2단 사이에 직렬로 연결되어 있는 제1 인덕터 및 제9 트랜지스터를 포함하며,
    상기 제2 경로는, 상기 제3 및 제4 커패시터의 접점과 상기 복수의 제2 트랜지스터의 제2단 사이에 직렬로 연결되어 있는 제2 인덕터 및 제10 트랜지스터를 포함하는 플라즈마 표시 장치.
  5. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 제6 트랜지스터의 턴온 시에 상기 제1 및 제2 커패시터는 각각 상기 제1 및 제2 전압으로 충전되며, 상기 제5 트랜지스터의 턴온 시에 상기 제2 및 제3 커패시터는 각각 상기 제3 및 제4 전압으로 충전되는 플라즈마 표시 장치.
  6. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    제1 기간 동안 상기 제2, 제4 및 제6 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 및 제6 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제1 및 제6 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 제5 기간 동안 상기 제1, 제3 및 제5 트랜지스터를 턴온 상태로 설정하고, 제6 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 제7 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하고, 제8 기간 동안 상기 제2 및 제6 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
  7. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 복수의 제2 전극에 제1단이 연결되어 있는 제11 트랜지스터,
    상기 복수의 제2 전극에 제1단이 연결되어 있는 제12 트랜지스터,
    상기 제11 트랜지스터의 제2단에 제1단이 연결되어 있는 제13 트랜지스터,
    상기 제12 트랜지스터의 제2단에 제1단이 연결되어 있는 제14 트랜지스터,
    상기 제1 및 제2 전압을 각각 충전하고 있으며, 상기 제13 트랜지스터의 제2단과 제2 노드 사이에 직렬로 연결되어 있는 제5 및 제6 커패시터,
    상기 제3 및 제4 전압을 각각 충전하고 있으며, 상기 제14 트랜지스터의 제2단과 상기 제2 노드 사이에 직렬로 연결되어 있는 제7 및 제8 커패시터,
    상기 제1 전원과 상기 제2 노드 사이에 연결되어 있는 제15 트랜지스터,
    상기 제2 전원과 상기 제2 노드 사이에 연결되어 있는 제16 트랜지스터,
    상기 제1 전원과 상기 제5 커패시터 사이에 연결되어 있는 제3 충전 경로,
    상기 제2 전원과 상기 제8 커패시터 사이에 연결되어 있는 제4 충전 경로,
    상기 제5 및 제6 커패시터의 접점과 상기 제11 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제2 전극의 전압을 변경시키는 제3 경로, 그리고
    상기 제7 및 제8 커패시터의 접점과 상기 제12 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제2 전극의 전압을 변경시키는 제4 경로
    를 더 포함하는 플라즈마 표시 장치.
  8. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 제5 전압은 양의 전압이고 상기 제6 전압은 접지 전압인 플라즈마 표시 장치.
  9. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 제5 및 제6 전압은 양의 전압인 플라즈마 표시 장치.
  10. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 제5 전압은 양의 전압이며, 상기 제6 전압은 음의 전압인 플라즈마 표시 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치에 있어서,
    제1 및 제2 입력단을 가지며, 복수의 제1 출력단이 상기 복수의 제1 전극에 각각 연결되어 있으며, 어드레스 기간 동안 상기 제2 입력단의 전압을 상기 복수의 제1 전극 중 대응하는 제1 전극에 선택적으로 인가하는 주사 집적 회로,
    상기 주사 집적 회로의 제1 입력단에 제1단이 연결되어 있는 제1 트랜지스터,
    상기 주사 집적 회로의 제2 입력단에 제1단이 연결되어 있는 제2 트랜지스터,
    각각 제1 및 제2 전압을 충전하고 있으며, 상기 제1 트랜지스터의 제2단과 제1 노드 사이에 직렬로 연결되어 있는 제1 및 제2 커패시터,
    각각 제3 및 제4 전압을 충전하고 있으며, 상기 제2 트랜지스터의 제2단과 상기 제1 노드 사이에 직렬로 연결되어 있는 제3 및 제4 커패시터,
    상기 제1 및 제2 커패시터의 접점과 상기 주사 집적 회로의 제1 입력단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제1 경로,
    상기 제3 및 제4 커패시터의 접점과 상기 주사 집적 회로의 제2 입력단 사이에 연결되어 상기 복수의 제1 전극의 전압을 변경시키는 제2 경로,
    상기 제1 노드에 제5 전압과 상기 제5 전압보다 낮은 제6 전압을 선택적으로 인가하는 제1 스위칭 수단,
    상기 복수의 제2 전극과 제7 전압을 공급하는 제1 전원 사이에 연결되어 상기 복수의 제2 전극의 전압이 점진적으로 증가하도록 동작하는 제3 트랜지스터, 그리고
    상기 복수의 제2 전극과 제8 전압을 공급하는 제2 전원 사이에 연결되어 상기 복수의 제2 전극의 전압이 점진적으로 감소하도록 동작하는 제4 트랜지스터
    를 포함하는 구동 장치.
  19. 삭제
  20. 제18항에 있어서,
    상기 제1 노드에 상기 제6 전압을 인가한 상태에서 상기 제2 트랜지스터를 턴온하여 상기 제3 및 제4 커패시터를 통하여 상기 제1 전극에 제9 전압을 인가한 상태에서,
    상기 제1 노드에 상기 제6 전압을 인가한 상태에서 상기 제3 커패시터 및 상기 제2 경로를 통하여 상기 제1 전극의 전압을 증가시키고,
    상기 제1 노드에 상기 제6 전압을 인가한 상태에서 상기 제2 커패시터 및 상기 제1 경로를 통하여 상기 제1 전극의 전압을 더 증가시키고,
    상기 제1 노드에 상기 제5 전압을 인가한 상태에서 상기 제2 커패시터 및 상기 제1 경로를 통하여 상기 제1 전극의 전압을 더 증가시킨 후,
    상기 제1 노드에 상기 제5 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여 상기 제1 및 제2 커패시터를 통하여 상기 제1 전극에 제10 전압을 인가하고,
    상기 제1 노드에 상기 제5 전압을 인가한 상태에서 상기 제2 커패시터 및 제1 경로를 통하여 상기 제1 전극의 전압을 감소시키고,
    상기 제1 노드에 상기 제5 전압을 인가한 상태에서 상기 제3 커패시터 및 상기 제2 경로를 통하여 상기 제1 전극의 전압을 더 감소시키고,
    상기 제1 노드에 상기 제6 전압을 인가한 상태에서 상기 제3 커패시터 및 상기 제2 경로를 통하여 상기 제1 전극의 전압을 더 감소시키는 구동 장치.
  21. 제20항에 있어서,
    상기 복수의 제2 전극에 제1단이 연결되어 있는 제5 트랜지스터,
    상기 복수의 제2 전극에 제1단이 연결되어 있는 제6 트랜지스터,
    상기 제5 트랜지스터의 제2단에 제1단이 연결되어 있는 제7 트랜지스터,
    상기 제6 트랜지스터의 제2단에 제1단이 연결되어 있는 제8 트랜지스터,
    상기 제1 및 제2 전압을 각각 충전하고 있으며, 상기 제7 트랜지스터의 제2단과 제2 노드 사이에 직렬로 연결되어 있는 제5 및 제6 커패시터,
    상기 제3 및 제4 전압을 각각 충전하고 있으며, 상기 제8 트랜지스터의 제2 단과 상기 제2 노드 사이에 직렬로 연결되어 있는 제7 및 제8 커패시터,
    상기 제5 및 제6 커패시터의 접점과 상기 제7 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제2 전극의 전압을 변경시키는 제3 경로,
    상기 제7 및 제8 커패시터의 접점과 상기 제8 트랜지스터의 제2단 사이에 연결되어 상기 복수의 제2 전극의 전압을 변경시키는 제4 경로, 그리고
    상기 제2 노드에 상기 제5 전압과 상기 제6 전압을 선택적으로 인가하는 제2 스위칭 수단
    을 더 포함하는 구동 장치.
  22. 삭제
KR1020060106571A 2006-10-31 2006-10-31 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 KR100918047B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060106571A KR100918047B1 (ko) 2006-10-31 2006-10-31 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
JP2007111375A JP2008116899A (ja) 2006-10-31 2007-04-20 プラズマ表示装置、駆動装置および駆動方法
US11/904,201 US20080100607A1 (en) 2006-10-31 2007-09-26 Plasma display, and driving device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106571A KR100918047B1 (ko) 2006-10-31 2006-10-31 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20080038978A KR20080038978A (ko) 2008-05-07
KR100918047B1 true KR100918047B1 (ko) 2009-09-22

Family

ID=39329549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106571A KR100918047B1 (ko) 2006-10-31 2006-10-31 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Country Status (3)

Country Link
US (1) US20080100607A1 (ko)
JP (1) JP2008116899A (ko)
KR (1) KR100918047B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047533A (ko) * 2001-12-11 2003-06-18 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법
KR20030080115A (ko) * 2002-04-03 2003-10-11 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널 구동 회로
KR20080026364A (ko) * 2006-09-20 2008-03-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080032868A (ko) * 2006-10-11 2008-04-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047533A (ko) * 2001-12-11 2003-06-18 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법
KR20030080115A (ko) * 2002-04-03 2003-10-11 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널 구동 회로
KR20080026364A (ko) * 2006-09-20 2008-03-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080032868A (ko) * 2006-10-11 2008-04-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Also Published As

Publication number Publication date
US20080100607A1 (en) 2008-05-01
JP2008116899A (ja) 2008-05-22
KR20080038978A (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100649530B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100599608B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100859696B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20090050690A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100684857B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080032868A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100670154B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100670153B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080038977A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee