KR100739648B1 - 플라즈마 표시 장치 및 그 구동 장치 - Google Patents

플라즈마 표시 장치 및 그 구동 장치 Download PDF

Info

Publication number
KR100739648B1
KR100739648B1 KR1020060028354A KR20060028354A KR100739648B1 KR 100739648 B1 KR100739648 B1 KR 100739648B1 KR 1020060028354 A KR1020060028354 A KR 1020060028354A KR 20060028354 A KR20060028354 A KR 20060028354A KR 100739648 B1 KR100739648 B1 KR 100739648B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrodes
inductor
electrode
Prior art date
Application number
KR1020060028354A
Other languages
English (en)
Inventor
이상구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060028354A priority Critical patent/KR100739648B1/ko
Application granted granted Critical
Publication of KR100739648B1 publication Critical patent/KR100739648B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H02H9/002—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off limiting inrush current on switching on of inductive loads subjected to remanence, e.g. transformers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치 및 그 구동 장치에서, Ve 전압을 공급하는 전원과 유지 전극 사이에 스위치 및 인덕터를 직렬로 연결하여, 유지 전극에 Ve 전압이 인가되는 때에 돌입 전류가 발생되는 것을 방지함으로써 스위치가 파손되는 것을 방지할 수 있다. 이때, 하나의 인덕터를 공통적으로 이용하여, 전력 회수 동작을 수행하고 돌입 전류를 방지하도록 구성함으로써, 인덕터의 개수를 줄여, 보다 저렴하고 간단하게 회로를 구현할 수 있다.
PDP, 유지 전극 구동부, 인덕터, 돌입 전류, 내압, 트랜지스터

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY DEVICE AND DRIVING DEVICE THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 유지 전극 구동부(500)의 회로를 나타낸 도면이다.
도 4는 본 발명의 제2 실시예에 따른 유지 전극 구동부(500)의 회로를 나타낸 도면이다.
도 5a 내지 도 5e는 본 발명의 제2 실시예에 따른 유지 전극 구동부(500)에서 트랜지스터의 턴온-턴오프 동작에 따른 구동 동작을 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치이다. 플라즈마 표시 장치의 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하, "셀"이라 함)이 매트릭스(matrix)형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 각각의 계조 가중치를 갖는 복수의 서브필드로 분할된다. 이때, 방전 셀의 휘도는 복수의 서브필드 중 해당 방전 셀이 발광하는 서브필드의 가중치 합에 의해 결정된다.
각각의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 리셋기간은 방전 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 방전 셀 중 발광 셀과 비발광 셀을 선택하기 위해 어드레싱 동작을 수행하는 기간이다. 유지기간은 어드레스 기간에서 발광 셀 상태로 설정된 셀을 해당 서브필드의 가중치에 해당하는 기간동안 유지방전시켜 화상을 표시하는 기간이다.
이상과 같이 구동되기 위하여, 플라즈마 표시 장치는 통상적으로 플라즈마 방전에 필요한 여러 가지 전압을 공급하는 전원 장치가 구동 장치에 전기적으로 연결되어 있으며, 이때 구동 장치와 전원 장치 사이에는 스위치가 연결되어 있다.
그리고, 플라즈마 표시 장치를 구동시키는데 사용되는 전압은 전압 레벨이 높으므로, 전압이 인가되는 순간에 스위치 등의 소자에 큰 내압이 인가될 수 있다. 이에, 전극과 전원 장치 사이에 인덕터를 스위치와 직렬로 연결하여, 내압으로 인한 소자의 파손을 방지하고, 전압 인가시 발생하는 돌입 전류를 방지한다.
본 발명이 이루고자 하는 기술적 과제는, 스위치 등의 소자를 보호하기 위한 인덕터의 개수를 줄이는 플라즈마 표시 장치 및 그 구동장치를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 한 특징에 따르면, 일 방향으로 형성되어 있는 복수의 유지 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치를 제공한다.
상기 본 발명의 한 특징에 따른 플라즈마 표시 장치의 구동 장치는 상기 복수의 유지 전극과 전력 회수용 전원 사이에 연결되는 적어도 하나의 인덕터, 상기 인덕터의 제1단과 상기 전력 회수용 전원 사이에 연결되는 제1 트랜지스터, 상기 인덕터의 제1단과 상기 전력 회수용 전원 사이에 연결되는 제2 트랜지스터, 및 상기 인덕터의 제1단과 제1 전압을 공급하는 제1 전원 사이에 연결되는 제3 트랜지스터를 포함한다. 이때, 상기 제1 전압은 리셋 기간의 하강 기간 및 어드레스 기간에 상기 복수의 유지 전극의 전압으로 인가된다.
이때, 상기 제1 트랜지스터, 제2 트랜지스터 또는 제3 트랜지스터 중 적어도 하나를 턴온하면, 상기 인덕터를 통하여 상기 복수의 유지 전극에 전압을 인가시키기 위한 전류 경로가 형성된다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치는, 복수의 제1 전극, 복수의 제2 전극 및 상기 복수의 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극, 그리고, 상기 복수의 제1 전극, 제2 전극 및 제3 전극이 교차점에 형성되는 복수의 방전 셀을 포함하는 플라즈마 표시 패널, 및 구동부를 포함한다.
여기서, 상기 구동부는 리셋 기간에서 상기 복수의 제1 전극의 전압을 제1 전압까지 점진적으로 하강시켜서 적어도 하나의 방전 셀을 리셋 방전시키고, 어드레스 기간에서 상기 복수의 방전 셀 중 표시하고자 하는 방전 셀을 선택하며, 유지기간에서 상기 복수의 제1 및 제2 전극에 제2 전압을 교대로 인가하고, 상기 리셋 기간의 전압 하강 기간과 상기 어드레스 기간동안 상기 복수의 제2 전극을 제3 전압으로 바이어스한다.
또한, 상기 구동부는 상기 복수의 제2 전극에 제1단이 연결되는 적어도 하나의 인덕터, 상기 인덕터의 제2단과 전력 회수용 전원 사이에 연결되어 턴온 시에 상기 복수의 제2 전극의 전압이 상기 제2 전압까지 증가하도록 동작하는 제1 트랜지스터, 상기 인덕터의 제2단과 전력 회수용 전원 사이에 연결되어 턴온 시에 상기 복수의 제2 전극의 전압이 상기 제2 전압보다 낮은 제4 전압까지 감소하도록 동작하는 제2 트랜지스터, 상기 인덕터의 제2단과 상기 제3 전압을 공급하는 제1 전원 사이에 연결되어, 턴온 시에 상기 복수의 제2 전극에 상기 제3 전압을 인가하는 제3 트랜지스터를 포함한다.
그리고, 상기 플라즈마 표시 장치는, 상기 제1 트랜지스터, 제2 트랜지스터 또는 제3 트랜지스터 중 적어도 하나를 턴온하면 상기 인덕터를 통하여 상기 복수의 제2 전극에 전압을 인가시키기 위한 전류 경로가 형성된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설 명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를들어, 유전체층)에 형성되어, 상기 전극에 축적되는 전하를 말한다. 상기 벽전하는 실제로 전극 자체에 접촉하지 않지만, 이하에서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한, 상기 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 의미한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다. 플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am)(이하 "A 전극"이라 함), 그리고 행 방향으로 뻗어 있는 복수의 유지 전극(X1-Xn) (이하 "X 전극"이라 함) 및 복수의 주사 전극(Y1-Yn) (이하 "Y 전극"이라 함)을 포함한다. 복수의 Y 전극(Y1-Yn) 및 X 전극(X1-Xn)은 서로 쌍을 이루며 배열되어 있다. 그리고 인접하는 Y 전극(Y1-Yn)과 X 전극(X1-Xn) 및 A 전극(A1-Am)이 교차하는 곳에 방전 셀(12)이 형성된다.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 하나의 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동한다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 신호를 각 A 전극(A1-Am)에 인가한다. 유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, 주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다.
다음, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 알아본다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는, A 전극 및 X 전극이 기준 전압(도 2에서는, 0V로 도시함)으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 도 2에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 이와 같이, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, 약 방전이라 함)이 일어나면서, Y 전극에는 (-)의 벽 전하가 형성되고 X 및 A 전극에는 (+)의 벽 전하가 형성된다.
리셋 기간의 하강 기간에서는, A 전극과 X 전극의 전압이 각각 기준 전압과 Ve 전압으로 유지한 상태에서, Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-)의 벽 전하와 X 전극 및 A 전극에 형성된 (+)의 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는, 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, Y 전극에 의해 VscL 전압이 인가된 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인 가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+)의 벽 전하, A 전극 및 X 전극에 각각 (-)의 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다.
유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
유지 전극 구동부(500)에서는, 리셋기간의 하강기간 및 어드레스 기간동안 X 전극의 전압을 Ve 전압으로 유지시킨다. 한편, X 전극에 Ve 전압이 순간적으로 인가되는 때에 돌입 전류(inrush current)가 발생할 수 있으며, 이러한 돌입 전류로 인하여 전력 손실이 커지는 문제점 및 소자의 손상이 우려된다. 또한 스위치 등과 같은 소자에 높은 내압이 인가되어, 소자가 손상될 수 있다.
이에, 본 발명의 제1 및 제2 실시예에서는 X 전극의 전압이 변동할 때에 발생하는 돌입 전류를 방지할 수 있는 플라즈마 표시 장치 및 그 구동장치를 제공한다.
도 3은 본 발명의 제1 실시예에 따른 유지 전극 구동부(500)의 회로를 나타 낸 도면이다. 이하에서 설명하는 트랜지스터는 바디 다이오드(도시하지 않음)를 갖는 n-채널 전계 효과 트랜지스터(FET)로 도시하였으며, 바디 다이오드의 캐소드는 트랜지스터의 드레인에, 바디 다이오드의 애노드는 트랜지스터의 소스에 각각 연결된다. 이러한 트랜지스터는 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 대체될 수 있으며, 각 트랜지스터는 병렬 연결된 복수의 트랜지스터로 형성될 수도 있다. 또한, 도 3은 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, X 전극에 연결되는 유지 전극 구동부(500)만을 도시하였다.
도 3에 나타낸 바와 같이, 제1 실시예에 따른 유지 전극 구동부(500)의 회로는 전력 회수부(510), 유지 전압 공급부(520) 및 Ve 전압 공급부(530)를 포함한다.
전력 회수부(510)는 트랜지스터(Xr, Xf), 다이오드(D1, D2), 커패시터(Cerc) 및 인덕터(Lerc)으로 구성된다.
도 3에 도시된 전력 회수부(510)를 더욱 자세히 설명하면, 인덕터(Lerc)의 제1단은 패널 커패시터(Cp)에 연결되고, 제2단은 다이오드(D1)와 다이오드(D2)의 접점에 연결된다. 다이오드(D1)의 캐소드는 다이오드(D2)의 애노드와 연결되며, 그 접점은 인덕터의 제2단에 연결된다. 또한 다이오드(D1)의 애노드는 트랜지스터(Xr)의 소스에 연결되고, 다이오드(D2)의 캐소드는 트랜지스터(Xf)의 드레인에 연결된다. 트랜지스터(Xr)의 드레인과 트랜지스터(Xf)의 소스는 전기적으로 연결되며, 그 접점은 커패시터(Cerc)의 제1단에 연결된다. 여기서, 다이오드(D1)와 트랜지스터(Xr)사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 다이오드(D2)와 트랜지스 터(Xf)사이의 연결 순서도 바뀔 수 있다.
이와 같이 구성되는 전력 회수부(510)에서, 커패시터(Cerc)에는 Vs 전압과 0V 전압의 차이의 대략 절반에 해당하는 전압(Vs/2)이 충전되며, 트랜지스터(Xr) 또는 트랜지스터(Xf)의 턴온/턴오프동작에 따라 패널 캐패시터(Cp)를 Vs 전압으로 충전시키거나 0V 전압으로 방전시킨다.
유지 전압 공급부(520)는 두 개의 트랜지스터(Xs, Xg)를 포함한다.
트랜지스터(Xs)와 트랜지스터(Xg)는 Vs 전압을 공급하는 전원(Vs)과 0V 전압을 공급하는 전원(GND)사이에 직렬로 연결되며, 트랜지스터(Xs, Xg)의 접점은 패널 커패시터(Cp)에 연결된다. 즉 도 3에 도시한 바와 같이, 트랜지스터(Xs)의 드레인은 전원(Vs)에 연결되고, 트랜지스터(Xs)의 소스는 패널 커패시터(Cp)에 연결된다. 또한, 트랜지스터(Xg)의 소스는 전원(GND)에 연결되고, 트랜지스터(Xg)의 드레인은 패널 커패시터(Cp)에 연결된다.
이와 같은 유지 전압 공급부(520)에서, 트랜지스터(Xs)가 턴온하면 패널 커패시터(Cp)에 Vs 전압을 인가하며, 트랜지스터(Xg)가 턴온하면 패널 커패시터(Cp)에 0V 전압을 인가한다.
Ve 전압 공급부(530)는 Ve 전압을 공급하는 전원(Ve)과 패널 커패시터(Cp)사이에 직렬로 연결되는 트랜지스터(Xe1, Xe2) 및 인덕터(Le)를 포함한다.
도 3에 도시한 바와 같이, 트랜지스터(Xe1, Xe2)는 백투백(back-to-back)으로 연결되어 있다. 이는 트랜지스터(Xe1)와 트랜지스터(Xe2)에 존재하는 각각의 바디 다이오드에 의해 양방향으로 흐르는 전류를 차단하기 위함이다. 즉, Vs 전압이 Ve 전압보다 높은 레벨인 경우, Vs 전압이 인가된 패널 커패시터(Cp)에 Ve 전압을 인가할 때, 트랜지스터의 바디 다이오드를 통해 패널 커패시터(Cp)로부터 전원(Ve)으로 전류가 흐르는 것을 막기 위함이다. 그러나, 바디 다이오드를 갖지 않는 트랜지스터인 경우에는, 하나의 트랜지스터로서 전원(Ve)와 패널 커패시터(Cp)사이의 스위치를 구성할 수 있다.
도 2의 리셋 기간 중 하강 기간에서, 트랜지스터(Xe1)를 턴온하면, 전원(Ve)-트랜지스터(Xe1)-트랜지스터(Xe2)의 바디 다이오드-인덕터(Le)의 전류 경로를 통해 Ve 전압이 패널 커패시터(Cp)에 인가된다. 이때, 인덕터(Le)는 패널 커패시터(Cp)에 Ve 전압이 인가되는 때에 발생하는 돌입 전류를 제한한다. 이에, 트랜지스터(Xe1, Xe2) 등 회로에 포함되는 소자들의 파손이 방지된다.
한편, 본 발명에 따른 제1 실시예에서는, 전력 회수를 위해 사용되는 인덕터(Lerc)와 트랜지스터(Xe1, Xe2)를 보호하기 위해 사용되는 인덕터(Le)를 별개로 구성하므로, 회로의 간소화에 제한이 발생할 수 있는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 본 발명의 제2 실시예에서는, 인덕터(Lerc)와 인덕터(Le)를 통합하여, 하나의 인덕터가 전력 회수 동작 및 돌입 전류 방지 역할을 하는 것에 대해 설명하기로 한다.
도 4는 본 발명의 제2 실시예에 따른 유지 전극 구동부(500)의 회로를 나타낸 도면이고, 도 5a 내지 도 5e는 본 발명의 도 4의 유지 전극 구동부(500)에 포함되는 트랜지스터의 턴온-턴오프 동작에 따른 각각의 전류 경로를 나타내는 도면이다.
도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 유지 전극 구동부(500)의 회로는 전력 회수부(510), 유지 전압 공급부(520) 및 Ve 전압 공급부(530a)를 포함한다. 이때, Ve 전압 공급부(530a)는 돌입 전류를 제한하기 위한 별도의 인덕터를 포함하지 않고, 다이오드(D1)와 다이오드(D2)의 접점과 인덕터(L)사이에 연결된 것을 제외하고는 제1 실시예와 구성이 동일하므로, 중복되는 설명은 생략하기로 한다.
이하에서는, 도 5a 내지 도 5e를 참조하여 본 발명의 제2 실시예에 따른 유지 전극 구동부의 구동 모드에 대해 설명한다. 도 5a 내지 도 5e는 도 4의 유지 전극 구동부(500)에서 트랜지스터의 턴온-턴오프 동작에 따른 구동 동작을 나타낸 도면이다. 본 발명의 실시예에 따른 유지 방전 구동부(500)의 동작은 제1 모드 내지 제5 모드로 구성된다.
먼저, 제1 모드의 전류 경로가 형성되기 전에, 커패시터(Cerc)는 미리 약Vs/2 전압 레벨을 갖는 전압으로 충전된다.
제1 모드(도 5a)는 패널 커패시터(Cp)에 Vs 전압까지 상승하는 전압 파형을 인가하는 모드이다. 도 5a에 도시한 것과 같이, 패널 커패시터에 Vs 전압까지 상승하는 전압 파형을 인가하기 위하여, 트랜지스터(Xr)만을 턴온하고, 그 외의 트랜지스터(Xf, Xe1, Xe2, Xs, Xg)는 턴오프한다. 그러면, 커패시터(Cerc)-트랜지스터(Xr)-다이오드(D1)-인덕터(L)-패널 커패시터(Cp)의 전류경로가 형성된다. 이때 전류 경로에서 LC 공진이 형성되어, 패널 커패시터(Cp)의 전압은 사실상 Vs 전압까지 상승한다.
제2 모드(도 5b)는 패널 커패시터에 Vs 전압을 인가하는 모드이다. 제2 모드(도 5b)에서는, 트랜지스터(Xs)만을 턴온하고, 그 외의 트랜지스터(Xr, Xf, Xe1, Xe2, Xg)는 턴오프한다. 그러면, 트랜지스터(Xs)를 통해 Vs 전원으로부터 Vs 전압이 X 전극에 공급되어, X 전극의 전압은 Vs 전압으로 유지된다.
또한, 제3 모드(도 5c)는 패널 커패시터(Cp)에 0V 전압까지 하강하는 전압 파형을 인가하는 모드이다. 제3 모드(도 5c)에서는, 트랜지스터(Xf)만이 턴온되고, 그 외 다른 트랜지스터(Xr, Xe1, Xe2, Xs, Xg)는 턴오프된다. 그러면, 패널 커패시터(Cp)-인덕터(L)-다이오드(D2)-트랜지스터(Xf)-커패시터(Cerc)의 전류경로가 형성된다. 이때의 전류 경로에서도 LC 공진회로가 형성되어, 패널 커패시터(Cp)의 전압은 0V 전압까지 감소한다.
다음으로 제4 모드(도 5d)는 패널 커패시터(Cp)에 0V 전압을 인가하는 모드이다. 제4 모드(도 5d)에서는 트랜지스터(Xg)만이 턴온되고, 그 외 다른 트랜지스터(Xr, Xf, Xe1, Xe2, Xs)는 턴오프된다. 그러면, 트랜지스터(Xg)를 통해 전원(GND)으로부터 0V 전압이 X 전극에 공급되어, X 전극의 전압은 0V로 유지된다.
유지 전극 구동부(500)를 제1 모드 내지 제4 모드를 순차적으로 동작시켜서, 유지 기간에서 X 전극에 유지 방전 펄스를 인가한다.
도 5e는 리셋기간의 하강 기간 및 어드레스 기간동안 X 전극의 전압을 Ve 전압으로 유지시키기 위한 유지 전극 구동부의 동작을 나타낸 것이다.
제5 모드(도 5e)에서는, 트랜지스터(Xe1)만이 턴온되고, 그 외 다른 트랜지스터(Xr, Xf, Xs, Xg)는 모두 턴오프된다. 그러면, 전원(Ve)-트랜지스터(Xe1)-트랜지 스터(Xe2)의 바디 다이오드-인덕터(L)-패널 커패시터(Cp)의 전류 경로를 통해 Ve 전압이 패널 커패시터(Cp)에 공급되어, 패널 커패시터(Cp)는 Ve 전압으로 유지된다.
이상과 같이, 제1 모드, 제3 모드 및 제5 모드에서 전류 경로에는 인덕터(L)이 포함된다. 즉 본 발명의 제2 실시예에 따르면, 하나의 인덕터를 이용하여, 유지기간에서 LC 공진을 통해 X 전극의 전압을 상승 또는 하강시키고, 리셋 기간의 하강기간 및 어드레스 기간에서 Ve 전압 인가 시에 돌입 전류를 차단한다. 이에 따라, 스위치의 파손을 방지하여 회로의 안정성을 확보할 뿐만 아니라, 인덕터 소자의 개수를 줄여 회로를 간소화할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에 의하면, 유지 전극 구동부에서 하나의 인덕터를 이용하여 바이어스 전압을 패널 커패시터에 인가하고, 전력 회수 동작을 수행하도록 함으로써, 소자의 개수를 줄일 수 있으므로, 보다 저렴하고 간단하게 구동 회로를 구현할 수 있다.

Claims (16)

  1. 일 방향으로 형성되어 있는 복수의 유지 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서,
    상기 복수의 유지 전극과 전력 회수용 전원 사이에 연결되는 적어도 하나의 인덕터,
    상기 인덕터의 제1단과 상기 전력 회수용 전원 사이에 연결되는 제1 트랜지스터,
    상기 인덕터의 제1단과 상기 전력 회수용 전원 사이에 연결되는 제2 트랜지스터 및
    상기 인덕터의 제1단과 제1 전압을 공급하는 제1 전원 사이에 연결되는 제3 트랜지스터를 포함하며,
    상기 제1 전압은 리셋 기간의 하강 기간 및 어드레스 기간에 상기 복수의 유지 전극의 전압으로 인가되는 플라즈마 표시 장치의 구동장치.
  2. 제1항에 있어서,
    상기 복수의 유지전극과 제2 전압을 공급하는 제2 전원 사이에 연결되는 제4 트랜지스터 및
    상기 복수의 유지 전극과 상기 제2 전압보다 낮은 제3 전압을 공급하는 제3 전원 사이에 연결되는 제5 트랜지스터를 더 포함하는 플라즈마 표시 장치의 구동 장치.
  3. 제2항에 있어서,
    상기 전력회수용 전원은 상기 제2 전압과 상기 제3 전압 사이의 전압을 충전하고 있는 플라즈마 표시 장치의 구동장치.
  4. 제2항에 있어서,
    상기 제2 전압은 유지 방전 펄스 전압과 동일한 레벨을 가지는 플라즈마 표시 장치의 구동장치.
  5. 제2항에 있어서,
    상기 제3 전압은 접지 전압인 플라즈마 표시 장치의 구동장치.
  6. 제2항에 있어서,
    상기 제2 전압은 상기 제1 전압보다 높은 레벨을 갖는 플라즈마 표시 장치의 구동장치.
  7. 제2항에 있어서,
    상기 제4 트랜지스터와 제5 트랜지스터는 각각 상기 인덕터의 제2단에 연결되는 플라즈마 표시 장치의 구동장치.
  8. 제1항에 있어서,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 바디 다이오드를 갖는 소자이며,
    상기 제2 트랜지스터와 직렬로 연결되고, 상기 제2 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제1 다이오드, 그리고
    상기 제3 트랜지스터와 직렬로 연결되고, 상기 제3 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제2 다이오드를 더 포함하는 플라즈마 표시 장치의 구동장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 트랜지스터, 제2 트랜지스터 또는 제3 트랜지스터 중 적어도 하나를 턴온하면 상기 인덕터를 통하여 상기 복수의 유지 전극에 전압을 인가시키기 위한 전류 경로가 형성되는 플라즈마 표시 장치의 구동 장치.
  10. 복수의 제1 전극, 복수의 제2 전극 및 상기 복수의 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극, 그리고, 상기 복수의 제1 전극, 제2 전극 및 제3 전극이 교차점에 형성되는 복수의 방전 셀을 포함하는 플라즈마 표시 패널, 및
    리셋 기간에서 상기 복수의 제1 전극의 전압을 제1 전압까지 점진적으로 하 강시켜서 적어도 하나의 방전 셀을 리셋 방전시키고, 어드레스 기간에서 상기 복수의 방전 셀 중 표시하고자 하는 방전 셀을 선택하며, 유지기간에서 상기 복수의 제1 및 제2 전극에 제2 전압을 교대로 인가하고, 상기 리셋 기간의 전압 하강 기간과 상기 어드레스 기간동안 상기 복수의 제2 전극을 제3 전압으로 바이어스하는 구동부를 포함하며,
    상기 구동부는,
    상기 복수의 제2 전극에 제1단이 연결되는 적어도 하나의 인덕터,
    상기 인덕터의 제2단과 전력 회수용 전원 사이에 연결되어 턴온 시에, 상기 복수의 제2 전극의 전압이 상기 제2 전압까지 증가하도록 동작하는 제1 트랜지스터,
    상기 인덕터의 제2단과 전력 회수용 전원 사이에 연결되어, 턴온 시에 상기 복수의 제2 전극의 전압이 상기 제2 전압보다 낮은 제4 전압까지 감소하도록 동작하는 제2 트랜지스터,
    상기 인덕터의 제2단과 상기 제3 전압을 공급하는 제1 전원 사이에 연결되어, 턴온 시에 상기 복수의 제2 전극에 상기 제3 전압을 인가하는 제3 트랜지스터를 포함하는 플라즈마 표시 장치.
  11. 제10항에 있어서,
    상기 구동부는, 상기 복수의 제2 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 연결되어, 턴온시에 상기 복수의 제2 전극에 상기 제2 전압을 인가하는 제4 트랜지스터 및
    상기 복수의 제2 전극과 상기 제4 전압을 공급하는 제3 전원사이에 연결되어, 턴온시에 상기 복수의 제2 전극에 상기 제4 전압을 인가하는 제5 트랜지스터를 더 포함하는 플라즈마 표시 장치.
  12. 제10항에 있어서,
    상기 전력 회수용 전원은 상기 제2 전압과 상기 제4 전압 사이의 전압을 충전하고 있는 플라즈마 표시 장치.
  13. 제10항에 있어서,
    상기 제2 전압은 유지 방전 펄스 전압과 동일하고, 상기 제4 전압은 접지 전압인 플라즈마 표시 장치.
  14. 제11항에 있어서,
    상기 제4 트랜지스터와 제5 트랜지스터는 각각 상기 인덕터의 제1단에 연결되는 플라즈마 표시 장치.
  15. 제10항에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터는 바디 다이오드를 갖는 소자이며,
    상기 인덕터의 제2단과 상기 전력 회수용 전원 사이에 상기 제1 트랜지스터 와 직렬로 연결되는 제1 다이오드, 그리고,
    상기 인덕터의 제2단과 상기 전력 회수용 전원 사이에 상기 제2 트랜지스터와 직렬로 연결되는 제2 다이오드를 더 포함하는 플라즈마 표시 장치.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서,
    상기 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터 중 적어도 하나를 턴온하면, 상기 인덕터를 통하여 상기 복수의 제2 전극에 전압을 인가시키기 위한 전류 경로가 형성되는 플라즈마 표시 장치.
KR1020060028354A 2006-03-29 2006-03-29 플라즈마 표시 장치 및 그 구동 장치 KR100739648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060028354A KR100739648B1 (ko) 2006-03-29 2006-03-29 플라즈마 표시 장치 및 그 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060028354A KR100739648B1 (ko) 2006-03-29 2006-03-29 플라즈마 표시 장치 및 그 구동 장치

Publications (1)

Publication Number Publication Date
KR100739648B1 true KR100739648B1 (ko) 2007-07-13

Family

ID=38504345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028354A KR100739648B1 (ko) 2006-03-29 2006-03-29 플라즈마 표시 장치 및 그 구동 장치

Country Status (1)

Country Link
KR (1) KR100739648B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016567A (ko) * 2004-08-18 2006-02-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그에 따른 구동 방법
KR20060016569A (ko) * 2004-08-18 2006-02-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100578938B1 (ko) * 2005-01-19 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016567A (ko) * 2004-08-18 2006-02-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그에 따른 구동 방법
KR20060016569A (ko) * 2004-08-18 2006-02-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100578938B1 (ko) * 2005-01-19 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
JP4693625B2 (ja) プラズマ表示装置とその駆動方法
KR100553205B1 (ko) 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR20050049849A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US6727659B2 (en) Apparatus and method for driving plasma display panels
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100561340B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100581965B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739648B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
EP1826743A1 (en) Energy recovery circuit and driving apparatus of plasma display panel
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708862B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100670177B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100739078B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100830992B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739596B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100741077B1 (ko) 디스플레이 패널의 구동장치
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100550983B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100627370B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee