KR100561340B1 - 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100561340B1
KR100561340B1 KR1020040015077A KR20040015077A KR100561340B1 KR 100561340 B1 KR100561340 B1 KR 100561340B1 KR 1020040015077 A KR1020040015077 A KR 1020040015077A KR 20040015077 A KR20040015077 A KR 20040015077A KR 100561340 B1 KR100561340 B1 KR 100561340B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
plasma display
display panel
Prior art date
Application number
KR1020040015077A
Other languages
English (en)
Other versions
KR20050089580A (ko
Inventor
김진성
양진호
김태성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040015077A priority Critical patent/KR100561340B1/ko
Publication of KR20050089580A publication Critical patent/KR20050089580A/ko
Application granted granted Critical
Publication of KR100561340B1 publication Critical patent/KR100561340B1/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01D—MECHANICAL METHODS OR APPARATUS IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS
    • D01D1/00—Treatment of filament-forming or like material
    • D01D1/10—Filtering or de-aerating the spinning solution or melt
    • D01D1/106—Filtering
    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01D—MECHANICAL METHODS OR APPARATUS IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS
    • D01D5/00—Formation of filaments, threads, or the like
    • D01D5/08—Melt spinning methods
    • D01D5/088—Cooling filaments, threads or the like, leaving the spinnerettes
    • D01D5/092—Cooling filaments, threads or the like, leaving the spinnerettes in shafts or chimneys

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Textile Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널과 그의 구동 장치 및 구동 방법에 관한 것이다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 리셋 기간에서 어드레스 기간으로 넘어갈 때 모든 스캔 IC의 고전압 구동 스위치를 온 시키지 않고 스캔 고전압보다 높은 전압을 인가한 후 스캔 IC의 출력을 플로팅시켜서 고전압 구동 스위치의 드레인과 소스의 전압을 동일하게 만든 후 스위치를 동시에 온 시킨다. 이와 같이 하면 스위치가 온 되는 순간 스위치에 전류가 흐르지 않기 때문에, 구동회로의 안정성이 떨어지거나 노이즈 및 EMI 문제 등을 해결할 수 있다.
플라즈마 디스플레이 패널, EMI, 스캔 IC

Description

플라즈마 디스플레이 패널의 구동 장치 및 구동 방법{DRIVING APPARATUS AND DRIVING METHOD OF PLASMA DISPLAY PANEL}
도 1은 플라즈마 디스플레이 패널의 일부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도이다.
도 3은 종래 기술에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치를 나타내는 도이다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 X, Y 전극 구동부의 상세 회로도이다.
도 6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 7은 본 발명의 제1 실시예에 따른 구동 파형이 인가될 때의 전류 경로를 나타내는 도이다..
도 8은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 9는 본 발명의 제2 실시예에 따른 구동파형이 인가될 때의 전류 흐름을 나타낸 도이다.
본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)의 구동장치 및 구동 방법에 관한 것이다.
최근 평면 디스플레이 장치 중에서 PDP는 다른 디스플레이 장치에 비해 휘도 및 발광 효율이 높고 시야각이 넓다는 장점으로 인하여 평면 디스플레이 장치로서 각광을 받고 있다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도 1 및 도 2를 참조하여 플라즈마 디스플레이 패널의 구조에 대하여 설명한다.
도 1은 플라즈마 디스플레이 패널의 일부 사시도이며, 도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.
그리고 도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 복수의 어드레스 전극(A1-Am)이 세로 방향으로 배열되어 있고 가로 방향으로 복수의 주사 전극(Y1-Yn) 및 유지 전극(X1-X n)이 쌍으로 배열되어 있다.
일반적으로 플라즈마 디스플레이 패널은 한 프레임이 복수의 서브필드로 나누어져 구동되며, 서브필드의 조합에 의해 계조가 표현된다. 일반적으로 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.
리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
이때, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽전하는 실제로 전극 자체에 접촉 되지는 않지만, 여기서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.
도 3은 이러한 종래기술에 따른 X, Y 전극의 파형을 나타낸 도이다.
한편, 도 3에 도시된 바와 같이, 종래에는 리셋 기간 종료 후 어드레스 기간으로 넘어가는 순간 모든 Y 전극에 스캔 하이 전압(VscH)을 인가한다.
이때, 모든 Y 전극에 동시에 전압(VscH)을 인가하기 위해서는 모든 스캔 드라이버 IC의 고전압부 스위치를 동시에 온 시키기 때문에 스캔 드라이버 IC에 순간적으로 매우 큰 전류가 흐르게 되어 회로가 불안정할 뿐만 아니라 노이즈 및 EMI의 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 리셋 구간에서 어드레스 구간으로 넘어갈 때 전류의 경로를 변경시켜서 EMI와 노이즈를 감소시키는 플라즈마 디스플레이 패널의 구동장치를 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법으로서,
어드레스 구간에,
a) 상기 제1 전극의 전압을 제1 전압으로 상승시키는 단계; b) 상기 a) 단계 후에, 상기 제1 전극을 플로팅시키는 단계; c) 상기 b) 단계 후에, 상기 제1 전극의 전압을 제2 전압으로 낮추는 단계; 및 d) 상기 c) 단계 후에, 상기 복수의 제1 전극을 순차적으로 선택하며, 상기 선택된 제1 전극에는 제3 전압을 인가하고, 다른 제1 전극에는 상기 제2 전압을 인가하는 단계를 포함한다.
상기 a) 단계에서,
상기 제1 전극에 전기적으로 연결된 인덕터를 통하여 상기 제1 전극에 제1 전압까지 상승하는 파형을 인가하며, 상기 제1 전압은 유지전압인 것이 바람직하다.
본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 복수의 제1 전극, 복수의 제2 전극, 복수의 제1 전극에 각각 연결되는 복수의 선택 회로를 포함하는 플라즈마 디스플레이 패널의 구동방법으로서,
상기 선택 회로는 소스 또는 드레인이 제1 전극에 연결되는 제1 트랜지스터와 드레인 또는 소스가 제1 전극에 연결되는 제2 트랜지스터를 포함하며,
상기 구동방법은,
a) 어드레스 구간 초기에, 상기 제1 전극에 상기 제1 트랜지스터의 바디 다이오드를 통하여 제1 전압을 인가하는 단계; b) 상기 복수의 선택 회로의 제1 및 제2 트랜지스터를 턴 오프하는 단계; c) 상기 제2 트랜지스터의 바디 다이오드를 통하여 상기 제1 전극의 전압을 제2 전압까지 낮추는 단계; d) 상기 복수의 선택 회로의 제2 트랜지스터를 턴 온하는 단계; 및 e) 상기 복수의 제1 전극을 순차적으로 선택하며, 상기 선택된 제1 전극에는 상기 제1 트랜지스터를 턴 온하여 제3 전 압을 인가하고, 다른 제1 전극에는 상기 제2 트랜지스터를 턴 온하여 상기 제2 전압을 인가하는 단계를 포함한다.
상기 d) 단계에서,
상기 제1 전극의 전압이 상기 제2 전압으로 유지된 상태에서 상기 제2 트랜지스터를 턴 온하며, 상기 제2 트랜지스터가 턴 온될 때 상기 제2 트랜지스터의 소스와 드레인 전압이 실질적으로 동일한 것이 바람직하다.
본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동장치는 복수의 제1 전극, 복수의 제2 전극, 상기 제1 및 제2 전극에 의해 형성되는 패널 커패시터에 전압을 인가하는 플라즈마 디스플레이 패널의 구동장치로서,
상기 제1 전극에 유지방전을 위한 전압을 인가하는 유지 구동부; 각각 제1 단이 제1 전극에 연결되는 제1 트랜지스터와 제2 단이 제1 전극에 연결되는 제2 트랜지스터를 포함하며, 어드레스 기간에 상기 복수의 제1 전극에 순차적으로 주사전압을 인가하도록 동작하는 복수의 선택회로; 제3 트랜지스터와 상기 제1 트랜지스터를 통하여 상기 제1 전극에 상기 주사전압을 공급하는 제1 전원; 및 상기 제2 트랜지스터를 통하여 상기 어드레스 기간에서 상기 주사전압이 인가된 제1 전극 이외의 제1 전극에 제1 전압을 인가하는 제2 전원을 포함하며,
어드레스 구간 초기에, 상기 제1 유지 구동부 및 상기 제1 트랜지스터의 바디 다이오드를 통하여 상기 제1 전극에 제3 전압을 인가한 후 상기 제1 및 제2 트랜지스터를 턴 오프시킨 상태에서 상기 제3 트랜지스터를 턴 온하여 상기 제2 트랜지스터의 바디 다이오드를 통하여 상기 제1 전극의 전압을 상기 제1 전압까지 낮추 고, 상기 제2 트랜지스터를 턴 온하여 상기 복수의 제1 전극에 상기 제1 전압을 인가한다.
상기 유지 구동부는,
상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결된 인덕터; 및 상기 제1 인덕터의 제2 단과 상기 제3 전압을 공급하는 제3 전원 사이에 전기적으로 연결되는 제3 트랜지스터를 포함하며, 상기 제3 트랜지스터가 턴 온되어 상기 제1 전극에 상기 제3 전압이 인가된다.
또한, 상기 유지 구동부는,
상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결된 인덕터; 및 상기 제1 인덕터의 제2 단과 제4 전압을 공급하는 제4 전원 사이에 전기적으로 연결되는 제4 트랜지스터를 포함할 수 있으며, 상기 제4 트랜지스터가 턴 온되어 상기 제1 전극에 상기 제3 전압이 충전된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 대하여 도 4를 참고로 하여 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치를 나타내는 도면이다.
도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치는 플라즈마 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 Y 전극 구동부의 상세 회로도이다.
도 5에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 Y 전극 구동부(320)는 리셋 구동부(321), 주사 구동부(322) 및 유지 구동부(323)를 포함한다.
리셋 구동부(321)는 리셋 구간에서 상승하는 리셋 파형을 생성하는 상승 램프부로서 전압(Vset-Vs)을 공급하는 전원(Vset-Vs), 플로팅 전원으로 동작하는 커패시터(Cset), 램프 스위치(Yrr) 및 전류의 역류를 방지하기 위하여 유지 구동부(323)에서 생성된 유지전압이 상기 패널 커패시터로 인가되는 메인 패스에 형성되는 스위치(Ypp)를 포함하며, 하강하는 리셋 파형을 생성하는 하강 램프부로서 전원(VscL)에 연결된 램프 스위치(Yfr), 전류의 역류를 방지하기 위하여 패널 커패시터(Cp)에 방전 전압이 인가되는 메인 패스에 형성되는 스위치(Ypn)를 포함한다.
리셋 기간 이전에 커패시터(Cset)는 스위치(Yg)가 턴온시에 (Vset-Vs) 전압을 공급하는 전원(Vset-Vs)에 의해 (Vset-Vs) 전압으로 충전된다. 리셋 기간 초기에 스위치(Ys)가 턴온되어 Y 전극에 전압(Vs)이 인가된 후, 스위치(Yrr)가 턴온되면 커패시터(Cset)에 충전된 전압에 의해 패널 커패시터(Cp)의 전압이 전압(Vset)까지 점진적으로 상승한다.
이후, 스위치(Ys)가 턴 온되고 스위치(Yrr)가 턴 오프되어 Y 전극에 전압(Vs)이 인가되고, 스위치(Yfr)가 턴 온되면 Y 전극에 충전된 전압은 전압(VscL)까지 점진적으로 감소한다.
주사 구동부(322)는 어드레스 구간에서 주사펄스를 생성하며, 전원(VscH, VscL), 커패시터(Csc), 스위치(YscL) 및 Y 전극에 연결되는 복수의 스캔 IC를 포함한다. 스캔 IC는 스위치(SCH, SCL)를 포함하며 스위치(SCH)의 소스와 스위치(SCL)의 드레인은 패널 커패시터(Cp)의 Y 전극에 연결되어 있다.
상기 선택 회로는 소스 또는 드레인이 제1 전극에 연결되는 제1 트랜지스터(SCL)와 드레인 또는 소스가 제1 전극에 연결되는 제2 트랜지스터(SCH)를 포함하며,
어드레스 구간에, 스위치(YscL)는 항상 턴 온된 상태를 유지하며, 선택되는 Y 전극에는 스위치(SCL)가 턴 온되어 전압(VscL)이 인가되며, 선택되지 않은 Y 전극에는 전원(VscH)에 의하여 커패시터(Csc)에 충전된 전압이 스위치(SCH)를 통하여 인가된다.
유지 구동부(323)는 유지 구간에서 유지방전 펄스를 생성하며, 전원(Vs)과 접지(GND) 사이에 연결된 스위치(Ys, Yg), 전력 회수용 커패시터(Cyr)와 스위치(Yr, Yf), 인덕터(Ly) 및 다이오드(YDr, YDf, YDCH, YDCL)를 포함한다.
유지 구간 이전에 커패시터(Cyr)에는 전압(Vs/2)이 충전되어 있으며, 유지 구간에 스위치(Yr)가 턴 온되면 인덕터(Ly)와 패널 커패시터(Cp) 사이에 공진이 발생하여 패널 커패시터(Cp)가 충전되고, 이후 스위치(Ys)를 통하여 패널 커패시터(Cp)에 전압(Vs)이 계속 공급된다. 또한, 스위치(Yf)가 턴 온되면 인덕터(Ly)와 패널 커패시터(Cp) 사이에 공진이 발생하여 패널 커패시터(Cp)가 방전되고, 이후 스위치(Yg)를 통하여 패널 커패시터(Cp)의 전압을 0V로 유지한다.
이때, 다이오드(YDr, YDf)는 스위치(Yr, Yf)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 스위치(Yr, Yf)의 바디 다이오드와 반대 방향으로 형성되며, 다이오드(YDCH, YDCL)는 전원(Vs)과 인덕터(Ly)의 제2단 전위를 클램핑한다.
여기서, 패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 커패시턴스 성분을 등가적으로 나타낸 것이다. 또한, 편의상 패널 커패시터(Cp)의 X 전극은 접지 단자에 연결된 것으로 표시하였으나, 실제로 X 전극에는 X 전극 구동부(340)가 연결되어 있다.
또한, 도 5에서 각 부의 스위치는 n 채널형 MOSFET로 표시하였으며, 각각의 스위치는 바디 다이오드를 포함할 수 있다.
이러한 본 발명의 제1 실시예에 따른 구동 회로에 의해 패널 커패시터(Cp)에 주사펄스 및 유지방전 펄스가 인가되는 과정을 도 6 및 도 7을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널에 인가되는 구동 파형도이고, 도 7은 본 발명의 제1 실시예에 따른 구동 파형이 인가될 때의 전류 경로를 나타내는 도면이다.
도 6 및 도 7에 도시된 바와 같이, 본 발명의 제1 실시예에서는 리셋 기간에서 어드레스 기간으로 넘어갈 때 먼저 유지 구동부(323)의 스위치(Yr)를 온 시킨다. 그러면, 커패시터(Cyr)-스위치(Yr)-인덕터(Ly)-스위치(Ypp)의 바디 다이오드-스위치(Ypn)-스위치(SCL)의 바디 다이오드-패널 커패시터(Cp)의 경로(도 7의 경로 1)가 형성되고, 인덕터(Ly)와 패널 커패시터(Cp)의 공진에 의하여 Y 전극의 전압이 전압(Vs)까지 상승한다.
이후, 스캔 IC의 스위치(SCH, SCL)를 모두 턴 오프하여 Y 전극으로의 출력을 플로팅 시킨 상태에서 스위치(YscL)를 온 시켜서 스캔 IC의 로우 사이드 즉 스위치(SCL)의 소스 전압을 전압(VscL)으로 낮춘다. 그러면 스캔 IC의 하이 사이드 즉 스위치(SCH)의 드레인 전압도 전압(VscH)으로 낮아진다.
이때, 패널 커패시터(Cp)의 Y 전극 전압 즉 스위치(SCH)의 소스 전압(Vs)이 스위치(SCH)의 드레인 전압(VscH)보다 높기 때문에 도 7의 경로 2와 같이 스위치(SCH)의 바디다이오드-커패시터(Csc)-스위치(YscL)의 전류 경로가 형성된다. 따라서 Y 전극의 전압(스위치(SCH)의 소스 전압)이 스위치(SCH)의 드레인 전압(VscH)까지 하강한다.
이 상태에서 모든 스캔 IC의 스위치(SCH)를 온 시켜서 모든 Y 전극에 전압(VscH)을 공급한다. 그러면 Y 전극에 전압(VscH)이 인가될 때 스위치(SCH)의 드레인과 소스의 전압이 동일하기 때문에 스위치(SCH)는 영전압 스위칭을 하게 된다. 따라서 모든 스캔 IC의 스위치(SCH)를 동시에 온 시키더라도 전류가 흐르지 않으므로, 구동회로의 안정성이 떨어지거나 노이즈 및 EMI 문제 등을 해결할 수 있다.
이후 어드레스 기간 동안 스위치(YscL)는 온 상태를 유지하며, 스위치(SCH, SCL)의 온 오프 동작을 통하여 Y 전극에 주사 펄스를 인가한다.
한편, 본 발명의 제1 실시예에서는 유지 구동부(323)의 스위치(Yr)를 이용하여 어드레스 구간 초기에 Y 전극에 전압(Vs)을 인가하였으나, 이와는 달리 스위치(Ys)를 이용할 수도 있다.
도 8은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널에 인가되는 구동 파형도이고, 도 9는 본 발명의 제2 실시예에 따른 구동 파형이 인가될 때의 전류 경로를 나타내는 도면이다.
도 8 및 도 9에 도시된 바와 같이, 본 발명의 제2 실시예에서는 리셋 구간 종료 후 스위치(Ys)와 스위치(SCL)를 온 시킨다. 그러면 스위치(Ys)-스위치(Ypp)의 바디 다이오드-스위치(Ypn)-스위치(SCL)의 경로(도 9의 경로 1)를 통하여 Y 전극에는 전압(Vs)이 인가된다.
이후, 스캔 IC의 스위치(SCH, SCL)를 모두 턴 오프하여 Y 전극으로의 출력을 플로팅 시킨 상태에서 스위치(YscL)를 온 시켜서 스캔 IC의 로우 사이드 즉 스위치(SCL)의 소스 전압을 전압(VscL)으로 낮춘다. 그러면 스캔 IC의 하이 사이드 즉 스위치(SCH)의 드레인 전압도 전압(VscH)으로 낮아진다.
이때, 패널 커패시터(Cp)의 Y 전극 전압 즉 스위치(SCH)의 소스 전압(Vs)이 스위치(SCH)의 드레인 전압(VscH)보다 높기 때문에 도 9의 경로 2와 같이 스위치(SCH)의 바디다이오드-커패시터(Csc)-스위치(YscL)의 전류 경로가 형성된다. 따라서 Y 전극의 전압(스위치(SCH)의 소스 전압)이 스위치(SCH)의 드레인 전압(VscH)까지 하강한다.
이 상태에서 모든 스캔 IC의 스위치(SCH)를 온 시켜서 모든 Y 전극에 전압(VscH)을 공급한다. 그러면 Y 전극에 전압(VscH)이 인가될 때 스위치(SCH)의 드레인과 소스의 전압이 동일하기 때문에 스위치(SCH)는 영전압 스위칭을 하게 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리셋 기간에서 어드레스 기간으로 넘어갈 때 모든 스캔 IC의 고전압 구동 스위치를 온 시키지 않고 스캔 고전압보다 높은 전압을 인가한 후 스캔 IC의 출력을 플로팅시켜서 고전압 구동 스위치의 드레인과 소스의 전압을 동일하게 만든 후 스위치를 동시에 온 시키기 때문에 스위치에 전류가 흐르지 않아서 구동회로의 안정성이 떨어지거나 노이즈 및 EMI 문제 등을 해결할 수 있다.

Claims (10)

  1. 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    어드레스 구간에,
    a) 상기 제1 전극의 전압을 제1 전압으로 상승시키는 단계;
    b) 상기 a) 단계 후에, 상기 제1 전극을 플로팅시키는 단계;
    c) 상기 b) 단계 후에, 상기 제1 전극의 전압을 제2 전압으로 낮추는 단계; 및
    d) 상기 c) 단계 후에, 상기 복수의 제1 전극을 순차적으로 선택하며, 상기 선택된 제1 전극에는 제3 전압을 인가하고, 다른 제1 전극에는 상기 제2 전압을 인가하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 a) 단계에서,
    상기 제1 전극에 전기적으로 연결된 인덕터를 통하여 상기 제1 전극에 제1 전압까지 상승하는 파형을 인가하는
    플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전압은 유지전압인
    플라즈마 디스플레이 패널의 구동 방법.
  4. 복수의 제1 전극, 복수의 제2 전극, 복수의 제1 전극에 각각 연결되는 복수의 선택 회로를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 선택 회로는 소스 또는 드레인이 제1 전극에 연결되는 제1 트랜지스터와 드레인 또는 소스가 제1 전극에 연결되는 제2 트랜지스터를 포함하며,
    상기 구동방법은,
    a) 어드레스 구간 초기에, 상기 제1 전극에 상기 제1 트랜지스터의 바디 다이오드를 통하여 제1 전압을 인가하는 단계;
    b) 상기 복수의 선택 회로의 제1 및 제2 트랜지스터를 턴 오프하는 단계;
    c) 상기 제2 트랜지스터의 바디 다이오드를 통하여 상기 제1 전극의 전압을 제2 전압까지 낮추는 단계;
    d) 상기 복수의 선택 회로의 제2 트랜지스터를 턴 온하는 단계; 및
    e) 상기 복수의 제1 전극을 순차적으로 선택하며, 상기 선택된 제1 전극에는 상기 제1 트랜지스터를 턴 온하여 제3 전압을 인가하고, 다른 제1 전극에는 상기 제2 트랜지스터를 턴 온하여 상기 제2 전압을 인가하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제4항에 있어서,
    상기 d) 단계에서,
    상기 제1 전극의 전압이 상기 제2 전압으로 유지된 상태에서 상기 제2 트랜지스터를 턴 온하는
    플라즈마 디스플레이 패널의 구동 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 d) 단계에서,
    상기 제2 트랜지스터가 턴 온될 때 상기 제2 트랜지스터의 소스와 드레인 전압이 실질적으로 동일한
    플라즈마 디스플레이 패널의 구동방법.
  7. 복수의 제1 전극, 복수의 제2 전극, 상기 제1 및 제2 전극에 의해 형성되는 패널 커패시터에 전압을 인가하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 제1 전극에 유지방전을 위한 전압을 인가하는 유지 구동부;
    각각 제1 단이 제1 전극에 연결되는 제1 트랜지스터와 제2 단이 제1 전극에 연결되는 제2 트랜지스터를 포함하며, 어드레스 기간에 상기 복수의 제1 전극에 순차적으로 주사전압을 인가하도록 동작하는 복수의 선택회로;
    제3 트랜지스터와 상기 제1 트랜지스터를 통하여 상기 제1 전극에 상기 주사전압을 공급하는 제1 전원; 및
    상기 제2 트랜지스터를 통하여 상기 어드레스 기간에서 상기 주사전압이 인가된 제1 전극 이외의 제1 전극에 제1 전압을 인가하는 제2 전원을 포함하며,
    어드레스 구간 초기에, 상기 제1 유지 구동부 및 상기 제1 트랜지스터의 바디 다이오드를 통하여 상기 제1 전극에 제3 전압을 인가한 후 상기 제1 및 제2 트랜지스터를 턴 오프시킨 상태에서 상기 제3 트랜지스터를 턴 온하여 상기 제2 트랜지스터의 바디 다이오드를 통하여 상기 제1 전극의 전압을 상기 제1 전압까지 낮추고, 상기 제2 트랜지스터를 턴 온하여 상기 복수의 제1 전극에 상기 제1 전압을 인가하는
    플라즈마 디스플레이 패널의 구동장치.
  8. 제7항에 있어서,
    상기 유지 구동부는,
    상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결된 인덕터; 및
    상기 인덕터의 제2 단과 상기 제3 전압을 공급하는 제3 전원 사이에 전기적으로 연결되는 제3 트랜지스터를 포함하며,
    상기 제3 트랜지스터가 턴 온되어 상기 제1 전극에 상기 제3 전압이 인가되는
    플라즈마 디스플레이 패널의 구동 장치.
  9. 제8항에 있어서,
    상기 유지 구동부는,
    상기 인덕터의 제2 단과 상기 제3 전압보다 낮은 제4 전압을 공급하는 제4 전원 사이에 전기적으로 연결되는 제4 트랜지스터를 더 포함하며,
    상기 제4 트랜지스터가 턴 온되어 상기 제1 전극에 상기 제3 전압이 충전되는
    플라즈마 디스플레이 패널의 구동 장치.
  10. 제9항에 있어서,
    상기 인덕터의 제2 단과 상기 제4 트랜지스터 사이에 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 다이오드
    를 더 포함하는 플라즈마 디스플레이 패널의 구동장치.
KR1020040015077A 2004-03-05 2004-03-05 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 KR100561340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040015077A KR100561340B1 (ko) 2004-03-05 2004-03-05 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040015077A KR100561340B1 (ko) 2004-03-05 2004-03-05 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20050089580A KR20050089580A (ko) 2005-09-08
KR100561340B1 true KR100561340B1 (ko) 2006-03-17

Family

ID=37271979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015077A KR100561340B1 (ko) 2004-03-05 2004-03-05 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Country Status (1)

Country Link
KR (1) KR100561340B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719490B2 (en) 2005-08-17 2010-05-18 Lg Electronics Inc. Plasma display apparatus
KR100774966B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100762776B1 (ko) * 2006-05-19 2007-10-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
EP1862998B1 (en) 2006-05-19 2012-04-11 LG Electronics, Inc. Plasma display apparatus
KR100785315B1 (ko) * 2006-05-19 2007-12-17 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100777748B1 (ko) * 2006-12-20 2007-11-19 삼성에스디아이 주식회사 플라즈마 디스플레이 장치의 구동 방법

Also Published As

Publication number Publication date
KR20050089580A (ko) 2005-09-08

Similar Documents

Publication Publication Date Title
US7417603B2 (en) Plasma display panel driving device and method
US7755576B2 (en) Plasma display device, and device and method for driving plasma display panel
KR100551008B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 방법
KR100467452B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
KR100578837B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100578816B1 (ko) 플라즈마 표시 장치와 그의 구동방법
KR100553205B1 (ko) 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR100551033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널의 구동 장치 및 플라즈마 표시 장치
KR100560472B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 구동 방법
JP2005128507A (ja) プラズマディスプレイパネル及びその駆動装置、並びにその駆動方法
JP4031001B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100561340B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100551009B1 (ko) 플라즈마 디스플레이 패널과 그의 구동방법
KR100578962B1 (ko) 플라즈마 디스플레이 패널의 구동 장치와 구동 방법
KR100529084B1 (ko) 플라즈마 디스플레이 패널과 그의 구동방법
KR100508953B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 장치
KR100542226B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100529083B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 장치
KR100508956B1 (ko) 플라즈마 디스플레이 패널과 그의 구동장치
KR100508954B1 (ko) 플라즈마 디스플레이 패널과 그의 구동장치
KR100599728B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20080047872A (ko) 플라즈마 표시 장치와 구동방법
KR20060040050A (ko) 플라즈마 표시 장치와 그의 구동 방법
KR20050049854A (ko) 플라즈마 디스플레이 패널의 구동장치와 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee