JP2001083932A - Ｅｌ表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＥＬ表示パネルに走査電圧及びデータ電圧を
供給するための電圧供給回路の動作信頼性を向上させる
と共に、コストの低減を実現すること。 【解決手段】 電圧供給回路８は、入力端子ＩＮ３・Ｉ
Ｎ４間に直流電圧Ｖｍが与えられ、入力端子ＩＮ１・Ｉ
Ｎ２間に直流電圧Ｖｒ−Ｖｍが与えられる。データ側ド
ライバＩＣ４には、直流電圧Ｖｍ及び接地電圧が供給さ
れる。走査側ドライバＩＣ２、３の共通接続線Ｌ１に
は、ＰチャネルＦＥＴ１３のオン時に直流電圧Ｖｍに直
流電圧Ｖｒ−Ｖｍを重畳させた電圧Ｖｒが供給され、共
通接続線Ｌ２には、ＮチャネルＦＥＴ１２のオン時に直
流電圧Ｖｒ−Ｖｍの極性を反転させた電圧−Ｖｒ＋Ｖｍ
が与えられる。電圧分担回路１４は、トランジスタ１６
がされたときに、分圧回路１５からの分圧電圧Ｖｄによ
ってＰチャネルＦＥＴ１３をオンさせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、走査電極及びデー
タ電極が交差した位置にＥＬ素子が形成されたＥＬ表示
パネルを駆動するためのＥＬ表示装置に関する。

【０００２】

【従来の技術】この種のＥＬ表示装置の一例として、例
えば特許第２９１４２３４号に記載されたものがある。
これは、走査電極に対して正負のフィールド毎に異なる
極性の走査電圧を印加するようにしたＥＬ表示装置にお
いて、正負の各フィールドにて走査側のドライバＩＣに
印加される電圧が、走査電圧よりオフセット電圧分だけ
低くなるように構成することにより、当該ドライバＩＣ
に必要な耐圧を低くしたものであり、図６に示すような
電圧供給回路を設けるようにしている。

【０００３】図６において、電圧供給回路８０は、Ｖｍ
の電圧を有する第１の電源８１と、Ｖｒ−Ｖｍの電圧を
有する第２の電源８２とを有し、第１の電源８１の両端
をデータ側ドライバＩＣ９０に接続し、第２の電源８２
の両端を走査側ドライバＩＣ９１に接続線Ｌ１、Ｌ２を
介して接続している。また、第２の電源８２の陽極はＮ
チャネルＦＥＴ８３を介して接地され、第１の電源８１
の陽極と第２の電源８２の陰極とがＰチャネルＦＥＴ８
４を介して接続される。ＰチャネルＦＥＴ８４のゲート
には、入力端子Ｓ２からカップリングコンデンサ８５、
定電圧ダイオード８６、抵抗８７、フィルタ回路８８を
介して制御信号が入力される。ＮチャネルＦＥＴ８４の
ゲートには、入力端子Ｓ１からフィルタ回路８９を介し
て制御信号が入力される。

【０００４】そして、正フィールド時には、入力端子Ｓ
１、Ｓ２共にローレベルの制御信号が入力され、Ｎチャ
ネルＦＥＴ８３がオフし、ＰチャネルＦＥＴ８４がオン
する。このようにＰチャネルＦＥＴ８４がオンした状態
では、走査側ドライバＩＣ９１の一方の接続線Ｌ２に対
し、第１の電源８１の陽極からの電圧Ｖｍがオフセット
電圧として出力され、他方の接続線Ｌ１に対し、第１の
電源８１の陽極からの電圧Ｖｍに第２の電源８３の電圧
Ｖｒ−Ｖｍが重畳した電圧Ｖｒ（＝Ｖｒ−Ｖｍ＋Ｖｍ）
が出力される。このように走査側ドライバＩＣ９１に出
力される電圧Ｖｒと、データ側ドライバＩＣ９０に出力
される接地電圧とによって、正フィールドでの駆動電圧
（走査電圧及びデータ電圧の合成電圧＝Ｖｒ）が作成さ
れる。

【０００５】また、負フィールド時には、入力端子Ｓ
１、Ｓ２共にハイレベルの制御信号が入力され、Ｎチャ
ネルＦＥＴ８３がオンし、ＰチャネルＦＥＴ８４がオフ
する。このようにＮチャネルＦＥＴ８３がオンした状態
では、走査側ドライバＩＣ９１の一方の接続線Ｌ２に対
し、第２の電源８２の陰極からの電圧Ｖｒ−Ｖｍを極性
反転させた−Ｖｒ＋Ｖｍが出力され、他方の接続線Ｌ１
に対し接地電圧が出力される。このように走査側ドライ
バＩＣ９１に出力される電圧−Ｖｒ＋Ｖｍと、データ側
ドライバＩＣ９０に出力される直流電圧Ｖｍとによっ
て、正フィールドでの駆動電圧（走査電圧及びデータ電
圧の合成電圧＝−Ｖｒ）が作成される。

【０００６】尚、第１の電源８１及び第２の電源８２
は、実際には、電源スイッチの投入に応じて動作状態と
なるスイッチングレギュレータ、そのレギュレータ出力
を昇圧及び降圧して前記複数レベルの交流電圧を発生す
るトランス、その出力を整流・平滑する整流回路及び平
滑用コンデンサなどを含んで構成されたもので、その電
源投入時及び遮断時には、出力電圧が不安定になるとい
う特性がある。

【０００７】

【発明が解決しようとする課題】上記従来構成では、Ｐ
チャネルＦＥＴ８４をオンさせるための制御信号を伝達
するために、一般的な手段であるカップリングコンデン
サ８５を使用している。しかしながら、このようなカッ
プリング方式では、基準電圧（第１の電源８１の出力電
圧）が安定している状態でのみ、コンデンサ８５の前後
で正常な信号伝達を期待できるが、安定していない状態
では、ＰチャネルＦＥＴ８４が正常に動作しない場合が
ある。このため、電源投入時や遮断時のように上記基準
電圧が不安定になる期間には、ＰチャネルＦＥＴ８４が
不用意にオンする場合がある。特に、電源投入時におい
ては、ＮチャネルＦＥＴ８３が制御信号に関係なくオン
することがあって、両ＦＥＴ８３及び８４が同時オンし
てしまう可能性があり、このような状態となった場合に
は、大電流（貫通電流）が流れて回路が破壊される恐れ
が出てくる。また、コンデンサ８５の両端には、基準電
圧に対応した比較的大きな電位差（例えば４０Ｖ程度）
が生ずるため、コンデンサ８５として高耐圧の高価なも
のが必要となってコスト上昇を招くことになり、特に省
スペース化のためにチップコンデンサを使用する場合に
はコストが一層高くなるという問題点があった。

【０００８】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、ＥＬ表示パネルに走査電圧
及びデータ電圧を供給するための電圧供給回路の動作信
頼性を向上できると共に、コストの低減を実現可能にな
るＥＬ表示装置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の手段を採用できる。この手段によれ
ば、正フィールド時には、電圧供給回路に設けられた電
圧分担回路内において、スイッチング素子が制御信号に
よりオンされるのに応じて、分圧回路が第１電源部から
の第１の電圧を分圧するようになり、その分圧電圧によ
り第１スイッチング手段がオンされる。このように第１
スイッチング手段がオンされた状態では、第１電源部が
発生する第１の電圧と、当該第１の電圧に第２電源部が
発生する第２の電圧とを重畳させた電圧が走査電極駆動
回路に与えられる。このとき、データ電極駆動回路に
は、第１電源部から接地電圧が与えられている。従っ
て、走査電極駆動回路から第１の電圧及び第２の電圧の
重畳電圧に応じたレベルの走査電圧を出力し、データ電
極駆動回路から接地電圧に応じたレベルのデータ電圧を
出力すれば、それら走査電圧及びデータ電圧の合成電圧
として、第１の電圧及び第２の電圧を加算した大きさの
正極性電圧を作成することができる。

【００１０】この場合、第１スイッチング手段をオンさ
せるために、制御信号によりオンされるスイッチング素
子及び分圧回路を備えた電圧分担回路を設ける構成とな
っているから、カップリングコンデンサを用いた従来構
成のように、交流成分の通過に起因して第１スイッチン
グ手段が不用意にオンしてしまうことがなくなる。つま
り、第１スイッチング手段の動作が安定したものになる
から、電圧供給回路の電源投入時などにおいて第１スイ
ッチング手段及び第２スイッチング手段が双方ともオン
して貫通電流が流れる事態を招くことがなくなるなど、
電圧供給回路の動作信頼性が向上するようになる。ま
た、電圧分担回路内のスイッチング素子や分圧回路を構
成する素子（例えば抵抗）は、高耐圧チップ部品として
安価に流通しており、従って、チップ部品を採用して省
スペース化を図る場合において、高価なチップコンデン
サが必要となる従来構成に比べてコストを低減すること
が可能になる。

【００１１】一方、負フィールド時には、制御信号によ
り第２スイッチング手段がオンされるのに応じて、第２
の電圧の極性を反転させた電圧が走査電極駆動回路に与
えられる。このとき、データ電極駆動回路には、第１電
源部から第１の電圧が与えられている。従って、走査電
極駆動回路から第２の電圧の極性を反転させたレベルの
走査電圧を出力し、データ電極駆動回路から第１の電圧
に応じたレベルのデータ電圧を出力すれば、それら走査
電圧及びデータ電圧の合成電圧として、第１の電圧及び
第２の電圧を加算した大きさの負極性電圧を作成するこ
とができる。

【００１２】請求項２記載の手段によれば、第１スイッ
チング手段がオンされたときに、第１電源部及び第２電
源部が直列に接続された状態となるから、第１の電圧に
第２の電圧を重畳させた電圧を確実に発生できるように
なる。

【００１３】請求項３記載の手段によれば、電圧分担回
路が有する分圧回路は、複数の抵抗を直列接続して構成
され、第１電源部が発生する第１の電圧のレベルが正常
範囲にある状態時に前記第１スイッチング手段をオンさ
せるレベルの分圧電圧を出力する構成となっている。従
って、電圧供給回路の電源投入時や遮断時において、上
記第１の電圧が不安定な状態となった期間に第１スイッ
チング手段が不用意にオンしてしまう事態を確実に防止
できるようになり、動作信頼性を一段と向上させ得るよ
うになる。

【００１４】請求項４記載の手段によれば、電圧分担回
路が有する分圧回路は、第１電源部の出力電圧に対し逆
バイアス状態で配置された定電圧ダイオードと抵抗とを
直列接続して構成されているから、所定レベルの分圧電
圧を確実に発生できることになり、第１スイッチング手
段のオンオフ制御を正確に行い得るようになる。

【００１５】

【発明の実施の形態】（第１の実施の形態）図１ないし
図４には本発明の第１実施例が示されており、以下これ
について説明する。図２にはＥＬ表示パネルを含む全体
の電気的構成が概略的に示され、図３にはＥＬ表示パネ
ルを構成するＥＬ素子の基本的な断面構造が模式的に示
されている。

【００１６】まず、図３において、ＥＬ素子１００は、
ガラス基板１０１上に、透明電極１０２、第１絶縁層１
０３、発光層１０４（表示層）、第２絶縁層１０５、背
面電極１０６をこの順に積層して構成されるもので、透
明電極１０２及び背面電極１０６間に交流の駆動電圧パ
ルスが印加されたときに、発光層１０４の光学的特性が
変化して発光する。尚、この図３では、透明電極１０２
側から光出力を取り出すようになっているが、背面電極
１０６を透明電極とすれば、両側から光出力を取り出す
ことができる。

【００１７】図２において、ＥＬ表示パネル１は、図３
に示す構造のＥＬ素子１００を単純マトリクス型に構成
したもので、行方向に位置された複数の奇数走査電極２
０１、２０２、……及び偶数走査電極３０１、３０２、
……と、列方向に位置された複数のデータ電極４０１、
４０２、……とを互いに交差（直交）するように配置し
て形成されている。上記走査電極２０１、３０１、２０
２、３０２、……とデータ電極４０１、４０２、……と
が交差する各領域には、画素としてのＥＬ素子１１１、
１１２、……、１２１、１２２、……がそれぞれ形成さ
れる。この場合、各ＥＬ素子１１１、１１２、……は容
量性の表示素子であるため、図２ではコンデンサを示す
図記号で表記している。

【００１８】上記ＥＬ表示パネル１の表示駆動を行うた
めに、ＩＣチップ化された走査側ドライバＩＣ２、３
（走査電極駆動回路に相当）及びデータ側ドライバＩＣ
４（データ電極駆動回路に相当）が設けられる。走査側
ドライバＩＣ２は、各奇数走査電極２０１、２０１、…
…に対しＰチャネルＦＥＴ２ａ及びＮチャネルＦＥＴ２
ｂをプッシュプル接続して構成された駆動回路（符号な
し）と、各ＦＥＴ２ａ及び２ｂの動作を制御するドライ
バ２ｃとを備えて成り、各奇数走査電極２０１、２０
２、……に対して、図示しない制御回路からの走査側ド
ライバＩＣ制御信号に従って走査電圧を印加できるよう
に構成されている。上記各ＦＥＴ２ａ、２ｂには寄生ダ
イオード（符号なし）が形成されており、当該寄生ダイ
オードを通じて走査電極２０１、２０２……を所望の基
準電圧に設定できるようになっている。

【００１９】走査側ドライバＩＣ３も同様構成のもの
で、各奇数走査電極３０１、３０２、……に対しＰチャ
ネルＦＥＴ３ａ及びＮチャネルＦＥＴ３ｂをプッシュプ
ル接続して構成された駆動回路（符号なし）と、各ＦＥ
Ｔ３ａ及び３ｂの動作を制御するドライバ３ｃとを備え
て成り、各奇数走査電極３０１、３０２、……に対し前
記制御回路からの走査側ドライバＩＣ制御信号に従って
走査電圧を印加できるように構成されている。上記各Ｆ
ＥＴ３ａ、３ｂにも寄生ダイオード（符号なし）が形成
されており、当該寄生ダイオードを通じて走査電極３０
１、３０２、……を所望の基準電圧に設定できるように
なっている。

【００２０】走査側ドライバＩＣ２、３には、走査電圧
を供給するための走査電圧供給回路５、６が付随して設
けられている。一方の走査電圧供給回路５は、スイッチ
ング素子５ａ、５ｂを有し、そのオンオフ状態に応じ
て、直流電圧（書き込み電圧）Ｖｒまたは接地電圧を、
走査側ドライバＩＣ２、３内の各プッシュプル駆動回路
におけるＰチャネルＦＥＴ２ａ、３ａのソース側共通接
続線Ｌ１に供給する。他方の走査電圧供給回路６は、ス
イッチング素子６ａ、６ｂを有し、そのオンオフ状態に
応じて、直流電圧−Ｖｒ＋Ｖｍまたはオフセット電圧
（この実施例では変調電圧Ｖｍ）を、走査側ドライバＩ
Ｃ２、３内の各プッシュプル駆動回路におけるＮチャネ
ルＦＥＴ２ｂ、３ｂのソース側共通接続線Ｌ２に供給す
る。

【００２１】また、データ側ドライバＩＣ４は、各デー
タ電極４０１、４０２、……に対しＰチャネルＦＥＴ４
ａ及びＮチャネルＦＥＴ４ｂをプッシュプル接続して構
成された駆動回路（符号なし）と、各ＦＥＴ４ａ及び４
ｂの動作を制御するドライバ４ｃとを備えて成り、各デ
ータ電極４０１、４０２、……に対して前記図示しない
制御回路からのデータ側ドライバＩＣ制御信号に従って
データ電圧を印加できるように構成されている。

【００２２】このデータ側ドライバＩＣ４には、データ
電圧を供給するためのデータ電圧供給回路７が付随して
設けられる。このデータ電圧供給回路７は、データ側ド
ライバＩＣ４内のプッシュプル駆動回路におけるＰチャ
ネルＦＥＴ４ａのソース側共通接続線Ｌ３に直流電圧Ｖ
ｍを供給し、当該プッシュプル駆動回路におけるＮチャ
ネルＦＥＴ４ｂのソース側共通接続線Ｌ４に接地電圧を
供給する。

【００２３】上記構成において、ＥＬ素子１１１、１１
２、……を発光させるためには、走査電極２０１、３０
１、２０２、３０２、……とデータ電極４０１、４０
２、……との間に交流状のパルス電圧を印加する必要が
あり、このためフィールド毎に正負に極性反転するパル
ス電圧を各走査期間毎に作成して駆動する構成としてい
る。以下においては、このような正負フィールドでの駆
動手法について、図４に示すタイミングチャート参照し
ながら説明する。

【００２４】（１）正フィールドでの駆動手法 この場合には、スイッチング素子５ａ、６ｂをオン、ス
イッチング素子５ｂ、６ａをオフにする。このとき、走
査電極２０１、３０１、２０２、３０２、……の基準電
圧は、ＮチャネルＦＥＴ２ｂ、３ｂの寄生ダイオードの
作用によりオフセット電圧Ｖｍとなっている。また、デ
ータ側ドライバＩＣ４内のＰチャネルＦＥＴ４ａをオン
し、データ電極４０１、４０２、……に直流電圧Ｖｍを
供給する。この状態では、全てのＥＬ素子に印加される
電圧が０Ｖとなるため、ＥＬ表示パネル１が発光するこ
とはない。

【００２５】正フィールドでの発光動作を開始させる場
合、まず、第１行目の走査電極２０１に接続されている
ＰチャネルＦＥＴ２ａをオンにして、当該走査電極２０
１の電圧をＶｒにする。また、他の走査電極に接続され
ているＦＥＴ２ａ、２ｂ、３ａ、３ｂを全部オフにし、
それらの走査電極をフローティング状態にする。

【００２６】この状態から、データ電極４０１、４０
２、……のうち、発光制御対象のＥＬ素子を含むデータ
電極に接続されているプッシュプル駆動回路中のＰチャ
ネルＦＥＴ４ａをオフ、ＮチャネルＦＥＴ４ｂをオンに
し、非発光制御の対象となるＥＬ素子を含むデータ電極
に接続されているプッシュプル駆動回路中のＰチャネル
ＦＥＴ４ａをオン、ＮチャネルＦＥＴ４ｂをオフにす
る。

【００２７】これにより、発光制御対象のＥＬ素子に対
応したデータ電極が接地電圧になるため、そのＥＬ素子
は、しきい値電圧以上の電圧が印加されて発光するよう
になる。また、非発光制御対象のＥＬ素子に対応したデ
ータ電極の電圧はＶｍのままとなるから、そのＥＬ素子
にはＶｒ−Ｖｍの電圧が印加される。この電圧Ｖｒ−Ｖ
ｍは、前記しきい値電圧より低くされているから、非発
光制御対象のＥＬ素子が発光することはない。このよう
にして第１行目のＥＬ素子の発光駆動が行われるように
なる。

【００２８】この後、第１行目の走査電極２０１に対応
したＰチャネルＦＥＴ２ａをオフすると共に、所定のデ
ッドタイム経過後にＮチャネルＦＥＴ２ｂをオンにする
ことにより、走査電極２０１上のＥＬ素子に蓄積された
電荷を放電する。尚、図４のタイミングチャートには、
一例として、データ電極４０１に対応したＰチャネルＦ
ＥＴ４ａをオフ、ＮチャネルＦＥＴ４ｂをオンにして、
走査電極２０１及びデータ電極４０１の交点に形成され
たＥＬ素子１１１に充電した期間、つまり当該ＥＬ素子
１１１に電圧Ｖｒを印加して発光させる期間をタイミン
グｔ１〜ｔ２として示している。

【００２９】このように第１行目の走査が終了した後に
は、第２行目の走査電極３０１に接続されているＰチャ
ネルＦＥＴ３ａをオンにして、当該走査電極３０１の電
圧をＶｒにする。また、他の走査電極に接続されている
ＦＥＴ２ａ、２ｂ、３ａ、３ｂを全部オフにし、それら
の走査電極をフローティング状態にする。この状態か
ら、データ電極４０１、４０２、……の電圧レベルを、
発光制御対象のＥＬ素子を含むものと、比発光制御対象
のＥＬ素子を含むものに応じた電圧レベルとすることに
より、上述同様に第２行目のＥＬ素子の発光駆動を行
う。

【００３０】尚、図４のタイミングチャートには、一例
として、データ電極４０１に対応したＰチャネルＦＥＴ
４ａをオン、ＮチャネルＦＥＴ４ｂをオフにした状態、
つまり、データ電極４０１の電圧をＶｍとすることによ
り、ＥＬ素子１２１にＶｒ−Ｖｍの電圧が印加される状
態とし、以て走査電極３０１に電圧Ｖｒが印加された状
態であっても当該ＥＬ素子１２１を発光させない期間を
タイミングｔ３〜ｔ４に示している。

【００３１】この後、第２行目の走査電極３０１に対応
したＰチャネルＦＥＴ３ａをオフすると共に、所定のデ
ッドタイム経過後にＮチャネルＦＥＴ３ｂをオンにする
ことにより、走査電極３０１上のＥＬ素子に蓄積された
電荷を放電し、第２行目の走査を終了する。以後は、最
後の走査電極に至るまで上述同様の走査を繰り返すとい
う線順次走査を実行する。

【００３２】（２）負フィールドでの駆動手法 この場合には、スイッチング素子５ｂ、６ａをオン、ス
イッチング素子５ａ、６ｂをオフにして、正フィールド
の場合と極性を反転させた状態で同様の制御を行う。こ
のとき、走査電極２０１、３０１、２０２、３０２、…
…の基準電圧は接地電圧となる。また、データ側ドライ
バＩＣ４内のＮチャネルＦＥＴ４ｂをオンし、データ電
極４０１、４０２、……を接地電圧にする。この状態で
は、全てのＥＬ素子に印加される電圧が０Ｖとなるた
め、ＥＬ表示パネル１が発光することはない。

【００３３】以下、負フィールドも正フィールドと同様
に線順次走査を行う。この場合、走査電極２０１、３０
１、２０２、３０２、……のうち、ＥＬ素子の表示選択
を実行する行の走査電極には、−Ｖｒ＋Ｖｍの電圧が印
加される。データ電極４０１、４０２、……側において
は、正フィールドとは逆に、発光制御対象のデータ電極
の電圧Ｖｍにし、非発光制御対象のデータ電極は接地電
圧のままとする。従って、−Ｖｒ＋Ｖｍの電圧が印加さ
れている走査電極とＶｍの電圧が印加されているデータ
電極との交点に位置するＥＬ素子に対し、−Ｖｒの電圧
が印加されるようになり、当該ＥＬ素子が発光するよう
になる。このとき、−Ｖｒ＋Ｖｍの電圧が印加されてい
る走査電極と接地電圧が印加されているデータ電極との
交点に位置するＥＬ素子は、しきい値電圧より低い−Ｖ
ｒ＋Ｖｍの電圧が印加されるだけであるため発光しな
い。

【００３４】上記（１）、（２）のような正負フィール
ドの駆動により１サイクル分（２フレーム分）の表示動
作が行われるものであり、以後はこのような表示動作を
所定周期で反復する。この場合、耐圧が問題となる走査
側ドライバＩＣ２、３に印加される電圧の最大値は、正
負フィールド共にＶｒ−Ｖｍになる。従って、当該走査
側ドライバＩＣ２、３に必要な耐圧を、オフセット電圧
Ｖｍ分だけ低くできる。また、正フィールドにおいて、
ＥＬ素子１１１、１１２、……に印加される電圧は、オ
フセット電圧Ｖｍから駆動用の電圧Ｖｒとの間で変化す
るだけで、電圧変化が小さくなるから、表示状態とされ
るＥＬ素子に流れる電流のピーク値を小さくでき、その
ＥＬ素子の寿命に対する信頼性が向上するようになる。

【００３５】さて、上記した走査電圧供給回路５、６及
びデータ電圧供給回路７は、具体的には図１に示すよう
な一つの電圧供給回路８によって実現されている。この
電圧供給回路８は、（Ｖｒ−Ｖｍ）の直流電圧を発生可
能な回路構成を備えたもので、これにより前記スイッチ
ング素子５ａ、６ａを省略した構成となっている。

【００３６】図１において、バッテリ９から電源スイッ
チ１０を通じて給電される電源回路１１は、電圧安定化
回路、スイッチングレギュレータ、出力トランス、出力
用整流回路、出力平滑用コンデンサなどを含んで構成さ
れたもので、２対設けられた出力端子間から直流電圧Ｖ
ｍ（第１の電圧に相当）、Ｖｒ−Ｖｍ（第２の電圧に相
当）を出力する構成となっている。尚、直流電圧Ｖｍを
出力する出力端子対が本発明でいう第１電源部に相当
し、直流電圧Ｖｒ−Ｖｍを出力する出力端子対が本発明
でいう第２電源部に相当するものである。

【００３７】上記各出力端子対から出力される直流電圧
Ｖｍ、Ｖｒ−Ｖｍは、電圧供給回路８に供されるもの
で、例えばＶｍ＝４５Ｖ、Ｖｒ−Ｖｍ＝２１０Ｖ（つま
り、Ｖｒ＝２５５Ｖ）に設定される。尚、直流電圧Ｖｍ
は接地電圧を基準とした電圧であるが、直流電圧Ｖｒ−
Ｖｍはフローティング電圧である。

【００３８】電圧供給回路８において、電源回路１１か
ら直流電圧Ｖｒ−Ｖｍが供給される入力端子ＩＮ１、Ｉ
Ｎ２は、それぞれ出力端子ＯＵＴ１、ＯＵＴ２にダイレ
クト接続されている（但し、入力端子ＩＮ２及び出力端
子ＯＵＴ２側が負極性）。また、上記出力端子ＯＵＴ１
及びＯＵＴ２は、それぞれ走査側ドライバＩＣ２、３の
共通接続線Ｌ１及びＬ２に接続される。電源回路１１か
ら直流電圧Ｖｍが供給される入力端子ＩＮ３、ＩＮ４
は、それぞれ出力端子ＯＵＴ３、ＯＵＴ４にダイレクト
接続されている（但し、入力端子ＩＮ４及び出力端子Ｏ
ＵＴ４側が負極正（接地電圧））。また、上記出力端子
ＯＵＴ３及びＯＵＴ４は、それぞれデータ側ドライバＩ
Ｃ４の共通接続線Ｌ３及びＬ４に接続される。

【００３９】入力端子ＩＮ１（出力端子ＯＵＴ１）は、
接地端子に対しＮチャネルＦＥＴ１２（第２スイッチン
グ手段に相当）のドレイン・ソース間を介して接続さ
れ、入力端子ＩＮ４（出力端子ＯＵＴ４）は接地端子に
直接的に接続される。入力端子ＩＮ３及びＩＮ２間（出
力端子ＯＵＴ３及びＯＵＴ２間）は、ＰチャネルＦＥＴ
１３（第１スイッチング手段に相当）のドレイン・ソー
ス間を介して互いに接続される。つまり、ＰチャネルＦ
ＥＴ１３は、直流電圧Ｖｍを発生する第１電源部におけ
る高電圧側端子と、直流電圧Ｖｒ−Ｖｍを発生する第２
電源部における低電圧側端子との間に接続されるもので
ある。これにより、ＰチャネルＦＥＴ１３がオンされた
ときに、上記第１電源部及び第２電源部が直列に接続さ
れた状態となるから、直流電圧Ｖｍに対して直流電圧Ｖ
ｒ−Ｖｍを重畳させた電圧Ｖｒを確実に発生できるよう
になる。

【００４０】ＮチャネルＦＥＴ１２のゲートは、制御端
子Ｓ１に接続されるが、ＰチャネルＦＥＴ１３のゲート
は、電圧分担回路１４内に設けられた分圧回路１５の出
力点ａに接続される。この電圧分担回路１４は、入力端
子ＩＮ３（出力端子ＯＵＴ３）と接地端子との間に、抵
抗１５ａ、１５ｂの直列回路より成る分圧回路１５及び
ＮＰＮ型トランジスタ１６（スイッチング素子に相当）
のコレクタ・エミッタ間を直列に接続した構成となって
おり、そのトランジスタ１６のベースは制御端子Ｓ２に
接続されている。

【００４１】従って、分圧回路１５は、トランジスタ１
６のオン状態で、入力端子ＩＮ１を通じて与えられる直
流電圧Ｖｍを分圧し、その出力点ａからの分圧電圧Ｖｄ
をＰチャネルＦＥＴ１３のゲートに与えるようになって
いる。この場合、上記分圧電圧Ｖｄのレベルは、前記電
源回路１１から与えられる直流電圧Ｖｍのレベルが正常
範囲（本実施例の場合、４５Ｖ前後の所定範囲）にある
ときにＰチャネルＦＥＴ１３がオンする状態に設定され
る。つまり、電源回路１１の出力が十分に立ち上がって
当該電源回路１１から与えられる直流電圧Ｖｍのレベル
が正常範囲になったときに、抵抗１５ａの分担電圧（Ｖ
ｍ−Ｖｄ）の値が、ＰチャネルＦＥＴ１３のゲートしき
い値電圧以上となるように設定される。尚、制御端子Ｓ
１とＮチャネルＦＥＴ１２のゲートとの間並びに制御端
子Ｓ２とトランジスタ１６ベースとの間に、それぞれ従
来構成のようなフィルタ回路を介在させても良い。

【００４２】このような構成において、正フィールド時
には、制御端子Ｓ１にローレベル（接地電圧レベル）の
制御信号を与え、制御端子Ｓ２にハイレベル（制御用電
圧のレベル）の制御信号を与えるものであり、これに応
じて、ＮチャネルＦＥＴ１２がオフ状態に保持されると
共に、分圧回路１５内のトランジスタ１６がオンされ
る。このとき、電源回路１１から与えられる直流電圧Ｖ
ｍのレベルが正常範囲にあった場合には、上記トランジ
スタ１６のオンに応じて分圧回路１５の出力点ａから分
圧電圧Ｖｄが出力されることに応じてＰチャネルＦＥＴ
１３がオンされる。

【００４３】このようにＰチャネルＦＥＴ１３がオンさ
れると、走査側ドライバＩＣ２、３の共通接続線Ｌ２に
対して、入力端子ＩＮ３及びＩＮ４間に与えられている
直流電圧Ｖｍがオフセット電圧として出力され、また、
走査側ドライバＩＣ２、３の共通接続線Ｌ１に対して、
上記直流電圧Ｖｍに入力端子ＩＮ１及びＩＮ２間に与え
られている直流電圧Ｖｒ−Ｖｍが重畳した電圧Ｖｒ（＝
Ｖｒ−Ｖｍ＋Ｖｍ）が出力される。さらに、データ側ド
ライバＩＣ４の共通接続線Ｌ３及びＬ４に対して、上記
直流電圧Ｖｍ及び接地電圧がそれぞれ出力される。従っ
て、このように出力される電圧に基づいて、正フィール
ドでの正極性の駆動電圧を作成できる。具体的には、走
査側ドライバＩＣ２、３からの走査電圧のレベルをＶｒ
−Ｖｍとし、データ側ドライバＩＣ４からのデータ電圧
のレベルを接地電圧とすることにより、走査電圧及びデ
ータ電圧の合成電圧として正極性の電圧Ｖｒを得ること
ができる。

【００４４】また、負フィールド時には、制御端子Ｓ１
にハイレベルの制御信号を与え、制御端子Ｓ２にローレ
ベルの制御信号を与えるものであり、これに応じて、Ｎ
チャネルＦＥＴ１２がオンされると共に、ＰチャネルＦ
ＥＴ１３がオフ状態に保持される。

【００４５】このようにＮチャネルＦＥＴ１２がオンさ
れると、走査側ドライバＩＣ２、３の共通接続線Ｌ２に
対して、入力端子ＩＮ１及びＩＮ２間に与えられている
直流電圧Ｖｒ−Ｖｍを極性反転させた直流電圧−Ｖｒ＋
Ｖｍが出力され、また、走査側ドライバＩＣ２、３の共
通接続線Ｌ１に対して接地電圧が出力される。このと
き、データ側ドライバＩＣ４の共通接続線Ｌ３及びＬ４
に対しては、直流電圧Ｖｍ及び接地電圧がそれぞれ出力
される。従って、このように出力される電圧に基づい
て、負フィールドでの負極性の駆動電圧を作成できる。
具体的には、走査側ドライバＩＣ２、３からの走査電圧
のレベルを−Ｖｒ＋Ｖｍとし、データ側ドライバＩＣ４
からのデータ電圧のレベルをＶｍとすることにより、走
査電圧及びデータ電圧の合成電圧として負極性の電圧−
Ｖｒを得ることができる。

【００４６】上記した本実施例の構成によれば、Ｐチャ
ネルＦＥＴ１３をオンさせるために、論理レベルの制御
信号によりオンされるトランジスタ１６及び分圧回路１
５を備えた電圧分担回路１４を設ける構成となっている
から、カップリングコンデンサを用いた従来構成のよう
に、ＰチャネルＦＥＴ１３が不用意にオンしてしまうこ
とがなくなる。また、上記分圧回路１５は、抵抗１５
ａ、１５ｂを直列接続して構成され、電源回路１１が発
生する直流電圧Ｖｍのレベルが正常範囲にある状態時に
ＰチャネルＦＥＴ１３をオンさせるレベルの分圧電圧Ｖ
ｄを出力する構成となっている。このため、電源回路１
１の電源投入時や遮断時、つまり、電圧供給回路８の電
源投入時や遮断時において、上記直流電圧Ｖｍが不安定
な状態となった期間にＰチャネルＦＥＴ１３が不用意に
オンしてしまうことがなくなる。

【００４７】この結果、ＰチャネルＦＥＴ１３の動作が
安定して行われるようになるから、電圧供給回路８の電
源投入時などにおいてＮチャネルＦＥＴ１２及びＰチャ
ネルＦＥＴ１３が双方ともオンして貫通電流が流れる事
態を招く恐れがなくなる。この結果、電圧供給回路８の
動作信頼性が向上するようになる。また、電圧分担回路
１４内のトランジスタ１６や抵抗１５ａ、１５ｂは、高
耐圧チップ部品として安価に流通しており、従って、チ
ップ部品を採用して省スペース化を図る場合において、
高価なチップコンデンサが必要となる従来構成に比べて
コストを低減することが可能になる。

【００４８】また、本実施例によれば、駆動周波数が低
い状態に設定された場合において電源遮断時に生ずる表
示上の問題点（表示画面の下部が消えるという問題点）
にも対処できる。即ち、図６に示す従来構成のもので
は、ＰチャネルＦＥＴ８４をオンしているときに、カッ
プリングコンデンサ８５に蓄えられた電荷を抵抗８７を
通じて放電するようにしている。この場合、駆動周波数
が高い場合には問題ないが、駆動周波数が低くなると、
カップリングコンデンサ８５の容量が小さく且つ抵抗８
７の抵抗値が小さい場合には、ＰチャネルＦＥＴ８４の
ゲート・ソース間電圧が低下して、当該ＦＥＴ８４がオ
フしてしまうことがあった。

【００４９】このような現象は、特に電源遮断時には、
ＰチャネルＦＥＴ８４の基準電圧（第１の電源８１の出
力電圧）が低下して上記ゲート・ソース間電圧を低下さ
せるように働くため、より一層顕著に現れる。このた
め、正フィールドへ切換わったときには、カップリング
コンデンサ８５が充電された正常な動作状態から、その
充電電荷が抵抗８７を通じて放電され且つ電源遮断によ
りＰチャネルＦＥＴ８４の基準電圧が下がってしまう
と、正フィールドの終わりの期間において当該ＦＥＴ８
４がオフしてしまうため、表示画面の下部が消えるとい
う問題点が発生する。しかも、従来構成では、この後に
再び正フィールドになったときに、カップリングコンデ
ンサ８５の作用により、電源電圧の低下中においてもＰ
チャネルＦＥＴ８４がオンし、その後に正フィールドの
終わりの期間にオフするという動作を繰り返してしまう
ため、ユーザーに視覚的な違和感を与えてしまう。

【００５０】これに対して、上記した本実施例では、上
記のような問題点の発生原因となる放電経路がないた
め、駆動周波数が低くなった場合でも正常な表示動作を
実行できる。特に、電源遮断時においては、Ｐチャネル
ＦＥＴ１３は、ゲート・ソース間電圧がゲートしきい値
電圧以下に一旦低下すれば、その電源遮断後に再オンす
ることがない。従って、電源遮断時にＥＬ表示パネル１
の表示画面の下部が消える現象が発生したとしても、そ
の現象は１フィールドの期間のみに限定されることにな
って従来構成のように繰り返し発生することがないか
ら、ユーザーに対し視覚的な違和感を与えることなく表
示動作を終了させることができる。

【００５１】（第２の実施の形態）図５には本発明の第
２実施例が示されており、以下これについて前記第１実
施例と異なる部分のみ説明する。即ち、この第２実施例
は、第１実施例における電圧分担回路１４に代えて、こ
れとは回路構成が一部異なる電圧分担回路１７を設ける
構成としたものである。この電圧分担回路１７は、入力
端子ＩＮ３（出力端子ＯＵＴ３）と接地端子との間に、
当該入力端子ＩＮ３に対し逆バイアス状態で配置された
定電圧ダイオード１８ａ及び抵抗１８ｂの直列回路より
成る分圧回路１８と、ＮＰＮ型トランジスタ１６のコレ
クタ・エミッタ間とを直列に接続した構成となってお
り、その出力点ｂ（定電圧ダイオード１８ａのアノー
ド）をＰチャネルＦＥＴ１３のゲートに接続している。
尚、図５では、定電圧ダイオード１８ａと並列に抵抗１
９を接続しているが、この抵抗１９は必要に応じて設け
れば良いものである。

【００５２】この構成によれば、電圧分担回路１７が有
する分圧回路１８は、その出力点ｂから所定レベル（入
力端子ＩＮの電圧値からＰチャネルＦＥＴ１３のゲート
しきい値電圧より大きい電圧値を差し引いたレベル）の
分圧電圧を確実に発生できることになり、結果的にＰチ
ャネルＦＥＴ１３のオンオフ制御を正確に行い得るよう
になる。

【００５３】（その他の実施の形態）尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。スイッチング素子としてバイ
ポーラ型のトランジスタ１６を用いたが、ＦＥＴなどの
他の半導体スイッチング素子を用いても良い。単純ドッ
トマトリックス型のＥＬ表示パネル１を駆動対象とした
が、走査電極及びデータ電極を備えたセグメント側のＥ
Ｌ表示パネルを駆動対象としても良い。電圧供給回路８
内においては、第２スイッチング手段であるＮチャネル
ＦＥＴ１２がオンされたときに、走査側ドライバＩＣ
２、３の共通接続線Ｌ１に対し接地電圧を供給する構成
としたが、負の直流電圧（例えば−Ｖｒ＋Ｖｍ）を供給
する構成も可能である。この場合には、第２スイッチン
グ手段としてＮチャネルＦＥＴを使用すると共に、この
ＮチャネルＦＥＴをオンさせるための分圧電圧を発生す
る電圧分担回路を設ける構成とすれば良い。また、第１
スイッチング手段、第２スイッチング手段としては、上
記各実施例のようなＦＥＴに限らず、ＩＧＢＴやバイポ
ーラトランジスタなどを使用することもできる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す要部の電気的構成図

【図２】全体の電気的構成図

【図３】ＥＬ素子の基本的な断面構造を示す模式図

【図４】作用説明用のタイミングチャート

【図５】本発明の第２実施例を示す図１相当図

【図６】従来構成を示す図１相当図

【符号の説明】

１はＥＬ表示パネル、２、３は走査側ドライバＩＣ（走
査電極駆動回路）、４はデータ側ドライバＩＣ４（デー
タ電極駆動回路）、５、６は走査電圧供給回路、７はデ
ータ電圧供給回路、８は電圧供給回路、１０は電源スイ
ッチ、１１は電源回路（第１電源部、第２電源部）、１
２はＮチャネルＦＥＴ（第２スイッチング手段）、１３
はＰチャネルＦＥＴ（第１スイッチング手段）、１４は
電圧分担回路、１５は分圧回路、１５ａ、１５ｂは抵
抗、１６はトランジスタ（スイッチング素子）、１７は
電圧分担回路、１８は分圧回路、１８ａは定電圧ダイオ
ード、１８ｂは抵抗、１００、１１１、１１２、……、
１２１、１２２、……はＥＬ素子、２０１、２０２、…
…は奇数走査電極、３０１、３０２、……は偶数走査電
極、４０１、４０２、……はデータ電極を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川内 正明 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5C080 AA06 BB05 DD09 DD27 EE25 FF01 JJ02 JJ03 JJ04 JJ06

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の走査電極と複数のデータ電極とが
   交差した各位置にＥＬ素子が形成されたＥＬ表示パネル
   と、 正負のフィールド毎に前記走査電極に対し異なる極性の
   走査電圧を印加するための走査電極駆動回路と、 前記データ電極に対しデータ電圧を印加するためのデー
   タ電極駆動回路と、 前記走査電極駆動回路及びデータ電極駆動回路に対し前
   記走査電圧及びデータ電圧を供給する電圧供給回路とを
   備え、 前記正負のフィールド毎に前記走査電圧及びデータ電圧
   の合成電圧を前記ＥＬ表示パネルに対し線順次走査方式
   で印加して前記ＥＬ素子を発光させるようにしたＥＬ表
   示装置において、 前記電圧供給回路は、 所定レベルの第１の電圧を発生するように設けられ、当
   該第１の電圧及び接地電圧を前記データ電極駆動回路に
   与える第１電源部と、 前記ＥＬ素子を発光させるときに印加する前記合成電圧
   より前記第１の電圧だけ低いレベルの第２の電圧を発生
   する第２電源部と、 オン状態で前記第１の電圧に前記第２の電圧を重畳させ
   た電圧を前記走査電極駆動回路に与える第１スイッチン
   グ手段と、 前記正のフィールドにおいて制御信号によりオンされる
   スイッチング素子及び当該スイッチング素子がオンされ
   た状態で前記第１電源部が発生する前記第１の電圧を分
   圧する分圧回路を有し、その分圧電圧により前記第１ス
   イッチング手段をオンさせる電圧分担回路と、 前記負のフィールドにおいて制御信号によりオンされる
   ように設けられ、そのオン状態で前記第２の電圧の極性
   を反転させた電圧を前記走査電極駆動回路に与える第２
   スイッチング手段とを備えた構成とされることを特徴と
   するＥＬ表示装置。
2. 【請求項２】 前記第１スイッチング手段は、前記第１
   電源部における高電圧側端子と前記第２電源部における
   低電圧側端子との間に接続されることを特徴とする請求
   項１記載のＥＬ表示装置。
3. 【請求項３】 前記電圧分担回路が有する分圧回路は、
   複数の抵抗を直列接続して構成され、前記第１電源部が
   発生する第１の電圧のレベルが正常範囲にある状態時に
   前記第１スイッチング手段をオンさせるレベルの分圧電
   圧を出力する状態に設定されることを特徴とする請求項
   １または２記載のＥＬ表示装置。
4. 【請求項４】 前記電圧分担回路が有する分圧回路は、
   前記第１電源部の出力電圧に対し逆バイアス状態で配置
   された定電圧ダイオードと抵抗とを直列接続して構成さ
   れたものであることを特徴とする請求項１または２記載
   のＥＬ表示装置。